JP2017506434A - オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ - Google Patents

オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ Download PDF

Info

Publication number
JP2017506434A
JP2017506434A JP2016552609A JP2016552609A JP2017506434A JP 2017506434 A JP2017506434 A JP 2017506434A JP 2016552609 A JP2016552609 A JP 2016552609A JP 2016552609 A JP2016552609 A JP 2016552609A JP 2017506434 A JP2017506434 A JP 2017506434A
Authority
JP
Japan
Prior art keywords
growth
nucleation layer
semiconductor
flat surface
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016552609A
Other languages
English (en)
Other versions
JP6472459B2 (ja
Inventor
ベルクバウアー ヴェアナー
ベルクバウアー ヴェアナー
レーンハート トーマス
レーンハート トーマス
オフ ユアゲン
オフ ユアゲン
ヘアトコアン ヨアヒム
ヘアトコアン ヨアヒム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017506434A publication Critical patent/JP2017506434A/ja
Application granted granted Critical
Publication of JP6472459B2 publication Critical patent/JP6472459B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1276—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising growth substrates not made of Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1278—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising nitrides, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1246—III-V nitrides, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials

Landscapes

  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

− 平坦な面（１１）上に多数の三次元的に成形された表面構造（１２）を備えた平坦な面（１１）により形成される成長表面（１０）を備えた成長基板（１）を準備する工程；− 成長表面（１０）上に直接、酸素を含むＡｌＮからなる核形成層（２）を大面積で施す工程、− 核形成層（２）上に、窒化物を基礎とする半導体積層部（３）を成長させ、半導体積層部（３）を、平坦な面（１１）から選択的に成長させる工程を含むエレクトロニクス半導体チップ（１００）を製造する方法、および、エレクトロニクス半導体チップが開示されている。

Description

エレクトロニクス半導体チップの製造方法並びにエレクトロニクス半導体チップを記述する。
本特許出願は、独国特許出願第１０ ２０１４ １０１ ９６６．０号の優先権を主張し、その開示内容は、本願明細書に参照により援用される。
特定の実施形態の少なくとも１つの課題は、エレクトロニクス半導体チップの効率的な製造方法を提供することである。特定の実施形態の別の課題は、エレクトロニクス半導体チップを提供することである。
これらの課題は、独立請求項に記載の方法及び物により解決される。この方法及び物の好ましい実施形態及び実施態様は、従属請求項において特徴付けられていて、かつ次の記載及び図面から更に明らかとなる。
エレクトロニクス半導体チップの製造方法の少なくとも１つの実施形態の場合に、成長基板を準備する。この成長基板は成長表面を有し、この成長表面上に次の方法工程で半導体層が施される。この成長表面は平坦な面により形成され、この平坦な面上に多数の三次元的に成形された表面構造が作製されている。換言すると、この成長表面は、平坦な面によって形成される二次元的に成形された領域と、表面構造により形成される三次元的に成形された領域をと有し、この表面構造は、平坦な面により形成される平面から突き出ている及び／又はこの平面から成長基板内へ落ち窪んでいる。成長表面の平坦な面上の三次元的な表面構造に基づいて、この基板は、予め構造化された基板とも言うことができる。
例えば、これらの表面構造は、平坦な面から延びる突出部によって形成されていてよい。この突出部は、特に好ましくは円錐形であってよく、それにより、この成長表面を上から見た場合、円形の横断面を示すか、又は角錐形であってよく、それにより、この成長表面を上から見た場合、多角形の横断面、例えば三角形、四角形、六角形又はその他の多角形の横断面を示すことができる。
更に、この表面構造は、成長基板内に落ち窪む陥没部によって形成されていてもよい。この陥没部は、例えば円錐形又は角錐形の陥没部であってよく、それにより、この成長表面を上から見た場合、円形の横断面又は多角形の横断面を示し、後者の多角形の横断面の場合には例えば三角形、四角形、六角形又はその他の多角形の横断面を示すことができる。
別の実施形態の場合には、更なる方法工程で、この成長表面上に核形成層が施される。この核形成層は、特に結晶表面を準備することが予定されていて、この結晶表面上に、別の層、特に半導体層、例えば窒化物系化合物半導体材料からなる半導体層を、高い結晶品質で施すことができる。従って、この核形成層は、半導体積層部の第１の層が成長することができる表面を用意する。
特に好ましくは、この核形成層は、成長表面上に大面積で施される。これは、核形成層が、選択的に施されるのではなく、成長表面の平坦な面にも三次元的に成形された表面構造にも施されることを意味する。この核形成層は、多数の互いに並んで配置された柱体により形成されていてもよく、この柱体が成長表面上に大面積で施されている。「大面積」とは、つまり、必ずしも「全面積」を意味する必要はない。本願の意味範囲で、大面積で施すことは、成長表面の一部が核形成層で覆われていない場合でも、平坦な面の少なくとも一部並びに表面構造の少なくとも一部が核形成層で覆われている限り達成される。
この核形成層は、できる限り全体の成長表面が、つまりできる限り全体の平坦な面及び表面構造が、この核形成層で覆われるように施すことができる。これは、例えば、指向性なく施す方法によるか、又は平坦な面に対して垂直又はほぼ垂直に向いている主方向に沿って施すことにより行うことができる。更に、平坦な面に対して傾斜しているような施す方向を選択することもできる。これにより、表面構造の形成及び施す方向に応じて、平坦な面及び／又は表面構造の部分的な陰影付けを達成することができるので、核形成層は、平坦な面及び表面構造に施されるが、この場合、例えば平坦な面の一部だけに及び／又は表面構造の一部だけに施される。陰影付けられた範囲を伴って施す場合であっても、半導体積層部を成長させる際に、更に後記する選択性を達成することができる。
別の実施形態の場合には、更なる方法工程で、この核形成層上に半導体積層部を成長させる。この半導体積層部は、少なくとも１つの半導体層、好ましくは複数の半導体層を含む。この半導体積層部は、特にエピタキシー法、例えばＭＯＶＰＥ（有機金属気相成長；metal-organic vapor-phase epitaxy）又はＭＢＥ（分子線エピタキシー；molecular beam epitaxy）を用いて成長させることができるので、この成長基板は、核形成層と一緒に、従って、いわゆる後続するエピタキシーのための準基板（Quasisubstrat）を形成する。更に、半導体積層部を施すために、ＨＶＰＥ（ハイドライド気相成長；hydride vapor phase epitaxy）、ＬＰＥ（液相エピタキシャル成長；liquid phase epitaxy）又はスパッタリング、又は上述の成膜法の組み合わせも可能である。
この半導体積層部は、特に窒化物を基礎とする半導体積層部であってよい。「窒化物を基礎とする」の用語には、特に、ＩｎxＡｌyＧａ1-x-yＮ（ここで、０≦ｘ≦１、０≦ｙ≦１及びｘ＋ｙ≦１）のＩＩＩ−Ｖ族化合物半導体材料系からなる材料、例えばＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮを含む半導体層及び半導体積層部が当てはまる。この場合、この半導体積層部は、ドーパント並びに付加的な成分を含んでいてよい。しかしながら、たとえ部分的に少量の別の物質に置き換えられていたとしても及び／又は少量の別の物質が補われていたとしても、簡素化のために、半導体積層部の結晶格子の主要な成分、つまりＡｌ、Ｇａ、Ｉｎ並びにＮだけが記述されている。
別の実施形態の場合には、この核形成層は、酸素を含む窒化アルミニウム（以後ＡｌＮ：Ｏ又はＡＬＯＮとも言う）により形成される。この用語には、核形成層の組成が当てはまり、この場合、酸素はドーパントとして又はそれどころかパーセントオーダーで核形成層中に存在してよい。核形成層中の酸素含有率によって、特別な欠陥構造を半導体積層部中に達成することができ、この特別な欠陥構造は、例えば半導体積層部の能動層内で欠陥密度を効果的に低減することを可能にする。更に、次に施される層、つまり半導体積層部の歪みに影響を及ぼすことができる。この酸素によって、核形成層の緩和の度合いにも影響を及ぼすことができ、これは、次に施される層の湾曲挙動に本質的な影響を及ぼすことができる。特に、酸素を含むＡｌＮにより、核形成層上に施された半導体層が成長表面のどのような表面領域に成長するのかに関する選択性にも影響を及ぼすことができる。
特に、十分な品質の半導体積層部を作製するために、予め構造化された基板上でのエピタキシャル成長は、この核形成層上での半導体積層部の成長の間に、二次元的な平坦な面と、その上に配置された三次元的に成形された表面構造、特に突出部又は陥没部として形成された表面構造の面との間で強い選択性を必要とすることが判明した。換言すると、特定の表面領域では核形成層上に半導体層の成長が行われ、一方で他の表面領域では好ましくは成長が行われないか又はわずかしか成長が行われないように、成長表面の特定の表面領域を意図的に選択する必要がある。特に、平坦な面と三次元的に成形された表面構造の表面との間の意図的な選択は、可能な成長表面としてエピタキシャル成長される半導体材料のために必要である。このような選択性がない場合には、発光ダイオードとして構成される半導体チップの場合には、特に小電流挙動（Kleinstromverhalten）及び遮断電圧に関連する並びに例えば低い発光効率のような悪い性能に関する低い材料品質及び歩留まりの低下が生じる。更に、発光ダイオードとして構成される半導体チップの場合には、成長表面上の表面構造によって助長される半導体チップからの光の外方放射は、選択性がない場合には不利な影響を及ぼされることがある。更に、出射される光の量は、寄生的な、結晶の極めて悪いＧａＮ領域内での吸収によっても低減されることがある。
予め構造化された基板において、三次元的な表面構造と、その間に存在する、成長表面の平坦な面の平坦な表面領域との間でできる限り良好な選択性を達成するために、過去には、核形成の間に特別なプロセス条件を調節し、例えばＧａＮ核形成の際に高めた圧力及びＶ族元素のＩＩＩ族元素に対する極めて低い比率を調節することが試された。この措置にもかかわらず、先行技術では、三次元構造上に、更なる堆積についての有意な堆積が行われた。更に、公知のプロセスの場合に、プロセス許容範囲は一般に著しく制限されかつ絶え間なく手間のかかる制御が必要である。
酸素を含む窒化アルミニウムからなる核形成層により、成長表面の平坦な面から半導体積層部を選択的に成長させることを達成できる。これは、半導体積層部又はこの半導体積層部の第１の層若しくは第１の層範囲の成長がこの平坦な面上で選択的に行われ、つまり、核形成層上での半導体積層部の形成が平坦な面上で選択的に始まることを意味する。これは、特に、半導体積層部の成長の大部分が平坦な面から行われ、かつわずかな部分が三次元的に成形された表面構造の表面から行われることを意味してよい。好ましくは、半導体積層部は、エピタキシーバリエーションで、ほぼ平坦な面からだけ行われ、表面構造上では半導体積層部の成長は極めてわずかに行われるか又はそれどころか半導体積層部の成長は行われない。それにより、三次元的に成形された表面構造では半導体積層部が一面に成長せず、つまり半導体積層部はこの表面構造上に直接成長せず、この三次元的に成形された表面構造はこの半導体積層部によってほぼ覆われ、つまりこの半導体積層部は、平坦な面からの成長によってこの表面構造を塞ぐことを達成できる。この場合、「ほぼ」とは、半導体積層部の成長は、表面構造体上に行われないか又はわずかな分だけ行われることを意味する。
別の実施形態の場合に、平坦な面上での半導体積層部の成長の選択性は、核形成層の酸素含有率によって、好ましくは意図的に、調節される。酸素を含まないＡｌＮ核形成層の場合には、半導体積層部の成長は、平坦な面上での成長と比べて、三次元的に成形された表面構造の表面上に優先的に現れたが、核形成層の酸素含有率を高めることにより、始めに記載された好ましい選択性を達成することができる。酸素を含まないＡｌＮとは、この場合、１０19ｃｍ-3未満の酸素含有率を示すＡｌＮを言うことができる。
別の実施形態の場合に、有機金属気相成長によって核形成層を施すことが行われる。適切な出発材料（前駆体とも言われる）の選択、及びこの出発材料のガス流束の選択により、所望な酸素含有率を有する核形成層を製造することができる。酸素供給源として、Ｏ2、Ｈ2Ｏ、窒素酸化物又は酸素を含む有機金属化合物を使用することができる。例えば、Ｏ2及び／又は窒素酸化物と混合されているＮ2及び／又はＨ2に基づくガス供給源を使用することができる。更に、キャリアガスに蒸気圧飽和装置（bubbler）を介して添加されるＨ2Ｏも使用することができる。更に、例えば、酸素を含む有機金属ガス供給源、例えばジエチルアルミニウムエトキシド、又はジエチルアルミニウムエトキシドとトリメチルアルミニウムとの混合物を使用することも可能である。核形成層の成長法において供給される酸素を含むガスの量の制御によって、核形成層の酸素濃度を制御することができかつ意図的に調節することができる。
更に、成長層表面を酸素で末端化することも可能である。例えば、このために、成長基板をＯ2プラズマ中で予めコンディショニングすることができる。成長表面のこのような酸素末端化は、通常酸素を有しないＡｌＮ核形成層の製造のために使用されるガス供給源を用いても、酸素を含むＡｌＮの成長を引き起こす。特に、酸化アルミニウム成長基板をＯ2プラズマにより予めコンディショニングすることができる、というのも、この酸化アルミニウム表面の酸素末端化が、酸化アルミニウム−窒化アルミニウム界面で特別に酸素を含むＡｌＮの成長を引き起こすことができるためである。
酸素を準備するための上述の供給源又は方法は、例えば酸素を用いた表面コンディショニングと酸素含有ガスの供給とを互いに組み合わせることもできる。
別の実施形態の場合に、スパッタリングによって核形成層を施すことが行われる。このために、例えば、Ａｌターゲットを、酸素が添加されている窒素雰囲気中で使用することができる。有機金属気相成長とは反対に、スパッタリングによって比較的低コストでかつ比較的高い成長速度で厚い層を作製することができる。更に、スパッタリングによる核形成層の作製により、半導体積層部を成長させるための後続するエピタキシャル成長プロセスを短縮及び／又は簡素化することができる。更に、核形成層のスパッタリングによって、半導体積層部の作製のための後続するＭＯＶＰＥプロセス中でのアルミニウムの存在を低減することも可能である。
更に、核形成層を施すための別の方法、例えばＭＢＥ、ＣＶＤ（化学気相堆積；chemical vapor deposition）又は適切な物理的方法も可能である。
別の実施形態の場合に、核形成層中の酸素量は、核形成層中の酸素の含有率が１０19ｃｍ-3より多くなるように制御される。特に、核形成層に関する酸素の質量割合は、好ましくは０．０１％以上又は０．１％以上又は０．２％以上又は０．５％以上であってよい。更に、核形成層に関する酸素の質量割合は、好ましくは１０％以下又は５％以下又は１．５％以下であってよい。
更に、上述の方法の一つによって酸素を含まないＡｌＮからなる層を施しかつ引き続き酸化炉中で酸化させかつこうして酸素を含むＡｌＮ層に変換することも可能である。
別の実施形態の場合に、１ｎｍ以上又は５ｎｍ以上又は１０ｎｍ以上又は３０ｎｍ以上又は５０ｎｍ以上の厚さの核形成層が成長表面上に施される。これとは別に又は付加的に、核形成層の厚さは、１０００ｎｍ以下又は２００ｎｍ以下又は１５０ｎｍ以下であってよい。例えば、核形成層の厚さは約１００ｎｍであってよい。
別の実施形態の場合に、成長基板は酸化アルミニウム（Ａｌ2Ｏ3）を含むか又は酸化アルミニウムからなる。特に、この成長基板は、この場合に、成長表面の平坦な面として、酸化アルミニウムの０００１方位を示す結晶学的ｃ面又は０００−１方位を示す（−ｃ）面を有する。酸素を含むＡｌＮ核形成層により、特に酸化アルミニウム−ｃ面又は酸化アルミニウム−（−ｃ）面上に半導体積層部の成長を選択的に行うことができ、三次元的に成形された表面構造が準備されかつこの場合にｃ面又は（−ｃ）面とは異なりかつ多数の結晶面を含む結晶面上には、核形成層上の半導体積層部の成長は行われないか又はわずかな成長が行われることが明らかになった。
更に、この平坦な面が、半極性の窒化ガリウムを成長させるために特に適している酸化アルミニウムのｒ面によって形成されることも可能である。
更に、成長基板は、ケイ素を含む成長表面を有していてよい。特に、この成長表面は、ケイ素表面又は炭化ケイ素表面によって形成されていてよい。このために、この成長基板は、例えばケイ素基板又はＳｉＣ基板であるか又はケイ素層又はＳｉＣ層を別の基板上に有していてもよい。更に、この成長基板は、次の材料を有するか又は次の材料からなることもできる：ＬｉＧａＯ、ＬｉＡｌＯ、ＺｎＯ、石英ガラス、雲母。
少なくとも１つの実施形態の場合に、この核形成層の上方に、オプトエレクトロニクス能動層を備えた半導体積層部を成長させる。半導体積層部のオプトエレクトロニクス能動層は、半導体チップの作動の際に、光、特に紫外スペクトル領域又は可視スペクトル領域内の光を放射及び／又は検出するために備えられているか又は予定されていてよい。特に、作製されるか又は検出可能な光の波長は境界値を含む３８０ｎｍ〜６８０ｎｍであってよい。このオプトエレクトロニクス能動層は、好ましくは１つ以上のｐｎ接合又は１つ以上の量子ポット構造（Quantentopfstrukturen）を含んでいてよい。この半導体チップは、発光ダイオード又は光検出ダイオードとして構成されていてよい。
この半導体積層部は、更に、少なくとも１つ又は複数のｎ型ドープ層及び少なくとも１つ又は複数のｐ型ドープ層を有していてよく、この場合、これらのドープされた半導体層のそれぞれ１つは、好ましくはオプトエレクトロニクス能動層に直接隣接していてよい。更に、この半導体積層部は、例えば緩衝層のようなドープされていない層を有していてもよい。この層は、例えば核形成層上に直接成長させられていてもよくかつ三次元的に成形された表面構造の高さよりも厚い厚さを有していてよく、このため、この緩衝層によって表面構造を覆うことができる。
別の実施形態の場合に、エレクトロニクス半導体チップは、成長表面を備えた成長基板を有し、この成長表面は、平坦な面上に多数の三次元的に成形された表面構造を備えた平坦な面によって形成される。更に、この半導体チップは、成長表面上に直接大面積で施された、ＡｌＮ：Ｏからなる核形成層及びこの核形成層上に窒化物を基礎とする半導体積層部を有していてよく、この場合、半導体積層部は、この平坦な面から選択的に成長させられている。
エレクトロニクス半導体チップの製造方法との関連で記載されたこれらの実施形態及び特徴は、半導体チップについても同様に通用しかつその逆も通用する。
別の利点、好ましい実施形態及び態様は、次に図面との関連で記載された実施例から明らかである。
エレクトロニクス半導体チップを製造する方法の方法工程を示す図である。 エレクトロニクス半導体チップを製造する方法の方法工程を示す図である。 エレクトロニクス半導体チップを製造する方法の方法工程を示す図である。 エレクトロニクス半導体チップを製造する方法の方法工程を示す図である。 エレクトロニクス半導体チップを製造する方法の方法工程を示す図である。 エレクトロニクス半導体チップを製造する方法の方法工程を示す図である。 エレクトロニクス半導体チップを製造する方法の方法工程を示す図である。 エレクトロニクス半導体チップを製造する方法の方法工程を示す図である。 別の実施形態による核形成層上のＧａＮの成長の二次電子顕微鏡写真を示す。 別の実施形態による核形成層上のＧａＮの成長の二次電子顕微鏡写真を示す。 別の実施形態による核形成層上のＧａＮの成長の二次電子顕微鏡写真を示す。 多様な核形成層組成を用いた場合の半導体成長の間のウェハ湾曲を測定したグラフを示す。
実施例及び図面中では、同じ、同種の又は同じに作用する要素はそれぞれ同じ符号を備えていてよい。図示された素子及びその相互の大きさの比率は、寸法通りとは見なされず、むしろ例えば層、構成部材、構成素子及び領域のような個々の素子は、表示のしやすさの改善及び／又は理解しやすさの改善のために過度に大きく表示されていてよい。
図１Ａ〜図５には、エレクトロニクス半導体チップ１００の製造方法の方法工程が示されている。エレクトロニクス半導体チップ１００は、単に例示的にオプトエレクトロニクス能動層を備えた発光ダイオードとして構成されていて、このオプトエレクトロニクス能動層は、作動時に光を作製しかつ放射するために設けられている。発光ダイオードとは別に、このエレクトロニクス半導体チップ１００は、例えば光検出ダイオード又は他の半導体構成素子、例えばトランジスタとして構成されていてもよいか又はこれらの構成素子を有していてもよい。
第１の方法工程の場合に、図１Ａに図示されているように、成長表面１０を備えた成長基板１を準備する。この成長表面１０は、この成長表面１０上に半導体積層部を成長させることが予定されている。この成長基板１は、図示された実施例の場合には、酸化アルミニウム（Ａｌ2Ｏ3）を含み、かつ好ましくは酸化アルミニウムからなる。特に、この成長基板１は、酸化アルミニウムウェハとして構成されていてよく、このウェハ上に半導体積層部を大面積で成長させる。成長させた半導体積層部を備えたウェハのダイシングにより、多数の半導体チップを製造することができる。
この成長表面１０は、二次元的に成形された平坦な面１１を備え、この平坦な面１１上に多数の三次元的に成形された表面構造１２が配置されている。換言すると、この表面構造１２は、平坦な面１１により形成される平面から突き出ている。三次元的に成形された表面構造１２は、突出部として構成されていて、この突出部は平坦な面１１から上側に向かって延びている。
図１Ｂ及び図１Ｃには、成長基板１の成長表面１０を上から見た図が示され、これらの図中で、表面構造１２の横断面が認識可能である。図１Ｂに示されているように、表面構造１２の横断面は円形であり、かつ特に円錐状であってよいため、表面構造１２は円錐形の突出部として構成されていてよい。これとは別に、表面構造１２は、図１Ｃに示されているように、多角形の、例えば六角形の横断面を示してもよいため、表面構造１２は、平坦な面１１条の角錐形の突出部として構成されていてよい。突出部として構成された表面構造１２の間には平坦な面１１が拡がっている。
この平坦な面１１は、特に好ましくは酸化アルミニウムの結晶学的ｃ面又は（−ｃ）面によって形成され、この面は窒化物を基礎とする半導体材料の成長のために特に適している。従って、表面構造１２の表面は、その方位に対応して平坦な面１１に対して相対的に、多数の別の結晶面により形成される。
示された実施例とは別に、成長基板１は、例えばケイ素又は炭化ケイ素により形成された成長表面１０を有していてよく、相応して例えばケイ素ウェハ又は炭化ケイ素ウェハとして構成されていてよい。更に、この成長基板は、他の、又は一般的な部に記載された材料を有するか又は記載された材料からなることも可能である。
図１Ｄには、成長基板１について、表面構造１２が図１Ａの実施例と比べて陥没部として構成されている別の態様が示されていて、この陥没部は平坦な面１１から成長基板１内へと落ち窪んでいる。上述の突出部と類似して、この陥没部は例えば円錐型又は角錐型であってよい。他の方法工程の後続する記載は、単に例示的に、表面構造として突出部を備えた図１Ａによる成長基板１の態様に関しているが、成長基板は、次に記載する方法工程において、表面構造１２として陥没部を備えていてもよい。
更なる方法工程において、図２に示されているように、成長表面１０に核形成層２が施される。特に、この核形成層２は大面積で、つまり成長表面１０の平坦な面１１にも並びに三次元的に形成された表面構造１２にも施される。この核形成層２は、酸素を含む窒化アルミニウム、つまりＡｌＮ：Ｏ又はＡｌＯＮから形成され、これは成長表面１０上に直接施される。
このために、例えば有機金属気相成長（ＭＯＶＰＥ）を使用してよく、この場合、一般的な部で記載されているように、酸素を含む出発材料が、Ａｌ及びＮの準備のために適した出発材料の他に使用される。これとは別に又は付加的に、一般的な部で記載されているように、成長表面１０の酸素末端化を実施してもよい。
ＭＯＶＰＥ法とは別に、核形成層２を、スパッタ法によっても施してもよい。このため、一般的な部に記載されているように、例えばＡｌターゲットを、付加的に酸素も含む窒素雰囲気中で使用してよい。更に、一般的な部に上記した別の方法も可能である。
核形成層２中の酸素含有量は、核形成層２中の酸素の含有率が、１０19ｃｍ-3より多くなるように制御される。特に、核形成層２に関する酸素の質量割合は、好ましくは０．０１％以上又は０．１％以上又は０．２％以上又は０．５％以上であってよい。更に、核形成層２に関する酸素の質量割合は、好ましくは１０％以下又は５％以下又は１．５％以下であってよい。
核形成層２の厚さは、１ｎｍ以上又は５ｎｍ以上又は１０ｎｍ以上又は３０ｎｍ以上又は５０ｎｍ以上である。更に、１０００ｎｍ以下又は２００ｎｍ以下又は１５０ｎｍ以下の厚さの核形成層２が製造される。例えば、核形成層の厚さは、約１０ｎｍから約１００ｎｍであってよい。
図３〜図５との関連で記載されている更なる方法工程の場合に、核形成層上に窒化物を基礎とする半導体積層部３をＭＯＶＰＥによって成長させる。
図３に示されているように、半導体積層部の成長は平坦な面１１から選択的に行われる。これは、一般的な部に記載されているように、核形成層２が、先行技術の場合に通常のＡｌＮからなるのではなく、付加的に酸素を含むことにより可能である。核形成層２のＯ含有率によって、平坦な面１１上での半導体積層部の成長の選択性を調節することができるため、所望な選択性により成長されるべき半導体材料は核形成層２上の主に平坦な面１１から成長する。それに対して、三次元的に成形された表面構造１２の表面には酸素を含むＡｌＮ核形成層２の使用によって、図３に見られるように、わずかにだけ成長が行われるか又はそれどころか成長は全く行われず、この場合、半導体積層部３の製造のための成長プロセスの開始時期を見ることができる：半導体積層部３の第１の半導体層３１の製造のために施される半導体材料３０は、核形成層２上の平坦な面１１から選択的に成長する。
図６Ａ及び図６Ｂには、酸素を含むＡｌＮ核形成層上のＧａＮの成長の際の相応する方法段階の二次電子顕微鏡写真が示されている。これらの写真は、この場合、図１Ｃの場合の上から見た図に応じた成長表面の上から見た図に対応する。図６Ａの写真の場合、核形成層をＭＯＶＰＥにより酸素を含む出発材料の使用下で施したが、図６Ｂの写真の場合には、核形成層を酸素の添加下でスパッタリングした。両方の写真において、表面構造１２には半導体材料３０がわずかにしか成長していないか又はそれどころか全く成長しておらず、この半導体材料は成長表面の表面構造１２と平坦な面との間で選択的に成長していることが極めて明らかに認識できる。
これと比べて、酸素を含まないＡｌＮ核形成層を使用した場合での相応する成長基板上での成長が示されている。容易に認識できるように、ここでは、表面構造の表面上で増強された成長が行われ、この表面構造は半導体材料３０により覆われ、この写真中ではもはや確認できない。それにより、成長した半導体材料３０は、一体的な結晶面を形成せず、多数の結晶面を示し、これらが、更に成長される半導体材料又は更に成長させる半導体積層部の材料品質の悪化を引き起こす。
従って、核形成層２の製造の際に酸素を添加することにより、核形成層の製造のためにＭＯＶＰＥ法を使用する場合でもスパッタリング法を使用する場合でも、半導体積層部の半導体材料の後続する成長プロセスの強い選択性を達成することができる。従って、酸素の添加は、ＭＯＶＰＥ法の内で核形成層２の相応する製造の際にも行うことができ、並びにそれ以外でスパッタリングによる核形成層の製造の際にも行うことができる。これとは別の、ＭＯＶＰＥ法の内での酸素を含まないＡｌＮを用いた核形成プロセスは、それに対して、図６Ｃに示されているように、表面構造上での明らかに寄生的な核形成を常に引き起こす。
図４に示されているように、核形成層２上に成長された半導体材料は、半導体層３１、例えば表面構造１２を覆うドープされていない緩衝層を形成するように成長させてよい。これとは別に、半導体層３１は、多様なドープされていない及び／又はドープされた材料を有する多数の層を有していてもよい。
半導体積層部３の形成のために、次いで、別の半導体層を半導体層３１上に成長させる。図５に示されているように、この別の半導体層を例えばドープされた半導体層３２，３３により形成することができ、この間にオプトエレクトロニクス能動層３４を配置することができる。半導体積層部３は、特に多数のドープされた層及びドープされていない層からなってよく、これらは見やすさのためにここでは示されていない。特に、発光ダイオード又は光検出ダイオードのための半導体積層部３の構成は当業者に公知であり、従って詳細には説明しない。図５に示された半導体チップ１００は、付加的に別の層、例えば、半導体積層部との電気的接続のための電極層、鏡面層及び／又はパッシベーション層を有していてもよく、これらは見やすさのためにここでは同様に示されていない。
ここに例示的に記載された、発光ダイオードとしてのエレクトロニクス半導体チップ１００の態様の場合には、半導体チップ１００は、作動時に光を、成長基板１とは反対の上側の方向並びに成長基板１の方向に放射することができる。オプトエレクトロニクス能動層３４から、成長基板１の方向へ放射される光については、表面構造１２によって、全反射の回避並びに低減を達成することができる。
上述の方法により、予め構造化された基板上での酸素を含むＡｌＮ核形成層の使用により、核形成層上での半導体積層部の成長プロセスの選択性の改善を達成することができ、このことは、好ましくは後続する層のプロセスパラメータの明らかな拡張を引き起こすことができる。更に、三次元的に成形された表面構造でわずかに成長することにより及び好ましくはほとんど成長しないか又は全く成長しないことにより、材料品質の他に、発光ダイオードの場合に、電子光学パラメータ、例えば光、漏れ電流及び小電流挙動にも好ましい影響が及ぼされる。核形成の際の手間のかかる温度傾斜及び圧力傾斜は必要なく、ＭＯＶＰＥ装置内での成長時間を明らかに短縮することが可能となる。
更に、核形成層として堆積された酸素を含む窒化アルミニウムの緩和の度合いの決定により及び三次元的に成形された表面構造上での成長の度合いの決定により、半導体積層部の成長の間に成長基板の湾曲の調節が可能であることも判明した。このため、図７中に、核形成層の多様な組成についてのプロセス時間ｔに依存する、半導体成長プロセスの間のウェハ湾曲Ｃが示されている。成長の間の基板の湾曲は、酸素を含むＡｌＮ核形成層の特性によって制御できることが判明した。酸素の意図的添加及び酸素の量によって、酸素を含むＡｌＮの緩和の度合いに影響を及ぼすことができ、かつ従って後続する層の歪みの状態に影響を及ぼすことができる。
図中に示された実施例は、一般的な部における記載による更なる及び択一的な特徴を示すことができる。
本発明は、実施例に基づく記載によってこの実施例に制限されるものではない。むしろ、本発明は、全ての新規の特徴並びにこれらの特徴の全ての組み合わせを含み、これは、特に、これらの特徴又はその組合せ自体が特許請求の範囲又は実施例に明確には記載されていない場合であっても、特許請求の範囲の特徴の全ての組合せを包含する。

Claims (11)

  1. エレクトロニクス半導体チップ（１００）の製造方法であって、
    − 平坦な面（１１）により形成される成長表面（１０）を備えた成長基板（１）を準備するステップであって、前記平坦な面（１１）上に三次元的に成形された複数の表面構造（１２）を備えている、ステップと
    − 前記成長表面（１０）上に直接、酸素を含むＡｌＮからなる核形成層（２）を大面積で施すステップと、
    − 前記核形成層（２）上に、窒化物を基礎とする半導体積層部（３）を成長させるステップであって、前記半導体積層部（３）を前記平坦な面（１１）から選択的に成長させる、ステップと
    を含む、エレクトロニクス半導体チップ（１００）の製造方法。
  2. 前記平坦な面（１１）上での前記半導体積層部（３）の選択的な成長を、前記核形成層（２）の酸素含有率によって調節する、請求項１に記載の方法。
  3. 前記三次元的に成形された表面構造（１２）は、前記半導体積層部（３）の成長の際に、前記半導体積層部（３）によりほぼ覆われる、請求項１又は２に記載の方法。
  4. 有機金属気相成長によって前記核形成層（２）を施す、請求項１から３までのいずれか１項に記載の方法。
  5. スパッタリングによって前記核形成層（２）を施す、請求項１から３までのいずれか１項に記載の方法。
  6. 前記三次元的に成形された表面構造（１２）を、前記平坦な面（１１）上に円錐形の又は角錐形の突出部により形成させる、請求項１から５までのいずれか１項記載の方法。
  7. 前記成長基板（１）は、酸化アルミニウムを含むか又は酸化アルミニウムからなる、請求項１から６までのいずれか１項に記載の方法。
  8. 前記平坦な面（１１）は、結晶学的ｃ面である、請求項７に記載の方法。
  9. 前記半導体チップ（１００）の作動時に、光の放射又は検出が予定されているオプトエレクトロニクス能動層（３４）を備えた前記半導体積層部（３）を成長させる、請求項１から８までのいずれか１項に記載の方法。
  10. 前記半導体チップ（１００）は、発光ダイオード又は光検出ダイオードとして構成される、請求項９に記載の方法。
  11. − 平坦な面（１１）により形成される成長表面（１０）を備えた成長基板（１）であって、前記平坦な面（１１）上に複数の三次元的に成形された表面構造（１２）を備えている、成長基板（１）と、
    − 前記成長表面（１０）上に直接大面積で施された、酸素を含むＡｌＮからなる核形成層（２）と、
    − 前記核形成層（２）上の、窒化物を基礎とする半導体積層部（３）とを備え、
    ここで前記半導体積層部（３）は、前記平坦な面（１１）から選択的に成長されている、
    エレクトロニクス半導体チップ（１００）。
JP2016552609A 2014-02-17 2015-02-13 オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ Active JP6472459B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014101966.0 2014-02-17
DE102014101966.0A DE102014101966A1 (de) 2014-02-17 2014-02-17 Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
PCT/EP2015/053051 WO2015121399A1 (de) 2014-02-17 2015-02-13 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Publications (2)

Publication Number Publication Date
JP2017506434A true JP2017506434A (ja) 2017-03-02
JP6472459B2 JP6472459B2 (ja) 2019-02-20

Family

ID=52469842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016552609A Active JP6472459B2 (ja) 2014-02-17 2015-02-13 オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ

Country Status (6)

Country Link
US (4) US10312401B2 (ja)
JP (1) JP6472459B2 (ja)
KR (3) KR102380030B1 (ja)
CN (1) CN106030834B (ja)
DE (2) DE102014101966A1 (ja)
WO (1) WO2015121399A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044173A1 (ja) * 2017-08-31 2019-03-07 東芝マテリアル株式会社 半導体発光素子およびその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015109761B4 (de) 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
CN105633233B (zh) * 2015-12-31 2018-01-12 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
CN105470357B (zh) * 2015-12-31 2018-05-22 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
CN107180884B (zh) * 2016-03-11 2019-04-23 中国科学院苏州纳米技术与纳米仿生研究所 一种半极性AlN模板
TWI577842B (zh) * 2016-05-30 2017-04-11 光鋐科技股份有限公司 氮化鋁鎵的成長方法
US20180083163A1 (en) * 2016-09-21 2018-03-22 Tqyqda Gosei Co. , Ltd. Light-emitting device and method of manufacturing the same
CN109301048A (zh) * 2018-08-01 2019-02-01 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其生长方法
CN110504301A (zh) * 2019-09-09 2019-11-26 南方科技大学 一种iii族氮化物晶体管外延结构和晶体管器件
US20230124414A1 (en) * 2021-10-14 2023-04-20 Applied Materials, Inc. SUBSTRATE PROCESSING FOR GaN GROWTH
US12557436B2 (en) 2021-10-14 2026-02-17 Applied Materials, Inc. Substrate processing for GaN growth

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110012109A1 (en) * 2009-07-17 2011-01-20 Applied Materials, Inc. Method of forming a group iii-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (hvpe)
WO2013187171A1 (ja) * 2012-06-13 2013-12-19 シャープ株式会社 窒化物半導体発光素子及びその製造方法
WO2014021259A1 (ja) * 2012-08-03 2014-02-06 シャープ株式会社 窒化物半導体素子構造体とその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744076B2 (en) * 2002-03-14 2004-06-01 The Circle For The Promotion Of Science And Engineering Single crystalline aluminum nitride film, method of forming the same, base substrate for group III element nitride film, light emitting device and surface acoustic wave device
US6936851B2 (en) * 2003-03-21 2005-08-30 Tien Yang Wang Semiconductor light-emitting device and method for manufacturing the same
WO2004105108A2 (en) * 2003-05-21 2004-12-02 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
TWI288491B (en) * 2006-03-02 2007-10-11 Nat Univ Chung Hsing High extraction efficiency of solid-state light emitting device
KR101330251B1 (ko) * 2007-03-06 2013-11-15 서울바이오시스 주식회사 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US8143647B2 (en) * 2009-12-18 2012-03-27 Palo Alto Research Center Incorporated Relaxed InGaN/AlGaN templates
EP2362412B1 (en) 2010-02-19 2020-04-08 Samsung Electronics Co., Ltd. Method of growing nitride semiconductor
KR101180414B1 (ko) * 2010-09-17 2012-09-10 주식회사 기가레인 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법
WO2012090818A1 (ja) * 2010-12-29 2012-07-05 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
TWI470829B (zh) 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體，及其製作方法
US8653499B2 (en) 2011-06-06 2014-02-18 Epistar Corporation Light-emitting diode with strain-relaxed layer for reducing strain in active layer
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR20130066308A (ko) * 2011-12-12 2013-06-20 엘지이노텍 주식회사 발광소자
DE102012103686B4 (de) 2012-04-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
CN102842660B (zh) * 2012-08-17 2015-11-11 圆融光电科技有限公司 一种氮化镓基发光二极管外延片结构及其制备方法
US9190592B2 (en) * 2012-11-06 2015-11-17 Nextreme Thermal Solutions, Inc. Thin film thermoelectric devices having favorable crystal tilt

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110012109A1 (en) * 2009-07-17 2011-01-20 Applied Materials, Inc. Method of forming a group iii-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (hvpe)
WO2013187171A1 (ja) * 2012-06-13 2013-12-19 シャープ株式会社 窒化物半導体発光素子及びその製造方法
WO2014021259A1 (ja) * 2012-08-03 2014-02-06 シャープ株式会社 窒化物半導体素子構造体とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044173A1 (ja) * 2017-08-31 2019-03-07 東芝マテリアル株式会社 半導体発光素子およびその製造方法
KR20200035428A (ko) * 2017-08-31 2020-04-03 도시바 마테리알 가부시키가이샤 반도체 발광 소자 및 그의 제조 방법
JPWO2019044173A1 (ja) * 2017-08-31 2020-10-29 東芝マテリアル株式会社 半導体発光素子およびその製造方法
KR102295780B1 (ko) 2017-08-31 2021-09-01 도시바 마테리알 가부시키가이샤 반도체 발광 소자 및 그의 제조 방법
JP7123322B2 (ja) 2017-08-31 2022-08-23 東芝マテリアル株式会社 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US20220344532A1 (en) 2022-10-27
US11005003B2 (en) 2021-05-11
CN106030834A (zh) 2016-10-12
DE102014101966A1 (de) 2015-08-20
US20190245110A1 (en) 2019-08-08
KR20210034113A (ko) 2021-03-29
US20210210651A1 (en) 2021-07-08
KR102232546B1 (ko) 2021-03-26
DE112015000824B4 (de) 2021-07-08
DE112015000824A5 (de) 2016-11-03
CN106030834B (zh) 2020-03-06
KR102304639B1 (ko) 2021-09-24
KR20210118221A (ko) 2021-09-29
JP6472459B2 (ja) 2019-02-20
US11430907B2 (en) 2022-08-30
US11888083B2 (en) 2024-01-30
US10312401B2 (en) 2019-06-04
KR102380030B1 (ko) 2022-03-29
US20170005223A1 (en) 2017-01-05
WO2015121399A1 (de) 2015-08-20
KR20160123300A (ko) 2016-10-25

Similar Documents

Publication Publication Date Title
JP6472459B2 (ja) オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ
TW200814369A (en) III nitride compound semiconductor laminated structure
JP6686172B2 (ja) 窒化物半導体発光素子
US8334156B2 (en) Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same
JP2017028076A (ja) Ｉｉｉ族窒化物発光素子の製造方法
EP2525417A2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
TWI252599B (en) N-type group III nitride semiconductor layered structure
JP2012204540A (ja) 半導体装置およびその製造方法
JP2021508951A (ja) 三次元発光ダイオードを備えた光電子デバイス
US11616164B2 (en) Method for producing a nitride compound semiconductor component
JP2015115343A (ja) 窒化物半導体素子の製造方法
JP2008226868A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
JP6242238B2 (ja) 窒化物半導体多元混晶の製造方法
JP2015050247A (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP2009266963A (ja) 窒化物系発光素子、及び半導体発光素子を製造する方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP4705384B2 (ja) 窒化ガリウム系半導体素子
JP2007095786A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2007214378A (ja) 窒化物系半導体素子
JP4987240B2 (ja) 化合物半導体素子、化合物半導体素子の製造方法、ダイオード素子
TWI596797B (zh) Gallium nitride-based crystal and semiconductor device manufacturing method, and light-emitting Device and method of manufacturing the light-emitting device
JP2006024903A (ja) 窒化ガリウム系半導体積層構造体
JP2006019713A (ja) Ｉｉｉ族窒化物半導体発光素子およびそれを用いたｌｅｄ
JP2016164905A (ja) ｐ型ＧａＮ層の製造方法、及び該製造方法を利用した半導体デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181004

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190122

R150 Certificate of patent or registration of utility model

Ref document number: 6472459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250