JP2017510076A - 改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法 - Google Patents

改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法 Download PDF

Info

Publication number
JP2017510076A
JP2017510076A JP2016559399A JP2016559399A JP2017510076A JP 2017510076 A JP2017510076 A JP 2017510076A JP 2016559399 A JP2016559399 A JP 2016559399A JP 2016559399 A JP2016559399 A JP 2016559399A JP 2017510076 A JP2017510076 A JP 2017510076A
Authority
JP
Japan
Prior art keywords
stack
interposer
semiconductor
package substrate
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016559399A
Other languages
English (en)
Other versions
JP6339222B2 (ja
Inventor
クープマンス，ミシェル
ルオ，シジアン
アール． ヘンブリー，デイビッド
アール． ヘンブリー，デイビッド
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2017510076A publication Critical patent/JP2017510076A/ja
Application granted granted Critical
Publication of JP6339222B2 publication Critical patent/JP6339222B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07254—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/225—Bumps having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/26—Configurations of stacked chips the stacked chips being of the same size without any chips being laterally offset, e.g. chip stacks having a rectangular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

改良された熱性能を有する積層された半導体ダイアセンブリ、ならびに関連するシステムおよび方法が、本明細書に開示される。一実施形態においては、半導体ダイアセンブリは、半導体ダイの積層と、半導体ダイの積層を少なくとも部分的には筐体内に包囲する熱伝導性ケーシングとを、含むことができる。パッケージ基板は、熱伝導性ケーシングを支持し、インターポーザーは熱伝導性ケーシングと半導体ダイの積層との間に配置される。インターポーザーの周辺部分は、半導体ダイの積層を超えて横方向に延び、周辺部分とパッケージ基板との間に挟まれた複数の導電性部材に結合される。【選択図】図１

Description

開示された実施形態は、半導体ダイアセンブリに関し、このようなアセンブリ内の熱を管理することに関する。より詳細には、本技術は、熱伝導性ケーシングおよびそのケーシングに直接取り付けられたインターポーザーを有する積層半導体デバイスアセンブリに関する。
メモリチップ、マイクロプロセッサチップおよびイメージャチップを含むパッケージングされた半導体ダイは、基板上にマウントされてプラスチック保護カバー内に入れられた半導体ダイを典型的には含む。ダイは、メモリセル、プロセッサ回路およびイメージャデバイスなどの機能的フィーチャと、機能的フィーチャに電気的に接続されたボンドパッドを含む。ボンドパッドは、より高いレベルの回路にダイを接続することを可能にするために、保護カバーの外部の端子に電気的に接続することができる。
半導体製造者は、動作パラメータに見合うように各パッケージの機能的能力を増加させながらも、電子デバイスの空間的な制約内に適合するために、ダイパッケージの寸法を絶えず縮小している。パッケージによって被覆される表面面積（即ち、パッケージの“フットプリント”）を実質的に増加させることなく、半導体パッケージの処理能力を増加させるための一つのアプローチは、単一パッケージ内で互いの上に複数の半導体ダイを垂直方向に積層することである。このような垂直方向に積層されたパッケージ内のダイ同士は、スルーシリコンビア（ＴＳＶ）を使用して、隣接するダイのボンドパッドと個々のダイのボンドパッドを電気的に結合することによって、相互接続することができる。
垂直方向に積層されたパッケージにおいては、生成される熱は、放散することが難しく、個々のダイ、個々のダイ同士の間の接合、およびパッケージ全体の動作温度を上昇させる。これは、多くの種類のデバイス内で、積層されたダイを、その最大動作温度（Ｔｍａｘ）より高い温度に到達させ得る。
本技術の選択された実施形態により構成される半導体ダイアセンブリの断面図である。 本技術の選択された実施形態により構成される半導体ダイアセンブリの断面図である。 本技術の選択された実施形態により構成される半導体ダイアセンブリの断面図である。 本技術の選択された実施形態により構成される半導体ダイアセンブリの断面図である。 本技術の選択された実施形態により構成される半導体ダイアセンブリの断面図である。 本技術の実施形態により構成される半導体ダイアセンブリを含むシステムの概略図である。
改良された熱性能を有する積層された半導体ダイアセンブリならびに関連するシステムおよび方法の、幾つかの実施形態の具体的な詳細事項が、以下に記述される。“半導体ダイ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｉｅ）”という語は、集積回路もしくは集積コンポーネント、データストレージ素子、処理コンポーネント、および／または半導体基板上に製造された他のフィーチャを有する、ダイのことを一般的に称するものである。例えは、半導体ダイは、集積回路メモリおよび／または論理回路を含むことができる。当業者は、本技術がさらなる実施形態を有してもよいことや、図１−図６を参照して以下に記述される実施形態の詳細事項のうちの幾つかがなくても本技術が実践されてもよいことをも理解するであろう。
本明細書で用いられるように、“垂直方向（ｖｅｒｔｉｃａｌ）”、“横方向（ｌａｔｅｒａｌ）”、“上方（ｕｐｐｅｒ）”、“下方（ｌｏｗｅｒ）”などの語は、図面内に図示される方向から判断した、半導体ダイアセンブリ内のフィーチャの相対的な方向または位置を指すことができる。例えば、“上方（ｕｐｐｅｒ）”または“最も上方（ｕｐｐｅｒｍｏｓｔ）”とは、別のフィーチャよりも、ページの上部に、より近接して配置されたフィーチャのことを指すことができる。しかしながら、これらの語は、他の方向の半導体デバイスを含むように、広く解釈されるべきである。
図１は、本技術の一実施形態により構成された半導体ダイアセンブリ１００（“アセンブリ１００”）の断面図である。アセンブリ１００は、積層１０５（“ダイ積層１０５”）状に配置された複数の半導体ダイ１０２と、熱伝導性ケーシング（“ケーシング１１０”）であって当該ケーシング１１０とダイ積層１０５との間に挟まれたインターポーザー１２０に取り付けられたものと、を含む。インターポーザー１２０は、少なくとも一つの軸に沿ってダイ積層１０５の外周またはフットプリントを超えて横方向に延びる周辺部分１２２を含む。周辺部分１２２は、周辺部分１２２とパッケージ基板１３０との間に挟まれたはんだバンプ１４０などの個々の導電性部材によってパッケージ基板１３０の対応するボンドパッド１３２に結合された、複数のボンドパッド１２３を含む。パッケージ基板１３０は、例えば、アセンブリ１００を外部回路（図示せず）に接続する電気コネクタ１３３（例えば、はんだバンプ）を有する、インターポーザー、プリント回路基板、または他の適切な基板を含むことができる。
図１の図示された実施形態においては、はんだバンプ１４０は、金属はんだボールを含むことができる。幾つかの実施形態においては、はんだバンプ１４０は、ダイ積層１０５の垂直方向の高さ以上の垂直方向の高さを有することができる。例えば、はんだバンプ１４０は、ダイ積層１０５の垂直方向の高さに応じて、約２００μｍから約１ｍｍまたはそれ以上までの範囲内の垂直方向の高さを有することができる。はんだバンプのピッチは、はんだバンプの垂直方向の高さに基づいて同様に変化することができる。さらに、はんだバンプ１４０は、その垂直方向の高さよりも小さいピッチを有するものとして、図示された実施形態に示されているが、他の実施形態においては、ピッチは、垂直方向の高さ以上とすることができる。
ケーシング１１０は、キャップ部分１１２と、キャップ部分１１２に取り付けられるか、またはキャップ部分１１２と一体的に形成される壁部分１１３とを含むことができる。キャップ部分１１２は、第一の界面材料１１５ａ（例えば、接着剤）によって、インターポーザー１２０の裏側の面１２１に取り付けることができる。壁部分１１３は、キャップ部分１１２から離れるように垂直方向に延び、第二の界面材料１１５ｂ（例えば、接着剤）によってパッケージ基板１３０の周辺または上部の表面１３５に接着している。図示された実施形態においては、ケーシング１１０は、ダイ積層１０５を、少なくとも部分的には筐体（例えば、空洞）の中に包囲する。他の実施形態においては、ケーシング１１０は、異なるように構成することができ、または省略することができる。例えば、一実施形態においては、壁部分１１３は、ケーシング１１０から省略することができる。保護カバーを提供するのに加えて、ケーシング１１０は、ダイ積層１０５から熱エネルギーを吸収し放散するヒートスプレッダとしても機能することができる。ケーシング１１０は、このように、ニッケル、銅、アルミニウム、高い熱伝導性を有するセラミック材料（例えば、窒化アルミニウム）、および／または他の適切な熱伝導性材料などの、熱伝導性材料から形成することができる。
幾つかの実施形態においては、第一の界面材料１１５ａおよび／または第二の界面材料１１５ｂは、“熱界面材料”または“ＴＩＭ”として本技術分野で知られている材料から形成することができ、熱界面材料は、表面接合部（例えば、ダイ表面とヒートスプレッダとの間）において熱コンダクタンスを増加させるように設計される。ＴＩＭは、相変化材料と同様に導電性材料（例えば、炭素ナノチューブ、はんだ材料、ダイアモンド状炭素（ＤＬＣ）など）をもドープした、シリコーン・ベースのグリース、ゲルまたは接着剤を含むことができる。幾つかの実施形態においては、例えば、熱界面材料は、アリゾナ州フェニックスのＳｈｉｎ−Ｅｔｓｕ ＭｉｃｒｏＳｉ，Ｉｎｃ．によって製造されたＸ−２３−７７７２−４ ＴＩＭから製造することができ、Ｘ−２３−７７７２−４ ＴＩＭは、約３−４Ｗ／ｍ°Ｋの熱伝導率を有する。他の実施形態においては、第一の界面材料１１５ａおよび／または第二の界面材料１１５ｂは、金属（例えば、銅）および／または他の適切な熱伝導性材料などの、他の適切な材料を含むことができる。
幾つかの実施形態においては、ダイ積層１０５は、接着剤、ダイ取付材料（例えば、ダイ取付用の膜またはペースト）、誘電体スペーサ、または他の適切な材料などの、第三の界面材料１１５ｃによって、パッケージ基板１３０に取り付けることができる。一実施形態においては、第三の界面材料１１５ｃは、積層１０５の下方のパッケージ基板１３０からダイ積層１０５を電気的に絶縁する誘電体材料である。別の実施形態においては、第三の界面材料１１５ｃは、第一の界面材料１１５ａおよび／または第二の界面材料１１５ｂ用に利用される界面材料（例えば、ＴＩＭ）を含むことができる。他の実施形態においては、第三の界面材料１１５ｃは省略することができる。例えば、一実施形態においては、インターポーザー１２０は、パッケージ基板１３０の上でダイ積層１０５を支持することができ、ダイ積層１０５およびパッケージ基板１３０が間隙（例えば、空隙）によって分離される。
ダイ積層１０５は、複数の相互接続１０６（例えば、銅ピラー、はんだバンプ、および／または他の導電性フィーチャ）によって、インターポーザー１２０にも、互いにも、電気的に結合することができる。例えば、相互接続１０６の一部は、インターポーザー１２０のアクティブ表面１２４に配置された、対応するボンドパッド１２５に取り付けることができる。半導体ダイ１０２の各々は、両面で相互接続１０６に結合される複数の基板貫通相互接続１０８（例えば、基板貫通ビア、ＴＳＶなど）を含むことができる。相互接続１０６および基板貫通相互接続１０８は、銅、ニッケル、アルミニウムなどの様々な種類の導電性材料（例えば、金属材料）から形成することができる。幾つかの実施形態においては、導電性材料は、はんだ（例えば、ＳｎＡｇベースのはんだ）、導体充填エポキシ、および／または他の導電性材料を含むことができる。選択された実施形態においては、例えば、相互接続１０６は、銅ピラーとすることができるが、他の実施形態においては、相互接続１０６は、バンプ・オン窒化物構造などの、より複雑な構造を含むことができる。他の実施形態においては、相互接続１０６は、導電性ペーストなどの、他の種類の材料または構造で置換することができる。
電気的なつながりに加えて、相互接続１０６および基板貫通相互接続１０８は、ダイ積層１０５からケーシング１１０に向かって熱をも伝達する。幾つかの実施形態においては、ダイ積層１１０の最外部のダイ１０４の基板貫通相互接続１０８もまた、ダイ積層１１０からパッケージ基板１３０へと熱を伝達することができる。例えば、基板貫通相互接続１０８は、第三の界面材料１１５ｃと直接接触することができる。幾つかの実施形態においては、アセンブリ１００は、半導体ダイ１０２同士の間の隙間に配置された、複数の熱伝導性素子または“ダミー素子”（図示せず）も含むことができ、ダイ積層１０５を通じた熱伝達を更に容易にする。このようなダミー素子は、半導体ダイ１０２の他の回路に電気的に結合されていないことを除いて、相互接続１０６および／または基板貫通相互接続１０８と構造および組成が少なくともほぼ類似することができる。
アンダーフィル材料１１７を、ダイ積層１０５の半導体ダイ１０２のうちの幾つかもしくはその全ての周囲および／またはその間に、堆積するか、あるいは他の方法で形成することができ、互いから相互接続１０６を電気的に絶縁するか、および／または半導体ダイ１０２の間の機械的接続を強化する。アンダーフィル材料１１７は、非導電性エポキシペースト（例えば、日本の新潟県のナミックス株式会社によって製造されたＸＳ８４４８−１７１）、キャピラリ・アンダーフィル、非導電性膜、成形アンダーフィルとすることができ、および／または他の適切な電気的に絶縁性の材料を含むことができる。幾つかの実施形態においては、アンダーフィル材料１１７は、ダイ積層１０５を通じた放熱を促進するために、その熱伝導率に基づいて選択することができる。
半導体ダイ１０２は、シリコン、シリコン・オン・インシュレータ、化合物半導体（例えば、窒化ガリウム）または他の適切な基板などの半導体基板から、各々形成することができる。半導体基板は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）やら、スタティックランダムアクセスメモリ（ＳＲＡＭ）やら、フラッシュメモリやら、メモリ、処理回路、イメージングコンポーネントおよび／もしくは他の半導体デバイスを含む他の形式の集積回路デバイスやら、といった種々の回路コンポーネントまたは機能的フィーチャのうちの、任意のものを有する半導体ダイへと、切断または単一化することができる。選択された実施形態においては、アセンブリ１００は、半導体ダイ１０２のうちの幾つかがデータストレージ（例えば、ＤＲＡＭダイ）を提供し、半導体ダイ１０２のうちの少なくとも一つがＨＭＣ内のメモリ制御（例えば、ＤＲＡＭ制御）を提供するハイブリッドメモリキューブ（ＨＭＣ）として、構成することができる。幾つかの実施形態においては、半導体ダイ１０２は、データストレージおよび／またはメモリ制御のコンポーネントに加えて、かつ／あるいはそれ以外の、他の回路コンポーネントを含んでもよい。さらに、図１に図示されたダイ積層１０５は５個のダイを含むが、他の実施形態においては、積層１０５は、５個より少ないダイ（例えば、３個のダイ）または５個より多いダイ（例えば、８個のダイ、１０個のダイ、１２個のダイなど）を含むことができる。例えば、一実施形態においては、ダイ積層１０５は、５個のダイではなく、９個のダイを含むことができる。
インターポーザー１２０は、集積回路コンポーネントなしで形成される、プリント回路基板か半導体基板か他の適切な基板を、含むことができる。例えば、インターポーザー１２０は、シリコン、ポリシリコン、酸化アルミニウム（Ａｌ２Ｏ３）、サファイアおよび／または他の適切な材料などの、結晶性、半結晶性および／またはセラミック基板材料から形成された、“ブランク”基板を含むことができる。この実施形態の一態様においては、インターポーザー１２０は、基板貫通相互接続なしで形成することができる。なぜなら、それは、アセンブリの底部ではなく、アセンブリ１００の上部に面して配置されるからである。例えば、従来の半導体ダイパッケージは、パッケージ基板と半導体ダイ積層との間に配置されるインターポーザーを有する。この配置は、基板貫通相互接続を有するために、インターポーザーを必要とし、半導体ダイ積層とパッケージ基板を電気的に接続する。この配置は、基板貫通相互接続の垂直方向の高さおよびアスペクト比を減少させるために、インターポーザーを薄くすることも必要とする。例えば、従来のインターポーザー（またはインターポーザーを形成するために使用される基板）は、裏面研削、エッチングおよび／または化学機械研磨（ＣＭＰ）によって、所望のサイズまで薄くすることができる。したがって、アセンブリの上部に面して配置されるインターポーザー１２０を有する利点の一つは、インターポーザー１２０を比較的厚くすることができ、それによって、いくつもの製造ステップをなくすことができることである。例えば、基板貫通相互接続を形成するための、基板薄化プロセス、スルーホール・エッチング・プロセスおよび金属堆積プロセスは、排除することができる。別の利点は、インターポーザー１２０の厚さの増加によって、ダイ積層１０５からインターポーザーの周辺部分１２２に向かう、横方向の熱伝達を、容易にすることができることである。
図２は、本技術の別の実施形態により構成される半導体ダイアセンブリ２００（“アセンブリ２００”）の断面図である。アセンブリ２００は、アセンブリ１００の特徴にほぼ類似した特徴を含むことができる。例えば、アセンブリ２００は、ケーシング１１０内に包囲され、半導体ダイ積層２０５（“ダイ積層２０５“）に取り付けられた、インターポーザー１２０を含む。図２の図示された実施形態においては、ダイ積層２０５は、複数のメモリダイ２０２ｂの間に挟まれた論理ダイ２０２ａを含む。論理ダイ２０２ａは、例えば、メモリコントローラ、シリアライザ／デシリアライザ回路、および／または他の集積回路コンポーネントを含むことができる。個々のメモリダイ２０２ｂは、例えば、相互接続１０６および基板貫通相互接続１０８を介して論理ダイ２０２ａの集積回路コンポーネントに動作可能なように結合された、メモリセルのアレイまたはブロックを含むことができる。
この実施形態の一態様においては、論理ダイ２０２ａとケーシング１１０との間のインターポーザー１２０の配置は、動作中にダイ積層２０５によって生成される熱量を減少させることができる。概して、論理ダイ（例えば、論理ダイ２０２ａ）によって生成される熱は、メモリダイ（例えば、メモリダイ２０２ｂ）によって全体として生成される熱よりも顕著に大きく成り得る。例えば、ＨＭＣアセンブリ内の論理ダイは、動作中の全電力のうちの８０％を消費することがあり得る。従来の半導体ダイアセンブリにおいては、論理ダイは、アセンブリの底部に面したインターポーザーを伴って配置される。このように、論理ダイからの熱は、途中でメモリダイを通ってアセンブリのケーシングに伝わり、そのことが、アセンブリ全体の温度を上昇させる。温度が、最大動作温度（Ｔｍａｘ）に近付くか、または、それを超えて上昇すると、アセンブリの動作性能は低下する。例えば、（例えば、論理ダイの）処理速度は、許容可能な温度における動作を維持するために低下させる必要がたびたびある。幾つかの例においては、例えば、アセンブリが、Ｔｍａｘまたはそれ未満の温度のままであるように、データスループットを、最大スループットレベルの１／４に減少させる必要がある。対照的に、本技術の幾つかの実施形態により構成されるＨＭＣおよび他のダイアセンブリは、メモリダイ２０２ｂを通る熱の流れを減少させることができる。より詳細には、インターポーザー１２０は、熱の流れをメモリダイ２０２ｂから逸らすために、ケーシング１１０に近接して論理ダイ２０２ａを配置する。これは、今度は、論理ダイ２０２ａおよびメモリダイ２０２ｂがＴｍａｘ未満の温度で動作すること、それによって、より高速かつより高いデータスループットで動作することを、可能とすることができる。
図２に図示された実施形態においては、論理ダイ２０２ａのフットプリントは、少なくとも一つの軸に沿って個々のメモリダイ２０２ｂよりも大きい。この実施形態の一態様においては、論理ダイ２０２ａの或る集積回路コンポーネントを、論理ダイ２０２ａとメモリダイ２０２ｂとの間の接合２０９に対して周辺部にある、論理ダイ２０２ａの外側部分２０１に面して、形成することができる。例えば、より高い動作温度を有する回路（例えば、シリアライザ／デシリアライザ回路）を、外側部分２０１に面して形成することができる。これらの回路を外側部分２０１に面して配置してあると、接合２０９は、より少量の熱しか伝達せず、それによって、ダイ積層２０５は、より低い動作温度で動作することができる。
図３は、本技術の別の実施形態により構成された半導体ダイアセンブリ３００（“アセンブリ３００”）の断面図である。アセンブリ３００は、アセンブリ１００の特徴とほぼ類似する特徴を含むことができる。例えば、アセンブリ３００は、ケーシング１１０内に包囲され、ダイ積層１０５に取り付けられた、インターポーザー１２０を含む。図３に図示された実施形態においては、アセンブリ３００は、隆起したボンドパッド３２３と３３２との間に配置された、導電性部材またははんだバンプ４４０を含む。幾つかの実施形態においては、ボンドパッド３２３および／またはボンドパッド３３２の高さは、種々のサイズおよび／またはピッチのはんだバンプを収容するように構成することができる。さらに、またはその代わりに、ボンドパッド３２３および／または３３２の高さは、種々の高さのダイ積層１０５を収容するように選択することができる。さらに、幾つかの実施形態においては、ボンドパッド３２３および３３２のうちの一組のみが隆起しているのでもよい。
図３にさらに図示されるように、インターポーザー１２０は、ボンドパッド３２３と１２５との間に電気的に結合された、例えば導電性トレース、ボンドパッド、および／または他の適切な導電性構造などでできた、再配線網３２７を含む。図示されるように、再配線網３２７は、ボンドパッド３２３と１２５との間に結合された一つ以上の回路素子３２９（概略的に図示されている）を含むことができる。幾つかの実施形態においては、回路素子３２９は、キャパシタ、抵抗器、および／または他の適切な回路素子を含むことができる。例えば、回路素子３２９は、電源（図示せず）によってダイ積層１０５に供給される電圧または電力を調整するように構成された、大面積金属キャパシタおよび／またはインダクタを含むことができる。
図４は、本技術の別の実施形態により構成された半導体ダイアセンブリ４００（“アセンブリ４００”）の断面図である。アセンブリ４００は、図１のアセンブリ１００の特徴とほぼ類似の特徴を含むことができる。例えば、アセンブリ４００は、周辺部分１２２とパッケージ基板１３０との間に挟まれた導電性構造４４０に結合された、ケーシング１１０内に包囲されたインターポーザー１２０を含む。図４の図示された実施形態においては、導電性構造４４０の各々は、パッケージ基板１３０のボンドパッド１３２と、中間支持体４４５上の対応するボンドパッド４４４との間に結合された、第一のはんだバンプ４４２ａを含むことができる。中間支持体４４５は、ボンドパッド４４４を中間支持体４４５の反対側の対応するボンドパッド４４６に電気的に結合する、基板貫通相互接続４４８を含むことができる。ボンドパッド４４６は、今度は、第二のはんだバンプ４４２ｂによって、インターポーザー１２０のボンドパッド１２３に結合することができる。
この実施形態の一態様においては、中間支持体１４５によって、はんだバンプ１４０（図１）の高さと比べて第一および第二のはんだバンプ４４２ａ、４４２ｂの高さを減少させることができる。幾つかの実施形態においては、第一および第二のはんだバンプ４４２ａおよび４４２ｂは、より小さくすることができ、導電性構造４４０は、中間支持体とはんだバンプをさらに何段か含むことができ、はんだバンプの高さをさらに減少させる。例えば、幾つかの実施形態においては、導電性構造は、中間支持体の各々の間に配置されたはんだバンプを有する、二つ以上の中間支持体を含むことができる。幾つかの実施形態においては、中間支持体４４５は、少なくとも部分的にダイ積層１０５の外周を包囲する単一の構造を含むことができる。例えば、中間支持体４４５は、ダイ積層１０５を受ける開口を有する、パターン形成されたインターポーザーを含むことができる。別の実施形態においては、中間支持体４４５は、金属フレームを含むことができる。他の実施形態においては、中間支持体４４５は、一対のはんだバンプの間または複数対のはんだバンプの間にディスクリート素子を含むことができる。
図５は、本技術の別の実施形態により構成された半導体ダイアセンブリ５００（“アセンブリ５００”）の断面図である。アセンブリ５００は、図１のアセンブリ１００の特徴とほぼ類似の特徴を含むことができる。例えば、アセンブリ５００は、ケーシング１１０内に包囲され、パッケージ基板５３０に取り付けられた、インターポーザー１２０を含む。図５の図示された実施形態においては、パッケージ基板５３０は、パッケージ基板５３０の上部表面１３５よりも下にくぼんでおり第三の界面材料１１５ｃによってダイ積層１０５に取り付けられた凹み面５３９を有する、空洞５３７を含む。インターポーザー１２０は、インターポーザー１２０のボンドパッド５２３とパッケージ基板５３０の対応するボンドパッド５３２との間の、空洞５３７の外部に配置された複数のはんだバンプ５４０に、結合される。幾つかの実施形態においては、はんだバンプ５４０は、図１のはんだバンプ１４０に類似することができるが、垂直方向の高さおよび／またはピッチがより小さくなり得る。
幾つかの実施形態においては、アセンブリ５００の垂直方向の外形（例えば、高さ）は、図１−図４を参照して其々詳細に上述したアセンブリ１００−４００の垂直方向の外形よりも小さい。種々の実施形態においては、アセンブリ５００の垂直方向の外形を、空洞５３７の深さおよび／または空洞５３７内のダイ積層１０５の垂直方向の高さによって、ある程度は決めることができる。図５に図示されるダイ積層１０５は、完全に空洞５３７内に配置されているが、他の実施形態においては、（例えば、ダイ積層１０５が空洞５３７の深さよりも大きい高さを有するとき）ダイ積層１０５のうちの一部が、空洞５３７の外部に少なくとも部分的には延びることがあり得る。一実施形態においては、論理ダイ（図示せず）を空洞５３７の外部で支持することができるが、メモリダイ（図示せず）は空洞５３７の中にあるままにすることができる。さらに、幾つかの実施形態においては、空洞の外部のはんだバンプ５４０は、相互接続１０６のうちインターポーザー１２０とダイ積層１０５との間の部分と同一の高さを有することができるが、他の実施形態においては、はんだバンプ５４０は、相互接続１０６のこの部分とは異なる高さ（例えば、より高い高さ）を有することができる。
図１−図５を参照して上述された、積層された半導体ダイアセンブリのいずれも、無数のより大きいおよび／またはより複雑なシステムのうちの任意のシステムに組み込むことができ、その代表例は、図６に概略的に図示されたシステム６７０である。システム６７０は、半導体ダイアセンブリ６００、電源６７２、ドライバ６７４、プロセッサ６７６、および／または他のサブシステムもしくはコンポーネント６７８を含むことができる。半導体ダイアセンブリ６００は、上述された積層された半導体ダイアセンブリの特徴とほぼ類似の特徴を含むことができ、したがって、放熱を促進する種々の特徴を含むことができる。結果としてできるシステム６７０は、メモリストレージ、データ処理、および／または他の適切な機能などの広範囲の機能のうちの任意の機能を実行することができる。したがって、代表的システム６７０は、ハンドヘルドデバイス（例えば、携帯電話、タブレット、デジタルリーダ、デジタル音声プレイヤー）、コンピュータおよび家電製品を含むことができるが、これらには限定されない。システム６７０のコンポーネントは、単一のユニット内に収容されてもよいし、または（例えば、通信ネットワークを通じて）複数の相互接続されたユニットにわたって分散されてもよい。システム６７０のコンポーネントは、遠隔デバイス、および広範囲のコンピュータ可読媒体のうちの任意のものをも含むことができる。
前述したことからは、本技術の特定の実施形態が例示として本明細書に記述されてきたこと、しかし、本開示から逸脱することなく種々の改変が行われてもよいことが、よく理解されるだろう。例えば、半導体ダイアセンブリの多くの実施形態がＨＭＣに関連して記述されているが、他の実施形態においては、半導体ダイアセンブリは、他のメモリデバイスまたは他の種類の積層されたダイアセンブリとして構成することができる。さらに、図示された実施形態においては、ある特徴またはコンポーネントがある配置または構成を有するものとして図示されてきたが、他の配置および構成も可能である。例えば、図１のはんだバンプ１４０を、両側または複数の側面にではなく、ダイ積層１０５の単一の側面に配置することができる。また、はんだバンプ１４０は、図示された実施形態に示されているのよりも、多数または少数のはんだバンプを含むことができる。さらに、ある実施形態においては、図２の論理ダイ２０２ａは、メモリダイ２０２ｂとインターポーザー１２０との間ではなく、メモリダイ２０２ｂとパッケージ基板１３０との間に配置することができる。さらに、特定の実施形態の文脈に記述される新しい技術のある側面は、他の実施形態において組み合わされてもよいし、排除されてもよい。例えば、図５のアセンブリ５００は、図３の再配線網３２７の回路素子３２９を含むことができる。さらに、新しい技術のある実施形態に関連する利点は、その実施形態の文脈において記述されてきたが、他の実施形態もこのような利点を示してもよく、また、必ずしも全ての実施形態が本技術の範囲内に該当するためにこのような利点を示すのだとは限らない。したがって、本開示および関連した技術は、本明細書に明示的には図示も記述もされていない他の実施形態を、包含することができる。
電気的なつながりに加えて、相互接続１０６および基板貫通相互接続１０８は、ダイ積層１０５からケーシング１１０に向かって熱をも伝達する。幾つかの実施形態においては、ダイ積層１０５の最外部のダイ１０４の基板貫通相互接続１０８もまた、ダイ積層１０５からパッケージ基板１３０へと熱を伝達することができる。例えば、基板貫通相互接続１０８は、第三の界面材料１１５ｃと直接接触することができる。幾つかの実施形態においては、アセンブリ１００は、半導体ダイ１０２同士の間の隙間に配置された、複数の熱伝導性素子または“ダミー素子”（図示せず）も含むことができ、ダイ積層１０５を通じた熱伝達を更に容易にする。このようなダミー素子は、半導体ダイ１０２の他の回路に電気的に結合されていないことを除いて、相互接続１０６および／または基板貫通相互接続１０８と構造および組成が少なくともほぼ類似することができる。
この実施形態の一態様においては、中間支持体４４５によって、はんだバンプ１４０（図１）の高さと比べて第一および第二のはんだバンプ４４２ａ、４４２ｂの高さを減少させることができる。幾つかの実施形態においては、第一および第二のはんだバンプ４４２ａおよび４４２ｂは、より小さくすることができ、導電性構造４４０は、中間支持体とはんだバンプをさらに何段か含むことができ、はんだバンプの高さをさらに減少させる。例えば、幾つかの実施形態においては、導電性構造は、中間支持体の各々の間に配置されたはんだバンプを有する、二つ以上の中間支持体を含むことができる。幾つかの実施形態においては、中間支持体４４５は、少なくとも部分的にダイ積層１０５の外周を包囲する単一の構造を含むことができる。例えば、中間支持体４４５は、ダイ積層１０５を受ける開口を有する、パターン形成されたインターポーザーを含むことができる。別の実施形態においては、中間支持体４４５は、金属フレームを含むことができる。他の実施形態においては、中間支持体４４５は、一対のはんだバンプの間または複数対のはんだバンプの間にディスクリート素子を含むことができる。

Claims (35)

  1. 半導体ダイの積層と、
    熱伝導性ケーシングと、
    前記熱伝導性ケーシングと前記半導体ダイの積層との間のインターポーザーであって、前記インターポーザーの周辺部分が、横方向に前記半導体ダイの積層を超えて延びる、インターポーザーと、
    前記熱伝導性ケーシングを支持するパッケージ基板と、
    前記パッケージ基板と前記インターポーザーの前記周辺部分との間に挟まれた複数の導電性部材と、
    を含む、
    半導体ダイアセンブリ。
  2. 前記熱伝導性ケーシングは、
    前記インターポーザーの裏側の面に取り付けられたキャップ部分と、
    前記キャップ部分と前記パッケージ基板との間に垂直方向に延びる壁部分と、
    を含み、
    前記壁部分は、前記パッケージ基板の外縁部の表面に取り付けられる、
    請求項１に記載のダイアセンブリ。
  3. 前記半導体ダイの積層は、
    メモリダイの積層と、
    前記メモリダイの積層と前記インターポーザーとの間に配置された論理ダイと、
    を含む、
    請求項２に記載のダイアセンブリ。
  4. 前記ダイアセンブリは、前記パッケージ基板と前記半導体ダイの積層との間に挟まれた界面材料をさらに含む、
    請求項１に記載のダイアセンブリ。
  5. 前記界面材料は電気的に絶縁性であり、
    前記半導体ダイの積層は、自身を通って延びる複数の基板貫通相互接続を有する最外部ダイを含み、
    前記複数の基板貫通相互接続は、前記界面材料と接触する、
    請求項４に記載のダイアセンブリ。
  6. 前記半導体ダイの積層は、
    第一のフットプリントを有するメモリダイの積層と、
    前記メモリダイの積層の少なくとも一つの軸に沿っては前記第一のフットプリントよりも大きい第二のフットプリントを有する論理ダイと、
    をさらに含む、
    請求項１に記載のダイアセンブリ。
  7. 前記インターポーザーは、前記論理ダイの少なくとも一つの軸に沿って前記第二のフットプリントよりも大きい第三のフットプリントを有する、
    請求項６に記載のダイアセンブリ。
  8. 前記個々の導電性部材は、はんだバンプを含む、
    請求項６に記載のダイアセンブリ。
  9. 前記インターポーザーは、前記半導体ダイの積層に前記導電性部材を電気的に結合する再配線網を含み、前記再配線網は、前記導電性部材のうちの少なくとも一つと前記半導体ダイの積層との間に結合された回路素子を含む、
    請求項１に記載のダイアセンブリ。
  10. 前記回路素子はキャパシタを含む、
    請求項９に記載のダイアセンブリ。
  11. 前記パッケージ基板は、
    前記熱伝導性ケーシングに取り付けられた外縁部の表面と、
    前記外縁部の表面よりもくぼんだ凹み面と、
    を含み、
    前記半導体ダイの積層は、前記凹み面に取り付けられる、
    請求項１に記載のダイアセンブリ。
  12. 熱伝導性ケーシングと、
    パッケージ基板であって、前記パッケージ基板と前記熱伝導性ケーシングが相伴って筐体の形を画定する、パッケージ基板と、
    前記筐体内にある、前記熱伝導性ケーシングに取り付けられたインターポーザーと、
    前記筐体内で前記インターポーザーと前記パッケージ基板との間に配置された半導体ダイの積層と、
    を含む、
    半導体ダイアセンブリ。
  13. 前記インターポーザーは、複数の第一のボンドパッドを含み、
    前記パッケージ基板は、複数の第二のボンドパッドを含み、
    前記半導体ダイアセンブリは、複数の導電性部材をさらに含み、
    個々の導電性部材は、個々の第一のボンドパッドと、個々の第二のボンドパッドとの間に配置される、
    請求項１２に記載のダイアセンブリ。
  14. 前記個々の導電性部材は、はんだバンプを含む、
    請求項１３に記載のダイアセンブリ。
  15. 前記複数の導電性部材は、
    前記個々の第一のボンドパッドに結合された個々の第一のはんだバンプと、
    前記個々の第二のボンドパッドに結合された個々の第二のはんだバンプと、
    前記個々の第一のはんだバンプと、前記個々の第二のはんだバンプとの間に配置された中間支持体と、
    を含む、
    請求項１３に記載のダイアセンブリ。
  16. 前記中間支持体は、半導体材料を含む、
    請求項１５に記載のダイアセンブリ。
  17. 空洞を有するパッケージ基板と、
    少なくとも部分的には前記空洞内に配置された半導体ダイの積層と、
    前記半導体ダイの積層に取り付けられたインターポーザーであって、前記インターポーザーは、前記空洞の外部にある、インターポーザーと、
    前記空洞の上方で横方向に延びる熱伝導性ケーシングであって、前記熱伝導性ケーシングは、前記パッケージ基板に取り付けられた第一の部分と、前記インターポーザーに取り付けられた第二の部分とを含む、熱伝導性ケーシングと、
    を含む、
    半導体ダイアセンブリ。
  18. 前記インターポーザーの周辺部分は、横方向に前記半導体ダイの積層を超えて延び、前記半導体ダイアセンブリは、前記パッケージ基板と前記インターポーザーの前記周辺部分との間に挟まれた複数のはんだバンプをさらに含む、
    請求項１７に記載のダイアセンブリ。
  19. 前記半導体ダイの積層は、メモリダイの積層と、前記メモリダイの積層と前記インターポーザーとの間に挟まれた論理ダイと、を含む、
    請求項１７に記載のダイアセンブリ。
  20. 前記論理ダイは、前記空洞の外部で前記パッケージ基板に取り付けられる、
    請求項１９に記載のダイアセンブリ。
  21. 半導体ダイアセンブリを形成する方法であって、
    インターポーザーに半導体ダイの積層を取り付けることと、
    前記インターポーザーの周辺部分において、パッケージ基板とアクティブ表面との間にはんだバンプを形成することと、
    前記インターポーザーおよび前記半導体ダイの積層を少なくとも部分的には筐体内に包囲するように、前記アクティブ表面に対向する前記インターポーザーの裏側の面に、熱伝導性ケーシングを取り付けることと、
    を含む、
    方法。
  22. 前記方法は、前記パッケージ基板に前記熱伝導性ケーシングを取り付けることをさらに含む、
    請求項２１に記載の方法。
  23. 前記方法は、前記はんだバンプが前記半導体ダイの積層と前記熱伝導性ケーシングとの間において垂直方向に延びるように、前記パッケージ基板に前記半導体ダイの積層を取り付けることをさらに含む、
    請求項２１に記載の方法。
  24. 前記はんだバンプを形成することは、およそ前記半導体ダイの積層の垂直方向の高さ以上の垂直方向の高さを有するはんだバンプを形成することを含む、
    請求項２３に記載の方法。
  25. 前記はんだバンプを形成することは、前記インターポーザー上のボンドパッドと前記パッケージ基板上の対応するボンドパッドに、前記はんだバンプの各々を取り付けることを含む、
    請求項２１に記載の方法。
  26. 前記はんだバンプを形成することは、前記インターポーザー上の第一のボンドパッドに第一のはんだバンプを取り付けることを含み、前記方法は、
    前記パッケージ基板上の第二のボンドパッドに第二のはんだバンプを取り付けることと、
    個々の第一のはんだバンプと個々の第二のはんだバンプとの間に中間支持体を配置することと、
    をさらに含む、
    請求項２１に記載の方法。
  27. 前記半導体ダイの積層は、論理ダイに取り付けられたメモリダイの積層を含み、前記半導体ダイの積層を前記インターポーザーに取り付けることは、前記インターポーザーと前記メモリダイの積層との間において、前記インターポーザーに前記論理ダイを取り付けることをさらに含む、
    請求項２１に記載の方法。
  28. 前記半導体ダイの積層に前記はんだバンプを電気的に結合する、前記インターポーザー上の再配線網を形成することをさらに含む、
    請求項２７に記載の方法。
  29. 前記再配線網を形成することは、前記メモリダイの積層と前記インターポーザーとの間に電気的に結合された回路素子を形成することを含む、
    請求項２８に記載の方法。
  30. 前記回路素子はキャパシタを含む、
    請求項２９に記載の方法。
  31. 半導体ダイアセンブリを形成する方法であって、
    半導体ダイの積層を少なくとも部分的にはパッケージ基板の空洞内に配置することと、
    前記半導体ダイの積層、および前記空洞に隣接する前記パッケージ基板の周辺表面に、インターポーザーを取り付けることと、
    前記インターポーザーを少なくとも部分的には熱伝導性ケーシング内に包囲することと、
    を含む、
    方法。
  32. 前記パッケージ基板と、前記インターポーザーのうち前記空洞の外部にある部分との間に、はんだバンプを形成することをさらに含む、
    請求項３１に記載の方法。
  33. 前記パッケージ基板に前記熱伝導性ケーシングを取り付けることをさらに含む、
    請求項３１に記載の方法。
  34. 半導体ダイの前記積層を形成するために、メモリダイの積層に論理ダイを取り付けることと、
    前記空洞を有する前記パッケージ基板に、前記メモリダイの積層を取り付けることと、
    をさらに含む、
    請求項３１に記載の半導体ダイアセンブリ。
  35. ハイブリッドメモリキューブ（ＨＭＣ）であって、
    パッケージ基板と、
    筐体の形を画定する熱伝導性ケーシングと、
    前記筐体内にある、前記熱伝導性ケーシングに取り付けられたインターポーザーと、
    前記筐体内の半導体ダイの積層であって、前記ダイの積層は、メモリダイの積層と、前記メモリダイの積層に取り付けられた少なくとも一つの論理ダイとを含む、半導体ダイの積層と、
    前記インターポーザーと前記パッケージ基板との間に結合された複数のはんだバンプであって、前記複数のはんだバンプは、前記半導体ダイの積層に隣接する、複数のはんだバンプと、
    を含むＨＭＣと、
    前記パッケージ基板を介して前記ＨＭＣに電気的に結合されたドライバと、
    を含む、
    半導体システム。
JP2016559399A 2014-03-31 2015-03-30 改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法 Active JP6339222B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/231,101 US9269700B2 (en) 2014-03-31 2014-03-31 Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US14/231,101 2014-03-31
PCT/US2015/023377 WO2015153481A1 (en) 2014-03-31 2015-03-30 Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods

Publications (2)

Publication Number Publication Date
JP2017510076A true JP2017510076A (ja) 2017-04-06
JP6339222B2 JP6339222B2 (ja) 2018-06-06

Family

ID=54191473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016559399A Active JP6339222B2 (ja) 2014-03-31 2015-03-30 改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法

Country Status (7)

Country Link
US (2) US9269700B2 (ja)
EP (1) EP3127151B1 (ja)
JP (1) JP6339222B2 (ja)
KR (1) KR101915869B1 (ja)
CN (1) CN106104796B (ja)
TW (1) TWI553785B (ja)
WO (1) WO2015153481A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021197541A (ja) * 2020-06-10 2021-12-27 インテル コーポレイション 高速メモリシステムの統合

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026720B2 (en) * 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US9195281B2 (en) 2013-12-31 2015-11-24 Ultravision Technologies, Llc System and method for a modular multi-panel display
US9269700B2 (en) 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
EP3143643B1 (en) * 2014-05-15 2022-06-01 Intel Corporation Molded composite enclosure for integrated circuit assembly
US9881908B2 (en) * 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
US9918407B2 (en) * 2016-08-02 2018-03-13 Qualcomm Incorporated Multi-layer heat dissipating device comprising heat storage capabilities, for an electronic device
US10068879B2 (en) * 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
KR102624199B1 (ko) 2016-11-17 2024-01-15 에스케이하이닉스 주식회사 관통 실리콘 비아 기술을 적용한 반도체 패키지
US9984984B1 (en) 2016-11-29 2018-05-29 Kyocera Corporation Semiconductor element mounting board
CN108122856B (zh) * 2016-11-29 2021-05-14 京瓷株式会社 半导体元件搭载基板
TWI628771B (zh) * 2016-11-29 2018-07-01 京瓷股份有限公司 半導體元件搭載基板
JP6727111B2 (ja) * 2016-12-20 2020-07-22 新光電気工業株式会社 半導体装置及びその製造方法
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
US11397687B2 (en) 2017-01-25 2022-07-26 Samsung Electronics Co., Ltd. Flash-integrated high bandwidth memory appliance
US10410969B2 (en) * 2017-02-15 2019-09-10 Mediatek Inc. Semiconductor package assembly
US10199356B2 (en) * 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10025047B1 (en) 2017-04-14 2018-07-17 Google Llc Integration of silicon photonics IC for high data rate
WO2018190952A1 (en) * 2017-04-14 2018-10-18 Google Llc Integration of silicon photonics ic for high data rate
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10134712B1 (en) * 2017-08-23 2018-11-20 Micron Technology, Inc. Methods and systems for improving power delivery and signaling in stacked semiconductor devices
US10418255B2 (en) * 2017-12-01 2019-09-17 Micron Technology, Inc. Semiconductor device packages and related methods
US10797020B2 (en) * 2017-12-29 2020-10-06 Micron Technology, Inc. Semiconductor device assemblies including multiple stacks of different semiconductor dies
US10453820B2 (en) 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
US10692793B2 (en) * 2018-03-02 2020-06-23 Micron Technology, Inc. Electronic device with a package-level thermal regulator mechanism and associated systems, devices, and methods
GB2575038B (en) * 2018-06-25 2023-04-19 Lumentum Tech Uk Limited A Semiconductor Separation Device
KR102573760B1 (ko) * 2018-08-01 2023-09-04 삼성전자주식회사 반도체 패키지
US10825774B2 (en) 2018-08-01 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor package
US10892250B2 (en) * 2018-12-21 2021-01-12 Powertech Technology Inc. Stacked package structure with encapsulation and redistribution layer and fabricating method thereof
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11152330B2 (en) * 2019-04-16 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure and method for forming the same
US10770625B1 (en) * 2019-05-15 2020-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US11495505B2 (en) 2019-06-03 2022-11-08 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and related methods
US11728238B2 (en) * 2019-07-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat dissipation films and manufacturing method thereof
US11923264B2 (en) * 2019-09-20 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor apparatus for discharging heat
CN114424679A (zh) * 2019-09-24 2022-04-29 3M创新有限公司 使用微通道进行互连的方法和装置
US11362070B2 (en) * 2019-10-17 2022-06-14 Micron Technology, Inc. Microelectronic device assemblies and packages including multiple device stacks and related methods
US12199068B2 (en) 2019-10-17 2025-01-14 Micron Technology, Inc. Methods of forming microelectronic device assemblies and packages
CN112687615B (zh) 2019-10-17 2025-03-07 美光科技公司 微电子装置组合件、封装体和相关方法
US11488936B2 (en) * 2019-12-18 2022-11-01 Xilinx, Inc. Stacked silicon package assembly having vertical thermal management
US20210320085A1 (en) * 2020-04-09 2021-10-14 Nanya Technology Corporation Semiconductor package
CN111883513A (zh) 2020-06-19 2020-11-03 北京百度网讯科技有限公司 芯片封装结构及电子设备
US11804467B2 (en) * 2020-06-25 2023-10-31 Micron Technology, Inc. Radiative heat collective bonder and gangbonder
US11552045B2 (en) * 2020-08-17 2023-01-10 Micron Technology, Inc. Semiconductor assemblies with redistribution structures for die stack signal routing
US12022618B2 (en) * 2021-04-22 2024-06-25 Western Digital Technologies, Inc. Printed circuit board with stacked passive components
KR20220162469A (ko) 2021-06-01 2022-12-08 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
US20230035100A1 (en) * 2021-07-29 2023-02-02 Marvell Asia Pte Ltd heat dissipation and electrical robustness in a three-dimensional package of stacked integrated circuits
US12112792B2 (en) * 2021-08-10 2024-10-08 Micron Technology, Inc. Memory device for wafer-on-wafer formed memory and logic
US12068282B2 (en) * 2021-08-18 2024-08-20 Micron Technology, Inc. Hybrid metallic structures in stacked semiconductor devices and associated systems and methods
US20230343764A1 (en) * 2022-04-25 2023-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US12191233B2 (en) 2022-07-28 2025-01-07 Adeia Semiconductor Bonding Technologies Inc. Embedded cooling systems and methods of manufacturing embedded cooling systems
US12557646B2 (en) * 2022-08-31 2026-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die package and methods of formation
WO2024138186A1 (en) 2022-12-23 2024-06-27 Adeia Semiconductor Bonding Technologies Inc. Embedded cooling systems for advanced device packaging
CN120457540A (zh) 2022-12-29 2025-08-08 美商艾德亚半导体接合科技有限公司 用于先进设备封装体的嵌入式冷却组件及其制造方法
CN120513517A (zh) 2022-12-31 2025-08-19 美商艾德亚半导体接合科技有限公司 嵌入式液体冷却
US12341083B2 (en) 2023-02-08 2025-06-24 Adeia Semiconductor Bonding Technologies Inc. Electronic device cooling structures bonded to semiconductor elements
TW202516697A (zh) 2023-03-31 2025-04-16 美商艾德亞半導體接合科技有限公司 包括背側電源/接地傳輸的整合式冷卻組件及其製造方法
US12191235B2 (en) 2023-05-17 2025-01-07 Adeia Semiconductor Bonding Technologies Inc. Integrated cooling assemblies including signal redistribution and methods of manufacturing the same
US12191234B2 (en) 2023-05-17 2025-01-07 Adeia Semiconductor Bonding Technologies Inc. Integrated cooling assemblies for advanced device packaging and methods of manufacturing the same
US12610819B2 (en) 2023-12-21 2026-04-21 Adeia Semiconductor Bonding Technologies Inc. Integrated cooling assemblies for advanced device packaging and methods of manufacturing the same
US12283490B1 (en) 2023-12-21 2025-04-22 Adeia Semiconductor Bonding Technologies Inc. Integrated cooling assemblies for advanced device packaging and methods of manufacturing the same
US12368087B2 (en) 2023-12-26 2025-07-22 Adeia Semiconductor Bonding Technologies Inc. Embedded cooling systems for advanced device packaging and methods of manufacturing the same
US12322677B1 (en) 2024-02-07 2025-06-03 Adeia Semiconductor Bonding Technologies Inc. Fluid channel geometry optimizations to improve cooling efficiency
US12525506B2 (en) 2024-02-07 2026-01-13 Adeia Semiconductor Bonding Technologies Inc. Embedded cooling systems for advanced device packaging and methods of manufacturing the same
US12336141B1 (en) 2024-03-29 2025-06-17 Adeia Semiconductor Bonding Technologies Inc. Cold plate cavity designs for improved thermal performance
US12532432B2 (en) 2024-03-29 2026-01-20 Adeia Semiconductor Bonding Technologies Inc. Hotspot mitigation in fluid cooling
US12176264B1 (en) 2024-03-29 2024-12-24 Adeia Semiconductor Bonding Technologies Inc. Manifold designs for embedded liquid cooling in a package
US12500138B2 (en) 2024-04-17 2025-12-16 Adeia Semiconductor Bonding Technologies Inc. Cooling channel shape with substantially constant cross sectional area
US20250349666A1 (en) * 2024-05-09 2025-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat spreading lid
US12266545B1 (en) 2024-05-24 2025-04-01 Adeia Semiconductor Bonding Technologies Inc. Structures and methods for integrated cold plate in XPUs and memory
US12412808B1 (en) 2024-12-20 2025-09-09 Adeia Semiconductor Bonding Technologies Inc. Cold plate and manifold integration for high reliability
US12513855B1 (en) 2025-03-07 2025-12-30 Adeia Semiconductor Bonding Technologies Inc. Integrated cooling assembly with upper and lower channels

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156461A (ja) * 1998-06-26 2000-06-06 Internatl Business Mach Corp <Ibm> 高集積度チップ・オン・チップ実装
JP2000223645A (ja) * 1999-02-01 2000-08-11 Mitsubishi Electric Corp 半導体装置
US6580611B1 (en) * 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
JP2004087700A (ja) * 2002-08-26 2004-03-18 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
JP2007234881A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 半導体チップを積層した半導体装置及びその製造方法
US20100283085A1 (en) * 2009-05-06 2010-11-11 Majid Bemanian Massively Parallel Interconnect Fabric for Complex Semiconductor Devices
US20110140260A1 (en) * 2009-12-10 2011-06-16 Sierra Monolithics, Inc. Chip assembly with chip-scale packaging
JP2012109572A (ja) * 2010-11-17 2012-06-07 Samsung Electronics Co Ltd 半導体パッケージ、半導体モジュール、電子装置、及び半導体パッケージの製造方法
WO2013074484A2 (en) * 2011-11-14 2013-05-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management, semiconductor devices including same and related methods
JP2013538012A (ja) * 2010-09-24 2013-10-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 熱管理を伴う積層半導体チップデバイス

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI231977B (en) 2003-04-25 2005-05-01 Advanced Semiconductor Eng Multi-chips package
JP3842759B2 (ja) * 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
US7452743B2 (en) * 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
KR100874910B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
KR100855887B1 (ko) * 2008-02-25 2008-09-03 주식회사 메모리앤테스팅 스택형 반도체 패키지 및 그 스택 방법
DE102008048420A1 (de) * 2008-06-27 2010-01-28 Qimonda Ag Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8344512B2 (en) 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US9385055B2 (en) * 2010-08-20 2016-07-05 Ati Technologies Ulc Stacked semiconductor chips with thermal management
TW201225249A (en) 2010-12-08 2012-06-16 Ind Tech Res Inst Stacked structure and stacked method for three-dimensional integrated circuit
KR101639989B1 (ko) 2011-12-22 2016-07-15 인텔 코포레이션 윈도우 인터포저를 갖는 3d 집적 회로 패키지
US9287240B2 (en) * 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US9269700B2 (en) 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156461A (ja) * 1998-06-26 2000-06-06 Internatl Business Mach Corp <Ibm> 高集積度チップ・オン・チップ実装
JP2000223645A (ja) * 1999-02-01 2000-08-11 Mitsubishi Electric Corp 半導体装置
US6580611B1 (en) * 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
JP2004087700A (ja) * 2002-08-26 2004-03-18 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
JP2007234881A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 半導体チップを積層した半導体装置及びその製造方法
US20100283085A1 (en) * 2009-05-06 2010-11-11 Majid Bemanian Massively Parallel Interconnect Fabric for Complex Semiconductor Devices
US20110140260A1 (en) * 2009-12-10 2011-06-16 Sierra Monolithics, Inc. Chip assembly with chip-scale packaging
JP2013538012A (ja) * 2010-09-24 2013-10-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 熱管理を伴う積層半導体チップデバイス
JP2012109572A (ja) * 2010-11-17 2012-06-07 Samsung Electronics Co Ltd 半導体パッケージ、半導体モジュール、電子装置、及び半導体パッケージの製造方法
WO2013074484A2 (en) * 2011-11-14 2013-05-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management, semiconductor devices including same and related methods
WO2013074454A2 (en) * 2011-11-14 2013-05-23 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021197541A (ja) * 2020-06-10 2021-12-27 インテル コーポレイション 高速メモリシステムの統合

Also Published As

Publication number Publication date
KR20160113201A (ko) 2016-09-28
EP3127151B1 (en) 2024-05-01
JP6339222B2 (ja) 2018-06-06
CN106104796A (zh) 2016-11-09
EP3127151A1 (en) 2017-02-08
US9269700B2 (en) 2016-02-23
EP3127151A4 (en) 2017-10-04
TW201601259A (zh) 2016-01-01
KR101915869B1 (ko) 2019-01-07
US20150279828A1 (en) 2015-10-01
CN106104796B (zh) 2019-01-04
TWI553785B (zh) 2016-10-11
US10461059B2 (en) 2019-10-29
WO2015153481A1 (en) 2015-10-08
US20160141270A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
JP6339222B2 (ja) 改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法
US11715725B2 (en) Semiconductor device assemblies with electrically functional heat transfer structures
US11562986B2 (en) Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US9287240B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
TW201705395A (zh) 具有底部填充控制腔之半導體裝置總成

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180509

R150 Certificate of patent or registration of utility model

Ref document number: 6339222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250