JP2017520906A - 貫通ガラスバイアの作製のための接合材料のエッチバックプロセス - Google Patents

貫通ガラスバイアの作製のための接合材料のエッチバックプロセス Download PDF

Info

Publication number
JP2017520906A
JP2017520906A JP2016565202A JP2016565202A JP2017520906A JP 2017520906 A JP2017520906 A JP 2017520906A JP 2016565202 A JP2016565202 A JP 2016565202A JP 2016565202 A JP2016565202 A JP 2016565202A JP 2017520906 A JP2017520906 A JP 2017520906A
Authority
JP
Japan
Prior art keywords
bonding layer
substrate
holes
carrier
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016565202A
Other languages
English (en)
Other versions
JP2017520906A5 (ja
Inventor
ツァイ，チー−ウェイ
カイ ワン，ボル
カイ ワン，ボル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2017520906A publication Critical patent/JP2017520906A/ja
Publication of JP2017520906A5 publication Critical patent/JP2017520906A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7412—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7424—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self-supporting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/743—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Surface Treatment Of Glass (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Ceramic Engineering (AREA)

Abstract

ガラス基板にバイアを作製するための方法は複数の孔を有するガラス基板の第１の面をガラスキャリアの第１の面に、接合層を介して、接合する工程を含む。接合層はガラス基板の第１の面とガラスキャリアの第１の面の間の厚さｔを有し、ガラス基板の第１の面から複数の孔の内の少なくともいくつかに高さｈまで延び込む。方法はガラス基板の複数の穴を通して接合層を深さｄまでエッチバックする工程を含む。深さｄは厚さｔと高さｈの和より小さい。方法は複数の穴を導電材料で埋め込む工程並びにガラス基板を接合層及びガラスキャリアから剥離させる工程を含むことができる。

Description

関連出願の説明
本出願は２０１４年４月３０日に出願された米国仮特許出願第６１／９８６３７０号の米国特許法第１１９条の下の優先権の恩典を主張する。本明細書は上記仮特許出願の明細書の内容に依存し、上記仮特許出願の明細書の内容はその全体が本明細書に参照として含められる。
本明細書は全般に貫通ガラスバイアの作製に関し、さらに詳しくは、貫通ガラスバイアを作製するために用いられるエッチングプロセスに関する。
貫通基板バイアは物理的な電気回路またはチップの層間の電気的接続を提供する。例えば、三次元積層型集積回路において、貫通基板バイアは垂直方向及び水平方向のいずれの電子コンポーネントの集積化を可能にする。従来、貫通基板バイアにはシリコン基板が用いられる。しかし、ガラスはシリコンより安価であるため、電子デバイスにおいてガラス基板がより多く用いられるようになっている。
ガラスの、低減されるコスト、自在な熱膨張係数及び本質的な絶縁特性が基板としてのガラスの選択を魅力的な選択肢とするが、ガラスの使用はいくつかの課題を提示する。特に、ガラス基板使用の一課題は適当に薄いガラス品の作製プロセス中のハンドリングである。別の課題は、食入口でガラスにクラックを生じずに、またバイアのメタライズに悪影響を与えずに、ガラス基板に高速度で孔を形成することである。
したがって、バイアの製造性を高め、信頼できるメタライズを達成する、貫通ガラスバイアを形成するための別の方法が必要とされている。
一実施形態にしたがえば、基板に複数のバイアを作製するための方法は複数の孔を有する基板の第１の面をキャリアの第１の面に接合層を用いて接合する工程を含む。接合層は基板の第１の面とキャリアの第１に面の間の厚さｔを有し、複数の孔の内の少なくともいくつかにガラス基板の第１の面から高さｈまで延び込む。方法は基板の複数の孔を通して接合層を深さｄまでエッチングする工程も含む。深さｄは厚さｔと高さｈの和より小さい。方法は、複数のバイアを形成するため、複数の孔を材料で埋め込む工程も含む。
別の実施形態において、基板に複数のバイアを作製するための方法は、複数の孔を有する基板の第１の面をキャリアの第１の面に接合する工程、ウエットエッチングプロセスを用い、基板の複数の孔を通して接合層を深さｄまでエッチングする工程、基板に複数のバイアを形成するため、複数の穴を導電材料で埋め込む工程、及び複数のバイアを有するガラス基板を接合層及びキャリアから剥離させる工程を含む。基板の第１の面は接合層によってガラスキャリアに接合される。接合層は基板の第１の面とキャリアの第１に面の間の厚さｔを有し、深さｄは基板の第１の面から測定される。深さｄは厚さｔより小さい。導電材料は、基板が接合層及びキャリアから剥離されたときに導電材料が基板の第１の面から突き出すように深さｄまで接合層に延び込む。
別の実施形態において、基板に複数のバイアを作製するための方法は、複数の孔を有する基板の第１の面をキャリアの第１の面に接合層を介して接合する工程、ドライエッチングプロセスを用いて接合層を深さｄまでエッチングする工程、基板に複数のバイアを形成するため、複数の穴を導電材料で埋め込む工程、及び複数のバイアを有する基板を接合層及びキャリアから剥離させる工程を含む。接合層は基板の第１の面とキャリアの第１の面の間の厚さｔを有する。深さｄは基板の第１の面から測定され、厚さｔに等しい。キャリアの第１の面はドライエッチングプロセスに対するストップ層である。基板が接合層及びキャリアから剥離されると、導電材料は基板の第１の表面から長さｌで延びるピラーを形成し、長さｌは接合層の厚さｔに等しい。
さらなる特徴及び利点は以下の詳細な説明に述べられ、ある程度は、当業者にはその説明から容易に明らかであろうし、あるいは、以下の詳細な説明及び特許請求の範囲を、また添付図面も、含む本明細書に説明される実施形態を実践することによって認められるであろう。
上記の全般的説明及び以下の詳細な説明がいずれも、様々な実施形態を説明し、特許請求される主題の本質及び特質を理解するための概要または枠組みの提供が目的とされていることは当然である。添付図面は様々な実施形態のさらに深い理解を提供するために含められ、本明細書に組み入れられて本明細書の一部をなす。図面は本明細書に説明される様々な実施形態を示し、記述とともに、特許請求される主題の原理及び動作の説明に役立つ。
図１は、１つ以上の実施形態にしたがう、接合層を介してガラスキャリアに接合された複数の孔を有するガラス基板を簡略に示す。 図２は、１つ以上の実施形態にしたがう、図１に示されたガラス基板の複数の穴を通して接合層をエッチバックするプロセスの断面を簡略に示す。 図３Ａは、１つ以上の実施形態にしたがう、ガラス基板の複数の孔内の接合層の遠位面の高さｈに等しい深さｄまで接合層をエッチバックするプロセスの断面を簡略に示す。 図３Ｂは、１つ以上の実施形態にしたがう、接合層に長さｌで延び込む深さｄまで接合層をエッチバックするプロセスの断面を簡略に示す。 図３Ｃは、１つ以上の実施形態にしたがう、ガラス基板の複数の孔内の接合層の遠位面の高さｈと接合層内への長さｌの和に等しい深さｄまで接合層をエッチバックするプロセスの断面を簡略に示す。 図４Ａは、１つ以上の実施形態にしたがう、導電材料がキノコ形状を有する複数のバイアを形成する金属埋込プロセスの断面を簡略に示す。 図４Ｂは、１つ以上の実施形態にしたがう、導電材料がピラー形状を有する複数のバイアを形成する金属埋込プロセスの断面を簡略に示す。 図４Ｃは、１つ以上の実施形態にしたがう、導電材料がピラー形状を有する複数のバイアを形成する金属埋込プロセスの断面を簡略に示す。 図５Ａは図４Ａに示される実施形態にしたがう複数のキノコ形バイアを有するガラス基板の剥離プロセスの断面を簡略に示す。 図５Ｂは図４Ｂに示される実施形態にしたがう複数のピラー形バイアを有するガラス基板の剥離プロセスの断面を簡略に示す。 図５Ｃは図４Ｃに示される実施形態にしたがう複数のピラー形バイアを有するガラス基板の剥離プロセスの断面を簡略に示す。
それらの例が添付図面に示される様々な実施形態をここで詳細に参照する。可能であれば必ず、同じ参照数字が図面全体を通して同じかまたは同様の要素を指して用いられる。本開示の方法に用いられるコンポーネントの一実施形態が図１に示され、全体を通して参照数字１００で指定される。コンポーネントには一般に、接合層を介してガラスキャリアに接合された、複数の孔を有するガラス基板を含めることができる。接合層は複数の穴を通してエッチングして導電材料で埋め込むことができ、ガラス基板はガラスキャリアから剥離させることができる。
本開示の方法は、ガラス基板のハンドリングにともなう課題にもかかわらず、ガラス基板における貫通ガラスバイアの作製を可能にする。例えば、ガラス基板をガラスキャリアに接合することによって、薄いガラス基板のハンドリングにともなう課題を軽減することができる。さらに、様々な実施形態は既存の半導体プロセス及びプロセスフローを活用でき、同時に一層有効なメタライズを得ることができる。
図１に示される実施形態において、複数の孔１０４を有するガラス基板１０２が接合層１０８を介してガラスキャリア１０６に接合されている。ガラス基板１０２は、例えば三次元チップ内の電気接続を提供するためのインタポーザとして、用いることができる。ガラス基板１０２は第１の面１１０及び、第１の面と表裏をなす、第２の面１１２を有する。同様に、ガラスキャリア１０６は第１の面１１４及び、第１の面１１４と表裏をなす、第２の面１１６を有する。ガラスキャリア１０６は、製造業者の既存の製造プロセスまたは設備を変えずに、製造業者がガラス基板の厚さを減じることを可能にすることができる。ガラス基板１０２内にバイアが形成された後、ガラス基板１０２はガラスキャリア１０６から分離され、ガラスキャリア１０６は廃棄されるかまたは以降のガラス基板のハンドリングにおいて再使用され得る。ガラス基板１０２の第１の面１１０はガラスキャリア１０６の第１の面１１４から接合層１０８の厚さｔだけ隔てられる。
ガラス基板１０２の組成及び寸法は特に限定されず、ガラス基板１０２の最終用途に基づいて選ばれる。ガラス基板１０２は、例えば、コーニング社(Corning, Inc.)で製造されるＥａｇｌｅ ＸＧガラスまたは製品コード２３１８ガラス、あるいは同様のガラスとすることができる。さらに、ガラス基板１０２は直径が、例えば、４インチ（１０１.６ｍｍ）、６インチ（１５２.４ｍｍ）、８インチ（２０３.２ｍｍ）または１２インチ（３０４.８ｍｍ）のウエハ形状にあることができる。あるいは、ガラス基板１０２はその最終用途に適するいずれかの寸法を有する形状にあることができる。ガラス基板１０２の厚さもその最終用途に依存して変わり得る。例えば、ガラス基板１０２は約３０μｍ〜約１０００μｍ、約４０μｍ〜約５００μｍ、約５０μｍ〜約２００μｍまたは約１００μｍの厚さを有することができる。様々な実施形態において、ガラス基板１０２は約１００μｍ以下の厚さを有する。いくつかの実施形態において、ガラス基板１０２は１００μｍより薄い厚さを有する。適するいずれの厚さのガラス基板も用い得ることは当然である。
いずれか適する方法によって複数の孔１０４をガラス基板１０２に形成することができる。例えば、様々な実施形態において、複数の孔１０４はパルスレーザビームを用いてガラス基板１０２に孔開けされる。レーザビームは、約３５５ｎｍの波長で発光する周波数３逓倍ネオジムドープオルトバナジン酸イットリウム（Ｎｄ：ＹＶＯ４）レーザである紫外（ＵＶ）レーザビームのような、犠牲カバー層及びガラス基板１０２を孔開けすることができる光特性を有するいずれかのレーザビームとすることができる。レーザビームは、ガラス基板１０２に複数の孔１０４のそれぞれを形成するため、あらかじめ定められた位置においてパルス化することができる。複数の孔は、いくつかの実施形態において、機械加工することもできる。
図１に示されるように、ガラス基板１０２はガラスキャリア１０６に接合される。ガラス基板１０２及びガラスキャリア１０６は様々な接着材料を用いて接合することができ、接着材料は、ＵＶ硬化性接着剤であってもなくても差し支えない、接着剤とすることができる。接合層は、ＴＯＫ社、ＢＳ社、３Ｍ社またはデュポン(DuPont)社から市販されている、３Ｍ ＵＶ硬化性接着剤ＬＣ-３２００、３Ｍ ＵＶ硬化性接着剤ＬＣ-４２００または３Ｍ ＵＶ硬化性接着剤ＬＣ-５２００を含むがこれらには限定されない、接着剤とすることができる。様々な実施形態において、接着剤はガラス基板１０２の第１の面１１０とガラスキャリア１０６の第１の面１１４の一方に、またはいずれにも、塗布される。ガラス基板１０２の第１の面１１０がガラスキャリア１０６の第１の面１１４と接触させられる。例えば、接着剤層はガラス基板１０２の第１の面１１０とガラスキャリア１０６の第１の面１１４の一方に、またはいずれにも、スピン塗布することができる。接合層１０８を介してガラス基板１０２とガラスキャリア１０６を接合するため、ガラス基板１０２及びガラスキャリア１０６に圧力及び／または熱を印加することができる。
様々な実施形態において、接合中のガラス基板１０２及びガラスキャリア１０６への圧力の印加は、複数の孔１０４の少なくともいくつかへの接合層１０８の延び込みをおこさせ、接着剤プラグ１１８が形成される。図１に示されるように、接着剤プラグ１１８は複数の孔１０４に、ガラス基板１０２の第１の面１１０から接着剤プラグ１１８の遠位面１２０まで測定した、高さｈまで延び込む。したがって、接合層１０８は、ガラス基板１０２の第１の面１１０とガラスキャリア１０６の第１の面１１４の間の厚さｔ及び、接着剤プラグ１１８の遠位面１２０からガラスキャリア１０６の第１の面１１４までを測定した、ｔ＋ｈの厚さを有することができる。
ガラス基板１０２がガラスキャリア１０６に接合された後、エッチバックプロセスが接着剤プラグ１１８を除去するために用いられる。複数の孔１０４内からの接着剤プラグ１１８の除去は、複数の穴が導電材料で埋め込まれるときに、導電材料が孔の内面を滑らかにかつ完全に被覆し、よってガラス基板の両側の層間の有効な接続を形成できるように、樹脂及びガラス繊維状粒子を除去することで、複数の孔１０４の形状をさらに整えるに役立つ。
図２に示されるように、エッチャント２００がガラス基板１０２の第２の面１１２から複数の孔１０４を通して導入される。エッチングプロセスは特に限定されず、ウエットエッチングプロセスまたはドライエッチングプロセスを含むことができる。
様々な実施形態において、ウエットエッチングプロセスが接合層１０８をエッチバックするために用いられる。そのような実施形態において、エッチャント２００はエッチング液とすることができる。接合層１０８は複数の孔１０４を通してエッチング液にさらされ得る。ガラス基板１０２はエッチングプロセスに対するハードマスクとして機能する。例えば、それぞれの接着剤プラグ１１８及び接着剤プラグ１１８からガラスキャリア１０６の第１の面１１４まで延びる接合層１０８の領域はエッチャント２００にさらされ得るが、孔が無い、ガラス基板１０２の第１の面１１０とガラスキャリア１０６の第１の面１１４の間の接合層１０８の領域はエッチャント２００にさらされ得ない。したがって、接合層１０８の、複数の孔１０４に延び込んで（接着剤プラグ１１８を構成して）いる領域及び接着剤プラグ１１８とガラスキャリア１０６の第１の面１１４の間の領域はエッチングされて除去されるが、接合層１０８の他の領域はそのまま残る。
エッチング液は、フッ化水素酸、フッ化アンモニウム、硝酸、酢酸、アセトンまたはこれらの組合せの内の少なくとも１つを含むことができるが、これらには限定されない。様々な実施形態において、エッチング液は、緩衝酸化物エッチ（すなわち、ＢＯＥ）、バッファードフッ酸（すなわち、ＢＨＦ）またはアセトンを含むことができる。接合層内の特定の接着材料並びにガラス基板１０２及びガラスキャリア１０６の特定のガラス組成に依存して、別のエッチング液を用いることができる。特に、適するエッチング液は接合層１０８とガラス基板１０２及びガラスキャリア１０６の間で高い選択性を有する。エッチング液はガラス基板１０２上にスプレーすることができ、あるいはコンポーネント１００をエッチング液に浸漬することができる。
別の実施形態において、接合層１０８をエッチバックするため、ドライエッチングプロセスが用いられる。そのような実施形態においては、Ｏ２またはアルゴンを含有するガスから発生されるプラズマを用いて接合層１０８をエッチバックするため、プラズマエッチャを用いることができる。他のドライエッチングプロセスを用いることができる。ドライエッチングプロセスは時間で制御することができ、あるいはエッチングがガラスキャリア１０６に到達したときに停止させることができる。
エッチングがウエットエッチングプロセスまたはドライエッチングプロセスのいずれで実施されるかにかかわらず、複数の孔１０４内部の接合層１０８は、図２に示されるように、接着剤プラグ１１８が除去されるように接着剤プラグ１１８の遠位面１２０からエッチバックされていく。エッチングプロセスの所要時間に制限は無く、エッチングレート及び所望のエッチバック深さに基づいて決定され得る。
図３Ａ〜３Ｃに示されるように、様々な実施形態において、接合層１０８は複数の孔１０４を通して深さｄまでエッチバックされる。本明細書に用いられるように、深さｄは、接着剤プラグ１１８の遠位面１２０から測定した、接合層１０８内への深さ（例えば、高さｈと厚さｔの少なくとも一部との和）を表す。例えば、エッチバックプロセスが接着剤プラグ１１８を構成している接着剤だけをエッチバックするために用いられ、ガラス基板１０２の第１の面１１０から先の接合層１０８の接着材料はエッチングしない場合、深さｄは、図３Ａに示されるように、接着剤プラグ１１８の高さｈに等しい。接合層１０８が複数の孔１０４に延び込んでいない場合のような、いくつかの実施形態において、深さｄは、図３Ｂに示されるように、接合層１０８の厚さｔ以下である。エッチバックプロセスが接着剤プラグ１１８をエッチバックし、さらに接合層１０８の厚さｔにかけて少なくともある程度エッチングするために用いられる場合、深さｄは、図３Ｃに示されるように、高さｈと厚さｔの一部の和に等しい。様々な実施形態において、長さｌは、ガラス基板１０２の第１の面１１０から測定した、エッチングが接合層１０８に延び込む長さを表す。例えば、図３Ｂにおいては接着剤プラグが無い（例えば、高さｈがゼロに等しい）から、長さｌは深さｄに等しい。図３Ｃにおいて、長さｌは深さｄと高さｈの間の差に等しい。したがって、深さｄは、もしあれば接着剤プラグの高さｈと、長さｌの和に等しい。
エッチングプロセスが完了すると、複数の孔１０４は導電材料で埋め込まれる。導電材料は、限定ではなく例として、銅、銀、アルミニウム、ニッケル、これらの合金及びこれらの組合せとすることができる。いくつかの実施形態において、複数の孔１０４は、銅合金のような、銅含有材料で埋め込まれる。
埋込プロセスは、フローソルダリングプロセス、複数の孔へのハンダペーストの物理的押込み、真空ソルダ法あるいは技術上既知であるかまたは用いられるその他いずれかの金属埋込法を含む、いずれか適する金属埋込プロセスとすることができる。いくつかの実施形態において、物理的気相成長（ＰＶＤ、またはスパッタリング）プロセスまたは化学的気相成長プロセスを、複数の孔１０４を導電材料で埋め込む前に導電層を形成するため、複数の孔１０４の内壁を導電材料で被覆するために用いることができる。別の実施形態において、導電層の被着には無電解メッキプロセスまたは電解メッキプロセスを含めることができる。そのような実施形態においては、導電材料をメッキする前に、複数の孔１０４の内壁上にシード層を形成することができる。例えば、シード層を被着し、続いて、複数の孔１０４の内壁上に導電層を形成するために銅被着プロセスを実施することができる。いくつかの埋込プロセスは複数の孔１０４の埋込に先立つ導電層の形成を含み得るが、いくつかの実施形態において導電層の形成は必要ではないことがあり得る。例えば、複数の孔１０４の埋込に真空法が用いられる場合、導電層のメッキは排除され得る。
図４Ａ〜４Ｃは導電材料による複数の孔１０４の埋込プロセスの断面を簡略に示す。複数の孔１０４が導電材料で埋め込まれるときに、導電材料は、エッチバックされた接合層１０８の領域及び複数の孔１０４を完全に埋め込むことができる。導電材料の少なくとも一部はガラス基板１０２の第１の面１１０から突き出し、接合層１０８に長さｌまで延び込んで、ガラス基板１０２に複数のバイア４００を形成することができる。図４Ａに示されるように、いくつかの実施形態においては、ウエットエッチングプロセスが用いられる場合のように、エッチングプロセスによって形成されたキノコ形空隙を導電材料が埋め込むことができ、よってバイア４００はガラス基板１０２の第１の面１１０から突き出す導電材料部分を有する。
図４Ｂ及び４Ｃに示される実施形態のような、別の実施形態において、エッチングプロセスは一方向性の空隙を形成することができる。例えば、ドライエッチングプロセスが用いられる場合、接合層を単方向にエッチングすることができ、よって空隙が横方向にガラス基板１０２の第１の面の先まで広がることはないであろう。したがって、導電材料はピラー形空隙の形になることができ、その結果、図４Ｂ及び４Ｃに示されるように、ピラー形バイア４００が形成される。言い換えれば、バイア４００はガラス基板１０２の第１の面に実質的に垂直な方向にガラス基板１０２の第１の面１１０から延びる実質的に平行な側面を有する円筒形状を有することができる。ドライエッチングプロセスがガラスキャリア１０６の第１の面１１４をストップ層として利用する実施形態において、接合層１０８は接合層１０８の厚さｔに等しい長さｌまでエッチングされ、ピラー形バイア４００は、図４Ｂに示されるように、ガラス基板１０２の第１の面１１０から長さｌで延びることができる。ドライエッチングプロセスが時間で制御される場合、接合層１０８は接合層１０８内に長さｌまでエッチバックされ、ここで長さｌは接合層１０８の厚さｔより小さく、ピラー形バイア４００は、図４Ｃに示されるように、ガラス基板１０２の第１の面１１０から長さｌで延びることができる。
複数の孔１０４が導電材料４００で埋め込まれると、ガラス基板１０２を、図５Ａ〜５Ｃに示されるように、接合層１０８及びガラスキャリア１０６から剥離させることができる。剥離はいずれか適するプロセスを用いて実施することができる。例えば、接合層１０８がＵＶ硬化性接着剤を含む実施形態において、レーザを用いて接着剤とガラス基板１０２の間の接合を破壊することができる。接合層１０８をガラス基板１０２から分離するため、別のレーザ法及びベーキング法を用いることができる。あるいはまたはさらに、レーザを用いてガラス基板１０２をガラスキャリア１０６から剥離するに先立ち、剥離プロセス中にガラス基板１０２にダイシングテープを貼り付けることができる。いくつかの実施形態において、初めに接合層１０８からガラスキャリア１０６を剥離させ、次いで複数のバイア４００を含むガラス基板１０２から接合層１０８を除去することができる。
様々な実施形態において、剥離プロセスは複数のバイア４００を含むガラス基板１０２上に接着剤残渣を実質的に全く残さない。例えば、剥離プロセスは、ガラス基板１０２の第１の面１１０から接着剤を剥ぎ取るために（３Ｍ社から入手できる）デテーピングテープが用いられる工程を含むことができる。
図５Ａは剥離プロセス中の図４Ａの実施形態を示す。詳しくは、ガラス基板１０２が剥離されると、複数のバイア４００がガラス基板１０２の第１の面１１０から突き出す。接合層１０８が長さｌまでエッチングされた実施形態において、導電材料はガラス基板１０２の第１の面１１０から長さｌで突き出す。同様に、図５Ｂ及び５Ｃはそれぞれ、剥離プロセス中の図４Ｂ及び４Ｃの実施形態を示す。図５Ｂ及び５Ｃにおいて、複数のバイア４００はピラー形につくられ、ガラス基板１０２の第１の面１１０から延び出す。接合層１０８が接合層１０８内に長さｌまでエッチングされた実施形態において、ピラーはガラス基板１０２の第１の面１１０から長さｌで延び出す。例えば、図５Ｂにおいて、長さｌは接合層の厚さｔに等しい。図５Ｃにおいて、長さｌは接合層の厚さｔより小さい。
本開示の実施形態が薄いガラス基板における貫通ガラスバイアの形成を可能にし、同時に半導体工業における既存の製造プロセスを活用することが今では理解されるはずである。詳しくは、様々な実施形態がハンドリングのためのガラスキャリアへのガラス基板の取り外し可能な接合を可能にする。様々な実施形態において、接合層のエッチバックはさらに、追加のマスク及び／またはストップ層の必要を減じるかまたは排除さえすることでエッチングプロセスを簡略化するために、ガラス基板及びガラスキャリアを活用する。
特許請求される主題の精神及び範囲を逸脱することなく、本明細書に説明される実施形態に様々な改変及び変形がなされ得ることが当業者には明らかであろう。したがって、本明細書に説明される実施形態の改変及び変形が添付される請求項及びそれらの等価形態の範囲内に入れば、本明細書はそのような改変及び変形を包含するとされる。
以下、本発明の好ましい実施形態を項分け記載する。
実施形態１
基板に複数のバイアを作製するための方法において、前記方法が、
複数の孔を有する前記基板の第１の面をキャリアの第１の面に接合層によって接合する工程、前記接合層は前記基板の前記第１の面と前記キャリアの前記第１の面の間の厚さｔを有し、前記複数の孔の内の少なくともいくつかに延び込んで、前記ガラス基板の前記第１の面からの高さｈを有する接着剤プラグを形成する、
前記基板の前記複数の孔を通して前記接合層を深さｄまでエッチングする工程、前記深さｄは前記厚さｔと前記高さｈの和以下である、及び
前記複数の孔を、前記複数のバイアを形成するため、材料で埋め込む工程、
を含む、方法。
実施形態２
パルスレーザビームを用いて孔開けすることで前記基板に前記複数の孔を形成する工程をさらに含む、実施形態１に記載の方法。
実施形態３
前記接合層をエッチングする工程がウエットエッチングプロセスを利用する工程を含む、実施形態１または２に記載の方法。
実施形態４
前記接合層をエッチングする工程がドライエッチングプロセスを利用する工程を含む、実施形態１または２に記載の方法。
実施形態５
前記材料が前記接合層に長さｌで延び込む導電材料であり、前記ｌは前記深さｄと前記高さｈの間の差に等しい、及び
前記方法が前記複数のバイアを有する前記基板を前記接合層及び前記キャリアから剥離させる工程をさらに含み、前記複数のバイアを形成している前記導電材料の一部が前記基板の前記第１の面から突き出す、
実施形態１から４のいずれかに記載の方法。
実施形態６
前記深さｄが前記接合層の厚さｔと前記高さｈの和に等しく、よって前記長さｌが前記高さｈに等しい、実施形態５に記載の方法。
実施形態７
基板に複数のバイアを作製するための方法において、前記方法が、
複数の孔を有する前記基板の第１の面をキャリアの第１の面に接合層によって接合する工程、前記接合層は前記基板の前記第１の面と前記キャリアの前記第１の面の間の厚さｔを有する、
前記基板の前記複数の孔を通して前記接合層を、ウエットエッチングプロセスを用いて、深さｄまでエッチングする工程、
前記複数の孔を、前記ガラスに前記複数のバイアを形成するため、導電材料で埋め込む工程、前記導電材料は前記接合層に長さｌまで延び込み、前記長さｌは前記厚さｔより小さい、及び
前記複数のバイアを有する前記基板を前記接合層及び前記キャリアから剥離させる工程、前記導電材料は前記基板の前記第１の面から突き出す、
を含む、方法。
実施形態８
前記基板が１００μｍ以下の厚さを有する、実施形態７に記載の方法。
実施形態９
前記基板の前記厚さが１００μｍより薄い、実施形態８に記載の方法。
実施形態１０
前記ウエットエッチングプロセスが、ＨＦ及びアセトンから選ばれる溶剤に前記接合層をさらす工程を含む、実施形態７から９のいずれかに記載の方法。
実施形態１１
前記基板が前記エッチングプロセスに対するハードマスクであるように、前記基板を通して前記接合層が前記溶剤にさらされる、実施形態１０に記載の方法。
実施形態１２
前記基板が１００μｍ以下の厚さを有する、実施形態１１に記載の方法。
実施形態１３
前記導電材料が銅材料を含む、実施形態７から１２のいずれかに記載の方法。
実施形態１４
前記方法が前記複数のバイアを有する前記基板を三次元積層型集積回路に組み込む工程をさらに含む、実施形態７〜１３に記載の方法。
実施形態１５
基板に複数のバイアを作製するための方法において、前記方法が、
複数の孔を有する前記基板の第１の面をキャリアの第１の面に接合層を用いて接合する工程、前記接合層は前記基板の前記第１の面と前記キャリアの前記第１の面の間の厚さｔを有する、
前記基板の前記複数の孔を通して前記接合層を、ドライエッチングプロセスを用いて、深さｄまでエッチングする工程、前記深さｄは前記基板の前記第１の面から前記接合層に前記エッチングが延び込んだ長さｌと前記複数の孔の内の少なくともいくつかに前記接合層が延びこむことで形成された接着剤プラグの高さｈの和に等しく、前記長さｌは前記厚さｔに等しく、前記キャリアの前記第１の面が前記ドライエッチングプロセスに対するストップ層である、
前記複数の孔を、前記基板に前記複数のバイアを形成するため、導電材料で埋め込む工程、前記導電材料は前記キャリアの前記第１の面まで前記接合層を貫通する、及び
前記複数のバイアを有する前記基板を前記接合層及び前記キャリアから剥離させる工程、前記導電材料は前記ガラス基板の前記第１の面から長さｌで延びるピラーを形成する、
を含む、方法。
実施形態１６
前記ドライエッチングプロセスがＯ２またはアルゴンを含有するガスの内の少なくとも１つから発生されるプラズマに前記接合層をさらす工程を含む、実施形態１５に記載の方法。
実施形態１７
前記導電材料が銅を含む、実施形態１５または１６に記載の方法。
実施形態１８
前記ピラーのそれぞれが、前記基板の第１の面に実質的に垂直な方向に延びる、前記基板の前記第１の面から延びる円筒を含む、実施形態１５から１７のいずれかに記載の方法。
実施形態１９
前記基板が１００μｍ以下の厚さを有する、実施形態１５から１８のいずれかに記載の方法。
実施形態２０
前記基板の前記厚さが１００μｍより薄い、実施形態１９に記載の方法
１００ コンポーネント
１０２ ガラス基板
１０４ 孔
１０６ ガラスキャリア
１０８ 接合層
１１０，１１２ ガラス基板の面
１１４，１１６ ガラスキャリアの面
１１８ 接着剤プラグ
１２０ 接着剤プラグの遠位面
２００ エッチャント
４００ バイア／導電材料

Claims (10)

  1. 基板に複数のバイアを作製するための方法において、前記方法が、
    複数の孔を有する前記基板の第１の面をキャリアの第１の面に接合層によって接合する工程、前記接合層は前記基板の前記第１の面と前記キャリアの前記第１の面の間の厚さｔを有し、前記複数の孔の内の少なくともいくつかに延び込んで、前記ガラス基板の前記第１の面からの高さｈを有する接着剤プラグを形成する、
    前記基板の前記複数の孔を通して前記接合層を深さｄまでエッチングする工程、前記深さｄは前記厚さｔと前記高さｈの和以下である、及び
    前記複数の孔を、前記複数のバイアを形成するため、材料で埋め込む工程、
    を含むことを特徴とする方法。
  2. 前記接合層をエッチングする工程がウエットエッチングプロセスを利用する工程を含むことを特徴とする請求項１に記載の方法。
  3. 前記接合層をエッチングする工程がドライエッチングプロセスを利用する工程を含むことを特徴とする請求項１に記載の方法。
  4. 前記材料が前記接合層に長さｌで延び込む導電材料であり、前記ｌは前記深さｄと前記高さｈの間の差に等しい、及び
    前記方法が前記複数のバイアを有する前記基板を前記接合層及び前記キャリアから剥離させる工程をさらに含み、前記複数のバイアを形成している前記導電材料の一部が前記基板の前記第１の面から突き出す、
    ことを特徴とする請求項１から３のいずれかに記載の方法。
  5. 基板に複数のバイアを作製するための方法において、前記方法が、
    複数の孔を有する前記基板の第１の面をキャリアの第１の面に接合層によって接合する工程、前記接合層は前記基板の前記第１の面と前記キャリアの前記第１の面の間の厚さｔを有する、
    前記基板の前記複数の孔を通して前記接合層を、ウエットエッチングプロセスを用いて、深さｄまでエッチングする工程、
    前記複数の孔を、前記ガラスに前記複数のバイアを形成するため、導電材料で埋め込む工程、前記導電材料は前記接合層に長さｌまで延び込み、前記長さｌは前記厚さｔより小さい、及び
    前記複数のバイアを有する前記基板を前記接合層及び前記キャリアから剥離させる工程、前記導電材料は前記基板の前記第１の面から突き出す、
    を含むことを特徴とする方法。
  6. 前記基板が１００μｍ以下の厚さを有することを特徴とする請求項５に記載の方法。
  7. 前記ウエットエッチングプロセスがＨＦ及びアセトンから選ばれる溶剤に前記接合層をさらす工程を含むことを特徴とする請求項５または６に記載の方法。
  8. 前記基板が前記エッチングプロセスに対するハードマスクであるように前記基板を通して前記接合層が前記溶剤にさらされることを特徴とする請求項７に記載の方法。
  9. 基板に複数のバイアを作製するための方法において、前記方法が、
    複数の孔を有する前記基板の第１の面をキャリアの第１の面に接合層を用いて接合する工程、前記接合層は前記基板の前記第１の面と前記キャリアの前記第１の面の間の厚さｔを有する、
    前記基板の前記複数の孔を通して前記接合層を、ドライエッチングプロセスを用いて、深さｄまでエッチングする工程、前記深さｄは前記基板の前記第１の面から前記接合層に前記エッチングが延び込んだ長さｌと前記複数の孔の内の少なくともいくつかに前記接合層が延びこむことで形成された接着剤プラグの高さｈの和に等しく、前記長さｌは前記厚さｔに等しく、前記キャリアの前記第１の面が前記ドライエッチングプロセスに対するストップ層である、
    前記複数の孔を、前記基板に前記複数のバイアを形成するため、導電材料で埋め込む工程、前記導電材料は前記キャリアの前記第１の面まで前記接合層を貫通する、及び
    前記複数のバイアを有する前記基板を前記接合層及び前記キャリアから剥離させる工程、前記導電材料は前記ガラス基板の前記第１の面から長さｌで延びるピラーを形成する、
    を含むことを特徴とする方法。
  10. 前記ドライエッチングプロセスがＯ２またはアルゴンを含有するガスの内の少なくとも１つから発生されるプラズマに前記接合層をさらす工程を含むことを特徴とする請求項９に記載の方法。
JP2016565202A 2014-04-30 2015-04-29 貫通ガラスバイアの作製のための接合材料のエッチバックプロセス Pending JP2017520906A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461986370P 2014-04-30 2014-04-30
US61/986,370 2014-04-30
PCT/US2015/028200 WO2015168236A1 (en) 2014-04-30 2015-04-29 Etch back processes of bonding material for the manufacture of through-glass vias

Publications (2)

Publication Number Publication Date
JP2017520906A true JP2017520906A (ja) 2017-07-27
JP2017520906A5 JP2017520906A5 (ja) 2018-06-14

Family

ID=53177892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016565202A Pending JP2017520906A (ja) 2014-04-30 2015-04-29 貫通ガラスバイアの作製のための接合材料のエッチバックプロセス

Country Status (7)

Country Link
US (2) US9263300B2 (ja)
EP (1) EP3138120B1 (ja)
JP (1) JP2017520906A (ja)
KR (1) KR20160145801A (ja)
CN (1) CN106470953B (ja)
TW (1) TWI659002B (ja)
WO (1) WO2015168236A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015168236A1 (en) * 2014-04-30 2015-11-05 Corning Incorporated Etch back processes of bonding material for the manufacture of through-glass vias
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
TWI776825B (zh) * 2016-11-18 2022-09-11 美商山姆科技公司 填充基板的穿通孔之填充材料及方法
CN108231646A (zh) * 2016-12-13 2018-06-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US12180108B2 (en) 2017-12-19 2024-12-31 Corning Incorporated Methods for etching vias in glass-based articles employing positive charge organic molecules
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
TWI769376B (zh) 2018-03-30 2022-07-01 美商山姆科技公司 導電性通孔及其製造方法
US11148935B2 (en) 2019-02-22 2021-10-19 Menlo Microsystems, Inc. Full symmetric multi-throw switch using conformal pinched through via
WO2021167787A1 (en) * 2020-02-18 2021-08-26 Corning Incorporated Etching of glass surfaces to reduce electrostatic charging during processing
US11856711B2 (en) * 2020-10-28 2023-12-26 Infineon Technologies Austria Ag Rogowski coil integrated in glass substrate
CN117747504B (zh) * 2023-12-20 2024-07-19 西安赛富乐斯半导体科技有限公司 粘合胶层厚度调整方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2007067031A (ja) * 2005-08-30 2007-03-15 Tdk Corp 配線基板の製造方法
JP2012028533A (ja) * 2010-07-22 2012-02-09 Canon Inc 基板貫通孔内への金属充填方法及び基板
WO2013008344A1 (ja) * 2011-07-14 2013-01-17 株式会社島津製作所 プラズマ処理装置
WO2014038326A1 (ja) * 2012-09-07 2014-03-13 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425507B2 (en) 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US8455357B2 (en) * 2008-10-10 2013-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of plating through wafer vias in a wafer for 3D packaging
JP5201048B2 (ja) * 2009-03-25 2013-06-05 富士通株式会社 半導体装置とその製造方法
US20110229687A1 (en) 2010-03-19 2011-09-22 Qualcomm Incorporated Through Glass Via Manufacturing Process
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
TWI599429B (zh) 2010-11-30 2017-09-21 康寧公司 在玻璃中形成高密度孔洞陣列的方法
TWI547454B (zh) 2011-05-31 2016-09-01 康寧公司 於玻璃中高速製造微孔洞的方法
CN105228788A (zh) 2012-11-29 2016-01-06 康宁股份有限公司 用于激光钻孔基材的牺牲覆盖层及其方法
US9425125B2 (en) * 2014-02-20 2016-08-23 Altera Corporation Silicon-glass hybrid interposer circuitry
WO2015168236A1 (en) * 2014-04-30 2015-11-05 Corning Incorporated Etch back processes of bonding material for the manufacture of through-glass vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2007067031A (ja) * 2005-08-30 2007-03-15 Tdk Corp 配線基板の製造方法
JP2012028533A (ja) * 2010-07-22 2012-02-09 Canon Inc 基板貫通孔内への金属充填方法及び基板
WO2013008344A1 (ja) * 2011-07-14 2013-01-17 株式会社島津製作所 プラズマ処理装置
WO2014038326A1 (ja) * 2012-09-07 2014-03-13 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品

Also Published As

Publication number Publication date
CN106470953B (zh) 2019-03-12
WO2015168236A1 (en) 2015-11-05
EP3138120B1 (en) 2018-04-18
US9263300B2 (en) 2016-02-16
EP3138120A1 (en) 2017-03-08
CN106470953A (zh) 2017-03-01
TWI659002B (zh) 2019-05-11
TW201600484A (zh) 2016-01-01
KR20160145801A (ko) 2016-12-20
US20150318187A1 (en) 2015-11-05
US20160155696A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
US9263300B2 (en) Etch back processes of bonding material for the manufacture of through-glass vias
US20160079149A1 (en) Wiring board provided with through electrode, method for manufacturing same and semiconductor device
JP2006121053A (ja) 電子部品のための薄いガラスチップ及びその製造方法
CN111903196A (zh) 玻璃芯器件及其制造方法
JP2004158705A (ja) 微細孔への金属充填方法及びその方法により形成された金属が充填した微細孔を備えたワーク
CN102067289A (zh) 多段型衬底的制造方法
JP2017520906A5 (ja)
CN107567651B (zh) 具有贯通电极的布线基板及其制造方法
TWI689630B (zh) 底部向上電解質通孔鍍覆方法
US9859159B2 (en) Interconnection structure and manufacturing method thereof
TWI461122B (zh) 電路板及其製造方法
US10269585B2 (en) Method of forming substrates with a through via
JP6585526B2 (ja) 配線基板の製造方法
TWI607678B (zh) 中介層結構及其製作方法
JP2005093954A (ja) 貫通電極付き基板、その製造方法及び電子デバイス
KR20230081779A (ko) 전기도금 층을 포함하는 비아들 및 비아들의 제조 방법들
CN106129026A (zh) 半导体结构及其制作方法
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法
JP6492286B2 (ja) 素子チップの製造方法
JP6180162B2 (ja) 基板の貼り合わせ方法および貼り合わせ基板
CN106560916A (zh) 元件芯片的制造方法以及元件芯片
JP2017118053A (ja) パッケージ基板及びその製造方法
KR102819751B1 (ko) 용융 본딩 및 본딩 분리를 위한 저밀도 실리콘 산화물에 대한 방법 및 구조물
JP2009111433A (ja) 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP2019153902A (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190417

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190807