JP2017523610A - 金属配線形成方法 - Google Patents
金属配線形成方法 Download PDFInfo
- Publication number
- JP2017523610A JP2017523610A JP2017501030A JP2017501030A JP2017523610A JP 2017523610 A JP2017523610 A JP 2017523610A JP 2017501030 A JP2017501030 A JP 2017501030A JP 2017501030 A JP2017501030 A JP 2017501030A JP 2017523610 A JP2017523610 A JP 2017523610A
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- oxide film
- recess
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/054—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by selectively removing parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
- H10P52/40—Chemomechanical polishing [CMP]
- H10P52/403—Chemomechanical polishing [CMP] of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (17)
- 金属配線形成方法であって、
ハードマスク層と誘電体層とに、凹部を形成する凹部形成ステップと、
前記ハードマスク層及び前記凹部の側壁並びに底面に、バリヤ層を成膜するバリヤ層成膜ステップと、
前記バリヤ層に金属を堆積させ、前記金属で前記凹部を充填する金属堆積ステップと、
電解研磨により、前記凹部以外の箇所に堆積された前記金属を除去するステップであって、前記凹部に充填された前記金属は過剰に研磨されることにより皿形にくぼみ、前記電解研磨工程中に、前記バリヤ層に酸化膜が形成され、前記凹部の側壁に成膜された前記バリヤ層の前記酸化膜は、前記ハードマスク層に成膜された前記バリヤ層の前記酸化膜よりも厚い、金属除去ステップと、
前記ハードマスク層に成膜された前記バリヤ層の前記酸化膜を除去し、前記凹部の側壁に成膜された前記バリヤ層の酸化膜を一定の厚みに維持する、酸化膜除去ステップと、
前記バリヤ層と前記ハードマスク層とをエッチングにより除去するステップで、前記エッチングでは、前記酸化膜に対する選択比が大きく、残された前記酸化膜は、前記凹部の側壁に成膜された前記バリヤ層が過剰にエッチングされることを防ぐ、バリヤ層及びハードマスク層除去ステップと、を有することを特徴とする金属配線形成方法。 - 請求項1において、前記金属は銅であることを特徴とする金属配線形成方法。
- 請求項1において、前記バリヤ層はタンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、又は コバルトから選択されることを特徴とする金属配線形成方法。
- 請求項1において、前記バリヤ層に形成された前記酸化膜の厚さは、前記凹部に充填された前記金属が過剰に研磨された量に比例することを特徴とする金属配線形成方法。
- 請求項4において、前記金属が過剰に研磨された量は、前記バリヤ層及び前記ハードマスク層を合わせた厚さ以上であることを特徴とする金属配線形成方法。
- 請求項4において、過剰に研磨された前記金属の量は300〜500オングストロームであることを特徴とする金属配線形成方法。
- 請求項1において、前記バリヤ層の前記酸化膜は、ウエットエッチングにより除去されることを特徴とする金属配線形成方法。
- 請求項7において、前記バリヤ層の前記酸化膜は、BHF溶液により除去されることを特徴とする金属配線形成方法。
- 請求項1において、前記バリヤ層の前記酸化膜は、ドライエッチングにより除去されることを特徴とする金属配線形成方法。
- 請求項9において、前記バリヤ層の前記酸化膜は、HF蒸気又はHF蒸気とエチルアルコール、メチルアルコール若しくはイソプロピルアルコールの何れか1種類との混合物により除去されることを特徴とする金属配線形成方法。
- 請求項1において、残された前記酸化膜は、前記バリヤ層に切れ目なく形成されることを特徴とする金属配線形成方法。
- 請求項11において、残された前記酸化膜は、5オングストロームより厚いことを特徴とする金属配線形成方法。
- 請求項1において、前記バリヤ層と前記ハードマスク層とは、気相エッチングにより除去されることを特徴とする金属配線形成方法。
- 請求項13において、 前記気相エッチングで使用するガスは、XeF2、XeF4、XeF6、KrF2、BrF3の中から選択されることを特徴とする金属配線形成方法。
- 請求項1において、前記誘電体層の前記材料は、低誘電率誘電体であることを特徴とする金属配線形成方法。
- 請求項1において、前記誘電体層は2層又はそれ以上の層数からなることを特徴とする金属配線形成方法。
- 請求項16において、前記誘電体層は2層からなり、上層は下層よりも誘電率が高いことを特徴とする金属配線形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2014/081790 WO2016004573A1 (en) | 2014-07-08 | 2014-07-08 | Method for forming metal interconnection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017523610A true JP2017523610A (ja) | 2017-08-17 |
| JP6301003B2 JP6301003B2 (ja) | 2018-03-28 |
Family
ID=55063476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017501030A Active JP6301003B2 (ja) | 2014-07-08 | 2014-07-08 | 金属配線形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6301003B2 (ja) |
| KR (1) | KR102247940B1 (ja) |
| CN (1) | CN106463455B (ja) |
| WO (1) | WO2016004573A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023528977A (ja) * | 2020-06-09 | 2023-07-06 | エーシーエム リサーチ (シャンハイ) インコーポレーテッド | バリア層除去方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653683B (zh) * | 2016-12-29 | 2019-09-13 | 上海集成电路研发中心有限公司 | 一种在后道互连中刻蚀埋层的方法 |
| CN108873172A (zh) * | 2018-06-29 | 2018-11-23 | 中国科学院上海光学精密机械研究所 | 一种片上电可调高品质薄膜微光学器件的制备方法 |
| CN110911350A (zh) * | 2019-11-22 | 2020-03-24 | 上海集成电路研发中心有限公司 | 一种斜孔的形成方法 |
| CN115881549B (zh) * | 2023-01-19 | 2023-05-09 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003203911A (ja) * | 2002-01-07 | 2003-07-18 | Sony Corp | 電解研磨方法および配線の製造方法 |
| JP2004214508A (ja) * | 2003-01-07 | 2004-07-29 | Ebara Corp | 配線形成方法及びその装置 |
| US20060189134A1 (en) * | 2005-02-24 | 2006-08-24 | International Business Machines Corporation | Ta-TaN selective removal process for integrated device fabrication |
| JP2007073974A (ja) * | 2002-07-22 | 2007-03-22 | Acm Research Inc | 厚さの計測値を使用した適応型の電解研磨と障壁及び犠牲層の除去 |
| JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
| JP2008519450A (ja) * | 2004-11-08 | 2008-06-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 基板にダマシン構造を製造する方法、集積回路の製造方法およびこれらの方法によって製造される半導体装置 |
| JP2009108405A (ja) * | 2007-10-10 | 2009-05-21 | Ebara Corp | 基板を電解研磨する方法及び電解研磨装置 |
| JP2012500480A (ja) * | 2008-08-20 | 2012-01-05 | エーシーエム リサーチ (シャンハイ) インコーポレーテッド | バリア層除去方法及び装置 |
| JP2014143225A (ja) * | 2013-01-22 | 2014-08-07 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111656A (ja) * | 1997-09-30 | 1999-04-23 | Nec Corp | 半導体装置の製造方法 |
| US6656241B1 (en) * | 2001-06-14 | 2003-12-02 | Ppg Industries Ohio, Inc. | Silica-based slurry |
| US6881664B2 (en) * | 2001-08-28 | 2005-04-19 | Lsi Logic Corporation | Process for planarizing upper surface of damascene wiring structure for integrated circuit structures |
| JP4042408B2 (ja) * | 2002-01-07 | 2008-02-06 | ソニー株式会社 | 銅膜の製造方法 |
| US6790336B2 (en) * | 2002-06-19 | 2004-09-14 | Intel Corporation | Method of fabricating damascene structures in mechanically weak interlayer dielectrics |
| US7229907B2 (en) * | 2004-09-15 | 2007-06-12 | Tom Wu | Method of forming a damascene structure with integrated planar dielectric layers |
| DE102005046975A1 (de) * | 2005-09-30 | 2007-04-05 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht |
| JP2009194195A (ja) * | 2008-02-15 | 2009-08-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN103117245A (zh) * | 2011-11-17 | 2013-05-22 | 盛美半导体设备(上海)有限公司 | 空气隙互联结构的形成方法 |
| CN103199083A (zh) * | 2013-04-09 | 2013-07-10 | 上海华力微电子有限公司 | 复合铜扩散阻挡层及其制备方法 |
-
2014
- 2014-07-08 CN CN201480079797.7A patent/CN106463455B/zh active Active
- 2014-07-08 KR KR1020177000636A patent/KR102247940B1/ko active Active
- 2014-07-08 JP JP2017501030A patent/JP6301003B2/ja active Active
- 2014-07-08 WO PCT/CN2014/081790 patent/WO2016004573A1/en not_active Ceased
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003203911A (ja) * | 2002-01-07 | 2003-07-18 | Sony Corp | 電解研磨方法および配線の製造方法 |
| JP2007073974A (ja) * | 2002-07-22 | 2007-03-22 | Acm Research Inc | 厚さの計測値を使用した適応型の電解研磨と障壁及び犠牲層の除去 |
| JP2004214508A (ja) * | 2003-01-07 | 2004-07-29 | Ebara Corp | 配線形成方法及びその装置 |
| JP2008519450A (ja) * | 2004-11-08 | 2008-06-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 基板にダマシン構造を製造する方法、集積回路の製造方法およびこれらの方法によって製造される半導体装置 |
| US20060189134A1 (en) * | 2005-02-24 | 2006-08-24 | International Business Machines Corporation | Ta-TaN selective removal process for integrated device fabrication |
| JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
| JP2009108405A (ja) * | 2007-10-10 | 2009-05-21 | Ebara Corp | 基板を電解研磨する方法及び電解研磨装置 |
| JP2012500480A (ja) * | 2008-08-20 | 2012-01-05 | エーシーエム リサーチ (シャンハイ) インコーポレーテッド | バリア層除去方法及び装置 |
| JP2014143225A (ja) * | 2013-01-22 | 2014-08-07 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023528977A (ja) * | 2020-06-09 | 2023-07-06 | エーシーエム リサーチ (シャンハイ) インコーポレーテッド | バリア層除去方法 |
| JP7678002B2 (ja) | 2020-06-09 | 2025-05-15 | エーシーエム リサーチ (シャンハイ) インコーポレーテッド | バリア層除去方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106463455A (zh) | 2017-02-22 |
| KR102247940B1 (ko) | 2021-05-07 |
| KR20170030522A (ko) | 2017-03-17 |
| WO2016004573A1 (en) | 2016-01-14 |
| CN106463455B (zh) | 2019-02-15 |
| JP6301003B2 (ja) | 2018-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI721303B (zh) | 記憶體裝置的階梯結構 | |
| CN107078040B (zh) | 阻挡层的去除方法和半导体结构的形成方法 | |
| JP6301003B2 (ja) | 金属配線形成方法 | |
| TWI452658B (zh) | 包含多變側壁輪廓的穿基板導孔 | |
| TW200845347A (en) | Chip carrier substrate including capacitor and method for fabrication thereof | |
| KR20080013174A (ko) | 캐패시터의 스토리지노드 분리 방법 | |
| CN106486478B (zh) | 具有金属裂纹停止的集成电路结构及其形成方法 | |
| CN103839877B (zh) | 半导体结构及其形成方法 | |
| US8551856B2 (en) | Embedded capacitor and method of fabricating the same | |
| KR20150067748A (ko) | 견고한 금속화 프로파일을 위한 이중층 하드 마스크 | |
| CN103839878A (zh) | 半导体结构的形成方法 | |
| US9425091B2 (en) | Method for forming semiconductor structure | |
| CN105144363B (zh) | 互连结构的形成方法 | |
| CN114203701A (zh) | 半导体结构及其制作方法 | |
| TWI697983B (zh) | 形成金屬互連結構的方法 | |
| WO2016058174A1 (en) | Barrier layer removal method and semiconductor structure forming method | |
| TWI705162B (zh) | 阻擋層的去除方法和半導體結構的形成方法 | |
| US20130224948A1 (en) | Methods for deposition of tungsten in the fabrication of an integrated circuit | |
| TWI717346B (zh) | 阻擋層的去除方法和半導體結構的形成方法 | |
| TWI621234B (zh) | Method of forming interconnect structure | |
| KR100741880B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
| TW202219997A (zh) | 包括被具有電隔離阻障的溝槽圍繞的陽極多孔區域的裝置以及相應的方法 | |
| CN117059565A (zh) | 封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6301003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |