JP2018093064A - エッチング方法及びプラズマ処理装置 - Google Patents

エッチング方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2018093064A
JP2018093064A JP2016235363A JP2016235363A JP2018093064A JP 2018093064 A JP2018093064 A JP 2018093064A JP 2016235363 A JP2016235363 A JP 2016235363A JP 2016235363 A JP2016235363 A JP 2016235363A JP 2018093064 A JP2018093064 A JP 2018093064A
Authority
JP
Japan
Prior art keywords
gas
etching
silicon layer
etching method
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016235363A
Other languages
English (en)
Other versions
JP6820730B2 (ja
Inventor
隼 菱沼
Hayato Hishinuma
隼 菱沼
久 広瀬
Hisashi Hirose
久 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016235363A priority Critical patent/JP6820730B2/ja
Priority to US15/817,774 priority patent/US10438774B2/en
Priority to KR1020170158063A priority patent/KR102542167B1/ko
Publication of JP2018093064A publication Critical patent/JP2018093064A/ja
Application granted granted Critical
Publication of JP6820730B2 publication Critical patent/JP6820730B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H10P14/687—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC the materials being fluorocarbon compounds, e.g. (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/246—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H10P72/0421—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Plasma Technology (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】金属層に対するシリコン層の選択比を向上させることを目的とする。【解決手段】シリコン層の上に絶縁膜を有する第１領域と、金属層の上に前記絶縁膜を有する第２領域と、を有する被処理体を処理する方法であって、所定のパターンに、第１ガスから生成したプラズマにより前記シリコン層と前記金属層とが露出するまで前記絶縁膜のエッチングを行う第１工程と、前記第１工程の後、臭化含有ガスを含む第２ガスから生成したプラズマにより更に前記シリコン層のエッチングを行う第２工程と、を含むエッチング方法が提供される。【選択図】図４

Description

本発明は、エッチング方法及びプラズマ処理装置に関する。
３Ｄ−ＮＡＮＤフラッシュメモリ等の三次元積層半導体メモリの製造には、プラズマを用いて積層膜に複数の穴を形成するエッチング工程がある（例えば、特許文献１〜３を参照）。このエッチング工程では、例えば６０層やそれ以上の多層膜のそれぞれが露出する穴をエッチングにより形成する。
３Ｄ−ＮＡＮＤのデバイス構造を形成するエッチング工程の一例として、絶縁膜であるＳｉＯ２層に穴をエッチング加工する際、基板のシリコン層、および中間に位置する金属層に対して、同時に且つ高選択的にエッチング加工する工程がある。このエッチング工程では、ＳｉＯ２層の中間に位置する金属層を露出する比較的浅い穴が形成されるとともに、金属層の下方にあるシリコン層を露出する深い穴が形成される。
このエッチング工程により金属層及びシリコン層が露出した後、コンタクト抵抗を下げるため、シリコン層を更にエッチングして、シリコン層に凹み（以下、「Ｓｉリセス」という。）を形成する工程が行われる。
特開２００９−１７０６６１号公報 特開２００９−２６６９４４号公報 特開２０１４−９００２２号公報
Ｓｉリセスの工程では、シリコン層をエッチングにより削りながら、露出した金属層が削られることを抑制する必要がある。つまり、Ｓｉリセスの工程では、金属層に対するシリコン層の選択比が高いプロセスが望まれている。
しかしながら、フッ素ガスを含むプロセスガス（例えば、ＣＦ４ガス、Ａｒガス及びＯ２ガス）では、Ｓｉリセスの工程でシリコン層を削る際に金属層も削られてしまうため、金属層に対するシリコン層の選択比を向上させることは困難である。
上記課題に対して、一側面では、本発明は、金属層に対するシリコン層の選択比を向上させることを目的とする。
上記課題を解決するために、一の態様によれば、シリコン層の上に絶縁膜を有する第１領域と、金属層の上に前記絶縁膜を有する第２領域と、を有する被処理体を処理する方法であって、所定のパターンに、第１ガスから生成したプラズマにより前記シリコン層と前記金属層とが露出するまで前記絶縁膜のエッチングを行う第１工程と、前記第１工程の後、臭化含有ガスを含む第２ガスから生成したプラズマにより更に前記シリコン層のエッチングを行う第２工程と、を含むエッチング方法が提供される。
一の側面によれば、金属層に対するシリコン層の選択比を向上させることができる。
一実施形態に係る３Ｄ−ＮＡＮＤフラッシュメモリの多層膜と穴の一例を示す図。 従来のガスによる深穴と浅穴のエッチング結果の一例を示す図。 一実施形態に係るプラズマ処理装置の一例を示す図。 一実施形態に係るＨＢｒによるエッチングのＳｉ／Ｗ選択比の一例を示す図。 一実施形態に係る各種ガスによるエッチングのＳｉ／Ｗ選択比の一例を示す図。 一実施形態に係るＨＢｒによるエッチングの時間変化の一例を示す図。 一実施形態に係るＣ４Ｆ６の添加によるＳｉ／Ｗ選択比の一例を示す図。 一実施形態に係るＣ４Ｆ６添加時のエッチングの時間変化の一例を示す図。 一実施形態に係るＣＨ２Ｆ２の添加によるＳｉ／Ｗ選択比の一例を示す図。 一実施形態に係るＣＨ４の添加によるＳｉ／Ｗ選択比の一例を示す図。 一実施形態に係るＣ４Ｆ６及びＡｒの添加によるＳｉ／Ｗ選択比の一例を示す図。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［はじめに］
３Ｄ−ＮＡＮＤフラッシュメモリ等のデバイスの製造には、プラズマを用いて積層膜に複数の穴を形成するエッチング工程がある。このエッチング工程は、例えば図１に示すように、エッチングによりＳｉＯ２層４０に穴５（コンタクトホール）を形成する。このとき、シリコン層１０（Ｓｉ）及び中間に位置する金属層３０（例えばＷ）に対して、同時にエッチングが行われる。図１の例では、金属層３０とＳｉＯ２層４０は４層の積層構造になっているが、これに限られるものではなく、例えば６０層から１００層といった多数層の構造であってもよい。シリコン層１０を露出する穴５は深い穴であり、以下、「深穴ＣＳ」という。また、金属層３０を露出する穴５は深穴ＣＳよりも浅い穴であり、以下、「浅穴ＣＣ」という。
図１の例では、深穴ＣＳのＳｉＯ２層４０とシリコン層１０（Ｓｉ）との間にＳｉＮ層２０を有する。ＳｉＮ層２０は、深穴ＣＳのＳｉＯ２層４０をエッチングする際のエッチングストップ層である。ＳｉＮ層２０が露出するまでＳｉＮに対するＳｉＯ２の選択比が高いエッチング条件でＳｉＯ２層４０をエッチングを行い、その後、ＳｉＮ層２０をエッチングする条件にて、下地のシリコン層１０を露出させる。このＳｉＮ層２０は、深穴ＣＳのＳｉＯ２層４０と金属層３０の間にも有してもよい。
深穴ＣＳは、浅穴ＣＣよりも深く削らなければならないため、浅穴ＣＣのエッチングが終了した後も深穴ＣＳのエッチングは継続して行われる。深穴ＣＳのエッチングが終了し、シリコン層１０が露出した時、シリコン層１０の表面にダメージが入り、コンタクト抵抗が上昇してしまう。そのため、浅穴ＣＣにて金属層３０が露出し、深穴ＣＳにてシリコン層１０が露出した後、コンタクト抵抗を下げるため、シリコン層を更にエッチングして、ダメージが入ったシリコン層の表面を取り除き、シリコン層に凹み（Ｓｉリセス）を形成する工程が行われる。よって、Ｓｉリセスの工程の間、浅穴ＣＣに露出する下地の金属層３０が削られないようにプロセス条件を適正化する必要がある。
図２は、従来のガスを用いたＳｉリセスの結果の一例を示す。図２の左側に示すイニシャルの状態では、深穴ＣＳではシリコン層１０が３０ｎｍ削られ、浅穴ＣＣではタングステンＷの金属層３０が４ｎｍロスしている。
一方、図２の右側は、従来条件（リファレンス）であるＣＦ４（四フッ化炭素）ガス、Ａｒ（アルゴン）ガス及びＯ２（酸素）ガスによるプラズマによってＳｉリセスのためのエッチングが行われ、深穴ＣＳにイニシャル状態から２８ｎｍ（＝５８ｎｍ−３０ｎｍ）の更なる凹み（Ｓｉリセス）が形成されるとともに、タングステン（Ｗ）が２２ｎｍ（＝２６ｎｍ−４ｎｍ）削られていることがわかる。
このとき、タングステン（Ｗ）に対するシリコン（Ｓｉ）の選択比（以下、「Ｓｉ／Ｗ選択比」という。）は、１．３である。つまり、ＣＦ４ガス、Ａｒガス及びＯ２ガスによるプラズマによってシリコン層１０にＳｉリセスを形成するときに、Ｓｉ／Ｗ選択比が所定以上になっておらず、金属層３０の削れを抑制できていないことがわかる。そこで、本実施形態に係るエッチング方法では、Ｓｉ／Ｗ選択比が５以上となるようにガスの条件を適正化し、金属層３０をほぼ削らずにＳｉリセスを行う。
以下では、まず、本実施形態に係るエッチング方法を実行するプラズマ処理装置の全体構成を説明する。その後、金属層３０をほぼ削らずにＳｉリセスを行うことが可能なガスの候補を選択し、そのガスの候補によるエッチング結果を考察して、Ｓｉリセス時に使用すべきガスを特定する。
［プラズマ処理装置の全体構成］
まず、本発明の一実施形態に係るプラズマ処理装置１の全体構成について、図３を参照しながら説明する。ここでは、プラズマ処理装置１の一例として容量結合型プラズマエッチング装置を挙げる。
本実施形態にかかるプラズマ処理装置１は、特に半導体ウェハＷ（以下、「ウェハＷ」とも呼ぶ。）をエッチングするエッチング装置に限定されず、ウェハＷにＣＶＤ（Chemical Vapor Deposition）による成膜を行う成膜装置であってもよい。プラズマ処理装置１は、ウェハＷにＰＶＤ（Physical Vapor Deposition）による成膜を行う成膜装置、原子層エッチング（ＡＬＥ：Atomic Layer Etching）装置、原子層堆積（ＡＬＤ：Atomic Layer Deposition）装置であってもよい。
プラズマ処理装置１は、例えばアルミニウム等の導電性材料からなる処理容器２と、処理容器２の内部にガスを供給するガス供給源１１とを有する。処理容器２は電気的に接地されている。処理容器２の内部には下部電極２１と、これに対向して平行に配置された上部電極２２とを有する。下部電極２１は、ウェハＷを載置する載置台としても機能する。下部電極２１と上部電極２２とのギャップは、例えば４０ｍｍである。
下部電極２１には、第１整合器３３を介して第１高周波電源３２が接続され、第２整合器３５を介して第２高周波電源３４が接続される。第１高周波電源３２は、例えば１００ＭＨｚの周波数の第１高周波電力（プラズマ生成用の高周波電力ＨＦ）を下部電極２１に印加する。第２高周波電源３４は、１００ＭＨｚよりも低い、例えば３ＭＨｚの第２高周波電力（イオン引き込み用の高周波電力ＬＦ）を下部電極２１に印加する。
第１整合器３３は、第１高周波電源３２の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第２整合器３５は、第２高周波電源３４の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。これにより、処理容器２の内部にプラズマが生成されているときには、第１高周波電源３２及び第２高周波電源３４の各々について、内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
上部電極２２は、その周縁部を被覆するシールドリング４１を介して処理容器２の天井部に取り付けられている。上部電極２２には、ガス供給源１１から導入されたガスを拡散する拡散室５０が設けられている。拡散室５０には、ガス導入口４５が形成されている。ガス供給源１１から出力されたガスは、ガス導入口４５を介して拡散室５０に供給され、ガス流路５５を経て、開口２８から下部電極２１と上部電極２２との間のプラズマ空間に供給される。このようにして上部電極２２は、ガスを供給するガスシャワーヘッドとしても機能する。
処理容器２の底面には排気口６０が形成されており、排気口６０に接続された排気装置６５によって処理容器２の内部が排気される。これによって、処理容器２の内部を所定の真空度に維持することができる。処理容器２の側壁には、ゲートバルブＧが設けられている。ゲートバルブＧは、処理容器２からウェハＷの搬入及び搬出を行う際に搬出入口を開閉する。
［制御装置のハードウェア構成］
プラズマ処理装置１には、装置全体の動作を制御する制御装置１００が設けられている。制御装置１００は、ＣＰＵ（Central Processing Unit）１０１、ＲＯＭ（Read Only Memory）１０２及びＲＡＭ（Random Access Memory）１０３を有している。
ＲＯＭ１０２には、制御装置１００により実行される基本プログラム等が記憶されている。ＲＡＭ１０３には、レシピが格納されている。レシピにはプロセス条件（エッチング条件）に対するプラズマ処理装置１の制御情報が設定されている。制御情報には、プロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量、チャンバ内温度（例えば、上部電極温度、チャンバの側壁温度、ウェハの設定温度）等が含まれる。なお、レシピは、ハードディスクや半導体メモリに記憶されていてもよい。また、レシピは、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で、記憶領域の所定位置にセットするようにしてもよい。
ＣＰＵ１０１は、ＲＯＭ１０２に格納された基本プログラムに基づき、プラズマ処理装置１の全体の制御を行う。ＣＰＵ１０１は、ＲＡＭ１０３に格納されたレシピの手順に従い、所定の種類のガスを供給するように制御し、ウェハＷにエッチング処理等の所望の処理を制御する。
［ガスの適正化とエッチング方法］
次に、かかる構成のプラズマ処理装置１を用いて金属層３０をほぼ削らずにＳｉリセスを行うことが可能なガスの適正化と、Ｓｉリセスのエッチング方法について説明する。図１に示すように、本実施形態に係るエッチング方法では、まず、第１ガスから生成したプラズマによりシリコン層１０と金属層３０とが露出するまでＳｉＯ２層４０及びＳｉＮ層２０のエッチングを行う第１工程が実行される。
そして、第１工程を行った後、ＨＢｒ（臭化含有）ガスを含む第２ガスから生成したプラズマによりシリコン層１０の更なるエッチングを行う第２工程が実行される。第１工程及び第２工程は、同一のプラズマ処理装置１により実行される。
本実施形態では、絶縁膜の一例としてＳｉＯ２層及びＳｉＮ層を挙げて説明するが、絶縁膜は、これに限らず、ＳｉＯｘ層やその他の酸化膜、ＳｉＣ層、ＳｉＣＮ層、ＳｉＯＣＨ層であってもよい。また、本実施形態では、金属層の一例としてタングステンＷを挙げて説明するが、金属層は、これに限らず、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ルテニウム（Ｒｕ）又は銅（Ｃｕ）であってもよい。
また、本実施形態では、シリコン層１０が露出した穴５の第１領域でのアスペクト比は、４５以上であり、金属層３０が露出した穴５の第２領域でのアスペクト比は、４以上である。
第１工程は、Ｓｉリセスのエッチングを行う第２工程の準備工程であり、浅穴ＣＣがタングステンＷの金属層３０まで到達して金属層３０が露出し、かつ、深穴ＣＳがシリコン層１０まで到達してシリコン層１０が露出するまでエッチングが行われる。
第１工程で使用する第１ガスは、フロロカーボンガスと酸素含有ガスとを含むガスである。フロロカーボンガスの一例としてはＣＦ４ガス、Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガスが挙げられ、酸素含有ガスの一例としてはＯ２ガスが挙げられる。また、フロロハイドロカーボンガスが用いられてもよい。フロロハイドロカーボンの一例としては、ＣＨＦ３ガスやＣＨ２Ｆ２ガスが挙げられる。さらに、アルゴンなどの希ガスが添加されてもよい。
第１工程が完了した後、第２工程においてＳｉリセスのためのエッチングが実行される。第２工程で使用する第２ガスは、Ｓｉ／Ｗ選択比が５以上になるようなガスが使用される。
（ガスの適正化）
図４は、本実施形態に係るプラズマ処理装置１に以下の候補となる各種ガスを供給して、Ｓｉリセスのエッチングを行った結果のＳｉ／Ｗ選択比の一例を示す。図４には、候補となるガスとして、ＨＢｒガス、Ｃｌ２（塩素）ガス及びＡｒガスの混合ガス、ＳｉＣｌ４（四塩化ケイ素）及びＡｒガスの混合ガス、ＳｉＦ４（四フッ化ケイ素）ガス及びＡｒガスの混合ガスの４候補が示されている。
図４の最左に示す初期状態では、第１工程が完了した時点での深穴ＣＳと浅穴ＣＣとの底部の断面を示す。この時点で、深穴ＣＳに形成されたＳｉリセスは３０ｎｍであり、浅穴ＣＣに露出したタングステンＷの金属層のロスは４ｎｍである。
上記各種ガスを用いて第２工程のエッチングを行った結果、ＨＢｒガスによる第２工程のエッチングでは、深穴ＣＳのＳｉリセスが１４３ｎｍ（初期値との差分１１３ｎｍ）となり、浅穴ＣＣのタングステンＷのロスが２４ｎｍ（初期値との差分２０ｎｍ）となった。その結果、Ｓｉ／Ｗ選択比が５．７（＝１１３／２０）となった。以上から、第２工程においてＨＢｒガスによるエッチングを実行すれば、タングステンＷをほぼ削らずにシリコン層１０のＳｉリセスを行うことができることがわかった。
なお、他の候補となったガスでは、Ｓｉ／Ｗ選択比が５以上でない又はエッチング時に発生する堆積物により評価ができない状態であった。以上から、第１工程の後、Ｓｉリセスを行う第２工程では、ＨＢｒガスを含む第２ガスから生成したプラズマによりシリコン層のエッチングを行うことで、タングステンＷをほぼ削らずにＳｉリセスを行うことができることが証明された。加えて、ＨＢｒガスを含む第２ガスを用いることでボーイング（Ｂｏｗｉｎｇ）を抑制し、図４に示すようにエッチングの垂直形状を得ることができる。
次に、図４の候補のガスの他に、ＣＨＦ３（フルオロホルム）ガス、ＣＨ２Ｆ２（ジフルオロメタン）ガス、ＮＦ３（三フッ化窒素）ガス及びＡｒガスの混合ガス、ＳＦ６（六フッ化硫黄）及びＡｒガスの混合ガスを候補のガスに選び、それぞれのガスを用いて第２工程を実行した。その結果の一例を図５に示す。
（ＨＢｒガス）
図５では、上記に挙げた候補のガスのうち５以上のＳｉ／Ｗ選択比を有するガスは、ＨＢｒガスのみであった。以上から、上記候補のガスのうち第２工程のガスとして好ましいガスは、ＨＢｒガスであることがわかった。なお、図４及び図５は、第２工程におけるエッチング時間を９０秒に設定して行ったエッチングの結果である。
次に、ＨＢｒガスを用いて第２工程におけるエッチング時間を変化させた結果を図６に示す。図６（ａ）は、ＨＢｒガスを用いて第２工程におけるエッチング時間を３０秒、９０秒、１５０秒としたときの深穴ＣＳのＳｉリセス及び浅穴ＣＣの底部の断面を示す。図６（ａ）の最左の断面は、初期状態においてＳｉリセスを３０ｎｍとしたとき、タングステンＷのロスが４ｎｍであることを示す。図６（ａ）のその右の欄には、順に、第２工程においてＨＢｒガスを使用し、エッチング時間が３０秒、９０秒、１５０秒のときのＳｉリセスとタングステンＷのロスの結果を示す。エッチング時間が３０秒のとき、Ｓｉリセスは６８ｎｍ（初期値との差分３８ｎｍ）、タングステンＷのロスは１０ｎｍ（初期値との差分６ｎｍ）であった。エッチング時間が９０秒及び１５０秒のときには、エッチング時間に比例してＳｉリセスとタングステンＷのロスとが増加した。図６（ｂ）のグラフでは、横軸にエッチング時間（Ｅ／Ｔ）を示し、縦軸にＳｉリセスとタングステンＷのロスの結果を示す。この結果、ＳｉリセスとタングステンＷのロスはエッチング時間に比例することがわかった。換言すれば、エッチング時間によっては、Ｓｉ／Ｗ選択比は変わらないことがわかる。
本実施形態では、Ｓｉリセスの初期値が３０ｎｍであり、初期値から更に３０ｎｍエッチングされたとき、つまり、Ｓｉリセスが６０ｎｍ（初期値との差分３０ｎｍ）のとき、所望のコンタクト抵抗の低下が得られる。前述のように、エッチング時間によってＳｉ／Ｗ選択比は変わらないため、図６（ｂ）のグラフから、実験により得られたＳｉリセスの線とＳｉリセスが６０ｎｍ（初期値との差分３０ｎｍ）の線との交点である２７秒のエッチング時間で、所望のＳｉリセスの形状が得られると推定される。
（ＨＢｒガス＋添加ガス：Ｃ４Ｆ６）
次に、ＨＢｒガスにＣ４Ｆ６ガスを添加して、第２工程のエッチングを行った。図７に、Ｃ４Ｆ６ガスをＨＢｒに添加したときのＳｉ／Ｗ選択比の一例を示す。なお、図７及び後述する図８〜図１１は、第２工程におけるエッチング時間を９０秒に設定した結果である。
図７の最左の初期状態に対して、その右欄には、順に、ＨＢｒガスに添加するＣ４Ｆ６ガスの流量比が「０（添加なし）」、「０．０３５」、「０．０７０」の場合の第２工程のエッチング結果の一例を示す。
この結果、ＨＢｒガスにＣ４Ｆ６ガスを添加しない場合、前述した通り、Ｓｉ／Ｗ選択比は「５．７」であるのに対して、ＨＢｒガスに対するＣ４Ｆ６ガスの流量比が「０．０３５」の場合にはＳｉ／Ｗ選択比は「６．４」となった。また、ＨＢｒガスに対するＣ４Ｆ６ガスの流量比が「０．０７０」の場合、Ｓｉ／Ｗ選択比は「１９」となった。この結果、ＨＢｒガスにＣ４Ｆ６ガスを添加することでＳｉ／Ｗ選択比をより改善できることがわかった。
これは、第２工程のエッチング時に生成されたＣ４Ｆ６ガスによる堆積物がタングステンＷ上に付着するために、ＨＢｒガスにＣ４Ｆ６ガスを添加することでＳｉ／Ｗ選択比が向上すると考えられる。よって、ＨＢｒガスに添加するガスは、Ｃ４Ｆ６ガスに限らず、堆積性のあるＣ４Ｆ８、Ｃ５Ｆ８等のフロロカーボンガスであってもよい。これによってもＳｉ／Ｗ選択比をより向上させることができる。
図８は、本実施形態に係るＣ４Ｆ６添加時のエッチング時間の変化に対するエッチング結果の一例を示す。図８の最左の初期状態に対して、その右欄には、順に、ＨＢｒガスにＣ４Ｆ６ガスを添加させた状態で第２工程のエッチング時間が３５秒及び９０秒となったときのＳｉリセスとタングステンＷのロスの結果の一例を示す。いずれの場合にもＨＢｒガスとＣ４Ｆ６ガスとの流量比は同じである。
エッチング時間が３０秒のとき、Ｓｉリセスは６０ｎｍ（初期値との差分３０ｎｍ）、タングステンＷのロスは６ｎｍ（初期値との差分２ｎｍ）であった。エッチング時間が９０秒のとき、Ｓｉリセスは１０７ｎｍ（初期値との差分７７ｎｍ）であった。この結果、ＳｉリセスとタングステンＷのロスはエッチング時間に比例することがわかった。換言すれば、エッチング時間によってＳｉ／Ｗ選択比は変わらないことがわかる。
（ＨＢｒガス＋添加ガス：ＣＨ２Ｆ２）
次に、ＨＢｒガスにＣＨ２Ｆ２ガスを添加して、第２工程のエッチングを行った。図９に、ＨＢｒにＣＨ２Ｆ２ガスを添加したときのＳｉ／Ｗ選択比の一例を示す。
図９（ａ）の最左の初期状態に対して、その右欄には、順に、ＨＢｒガスに添加するＣＨ２Ｆ２ガスの流量比が「０．２５」、「０．５」、「０．７５」の場合の第２工程のエッチング結果の一例が示されている。また、図９（ｂ）のグラフでは、ＨＢｒガスに添加するＣＨ２Ｆ２ガスの流量比が「０．２５」のときのＣＨ２Ｆ２ガスの流量を基準流量Ａとして、横軸にＣＨ２Ｆ２ガスの流量を示し、縦軸にＳｉリセス及びタングステンＷのロスを示す。
この結果、ＨＢｒガスに対するＣＨ２Ｆ２ガスの流量比が「０．２５」の場合にはＳｉ／Ｗ選択比は「５．２」となった。また、ＨＢｒガスに対するＣＨ２Ｆ２ガスの流量比が「０．５」の場合、Ｓｉ／Ｗ選択比は「６．０」となり、ＨＢｒガスに対するＣＨ２Ｆ２ガスの流量比が「０．７５」の場合、Ｓｉ／Ｗ選択比は「１０」となった。この結果、ＨＢｒガスにＣＨ２Ｆ２ガスを添加することでＣＨ２Ｆ２ガスの堆積性によりＳｉ／Ｗ選択比を改善できることがわかった。
なお、ＨＢｒガスに添加するガスは、ＣＨ２Ｆ２ガスに限らず、堆積性のあるＣＨＦ３、ＣＨ３Ｆ等のハイドロフロロカーボンガスを添加してもよい。これによっても、Ｓｉ／Ｗ選択比を改善させることができる。
（ＨＢｒガス＋添加ガス：ＣＨ４）
次に、ＨＢｒガスにＣＨ４ガスを添加して、第２工程のエッチングを行った。図１０に、ＨＢｒにＣＨ４ガスを添加したときのＳｉ／Ｗ選択比の一例を示す。この結果、ＨＢｒガスにＣＨ４ガスを添加しない場合（図１０の中央）、前述したようにＳｉ／Ｗ選択比は「５．７」であるのに対して、ＨＢｒガスにＣＨ４ガスを添加した場合（図１０の右）、Ｓｉ／Ｗ選択比は「７．５」となった。この結果、ＨＢｒガスにＣＨ４ガスを添加することでＣＨ４ガスの堆積性によりＳｉ／Ｗ選択比を改善できることがわかった。
なお、ＨＢｒガスに添加するガスは、ＣＨ４ガスに限らず、堆積性のあるＣＨ４、Ｃ２Ｈ６、Ｃ３Ｈ８等のハイドロカーボンガスを添加してもよい。これによっても、Ｓｉ／Ｗ選択比を改善させることができる。
（ＨＢｒガス＋添加ガス＋アルゴンガス）
最後に、ＨＢｒガスにＣ４Ｆ６ガスを添加し、更にＡｒガス又はＣＯ（一酸化炭素）ガスを加えた混合ガスにより第２工程のエッチングを行った結果の一例を図１１に示す。この結果によれば、ＨＢｒガスにＣ４Ｆ６ガスを添加し、更にＡｒガスを加えた場合のＳｉ／Ｗ選択比は「２１」であり、ＨＢｒガスにＣ４Ｆ６ガスを添加した場合のＳｉ／Ｗ選択比「１９」と比較して、同程度の改善が見られた。
また、ＨＢｒガスにＣ４Ｆ６ガスを添加し、更にＣＯガスを加えた場合のＳｉ／Ｗ選択比は「１６」であり、ＨＢｒガスにＣ４Ｆ６ガスを添加した場合のＳｉ／Ｗ選択比「１９」と比較して、同程度の改善が見られた。
よって、ＨＢｒガスにＣ４Ｆ６ガスを添加し、更にＡｒガス又はＣＯガスを加えた状態で第２工程のエッチングを行ってもよいことがわかった。なお、ＣＯガスと同様にして、ＨＢｒガスにＣ４Ｆ６ガスを添加し、更にＣＯ２ガスを加えた状態で第２工程のエッチングを行ってもよい。
以上に説明したように、本実施形態のエッチング方法によれば、金属層に対するシリコン層の選択比を向上させることができる。また、ボーイング（Ｂｏｗｉｎｇ）を抑制し、エッチングの垂直形状を得ることができる。なお、上記に説明した全実験において、ウェハＷに印加されるシース電圧は９００Ｖ以下である。
以上、エッチング方法及びプラズマ処理装置を上記実施形態により説明したが、本発明にかかるエッチング方法及びプラズマ処理装置は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で組み合わせることができる。
例えば、本発明は、図３の平行平板型２周波印加装置だけでなく、その他のプラズマ処理装置に適用可能である。その他のプラズマ処理装置としては、容量結合型プラズマ（ＣＣＰ:Capacitively Coupled Plasma)装置、誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)処理装置、ラジアルラインスロットアンテナを用いたプラズマ処理装置、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）装置、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Ｒesonance Plasma）装置、表面波プラズマ処理装置等であってもよい。
本明細書では、エッチング対象の基板としてウェハＷについて説明したが、これに限らず、ＬＣＤ（Liquid Crystal Display）、ＦＰＤ（Flat Panel Display）等に用いられる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であっても良い。
１：プラズマ処理装置
２：処理容器
３：上部電極
５：穴（コンタクトホール）
１０：シリコン層
１１：ガス供給源
２１：下部電極（載置台）
２２：上部電極
３０：金属層
３２：第１高周波電源
３４：第２高周波電源
４０：ＳｉＯ２層
４５：ガス導入口
５０：拡散室
６５：排気装置
１００：制御装置

Claims (11)

  1. シリコン層の上に絶縁膜を有する第１領域と、金属層の上に前記絶縁膜を有する第２領域と、を有する被処理体を処理する方法であって、
    所定のパターンに、第１ガスから生成したプラズマにより前記シリコン層と前記金属層とが露出するまで前記絶縁膜のエッチングを行う第１工程と、
    前記第１工程の後、臭化含有ガスを含む第２ガスから生成したプラズマにより更に前記シリコン層のエッチングを行う第２工程と、
    を含むエッチング方法。
  2. 前記第２工程にて、フロロカーボンガス、ハイドロフロロカーボンガス又はハイドロカーボンガスのいずれかを添加した前記第２ガスから生成したプラズマにより前記シリコン層のエッチングを行う、
    請求項１に記載のエッチング方法。
  3. 前記第２ガスに添加するフロロカーボンガスは、
    Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガス、Ｃ５Ｆ８ガス又はＣ３Ｆ８ガスのいずれかである、
    請求項１又は２に記載のエッチング方法。
  4. 前記第２ガスに添加するハイドロフロロカーボンガスは、
    ＣＨ２Ｆ２ガス、ＣＨＦ３ガス又はＣＨ３Ｆガスのいずれかである、
    請求項１又は２に記載のエッチング方法。
  5. 前記第２ガスに添加するハイドロカーボンガスは、
    ＣＨ４ガス、Ｃ２Ｈ６ガス又はＣ３Ｈ８ガスのいずれかである、
    請求１又は２に記載のエッチング方法。
  6. 前記金属層は、
    タングステン（Ｗ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ルテニウム（Ｒｕ）又は銅（Ｃｕ）のいずれかである、
    請求項１〜５のいずれか一項に記載のエッチング方法。
  7. 前記シリコン層が露出した後の前記第１領域でのアスペクト比は、４５以上であり、
    前記金属層が露出した後の前記第２領域でのアスペクト比は、４以上である、
    請求項１〜６のいずれか一項に記載のエッチング方法。
  8. 前記金属層に対する前記シリコン層の選択比は５以上である、
    請求項１〜７のいずれか一項に記載のエッチング方法。
  9. 前記第１ガスは、フロロカーボンガスと酸素含有ガスとを含むガスである、
    請求項１〜８のいずれか一項に記載のエッチング方法。
  10. 前記第１工程及び前記第２工程は、同一のプラズマ処理装置を用いて実行される、
    請求項１〜９のいずれか一項に記載のエッチング方法。
  11. 基板を載置する載置台を有する下部電極と、該下部電極に対向する上部電極と、該下部電極又は該上部電極のいずれかにプラズマ生成用の電力を印加する第１高周波電源と、該下部電極に前記プラズマ生成用の高周波電力よりも低い周波数のイオン引き込み用の電力を印加する第２高周波電源と、前記下部電極と上部電極との間のプラズマ空間にガスを供給するガス供給源と、供給した前記ガスにより生成されたプラズマを用いて基板の処理を制御する制御装置とを有するプラズマ処理装置であって、
    前記制御装置は、
    前記絶縁膜上に形成されたマスクのパターンに、第１ガスを供給し、該第１ガスから生成したプラズマにより前記シリコン層と前記金属層とが露出するまで前記絶縁膜のエッチングを制御し、
    前記エッチングの制御を行った後、前記第１ガスと異なるガスであって臭化含有ガスを含む第２ガスから生成したプラズマにより前記シリコン層のエッチングを行う、
    プラズマ処理装置。
JP2016235363A 2016-12-02 2016-12-02 エッチング方法及びプラズマ処理装置 Active JP6820730B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016235363A JP6820730B2 (ja) 2016-12-02 2016-12-02 エッチング方法及びプラズマ処理装置
US15/817,774 US10438774B2 (en) 2016-12-02 2017-11-20 Etching method and plasma processing apparatus
KR1020170158063A KR102542167B1 (ko) 2016-12-02 2017-11-24 에칭 방법 및 플라즈마 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016235363A JP6820730B2 (ja) 2016-12-02 2016-12-02 エッチング方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2018093064A true JP2018093064A (ja) 2018-06-14
JP6820730B2 JP6820730B2 (ja) 2021-01-27

Family

ID=62240665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016235363A Active JP6820730B2 (ja) 2016-12-02 2016-12-02 エッチング方法及びプラズマ処理装置

Country Status (3)

Country Link
US (1) US10438774B2 (ja)
JP (1) JP6820730B2 (ja)
KR (1) KR102542167B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7229750B2 (ja) * 2018-12-14 2023-02-28 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7193428B2 (ja) * 2019-08-09 2022-12-20 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP7682068B2 (ja) * 2021-09-27 2025-05-23 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09104991A (ja) * 1995-04-27 1997-04-22 Siemens Ag 等方性シリコンエッチング方法
JPH10189727A (ja) * 1996-12-26 1998-07-21 Sony Corp 半導体装置の製造方法
WO2013118660A1 (ja) * 2012-02-09 2013-08-15 東京エレクトロン株式会社 半導体製造装置の製造方法及び半導体製造装置
JP2014090022A (ja) * 2012-10-29 2014-05-15 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170661A (ja) 2008-01-16 2009-07-30 Toshiba Corp 半導体装置の製造方法
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
US8877624B2 (en) * 2013-01-10 2014-11-04 Micron Technology, Inc. Semiconductor structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09104991A (ja) * 1995-04-27 1997-04-22 Siemens Ag 等方性シリコンエッチング方法
JPH10189727A (ja) * 1996-12-26 1998-07-21 Sony Corp 半導体装置の製造方法
WO2013118660A1 (ja) * 2012-02-09 2013-08-15 東京エレクトロン株式会社 半導体製造装置の製造方法及び半導体製造装置
JP2014090022A (ja) * 2012-10-29 2014-05-15 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
JP6820730B2 (ja) 2021-01-27
KR20180063826A (ko) 2018-06-12
KR102542167B1 (ko) 2023-06-09
US10438774B2 (en) 2019-10-08
US20180158654A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
TWI731101B (zh) 蝕刻處理方法
JP6587580B2 (ja) エッチング処理方法
US9324569B2 (en) Plasma etching method and plasma etching apparatus
US10916442B2 (en) Etching method
US10811275B2 (en) Plasma etching method and plasma etching apparatus
KR102663567B1 (ko) 플라즈마 에칭 방법
JP7158252B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2014225501A (ja) プラズマエッチング方法及びプラズマエッチング装置
CN101171666A (zh) 用于蚀刻工艺的稳定的光致抗蚀剂结构
JP6606464B2 (ja) エッチング方法
KR20200012796A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20220110096A (ko) 기판 처리 방법 및 기판 처리 장치
JP2015079793A (ja) プラズマ処理方法
CN113035708A (zh) 基片处理方法和基片处理装置
KR102542167B1 (ko) 에칭 방법 및 플라즈마 처리 장치
JP2021028959A (ja) エッチング方法及び基板処理装置
JP2020088174A (ja) エッチング方法及び基板処理装置
KR20230039559A (ko) 리세스된 금속 에칭 방법들
JP6169521B2 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210105

R150 Certificate of patent or registration of utility model

Ref document number: 6820730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250