JP2018093701A - 無効電力補償装置及びその制御方法 - Google Patents

無効電力補償装置及びその制御方法 Download PDF

Info

Publication number
JP2018093701A
JP2018093701A JP2017147555A JP2017147555A JP2018093701A JP 2018093701 A JP2018093701 A JP 2018093701A JP 2017147555 A JP2017147555 A JP 2017147555A JP 2017147555 A JP2017147555 A JP 2017147555A JP 2018093701 A JP2018093701 A JP 2018093701A
Authority
JP
Japan
Prior art keywords
phase
cells
phase cluster
reactive power
cluster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017147555A
Other languages
English (en)
Other versions
JP6392421B2 (ja
Inventor
ヨン ホ チョン
Yong Ho Chung
ヨン ホ チョン
クム テ ソン
Gum Tae Son
クム テ ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LS Electric Co Ltd
Original Assignee
LSIS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSIS Co Ltd filed Critical LSIS Co Ltd
Publication of JP2018093701A publication Critical patent/JP2018093701A/ja
Application granted granted Critical
Publication of JP6392421B2 publication Critical patent/JP6392421B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1835—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control
    • H02J3/1842—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control having reactive elements actively controlled by bridge converters, e.g. active filters or static compensators [STATCOM]
    • H02J3/1857—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control having reactive elements actively controlled by bridge converters, e.g. active filters or static compensators [STATCOM] the bridge converters being multilevel bridge converters or modular multilevel converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1835—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control
    • H02J3/1864—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control using reactive elements connected in series with semiconductor switches, e.g. static VAR compensators [SVC], thyristor-controlled reactors [TCR] or thyristor-switched capacitors [TSC]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1835—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control
    • H02J3/1842—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control having reactive elements actively controlled by bridge converters, e.g. active filters or static compensators [STATCOM]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/49—Combination of the output voltage waveforms of a plurality of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/325—Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/10—Flexible AC transmission systems [FACTS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/20—Active power filtering [APF]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00—Systems supporting electrical power generation, transmission or distribution
    • Y04S10/22—Flexible AC transmission systems [FACTS] or power factor or reactive power compensating or correcting units

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

【課題】各相に対する電圧の均等制御を可能にする無効電力補償装置を提供する。【解決手段】無効電力補償装置は、それぞれ複数のセルを含む少なくとも一つ以上の相クラスタと、少なくとも一つ以上の相クラスタを制御する制御部と、を含む。制御部は、少なくとも一つ以上の相クラスタのうち特定相クラスタ内の少なくとも一つのセルが脱落する場合、変調インデックスを用いて、特定相クラスタを除いた残りの相クラスタ内のセルの電圧を調節するように制御する。【選択図】図４

Description

本発明は、無効電力補償装置及びその制御方法に関する。
産業が発展し人口が増加するにつれて電力需要は急増するのに対し、電力生産には限界がある。
これにより、生産地で生成された電力を損失することなく安定的に需要地に供給するための電力系統が次第に重要になっている。
電力潮流と系統電圧、安定度向上のためのＦＡＣＴＳ（Ｆｌｅｘｉｂｌｅ ＡＣ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｓｙｓｔｅｍ）設備の必要性が台頭している。ＦＡＣＴＳ設備のうち３世代と呼ばれる無効電力補償装置の一種であるＳＴＡＴＣＯＭ（ＳＴＡＴｉｃ ｓｙｎｃｈｒｏｎｏｕｓ ＣＯＭｐｅｎｓａｔｏｒ)設備は、電力系統に並列に併入されて電力系統で必要とする無効電力を補償している。
図１は一般的な電力系統システムを示す。
図１に示したように、一般的な電力系統システム１０は、電力生成源２０、電力系統３０、負荷４０、及び多数の無効電力補償装置５０を含むことができる。
電力生成源２０は、電力を生成する場所や設備を意味するものとして、電力を生成する生産者として理解できる。
電力系統３０は、電力生成源２０で生成された電力を負荷４０に送電するようにする電力線、鉄塔、避雷器、碍子などを含む一切の設備を意味することができる。
負荷４０は、電力生成源２０で生成された電力を消費する場所や設備を意味するものとして、電力を消費する消費者として理解できる。
無効電力補償装置５０はＳＴＡＴＣＯＭとして、電力系統３０に連系され、電力系統３０に流れる無効電力が不足する場合、無効電力を補償することができる。
無効電力補償装置５０は、電力系統の交流電力を直流電力に変換したり、直流電力を交流電力に変換させることができるコンバータを含む。
コンバータは、３相それぞれに対して互いに直列に連結される多数のセル（ｃｅｌｌ）を含むクラスタ（ｃｌｕｓｔｅｒ）を含む。
図２ａのコンバータは、スターコネクショントポロジ（ｓｔａｒ ｃｏｎｎｅｃｔｉｏｎ ｔｏｐｏｌｏｇｙ）を有する回路図であり、図３ｂのコンバータは、デルタコネクショントポロジ（ｄｅｌｔａ ｃｏｎｎｅｃｔｉｏｎ ｔｏｐｏｌｏｇｙ）を有する回路図である。
図２ａ及び図２ｂに示したように、３相クラスタ５２それぞれに多数のセル５４が互いに直列に連結される構造を有する。
各セルは、バイパススイッチが備えられて、該当セルが故障（ｆａｕｌｔ）してもバイパススイッチによってバイパスされて、故障したセルを除いたセルは正常に使用可能であるので、コンバータが正常に運転できる。
図３ａに示したように、各相に含まれたセルの個数が同一である場合には、各相の電圧、即ち各相に含まれたセルの総電圧が同一であるので、各相間の電圧が均衡をなし、各相に対する電圧の均等制御が可能である。
しかし、図３ｂに示したように、特定相、例えば、ｃ相に含まれたセルのうちの一部セルが故障（ｆａｕｌｔ）または脱落する場合、ｃ相に含まれたセルの総電圧はａ相またはｂ相に含まれたセルの総電圧より小さくなる。したがって、各相間の電圧が不均衡であるため、各相に対する電圧の均等制御が難しい問題がある。
本発明は、前述した問題及び他の問題を解決することを目的とする。
本発明の他の目的は、各相クラスタに含まれた特定セルが脱落しても、各相に対する電圧の均等制御を可能にする無効電力補償装置及びその制御方法を提供する。
本発明の更に他の目的は、各相クラスタに含まれたセルのスイッチング損失を減少させることができるようにする無効電力補償装置及びその制御方法を提供する。
前記または他の目的を達成するための本発明の一側面によれば、無効電力補償装置は、それぞれ複数のセルを含む少なくとも一つ以上の相クラスタと、前記少なくとも一つ以上の相クラスタを制御する制御部と、を含む。前記制御部は、前記少なくとも一つ以上の相クラスタのうち特定相クラスタ内の少なくとも一つのセルが脱落する場合、変調インデックスを用いて前記特定相クラスタを除いた残りの相クラスタ内のセルの電圧を調節するように制御する。
本発明の他の側面によれば、無効電力補償装置の制御方法は、それぞれ複数のセルを含む少なくとも一つ以上の相クラスタのうち特定相クラスタ内の少なくとも一つのセルが脱落する場合、変調インデックスを用いて前記特定相クラスタを除いた残りの相クラスタ内のセルの電圧を調節するステップと、前記特定相クラスタ内のセル電圧と前記調節された残りの相クラスタ内のセル電圧を用いて、前記少なくとも一つ以上の相クラスタを制御するための制御信号を生成するステップと、を含む。
本発明に係る無効電力補償装置及びその制御方法の効果に対して説明すれば、次のようである。
本発明の実施例の少なくとも一つによれば、各相クラスタに余分のセルが備えられて、この余分のセルの個数だけ脱落しても各相クラスタ間の電圧均衡を維持して、製品に対する信頼性を向上させることができる長所がある。
本発明の実施例の少なくとも一つによれば、各相クラスタに含まれたセルのスイッチング損失を最小化して、セルを含んだ第１相〜第３相クラスタの寿命を延長させることができる長所がある。
一般的な電力系統システムを示す。 一般的な無効電力補償装置のＹ結線及びデルタ結線を示した回路図である。 一般的な無効電力補償装置のＹ結線及びデルタ結線を示した回路図である。 セルの脱落有無による相間電圧の関係を示す図である。 セルの脱落有無による相間電圧の関係を示す図である。 本発明の一実施例に係る無効電力補償装置を示したブロック図である。 本発明の一実施例に係る無効電力補償装置のデルタコネクショントポロジを有する回路図である。 第１相クラスタを示した回路図である。 本発明の一実施例に係る無効電力補償装置の制御方法を説明するフローチャートである。 図７のＳ１４０を具体的に説明するフローチャートである。 図７のＳ１７０を具体的に説明するフローチャートである。
以下、添付された図面を参照して本明細書に開示された実施例を詳しく説明するが、図面符号に関係なく同一または類似する構成要素には同じ参照番号を付し、それに対する重なる説明は省略することにする。以下の説明で用いられる構成要素に対する接尾辞「モジュール」及び「部」は、明細書の容易な作成を考慮して付与または混用されるものとして、それ自体が相互区別される意味または役割を持つものではない。また、本明細書に開示される実施例の説明に当り、関連公知技術に対する具体的な説明が、本明細書に開示される実施例の要旨をぼかすおそれがあると判断される場合、その詳細な説明を省略する。また、添付された図面は、本明細書に開示された実施例を容易に理解できるようにするためのものであり、本明細書に開示された技術的思想を制限するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものと理解されなければならない。
図４は本発明の一実施例に係る無効電力補償装置を示したブロック図である。
図４を参照すれば、本発明の一実施例に係る無効電力補償装置１００は、制御部１１０、第１相〜第３相クラスタ制御器１２０、１２２、１２４、及び第１相〜第３相クラスタ１３０、１３２、１３４を含むことができる。
第１相〜第３相クラスタ１３０、１３２、１３４は、図５及び図６を参照して説明する。
第１相クラスタ１３０は、第１〜第（ｎ＋２）セルａ１〜ａ（ｎ＋２）を含むことができる。第２相クラスタ１３２は、第１〜第（ｎ＋２）セルｂ１〜ｂ（ｎ＋２）を含むことができる。第３相クラスタ１３４は、第１〜第（ｎ＋２）セルｃ１〜ｃ（ｎ＋２）を含むことができる。
各相クラスタ１３０、１３２、１３４に含まれたセルの個数は（ｎ＋２）個であり得る。
図６は説明の便宜のために第１相クラスタ１３０を示しているが、他の相クラスタ、即ち第２相クラスタ１３２及び第３相クラスタ１３４それぞれの構造も、図６に示された第１相クラスタ１３０の構造と同一である。
図６に示したように、第１相クラスタ１３０は、互いに直列に連結される多数のセルａ１〜ａ（ｎ＋２）を含むことができる。
各セルａ１〜ａ（ｎ＋２）は、４個のスイッチＳＬＴ、ＳＬＢ、ＳＲＴ、ＳＲＢ、４個のダイオードＤＬＴ、ＤＬＢ、ＤＲＴ、ＤＲＢ及びキャパシタ（Ｃｃｅｌｌ）を含むことができる。
第１〜第４スイッチＳＬＴ、ＳＬＢ、ＳＲＴ、ＳＲＢはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ ｍｏｄｅ Ｔｒａｎｓｉｓｔｏｒ）であり得るが、これに対しては限定しない。
第１〜第４スイッチＳＬＴ、ＳＬＢ、ＳＲＴ、ＳＲＢはフルブリッジタイプで構成することができるが、これに対しては限定しない。
具体的に、第１ノードｎ１と第４ノードｎ４との間に第１及び第２スイッチＳＬＴ、ＳＬＢが直列に連結される。即ち、第１ノードと第２ノードｎ２との間に第１スイッチＳＬＴが連結され、第２ノードｎ２と第４ノードｎ４との間に第２スイッチＳＬＢが連結される。同様に、第１ノードｎ１と第２ノードｎ２との間に第１ダイオードＤＬＴが連結され、第２ノードｎ２と第４ノードｎ４との間に第２ダイオードＤＬＢが連結される。
また、第１ノードｎ１と第４ノードｎ４との間に第３及び第４スイッチＳＲＴ、ＳＲＢが直列に連結される。即ち、第１ノードｎ１と第３ノードｎ３との間に第３スイッチＳＲＴが連結され、第３ノードｎ３と第４ノードｎ４との間に第４スイッチＳＲＢが連結される。同様に、第１ノードｎ１と第３ノードｎ３との間に第３ダイオードＤＲＴが連結され、第３ノードｎ３と第４ノードｎ４との間に第４ダイオードＤＲＢが連結される。
第１ノードｎ１と第４ノードｎ４との間で第１及び第２スイッチＳＬＴ、ＳＬＢで構成される第１スイッチ対と、第３及び第４スイッチＳＲＴ、ＳＲＢで構成される第２スイッチ対は、互いに並列に連結される。
第１ノードｎ１と第４ノードｎ４との間にはキャパシタ（Ｃｃｅｌｌ）が備えられる。即ち、キャパシタ（Ｃｃｅｌｌ）の一端は第１ノードｎ１に連結され、キャパシタ（Ｃｃｅｌｌ）の他端は第４ノードｎ４に連結される。キャパシタ（Ｃｃｅｌｌ）も第１スイッチ対及び／又は第２スイッチ対と並列に連結される。
第２ノードｎ２に連結された第１ラインＬＳ１は、以前セルの第３ノードｎ３に連結され、第３ノードｎ３に連結された第２ラインＬＳ２は、次のセルの第２ノードｎ２に連結される。
第１ラインＬＳ１と第２ラインＬＳ２との間には、バイパススイッチ１３６＿１〜１３６＿（ｎ＋２）が備えられる。即ち、バイパススイッチ１３６＿１〜１３６＿（ｎ＋２）の一端は第１ラインＬＳ１の一領域に連結され、バイパススイッチ１３６_１〜１３６＿（ｎ＋２）の他端は第２ラインＬＳ２の一領域に連結される。
第１相クラスタ１３０のセルａ１〜ａ（ｎ＋２）構造は、第２相クラスタ１３２及び第３相クラスタ１３４それぞれのセルｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）構造に同様に適用することができる。
したがって、第１相〜第３相クラスタ１３０、１３２、１３４それぞれのセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）のスイッチング制御によって電力系統の無効電力が補償される。即ち、電力系統の無効電力を補償するために、電流の位相が電圧の位相より先に進む進相無効電力である場合、電流の位相が遅延されるように第１相〜第３相クラスタ１３０、１３２、１３４それぞれのセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）がスイッチング制御される。電流の位相が電圧の位相より遅れる遅相無効電力である場合、電流の位相が進むように第１相〜第３相クラスタ１３０、１３２、１３４それぞれのセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）がスイッチング制御される。
第１〜第４ダイオードＤＬＴ、ＤＬＢ、ＤＲＴ、ＤＲＢは、第１〜第４スイッチＳＬＴ、ＳＬＢ、ＳＲＴ、ＳＲＢそれぞれに逆方向電流が流されることを遮断させることができる。
または、第１〜第４ダイオードＤＬＴ、ＤＬＢ、ＤＲＴ、ＤＲＢは、キャパシタ（Ｃｃｅｌｌ）を経由しない電流経路（ｃｕｒｒｅｎｔ ｐａｔｈ）が形成されるようにして、特定セルのキャパシタ（Ｃｃｅｌｌ）の電圧が使用されないようにすることもできる。即ち、特定セルが使用されないようにすることができる。例えば、第１セルａ１の第３スイッチＳＲＴのみターンオンされる場合、第１ラインＬＳ１、第１ダイオードＤＬＴ、第３スイッチＳＲＴ、及び第２ラインＬＳ２からなる電流経路が形成され、このような場合、キャパシタ（Ｃｃｅｌｌ）の電圧が第１相クラスタ１３０の出力電圧の生成に使用されなくなる。
キャパシタ（Ｃｃｅｌｌ）は、そのキャパシタ（Ｃｃｅｌｌ）に定められた容量に該当する電圧が最大に充電される。したがって、該当キャパシタ（Ｃｃｅｌｌ）には、０Ｖからそのキャパシタ（Ｃｃｅｌｌ）に定められた最大電圧の間で充電又は放電される。
バイパススイッチ１３６＿１〜１３６＿（ｎ＋２）は、該当セルが故障する場合、該当セルが使用されないようにすることができる。例えば、第１セルａ１が故障する場合、第１ラインＬＳ１と第２ラインＬＳ２との間に連結されたバイパススイッチ１３６＿１〜１３６＿（ｎ＋２）がターンオンされることで、第１ラインＬＳ１と第２ラインＬＳ２がショート連結される。したがって、第１ラインＬＳ１に流れる電流は、もはや第１セルａ１の素子、即ちスイッチ、ダイオード、及びキャパシタに流れなくなり、第２ラインＬＳ２を介して第２セルａ２に流れることになる。このような方式で該当相クラスタの特定セルが脱落する場合、電流が流れが以前セルから次のセルにバイパスされるように、該当セルに備えられたバイパススイッチ１３６＿１〜１３６＿（ｎ＋２）がターンオンされる。
第１相〜第３相クラスタ制御器１２０、１２２、１２４それぞれは、第１相〜第３相クラスタ１３０、１３２、１３４を制御することができる。
第１相〜第３相クラスタ制御器１２０、１２２、１２４それぞれは、第１相〜第３相クラスタ１３０、１３２、１３４内の各セルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）を制御するための第１〜第３スイッチング制御信号を生成することができる。
具体的に、第１相クラスタ制御器１２０は、第１相クラスタ１３０内の各セルａ１〜ａ（ｎ＋２）を制御するための第１スイッチング制御信号を生成することができる。第２相クラスタ制御器１２２は、第２相クラスタ１３２内の各セルｂ１〜ｂ（ｎ＋２）を制御するための第２スイッチング制御信号を生成することができる。第３相クラスタ制御器１２４は、第３相クラスタ１３４内の各セルｃ１〜ｃ（ｎ＋２）を制御するための第３スイッチング制御信号を生成することができる。
第１相〜第３相クラスタ制御器１２０、１２２、１２４は、制御部１１０から提供された指令値及び／又は制御信号に基づいて第１〜第３スイッチング制御信号を生成することができる。
制御部１１０は、第１相〜第３相クラスタ制御器１２０、１２２、１２４を制御することができる。
具体的に、制御部１１０は、電力系統から獲得された電力状況情報及び／又は第１相〜第３相クラスタ１３０、１３２、１３４それぞれの状態情報及び各相クラスタ１３０、１３２、１３４内のセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）それぞれの状態情報を基に指令値及び／又は制御信号を生成し、生成された指令値及び／又は制御信号を第１相〜第３相クラスタ制御器１２０、１２２、１２４に伝送することができる。
電力状況情報は、電圧及び／又は電流情報であり得る。
第１相〜第３相クラスタ１３０、１３２、１３４それぞれの状態情報及び各相クラスタ１３０、１３２、１３４内のセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）それぞれの状態情報は、有線又は無線通信を介して各相クラスタ１３０、１３２、１３４及び／又は各相クラスタ１３０、１３２、１３４内のセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）から提供される。
制御部１１０と第１相〜第３相クラスタ制御器１２０、１２２、１２４との間は、有線通信又は無線通信が可能である。
第１相〜第３相クラスタ制御器１２０、１２２、１２４と第１相〜第３相クラスタ１３０、１３２、１３４は、有線又は無線通信が可能であるが、これに対しては限定しない。
制御部１１０は、上位制御器１１３、下位制御器１１６、及び制御信号生成器１１９を含むことができる。
上位制御器１１３は第１制御器と呼ばれてもよく、下位制御器１１６は第２制御器と呼ばれてもよい。これとは異なり、下位制御器１１６は第１制御器と呼ばれてもよく、上位制御器１１３は第２制御器と呼ばれてもよい。
例えば、上位制御器１１３は、第１相〜第３相クラスタ１３０、１３２、１３４間の電圧バランシングを制御するためのクラスタ電圧バランシング制御信号を生成することができる。クラスタ電圧バランシング制御信号は、第１相クラスタ１３０、第２相クラスタ１３２、及び第３相クラスタ１３４間の電圧バランシングを制御することができる。つまり、クラスタ電圧バランシング制御信号によって第１相クラスタ１３０の電圧、第２相クラスタ１３２の電圧、及び第３相クラスタ１３４の電圧が等しくなる。
クラスタ電圧バランシング制御信号は、基準信号（ｒｅｆｅｒｅｎｃｅ ｓｉｇｎａｌ）と呼ばれてもよい。
例えば、下位制御器１１６は、第１相〜第３相クラスタ１３０、１３２、１３４それぞれのセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）間の電圧バランシングを制御するためのセル電圧バランシング制御信号を生成することができる。
セル電圧バランシング制御信号は、各相クラスタ１３０、１３２、１３４に対応する第１〜第３セル電圧バランシング制御信号を含むことができるが、これに対しては限定しない。
例えば、第１セル電圧バランシング制御信号は、第１相クラスタ１３０内の各セルａ１〜ａ（ｎ＋２）間の電圧バランシングを制御することができる。つまり、第１セル電圧バランシング制御信号によって、第１相クラスタ１３０内の各セルａ１〜ａ（ｎ＋２）間の電圧が等しくなる。
例えば、第２セル電圧バランシング制御信号は、第２相クラスタ１３２内の各セルｂ１〜ｂ（ｎ＋２）間の電圧バランシングを制御することができる。つまり、第２セル電圧バランシング制御信号によって、第２相クラスタ１３２内の各セルｂ１〜ｂ（ｎ＋２）間の電圧が等しくなる。
例えば、第３セル電圧バランシング制御信号は、第３相クラスタ１３４内の各セルｃ１〜ｃ（ｎ＋２）間の電圧バランシングを制御することができる。つまり、第３セル電圧バランシング制御信号によって、第３相クラスタ１３４内の各セルｃ１〜ｃ（ｎ＋２）間の電圧が等しくなる。
制御信号生成器１１９は、上位制御器１１３から入力されたクラスタ電圧バランシング制御信号及び下位制御器１１６から入力された第１〜第３セル電圧バランシング制御信号に基づいて指令値又は制御信号を生成することができる。この指令値又は制御信号は、第１相〜第３相クラスタ制御器１２０、１２２、１２４に伝送され、第１相〜第３相クラスタ制御器１２０、１２２、１２４によって、第１相〜第３相クラスタ１３０、１３２、１３４を制御するための第１〜第３スイッチング制御信号が生成される。制御信号生成器１１９から第１相〜第３相クラスタ制御器１２０、１２２、１２４に、互いに異なる指令値又は制御信号を伝送することができるが、これに対しては限定しない。
本発明では、各相クラスタ１３０、１３２、１３４に余分のセルが備えられて、この余分のセルの個数だけ脱落しても各相クラスタ１３０、１３２、１３４間の電圧均衡を維持することができ、製品に対する信頼性を向上させることができる技術的思想を提供することができる。
また、本発明では、各相クラスタ１３０、１３２、１３４に含まれたセルのスイッチング損失を最小化して、セルを含んだ第１相〜第３相クラスタ１３０、１３２、１３４の寿命を延長させることができる技術的思想を提供することができる。
本発明の無効電力補償装置１００で運用可能な交流電圧のピーク値（下記式２のＶａｃ）を生成するためには、各相クラスタ１３０、１３２、１３４当たりｎ個のセルａ１〜ａｎ、ｂ１〜ｂｎ、ｃ１〜ｃｎが求められる。
しかし、本発明では、各相クラスタ１３０、１３２、１３４当たりｎ個のセルａ１〜ａｎ、ｂ１〜ｂｎ、ｃ１〜ｃｎを超過した余分のセルを更に備えて、セルの故障又は脱落に対比することができる。
ｎ個のセルａ１〜ａｎ、ｂ１〜ｂｎ、ｃ１〜ｃｎを超過した余分のセルをαとすれば、各相クラスタ１３０、１３２、１３４当たりセルの総個数（Ｎｃｅｌｌ）は、次のような式により表すことができる。
式１
Ｎｃｅｌｌ＝ｎ＋α
以下では、本発明と関連した例示として、ｎは８であり、αは２であり、各セルの最大電圧は１Ｖであり、交流電圧のピーク値が８Ｖであると仮定して説明する。
各セルの最大電圧は、各セルのキャパシタに充電することができる最大電圧であり得る。
ここで、２個の余分のセルαは、最大２個のセルが脱落しても各相クラスタ１３０、１３２、１３４間の電圧均衡を維持したまま各相クラスタ１３０、１３２、１３４のスイッチング制御が可能であることを意味することができる。万一３個のセルが脱落する場合には、もはや各相クラスタ１３０、１３２、１３４のスイッチング制御が不可能であり、無効電力補償装置１００として機能することができない。
万一２個以上のセルの脱落が予想される場合、αが２個以上となるように設計することもできる。
平常時、即ち、各相クラスタ１３０、１３２、１３４のどちらにも脱落がない場合、１０個のセルを用いて＋８Ｖから−８Ｖで構成される交流電圧の波形が周期的に生成される。
制御部１１０は、各セルのキャパシタ（Ｃｃｅｌｌ）に充電されている電圧を把握し、これに基づいてオン／オフするセルを決定して各相クラスタ１３０、１３２、１３４の出力電圧を制御する。
ここで、オンするセルは、該当セルのキャパシタの充電電圧が該当クラスタ１３０、１３２、１３４の出力電圧を生成するために使用されるセルを意味することができる。
オフするセルは、該当セルのキャパシタの充電電圧が該当クラスタ１３０、１３２、１３４の出力電圧を生成するために使用されないセルを意味することができる。
例えば、８Ｖ出力電圧を生成すべきである場合、１０個のセルが全て１Ｖに充電されていたら、１０個のうち８個のセルがオンされ、２個のセルはオフされるように制御される。したがって、オンされる８個のセルによって８Ｖの出力電圧が生成される。
例えば、４Ｖ出力電圧を生成すべきである場合、１０個のセルがそれぞれ０．８Ｖずつ充電されていたら、１０個のセルのうち５個はオンされ、５個はオフされるように制御される。したがって、オンされる５個のセルによって４Ｖの出力電圧が生成される。
上記例は、全てのセルの電圧が等しいことを仮定しているが、各セルの電圧は継続的に変化し、互いに異なるため、精密なセルのオン／オフ制御が必要である。
この時、１０個のセルが全て選択されない場合、例えば、５個のセルが選択される場合、該当５個のセルが常に同様に選択されず、常に可変的に選択される。
ここで、選択は、該当セルがオンされるように動作することを意味し、選択されないことは、該当セルがオフされるように動作することを意味することができる。
例えば、各相に１０個のセルのうち５個のセルが選択される場合、第１〜第５セルが選択されることもあり、第２、第４、第６、第８、第１０セルが選択されることもある。
したがって、平常時には、各相ごとに各相クラスタ１３０、１３２、１３４に含まれたセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）のうち同一個数のセル、即ち、各相クラスタ１３０、１３２、１３４当たり１０個のセルを用いて交流電圧を生成することができるので、各相は同一条件下で電圧の均等制御が可能である。
平常時とは、各相クラスタ１３０、１３２、１３４内のいかなるセルも脱落しない時であり得る。
万一特定相、例えば、第２相クラスタ１３２に含まれたセルのうち一つのセルが脱落する場合、第２相クラスタ１３２は、（ｎ＋１）個のセルｂ１〜ｂ（ｎ＋１）が交流電圧を生成するために使用されるのに対し、第１相クラスタ１３０や第３相クラスタ１３４は、（ｎ＋２）個のセルａ１〜ａ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）が交流電圧を生成するために使用される。
例えば、第２相クラスタ１３２に含まれた第３セルｂ３が脱落する場合、第２相クラスタ１３２の第３セルｂ３は、もはや使用不可能となり、これによって、第３セルｂ３に連結されたバイパススイッチ１３６＿３がターンオンされることで、第３セルｂ３がバイパスされる。このような場合、第２相クラスタ１３２には９個のセルｂ１、ｂ２、ｂ４〜ｂ９のみが使用可能であるのに対し、第１相クラスタ１３０及び第３相クラスタ１３４それぞれは１０個のセルａ１〜ａ１０、ｃ１〜ｃ１０が使用可能である。
したがって、第２相クラスタ１３２の出力電圧は、９個のセルｂ１、ｂ２、ｂ４〜ｂ９を用いて生成されるのに対し、第１相クラスタ１３０及び第３相クラスタ１３４それぞれの出力電圧は、１０個のセルａ１〜ａ１０、ｃ１〜ｃ１０を用いて生成される。
本発明では、変調インデックス（ＭＩ：ｍｏｄｕｌａｔｉｏｎ ｉｎｄｅｘ）を用いて、脱落が発生しない相クラスタ、例えば第１相クラスタ１３０及び第３相クラスタ１３４の変調インデックスを、脱落が発生した相クラスタ、例えば第２相クラスタ１３２の変調インデックスと同一となるように調節することで、各セルのスイッチング損失を減らすことができる。
変調インデックスは、制御部１１０で次のような式により算出される。
式２
ＭＩ＝Ｖａｃ／Ｖｄｃ
Ｖａｃは無効電力補償装置１００で運用可能なピーク電圧として、電力系統の電圧に依存する。即ち、電力系統の電圧を考慮して、無効電力補償装置１００で運用可能なピーク電圧が算定され、この最大ピーク電圧より大きい電圧を生成できるように各相クラスタ１３０、１３２、１３４のセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）の個数が決められる。したがって、各相クラスタ１３０、１３２、１３４の決められた個数のセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）を用いて、最大ピーク電圧内の出力電圧を生成できるように、各セルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）のオン／オフを制御することができる。
例えば、Ｖａｃが８Ｖであり、各相クラスタ１３０、１３２、１３４に含まれたセル一つ当たりの最大電圧が１Ｖである場合、８個以上のセルが各相クラスタ１３０、１３２、１３４に備えられる。図５においてｎが８（ａ１〜ａ８、ｂ１〜ｂ８、ｃ１〜ｃ８）である場合、２個の余分のセルを含めて各相クラスタ１３０、１３２、１３４に含まれたセルの総個数は１０個（ａ１〜ａ１０、ｂ１〜ｂ１０、ｃ１〜ｃ１０）であり得る。
Ｖｄｃは、各相クラスタ１３０、１３２、１３４に含まれたセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）のうち使用可能な健全なセルの最大電圧の和であり得る。脱落がないセルは使用可能な健全なセルであり、脱落が発生したセルは使用不可能なセルとして定義することができる。脱落が発生したセルは、バイパススイッチ１３６＿１〜１３６＿（ｎ＋２）のターンオンによってバイパスされたセルであり得る。
例えば、各相クラスタ１３０、１３２、１３４に含まれたセル一つ当たりの最大電圧が１Ｖである場合、各相クラスタ１３０、１３２、１３４に１０個のセルが備えられて、全てのセルが使用可能な健全なセルである場合、Ｖｄｃは１０Ｖとなる。平常時には、各相クラスタ１３０、１３２、１３４ごとに１０個のセルａ１〜ａ１０、ｂ１〜ｂ１０、ｃ１〜ｃ１０が全て使用可能であるので、第１〜第３変調インデックスＭＩａ、ＭＩｂ、ＭＩｃそれぞれは８／１０＝０．８として、各相クラスタ１３０、１３２、１３４の第１〜第３変調インデックスＭＩａ、ＭＩｂ、ＭＩｃは互いに同一であり得る。
第１変調インデックスは、第１相クラスタ１３０を対象に算出された値であり、第２変調インデックスは、第２相クラスタ１３２を対象に算出された値であり、第３変調インデックスは、第３相クラスタ１３４を対象に算出された値であり得る。
これに対し、非正常時、即ち特定相クラスタ内に含まれたセルのうち少なくとも一つの特定セルが脱落した場合、特定相クラスタに対する変調インデックスの値は、平常時の特定相クラスタに対する変調インデックスの値と異なる。
例えば、第２相クラスタ１３２内の第３セルｂ３が脱落し、第１相クラスタ１３０及び第３相クラスタ１３４の両方には、いかなるセルの脱落もない場合、第１変調インデックスＭＩａ及び第３変調インデックスＭＩｃそれぞれは０．８（＝８／１０）であり、第２変調インデックスＭＩｂは８／９（＝８／９）＝０．８９であり得る。
したがって、第２相クラスタ１３２に対する第２変調インデックスが、第１相クラスタ１３０及び第３相クラスタ１３４それぞれに対する第１及び第３変調インデックスより大きくなる。
変調インデックスが大きくなることは、システムの制御安定度が悪くなることを意味することができる。このような場合、制御部１１０は、第１相クラスタ１３０の第１変調インデックス及び第３相クラスタ１３４の第３変調インデックスを、セルの脱落によって変調インデックスが変更された第２相クラスタ１３２の第２変調インデックスと同一となるように、第１相クラスタ１３０及び第３相クラスタ１３４のセル電圧を調節することができる。
制御部１１０は、第１〜第３変調インデックスを用いて、脱落が発生しない相クラスタの使用可能な健全なセルそれぞれの電圧を、脱落が発生した相クラスタの使用可能な健全なセルそれぞれの電圧より小さく調節することができる。
即ち、第１相〜第３相クラスタ１３０、１３２、１３４に対する変調インデックスのうち第２相クラスタ１３２に対する変調インデックスが一番大きい。このような場合、一つのセルが脱落した第２相クラスタ１３２には１０個のセルのうち９個のセルが使用可能であるのに対し、他の相クラスタ、即ち第１相クラスタ１３０及び第３相クラスタ１３４それぞれには１０個のセルが全て使用可能である。
したがって、第２相クラスタ１３２に含まれたセルそれぞれは、平常時と同様に、第１電圧である１Ｖがそのまま使用可能であるが、第１相クラスタ１３０及び第３相クラスタ１３４それぞれに含まれたセルそれぞれは、少なくとも第１電圧より小さい第２電圧に小さくなる。
第２相クラスタ１３２は、第１電圧を有するセルを用いて交流電圧のピーク値を生成し、第１相クラスタ１３０及び第３相クラスタ１３４それぞれは、第２電圧を有するセルを用いて交流電圧のピーク値を生成することで、各相クラスタ１３０、１３２、１３４間の電圧が均衡をなすことができる。
整理すると、第２相クラスタ１３２に含まれた特定セルが脱落する場合、第１相クラスタ１３０及び第３相クラスタ１３４それぞれに含まれた（ｎ＋２）個のセルａ１〜ａ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）それぞれの電圧を、予め設定された電圧より小さく調節することができる。このように調節された電圧を有する第１相クラスタ１３０及び第３相クラスタ１３４それぞれに含まれた（ｎ＋２）個のセルａ１〜ａ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）を用いて、第２相クラスタ１３２に含まれた（ｎ＋１）個のセルｂ１〜ｂ（ｎ＋１）によって生成可能な最大値、即ち交流電圧のピーク値を生成することができる。ここで、予め設定された電圧は、平常時に第１相〜第３相クラスタ１３０、１３２、１３４それぞれに含まれた（ｎ＋２）個のセルａ１〜ａ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）それぞれの第１電圧であり得る。
第２相クラスタ１３２内のセルの脱落時、第１相クラスタ１３０及び第３相クラスタ１３４それぞれに含まれた（ｎ＋２）個のセルａ１〜ａ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）それぞれの電圧をどれだけ小さくするのかに対する電圧降下幅は、第２相クラスタ１３２に含まれたセルがどれだけ脱落するのかに応じて決定される。例えば、第２相クラスタ１３２に含まれたセルがより多く脱落するほど、第１相クラスタ１３０及び第３相クラスタ１３４それぞれに含まれた（ｎ＋２）個のセルそれぞれの電圧はより小さくなる。
上述したように、本発明は、変調インデックスを用いて、特定相クラスタ内のセルの脱落が発生した際に、脱落が発生しない相クラスタ内のセルの電圧を調節することで、各相クラスタの電圧均衡を合わせることができ、製品に対する信頼性を向上させることができる。
また、本発明の脱落が発生しない相クラスタ内のセル電圧をより低く調節することで、該当セルのスイッチング損失を減らして該当相クラスタの寿命を延ばすことができる。
以下では、以上のように構成された無効電力補償装置１００の制御方法を説明する。
図７は本発明の一実施例に係る無効電力補償装置の制御方法を説明するフローチャートである。
図４及び図６を参照すれば、制御部１１０、具体的に上位制御器１１３は、変調インデックスを算出することができる（Ｓ１４０）。
変調インデックスは、各相クラスタ１３０、１３２、１３４に含まれたセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）の脱落個数を考慮して算出される。
図８に示したように、上位制御器１１３は、第１相〜第３相クラスタ１３０、１３２、１３４それぞれから第１相〜第３相クラスタ１３０、１３２、１３４それぞれの状態情報及び各相クラスタ１３０、１３２、１３４内の各セルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）の状態情報を受信することができる（Ｓ１４２）。
上位制御器１１３は、第１相〜第３相クラスタ１３０、１３２、１３４それぞれの状態情報及び各相クラスタ１３０、１３２、１３４内の各セルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）の状態情報を基に特定相クラスタ内のセルの脱落があるか否かを確認することができる（Ｓ１４４）。
上位制御器１１３は、特定相クラスタ内にセルの脱落が存在するか否かに基づいて、各相クラスタ１３０、１３２、１３４ごとに変調インデックスを算出することができる（Ｓ１４６）。
変調インデックスは、式２により算出することができる。
例えば、各相クラスタ１３０、１３２、１３４当たりセルの総個数（Ｎｃｅｌｌ）が１０個であり、余裕分のセル個数は２であり、各セルの最大電圧は１Ｖであり、交流電圧のピーク値が８Ｖであると仮定して説明する。
このような場合、第２相クラスタ１３２のセルｂ１〜ｂ１０のうち２個のセルが脱落した場合、変調インデックスは次の表１のように算出することができる。
Figure 2018093701
図７を再参照すれば、各相クラスタ１３０、１３２、１３４に対する変調インデックスが算出されると、上位制御器１１３は、各相クラスタ１３０、１３２、１３４に対する変調インデックスが同一であるか否かを判断することができる（Ｓ１５０）。
万一各相クラスタ１３０、１３２、１３４に対する変調インデックスが同一である場合（ＭＩａ＝ＭＩｂ＝ＭＩｃ）、各相クラスタ１３０、１３２、１３４に含まれた複数のセルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）を用いて電力系統の無効電力を補償することができる。
即ち、各相クラスタ１３０、１３２、１３４に対する変調インデックスが同一である場合、上位制御器１１３は、各相クラスタ１３０、１３２、１３４に含まれた各セルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）の電圧の和を基にクラスタ電圧バランシング制御信号、即ち基準信号を生成することができる。更に、下位制御器１１６は、上位制御器１１３の制御を受けて各相クラスタ１３０、１３２、１３４内のセル電圧バランシング制御信号を生成することができる。
制御信号生成器１１９は、クラスタ電圧バランシング制御信号及び第１〜第３セル電圧バランシング制御信号に基づいて指令値及び／又は制御信号を生成することができる。この指令値及び／又は制御信号は、第１相〜第３相クラスタ制御器１２０、１２２、１２４に伝送され、第１相〜第３相クラスタ制御器１２０、１２２、１２４によって、第１相〜第３相クラスタ１３０、１３２、１３４を制御するための第１〜第３スイッチング制御信号が生成される。
したがって、第１〜第３スイッチング制御信号により各相クラスタ１３０、１３２、１３４内のセルがスイッチングされることで、電力系統の無効電力が補償される（Ｓ１６０）。
一方、各相クラスタ１３０、１３２、１３４に対する変調インデックスが同一でない場合、上位制御器１１３は、各相クラスタ１３０、１３２、１３４ごとに各セルａ１〜ａ（ｎ＋２）、ｂ１〜ｂ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）に対するオフセット値を算出することができる（Ｓ１７０）。
図９に示したように、上位制御器１１３は、各相クラスタ１３０、１３２、１３４ごとに健全なセルの個数を確認することができる（Ｓ１７１）。
ここで、健全なセルは、脱落が発生しない使用可能なセルとして定義することができる。表１を参照すれば、第１相クラスタ１３０と第３相クラスタ１３４には、いかなるセルも脱落していないので、第１相クラスタ１３０と第３相クラスタ１３４それぞれは、１０個のセルａ１〜ａ１０、ｃ１〜ｃ１０が全て健全なセルである。
これに対し、第２相クラスタ１３２に含まれたセルｂ１〜ｂ（ｎ＋２）のうち２個のセルが脱落したので、第２相クラスタ１３２には８個のセルが健全なセルであり、脱落した２個のセルは健全でないセルである。
上位制御器１１３は、健全なセルの個数を確認した後、健全なセルの個数が最小である相クラスタを確認することができる（Ｓ１７３）。
したがって、第２相クラスタ１３２が健全なセルの個数が最小である相クラスタとなり、この際の健全なセルの最小個数は８となる。
上位制御器１１３は、各相クラスタ１３０、１３２、１３４ごとに健全なセルの個数から最小セルの個数を減算することができる（Ｓ１７５）。
したがって、第１相クラスタ１３０及び第３相クラスタ１３４それぞれは１０−８＝２となり、第２相クラスタ１３２は８−８＝０となる。
上位制御器１１３は、減算結果を、各相クラスタ１３０、１３２、１３４に含まれたセルの総個数で分けることができる（Ｓ１７７）。
したがって、第１相クラスタ１３０及び第３相クラスタ１３４それぞれは２／１０＝０．２となり、第２相クラスタ１３２は０／１０＝０となる。
上位制御器１１３は、分けられた結果を各セルの電圧と乗じて各相クラスタ１３０、１３２、１３４ごとにオフセット値を算出することができる（Ｓ１７９）。
したがって、第１相クラスタ１３０及び第３相クラスタ１３４それぞれは０．２×１Ｖ＝０．２Ｖのオフセット値が算出され、第２相クラスタ１３２は０×１Ｖ＝０Ｖのオフセット値が算出される。
図７を再参照すれば、上位制御器１１３は、算出されたオフセット値を下位制御器１１６に伝達することができる。
下位制御器１１６は、オフセット値を脱落が発生しない相クラスタ内の各セルの電圧に反映させることができる（Ｓ１８０）。
このような反映の結果、下位制御器１１６は、脱落が発生しない相クラスタ、例えば、第１相クラスタ１３０及び第３相クラスタ１３４それぞれのセル電圧からオフセット値を減算した電圧値に調節することができる。
例えば、第１相クラスタ１３０及び第３相クラスタ１３４それぞれのオフセット値は０．２Ｖであるため、第１相クラスタ１３０及び第３相クラスタ１３４それぞれのセルの電圧は１Ｖ−０．２Ｖ＝０．８Ｖに調節される。脱落が発生した相クラスタ、即ち第２相クラスタ１３２のセルの電圧は、オフセット値が０であるため、既存の電圧値、即ち１Ｖにそのまま維持される。
下位制御器１１６は、第１相クラスタ１３０及び第３相クラスタ１３４それぞれに対しては、調節されたセルの電圧、即ち０．８Ｖを基に第１及び第３セルバランシング制御信号を生成し、第２相クラスタ１３２に対しては、既存の電圧値、即ち１Ｖを基に第２セルバランシング制御信号を生成することができる。
一方、下位制御器１１６は、上位制御器１１３でクラスタバランシング制御信号、即ち、基準信号を生成するために使用されるように、各相クラスタ１３０、１３２、１３４のエネルギーを算出して上位制御器１１３に伝達することができる。
平均電力は、次の式３により表すことができる。
Figure 2018093701
Ｐａｖｅは各相クラスタ１３０、１３２、１３４の平均電力であるエネルギーを表し、Ｖｃｅｌｌはセルの電圧を表し、Ｖｏｆｆｓｅｔはオフセット値を表すことができる。
上位制御器１１３は、下位制御器１１６から伝達された各相クラスタ１３０、１３２、１３４のエネルギーに基づいて基準信号を生成することができる。
この時、第２相クラスタ１３２にはオフセット値が０になるので、エネルギーは第２相クラスタ１３２に脱落が発生する以前と同一である。
これに対し、第１相クラスタ１３０及び第３相クラスタ１３４それぞれには、０．２Ｖのオフセット値が存在するので、第２相クラスタ１３２に脱落が発生する前のエネルギーより大きいエネルギーを有することになる。
上位制御器１１３は、第１相クラスタ１３０及び第３相クラスタ１３４それぞれのエネルギーが増加することによって、このようなエネルギーの増加分に基づいて基準信号を生成することができる。
これによって、特定相クラスタ、例えば、第２相クラスタ１３２に脱落が発生する場合、変調インデックスを用いたオフセット値を算出し、オフセット値を考慮して第１相クラスタ１３０及び第３相クラスタ１３４それぞれのセルａ１〜ａ（ｎ＋２）、ｃ１〜ｃ（ｎ＋２）電圧をより低く調節することができる（Ｓ１８３）。
制御信号生成器１１９は、下位制御器１１６から伝達された第１〜第３セルバランシング制御信号と、上位制御器１１３から伝達されたクラスタバランシング制御信号、即ち基準信号を基に指令値及び／又は制御信号を生成して、生成された指令値及び／又は制御信号を第１相〜第３相クラスタ制御器１２０、１２２、１２４に伝送することができる。第１相〜第３相クラスタ制御器１２０、１２２、１２４は、制御部１１０から伝送された指令値及び／又は制御信号に基づいて第１〜第３スイッチング制御信号を生成して、それぞれの第１〜第３スイッチング制御信号を第１相〜第３相クラスタ１３０、１３２、１３４に伝達することができる。第１相〜第３相クラスタ１３０、１３２、１３４は、第１〜第３スイッチング制御信号によってスイッチング制御される。
整理すると、オフセット値を考慮して脱落が発生しない相クラスタのセル電圧はより低く調節され、脱落が発生した相クラスタのセル電圧はそのまま維持されるようにした後、このように調節された電圧に基づいて生成された指令値及び／又は制御信号による第１相〜第３相クラスタ１３０、１３２、１３４に対するスイッチング制御を介して電力系統の無効電力を補償することができる（Ｓ１８６）。
上記詳細な説明は、あらゆる面で制限的に解釈されてはならず、例示的なものであると考慮されなければならない。本発明の範囲は、添付された請求項の合理的な解釈によって決定されるべきであり、本発明の等価的範囲内での全ての変更は、本発明の範囲に含まれる。

Claims (20)

  1. 電力系統に連系され、前記電力系統の無効電力を補償するための無効電力補償装置において、
    それぞれ複数のセルを含む少なくとも一つ以上の相クラスタと、
    前記少なくとも一つ以上の相クラスタを制御する制御部と、を含み、
    前記制御部は、
    前記少なくとも一つ以上の相クラスタのうち特定相クラスタ内の少なくとも一つのセルが脱落する場合、変調インデックスを用いて前記特定相クラスタを除いた残りの相クラスタ内のセルの電圧を調節するように制御することを特徴とする、無効電力補償装置。
  2. 前記変調インデックスは、次の式により算出される、請求項１に記載の無効電力補償装置。
    ＭＩ＝Ｖａｃ／Ｖｄｃ
    ただし、ＭＩは変調インデックスを表し、Ｖａｃは前記無効電力補償装置で運用可能なピーク電圧を表し、Ｖｄｃは前記少なくとも一つ以上の相クラスタに含まれたセルのうち使用可能な健全なセルの電圧の和を表す。
  3. 前記複数のセルは、前記無効電力補償装置で運用可能なピーク電圧を生成できるｎ個のセルと、脱落を考慮した余分のセルを含む、請求項１又は２に記載の無効電力補償装置。
  4. 前記制御部は、前記余分のセルだけ脱落しても、前記少なくとも一つ以上の相クラスタ間の電圧均衡が維持されるように制御する、請求項３に記載の無効電力補償装置。
  5. 前記制御部は、前記少なくとも一つ以上の相クラスタそれぞれに対する変調インデックスを算出し、前記算出された変調インデックスが同一である場合、前記少なくとも一つ以上の相クラスタに含まれたセルを用いて前記電力系統の無効電力を補償するように制御する、請求項１〜４のいずれか一項に記載の無効電力補償装置。
  6. 前記制御部は、前記算出された変調インデックスが同一でない場合、前記少なくとも一つ以上の相クラスタごとにオフセット値を算出し、前記算出されたオフセット値を前記残りの相クラスタそれぞれのセルの電圧に反映させる、請求項５に記載の無効電力補償装置。
  7. 前記制御部は、前記少なくとも一つ以上の相クラスタそれぞれの健全なセルの個数に基づいて健全なセルの個数が最小である相クラスタを決定し、前記決定された相クラスタのセルの最小個数に基づいて前記少なくとも一つ以上の相クラスタごとにオフセット値を算出する、請求項１〜６のいずれか一項に記載の無効電力補償装置。
  8. 前記制御部は、前記少なくとも一つ以上の相クラスタそれぞれにおいて健全なセルの個数から前記決定された相クラスタのセルの最小個数を減算し、
    前記減算結果を、前記少なくとも一つ以上の相クラスタそれぞれに含まれたセルの総個数で分け、
    前記分けられた結果を各セルの電圧と乗じて、前記少なくとも一つ以上の相クラスタそれぞれのオフセット値を算出する、請求項１〜７のいずれか一項に記載の無効電力補償装置。
  9. 前記制御部は、前記少なくとも一つ以上の相クラスタそれぞれのセルの電圧から前記少なくとも一つ以上の相クラスタごとに算出されたオフセット値を減算する、請求項６〜８のいずれか一項に記載の無効電力補償装置。
  10. 前記制御部は、前記算出されたオフセット値を用いて、前記残りの相クラスタそれぞれのセル電圧が低くなるように制御する、請求項６〜９のいずれか一項に記載の無効電力補償装置。
  11. 前記制御部は、前記算出されたオフセット値を用いて、前記少なくとも一つ以上の相クラスタを制御するための基準信号を生成する、請求項６〜１０のいずれか一項に記載の無効電力補償装置。
  12. 前記制御部は、前記基準信号に基づいて制御信号を生成し、
    前記制御信号に基づいて前記少なくとも一つ以上の相クラスタそれぞれを制御するための第１〜第３スイッチング制御信号をそれぞれ生成する第１相〜第３相クラスタ制御器を更に含む、請求項１１に記載の無効電力補償装置。
  13. 電力系統に連系され、前記電力系統の無効電力を補償するための無効電力補償装置の制御方法において、
    それぞれ複数のセルを含む少なくとも一つ以上の相クラスタのうち特定相クラスタ内の少なくとも一つのセルが脱落する場合、変調インデックスを用いて、前記特定相クラスタを除いた残りの相クラスタ内のセルの電圧を調節するステップと、
    前記特定相クラスタ内のセル電圧と前記調節された残りの相クラスタ内のセル電圧を用いて、前記少なくとも一つ以上の相クラスタを制御するための制御信号を生成するステップと、を含むことを特徴とする、無効電力補償装置の制御方法。
  14. 前記複数のセルは、前記無効電力補償装置で運用可能なピーク電圧を生成できるｎ個のセルと、脱落を考慮した余分のセルを含む、請求項１３に記載の無効電力補償装置の制御方法。
  15. 前記余分のセルだけ脱落しても、前記少なくとも一つ以上の相クラスタ間の電圧均衡が維持されるように制御するステップを更に含む、請求項１４に記載の無効電力補償装置の制御方法。
  16. 前記少なくとも一つ以上の相クラスタそれぞれに対する変調インデックスを算出するステップと、
    前記算出された変調インデックスが同一である場合、前記少なくとも一つ以上の相クラスタに含まれたセルを用いて無効電力を補償するように制御するステップを更に含む、請求項１３〜１５のいずれか一項に記載の無効電力補償装置の制御方法。
  17. 前記算出された変調インデックスが同一でない場合、前記少なくとも一つ以上の相クラスタそれぞれの健全なセルの個数に基づいて健全なセルの個数が最小である相クラスタを決定するステップと、
    前記決定された相クラスタのセルの最小個数に基づいて前記少なくとも一つ以上の相クラスタごとにオフセット値を算出するステップと、
    前記算出されたオフセット値を用いて、前記残りの相クラスタそれぞれのセル電圧を低く調節するステップと、を更に含む、請求項１６に記載の無効電力補償装置の制御方法。
  18. 前記オフセット値を算出するステップは、
    前記少なくとも一つ以上の相クラスタそれぞれにおいて健全なセルの個数から前記決定された相クラスタのセルの最小個数を減算するステップと、
    前記減算結果を、前記少なくとも一つ以上の相クラスタそれぞれに含まれたセルの総個数で分けるステップと、
    前記分けられた結果を各セルの電圧と乗じて、前記少なくとも一つ以上の相クラスタそれぞれでのオフセット値を算出するステップと、を含む、請求項１７に記載の無効電力補償装置の制御方法。
  19. 前記算出されたオフセット値を用いて、前記少なくとも一つ以上の相クラスタを制御するための基準信号を生成するステップを更に含む、請求項１７又は１８に記載の無効電力補償装置の制御方法。
  20. 前記基準信号に基づいて前記制御信号を生成するステップと、
    前記制御信号に基づいて前記少なくとも一つ以上の相クラスタそれぞれを制御するための第１〜第３スイッチング制御信号をそれぞれ生成するステップと、を更に含む、請求項１９に記載の無効電力補償装置の制御方法。
JP2017147555A 2016-12-06 2017-07-31 無効電力補償装置及びその制御方法 Expired - Fee Related JP6392421B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160164802A KR20180064670A (ko) 2016-12-06 2016-12-06 무효전력보상장치 및 그 제어 방법
KR10-2016-0164802 2016-12-06

Publications (2)

Publication Number Publication Date
JP2018093701A true JP2018093701A (ja) 2018-06-14
JP6392421B2 JP6392421B2 (ja) 2018-09-19

Family

ID=59296730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017147555A Expired - Fee Related JP6392421B2 (ja) 2016-12-06 2017-07-31 無効電力補償装置及びその制御方法

Country Status (6)

Country Link
US (1) US9991712B1 (ja)
EP (1) EP3334001B1 (ja)
JP (1) JP6392421B2 (ja)
KR (1) KR20180064670A (ja)
CN (1) CN108155654A (ja)
ES (1) ES2752948T3 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6545426B1 (ja) * 2018-12-25 2019-07-17 三菱電機株式会社 電力変換装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105811794B (zh) * 2016-05-06 2018-03-30 上海海事大学 多电平逆变器的参考电压信号重构的容错控制方法
KR101923690B1 (ko) * 2016-11-11 2018-11-29 엘에스산전 주식회사 전력보상장치의 서브모듈성능시험을 위한 합성시험회로 및 그 시험방법
US11652463B2 (en) 2018-06-14 2023-05-16 International Business Machines Corporation Electrically tunable surface acoustic wave resonator
US11121551B2 (en) * 2018-08-23 2021-09-14 Smart Wires Inc. Modular time synchronized injection modules
KR20240015072A (ko) 2021-06-01 2024-02-02 이-피스 효율적인 에너지 수확 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011250534A (ja) * 2010-05-25 2011-12-08 Toshiba Corp 電力変換装置
JP2014082809A (ja) * 2012-10-12 2014-05-08 Hitachi Ltd 電力変換装置及び電力変換方法
US20150162848A1 (en) * 2012-08-07 2015-06-11 Abb Ab Method and device for controlling a multilevel converter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642275A (en) 1995-09-14 1997-06-24 Lockheed Martin Energy System, Inc. Multilevel cascade voltage source inverter with seperate DC sources
US5986909A (en) * 1998-05-21 1999-11-16 Robicon Corporation Multiphase power supply with plural series connected cells and failed cell bypass
US6072302A (en) * 1998-08-26 2000-06-06 Northrop Grumman Corporation Integrated control system and method for controlling mode, synchronization, power factor, and utility outage ride-through for micropower generation systems
BR9907351A (pt) * 1999-12-22 2001-08-07 Ericsson Telecomunicacoees S A Método e circuito de controle para retificador do tipo elevador trifásico de três nìveis
KR20110120967A (ko) * 2009-02-27 2011-11-04 에이비비 리써치 리미티드 통합된 전압원 변환기를 구비한 하이브리드 배전 변압기
KR101149203B1 (ko) 2010-07-01 2012-05-25 한국전력공사 무효전력 보상제어기의 전류 제한 장치 및 방법
US8866340B2 (en) * 2011-05-04 2014-10-21 King Fahd University Of Petroleum And Minerals Supercapacitor-based grid fault ride-through system
US8976554B2 (en) * 2012-09-18 2015-03-10 Siemens Corporation Control for fault-bypass of cascaded multi-level inverter
WO2014146721A1 (en) * 2013-03-22 2014-09-25 Abb Ab Bipolar double voltage cell and multilevel converter with such a cell
JP6158099B2 (ja) * 2014-01-07 2017-07-05 株式会社日立製作所 電力変換装置およびその制御方法
GB201610369D0 (en) * 2016-06-15 2016-07-27 Rolls Royce Plc Control of an electrical converter
CN106026121A (zh) * 2016-06-24 2016-10-12 黑龙江特通电气股份有限公司 低压补偿通用型控制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011250534A (ja) * 2010-05-25 2011-12-08 Toshiba Corp 電力変換装置
US20150162848A1 (en) * 2012-08-07 2015-06-11 Abb Ab Method and device for controlling a multilevel converter
JP2014082809A (ja) * 2012-10-12 2014-05-08 Hitachi Ltd 電力変換装置及び電力変換方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6545426B1 (ja) * 2018-12-25 2019-07-17 三菱電機株式会社 電力変換装置
WO2020136698A1 (ja) * 2018-12-25 2020-07-02 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
JP6392421B2 (ja) 2018-09-19
EP3334001B1 (en) 2019-08-21
EP3334001A1 (en) 2018-06-13
CN108155654A (zh) 2018-06-12
US20180159328A1 (en) 2018-06-07
KR20180064670A (ko) 2018-06-15
ES2752948T3 (es) 2020-04-06
US9991712B1 (en) 2018-06-05

Similar Documents

Publication Publication Date Title
JP6392421B2 (ja) 無効電力補償装置及びその制御方法
CN106030955B (zh) 包括模块化多电平转换器的能量存储系统
KR101847490B1 (ko) 전기 전력 네트워크들에서 넌-액티브 전류들을 보상하기 위한 방법 및 장치
TWI533553B (zh) 功率流管理方法與控制器
Bhosale et al. A novel control strategy to achieve SOC balancing for batteries in a DC microgrid without droop control
EP2589127A1 (en) A multi-terminal dc transmission system and method and means for control thereof
WO2015178376A1 (ja) 直流送電電力変換装置および直流送電電力変換方法
KR102476394B1 (ko) 하이브리드 ａｃ/ｄｃ 마이크로그리드의 분산 제어 시스템
AU2014410506B2 (en) Control of a microgrid
US9935463B2 (en) Redundant point of common coupling (PCC) to reduce risk of microgrid's islanding
CN107947623A (zh) 一种负载不平衡条件下双向ac/dc变换器的多模态自治运行控制方法
Ding et al. Superimposed frequency adaptive droop control strategy with balanced battery state of charge for distributed battery energy system
Plihal et al. A study on the implementation of HVDC for Power system interconnection
JP7252878B2 (ja) 電源装置
JP3911175B2 (ja) 電圧変動補償装置
JP2020120465A (ja) 電力変換システム
JP4010999B2 (ja) 電圧変動補償装置
KR102369643B1 (ko) 무효전력 보상 장치 및 그의 운전 시험 제어 방법
Singh et al. Mitigation of Voltage Imbalance and Improving the Reliability of a Bipolar DC Microgrid using a Multiport Compensator
Das et al. Supercapacitor Assisted DC Microgrid Voltage Regulation Using Multipoint Droop Control Mechanism
KR102524800B1 (ko) 모듈형 멀티레벨 컨버터 및 그의 동작 방법
JP2012121531A (ja) 交流き電用インバータ制御装置および制御方法
Kaviri et al. A hierarchical control scheme to integrate the telecom backup systems into microgrid
Mueller et al. System Integration Analysis for Modular Solid-State Substations
Heo et al. Sustainable Islanding System Based on Dual Power Inverters with Cooperative Generator

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180822

R150 Certificate of patent or registration of utility model

Ref document number: 6392421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees