JP2019062090A - Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法 - Google Patents

Abstract

【課題】走査アンテナのコストを低減させる、および、走査アンテナのコストを低減させることができるＴＦＴ基板を提供する。【解決手段】ＴＦＴ基板（１０１）は、それぞれが、ＴＦＴ（１０）と、ＴＦＴのドレイン電極（７Ｄ）に電気的に接続されたパッチ電極（１５）とを有する複数のアンテナ単位領域（Ｕ）を有する。ＴＦＴ基板は、ＴＦＴのソース電極（７Ｓ）を含むソースメタル層（７）と、ソースメタル層上に形成され、ＴＦＴのゲート電極（３Ｇ）を含むゲートメタル層（３）と、ＴＦＴの半導体層（５）と、半導体層とゲートメタル層との間に形成されたゲート絶縁層（４）とを有し、ソースメタル層は、パッチ電極をさらに含む。ＴＦＴ基板は、非送受信領域（Ｒ２）に配置されたソース端子部（ＳＴ）をさらに有し、ゲートメタル層は、ソース端子部のソース端子用上部接続部（３ｓＡ）をさらに含む。【選択図】図３

Description

本発明は、走査アンテナに関し、特に、アンテナ単位（「素子アンテナ」ということもある。）が液晶容量を有する走査アンテナ（「液晶アレイアンテナ」ということもある。）、そのような走査アンテナに用いられるＴＦＴ基板、およびそのようなＴＦＴ基板の製造方法に関する。

移動体通信や衛星放送用のアンテナは、ビームの方向を変えられる（「ビーム走査」または「ビームステアリング」と言われる。）機能を必要とする。このような機能を有するアンテナ（以下、「走査アンテナ（ｓｃａｎｎｅｄ ａｎｔｅｎｎａ）」という。）として、アンテナ単位を備えるフェイズドアレイアンテナが知られている。しかしながら、従来のフェイズドアレイアンテナは高価であり、民生品への普及の障害となっている。特に、アンテナ単位の数が増えると、コストが著しく上昇する。

そこで、液晶材料（ネマチック液晶、高分子分散液晶を含む）の大きな誘電異方性（複屈折率）を利用した走査アンテナが提案されている（特許文献１〜５および非特許文献１）。液晶材料の誘電率は周波数分散を有するので、本明細書において、マイクロ波の周波数帯における誘電率（「マイクロ波に対する誘電率」ということもある。）を特に「誘電率Ｍ（ε_M）」と表記することにする。

特許文献３および非特許文献１には、液晶表示装置（以下、「ＬＣＤ」という。）の技術を利用することによって低価格な走査アンテナが得られると記載されている。

本出願人は、従来のＬＣＤの製造技術を利用して量産することが可能な走査アンテナを開発している。本出願人による特許文献６は、従来のＬＣＤの製造技術を利用して量産することが可能な走査アンテナ、そのような走査アンテナに用いられるＴＦＴ基板ならびにそのような走査アンテナの製造方法および駆動方法を開示している。参考のために、特許文献６の開示内容の全てを本明細書に援用する。

特開２００７−１１６５７３号公報 特開２００７−２９５０４４号公報 特表２００９−５３８５６５号公報 特表２０１３−５３９９４９号公報 国際公開第２０１５／１２６５５０号 国際公開第２０１７／０６１５２７号

Ｒ． Ａ． Ｓｔｅｖｅｎｓｏｎ ｅｔ ａｌ．， "Ｒｅｔｈｉｎｋｉｎｇ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ：Ａｄｖａｎｃｅｄ Ａｎｔｅｎｎａ Ｄｅｓｉｇｎ ｕｓｉｎｇ ＬＣＤ Ｔｅｃｈｎｏｌｏｇｙ"， ＳＩＤ ２０１５ ＤＩＧＥＳＴ， ｐｐ．８２７−８３０． Ｍ． ＡＮＤＯ ｅｔ ａｌ．， "Ａ Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ ｆｏｒ １２ＧＨｚ Ｓａｔｅｌｌｉｔｅ ＴＶ Ｒｅｃｅｐｔｉｏｎ"， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｆ Ａｎｔｅｎｎａｓ ａｎｄ Ｐｒｏｐａｇａｔｉｏｎ， Ｖｏｌ． ＡＰ−３３， Ｎｏ．１２， ｐｐ． １３４７−１３５３ （１９８５）．

本発明者は、特許文献６に記載の走査アンテナのコストを低減させるために、種々の構造を検討した。本発明は、走査アンテナのコストを低減させること、および、走査アンテナのコストを低減させることができるＴＦＴ基板を提供することを目的とする。

本発明の実施形態によるＴＦＴ基板は、誘電体基板と、前記誘電体基板上に配列された複数のアンテナ単位領域とを有し、前記複数のアンテナ単位領域のそれぞれは、ＴＦＴと、前記ＴＦＴのドレイン電極に電気的に接続されたパッチ電極とを有し、前記複数のアンテナ単位領域を含む送受信領域と、前記送受信領域以外の領域に位置する非送受信領域とを備えるＴＦＴ基板であって、前記誘電体基板に支持され、前記ＴＦＴのソース電極、前記ドレイン電極、および前記ソース電極に接続されたソースバスラインを含むソースメタル層と、前記ソースメタル層上に形成され、前記ＴＦＴのゲート電極および前記ゲート電極に接続されたゲートバスラインを含むゲートメタル層と、前記誘電体基板に支持された、前記ＴＦＴの半導体層と、前記半導体層と前記ゲートメタル層との間に形成されたゲート絶縁層とを有し、前記ソースメタル層は、前記パッチ電極をさらに含み、前記非送受信領域に配置されたソース端子部をさらに有し、前記ソース端子部は、前記ソースメタル層に含まれ、前記ソースバスラインと電気的に接続されたソース端子用下部接続部と、前記ゲート絶縁層に形成され、前記ソース端子用下部接続部に達する第１開口部と、前記第１開口部内で前記ソース端子用下部接続部と接続されているソース端子用上部接続部とを有し、前記ゲートメタル層は、前記ソース端子用上部接続部をさらに含む。

ある実施形態において、前記ゲートメタル層は、ＭｏＮｂＮｉ層、ＭｏＮｂ層、ＭｏＷ層、Ｗ層、Ｔａ層、およびＴｉ層からなる群から選択される１つの層または２以上の層の積層から形成されている第１導電層と、前記第１導電層上に形成され、透明導電層を含む第２導電層とを含む。

ある実施形態において、前記ソース端子用上部接続部は、前記第１導電層と前記第２導電層とを含み、前記ソース端子用上部接続部の前記第１導電層の側面と、前記ソース端子用上部接続部の前記第２導電層の側面とは整合している。

ある実施形態において、前記ＴＦＴ基板は、前記ゲート絶縁層に形成され、前記パッチ電極に達する第２開口部と、前記第２開口部内で露出されている前記パッチ電極を覆う接続部とをさらに有し、前記ゲートメタル層は、前記接続部をさらに含む。

ある実施形態において、前記接続部は、前記第１導電層と前記第２導電層とを含み、前記接続部の前記第１導電層の側面と、前記接続部の前記第２導電層の側面とは整合している。

ある実施形態において、前記ＴＦＴ基板は、前記非送受信領域に配置されたゲート−ソース接続部をさらに有し、前記ゲート−ソース接続部は、前記ソースメタル層に含まれ、前記ソースバスラインと電気的に分離されたゲート下部接続配線と、前記ゲート絶縁層に形成され、前記ゲート下部接続配線に達する第３開口部と、前記ゲートメタル層に含まれ、前記ゲートバスラインと電気的に接続され、前記第３開口部内で前記ゲート下部接続配線と接続されているゲートバスライン接続部とを有する。

ある実施形態において、前記ＴＦＴ基板は、前記非送受信領域に配置されたゲート端子部をさらに有し、前記ゲート端子部は、前記ソースメタル層に含まれ、前記ゲート下部接続配線と電気的に接続されたゲート端子用下部接続部と、前記ゲート絶縁層に形成され、前記ゲート端子用下部接続部に達する第４開口部と、前記ゲートメタル層に含まれ、前記第４開口部内で前記ゲート端子用下部接続部と接続されているゲート端子用上部接続部と
を有する。

本発明の実施形態による走査アンテナは、上記のいずれかのＴＦＴ基板と、前記ＴＦＴ基板と対向するように配置されたスロット基板と、前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板とを備え、前記ＴＦＴ基板は、前記ゲートメタル層を覆う第１配向膜をさらに有し、前記スロット基板は、さらなる誘電体基板と、前記さらなる誘電体基板の前記液晶層側の表面に形成されたスロット電極と、前記スロット電極を覆う第２配向膜とを有し、前記スロット電極は複数のスロットを有し、前記複数のスロットのそれぞれは、前記ＴＦＴ基板の前記複数のアンテナ単位領域のそれぞれにおける前記パッチ電極に対応して配置されている。

本発明の実施形態によるＴＦＴ基板の製造方法は、上記のいずれかのＴＦＴ基板の製造方法であって、前記誘電体基板上にソース用導電膜を形成する工程Ａと、前記ソース用導電膜をパターニングすることにより、前記ソースメタル層を形成する工程Ｂと、前記ソースメタル層を覆うゲート絶縁膜を堆積する工程Ｃと、前記ゲート絶縁膜のエッチングを行うことによって、前記ゲート絶縁層を得る工程Ｄと、前記ゲート絶縁層上にゲート用導電膜を形成する工程Ｅと、前記ゲート用導電膜をパターニングすることにより、前記ゲートメタル層を形成する工程Ｆとを包含する、ＴＦＴ基板の製造方法。

ある実施形態において、前記工程Ｅは、前記ゲート絶縁層上に第１導電膜を形成する工程と、前記第１導電膜上に第２導電膜を形成する工程とを包含し、前記工程Ｆは、前記第１導電膜および前記第２導電膜を同一のエッチングマスクを用いてエッチングする工程と包含する。

ある実施形態において、前記第１導電膜は、ＭｏＮｂＮｉ膜、ＭｏＮｂ膜、ＭｏＷ膜、Ｗ膜、Ｔａ膜、およびＴｉ膜からなる群から選択される１つの膜または２以上の膜の積層から形成されており、前記第２導電膜は、透明導電膜を含む。

本発明の実施形態によると、走査アンテナのコストを低減させることができる、および、走査アンテナのコストを低減させることができるＴＦＴ基板が提供される。

本発明の実施形態による走査アンテナ１０００の一部を模式的に示す断面図である。 （ａ）および（ｂ）は、それぞれ、走査アンテナ１０００が備えるＴＦＴ基板１０１およびスロット基板２０１を示す模式的な平面図である。 （ａ）は、ＴＦＴ基板１０１の送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図であり、（ｂ）および（ｃ）は、ＴＦＴ基板１０１の非送受信領域Ｒ２の模式的な平面図である。 （ａ）は、ＴＦＴ基板１０１の送受信領域Ｒ１の模式的な断面図であり、（ｂ）〜（ｅ）は、ＴＦＴ基板１０１の非送受信領域Ｒ２の模式的な断面図である。 （ａ）〜（ｃ）は、ＴＦＴ基板１０１の非送受信領域Ｒ２の模式的な断面図である。 走査アンテナ１０００が備える液晶パネル１００Ａの構造を示す断面図である。 （ａ）は、スロット基板２０１を模式的に示す断面図であり、（ｂ）は、ＴＦＴ基板１０１の第１トランスファー端子部ＰＴ１と、スロット基板２０１の端子部ＩＴとを接続するトランスファー部を説明するための模式的な断面図である。 （ａ）〜（ｅ）は、ＴＦＴ基板１０１の製造方法を説明するための模式的な断面図である。 （ａ）〜（ｃ）は、ＴＦＴ基板１０１の製造方法を説明するための模式的な断面図である。 （ａ）は、変形例１のＴＦＴ基板１０１ａの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図であり、（ｂ）および（ｃ）は、ＴＦＴ基板１０１ａの非送受信領域Ｒ２の模式的な平面図である。 （ａ）〜（ｄ）は、ＴＦＴ基板１０１ａの模式的な断面図である。 ＴＦＴ基板１０１ａの第１トランスファー端子部ＰＴ１と、スロット基板２０１の端子部ＩＴとを接続するトランスファー部を説明するための模式的な断面図である。 （ａ）〜（ｃ）は、ＴＦＴ基板１０１ａの製造方法を説明するための模式的な断面図である。 （ａ）は、変形例２のＴＦＴ基板１０１ｂの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図であり、（ｂ）および（ｃ）は、ＴＦＴ基板１０１ｂの非送受信領域Ｒ２の模式的な平面図である。 ＴＦＴ基板１０１ｂの模式的な断面図である。 （ａ）〜（ｅ）は、ＴＦＴ基板１０１ｂの製造方法を説明するための模式的な断面図である。 （ａ）〜（ｃ）は、ＴＦＴ基板１０１ｂの製造方法を説明するための模式的な断面図である。 （ａ）は、変形例３のＴＦＴ基板１０１ｃの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図であり、（ｂ）および（ｃ）は、ＴＦＴ基板１０１ｃの非送受信領域Ｒ２の模式的な平面図である。

以下で、図面を参照しながら本発明の実施形態による走査アンテナ、走査アンテナの製造方法、および走査アンテナに用いられるＴＦＴ基板を説明する。なお、本発明は以下で例示する実施形態に限られない。また、本発明の実施形態は図面に限定されるものではない。例えば、断面図における層の厚さ、平面図における導電部および開口部のサイズ等は例示である。

＜走査アンテナの基本構造＞
液晶材料の大きな誘電率Ｍ（ε_M）の異方性（複屈折率）を利用したアンテナ単位を用いた走査アンテナは、ＬＣＤパネルの画素に対応付けられるアンテナ単位の各液晶層に印加する電圧を制御し、各アンテナ単位の液晶層の実効的な誘電率Ｍ（ε_M）を変化させることによって、静電容量の異なるアンテナ単位で２次元的なパターンを形成する（ＬＣＤによる画像の表示に対応する。）。アンテナから出射される、または、アンテナによって受信される電磁波（例えば、マイクロ波）には、各アンテナ単位の静電容量に応じた位相差が与えられ、静電容量の異なるアンテナ単位によって形成された２次元的なパターンに応じて、特定の方向に強い指向性を有することになる（ビーム走査）。例えば、アンテナから出射される電磁波は、入力電磁波が各アンテナ単位に入射し、各アンテナ単位で散乱された結果得られる球面波を、各アンテナ単位によって与えられる位相差を考慮して積分することによって得られる。各アンテナ単位が、「フェイズシフター：ｐｈａｓｅ ｓｈｉｆｔｅｒ」として機能していると考えることもできる。液晶材料を用いた走査アンテナの基本的な構造および動作原理については、特許文献１〜４および非特許文献１、２を参照されたい。非特許文献２は、らせん状のスロットが配列された走査アンテナの基本的な構造を開示している。参考のために、特許文献１〜４および非特許文献１、２の開示内容の全てを本明細書に援用する。

なお、本発明の実施形態による走査アンテナにおけるアンテナ単位はＬＣＤパネルの画素に類似してはいるものの、ＬＣＤパネルの画素の構造とは異なっているし、複数のアンテナ単位の配列もＬＣＤパネルにおける画素の配列とは異なっている。後に詳細に説明する第１の実施形態の走査アンテナ１０００を示す図１を参照して、本発明の実施形態による走査アンテナの基本構造を説明する。走査アンテナ１０００は、スロットが同心円状に配列されたラジアルインラインスロットアンテナであるが、本発明の実施形態による走査アンテナはこれに限られず、例えば、スロットの配列は、公知の種々の配列であってよい。特に、スロットおよび／またはアンテナ単位の配列について、特許文献５の全ての開示内容を参考のために本明細書に援用する。

図１は、本実施形態の走査アンテナ１０００の一部を模式的に示す断面図であり、同心円状に配列されたスロットの中心近傍に設けられた給電ピン７２（図２（ｂ）参照）から半径方向に沿った断面の一部を模式的に示す。

走査アンテナ１０００は、ＴＦＴ基板１０１と、スロット基板２０１と、これらの間に配置された液晶層ＬＣと、スロット基板２０１と、空気層５４を介して対向するように配置された反射導電板６５とを備えている。走査アンテナ１０００は、ＴＦＴ基板１０１側からマイクロ波を送受信する。

ＴＦＴ基板１０１は、ガラス基板などの誘電体基板１と、誘電体基板１上に形成された複数のパッチ電極１５と、複数のＴＦＴ１０とを有している。各パッチ電極１５は、対応するＴＦＴ１０に接続されている。各ＴＦＴ１０は、ゲートバスラインとソースバスラインとに接続されている。

スロット基板２０１は、ガラス基板などの誘電体基板５１と、誘電体基板５１の液晶層ＬＣ側に形成されたスロット電極５５とを有している。スロット電極５５は複数のスロット５７を有している。

スロット基板２０１と、空気層５４を介して対向するように反射導電板６５が配置されている。空気層５４に代えて、マイクロ波に対する誘電率Ｍが小さい誘電体（例えば、ＰＴＦＥなどのフッ素樹脂）で形成された層を用いることができる。スロット電極５５と反射導電板６５と、これらの間の誘電体基板５１および空気層５４とが導波路３０１として機能する。

パッチ電極１５と、スロット５７を含むスロット電極５５の部分と、これらの間の液晶層ＬＣとがアンテナ単位Ｕを構成する。各アンテナ単位Ｕにおいて、１つのパッチ電極１５が１つのスロット５７を含むスロット電極５５の部分と液晶層ＬＣを介して対向しており、液晶容量を構成している。また、各アンテナ単位Ｕは、液晶容量と電気的に並列に接続された補助容量（例えば図３参照）を有している。走査アンテナ１０００のアンテナ単位Ｕと、ＬＣＤパネルにおける画素とは似た構成を有している。しかしながら、走査アンテナ１０００は、ＬＣＤパネルと多くの相違点を有している。

まず、走査アンテナ１０００の誘電体基板１、５１に求められる性能は、ＬＣＤパネルの基板に求められる性能と異なる。

一般にＬＣＤパネルには、可視光に透明な基板が用いられ、例えば、ガラス基板またはプラスチック基板が用いられる。反射型のＬＣＤパネルにおいては、背面側の基板には透明性が必要ないので、半導体基板が用いられることもある。これに対し、アンテナ用の誘電体基板１、５１としては、マイクロ波に対する誘電損失（マイクロ波に対する誘電正接をｔａｎδ_Mと表すことにする。）が小さいことが好ましい。誘電体基板１、５１のｔａｎδ_Mは、概ね０．０３以下であることが好ましく、０．０１以下がさらに好ましい。具体的には、ガラス基板またはプラスチック基板を用いることができる。ガラス基板はプラスチック基板よりも寸法安定性、耐熱性に優れ、ＴＦＴ、配線、電極等の回路要素をＬＣＤ技術を用いて形成するのに適している。例えば、導波路を形成する材料が空気とガラスである場合、ガラスの方が上記誘電損失が大きいため、ガラスがより薄い方が導波ロスを減らすことができるとの観点から、好ましくは４００μｍ以下であり、３００μｍ以下がさらに好ましい。下限は特になく、製造プロセスにおいて、割れることなくハンドリングできればよい。

電極に用いられる導電材料も異なる。ＬＣＤパネルの画素電極や対向電極には透明導電膜としてＩＴＯ膜が用いられることが多い。しかしながら、ＩＴＯはマイクロ波に対するｔａｎδ_Mが大きく、アンテナにおける導電層として用いることができない。スロット電極５５は、反射導電板６５とともに導波路３０１の壁として機能する。したがって、導波路３０１の壁におけるマイクロ波の透過を抑制するためには、導波路３０１の壁の厚さ、すなわち、金属層（Ｃｕ層またはＡｌ層）の厚さは大きいことが好ましい。金属層の厚さが表皮深さの３倍であれば、電磁波は１／２０（−２６ｄＢ）に減衰され、５倍であれば１／１５０（−４３ｄＢ）程度に減衰されることが知られている。したがって、金属層の厚さが表皮深さの５倍であれば、電磁波の透過率を１％に低減することができる。例えば、１０ＧＨｚのマイクロ波に対しては、厚さが３．３μｍ以上のＣｕ層、および厚さが４．０μｍ以上のＡｌ層を用いると、マイクロ波を１／１５０まで低減することができる。また、３０ＧＨｚのマイクロ波に対しては、厚さが１．９μｍ以上のＣｕ層、および厚さが２．３μｍ以上のＡｌ層を用いると、マイクロ波を１／１５０まで低減することができる。このように、スロット電極５５は、比較的厚いＣｕ層またはＡｌ層で形成することが好ましい。Ｃｕ層またはＡｌ層の厚さに上限は特になく、成膜時間やコストを考慮して、適宜設定され得る。Ｃｕ層を用いると、Ａｌ層を用いるよりも薄くできるという利点が得られる。比較的厚いＣｕ層またはＡｌ層の形成は、ＬＣＤの製造プロセスで用いられる薄膜堆積法だけでなく、Ｃｕ箔またはＡｌ箔を基板に貼り付ける等、他の方法を採用することもできる。金属層の厚さは、例えば、２μｍ以上３０μｍ以下である。薄膜堆積法を用いて形成する場合、金属層の厚さは５μｍ以下であることが好ましい。なお、反射導電板６５は、例えば、厚さが数ｍｍのアルミニウム板、銅板などを用いることができる。

パッチ電極１５は、スロット電極５５のように導波路３０１を構成する訳ではないので、スロット電極５５よりも厚さが小さいＣｕ層またはＡｌ層を用いることができる。ただし、スロット電極５５のスロット５７付近の自由電子の振動がパッチ電極１５内の自由電子の振動を誘起する際に熱に変わるロスを避けるために、抵抗が低い方が好ましい。量産性の観点からはＣｕ層よりもＡｌ層を用いることが好ましく、Ａｌ層の厚さは例えば０．３μｍ以上２μｍ以下が好ましい。

また、アンテナ単位Ｕの配列ピッチは、画素ピッチと大きく異なる。例えば、１２ＧＨｚ（Ｋｕ ｂａｎｄ）のマイクロ波用のアンテナを考えると、波長λは、例えば２５ｍｍである。そうすると、特許文献４に記載されているように、アンテナ単位Ｕのピッチはλ／４以下および／またはλ／５以下であるので、６．２５ｍｍ以下および／または５ｍｍ以下ということになる。これはＬＣＤパネルの画素のピッチと比べて１０倍以上大きい。したがって、アンテナ単位Ｕの長さおよび幅もＬＣＤパネルの画素長さおよび幅よりも約１０倍大きいことになる。

もちろん、アンテナ単位Ｕの配列はＬＣＤパネルにおける画素の配列と異なり得る。ここでは、同心円状に配列した例（例えば、特開２００２−２１７６４０号公報参照）を示すが、これに限られず、例えば、非特許文献２に記載されているように、らせん状に配列されてもよい。さらに、特許文献４に記載されているようにマトリクス状に配列してもよい。

走査アンテナ１０００の液晶層ＬＣの液晶材料に求められる特性は、ＬＣＤパネルの液晶材料に求められる特性と異なる。ＬＣＤパネルは画素の液晶層の屈折率変化によって、可視光（波長３８０ｎｍ〜８３０ｎｍ）の偏光に位相差を与えることによって、偏光状態を変化させる（例えば、直線偏光の偏光軸方向を回転させる、または、円偏光の円偏光度を変化させる）ことによって、表示を行う。これに対して実施形態による走査アンテナ１０００は、アンテナ単位Ｕが有する液晶容量の静電容量値を変化させることによって、各パッチ電極から励振（再輻射）されるマイクロ波の位相を変化させる。したがって、液晶層は、マイクロ波に対する誘電率Ｍ（ε_M）の異方性（Δε_M）が大きいことが好ましく、ｔａｎδ_Mは小さいことが好ましい。例えば、Ｍ． Ｗｉｔｔｅｋ ｅｔ ａｌ．， ＳＩＤ ２０１５ ＤＩＧＥＳＴｐｐ．８２４−８２６に記載のΔε_Mが４以上で、ｔａｎδ_Mが０．０２以下（いずれも１９Ｇｚの値）を好適に用いることができる。この他、九鬼、高分子５５巻８月号ｐｐ．５９９−６０２（２００６）に記載のΔε_Mが０．４以上、ｔａｎδ_Mが０．０４以下の液晶材料を用いることができる。

一般に液晶材料の誘電率は周波数分散を有するが、マイクロ波に対する誘電異方性Δε_Mは、可視光に対する屈折率異方性Δｎと正の相関がある。したがって、マイクロ波に対するアンテナ単位用の液晶材料は、可視光に対する屈折率異方性Δｎが大きい材料が好ましいと言える。ＬＣＤ用の液晶材料の屈折率異方性Δｎは５５０ｎｍの光に対する屈折率異方性で評価される。ここでも５５０ｎｍの光に対するΔｎ（複屈折率）を指標に用いると、Δｎが０．３以上、好ましくは０．４以上のネマチック液晶が、マイクロ波に対するアンテナ単位用に用いられる。Δｎに特に上限はない。ただし、Δｎが大きい液晶材料は極性が強い傾向にあるので、信頼性を低下させる恐れがある。信頼性の観点からは、Δｎは０．４以下であることが好ましい。液晶層の厚さは、例えば、１μｍ〜５００μｍである。

以下、本発明の実施形態による走査アンテナの構造および製造方法をより詳細に説明する。

まず、図１および図２を参照する。図１は詳述した様に走査アンテナ１０００の中心付近の模式的な部分断面図であり、図２（ａ）および（ｂ）は、それぞれ、走査アンテナ１０００が備えるＴＦＴ基板１０１およびスロット基板２０１を示す模式的な平面図である。

走査アンテナ１０００は２次元に配列された複数のアンテナ単位Ｕを有しており、ここで例示する走査アンテナ１０００では、複数のアンテナ単位が同心円状に配列されている。以下の説明においては、アンテナ単位Ｕに対応するＴＦＴ基板１０１の領域およびスロット基板２０１の領域を「アンテナ単位領域」と呼び、アンテナ単位と同じ参照符号Ｕを付すことにする。また、図２（ａ）および（ｂ）に示す様に、ＴＦＴ基板１０１およびスロット基板２０１において、２次元的に配列された複数のアンテナ単位領域によって画定される領域を「送受信領域Ｒ１」と呼び、送受信領域Ｒ１以外の領域を「非送受信領域Ｒ２」と呼ぶ。非送受信領域Ｒ２には、端子部、駆動回路などが設けられる。

図２（ａ）は、走査アンテナ１０００が備えるＴＦＴ基板１０１を示す模式的な平面図である。

図示する例では、ＴＦＴ基板１０１の法線方向から見たとき、送受信領域Ｒ１はドーナツ状である。非送受信領域Ｒ２は、送受信領域Ｒ１の中心部に位置する第１非送受信領域Ｒ２ａと、送受信領域Ｒ１の周縁部に位置する第２非送受信領域Ｒ２ｂとを含む。送受信領域Ｒ１の外径は、例えば２００ｍｍ〜１５００ｍｍで、通信量などに応じて設定される。

ＴＦＴ基板１０１の送受信領域Ｒ１には、誘電体基板１に支持された複数のゲートバスラインＧＬおよび複数のソースバスラインＳＬが設けられ、これらの配線によってアンテナ単位領域Ｕが規定されている。アンテナ単位領域Ｕは、送受信領域Ｒ１において、例えば同心円状に配列されている。アンテナ単位領域Ｕのそれぞれは、ＴＦＴと、ＴＦＴに電気的に接続されたパッチ電極とを含んでいる。ＴＦＴのソース電極はソースバスラインＳＬに、ゲート電極はゲートバスラインＧＬにそれぞれ電気的に接続されている。また、ドレイン電極は、パッチ電極と電気的に接続されている。

非送受信領域Ｒ２（Ｒ２ａ、Ｒ２ｂ）には、送受信領域Ｒ１を包囲するようにシール領域Ｒｓが配置されている。シール領域Ｒｓにはシール材（不図示）が付与されている。シール材は、ＴＦＴ基板１０１およびスロット基板２０１を互いに接着させるとともに、これらの基板１０１、２０１の間に液晶を封入する。

非送受信領域Ｒ２のうちシール領域Ｒｓの外側には、ゲート端子部ＧＴ、ゲートドライバＧＤ、ソース端子部ＳＴおよびソースドライバＳＤが設けられている。ゲートバスラインＧＬのそれぞれはゲート端子部ＧＴを介してゲートドライバＧＤに接続されている。ソースバスラインＳＬのそれぞれはソース端子部ＳＴを介してソースドライバＳＤに接続されている。なお、この例では、ソースドライバＳＤおよびゲートドライバＧＤは誘電体基板１上に形成されているが、これらのドライバの一方または両方は他の誘電体基板上に設けられていてもよい。

非送受信領域Ｒ２には、また、複数のトランスファー端子部ＰＴが設けられている。トランスファー端子部ＰＴは、スロット基板２０１のスロット電極５５（図２（ｂ））と電気的に接続される。本明細書では、トランスファー端子部ＰＴとスロット電極５５との接続部を「トランスファー部」と称する。図示するように、トランスファー端子部ＰＴ（トランスファー部）は、シール領域Ｒｓ内に配置されてもよい。この場合、シール材として導電性粒子を含有する樹脂を用いてもよい。これにより、ＴＦＴ基板１０１とスロット基板２０１との間に液晶を封入させるとともに、トランスファー端子部ＰＴとスロット基板２０１のスロット電極５５との電気的な接続を確保できる。この例では、第１非送受信領域Ｒ２ａおよび第２非送受信領域Ｒ２ｂの両方にトランスファー端子部ＰＴが配置されているが、いずれか一方のみに配置されていてもよい。

なお、トランスファー端子部ＰＴ（トランスファー部）は、シール領域Ｒｓ内に配置されていなくてもよい。例えば非送受信領域Ｒ２のうちシール領域Ｒｓの外側に配置されていてもよい。

図２（ｂ）は、走査アンテナ１０００におけるスロット基板２０１を例示する模式的な平面図であり、スロット基板２０１の液晶層ＬＣ側の表面を示している。

スロット基板２０１では、誘電体基板５１上に、送受信領域Ｒ１および非送受信領域Ｒ２に亘ってスロット電極５５が形成されている。

スロット基板２０１の送受信領域Ｒ１では、スロット電極５５には複数のスロット５７が配置されている。スロット５７は、ＴＦＴ基板１０１におけるアンテナ単位領域Ｕに対応して配置されている。図示する例では、複数のスロット５７は、ラジアルインラインスロットアンテナを構成するように、互いに概ね直交する方向に延びる一対のスロット５７が同心円状に配列されている。互いに概ね直交するスロットを有するので、走査アンテナ１０００は、円偏波を送受信することができる。

非送受信領域Ｒ２には、複数の、スロット電極５５の端子部ＩＴが設けられている。端子部ＩＴは、ＴＦＴ基板１０１のトランスファー端子部ＰＴ（図２（ａ））と電気的に接続される。この例では、端子部ＩＴは、シール領域Ｒｓ内に配置されており、導電性粒子を含有するシール材によって対応するトランスファー端子部ＰＴと電気的に接続される。

また、第１非送受信領域Ｒ２ａにおいて、スロット基板２０１の裏面側に給電ピン７２が配置されている。給電ピン７２によって、スロット電極５５、反射導電板６５および誘電体基板５１で構成された導波路３０１にマイクロ波が挿入される。給電ピン７２は給電装置７０に接続されている。給電は、スロット５７が配列された同心円の中心から行う。給電の方式は、直結給電方式および電磁結合方式のいずれであってもよく、公知の給電構造を採用することができる。

図２（ａ）および（ｂ）では、シール領域Ｒｓは、送受信領域Ｒ１を含む比較的狭い領域を包囲するように設けた例を示したが、これに限られない。特に、送受信領域Ｒ１の外側に設けられるシール領域Ｒｓは、送受信領域Ｒ１から一定以上の距離を持つように、例えば、誘電体基板１および／または誘電体基板５１の辺の近傍に設けてもよい。もちろん、非送受信領域Ｒ２に設けられる、例えば端子部や駆動回路は、シール領域Ｒｓの外側（すなわち、液晶層が存在しない側）に形成してもよい。送受信領域Ｒ１から一定以上の離れた位置にシール領域Ｒｓを形成することによって、シール材（特に、硬化性樹脂）に含まれている不純物（特にイオン性不純物）の影響を受けてアンテナ特性が低下することを抑制することができる。

以下で、走査アンテナ１０００の構造をより詳しく説明する。

＜ＴＦＴ基板１０１の構造＞
本発明の実施形態による走査アンテナに用いられるＴＦＴ基板は、トップゲート構造を有するＴＦＴを有し、かつ、ソースメタル層で形成されたパッチ電極を有する。本発明の実施形態による走査アンテナに用いられるＴＦＴ基板は、特許文献６の走査アンテナのＴＦＴ基板よりも少ない製造工程数（例えばフォトマスク数）で製造することができる。本発明の実施形態による走査アンテナに用いられるＴＦＴ基板は、アンテナ性能の低下を抑制しつつ、走査アンテナのコストを低減することができる。

図３〜図５を参照して、走査アンテナ１０００が備えるＴＦＴ基板１０１の構造を説明する。

図３（ａ）〜（ｃ）は、ＴＦＴ基板１０１の模式的な平面図であり、図４（ａ）〜（ｅ）および図５（ａ）〜（ｃ）は、ＴＦＴ基板１０１の模式的な断面図である。図３（ａ）は、ＴＦＴ基板１０１の送受信領域Ｒ１の模式的な平面図を示しており、図３（ｂ）および図３（ｃ）は、ＴＦＴ基板１０１の非送受信領域Ｒ２の模式的な平面図を示している。図４（ａ）は、ＴＦＴ基板１０１の送受信領域Ｒ１の模式的な断面図を示しており、図４（ｂ）〜（ｅ）および図５（ａ）〜（ｃ）は、ＴＦＴ基板１０１の非送受信領域Ｒ２の模式的な断面図を示している。

ＴＦＴ基板１０１は、上述したように、複数のアンテナ単位領域Ｕが配列された送受信領域Ｒ１と、端子部などが設けられた非送受信領域Ｒ２とを有する。非送受信領域Ｒ２は、送受信領域Ｒ１を囲むように設けられたシール領域Ｒｓを含んでいる。シール領域Ｒｓは、例えば、端子部が配置される端子部領域と送受信領域Ｒ１との間に位置している。

図３（ａ）は、送受信領域Ｒ１のアンテナ単位領域Ｕを示し、図３（ｂ）は、非送受信領域Ｒ２に設けられたゲート端子部ＧＴ、ＣＳ端子部ＣＴ、トランスファー端子部ＰＴ、ゲート−ソース接続部ＳＧ、および、ＣＳ−ソース接続部ＳＣを示し、図３（ｃ）は、非送受信領域Ｒ２に設けられたソース端子部ＳＴを示している。トランスファー端子部（トランスファー部ともいう）ＰＴは、シール領域Ｒｓに位置する第１トランスファー端子部ＰＴ１と、シール領域Ｒｓよりも外側（液晶層と反対側）に設けられた第２トランスファー端子部ＰＴ２とを含む。この例では、第１トランスファー端子部ＰＴ１は、シール領域Ｒｓに沿って、送受信領域Ｒ１を包囲するように延びている。

一般に、ゲート端子部ＧＴおよびソース端子部ＳＴはそれぞれゲートバスライン毎およびソースバスライン毎に設けられる。ゲート−ソース接続部ＳＧは、一般に各ソースバスラインに対応して設けられる。図３（ｂ）には、ゲート端子部ＧＴと並べて、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２を図示しているが、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２の個数および配置は、それぞれゲート端子部ＧＴとは独立に設定される。通常、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２の個数は、ゲート端子部ＧＴの個数より少なく、ＣＳ電極およびスロット電極の電圧の均一性を考慮して適宜設定される。また、第２トランスファー端子部ＰＴ２は、第１トランスファー端子部ＰＴ１が形成されている場合には省略され得る。

各ＣＳ端子部ＣＴは、例えば、各ＣＳバスラインに対応して設けられる。各ＣＳ端子部ＣＴは、複数のＣＳバスラインに対応して設けられていてもよい。例えば、各ＣＳバスラインにスロット電圧と同じ電圧が供給される場合、ＴＦＴ基板１０１は、ＣＳ端子部ＣＴを少なくとも１つ有すればよい。ただし、配線抵抗を下げるためには、ＴＦＴ基板１０１は複数のＣＳ端子部ＣＴを有することが好ましい。なお、スロット電圧は、例えばグランド電位である。また、ＣＳバスラインにスロット電圧と同じ電圧が供給される場合、ＣＳ端子部ＣＴまたは第２トランスファー端子部ＰＴ２のいずれかは省略され得る。

図４（ａ）は、図３（ａ）中のＡ−Ａ'線に沿ったアンテナ単位領域Ｕの断面を示しており、図４（ｂ）は、図３（ｂ）中のＢ−Ｂ'線に沿ったゲート−ソース接続部ＳＧの断面を示しており、図４（ｃ）は、図３（ｂ）中のＣ−Ｃ'線に沿ったゲート端子部ＧＴの断面を示しており、図４（ｄ）は、図３（ｃ）中のＤ−Ｄ'線に沿ったソース端子部ＳＴの断面を示しており、図４（ｅ）は、図３（ｂ）中のＥ−Ｅ'線に沿った第２トランスファー端子部ＰＴ２の断面を示しており、図５（ａ）は、図３（ｂ）中のＦ−Ｆ'線に沿った第１トランスファー端子部ＰＴ１の断面を示しており、図５（ｂ）は、図３（ｂ）中のＧ−Ｇ'線に沿ったゲート−ソース接続部ＳＧの断面を示しており、図５（ｃ）は、図３（ｂ）中のＨ−Ｈ'線に沿ったゲート−ソース接続部ＳＧの断面を示している。

・アンテナ単位領域Ｕ
図３（ａ）および図４（ａ）に示すように、ＴＦＴ基板１０１の各アンテナ単位領域Ｕは、ＴＦＴ１０と、ＴＦＴ１０のドレイン電極７Ｄに接続されたパッチ電極１５とを有する。

ＴＦＴ基板１０１は、図３〜図５に示すように、誘電体基板１に支持されたソースメタル層７と、ソースメタル層７上に形成されたゲートメタル層３と、ソースメタル層７とゲートメタル層３との間に形成されたゲート絶縁層４と有する。パッチ電極１５はソースメタル層７に含まれる。すなわち、パッチ電極１５は、ＴＦＴ１０のソース電極７Ｓと同じ導電層から形成されている。

各アンテナ単位領域Ｕが有するＴＦＴ１０は、ゲート電極３Ｇと、島状の半導体層５と、コンタクト層６Ｓおよび６Ｄと、ゲート電極３Ｇと半導体層５との間に配置されたゲート絶縁層４と、ソース電極７Ｓおよびドレイン電極７Ｄとを備える。ＴＦＴ１０は、トップゲート構造を有する。すなわち、ゲート電極３Ｇは、半導体層５上にゲート絶縁層４を介して配置されている。

ゲート電極３Ｇは、ゲートバスラインＧＬに電気的に接続されており、ゲートバスラインＧＬから走査信号電圧を供給される。ソース電極７Ｓは、ソースバスラインＳＬに電気的に接続されており、ソースバスラインＳＬからデータ信号電圧を供給される。この例では、ゲート電極３ＧおよびゲートバスラインＧＬは同じ導電膜（ゲート用導電膜）から形成されている。ここでは、ソース電極７Ｓ、ドレイン電極７ＤおよびソースバスラインＳＬは同じ導電膜（ソース用導電膜）から形成されている。ゲート用導電膜およびソース用導電膜は、例えば金属膜である。ゲート用導電膜を用いて形成された、ゲート電極３Ｇを含む層（レイヤー）を「ゲートメタル層」と呼ぶことがあり、ソース用導電膜を用いて形成された、ソース電極７Ｓを含む層を「ソースメタル層」と呼ぶことがある。

ソースメタル層７は、ＴＦＴ１０のソース電極７Ｓおよびドレイン電極７Ｄと、ソースバスラインＳＬと、パッチ電極１５とを含む。ソース電極７Ｓおよびドレイン電極７Ｄは、半導体層５の上面と接続されるように形成されている。すなわち、ＴＦＴ１０は、トップコンタクト構造を有する。ここでは、ソース電極７Ｓおよびドレイン電極７Ｄは、それぞれ、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄを介して、半導体層５の上面と接続されている。

ゲート絶縁層４は、半導体層５とゲートメタル層３との間に形成されている。ゲート絶縁層４は、パッチ電極１５に達する開口部４ａを有する。

ゲートメタル層３は、ＴＦＴ１０のゲート電極３Ｇと、ゲートバスラインＧＬと、開口部４ａ内でパッチ電極１５に接続される接続部３ａを含む。接続部３ａは、パッチ電極１５の内、開口部４ａによって露出されている部分を覆うように形成されていることが好ましい。

ゲートメタル層３は、例えば、ＭｏＮｂＮｉ層、ＭｏＮｂ層、ＭｏＷ層、Ｗ層、Ｔａ層、およびＴｉ層からなる群から選択される１つの層または２以上の層の積層から形成されている第１導電層Ｌ１と、第１導電層Ｌ１上に形成され、透明導電層（例えばＩＴＯ）を含む第２導電層Ｌ２とを含む。ゲート電極３Ｇ、ゲートバスラインＧＬ、および接続部３ａは、それぞれ、第１導電層Ｌ１と第２導電層Ｌ２とを含む。後述するように、第１導電層Ｌ１および第２導電層Ｌ２は、同じエッチングマスクを用いて形成されるので、ゲートメタル層３の第１導電層Ｌ１の側面と第２導電層Ｌ２の側面とは整合している。例えば、ゲート電極３Ｇ、ゲートバスラインＧＬ、および接続部３ａのそれぞれにおいて、第１導電層Ｌ１の側面と第２導電層Ｌ２の側面とは整合している。なお、簡単のために、第１導電層Ｌ１および第２導電層Ｌ２の図示を省略する場合がある。

ゲートメタル層３の第１導電層Ｌ１は、高融点金属含有層から形成されている。「高融点金属含有層」は、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）およびニオブ（Ｎｂ）からなる群から選択される少なくとも１つの元素を含む層である。高融点金属含有層は積層構造であってもよい。例えば、高融点金属含有層は、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｎｂ、これらを含む合金、およびこれらの窒化物、ならびに前記金属または合金と前記窒化物との固溶体のいずれかで形成された層を指す。

ゲートメタル層３の第１導電層Ｌ１の厚さは、例えば２０ｎｍ以上５００ｎｍ以下である。ゲートメタル層３の第２導電層Ｌ２の厚さは、例えば３０ｎｍ以上２００ｎｍ以下である。

ゲートメタル層３の構造は、上述の例に限られない。ただし、ゲートメタル層３は、液晶層ＬＣに溶出しやすい金属（例えばＣｕ、Ａｌ、Ａｇ、またはＡｕ）を含まないことが好ましい。ゲートメタル層３は、Ｃｕを含まないことが特に好ましい。

ＴＦＴ基板１０１において、パッチ電極１５はソース電極７Ｓと同じ導電膜から形成されている（すなわち、パッチ電極１５はソースメタル層７に含まれる）ので、製造コスト（例えばフォトマスク数）を削減することができる。ＴＦＴ基板１０１は、走査アンテナのコストを低減させることができる。

特許文献６の走査アンテナが有するＴＦＴ基板の製造工程では、例えば７枚のフォトマスクを使用する（アライメントマーク２１の形成を除く）。これに対して、本実施形態のＴＦＴ基板１０１は、４枚のフォトマスクを使用して製造することができる。詳細な製造プロセスは後述する。

また、ＴＦＴ基板１０１を有する走査アンテナは、アンテナ性能の低下が抑制される。このことについて、以下で説明する。

図６は、走査アンテナ１０００が備える液晶パネル１００Ａの構造を示す断面図である。液晶パネル１００Ａは、ＴＦＴ基板１０１と、スロット基板２０１と、これらの間に設けられた液晶層ＬＣとを有する。図６に示すように、ＴＦＴ基板１０１は、ＴＦＴ基板１０１の液晶層ＬＣ側の表面を覆う第１配向膜３２Ａを有する。第１配向膜３２Ａは、ゲートメタル層３および液晶層ＬＣに接する。第１配向膜３２Ａは、ゲートメタル層３を覆うように形成されている。ＴＦＴ基板１０１と対向するように配置されたスロット基板２０１は、スロット電極５５を覆い、液晶層ＬＣに接する第２配向膜４２Ａを有する。

例えば、第１配向膜３２Ａに接するゲートメタル層３がＣｕ層を含むと、ゲートメタル層３からＣｕが液晶層ＬＣに溶出するおそれがある。本発明者の検討によると、Ｃｕ層を含むゲートメタル層を配向膜で覆うのみでは、Ｃｕが液晶層ＬＣに溶出することを十分に防ぐことができないことがあった。Ｃｕが液晶層ＬＣに溶け出すことにより、液晶材料が劣化し、アンテナ特性が低下することがあった。

上述したように、走査アンテナは、アンテナ単位の各液晶層に印加する電圧を制御し、各アンテナ単位の液晶層の実効的な誘電率Ｍ（ε_M）を変化させることによって、静電容量の異なるアンテナ単位で２次元的なパターンを形成する。マイクロ波領域の誘電異方性Δε_M（可視光に対する複屈折率Δｎ）が大きい液晶材料の比抵抗は低いので、液晶容量に印加された電圧の保持率が低い。液晶容量の電圧保持率が低下すると、液晶層に印加される実効電圧が低下し、液晶層に目的の電圧が印加されない。その結果、アンテナ単位の液晶層がマイクロ波に与える位相差が所定の値からずれることになる。位相差が所定の値からずれると、アンテナ特性が低下する。実際には、走査アンテナは予め決められた共振周波数でゲインが最大となるように設計されるので、電圧保持率の低下は、例えば、ゲインの低下として現れる。

マイクロ波領域の誘電異方性Δε_Mが大きい液晶材料は、例えば、イソチオシアネート基（−ＮＣＳ）またはチオシアネート基（−ＳＣＮ）を含む。イソチオシアネート基またはチオシアネート基を含む液晶材料は劣化しやすい。液晶材料が劣化すると、比抵抗がさらに低下し、電圧保持率がさらに低下する。イソチオシアネート基またはチオシアネート基を含む液晶材料は、強い極性を有し、化学的な安定性が、現在ＬＣＤに用いられている液晶材料に比べて低い。イソチオシアネート基およびチオシアネート基は、強い極性を有するので、水分を吸収しやすく、また、金属イオン（例えばＣｕイオンまたはＡｌイオン）と反応することがある。また、直流電圧が印加され続けると、電気的な分解反応を起こすことがある。また、イソチオシアネート基またはチオシアネート基を含む液晶材料は、紫外領域から４３０ｎｍ付近までの光を吸収し、光分解しやすい。また、イソチオシアネート基またはチオシアネート基を含む液晶材料は、熱にも比較的弱い。これらに起因して、液晶材料の比抵抗が低下する、および／または、イオン性不純物が増えるので、液晶容量の電圧保持率が低下する。

ＴＦＴ基板１０１のゲートメタル層３は、上述したように、高融点金属含有層から形成された第１導電層Ｌ１と、透明導電層を含む第２導電層Ｌ２とを有する積層構造を有している。従って、アンテナ性能の低下が抑制される。

パッチ電極１５を含むソースメタル層７は、アンテナ性能の観点から、低抵抗金属層を含むことが好ましい。ここで、「低抵抗金属層」は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）および金（Ａｕ）からなる群から選択される少なくとも１つの元素を含む層である。なお、開口部４ａおよび接続部３ａは、省略され得る。ただし、パッチ電極１５は、接続部３ａまたはゲート絶縁層４の少なくともいずれか一方によって覆われていることが好ましい。パッチ電極１５が接続部３ａまたはゲート絶縁層４の少なくともいずれか一方によって覆われていると、パッチ電極１５に腐食が生じることを抑制することができる。また、パッチ電極１５が接続部３ａまたはゲート絶縁層４の少なくともいずれか一方によって覆われていると、パッチ電極１５から金属（特にＣｕ）が液晶層ＬＣに溶出することを抑制することができる。

図示する例では、パッチ電極１５は接続部３ａによって覆われ、かつ、絶縁層（配向膜を除く）で覆われていない。従って、高いアンテナ性能を実現し得る。

ソースメタル層７の厚さは、０．３μｍ以上１μｍ以下であることが好ましい。ＴＦＴの構成にも依存するが、例えば１μｍを超える厚さを有するソースメタル層は、所望のパターニング精度が得られないことがある。例えば、ソース電極とドレイン電極との間隙（ＴＦＴのチャネル長に相当）の長さを高い精度で制御できないという問題が生じることがある。従って、ソースメタル層７の厚さは１μｍ以下であることが好ましい。

ソースメタル層７は、低抵抗金属層だけで形成されていてもよいし、低抵抗金属層を含む積層構造を有してもよい。低抵抗金属層を含む積層構造は、低抵抗金属層の上および／または下に、高融点金属含有層を有する。ソースメタル層７が有する低抵抗金属層の厚さは、例えば０．３μｍ以上０．９μｍ以下であってもよい。ソース電極７Ｓ、ドレイン電極７Ｄおよびパッチ電極１５がＡｌ層を含む場合（すなわち、ソースメタル層７がＡｌ層を含む場合）、Ａｌ層の厚さは０．３μｍ以上０．９μｍ以下であることが好ましい。ソース電極７Ｓ、ドレイン電極７Ｄおよびパッチ電極１５がＣｕ層を含む場合（すなわち、ソースメタル層７がＣｕ層を含む場合）、Ｃｕ層の厚さは０．３μｍ以上０．８μｍ以下であることが好ましい。

ＴＦＴ基板１０１は、図示するように、誘電体基板１と半導体層５との間に下地絶縁層２０をさらに有していてもよい。下地絶縁層２０は、例えば誘電体基板１の全面に形成されている。なお、下地絶縁層２０は、省略され得る。

各アンテナ単位領域は、液晶容量と電気的に並列に接続された補助容量を有していてもよい。この例では、補助容量は、ドレイン電極７Ｄと電気的に接続された下部補助容量電極７Ｃと、ゲート絶縁層４と、ゲート絶縁層４を介して下部補助容量電極７Ｃと対向する上部補助容量電極３Ｃとによって構成される。下部補助容量電極７Ｃはソースメタル層７に含まれ、上部補助容量電極３Ｃはゲートメタル層３に含まれる。ゲートメタル層３は、上部補助容量電極３Ｃに接続されたＣＳバスライン（補助容量線）ＣＬをさらに含む。ＣＳバスラインＣＬは、例えば、ゲートバスラインＧＬと略平行に延びている。この例では、上部補助容量電極３Ｃは、ＣＳバスラインＣＬと一体的に形成されている。上部補助容量電極３Ｃの幅は、ＣＳバスラインＣＬの幅よりも大きくてもよい。また、この例では、下部補助容量電極７Ｃは、ドレイン電極７Ｄから延設されている。下部補助容量電極７Ｃの幅は、ドレイン電極７Ｄから延設された部分のうち下部補助容量電極７Ｃ以外の部分の幅よりも大きくてもよい。この例では、パッチ電極１５は、ドレイン電極７Ｄから延設された下部補助容量電極７Ｃから延設されている。なお、補助容量とパッチ電極１５との配置関係は図示する例に限定されない。

・ゲート−ソース接続部ＳＧ
ＴＦＴ基板１０１は、非送受信領域Ｒ２にゲート−ソース接続部ＳＧを有する。ゲート−ソース接続部ＳＧは、各ゲートバスラインＧＬをソースメタル層７内に形成された接続配線（「ゲート下部接続配線」ということがある。）に電気的に接続する。ゲート−ソース接続部ＳＧを設けることによって、ゲート端子部ＧＴの下部接続部をソースメタル層７で形成することができる。ソースメタル層７で形成された下部接続部を有するゲート端子部ＧＴは、信頼性に優れる。詳細は後述する。

図３（ｂ）、図４（ｂ）、図５（ｂ）および図５（ｃ）に示すように、ゲート−ソース接続部ＳＧは、ゲートバスラインＧＬと、ゲート下部接続配線７ｓｇとを、ゲートバスライン接続部３ｓｇＡを介して電気的に接続する。

具体的には、ゲート−ソース接続部ＳＧは、ゲート下部接続配線７ｓｇと、ゲート絶縁層４に形成された開口部４ｓｇ１と、ゲートバスラインＧＬに接続されたゲートバスライン接続部３ｓｇＡとを有している。

ゲート下部接続配線７ｓｇは、ソースメタル層７に含まれ、ソースバスラインＳＬとは電気的に分離されている。

ゲート絶縁層４に形成された開口部４ｓｇ１は、ゲート下部接続配線７ｓｇに達している。

ゲートバスライン接続部３ｓｇＡは、ゲートメタル層３に含まれ、ゲートバスラインＧＬに電気的に接続されている。この例では、ゲートバスライン接続部３ｓｇＡは、ゲートバスラインＧＬから延設され、ゲートバスラインＧＬと一体的に形成されている。ゲートバスライン接続部３ｓｇＡは、ゲート絶縁層４に形成された開口部４ｓｇ１内に形成され、開口部４ｓｇ１内でゲート下部接続配線７ｓｇと接続されている。この例では、ゲートバスライン接続部３ｓｇＡは、開口部４ｓｇ１内でゲート下部接続配線７ｓｇに接触している。

ゲートバスライン接続部３ｓｇＡは、後述する各端子部の上部接続部と同様に、ゲートメタル層３に含まれる。これにより、ＴＦＴ基板１０１を、４枚のフォトマスクを用いて製造することができる。

ゲートバスライン接続部３ｓｇＡは、例えば、ゲートメタル層３に含まれる第１導電層Ｌ１と第２導電層Ｌ２とを含む。このとき、ゲートバスライン接続部３ｓｇＡの第１導電層Ｌ１の側面と、ゲートバスライン接続部３ｓｇＡの第２導電層Ｌ２の側面とは整合している。

ゲートバスライン接続部３ｓｇＡの幅は、ゲートバスラインＧＬの幅よりも大きくてもよい。ここでは、ゲートバスライン接続部３ｓｇＡの幅は、ゲート下部接続配線７ｓｇの幅よりも小さい。

・ゲート端子部ＧＴ
ＴＦＴ基板１０１は、非送受信領域Ｒ２にゲート端子部ＧＴを有する。ゲート端子部ＧＴは、一般に、ゲートバスライン毎に設けられたゲート−ソース接続部ＳＧに対応して設けられる。

ゲート端子部ＧＴは、図３（ｂ）および図４（ｃ）に示すように、ゲート端子用下部接続部７ｇＡ（単に「下部接続部７ｇＡ」ということもある。）と、ゲート絶縁層４に形成された開口部４ｇと、ゲート端子用上部接続部３ｇＡ（単に「上部接続部３ｇＡ」ということもある。）とを有している。

下部接続部７ｇＡは、ソースメタル層７に含まれる。下部接続部７ｇＡは、ゲート−ソース接続部ＳＧに形成されているゲート下部接続配線７ｓｇと接続されている。この例では、下部接続部７ｇＡは、ゲート下部接続配線７ｓｇから延設され、ゲート下部接続配線７ｓｇと一体的に形成されている。

ゲート絶縁層４に形成された開口部４ｇは、下部接続部７ｇＡに達している。

上部接続部３ｇＡは、ゲートメタル層３に含まれる。上部接続部３ｇＡは、ゲート絶縁層４に形成された開口部４ｇ内に形成され、開口部４ｇ内で下部接続部７ｇＡと接続されている。ここでは、上部接続部３ｇＡは、開口部４ｇ内で下部接続部７ｇＡに接触している。

上部接続部３ｇＡがゲートメタル層３に含まれることにより、ＴＦＴ基板１０１を、４枚のフォトマスクを用いて製造することができる。

上部接続部３ｇＡは、例えば、ゲートメタル層３に含まれる第１導電層Ｌ１と第２導電層Ｌ２とを含む。このとき、上部接続部３ｇＡの第１導電層Ｌ１の側面と、上部接続部３ｇＡの第２導電層Ｌ２の側面とは整合している。

誘電体基板１の法線方向から見たとき、上部接続部３ｇＡの全ては、下部接続部７ｇＡと重なっていてもよい。

ゲート端子部ＧＴは、ソースメタル層７に含まれる下部接続部７ｇＡを有するので、例えば下部接続部がゲートメタル層３に含まれている場合に比べて、優れた信頼性を有する。

端子部、特にシール領域Ｒｓよりも外側（液晶層と反対側）に設けられた端子部には、大気中の水分（不純物を含み得る。）によって腐食が生じることがある。また、誘電体基板としてガラス基板を有するＴＦＴ基板を作製する工程において、ガラス基板の破片や切り屑（カレット）によって、端子部の下部接続部にキズや断線が生じることがある。例えば、１つのマザー基板から複数のＴＦＴ基板が作製される。カレットは、例えば、マザー基板を切断する時、マザー基板にスクライブラインを形成する時、等に生じる。

下部接続部がゲートメタル層３に含まれている場合、下部接続部上に絶縁層が形成されていないので、下部接続部に上記の問題（すなわち腐食、キズ、断線等）が生じやすい。これに対して、ＴＦＴ基板１０１のゲート端子部ＧＴは、下部接続部７ｇＡがソースメタル層７に含まれているので、上記の問題の発生が抑制される。このように、ＴＦＴ基板１０１のゲート端子部ＧＴは、下部接続部７ｇＡがソースメタル層７に含まれているので、例えば下部接続部がゲートメタル層３に含まれている場合に比べて、優れた信頼性を有する。信頼性の観点からは、ゲート絶縁層４の厚さは大きいことが好ましい。

・ソース端子部ＳＴ
ソース端子部ＳＴは、図３（ｃ）および図４（ｄ）に示すように、ゲート端子部ＧＴと同様の構成を有し得る。ソース端子部ＳＴは、一般に、ソースバスライン毎に設けられる。

ソース端子部ＳＴは、ソース端子用下部接続部７ｓＡ（単に「下部接続部７ｓＡ」ということもある。）と、ゲート絶縁層４に形成された開口部４ｓと、ソース端子用上部接続部３ｓＡ（単に「上部接続部３ｓＡ」ということもある。）とを有している。

下部接続部７ｓＡは、ソースメタル層７に含まれ、ソースバスラインＳＬに接続されている。この例では、下部接続部７ｓＡは、ソースバスラインＳＬから延設され、ソースバスラインＳＬと一体的に形成されている。

ゲート絶縁層４に形成された開口部４ｓは、下部接続部７ｓＡに達している。

上部接続部３ｓＡは、ゲートメタル層３に含まれる。上部接続部３ｓＡは、ゲート絶縁層４に形成された開口部４ｓ内に形成され、開口部４ｓ内で下部接続部７ｓＡと接続されている。ここでは、上部接続部３ｓＡは、開口部４ｓ内で下部接続部７ｓＡに接触している。

上部接続部３ｓＡがゲートメタル層３に含まれることにより、ＴＦＴ基板１０１を、４枚のフォトマスクを用いて製造することができる。以下で説明する他の端子部の上部接続部も、同様にゲートメタル層３に含まれる。これにより、ＴＦＴ基板１０１を、４枚のフォトマスクを用いて製造することができる。

上部接続部３ｓＡは、例えば、ゲートメタル層３に含まれる第１導電層Ｌ１と第２導電層Ｌ２とを含む。このとき、上部接続部３ｓＡの第１導電層Ｌ１の側面と、上部接続部３ｓＡの第２導電層Ｌ２の側面とは整合している。

誘電体基板１の法線方向から見たとき、上部接続部３ｓＡの全ては、下部接続部７ｓＡと重なっていてもよい。

ソース端子部ＳＴは、ソースメタル層７に含まれる下部接続部７ｓＡを有するので、ゲート端子部ＧＴと同様に、優れた信頼性を有する。上述したように、ゲート端子部ＧＴの下部接続部をソースメタル層７で形成するために、各ゲート端子部ＧＴについて、ゲートメタル層３とソースメタル層７とを接続するゲート−ソース接続部ＳＧが設けられている。これに対して、ソース端子部ＳＴについては、このような接続部を設ける必要がない。

・ＣＳ端子部ＣＴ、ＣＳ−ソース接続部ＳＣ
ＴＦＴ基板１０１は、図３（ｂ）に示すように、非送受信領域Ｒ２に、ＣＳ端子部ＣＴおよびＣＳ−ソース接続部ＳＣを有する。ＣＳ−ソース接続部ＳＣは、例えば、ＣＳバスライン毎に設けられる。ＣＳ端子部ＣＴは、例えばＣＳバスライン毎に設けられたＣＳ−ソース接続部ＳＣに対応して設けられている。ＣＳ端子部ＣＴは、断面構造の図示を省略するが、図３（ｂ）に示すように、ゲート端子部ＧＴと同様の構成を有していてもよい。ＣＳ−ソース接続部ＳＣについても断面構造の図示を省略するが、ＣＳ−ソース接続部ＳＣは、この例ではゲート−ソース接続部ＳＧと同様の構成を有している。

具体的には、ＣＳ−ソース接続部ＳＣは、ＣＳ下部接続配線７ｓｃと、ゲート絶縁層４に形成された開口部４ｓｃ１と、ＣＳバスラインＣＬに接続されたＣＳバスライン接続部３ｓｃＡとを有している。

ＣＳ下部接続配線７ｓｃは、ソースメタル層７に含まれ、ソースバスラインＳＬとは電気的に分離されている。

ゲート絶縁層４に形成された開口部４ｓｃ１は、ＣＳ下部接続配線７ｓｃに達している。

ＣＳバスライン接続部３ｓｃＡは、ゲートメタル層３に含まれ、ＣＳバスラインＣＬと電気的に接続されている。この例では、ＣＳバスライン接続部３ｓｃＡは、ＣＳバスラインＣＬから延設され、ＣＳバスラインＣＬと一体的に形成されている。ＣＳバスライン接続部３ｓｃＡは、ゲート絶縁層４に形成された開口部４ｓｃ１内に形成され、開口部４ｓｃ１内でＣＳ下部接続配線７ｓｃと接続されている。この例では、ＣＳバスライン接続部３ｓｃＡは、開口部４ｓｃ１内でＣＳ下部接続配線７ｓｃに接触している。

ＣＳバスライン接続部３ｓｃＡは、例えば、ゲートメタル層３に含まれる第１導電層Ｌ１と第２導電層Ｌ２とを含む。このとき、ＣＳバスライン接続部３ｓｃＡの第１導電層Ｌ１の側面と、ＣＳバスライン接続部３ｓｃＡの第２導電層Ｌ２の側面とは整合している。

ＣＳバスライン接続部３ｓｃＡの幅は、ＣＳバスラインＣＬの幅よりも大きくてもよい。ここでは、ＣＳバスライン接続部３ｓｃＡの幅は、ＣＳ下部接続配線７ｓｃの幅よりも小さい。

ＣＳ−ソース接続部ＳＣを設けることによって、ＣＳ端子部ＣＴの下部接続部をソースメタル層７で形成することができる。これにより、ＴＦＴ基板１０１のＣＳ端子部ＣＴは優れた信頼性を有する。

ＣＳ端子部ＣＴは、ＣＳ端子用下部接続部７ｃ（単に「下部接続部７ｃ」ということもある。）と、ゲート絶縁層４に形成された開口部４ｃと、ＣＳ端子用上部接続部３ｃ（単に「上部接続部３ｃ」ということもある。）とを有している。

下部接続部７ｃは、ソースメタル層７に含まれる。下部接続部７ｃは、ＣＳ−ソース接続部ＳＣに形成されているＣＳ下部接続配線７ｓｃと接続されている。この例では、下部接続部７ｃは、ＣＳ下部接続配線７ｓｃから延設されている。この例では、ＣＳ下部接続配線７ｓｃから延設された部分は、後述する第１トランスファー端子部ＰＴ１の下部接続部７ｐ１Ａ、第２トランスファー端子部ＰＴ２の下部接続部７ｐ２、および、ＣＳ端子用下部接続部７ｃを含んでいる。

ゲート絶縁層４に形成された開口部４ｃは、下部接続部７ｃに達している。

上部接続部３ｃは、ゲートメタル層３に含まれる。上部接続部３ｃは、ゲート絶縁層４に形成された開口部４ｃ内に形成され、開口部４ｃ内で下部接続部７ｃと接続されている。ここでは、上部接続部３ｃは、開口部４ｃ内で下部接続部７ｃに接触している。

上部接続部３ｃは、例えば、ゲートメタル層３に含まれる第１導電層Ｌ１と第２導電層Ｌ２とを含む。このとき、上部接続部３ｃの第１導電層Ｌ１の側面と、上部接続部３ｃの第２導電層Ｌ２の側面とは整合している。

誘電体基板１の法線方向から見たとき、上部接続部３ｃの全ては、下部接続部７ｃと重
なっていてもよい。

ＣＳ端子部ＣＴは、ソースメタル層７に含まれる下部接続部７ｃを有するので、ゲート端子部ＧＴと同様に、優れた信頼性を有する。

図示する例では、ゲート−ソース接続部ＳＧおよびＣＳ−ソース接続部ＳＣは、シール領域Ｒｓの内側（液晶層側）に設けられている。本実施形態はこれに限られず、ゲート−ソース接続部ＳＧおよび／またはＣＳ−ソース接続部ＳＣは、シール領域Ｒｓの外側（液晶層と反対側）に設けられていてもよい。

・トランスファー端子部ＰＴ
第１トランスファー端子部ＰＴ１は、図３（ｂ）および図５（ａ）に示すように、第１トランスファー端子用下部接続部７ｐ１Ａ（単に「下部接続部７ｐ１Ａ」ということもある。）と、ゲート絶縁層４に形成された開口部４ｐ１Ａと、第１トランスファー端子用上部接続部３ｐ１Ａ（単に「上部接続部３ｐ１Ａ」ということもある。）とを有している。

下部接続部７ｐ１Ａは、ソースメタル層７に含まれる。下部接続部７ｐ１Ａは、ソースバスラインＳＬとは電気的に分離されている。下部接続部７ｐ１Ａは、ＣＳバスラインＣＬに電気的に接続されている。この例では、下部接続部７ｐ１Ａは、ＣＳ−ソース接続部ＳＣに形成されているＣＳ下部接続配線７ｓｃと一体的に形成されている。

ゲート絶縁層４に形成された開口部４ｐ１Ａは、下部接続部７ｐ１Ａに達している。

上部接続部３ｐ１Ａは、ゲートメタル層３に含まれる。上部接続部３ｐ１Ａは、ゲート絶縁層４に形成された開口部４ｐ１Ａ内に形成され、開口部４ｐ１Ａ内で下部接続部７ｐ１Ａと接続されている。ここでは、上部接続部３ｐ１Ａは、開口部４ｐ１Ａ内で下部接続部７ｐ１Ａに接触している。上部接続部３ｐ１Ａは、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用接続部と接続される（後述する図７（ｂ）参照）。

上部接続部３ｐ１Ａは、例えば、ゲートメタル層３に含まれる第１導電層Ｌ１と第２導電層Ｌ２とを含む。このとき、上部接続部３ｐ１Ａの第１導電層Ｌ１の側面と、上部接続部３ｐ１Ａの第２導電層Ｌ２の側面とは整合している。

第１トランスファー端子部ＰＴ１は、ソースメタル層７に含まれる下部接続部７ｐ１Ａを有するので、ゲート端子部ＧＴと同様に、優れた信頼性を有する。

この例では、ゲート絶縁層４に形成された開口部４ｐ１Ａは、下部接続部７ｐ１Ａの一部のみを露出するように形成されている。誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｐ１Ａは、下部接続部７ｐ１Ａの内側にある。従って、開口部４ｐ１Ａ内の全ての領域は、誘電体基板１上に下部接続部７ｐ１Ａおよび上部接続部３ｐ１Ａを有する積層構造を有する。第１トランスファー端子部ＰＴ１において、下部接続部７ｐ１Ａを有しない領域の全ては、ゲート絶縁層４を有する積層構造を有する。これにより、ＴＦＴ基板１０１の第１トランスファー端子部ＰＴ１は優れた信頼性を有する。信頼性の観点からは、ゲート絶縁層４の厚さは大きいことが好ましい。

下部接続部７ｐ１Ａの内、開口部４ｐ１Ａ内にある部分は、上部接続部３ｐ１Ａで覆われている。

誘電体基板１の法線方向から見たとき、上部接続部３ｐ１Ａの全ては、下部接続部７ｐ１Ａと重なっていてもよい。

この例では、下部接続部７ｐ１Ａは、互いに隣接する２つのゲートバスラインＧＬの間に配置されている。ゲートバスラインＧＬを挟んで配置された２つの下部接続部７ｐ１Ａは、導電接続部（不図示）を介して電気的に接続されていてもよい。導電接続部は、ゲートメタル層３から形成されていてもよい。

なお、ここでは、下部接続部７ｐ１Ａは、１つの開口部４ｐ１Ａによって上部接続部３ｐ１Ａと接続されているが、１つの下部接続部７ｐ１Ａに対して複数の開口部が設けられていてもよい。

第２トランスファー端子部ＰＴ２は、シール領域Ｒｓの外側（送受信領域Ｒ１と反対側）に設けられている。第２トランスファー端子部ＰＴ２は、図４（ｅ）に示すように、第２トランスファー端子用下部接続部７ｐ２（単に「下部接続部７ｐ２」ということもある。）と、ゲート絶縁層４に形成された開口部４ｐ２と、第２トランスファー端子用上部接続部３ｐ２（単に「上部接続部３ｐ２」ということもある。）とを有している。

下部接続部７ｐ２は、ソースメタル層７に含まれる。下部接続部７ｐ２は、ソースバスラインＳＬとは電気的に分離されている。下部接続部７ｐ２は、ＣＳバスラインＣＬに電気的に接続されている。この例では、下部接続部７ｐ２は、ＣＳ−ソース接続部ＳＣに形成されているＣＳ下部接続配線７ｓｃから延設された第１トランスファー端子用下部接続部７ｐ１Ａから延設され、下部接続部７ｐ１Ａと一体的に形成されている。

ゲート絶縁層４に形成された開口部４ｐ２は、下部接続部７ｐ２に達している。

上部接続部３ｐ２は、ゲートメタル層３に含まれる。上部接続部３ｐ２は、ゲート絶縁層４に形成された開口部４ｐ２内に形成され、開口部４ｐ２内で下部接続部７ｐ２と接続されている。ここでは、上部接続部３ｐ２は、開口部４ｐ２内で下部接続部７ｐ２に接触している。

上部接続部３ｐ２は、例えば、ゲートメタル層３に含まれる第１導電層Ｌ１と第２導電層Ｌ２とを含む。このとき、上部接続部３ｐ２の第１導電層Ｌ１の側面と、上部接続部３ｐ２の第２導電層Ｌ２の側面とは整合している。

第２トランスファー端子部ＰＴ２は、ソースメタル層７に含まれる下部接続部７ｐ２を有するので、ゲート端子部ＧＴと同様に、優れた信頼性を有する。

第２トランスファー端子部ＰＴ２においても、上部接続部３ｐ２は、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用接続部と接続されていてもよい。

＜スロット基板２０１の構造＞
図７（ａ）および図７（ｂ）を参照しながら、スロット基板２０１の構造をより具体的に説明する。

図７（ａ）は、スロット基板２０１におけるアンテナ単位領域Ｕおよび端子部ＩＴを模式的に示す断面図である。

スロット基板２０１は、表面および裏面を有する誘電体基板５１と、誘電体基板５１の表面に形成された第３絶縁層５２と、第３絶縁層５２上に形成されたスロット電極５５と、スロット電極５５を覆う第４絶縁層５８とを備える。反射導電板６５が誘電体基板５１の裏面に誘電体層（空気層）５４を介して対向するように配置されている。スロット電極５５および反射導電板６５は導波路３０１の壁として機能する。

送受信領域Ｒ１において、スロット電極５５には複数のスロット５７が形成されている。スロット５７はスロット電極５５を貫通する開口である。この例では、各アンテナ単位領域Ｕに１個のスロット５７が配置されている。

第４絶縁層５８は、スロット電極５５上およびスロット５７内に形成されている。第４絶縁層５８の材料は、第３絶縁層５２の材料と同じであってもよい。第４絶縁層５８でスロット電極５５を覆うことにより、スロット電極５５と液晶層ＬＣとが直接接触しないので、信頼性を高めることができる。スロット電極５５がＣｕ層で形成されていると、Ｃｕが液晶層ＬＣに溶出することがある。また、スロット電極５５を薄膜堆積技術を用いてＡｌ層で形成すると、Ａｌ層にボイドが含まれることがある。第４絶縁層５８は、Ａｌ層のボイドに液晶材料が侵入するのを防止することができる。なお、Ａｌ層をアルミ箔を接着材により誘電体基板５１に貼り付け、これをパターニングすることによってスロット電極５５を作製すれば、ボイドの問題を回避できる。

スロット電極５５は、Ｃｕ層、Ａｌ層などの主層５５Ｍを含む。スロット電極５５は、主層５５Ｍと、それを挟むように配置された上層５５Ｕおよび下層５５Ｌとを含む積層構造を有していてもよい。主層５５Ｍの厚さは、材料に応じて表皮効果を考慮して設定され、例えば２μｍ以上３０μｍ以下であってもよい。主層５５Ｍの厚さは、典型的には上層５５Ｕおよび下層５５Ｌの厚さよりも大きい。

図示する例では、主層５５ＭはＣｕ層、上層５５Ｕおよび下層５５ＬはＴｉ層である。主層５５Ｍと第３絶縁層５２との間に下層５５Ｌを配置することにより、スロット電極５５と第３絶縁層５２との密着性を向上できる。また、上層５５Ｕを設けることにより、主層５５Ｍ（例えばＣｕ層）の腐食を抑制できる。

反射導電板６５は、導波路３０１の壁を構成するので、表皮深さの３倍以上、好ましくは５倍以上の厚さを有することが好ましい。反射導電板６５は、例えば、削り出しによって作製された厚さが数ｍｍのアルミニウム板、銅板などを用いることができる。

非送受信領域Ｒ２には、端子部ＩＴが設けられている。端子部ＩＴは、スロット電極５５と、スロット電極５５を覆う第４絶縁層５８と、上部接続部６０とを備える。第４絶縁層５８は、スロット電極５５に達する開口部を有している。上部接続部６０は、開口部内でスロット電極５５に接している。本実施形態では、端子部ＩＴは、シール領域Ｒｓ内に配置され、導電性粒子を含有するシール樹脂によって、ＴＦＴ基板におけるトランスファー端子部と接続される（トランスファー部）。

・トランスファー部
図７（ｂ）は、ＴＦＴ基板１０１の第１トランスファー端子部ＰＴ１と、スロット基板２０１の端子部ＩＴとを接続するトランスファー部を説明するための模式的な断面図である。

トランスファー部では、端子部ＩＴの上部接続部６０は、ＴＦＴ基板１０１における第１トランスファー端子部ＰＴ１の第１トランスファー端子用上部接続部３ｐ１Ａと電気的に接続される。本実施形態では、上部接続部６０と上部接続部３ｐ１Ａとを、導電性ビーズ７１を含む樹脂（シール樹脂）７３（「シール部７３」ということもある。）を介して接続する。

上部接続部６０および上部接続部３ｐ１Ａの第２導電層Ｌ２は、いずれも、ＩＴＯ膜、ＩＺＯ膜などの透明導電層であり、その表面に酸化膜が形成される場合がある。酸化膜が形成されると、透明導電層同士の電気的な接続が確保できず、コンタクト抵抗が高くなる可能性がある。これに対し、本実施形態では、導電性ビーズ（例えばＡｕビーズ）７１を含む樹脂を介して、これらの透明導電層を接着させるので、表面酸化膜が形成されていても、導電性ビーズが表面酸化膜を突き破る（貫通する）ことにより、コンタクト抵抗の増大を抑えることが可能である。導電性ビーズ７１は、表面酸化膜だけでなく、透明導電層である上部接続部６０および上部接続部３ｐ１Ａの第２導電層Ｌ２をも貫通し、スロット電極５５および上部接続部３ｐ１Ａの第１導電層Ｌ１に直接接していてもよい。

トランスファー部は、走査アンテナ１０００の中心部および周縁部（すなわち、走査アンテナ１０００の法線方向から見たとき、ドーナツ状の送受信領域Ｒ１の内側および外側）の両方に配置されていてもよいし、いずれか一方のみに配置されていてもよい。トランスファー部は、液晶を封入するシール領域Ｒｓ内に配置されていてもよいし、シール領域Ｒｓの外側（液晶層と反対側）に配置されていてもよい。

＜ＴＦＴ基板１０１の製造方法＞
図８（ａ）〜（ｅ）および図９（ａ）〜（ｃ）を参照しながら、ＴＦＴ基板１０１の製造方法を説明する。

図８（ａ）〜（ｅ）および図９（ａ）〜（ｃ）は、ＴＦＴ基板１０１の製造方法を説明するための模式的な断面図である。これらの図は、それぞれ、図４（ａ）〜（ｃ）および図５（ａ）に対応する断面を示している。なお、図４（ｄ）、図４（ｅ）および図５（ｂ）に対応する断面については、図示を省略するが、図４（ｃ）に対応する断面と同様の方法で形成される。

上述のように、本実施形態では、ＴＦＴ基板１０１は、誘電体基板１上に、ソースメタル層７、ゲート絶縁層４およびゲートメタル層３をこの順で有している。

ソースメタル層７は、ＴＦＴ１０のソース電極７Ｓおよびドレイン電極７Ｄ、パッチ電極１５、ソースバスラインＳＬ、下部補助容量電極７Ｃ、各端子部の下部接続部７ｇＡ、７ｓＡ、７ｃ、７ｐ１Ａおよび７ｐ２、ゲート−ソース接続部ＳＧのゲート下部接続配線７ｓｇ、ならびに、ＣＳ−ソース接続部ＳＣのＣＳ下部接続配線７ｓｃを含む。

ゲートメタル層３は、ＴＦＴ１０のゲート電極３Ｇ、ゲートバスラインＧＬ、ＣＳバスラインＣＬ、接続部３ａ、上部補助容量電極３Ｃ、各端子部の上部接続部３ｇＡ、３ｓＡ、３ｃ、３ｐ１Ａおよび３ｐ２、ゲート−ソース接続部ＳＧのゲートバスライン接続部３ｓｇＡ、および、ＣＳ−ソース接続部ＳＣのＣＳバスライン接続部３ｓｃＡを含む。

まず、図８（ａ）に示すように、誘電体基板１上に、下地絶縁層２０、真性アモルファスシリコン膜５'およびｎ⁺型アモルファスシリコン膜６'をこの順で形成する。ここでは、下地絶縁層２０として、例えば厚さ２００ｎｍの窒化珪素（Ｓｉ_ｘＮ_ｙ）膜を形成する。さらに、例えば厚さ１２０ｎｍの真性アモルファスシリコン膜５'および例えば厚さ３０ｎｍのｎ⁺型アモルファスシリコン膜６'を形成する。なお、半導体層５に用いる半導体膜はアモルファスシリコン膜に限定されない。

次いで、真性アモルファスシリコン膜５'およびｎ⁺型アモルファスシリコン膜６'をパターニングすることにより、図８（ｂ）に示すように、島状の半導体層５およびコンタクト層６を得る。

次いで、図８（ｃ）に示すように、下地絶縁層２０上およびコンタクト層６上にソース用導電膜７'を形成する。ここでは、ソース用導電膜７'として、Ｔｉ（厚さ：例えば２０ｎｍ）およびＣｕ（厚さ：例えば５００ｎｍ）をこの順で積層した積層膜（Ｃｕ／Ｔｉ）を形成する。

次いで、ソース用導電膜７'をパターニングすることによって、図８（ｄ）に示すように、ソースメタル層７を得る。具体的には、アンテナ単位形成領域に、ソース電極７Ｓおよびドレイン電極７Ｄと、ドレイン電極７Ｄに接続されたパッチ電極１５と、ソース電極７Ｓに接続されたソースバスラインＳＬと、ドレイン電極７Ｄに接続された下部補助容量電極７Ｃとを形成し、各端子部形成領域に下部接続部７ｇＡ、７ｓＡ、７ｃ、７ｐ１Ａおよび７ｐ２を形成し、ゲート−ソース接続部形成領域にゲート下部接続配線７ｓｇを形成し、ＣＳ−ソース接続部形成領域にＣＳ下部接続配線７ｓｃを形成する。このとき、コンタクト層６もエッチングされ、互いに分離されたソースコンタクト層６Ｓとドレインコンタクト層６Ｄとが形成される。ここでは、ソース用導電膜７'のパターニングは、ウェットエッチングおよびドライエッチングによって行う。例えば混酸水溶液を用いて、ウェットエッチングでＣｕ膜をパターニングした後、ドライエッチングでＴｉ膜およびコンタクト層（ｎ⁺型アモルファスシリコン層）６を同時にパターニングしてもよい。

次に、図８（ｅ）に示すように、ソースメタル層７および下地絶縁層２０を覆うようにゲート絶縁膜４’を形成する。ゲート絶縁膜４’としては、酸化珪素（ＳｉＯ_ｘ）膜、窒化珪素（Ｓｉ_ｘＮ_ｙ）膜、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮ_ｘＯ_ｙ；ｘ＞ｙ）膜等を適宜用いることができる。ここでは、ゲート絶縁膜４’として、例えば厚さ３５０ｎｍの窒化珪素（Ｓｉ_ｘＮ_ｙ）膜を形成する。この例では、ゲート絶縁膜４’は、半導体層５のチャネル領域と接するように配置される。

なお、断面図では、簡単のために、ゲート絶縁膜４’またはゲート絶縁層４を平坦化層のように表している場合があるが、一般に、薄膜堆積法（例えばＣＶＤ法、スパッタ法、真空蒸着法）によって形成される層は、下地の段差を反映した表面を有する。

次いで、公知のフォトリソグラフィプロセスによって、ゲート絶縁膜４’のエッチングを行うことにより、図９（ａ）に示すように、ゲート絶縁層４を得る。具体的には、アンテナ単位形成領域においてパッチ電極１５に達する開口部４ａを形成し、ゲート端子部形成領域において下部接続部７ｇＡに達する開口部４ｇを形成し、ソース端子部形成領域において下部接続部７ｓＡに達する開口部４ｓを形成し、ＣＳ端子部形成領域において下部接続部７ｃに達する開口部４ｃを形成し、第１トランスファー端子部形成領域において下部接続部７ｐ１Ａに達する開口部４ｐ１Ａを形成し、第２トランスファー端子部形成領域において下部接続部７ｐ２に達する開口部４ｐ２を形成し、ゲート−ソース接続部形成領域においてゲート下部接続配線７ｓｇに達する開口部４ｓｇ１を形成しと、ＣＳ−ソース接続部形成領域においてＣＳ下部接続配線７ｓｃに達する開口部４ｓｃ１を形成する。 ゲート絶縁膜４’は、例えば、フッ素系ガスを用いたドライエッチングによってエッチングされる。

次いで、図９（ｂ）に示すように、ゲート絶縁層４上およびゲート絶縁層４に形成された開口部内にゲート用導電膜３'を形成する。ここでは、ゲート用導電膜３'として、第１導電膜Ｌ１’および第２導電膜Ｌ２’をこの順で積層した積層膜を形成する。例えば、まず、ゲート絶縁層４上およびゲート絶縁層４に形成された開口部内に、第１導電膜としてＭｏＮｂＮｉ膜（厚さ：例えば３００ｎｍ）を形成し、その後、第１導電膜Ｌ１’上に、第２導電膜Ｌ２’としてＩＴＯ膜（厚さ：例えば７０ｎｍ）を形成することによって、ゲート用導電膜３’（ここではＩＴＯ／ＭｏＮｂＮｉの積層膜）を得る。第１導電膜Ｌ１’として、ＭｏＮｂＮｉ膜、ＭｏＮｂ膜、ＭｏＷ膜、Ｗ膜、Ｔａ膜、およびＴｉ膜からなる群から選択される１つの膜または２以上の膜の積層膜を用いてもよい。

次いで、ゲート用導電膜３'をパターニングすることにより、図９（ｃ）に示すように、ゲートメタル層３を得る。ここでは、ゲート用導電膜３'のパターニングは、例えばウェットエッチングによって行う。ここでは、第１導電膜Ｌ１’および第２導電膜Ｌ２’を、同一のエッチングマスクを用いてエッチングする。これにより、第１導電層Ｌ１および第２導電層Ｌ２を有するゲートメタル層３が得られる。得られたゲートメタル層３の第１導電層Ｌ１の側面と、第２導電層Ｌ２の側面とは整合している。

具体的には、アンテナ単位形成領域に、ゲート絶縁層４を介して半導体層５と対向する部分を含むゲート電極３Ｇと、ゲート電極３Ｇに接続されたゲートバスラインＧＬと、ゲート絶縁層４を介して下部補助容量電極７Ｃと対向する部分を含む上部補助容量電極３Ｃと、上部補助容量電極３Ｃに接続されたＣＳバスラインＣＬと、開口部４ａ内でパッチ電極１５と接続される接続部３ａとを形成する。ゲート端子部形成領域に、開口部４ｇ内で下部接続部７ｇＡと接続される上部接続部３ｇＡを形成し、ソース端子部形成領域に、開口部４ｓ内で下部接続部７ｓＡと接続される上部接続部３ｓＡを形成し、ＣＳ端子部形成領域に、開口部４ｃ内で下部接続部７ｃと接続される上部接続部３ｃを形成し、第１トランスファー端子部形成領域に、開口部４ｐ１Ａ内で下部接続部７ｐ１Ａと接続される上部接続部３ｐ１Ａを形成し、第２トランスファー端子部形成領域に、開口部４ｐ２内で下部接続部７ｐ２と接続される上部接続部３ｐ２を形成し、ゲート−ソース接続部形成領域に、開口部４ｓｇ１内でゲート下部接続配線７ｓｇと接続されるゲートバスライン接続部３ｓｇＡを形成し、ＣＳ−ソース接続部形成領域に、開口部４ｓｃ１内でＣＳ下部接続配線７ｓｃと接続されるＣＳバスライン接続部３ｓｃＡを形成する。

このようにして、ＴＦＴ１０が得られ、アンテナ単位領域Ｕ、ソース端子部ＳＴ、ゲート端子部ＧＴ、ＣＳ端子部ＣＴ、第１トランスファー端子部ＰＴ１、第２トランスファー端子部ＰＴ２、ゲート−ソース接続部ＳＧ、およびＣＳ−ソース接続部ＳＣが得られる。

このようにして、ＴＦＴ基板１０１が製造される。

上述したように、ＴＦＴ基板１０１は４枚のフォトマスクを用いて製造することができる。

＜スロット基板２０１の製造方法＞
スロット基板２０１は、例えば以下の方法で製造され得る。

まず、誘電体基板上に第３絶縁層（厚さ：例えば２００ｎｍ）５２を形成する。誘電体基板としては、ガラス基板、樹脂基板などの、電磁波に対する透過率の高い（誘電率ε_Mおよび誘電損失ｔａｎδ_Mが小さい）基板を用いることができる。誘電体基板は電磁波の減衰を抑制するために薄い方が好ましい。例えば、ガラス基板の表面に後述するプロセスでスロット電極５５などの構成要素を形成した後、ガラス基板を裏面側から薄板化してもよい。これにより、ガラス基板の厚さを例えば５００μｍ以下に低減できる。

誘電体基板として樹脂基板を用いる場合、ＴＦＴ等の構成要素を直接、樹脂基板上に形成してもよいし、転写法を用いて樹脂基板上に形成してもよい。転写法によると、例えば、ガラス基板上に樹脂膜（例えばポリイミド膜）を形成し、樹脂膜上に後述するプロセスで構成要素を形成した後、構成要素が形成された樹脂膜とガラス基板とを分離させる。一般に、ガラスよりも樹脂の方が誘電率ε_Mおよび誘電損失ｔａｎδ_Mが小さい。樹脂基板の厚さは、例えば、３μｍ〜３００μｍである。樹脂材料としては、ポリイミドの他、例えば、液晶高分子を用いることもできる。

第３絶縁層５２としては、特に限定しないが、例えば酸化珪素（ＳｉＯ_ｘ）膜、窒化珪素（ＳｉＮ_ｘ）膜、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮ_ｘＯ_ｙ；ｘ＞ｙ）膜等を適宜用いることができる。

次いで、第３絶縁層５２の上に金属膜を形成し、これをパターニングすることによって、複数のスロット５７を有するスロット電極５５を得る。金属膜としては、厚さが２μｍ〜５μｍのＣｕ膜（またはＡｌ膜）を用いてもよい。ここでは、Ｔｉ（厚さ：例えば２０ｎｍ）およびＣｕ（厚さ：例えば３０００ｎｍ）をこの順で積層した積層膜を用いる。なお、代わりに、Ｔｉ膜、Ｃｕ膜およびＴｉ膜をこの順で積層した積層膜を形成してもよい。

この後、スロット電極５５上およびスロット５７内に第４絶縁層（厚さ：例えば１００ｎｍまたは２００ｎｍ）５８を形成する。第４絶縁層５８の材料は、第３絶縁層の材料と同じであってもよい。この後、非送受信領域Ｒ２において、第４絶縁層５８に、スロット電極５５に達する開口部を形成する。

次いで、第４絶縁層５８上および第４絶縁層５８の開口部内に透明導電膜を形成し、これをパターニングすることにより、開口部内でスロット電極５５と接する上部接続部６０を形成する。これにより、端子部ＩＴを得る。

（変形例１）
図１０および図１１を参照しながら、本実施形態の変形例１のＴＦＴ基板１０１ａを説明する。図３〜図５に示したＴＦＴ基板１０１と共通する構成には共通の参照符号を付し、説明を省略することがある。

図１０（ａ）〜（ｃ）は、ＴＦＴ基板１０１ａの模式的な平面図である。図１０（ａ）は、送受信領域Ｒ１のアンテナ単位領域Ｕを示し、図１０（ｂ）は、非送受信領域Ｒ２に設けられたゲート端子部ＧＴ、ＣＳ端子部ＣＴ、トランスファー端子部ＰＴ、ゲート−ソース接続部ＳＧ、および、ＣＳ−ソース接続部ＳＣを示し、図１０（ｃ）は、非送受信領域Ｒ２に設けられたソース端子部ＳＴを示している。

図１１（ａ）〜（ｄ）は、ＴＦＴ基板１０１ａの模式的な断面図である。図１１（ａ）は、図１０（ｂ）中のＢ−Ｂ'線に沿ったゲート−ソース接続部ＳＧの断面を示しており、図１１（ｂ）は、図１０（ｂ）中のＦ−Ｆ'線に沿った第１トランスファー端子部ＰＴ１の断面を示しており、図１１（ｃ）は、図１０（ｂ）中のＧ−Ｇ'線に沿ったゲート−ソース接続部ＳＧの断面を示しており、図１１（ｄ）は、図１０（ｂ）中のＨ−Ｈ'線に沿ったゲート−ソース接続部ＳＧの断面を示している。なお、ＴＦＴ基板１０１ａの他の断面については、ＴＦＴ基板１０１と同じであるので、図示および説明を省略する。以下では、ＴＦＴ基板１０１と異なる点を主に説明する。

・第１トランスファー端子部ＰＴ１
図１０（ｂ）および図１１（ｂ）に示すように、ＴＦＴ基板１０１ａの第１トランスファー端子部ＰＴ１は、第１トランスファー端子用下部接続部７ｐ１Ｂと、ゲート絶縁層４に形成された開口部４ｐ１Ｂと、第１トランスファー端子用上部接続部３ｐ１Ｂとを有している。

図３（ｂ）および図５（ａ）に示したように、ＴＦＴ基板１０１の第１トランスファー端子部ＰＴ１においては、誘電体基板１の法線方向から見たとき、開口部４ｐ１Ａは、下部接続部７ｐ１Ａの内側にある。すなわち、開口部４ｐ１Ａは、下部接続部７ｐ１Ａの一部のみを露出するように形成されている。従って、ＴＦＴ基板１０１においては、誘電体基板１の法線方向から見たとき、下部接続部７ｐ１Ａのうちの一部が、開口部４ｐ１Ａ内で上部接続部３ｐ１Ａと重なっている。

これに対して、ＴＦＴ基板１０１ａの第１トランスファー端子部ＰＴ１においては、図１０（ｂ）および図１１（ｂ）に示すように、上部接続部３ｐ１Ｂは、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｐ１Ｂ内において、下部接続部７ｐ１Ｂと重ならない部分を含む。開口部４ｐ１Ｂは、下部接続部７ｐ１Ｂを全て露出するように形成されている。従って、ＴＦＴ基板１０１ａにおいては、誘電体基板１の法線方向から見たとき、下部接続部７ｐ１Ｂの全てが、開口部４ｐ１Ｂ内で上部接続部３ｐ１Ｂと重なっている。

図１２は、ＴＦＴ基板１０１ａの第１トランスファー端子部ＰＴ１と、スロット基板２０１の端子部ＩＴとを接続するトランスファー部を説明するための模式的な断面図である。ＴＦＴ基板１０１ａにおいては、ＴＦＴ基板１０１に比べて、導電性粒子と上部接続部３ｐ１Ｂとの接触が安定しやすい。ＴＦＴ基板１０１ａは、ＴＦＴ基板１０１に比べて液晶層の厚さ（セルギャップ）を制御しやすいという利点を有する。

なお、ＴＦＴ基板１０１ａは、第１トランスファー端子部ＰＴ１の信頼性の観点からはＴＦＴ基板１０１に劣ることがある。ＴＦＴ基板１０１においては、開口部４ｐ１Ａ内の全ての領域は、誘電体基板１上に下部接続部７ｐ１Ａおよび上部接続部３ｐ１Ａを有する積層構造を有する。第１トランスファー端子部ＰＴ１において、下部接続部７ｐ１Ａを有しない領域の全ては、ゲート絶縁層４を有する積層構造を有する。これに対して、ＴＦＴ基板１０１ａにおいては、開口部４ｐ１Ｂ内に、誘電体基板１上に上部接続部３ｐ１Ｂのみを有し、下部接続部７ｐ１Ｂを含まない積層構造を有する領域を含む。ＴＦＴ基板１０１ａの第１トランスファー端子部ＰＴ１は、下部接続部７ｐ１Ｂおよびゲート絶縁層４のいずれも含まない積層構造を有する領域を含む。これにより、信頼性に劣ることがある。

・ゲート−ソース接続部ＳＧ、ＣＳ−ソース接続部ＳＣ
図１０（ｂ）および図１１（ｃ）に示すように、ＴＦＴ基板１０１ａのゲート−ソース接続部ＳＧは、ゲートバスライン接続部３ｓｇＢの幅が、ゲート下部接続配線７ｓｇの幅よりも大きい点において、ＴＦＴ基板１０１と異なる。

図１０（ｂ）に示すように、ＴＦＴ基板１０１ａのＣＳ−ソース接続部ＳＧは、ＣＳバスライン接続部３ｓｃＢの幅が、ＣＳ下部接続配線７ｓｃの幅よりも大きい点において、ＴＦＴ基板１０１と異なる。

なお、ＴＦＴ基板１０１ａの導電部および開口部の形状は図面に限定されず、適宜変更され得る。

このような構造を有するＴＦＴ基板１０１ａにおいても、ＴＦＴ基板１０１と同様の効果が得られる。

＜ＴＦＴ基板１０１ａの製造方法＞
図１３（ａ）〜（ｃ）を参照して、ＴＦＴ基板１０１ａの製造方法を説明する。図１３（ａ）〜（ｃ）は、ＴＦＴ基板１０１ａの製造方法を説明するための模式的な断面図である。これらの図は、それぞれ、ＴＦＴ基板１０１ａのＡ−Ａ’断面、Ｂ−Ｂ’断面、Ｃ−Ｃ’断面、およびＦ−Ｆ’断面を示している。以下では、ＴＦＴ基板１０１の製造方法と異なる点を主に説明する。

まず、図８（ａ）〜（ｅ）を参照して説明したのと同様に、誘電体基板１上に、下地絶縁層２０、島状の半導体層５、コンタクト層６Ｓ、６Ｄ、ソースメタル層７、ゲート絶縁膜４’、およびゲートメタル層３を形成する。ここでは、ソースメタル層７は、第１トランスファー端子部形成領域において、下部接続部７ｐ１Ｂを含む。

次いで、公知のフォトリソグラフィプロセスによって、ゲート絶縁膜４’のエッチングを行うことにより、図１３（ａ）に示すように、ゲート絶縁層４を得る。この工程は、図９（ａ）を参照して説明した工程と同様に行われる。ここでは、第１トランスファー端子部形成領域において下部接続部７ｐ１Ｂに達する開口部４ｐ１Ｂが形成される。このとき、誘電体基板１の法線方向から見たとき、開口部４ｐ１Ｂ内の領域の一部は、下部接続部７ｐ１Ｂと重ならないように形成される。開口部４ｐ１Ｂは、下部接続部７ｐ１Ｂを全て露出させるように形成される。

次いで、図９（ｂ）に示すように、ゲート絶縁層４上およびゲート絶縁層４に形成された開口部内にゲート用導電膜３'を形成する。この工程は、図９（ｂ）を参照して説明した工程と同様に行われる。

次いで、ゲート用導電膜３'をパターニングすることにより、図１３（ｃ）に示すように、ゲートメタル層３を得る。この工程は、図９（ｃ）を参照して説明した工程と同様に行われる。ここでは、ゲートメタル層３は、第１トランスファー端子部形成領域において、上部接続部３ｐ１Ｂを含む。上部接続部３ｐ１Ｂは、開口部４ｐ１Ｂ内で下部接続部７ｐ１Ｂと接続される。

このようにして、ＴＦＴ基板１０１ａが製造される。

このように、ＴＦＴ基板１０１ａは４枚のフォトマスクを用いて製造することができる。

（変形例２）
図１４および図１５を参照しながら、本実施形態の変形例２のＴＦＴ基板１０１ｂを説明する。図３〜図５に示したＴＦＴ基板１０１と共通する構成には共通の参照符号を付し、説明を省略することがある。

図１４（ａ）〜（ｃ）は、ＴＦＴ基板１０１ｂの模式的な平面図である。図１４（ａ）は、送受信領域Ｒ１のアンテナ単位領域Ｕを示し、図１４（ｂ）は、非送受信領域Ｒ２に設けられたゲート端子部ＧＴ、ＣＳ端子部ＣＴ、トランスファー端子部ＰＴ、ゲート−ソース接続部ＳＧ、および、ＣＳ−ソース接続部ＳＣを示し、図１４（ｃ）は、非送受信領域Ｒ２に設けられたソース端子部ＳＴを示している。図１５は、図１４（ａ）中のＡ−Ａ'線に沿ったアンテナ単位領域Ｕの断面を示している。なお、ＴＦＴ基板１０１ａの他の断面については、ＴＦＴ基板１０１またはＴＦＴ基板１０１ａと同じであるので、図示および説明を省略する。以下では、ＴＦＴ基板１０１またはＴＦＴ１０１ａと異なる点を主に説明する。

ＴＦＴ基板１０１のＴＦＴ１０の半導体層５の例として、例えばアモルファスシリコン層が用いられる。ＴＦＴ基板１０１ｂの各アンテナ単位領域Ｕは、ＴＦＴ１０ａを有する。ＴＦＴ１０ａは、半導体層５とソース電極７Ｓおよびドレイン電極７Ｄとの間にコンタクト層を有しない。ＴＦＴ１０ａの半導体層５として、例えば酸化物半導体層が用いられる。

このような構造を有するＴＦＴ基板１０１ａにおいても、ＴＦＴ基板１０１と同様の効果が得られる。

ＴＦＴ基板１０１ｂのゲート−ソース接続部ＳＧおよびＣＳ−ソース接続部ＳＣは、図１４（ｂ）に示すように、ＴＦＴ基板１０１ａと同様の構造を有する。ただし、これに限られず、例えばＴＦＴ基板１０１と同様の構造を有してもよい。

＜ＴＦＴ基板１０１ｂの製造方法＞
図１６（ａ）〜（ｅ）および図１７（ａ）〜（ｃ）を参照して、ＴＦＴ基板１０１ｂの製造方法を説明する。図１６（ａ）〜（ｅ）および図１７（ａ）〜（ｃ）は、ＴＦＴ基板１０１ｂの製造方法を説明するための模式的な断面図である。これらの図は、それぞれ、ＴＦＴ基板１０１ｂのＡ−Ａ’断面、Ｂ−Ｂ’断面、Ｃ−Ｃ’断面、およびＦ−Ｆ’断面を示している。以下では、ＴＦＴ基板１０１の製造方法と異なる点を主に説明する。

まず、図１６（ａ）に示すように、誘電体基板１上に、下地絶縁層２０、および酸化物半導体膜５'をこの順で形成する。ここでは、下地絶縁層２０として、窒化珪素（Ｓｉ_ｘＮ_ｙ）膜（厚さ：例えば２００ｎｍ）および酸化珪素（ＳｉＯ_ｘ）膜（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜（ＳｉＯ_ｘ／Ｓｉ_ｘＮ_ｙ）を形成する。また、酸化物半導体膜５'として、例えば厚さ７０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜を形成する。

次いで、酸化物半導体膜５'をパターニングすることにより、図１６（ｂ）に示すように、島状の半導体層５を得る。

次いで、図１６（ｃ）に示すように、下地絶縁層２０上および半導体層５上にソース用導電膜７'を形成する。ここでは、ソース用導電膜７'として、Ｔｉ（厚さ：例えば２０ｎｍ）およびＣｕ（厚さ：例えば５００ｎｍ）をこの順で積層した積層膜（Ｃｕ／Ｔｉ）を形成する。

次いで、ソース用導電膜７'をパターニングすることによって、図１６（ｄ）に示すように、ソースメタル層７を得る。ここでは、ソース用導電膜７'のパターニングは、ウェットエッチングおよびドライエッチングによって行う。例えば混酸水溶液を用いて、ウェットエッチングでＣｕ膜をパターニングした後、ドライエッチングでＴｉ膜をパターニングしてもよい。

次に、図１６（ｅ）に示すように、ソースメタル層７および下地絶縁層２０を覆うようにゲート絶縁膜４’を形成する。ここでは、ゲート絶縁膜４’として、窒化珪素（Ｓｉ_ｘＮ_ｙ）膜（厚さ：例えば３５０ｎｍ）および酸化珪素（ＳｉＯ_ｘ）膜（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜（ＳｉＯ_ｘ／Ｓｉ_ｘＮ_ｙ）を形成する。この例では、ゲート絶縁膜４’は、半導体層５のチャネル領域と接するように配置される。

次いで、公知のフォトリソグラフィプロセスによって、ゲート絶縁膜４’のエッチングを行うことにより、図１７（ａ）に示すように、ゲート絶縁層４を得る。

次いで、図１７（ｂ）に示すように、ゲート絶縁層４上およびゲート絶縁層４に形成された開口部内にゲート用導電膜３'を形成する。ここでは、ゲート用導電膜３'として、ＭｏＮｂＮｉ膜（厚さ：例えば３００ｎｍ）およびＩＴＯ膜（厚さ：例えば７０ｎｍ）をこの順で積層した積層膜（ＩＴＯ／ＭｏＮｂＮｉ）を形成する。

次いで、ゲート用導電膜３'をパターニングすることにより、図１７（ｃ）に示すように、ゲートメタル層３を得る。ここでは、ゲート用導電膜３'のパターニングは、ウェットエッチングによって行う。

このようにして、ＴＦＴ１０ａが得られ、アンテナ単位領域Ｕ、ソース端子部ＳＴ、ゲート端子部ＧＴ、ＣＳ端子部ＣＴ、第１トランスファー端子部ＰＴ１、第２トランスファー端子部ＰＴ２、ゲート−ソース接続部ＳＧ、およびＣＳ−ソース接続部ＳＣが得られる。

このようにして、ＴＦＴ基板１０１ｂが製造される。

上述したように、ＴＦＴ基板１０１ｂは４枚のフォトマスクを用いて製造することができる。

（変形例３）
図１８を参照しながら、本実施形態の変形例３のＴＦＴ基板１０１ｃを説明する。図１４および図１５に示したＴＦＴ基板１０１ｂと共通する構成には共通の参照符号を付し、説明を省略することがある。

図１８（ａ）〜（ｃ）は、ＴＦＴ基板１０１ｃの模式的な平面図である。図１８（ａ）は、送受信領域Ｒ１のアンテナ単位領域Ｕを示し、図１８（ｂ）は、非送受信領域Ｒ２に設けられたゲート端子部ＧＴ、ＣＳ端子部ＣＴ、トランスファー端子部ＰＴ、ゲート−ソース接続部ＳＧ、および、ＣＳ−ソース接続部ＳＣを示し、図１８（ｃ）は、非送受信領域Ｒ２に設けられたソース端子部ＳＴを示している。なお、ＴＦＴ基板１０１ｃの断面については、先に示したＴＦＴ基板１０１、１０１ａまたは１０１ｂと同じであるので、図示および説明を省略する。

ＴＦＴ基板１０１ｃのゲート−ソース接続部ＳＧおよびＣＳ−ソース接続部ＳＣは、図１８（ｂ）に示すように、ＴＦＴ基板１０１と同様の構造を有する。ただし、これに限られず、例えばＴＦＴ基板１０１ｂと同様の構造を有してもよい。

ＴＦＴ基板１０１ｃの第１トランスファー端子部ＰＴ１は、図１８（ｂ）に示すように、ＴＦＴ基板１０１ａと同様の構造を有する。ただし、これに限られず、例えばＴＦＴ基板１０１ｂと同様の構造を有してもよい。

このような構造を有するＴＦＴ基板１０１ｃにおいても、ＴＦＴ基板１０１と同様の効果が得られる。

このようなＴＦＴ基板１０１ｃは、ＴＦＴ基板１０１ｂの製造方法から、ソースメタル層７、ゲート絶縁層４およびゲートメタル層３のパターニング形状を変更することによって、製造することができる。ＴＦＴ基板１０１ｃも４枚のフォトマスクを用いて製造することができる。

＜ＴＦＴの材料および構造＞
本発明の実施形態では、各画素に配置されるスイッチング素子として、半導体層５を活性層とするＴＦＴが用いられる。半導体層５はアモルファスシリコン層に限定されず、ポリシリコン層、酸化物半導体層であってもよい。

酸化物半導体層を用いる場合、酸化物半導体層に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。

酸化物半導体層は、２層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む２層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。

非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４−００７３９９号公報に記載されている。参考のために、特開２０１４−００７３９９号公報の開示内容の全てを本明細書に援用する。

酸化物半導体層は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、酸化物半導体層は、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む酸化物半導体膜から形成され得る。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体が好ましい。

なお、結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体の結晶構造は、例えば、上述した特開２０１４−００７３９９号公報、特開２０１２−１３４４７５号公報、特開２０１４−２０９７２７号公報などに開示されている。参考のために、特開２０１２−１３４４７５号公報および特開２０１４−２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、非送受信領域に設けられる駆動回路に含まれるＴＦＴ）および各アンテナ単位領域に設けられるＴＦＴとして好適に用いられる。

酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系半導体（例えばＩｎ₂Ｏ₃−ＳｎＯ₂−ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層は、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｏ系半導体、Ｉｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｔｉ−Ｏ系半導体、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｏ系半導体、Ｚｒ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系半導体、Ｇａ−Ｚｎ−Ｏ系半導体などを含んでいてもよい。

図３に示す例では、ＴＦＴ１０は、トップゲート構造を有するチャネルエッチ型のＴＦＴである。「チャネルエッチ型のＴＦＴ」では、チャネル領域上にエッチストップ層が形成されておらず、ソースおよびドレイン電極のチャネル側の端部下面は、半導体層の上面と接するように配置されている。チャネルエッチ型のＴＦＴは、例えば半導体層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ソース・ドレイン分離工程において、チャネル領域の表面部分がエッチングされる場合がある。

なお、ＴＦＴ１０、１０ａは、チャネル領域上にエッチストップ層が形成されたエッチストップ型ＴＦＴであってもよい。エッチストップ型ＴＦＴでは、ソースおよびドレイン電極のチャネル側の端部下面は、例えばエッチストップ層上に位置する。エッチストップ型のＴＦＴは、例えば半導体層のうちチャネル領域となる部分を覆うエッチストップ層を形成した後、半導体層およびエッチストップ層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ただし、エッチストップ型ＴＦＴを有するＴＦＴ基板は、エッチストップ層を形成するためのフォトマスクの分だけ、製造に必要なフォトマスク数が増える。

また、ＴＦＴ１０、１０ａは、ソースおよびドレイン電極が半導体層の上面と接するトップコンタクト構造を有するが、ソースおよびドレイン電極は半導体層の下面と接するように配置されていてもよい（ボトムコンタクト構造）。

＜アンテナ単位の配列、ゲートバスライン、ソースバスラインの接続の例＞
本発明の実施形態による走査アンテナにおいて、アンテナ単位は例えば、同心円状に配列される。

例えば、ｍ個の同心円に配列されている場合、ゲートバスラインは例えば、各円に対して１本ずつ設けられ、合計ｍ本のゲートバスラインが設けられる。送受信領域Ｒ１の外径を、例えば８００ｍｍとすると、ｍは例えば、２００である。最も内側のゲートバスラインを１番目とすると、１番目のゲートバスラインには、ｎ個（例えば３０個）のアンテナ単位が接続され、ｍ番目のゲートバスラインにはｎｘ個（例えば６２０個）のアンテナ単位が接続されている。

このような配列では、各ゲートバスラインに接続されているアンテナ単位の数が異なる。また、最も外側の円を構成するｎｘ個のアンテナ単位に接続されているｎｘ本のソースバスラインには、ｍ個のアンテナ単位が接続されているが、内側の円を構成するアンテナ単位に接続されているソースバスラインに接続されているアンテナ単位の数はｍよりも小さくなる。

このように、走査アンテナにおけるアンテナ単位の配列は、ＬＣＤパネルにおける画素（ドット）の配列とは異なり、ゲートバスラインおよび／またはソースバスラインによって、接続されているアンテナ単位の数が異なる。したがって、全てのアンテナ単位の容量（液晶容量＋補助容量）を同じにすると、ゲートバスラインおよび／またはソースバスラインによって、接続されている電気的な負荷が異なることになる。そうすると、アンテナ単位への電圧の書き込みにばらつきが生じるという問題がある。

そこで、これを防止するために、例えば、補助容量の容量値を調整することによって、あるいは、ゲートバスラインおよび／またはソースバスラインに接続するアンテナ単位の数を調整することによって、各ゲートバスラインおよび各ソースバスラインに接続されている電気的な負荷を略同一にすることが好ましい。

本発明の実施形態による走査アンテナは、必要に応じて、例えばプラスチック製の筺体に収容される。筺体にはマイクロ波の送受信に影響を与えない誘電率ε_Mが小さい材料を用いることが好ましい。また、筺体の送受信領域Ｒ１に対応する部分には貫通孔を設けてもよい。さらに、液晶材料が光に曝されないように、遮光構造を設けてもよい。遮光構造は、例えば、ＴＦＴ基板１０１の誘電体基板１および／またはスロット基板２０１の誘電体基板５１の側面から誘電体基板１および／または５１内を伝播し、液晶層に入射する光を遮光するように設ける。誘電異方性Δε_Mが大きな液晶材料は、光劣化しやすいものがあり、紫外線だけでなく、可視光の中でも短波長の青色光も遮光することが好ましい。遮光構造は、例えば、黒色の粘着テープなどの遮光性のテープを用いることによって、必要な個所に容易に形成できる。

本発明による実施形態は、例えば、移動体（例えば、船舶、航空機、自動車）に搭載される衛星通信や衛星放送用の走査アンテナおよびその製造に用いられる。

１ ：誘電体基板
３ ：ゲートメタル層
３Ｃ ：上部補助容量電極
３Ｇ ：ゲート電極
３ａ ：接続部
３ｃ、３ｇＡ、３ｓＡ ：上部接続部
３ｐ１Ａ、３ｐ１Ｂ、３ｐ２ ：上部接続部
３ｓｃＡ、３ｓｃＢ ：ＣＳバスライン接続部
３ｓｇＡ、３ｓｇＢ ：ゲートバスライン接続部
４ ：ゲート絶縁層
４ａ、４ｃ、４ｇ、４ｓ、４ｓｃ１、４ｓｇ１ ：開口部
４ｐ１Ａ、４ｐ１Ｂ、４ｐ２ ：開口部
５ ：半導体層
６Ｄ ：ドレインコンタクト層
６Ｓ ：ソースコンタクト層
７ ：ソースメタル層
７Ｃ ：下部補助容量電極
７Ｄ ：ドレイン電極
７Ｓ ：ソース電極
７ｃ、７ｇＡ、７ｓＡ ：下部接続部
７ｐ１Ａ、７ｐ１Ｂ、７ｐ２ ：下部接続部
７ｓｃ ：ＣＳ下部接続配線
７ｓｇ ：ゲート下部接続配線
１５ ：パッチ電極
２０ ：下地絶縁層
３２Ａ ：第１配向膜
４２Ａ ：第２配向膜
５１ ：誘電体基板
５２ ：第３絶縁層
５４ ：誘電体層（空気層）
５５ ：スロット電極
５５Ｌ ：下層
５５Ｍ ：主層
５５Ｕ ：上層
５７ ：スロット
５８ ：第４絶縁層
６０ ：上部接続部
６５ ：反射導電板
６７ ：接着層
６８ ：ヒーター用抵抗膜
７０ ：給電装置
７１ ：導電性ビーズ
７２ ：給電ピン
７３ ：シール部
１０１、１０１ａ、１０１ｂ、１０１ｃ ：ＴＦＴ基板
１００Ａ ：液晶パネル
２０１ ：スロット基板
３０１ ：導波路
１０００ ：走査アンテナ
ＣＬ ：ＣＳバスライン
ＧＤ ：ゲートドライバ
ＧＬ ：ゲートバスライン
ＧＴ ：ゲート端子部
ＳＤ ：ソースドライバ
ＳＧ ：ゲート−ソース接続部
ＳＬ ：ソースバスライン
ＳＴ ：ソース端子部
ＰＴ ：トランスファー端子部
ＩＴ ：端子部
ＬＣ ：液晶層
Ｒ１ ：送受信領域
Ｒ２ ：非送受信領域
Ｒｓ ：シール領域
Ｕ ：アンテナ単位、アンテナ単位領域

Claims (11)

1. 誘電体基板と、前記誘電体基板上に配列された複数のアンテナ単位領域とを有し、
   前記複数のアンテナ単位領域のそれぞれは、ＴＦＴと、前記ＴＦＴのドレイン電極に電気的に接続されたパッチ電極とを有し、
   前記複数のアンテナ単位領域を含む送受信領域と、前記送受信領域以外の領域に位置する非送受信領域とを備えるＴＦＴ基板であって、
   前記誘電体基板に支持され、前記ＴＦＴのソース電極、前記ドレイン電極、および前記ソース電極に接続されたソースバスラインを含むソースメタル層と、
   前記ソースメタル層上に形成され、前記ＴＦＴのゲート電極および前記ゲート電極に接続されたゲートバスラインを含むゲートメタル層と、
   前記誘電体基板に支持された、前記ＴＦＴの半導体層と、
   前記半導体層と前記ゲートメタル層との間に形成されたゲート絶縁層と
   を有し、
   前記ソースメタル層は、前記パッチ電極をさらに含み、
   前記非送受信領域に配置されたソース端子部をさらに有し、
   前記ソース端子部は、
   前記ソースメタル層に含まれ、前記ソースバスラインと電気的に接続されたソース端子用下部接続部と、
   前記ゲート絶縁層に形成され、前記ソース端子用下部接続部に達する第１開口部と、
   前記第１開口部内で前記ソース端子用下部接続部と接続されているソース端子用上部接続部と
   を有し、
   前記ゲートメタル層は、前記ソース端子用上部接続部をさらに含む、ＴＦＴ基板。
2. 前記ゲートメタル層は、ＭｏＮｂＮｉ層、ＭｏＮｂ層、ＭｏＷ層、Ｗ層、Ｔａ層、およびＴｉ層からなる群から選択される１つの層または２以上の層の積層から形成されている第１導電層と、前記第１導電層上に形成され、透明導電層を含む第２導電層とを含む、請求項１に記載のＴＦＴ基板。
3. 前記ソース端子用上部接続部は、前記第１導電層と前記第２導電層とを含み、
   前記ソース端子用上部接続部の前記第１導電層の側面と、前記ソース端子用上部接続部の前記第２導電層の側面とは整合している、請求項２に記載のＴＦＴ基板。
4. 前記ゲート絶縁層に形成され、前記パッチ電極に達する第２開口部と、
   前記第２開口部内で露出されている前記パッチ電極を覆う接続部とをさらに有し、
   前記ゲートメタル層は、前記接続部をさらに含む、請求項１から３のいずれかに記載のＴＦＴ基板。
5. 前記接続部は、前記第１導電層と前記第２導電層とを含み、
   前記接続部の前記第１導電層の側面と、前記接続部の前記第２導電層の側面とは整合している、請求項２を引用する請求項４に記載のＴＦＴ基板。
6. 前記非送受信領域に配置されたゲート−ソース接続部をさらに有し、
   前記ゲート−ソース接続部は、
   前記ソースメタル層に含まれ、前記ソースバスラインと電気的に分離されたゲート下部接続配線と、
   前記ゲート絶縁層に形成され、前記ゲート下部接続配線に達する第３開口部と、 前記ゲートメタル層に含まれ、前記ゲートバスラインと電気的に接続され、前記第３開口部内で前記ゲート下部接続配線と接続されているゲートバスライン接続部と
   を有する、請求項１から５のいずれかに記載のＴＦＴ基板。
7. 前記非送受信領域に配置されたゲート端子部をさらに有し、
   前記ゲート端子部は、
   前記ソースメタル層に含まれ、前記ゲート下部接続配線と電気的に接続されたゲート端子用下部接続部と、
   前記ゲート絶縁層に形成され、前記ゲート端子用下部接続部に達する第４開口部と、
   前記ゲートメタル層に含まれ、前記第４開口部内で前記ゲート端子用下部接続部と接続されているゲート端子用上部接続部と
   を有する、請求項６に記載のＴＦＴ基板。
8. 請求項１から７のいずれかに記載のＴＦＴ基板と、
   前記ＴＦＴ基板と対向するように配置されたスロット基板と、
   前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、
   前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板と
   を備え、
   前記ＴＦＴ基板は、前記ゲートメタル層を覆う第１配向膜をさらに有し、
   前記スロット基板は、さらなる誘電体基板と、前記さらなる誘電体基板の前記液晶層側の表面に形成されたスロット電極と、前記スロット電極を覆う第２配向膜とを有し、
   前記スロット電極は複数のスロットを有し、前記複数のスロットのそれぞれは、前記ＴＦＴ基板の前記複数のアンテナ単位領域のそれぞれにおける前記パッチ電極に対応して配置されている、走査アンテナ。
9. 請求項１から７のいずれかに記載のＴＦＴ基板の製造方法であって、
   前記誘電体基板上にソース用導電膜を形成する工程Ａと、
   前記ソース用導電膜をパターニングすることにより、前記ソースメタル層を形成する工程Ｂと、
   前記ソースメタル層を覆うゲート絶縁膜を堆積する工程Ｃと、
   前記ゲート絶縁膜のエッチングを行うことによって、前記ゲート絶縁層を得る工程Ｄと、
   前記ゲート絶縁層上にゲート用導電膜を形成する工程Ｅと、
   前記ゲート用導電膜をパターニングすることにより、前記ゲートメタル層を形成する工程Ｆと
   を包含する、ＴＦＴ基板の製造方法。
10. 前記工程Ｅは、前記ゲート絶縁層上に第１導電膜を形成する工程と、前記第１導電膜上に第２導電膜を形成する工程とを包含し、
    前記工程Ｆは、前記第１導電膜および前記第２導電膜を同一のエッチングマスクを用いてエッチングする工程と包含する、請求項９に記載のＴＦＴ基板の製造方法。
11. 前記第１導電膜は、ＭｏＮｂＮｉ膜、ＭｏＮｂ膜、ＭｏＷ膜、Ｗ膜、Ｔａ膜、およびＴｉ膜からなる群から選択される１つの膜または２以上の膜の積層から形成されており、
    前記第２導電膜は、透明導電膜を含む、請求項１０に記載のＴＦＴ基板の製造方法。

Images