JP2019103100A - 信号生成装置、及び信号生成方法 - Google Patents

Abstract

【課題】スイッチング回数を低減しつつ、信号対雑音比の高い信号を生成する信号生成装置、及び信号生成方法を提供する。【解決手段】信号生成装置は、出力信号を遅延させる遅延手段と、入力信号と上記遅延手段からの信号との差分を取る差分手段と、加算手段と、上記加算手段からの出力を積分する積分手段と、上記積分手段からの出力を離散化して上記出力信号を生成する比較手段と、上記比較手段からの上記出力信号の変化状態を示す信号を上記加算手段に供給して、上記加算手段で上記差分手段からの信号と上記加算手段で加算させる帰還手段と、を含む。【選択図】 図１

Description

本発明は、信号生成装置、及び信号生成方法に関し、特に増幅器を含む信号生成装置、及び信号生成方法に関する。

無線システムの送信機は、低消費電力で動作することが望ましい。特に、送信機の最終段の信号増幅器は、送信機全体の５０％以上の電力を消費する。よって、最終段の信号増幅器の電力効率を上げることが求められる。最終段に用いられうる信号増幅器として、スイッチング増幅器を用いるものが知られている。

スイッチング増幅器の電力損失は、スイッチングロスにより生じるものの寄与が大きい。そのため、出力信号に影響を与えずスイッチング回数を削減する変調方法が重要となる。

最小となるパルス幅を制限しスイッチング回数の削減を可能とするデルタシグマ変調回路、及びそれを制御信号としてスイッチング増幅器を用いて信号の増幅を行うことに関しては、例えば特許文献１の背景技術として提案されている。

また、スイッチング増幅器を電源変調器として用いたエンベロープトラッキング方式の増幅器に関しては、例えば特許文献２で提案されている。

特許第４１１５９５９号公報 特許第５７２５０２６号公報 特開２００８−９９３６２号公報 特開２００８−１９３１５９号公報 特開２００６−２６２６８６号公報

上述の特許文献１、特許文献２の増幅器は電力効率が高いことが知られているが、それでも無線送信機に求められる電力効率を達成することは難しい。またそれらを組み合わせたもの、すなわち、入力信号の包絡線成分の最小パルス幅を制限してデルタシグマ変調し、更にスイッチング増幅器で増幅したものを電源変調信号として用いる増幅器であっても、改善はあるものの同様である。

スイッチング素子を用いた増幅器において、その電力効率の低下の大きな原因の一つはスイッチングの際に生じる電力損失である。電力効率向上のためにはこのスイッチングロスを抑える必要がある。即ち、単位時間あたりのスイッチング回数を抑える必要がある。

しかし、一方でスイッチング回数を抑えることは信号の自由度を制限することになり、アナログデジタル変換の際には信号対雑音比を悪化させることにつながる。

アナログ信号をデジタル変調しスイッチング増幅器で増幅する際に、所望信号近傍の量子化雑音を抑えつつ、スイッチング回数を既存方式よりも更に低減するための変調方式が課題となっている。

特許文献３や特許文献５では、デルタシグマ変調回路を含んだスイッチング電源が提案され、特許文献４では、デルタシグマ変調回路を含んだスイッチング回路が提案されている。

本発明の目的は、スイッチング回数を低減しつつ、信号対雑音比の高い信号を生成する信号生成装置、及び信号生成方法を提供することにある。

前記目的を達成するため、本発明に係る信号生成装置は、出力信号を遅延させる遅延手段と、入力信号と上記遅延手段からの信号との差分を取る差分手段と、加算手段と、上記加算手段からの出力を積分する積分手段と、上記積分手段からの出力を離散化して上記出力信号を生成する比較手段と、上記比較手段からの上記出力信号の変化状態を示す信号を上記加算手段に供給して、上記加算手段で上記差分手段からの信号と上記加算手段で加算させる帰還手段と、を含む。

発明に係る信号生成方法は、遅延手段、差分手段、加算手段、積分手段、比較手段、及び帰還手段を含む信号生成装置の信号生成方法であって、
上記遅延手段が、出力信号を遅延させ、
上記差分手段が、上記入力信号と上記遅延手段からの信号との差分を取り、
上記積分手段が、上記加算手段からの出力を積分し、
上記比較手段が、上記積分手段からの出力を離散化して上記出力信号を生成し、
上記帰還手段が、上記比較手段からの上記出力信号の変化状態を示す信号を上記加算手段に供給して、上記差分手段からの信号と上記加算手段で加算させる。

本発明によれば、スイッチング回数を低減しつつ、信号対雑音比の高い信号を生成する信号生成装置、及び信号生成方法を提供できる。

上位概念による実施形態の信号生成装置を説明するためのブロック図である。 第１実施形態の信号生成装置を説明するためのブロック図である。 図２の信号生成装置の信号を示す波形図である。 第２実施形態の信号生成装置を説明するためのブロック図である。 第３実施形態の信号生成装置を説明するためのブロック図である。 第４実施形態の信号生成装置を説明するためのブロック図である。 第５実施形態の信号生成装置を説明するためのブロック図である。 図７の信号生成装置の信号を示す波形図である。 第１実施形態の信号生成装置の信号対雑音比数値の計算結果を示すグラフである。 第１実施形態のパルス幅分布数値の計算結果を示すグラフである。 その他の実施形態の無線送信機を示す概略図である。

本発明の好ましい実施形態について、図面を参照しながら詳細に説明する。具体的な実施形態について説明する前に、本発明の上位概念による実施形態の信号生成装置について説明する。

図１は、上位概念による実施形態の信号生成装置を説明するためのブロック図である。図１の信号生成装置は、差分手段１０１、加算手段１０２、積分手段１０３、比較手段１０４、遅延手段１０５、及び帰還手段１０６を含む。

図１の信号生成装置において、差分手段１０１は入力信号と遅延手段１０５の出力信号の差を出力する。加算手段１０２は、差分手段１０１の出力と帰還手段１０６の出力信号の和を出力する。積分手段１０３は、加算手段１０２の出力信号を積分する。比較手段１０４は、積分手段１０３から出力される信号を基準値と比較することによって、信号をデジタル化する。デジタル化された信号は、信号生成装置の出力信号になると共に、遅延手段１０５に入力される。また比較手段１０４の出力信号の変化状態を示す信号が、帰還手段１０６に入力される。

図１の信号生成装置では、積分手段１０３から出力される信号を基準値と比較する比較手段１０４は、比較手段１０４の出力信号の変化状態を示す信号を出力する。この比較手段１０４の出力信号の変化状態を示す信号を用い、帰還手段１０６を経由し、加算手段１０２で差分手段１０１の出力と加算している。比較手段１０４の端子からの出力は積分手段１０３に対し、比較手段１０４の出力が変化した際に、積分手段１０３の積分値と変化の引き金となった比較手段１０４の内部基準値の絶対値が大きくなるように作用する。これによりパルス幅が広くなり、スイッチング回数は減少する。結果として出力信号の単位時間あたりのスイッチング回数が少なくなる。

このスイッチング回数を削減できたことによって、信号生成装置の電力効率を改善することができる。以下、より具体的な実施形態について図面を参照しながら説明する。

〔第１実施形態〕
第１実施形態の信号生成装置について、説明する。

図２は、第１実施形態の信号生成装置を説明するためのブロック図である。図２に示す信号生成装置は、差分器１、加算器２、積分器３、比較器４、遅延回路５、増幅器６、及び遅延回路７を含む。

図２の信号生成装置において、差分器１はアナログ入力信号と遅延回路５の出力信号との差分を取り、この差分を出力する。加算器２は、差分器１の出力と遅延回路７の出力信号の和を出力する。積分器３は、加算器２の出力信号を積分する。比較器４は、積分器３からの出力を離散化する。言い換えると比較器４は、積分器３から出力される信号を基準値と比較することによって、信号をデジタル化する。デジタル化された信号は、信号生成装置の出力信号になると共に、遅延回路５に入力される。遅延回路５は入力された信号を遅延して差分器１に供給する。

比較器４は、信号生成装置の出力信号を出力する出力端子以外に、その出力信号の変化状態を示す信号を外部に出力する端子を持つ。以下では、比較器４の出力信号の変化状態を示す信号を外部に出力する端子を、比較器４の変化出力端子と称することがある。この変化状態を示す信号を外部に出力する端子は例えば、比較器４の出力信号がより小さい方向に変化した際には−１を、比較器４の出力信号がより大きい方向に変化した際には１を、それ以外の場合には０を出力する。この比較器４の出力信号の変化状態を示す信号は増幅器６に入力されて、増幅器６でＲ倍に増幅される。ここで、Ｒは正の実数とする。増幅器６の出力は、遅延回路７に入力される。遅延回路７は、入力された信号を遅延して加算器２に供給する。

図３は、図２の信号生成装置の信号を示す波形図である。図３は、信号生成装置へのアナログ入力信号として定数を入力している状態で、比較器４の出力レベルが２値の場合の、積分器３の出力Ａ、比較器４の変化出力端子からの変化出力Ｂ、及び比較器４の出力Ｃを示したものである。

比較器４の変化出力端子からの出力は積分器３に対し、比較器４の出力が変化した際に、積分器３の積分値と変化の引き金となった比較器４の内部基準値の絶対値が大きくなるように作用する。例えば、具体的には比較器４の内部基準値が０の場合、比較器４の出力が負から正に変化した場合にはＲが、正から負に変化した場合には−Ｒが加算器２を経て積分器３の入力に加算されることとなる。

この作用の程度は、増幅器６の増幅率Ｒによって決まる。具体的には、増幅率Ｒが大きいほど、積分器３の出力が再度変化の引き金となった比較基準値に到達するまでの時間が長くなる。つまり、パルス幅が広くなる。また、増幅率Ｒが０の場合はパルス幅制限されていない既存のデルタシグマ変調と同じになり、最小パルス幅は１となる。図３の場合は、増幅率Ｒの効果により、最小パルス幅が５になっている。このパルス幅が長くなることにより、スイッチング回数は減少する。結果として、信号生成装置の出力信号の単位時間あたりのスイッチング回数が少なくなる。このスイッチング回数を削減できたことによって、図３の信号生成装置では電力効率の改善を実現できる。

図３の信号生成装置では、比較器４の出力が積分器３へと常に帰還される構成になっている。これにより、図３の信号生成装置ではより適切にデルタシグマ変調のフィードバックが働くので、よりスイッチング回数を削減することが可能となる。

［効果の説明］
第１実施形態の信号生成装置を用いることで、スイッチング回数を抑えつつアナログ信号からデルタシグマ変調したデジタル信号を得ることができる。

〔第２実施形態〕
次に、第２実施形態の信号生成装置について、説明する。本発明の信号生成装置は、上述した第１実施形態の構成に限られるものではなく、様々な変形や追加などが可能である。第２実施形態の信号生成装置は、第２実施形態の信号生成装置の変形例である。

図４は、第２実施形態の信号生成装置を説明するためのブロック図である。第１実施形態の信号生成装置と同様な構成に対しては、同じ参照番号を付すことにより、その詳細な説明を省略することとする。

図４の信号生成装置は、図２の信号生成装置と同様に、差分器１、加算器２、積分器３、比較器４、遅延回路５、及び増幅器６を含む。さらに図４の信号生成装置は、デジタルフィルタ８を含む。図４のデジタルフィルタ８は、比較器４の出力信号、すなわち信号生成装置の出力信号を入力して増幅器６へ出力する。そして図４の増幅器６は、Ｒ倍に増幅した後、加算器２に供給する。

ここでデジタルフィルタ８の伝達関数は例えば、

とする。これにより図４の加算器２へ、図２に示される第１実施形態の信号生成装置と同じ信号が供給されるよう、構成する。ここで、ｎは比較器４が出力するレベルの数、ｘ_ｋは比較器４の下から数えてｋ番目の出力レベルである。このような伝達関数により、図４のデジタルフィルタ８は、比較器４の出力信号がより小さい方向に変化した際には−１を、比較器４の出力信号がより大きい方向に変化した際には１を、それ以外の場合には０を出力する。

図４の信号生成装置では、比較器４の出力信号をデジタルフィルタ８に入力することで、第１実施形態の比較器４における出力信号の変化を外部に出力する端子（変化出力端子）からの出力を遅延させたものと同じ信号を得ることができる。よって、図４の信号生成装置の出力信号は、第１実施形態のものと同じものとなる。

［効果の説明］
これにより、第１実施形態の信号生成装置とは一部異なる構成を採用しつつ、第１実施形態の信号生成装置と同等の効果を得ることができる。

すなわち、第１実施形態の信号生成装置と同様に、増幅器６の増幅率Ｒが大きいほど、積分器３の出力が再度変化の引き金となった比較基準値に到達するまでの時間が長くなり、パルス幅が広くなる。また、増幅器６の増幅率Ｒが０の場合はパルス幅制限されていない既存のデルタシグマ変調と同じになり、最小パルス幅は１となる。増幅器６の増幅率Ｒの効果により、最小パルス幅が長くなり、スイッチング回数は減少する。結果として、信号生成装置の出力信号の単位時間あたりのスイッチング回数が少なくなる。このスイッチング回数を削減できたことによって、図４の信号生成装置においても電力効率の改善を実現できる。

〔第３実施形態〕
次に、第３実施形態の信号生成装置について、説明する。本実施形態は、第１実施形態の信号生成装置を含んで信号生成装置を構成したものである。図５は、第３実施形態の信号生成装置を説明するためのブロック図である。第１実施形態の信号生成装置と同様な構成に対しては、同じ参照番号を付すことにより、その詳細な説明を省略することとする。

図５の信号生成装置は、デルタシグマ変調部１０、スイッチング増幅器１１、及び周波数フィルタ１２を含む。図５の信号生成装置のデルタシグマ変調部１０は、第１実施形態として説明した図２の信号生成装置と同じ構成を採用したものである。なお、前述の通り、第２実施形態として説明した図４の信号生成装置は第１実施形態の信号生成装置と等価な出力信号を得られるので、図５の信号生成装置のデルタシグマ変調部１０として、図４の信号生成装置を用いてもよい。

図５の信号生成装置の入力信号としてのアナログ入力信号は、デルタシグマ変調部１０によりデジタル信号に変換される。得られたデジタル信号は、スイッチング増幅器１１に入力され、増幅される。スイッチング増幅器１１からの出力は、周波数フィルタ１２に入力される。周波数フィルタ１２によって所望周波数帯域のみが切り出され、出力信号として出力される。
［効果の説明］
スイッチング増幅器の電力損失の大部分は、出力値の変化の際に生じるスイッチングロスによって生じる。スイッチングロスは、スイッチング増幅器の単位時間あたりのスイッチング回数に比例する。

本実施形態の信号生成装置では、第１実施形態の信号生成装置を用いて入力信号をデルタシグマ変換することにより、信号対雑音比を保ったまま、スイッチング回数を低減させたデジタル信号を得ることができる。このデジタル信号をスイッチング増幅器の入力として用いることで、スイッチング増幅器のスイッチングロスを低減することができ、電力効率を改善することができる。

〔第４実施形態〕
次に、第４実施形態の信号生成装置について、説明する。本実施形態は、第３実施形態の信号生成装置の変形例であり、第３実施形態の信号生成装置と同様に、第１実施形態の信号生成装置を含んで信号生成装置を構成したものである。図６は、第４実施形態の信号生成装置を説明するためのブロック図である。第１実施形態の信号生成装置や第３実施形態の信号生成装置と同様な構成に対しては、同じ参照番号を付すことにより、その詳細な説明を省略することとする。

図６の信号生成装置は、第３実施形態の信号生成装置と同様に、デルタシグマ変調部１０、スイッチング増幅器１１、及び周波数フィルタ１２を含む。さらに図６の信号生成装置は、入力信号を増幅して出力する増幅器１３を含む。

図６の信号生成装置では、入力信号が増幅器１３により増幅され、出力信号として出力される。また、デルタシグマ変調部１０への入力は、入力信号の包絡線信号となっている。周波数フィルタからの出力は増幅器１３へ変調電源として入力される。図６の信号生成装置では、包絡線信号がデルタシグマ変調部１０に入力され、デルタシグマ変調部１０によりデジタル信号に変換される。さらに、第３実施形態と同様に、得られたデジタル信号はスイッチング増幅器１１に入力され、増幅される。スイッチング増幅器１１からの出力は、周波数フィルタ１２に入力される。周波数フィルタ１２によって所望周波数帯域のみが切り出され、出力信号として出力される。そして本実施形態では、周波数フィルタ１２の出力が増幅器１３の電源として用いられる。

［効果の説明］
本実施形態の信号生成装置では、第３実施形態の信号生成装置と同様に、第１実施形態の信号生成装置を用いて入力信号をデルタシグマ変換することにより、信号対雑音比を保ったまま、スイッチング回数を低減させたデジタル信号を得ることができる。このデジタル信号をスイッチング増幅器の入力として用いることで、スイッチング増幅器のスイッチングロスを低減することができ、電力効率を改善することができる。

さらに本実施形態の信号生成装置では、第３実施形態の信号生成装置を増幅器１３の電源変調器として用いることで、電力効率の高い増幅器を提供することができる。

〔第５実施形態〕
上述した第１実施形態や第２実施形態などのさらなる変形例として、第５実施形態の信号生成装置を説明する。図７は第５実施形態の信号生成装置を説明するためのブロック図である。第１実施形態の信号生成装置と同様な構成に対しては、同じ参照番号を付すことにより、その詳細な説明を省略することとする。

図７の信号生成装置は、第１実施形態の信号生成装置と同様に、差分器１、積分器３、及び遅延回路５を含む。図７の信号生成装置では、第１実施形態の信号生成装置と比較すると、増幅器６と遅延回路７がなくなっている。また、比較器４が幅Ｒのヒステリシスを持つ比較器９に置き換えられている。

図８は、図７の信号生成装置の信号を示す波形図である。図８は、信号生成装置へのアナログ入力信号として定数を入力している状態で、比較器９の出力レベルが−１と１の２値の場合の、積分器３の出力Ａ、及び比較器９の出力と比較器９の基準値を示したものである。

積分器３からの出力が比較器９の基準値をまたぐと、比較器９のヒステリシス効果により比較器９の基準値は幅Ｒだけ比較器９の入力値から離れる方向に変化する。これは、比較器９の基準値を固定して考えた場合に、積分器３の出力値が幅Ｒだけ比較器９の基準値から離れる方向に変化することを意味する。したがって、比較器９からの出力は、第１実施形態の比較器４からの出力と同じものとなる。

また、ヒステリシスの幅Ｒを比較器９の出力レベルの差よりも大きく取ることで、比較器の出力パルス幅の最小値をヒステリシスがない場合に比べてより大きくすることができる。

［効果の説明］
本実施形態の信号生成装置では、第１実施形態の信号生成装置よりも簡易な構成としつつ、第１実施形態の信号生成装置と同等の電力効率の改善効果が期待される。

〔その他の実施形態〕
上述した第１乃至第５実施形態の信号生成装置を含んで、無線送信機を構成することができる。図１１は、その他の実施形態の無線送信機を示す概略図である。図１１の無線送信機２０は、無線信号を生成する信号生成装置２１と、信号生成装置２１で生成された無線信号を送信するアンテナ２２と、を含む。

第１乃至第５実施形態の信号生成装置を、このような無線送信機の最終段増幅器に用いて無線送信機を構成することができる。この無線送信機は、第１乃至第５実施形態の信号生成装置を用いたことにより、電力効率を向上させることができる。

図９は、第１実施形態の信号生成装置と背景技術のデルタシグマ変調方式について、２４５．７６Ｍｂｐｓサンプリングの帯域２０ＭＨｚ ＬＴＥ信号の包絡線信号を入力した際の、単位時間当たりのスイッチング回数に対する信号対雑音比（直流成分を除く）を数値計算した結果を示すグラフである。

図９では、第１実施形態による出力信号（実施形態のデルタシグマ変調）、特許文献１の図５のような回路方式による出力信号（最小パルス幅制限デルタシグマ変調）、及び一般的なデルタシグマ変調（デルタシグマ変調）について、最小パルス幅が１、２、４、８の場合をプロットしている。なお、オーバーサンプリングレートは８とした。最小パルス幅が１の場合、どの方式も同じ信号を生成する。

計算の結果、第１実施形態の方式では、得られる信号対雑音比を固定してみた場合、より少ないスイッチング回数の信号を生成できることがわかった。また、最小パルス幅を固定してみた場合でも、より少ないスイッチング回数でより信号対雑音比が高い信号を得ることができることがわかった。

図１０は、第１実施形態による出力信号（実施形態のデルタシグマ変調）と、特許文献１の図５のような回路方式による出力信号（最小パルス幅制限デルタシグマ変調）とについて、パルス幅の出現回数の分布を数値計算した結果を示している。パルス幅の最小値は、共に８とした。

計算の結果、第１実施形態の方式は特許文献１の図５のような回路方式による出力信号（最小パルス幅制限デルタシグマ変調）に比べ、より幅の広いパルスが多く分布していることがわかった。背景技術の方式に比べパルス幅の広い信号をより多く出力するので、時間応答性の悪いデバイスを用いた場合であっても性能劣化を起こしにくいことがわかった。

以上、本発明の好ましい実施形態や実施例を説明したが、本発明はこれに限定されるものではない。特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲に含まれることはいうまでもない。

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）出力信号を遅延させる遅延手段と、入力信号と前記遅延手段からの信号との差分を取る差分手段と、加算手段と、前記加算手段からの出力を積分する積分手段と、前記積分手段からの出力を離散化して前記出力信号を生成する比較手段と、前記比較手段からの前記出力信号の変化状態を示す信号を前記加算手段に供給して、前記加算手段で前記差分手段からの信号と前記加算手段で加算させる帰還手段と、を含む信号生成装置。
（付記２）前記比較手段の出力値が変化した際に、前記積分手段の積分値と比較手段の比較基準値の差が一定値分だけ大きくなるよう、前記積分手段の積分値又は前記比較手段の比較基準値の値を変更する、付記１に記載の信号生成装置。
（付記３）前記比較手段の出力値が変化した際に、前記積分手段の積分値と前記比較手段の比較基準値の差が一定値分だけ大きくなるよう値を加算する、付記１に記載の信号生成装置。
（付記４）前記帰還手段は、前記比較手段からの前記出力信号の変化状態を示す信号を増幅する増幅器を含む、付記１乃至３のいずれか一つに記載の信号生成装置。
（付記５）前記帰還手段は、前記比較手段の前記出力信号を元に、前記比較手段からの前記出力信号の変化状態を示す信号を生成するフィルタと、前記フィルタの出力を増幅して前記加算手段に供給する増幅器を含む、付記１乃至３のいずれか一つに記載の信号生成装置。
（付記６）前記比較手段の出力信号を増幅するスイッチング増幅器をさらに含む、付記１乃至５のいずれか一つに記載の信号生成装置。
（付記７）前記スイッチング増幅器の出力を入力して、特定周波数信号を出力する周波数フィルタをさらに含む、付記６に記載の信号生成装置。
（付記８）前記スイッチング増幅器の出力を入力して、特定周波数信号を出力する周波数フィルタをさらに含む、付記６に記載の信号生成装置。
（付記９）前記周波数フィルタからの出力が電源に供給される別の増幅器をさらに含む、付記８に記載の信号生成装置。
（付記１０）無線信号を生成する、付記１乃至９のいずれか一つに記載の信号生成装置と、
前記信号生成装置が生成した前記無線信号を送信するアンテナと、を有する無線送信機。
（付記１１）遅延手段、差分手段、加算手段、積分手段、比較手段、及び帰還手段を含む信号生成装置の信号生成方法であって、
前記遅延手段が、出力信号を遅延させ、
前記差分手段が、入力信号と前記遅延手段からの信号との差分を取り、
前記積分手段が、前記加算手段からの出力を積分し、
前記比較手段が、前記積分手段からの出力を離散化して前記出力信号を生成し、
前記帰還手段が、前記比較手段からの前記出力信号の変化状態を示す信号を前記加算手段に供給して、前記差分手段からの信号と前記加算手段で加算させる、信号生成方法。

本発明は、無線基地局及び端末の最終段増幅器といった用途に適用できる。

１ 差分器
２ 加算器
３ 積分器
４ 比較器
５ 遅延回路
６ 増幅器
７ 遅延回路
８ デジタルフィルタ
９ 比較器
１０ デルタシグマ変調部
１１ スイッチング増幅器
１２ 周波数フィルタ
１３ 増幅器

Claims (10)

1. 出力信号を遅延させる遅延手段と、入力信号と前記遅延手段からの信号との差分を取る差分手段と、加算手段と、前記加算手段からの出力を積分する積分手段と、前記積分手段からの出力を離散化して前記出力信号を生成する比較手段と、前記比較手段からの前記出力信号の変化状態を示す信号を前記加算手段に供給して、前記加算手段で前記差分手段からの信号と前記加算手段で加算させる帰還手段と、を含む信号生成装置。
2. 前記比較手段の出力値が変化した際に、前記積分手段の積分値と比較手段の比較基準値の差が一定値分だけ大きくなるよう、前記積分手段の積分値又は前記比較手段の比較基準値の値を変更する、請求項１に記載の信号生成装置。
3. 前記比較手段の出力値が変化した際に、前記積分手段の積分値と前記比較手段の比較基準値の差が一定値分だけ大きくなるよう値を加算する、請求項１に記載の信号生成装置。
4. 前記帰還手段は、前記比較手段からの前記出力信号の変化状態を示す信号を増幅する増幅器を含む、請求項１乃至３のいずれか一項に記載の信号生成装置。
5. 前記帰還手段は、前記比較手段の前記出力信号を元に、前記比較手段からの前記出力信号の変化状態を示す信号を生成するフィルタと、前記フィルタの出力を増幅して前記加算手段に供給する増幅器を含む、請求項１乃至３のいずれか一項に記載の信号生成装置。
6. 前記比較手段の出力信号を増幅するスイッチング増幅器をさらに含む、請求項１乃至５のいずれか一項に記載の信号生成装置。
7. 前記スイッチング増幅器の出力を入力して、特定周波数信号を出力する周波数フィルタをさらに含む、請求項６に記載の信号生成装置。
8. 前記スイッチング増幅器の出力を入力して、特定周波数信号を出力する周波数フィルタをさらに含む、請求項６に記載の信号生成装置。
9. 無線信号を生成する、請求項１乃至８のいずれか一項に記載の信号生成装置と、
   前記信号生成装置が生成した前記無線信号を送信するアンテナと、を有する無線送信機。
10. 遅延手段、差分手段、加算手段、積分手段、比較手段、及び帰還手段を含む信号生成装置の信号生成方法であって、
    前記遅延手段が、出力信号を遅延させ、
    前記差分手段が、入力信号と前記遅延手段からの信号との差分を取り、
    前記積分手段が、前記加算手段からの出力を積分し、
    前記比較手段が、前記積分手段からの出力を離散化して前記出力信号を生成し、
    前記帰還手段が、前記比較手段からの前記出力信号の変化状態を示す信号を前記加算手段に供給して、前記差分手段からの信号と前記加算手段で加算させる、信号生成方法。

Images