JP2019140636A - 撮像装置 - Google Patents

Abstract

【課題】撮像素子の全領域における異なる複数の領域（ＲＯＩ）に対応する画素を、別々に出力制御する。【解決手段】被写体を撮像する撮像素子は、第１および第２の画素を備える。第１および第２のアナログデジタル変換器は、第１および第２の画素からの画素信号をアナログ値からデジタル値に変換する。第１のスイッチは、第１の画素からの画素信号を、第１および第２のアナログデジタル変換器のいずれか一方に供給する。第２のスイッチは、第２の画素からの画素信号を、第１および第２のアナログデジタル変換器のいずれか一方に供給する。【選択図】図１

Description

本技術は、撮像装置に関する。詳しくは、複数の画素の列毎にアナログデジタル変換器を備える撮像装置に関する。

被写体を撮像する撮像素子において、画素の列毎にアナログデジタル変換器を設けて画素信号をデジタル値に変換するカラムＡＤＣ（Analog-to-Digital Convertor）方式が知られている。このカラムＡＤＣ方式においては、画素の列毎にアナログデジタル変換器を複数設けて、ＡＤＣの系統毎に異なる露光時間やゲイン設定等を行う撮像装置が提案されている（例えば、特許文献１参照。）。

特開２０１３−５５５８９号公報

上述の従来技術では、画素の列毎にアナログデジタル変換器を複数設けることにより、ＡＤＣの系統毎に異なる露光時間やゲイン設定等を行うことを可能としている。一方、近年では、画像処理等を行う際、画像内の特定の領域に着目して処理が行われることがあり、その領域は関心領域（ＲＯＩ：Region Of Interest）と呼ばれる。上述の従来技術では、画素アレイの全領域を対象としており、複数の部分領域について領域制御を行うには不十分であった。

本技術はこのような状況に鑑みて生み出されたものであり、撮像素子の全領域における異なる複数の領域に対応する画素を、別々に出力制御することを目的とする。

本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、被写体を撮像する撮像素子の第１および第２の画素と、上記第１および第２の画素からの画素信号をアナログ値からデジタル値に変換する第１および第２のアナログデジタル変換器と、上記第１の画素からの画素信号を上記第１および第２のアナログデジタル変換器のいずれか一方に供給する第１のスイッチと、上記第２の画素からの画素信号を上記第１および第２のアナログデジタル変換器のいずれか一方に供給する第２のスイッチとを具備する撮像装置である。これにより、第１および第２の画素を、第１および第２のスイッチによって、第１および第２のアナログデジタル変換器の何れか一方に供給するという作用をもたらす。

また、この第１の側面において、上記第１の画素は、第１の領域に対応し、上記第２の画素は、少なくとも一部が上記第１の領域と列方向でオーバーラップする第２の領域に対応し、上記第１のスイッチは、上記第１の画素の画素信号を上記第１のアナログデジタル変換器に供給し、上記第２のスイッチは、上記第２の画素の画素信号を上記第２のアナログデジタル変換器に供給するようにしてもよい。これにより、第１および第２の画素が異なる領域に対応する場合に、その画素信号をそれぞれ異なる第１または第２のアナログデジタル変換器に供給するという作用をもたらす。

また、この第１の側面において、上記撮像素子の第３および第４の画素と、上記第３の画素が上記第１の領域に対応する場合には上記第３の画素からの画素信号を上記第１のアナログデジタル変換器に供給して上記第３の画素が上記第２の領域に対応する場合には上記第３の画素からの画素信号を上記第２のアナログデジタル変換器に供給する第３のスイッチと、上記第４の画素が上記第１の領域に対応する場合には上記第４の画素からの画素信号を上記第１のアナログデジタル変換器に供給して上記第４の画素が上記第２の領域に対応する場合には上記第４の画素からの画素信号を上記第２のアナログデジタル変換器に供給する第４のスイッチとをさらに具備してもよい。これにより、第３および第４の画素に対してそれぞれ第３および第４のスイッチを設けて、その画素信号を第１または第２のアナログデジタル変換器に供給するという作用をもたらす。また、この場合において、上記第１乃至第４の画素と、上記第１および第２のアナログデジタル変換器と、上記第１乃至第４のスイッチとからなる撮像回路を複数具備してもよい。これにより、複数の撮像回路により同時に読出しを行うという作用をもたらす。

また、この第１の側面において、上記撮像素子の第３および第４の画素をさらに具備し、上記第１のスイッチは、上記第３の画素が上記第１の領域に対応する場合には上記第３の画素からの画素信号を上記第１のアナログデジタル変換器に供給し、上記第３の画素が上記第２の領域に対応する場合には上記第３の画素からの画素信号を上記第２のアナログデジタル変換器に供給し、上記第２のスイッチは、上記第４の画素が上記第１の領域に対応する場合には上記第４の画素からの画素信号を上記第１のアナログデジタル変換器に供給し、上記第４の画素が上記第２の領域に対応する場合には上記第４の画素からの画素信号を上記第２のアナログデジタル変換器に供給するようにしてもよい。これにより、第３および第４の画素の画素信号を、それぞれ第１および第２のスイッチを介して、第１または第２のアナログデジタル変換器に供給するという作用をもたらす。また、この場合において、上記第１乃至第４の画素と、上記第１および第２のアナログデジタル変換器と、上記第１および第２のスイッチとからなる撮像回路を複数具備してもよい。これにより、複数の撮像回路により同時に読出しを行うという作用をもたらす。

また、この第１の側面において、上記第１のアナログデジタル変換器から出力された第１のデジタル信号を保持する第１のフリップフロップと、上記第２のアナログデジタル変換器から出力された第２のデジタル信号を保持する第２のフリップフロップとをさらに具備してもよい。これにより、第１および第２のアナログデジタル変換器から出力された第１および第２のデジタル信号を、第１および第２のフリップフロップに保持させるという作用をもたらす。

また、この第１の側面において、上記第１および第２のフリップフロップに保持される上記第１および第２のデジタル信号を第１および第２の出力部のいずれか一方へ出力するように選択する出力スイッチをさらに具備してもよい。これにより、所定の領域の画素信号を出力するという作用をもたらす。

また、この第１の側面において、上記第１の画素は、第１の領域に対応し、上記第２の画素は、少なくとも一部が上記第１の領域と列方向でオーバーラップする第２の領域に対応し、上記第１のスイッチは、上記第１の画素の画素信号を上記第１のアナログデジタル変換器に供給し、上記第２のスイッチは、上記第２の画素の画素信号を上記第２のアナログデジタル変換器に供給し、上記出力スイッチは、上記第１のアナログデジタル変換器から出力された第１のデジタル信号を上記第１の出力部に出力し、上記第２のアナログデジタル変換器から出力された第２のデジタル信号を上記第２の出力部に出力するようにしてもよい。これにより、複数の領域の画素信号を出力するという作用をもたらす。

本技術によれば、撮像素子の全領域における異なる複数の領域に対応する画素を、別々に出力制御することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

本技術の実施の形態における撮像装置の構成例を示す図である。 本技術の実施の形態における画素回路の構成例を示す図である。 本技術の第１の実施の形態における撮像装置の単位列の構成例を示す図である。 本技術の第１の実施の形態における列選択部１９０の構成例を示す図である。 本技術の第１の実施の形態における撮像装置の動作概要の一例を示す図である。 本技術の第１の実施の形態における撮像装置と領域との対応関係の一例を示す図である。 本技術の第１の実施の形態における領域Ａの処理タイミングの一例を示す図である。 本技術の第１の実施の形態における領域Ｂの処理タイミングの一例を示す図である。 本技術の第１の実施の形態における領域Ｃの処理タイミングの一例を示す図である。 本技術の第１の実施の形態における領域Ｄの処理タイミングの一例を示す図である。 本技術の第１の実施の形態における撮像装置の制御処理手順の一例を示す流れ図である。 本技術の第２の実施の形態における撮像装置の単位列の構成例を示す図である。 本技術の第２の実施の形態における列選択部１９０の構成例を示す図である。 本技術の実施の形態の第１の変形例における撮像装置の単位列の構成例を示す図である。 本技術の実施の形態の第２の変形例における撮像装置の単位列の構成例を示す図である。 本技術の実施の形態の適用例である撮像システムの具体的な構成例を示す図である。 本技術の実施の形態の適用例であるコンピュータシステムの具体的な構成例を示す図である。

以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（１×１画素単位で領域制御を行う例）
２．第２の実施の形態（２×２画素単位で領域制御を行う例）
３．変形例
４．適用例

＜１．第１の実施の形態＞
［撮像装置の構成］
図１は、本技術の実施の形態における撮像装置の構成例を示す図である。この実施の形態における撮像装置は、複数の画素列１１０を備える画素アレイ１０１と、画素列１１０の各々に対応する行選択部１５０およびＡＤ変換部１７０と、列選択部１９０とを備える。

画素列１１０は、被写体を撮像する撮像素子の画素群である。画素アレイ１０１においいては画素がアレイ（行列）状に配置されており、その画素を列（カラム）毎に分けた画素群を画素列１１０と称する。

ＡＤ変換部１７０は、対応する行選択部１５０によって選択された画素信号について、アナログ信号からデジタル信号への変換（ＡＤ変換）を行うものである。このＡＤ変換部１７０の各々は、複数のＡＤ変換器（ＡＤＣ）を備え、同時に複数の画素信号についてＡＤ変換を行うことができる。

行選択部１５０は、対応する画素列１１０における画素からの画素信号のうち、所定の行の画素信号を選択するものである。この行選択部１５０の各々は、同時に複数の行の画素信号を選択することができ、選択した画素信号をＡＤ変換部１７０の複数のＡＤ変換器の何れかに接続する。

列選択部１９０は、ＡＤ変換部１７０から出力されたデジタル信号による画素信号を保持して、それらの画素信号のうち、所定の列の画素信号を選択して出力するものである。この列選択部１９０は、列毎に複数の画素信号を保持することができる。

図２は、本技術の実施の形態における画素回路の構成例を示す図である。画素列１１０の画素は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサやＣＣＤ（Charge Coupled Device）イメージセンサなどにより構成され得る。ここでは、ＣＭＯＳイメージセンサを利用した画素回路の例について説明する。

画素１１１は、フォトダイオード１１７と、転送トランジスタ１１２と、フローティングディフュージョン領域１１３と、リセットトランジスタ１１４と、増幅トランジスタ１１５と、選択トランジスタ１１６とを備える。これら転送トランジスタ１１２、リセットトランジスタ１１４、増幅トランジスタ１１５および選択トランジスタ１１６の４つのトランジスタを画素トランジスタと称する。なお、この例では、画素トランジスタは、キャリア極性がＮ型のＭＯＳトランジスタであるものと想定する。

また、画素１１１に対して、行方向に転送信号線、リセット信号線および選択信号線の３本の信号線が設けられ、列方向に垂直信号線１１９が設けられる。また、リセットトランジスタ１１４および増幅トランジスタ１１５のドレイン側には電源電圧Ｖｄｄが供給される。

フォトダイオード（Photo Diode：ＰＤ）１１７は、入射光に応じた電荷を発生する光電変換部である。なお、このフォトダイオード１１７のアノードは接地される。

転送トランジスタ１１２は、フォトダイオード１１７において生じた電荷を転送するトランジスタである。この転送トランジスタ１１２は、フォトダイオード１１７のカソードと、フローティングディフュージョン領域１１３との間に設けられる。この転送トランジスタ１１２は、そのゲートに接続される転送信号線を介してハイレベルの信号が入力された際にオン状態となり、フォトダイオード１１７において光電変換された電荷をフローティングディフュージョン領域１１３に転送する。

フローティングディフュージョン（Floating Diffusion：ＦＤ）領域１１３は、転送トランジスタ１１２によって転送された電荷を電圧信号に変換する拡散層領域である。このフローティングディフュージョン領域１１３の電圧信号は、リセットトランジスタ１１４のドレインおよび増幅トランジスタ１１５のゲートに接続される。

リセットトランジスタ１１４は、フローティングディフュージョン領域１１３の電圧をリセットするためのトランジスタである。このリセットトランジスタ１１４は、電源電圧Ｖｄｄとフローティングディフュージョン領域１１３との間に設けられる。このリセットトランジスタ１１４は、そのゲートに接続するリセット信号線にハイレベルの信号が入力された際にオン状態となり、フローティングディフュージョン領域１１３の電位を電源電圧Ｖｄｄにリセットする。

増幅トランジスタ１１５は、フローティングディフュージョン領域１１３の電圧信号を増幅するトランジスタである。この増幅トランジスタ１１５のゲートは、フローティングディフュージョン領域１１３に接続される。増幅トランジスタ１１５のドレインは、電源電圧Ｖｄｄに接続され、増幅トランジスタ１１５のソースは、選択トランジスタ１１６を介して垂直信号線１１９に接続される。この増幅トランジスタ１１５は、フローティングディフュージョン領域１１３の電圧信号を増幅し、その増幅信号を画素信号として選択トランジスタ１１６に出力する。

選択トランジスタ１１６は、この画素を選択するためのトランジスタである。この選択トランジスタ１１６は、増幅トランジスタ１１５と垂直信号線１１９との間に設けられる。この選択トランジスタ１１６は、そのゲートに接続する選択信号線にハイレベルの信号が入力された際にオン状態となり、増幅トランジスタ１１５で増幅された電圧信号を垂直信号線１１９に出力する。

図３は、本技術の第１の実施の形態における撮像装置の単位列の構成例を示す図である。

ここでは、画素列１１０における４つの画素１乃至４が示されている。行選択部１５０は、画素列１１０における画素１乃至４に対応して複数のスイッチ１５１乃至１５４を備える。スイッチ１５１乃至１５４は、画素１乃至４からの画像信号を、垂直信号線７０１および７０２の何れかに接続するように切り替えるスイッチである。

定電流回路１６０は、垂直信号線７０１および７０２にそれぞれ接続される定電流源１６１および１６２を備える。この定電流源１６１および１６２は、画素１乃至４からの画素信号の読出しの際に必要な電流を供給するものである。

ＡＤ変換部１７０は、比較器７１１および７２１と、ＤＡ変換器７１２および７２２と、カウンタ７１３および７２３とを備える。ＤＡ変換器７１２および７２２は、ＡＤ変換のためのランプ信号を供給するものである。なお、この例ではＡＤ変換部１７０の各々がＤＡ変換器７１２および７２２を備えることを想定しているが、ＤＡ変換器７１２および７２２を備えずに列間でランプ信号を共有するように構成してもよい。

比較器７１１および７２１は、垂直信号線７０１および７０２にそれぞれ接続されて、画素１乃至４からの画素信号とランプ信号とを比較する比較器である。カウンタ７１３および７２３は、比較器７１１および７２１の比較結果を計数するカウンタである。比較器７１１および７２１とカウンタ７１３および７２３は、それぞれシングルスロープ型のカラムＡＤＣを構成する。

以下では、比較器７１１およびカウンタ７１３をＡＤＣ１７１と称し、比較器７２１およびカウンタ７２３をＡＤＣ１７２と称する。すなわち、この例においては、垂直信号線７０１にＡＤＣ１７１が接続され、垂直信号線７０２にＡＤＣ１７２が接続される。すなわち、行選択部１５０のスイッチ１５１乃至１５４の各々は、選択した画素信号をＡＤＣ１７１および１７２の何れかに接続する。ＡＤＣ１７１の出力は信号線７１９に供給され、ＡＤＣ１７２の出力は信号線７２９に供給される。これらの出力は、列選択部１９０に供給される。

制御部１８０は、撮像装置における画素列１１０、行選択部１５０、定電流回路１６０、ＡＤ変換部１７０および列選択部１９０に接続され、撮像装置の全体を制御するものである。

図４は、本技術の第１の実施の形態における列選択部１９０の構成例を示す図である。

この列選択部１９０は、同一の構成を有する２つの水平転送部１９１および１９２を備える。水平転送部１９１はＡＤＣ１７１に対応し、水平転送部１９２はＡＤＣ１７２に対応する。これにより、２系統の動作を同時並行に行うことができる。水平転送部１９１および１９２の各々は、列毎に対応する複数の画素信号保持部９１０と、列選択スイッチ９２１および９２２と、出力保持部９３１および９３２とを備える。

画素信号保持部９１０は、各列のＡＤ変換部１７０からの画素信号を保持するものである。この画素信号保持部９１０は、入力選択器９１１とフリップフロップ９１２とを備える。入力選択器９１１は、対応するＡＤ変換部１７０からの画素信号と、前段の画素信号保持部９１０からシフトされた画素信号との何れかを選択してフリップフロップ９１２に入力するものである。この入力選択器９１１は、ＡＤ変換部１７０から画素信号を取り込む際にはＡＤ変換部１７０からの信号を選択し、行方向にシフト動作を行う際には前段の画素信号保持部９１０からの信号を選択する。フリップフロップ９１２は、入力選択器９１１から入力された画素信号を保持するものである。

列選択スイッチ９２１および９２２は、複数の画素信号保持部９１０に保持される画素信号のうち、所定の列の画素信号を選択するものである。この列選択スイッチ９２１および９２２は、水平転送部１９１または１９２のそれぞれにおいて、対応する全ての画素信号保持部９１０に保持される画素信号を入力として、いずれか１つの画素信号を選択する。

出力保持部９３１および９３２は、列選択スイッチ９２１および９２２によって選択された画素信号を保持して、出力するものである。出力保持部９３１は列選択スイッチ９２１に対応し、出力保持部９３２は列選択スイッチ９２２に対応する。

［撮像装置の動作］
図５は、本技術の第１の実施の形態における撮像装置の動作概要の一例を示す図である。

ここでは、画素アレイ１０１の全領域のうちの部分領域として、領域Ａ、領域Ｂ、領域Ｃおよび領域Ｄの４領域が存在することを想定する。各領域において、画素信号を読み出すスキャン動作は独立に行われる。この例では、領域内において画素が、左から右に、下から上にスキャンされる様子を示している。これは、レンズを介してイメージセンサに写像した場合における、通常のラスタスキャンの順序と同様である。

画素アレイ１０１においてスキャンされた画素信号は、上述のように画素列毎に行選択部１５０において所定の行が選択されて、ＡＤ変換部１７０および列選択部１９０に供給される。ここでは、ＡＤＣ１７１および水平転送部１９１と、ＡＤＣ１７２および水平転送部１９２との２系統が設けられていることを想定する。

ＡＤＣ１７１および水平転送部１９１は、領域Ａおよび領域Ｂの画素信号を取り込んで出力する。一方、ＡＤＣ１７２および水平転送部１９２は、領域Ｃおよび領域Ｄの画素信号を取り込んで出力する。ＡＤＣ１７１および水平転送部１９１と、ＡＤＣ１７２および水平転送部１９２とは、独立して動作可能であるため、領域Ａおよび領域Ｂの画素信号と領域Ｃおよび領域Ｄの画素信号とを独立して処理可能である。また、水平転送部１９１は、２つの列選択スイッチ９２１および９２２を備えるため、領域Ａの画素信号と領域Ｂの画素信号とを独立して出力可能である。同様に、水平転送部１９２は、領域Ｃの画素信号と領域Ｄの画素信号とを独立して出力可能である。

図６は、本技術の第１の実施の形態における撮像装置と領域との対応関係の一例を示す図である。

この例では、４×４画素の領域において、４つの領域Ａ、領域Ｂ、領域Ｃおよび領域Ｄが存在する場合の各部の割当て例を示している。領域Ａは、画素１１、１２、２１および２２の４画素の領域である。領域Ｂは、画素１３および１４の２画素の領域である。領域Ｃは、画素３２、３３、４２および４３の４画素の領域である。領域Ｄは、画素３４および４４の２画素の領域である。

画素１１、２１、３１および４１の画素列には、行選択部５１が接続され、所定の行の画素信号を選択する。画素１２、２２、３２および４２の画素列には、行選択部５２が接続され、所定の行の画素信号を選択する。画素１３、２３、３３および４３の画素列には、行選択部５３が接続され、所定の行の画素信号を選択する。画素１４、２４、３４および４４の画素列には、行選択部５４が接続され、所定の行の画素信号を選択する。

行選択部５１には、ＡＤＣ６１およびフリップフロップ８１と、ＡＤＣ７１およびフリップフロップ９１との２系統が接続される。行選択部５２には、ＡＤＣ６２およびフリップフロップ８２と、ＡＤＣ７２およびフリップフロップ９２との２系統が接続される。行選択部５３には、ＡＤＣ６３およびフリップフロップ８３と、ＡＤＣ７３およびフリップフロップ９３との２系統が接続される。行選択部５４には、ＡＤＣ６４およびフリップフロップ８４と、ＡＤＣ７４およびフリップフロップ９４との２系統が接続される。

フリップフロップ８１乃至８４は、上述の水平転送部１９１に対応する。また、フリップフロップ８１乃至８４に接続する２つの列選択スイッチ８８および８９は、上述の水平転送部１９１における列選択スイッチ９２１および９２２ならびに出力保持部９３１および９３２に対応する。同様に、フリップフロップ９１乃至９４は、上述の水平転送部１９２に対応し、フリップフロップ９１乃至９４に接続する２つの列選択スイッチ９８および９９は、上述の水平転送部１９２における列選択スイッチ９２１および９２２ならびに出力保持部９３１および９３２に対応する。

この構成において、領域Ａは、ＡＤＣ６１およびフリップフロップ８１と、ＡＤＣ６２およびフリップフロップ８２と、列選択スイッチ８９とにより処理される。また、領域Ｂは、ＡＤＣ６３およびフリップフロップ８３と、ＡＤＣ６４およびフリップフロップ８４と、列選択スイッチ８８とにより処理される。また、領域Ｃは、ＡＤＣ７２およびフリップフロップ９２と、ＡＤＣ７３およびフリップフロップ９３と、列選択スイッチ９９とにより処理される。また、領域Ｄは、ＡＤＣ７４およびフリップフロップ９４と、列選択スイッチ９８とにより処理される。

図７は、本技術の第１の実施の形態における領域Ａの処理タイミングの一例を示す図である。

領域Ａは４画素の領域であり、垂直（Ｖ：Vertical）周期として４サイクルを要する。まず、Ｔ１において、画素２１の画素信号がＡＤＣ６１に供給され、画素２２の画素信号がＡＤＣ６２に供給される。そして、Ｔ２において、画素２１の画素信号がフリップフロップ８１に保持され、画素２２の画素信号がフリップフロップ８２に保持される。画素２１の画素信号は、Ｔ３において列選択スイッチ８９によって選択され、保持される。画素２２の画素信号は、Ｔ３においてフリップフロップ８１にシフトして保持され、Ｔ４において列選択スイッチ８９によって選択され、保持される。

また、Ｔ３において、画素１１の画素信号がＡＤＣ６１に供給され、画素１２の画素信号がＡＤＣ６２に供給される。そして、Ｔ４において、画素１１の画素信号がフリップフロップ８１に保持され、画素１２の画素信号がフリップフロップ８２に保持される。画素１１の画素信号は、Ｔ５において列選択スイッチ８９によって選択され、保持される。画素１２の画素信号は、Ｔ５においてフリップフロップ８２にシフトして保持され、Ｔ６において列選択スイッチ８９によって選択され、保持される。

図８は、本技術の第１の実施の形態における領域Ｂの処理タイミングの一例を示す図である。

領域Ｂは２画素の領域であり、垂直周期として２サイクルを要する。まず、Ｔ１において、画素１３の画素信号がＡＤＣ６３に供給され、画素１４の画素信号がＡＤＣ６４に供給される。そして、Ｔ２において、画素１３の画素信号がフリップフロップ８３に保持され、画素１４の画素信号がフリップフロップ８４に保持される。画素１３の画素信号は、Ｔ３において列選択スイッチ８８によって選択され、保持される。画素１４の画素信号は、Ｔ３においてフリップフロップ８３にシフトして保持され、Ｔ４において列選択スイッチ８８によって選択され、保持される。

図９は、本技術の第１の実施の形態における領域Ｃの処理タイミングの一例を示す図である。

領域Ｃは４画素の領域であり、垂直周期として４サイクルを要する。まず、Ｔ１において、画素４２の画素信号がＡＤＣ７２に供給され、画素４３の画素信号がＡＤＣ７３に供給される。そして、Ｔ２において、画素４２の画素信号がフリップフロップ９２に保持され、画素４３の画素信号がフリップフロップ９３に保持される。画素４２の画素信号は、Ｔ３において列選択スイッチ９９によって選択され、保持される。画素４３の画素信号は、Ｔ３においてフリップフロップ９２にシフトして保持され、Ｔ４において列選択スイッチ９９によって選択され、保持される。

また、Ｔ３において、画素３２の画素信号がＡＤＣ７２に供給され、画素３３の画素信号がＡＤＣ７３に供給される。そして、Ｔ４において、画素３２の画素信号がフリップフロップ９２に保持され、画素３３の画素信号がフリップフロップ９３に保持される。画素３２の画素信号は、Ｔ５において列選択スイッチ９９によって選択され、保持される。画素３３の画素信号は、Ｔ５においてフリップフロップ９３にシフトして保持され、Ｔ６において列選択スイッチ９９によって選択され、保持される。

図１０は、本技術の第１の実施の形態における領域Ｄの処理タイミングの一例を示す図である。

領域Ｄは２画素の領域であり、垂直周期として２サイクルを要する。まず、Ｔ１において、画素４４の画素信号がＡＤＣ７４に供給される。画素４４の画素信号は、Ｔ２においてフリップフロップ９４に保持される。そして、画素４４の画素信号は、Ｔ３において列選択スイッチ９８によって選択され、保持される。

Ｔ２において、画素３４の画素信号がＡＤＣ７４に供給される。画素３４の画素信号は、Ｔ３においてフリップフロップ９４に保持される。そして、画素３４の画素信号は、Ｔ４において列選択スイッチ９８によって選択され、保持される。

図１１は、本技術の第１の実施の形態における撮像装置の制御処理手順の一例を示す流れ図である。

制御処理を開始すると、制御部１８０は、外部からの要求を受け付ける（ステップＳ８１１）。この要求には、画素アレイ１０１における領域の指定が含まれる。

制御部１８０は、受け付けた要求に応じて、画素列毎に各行のＡＤ変換器の選択を制御する（ステップＳ８１２）。これにより、行選択部１５０におけるスイッチ１５１等の切替えが制御され、対応するＡＤ変換器が選択される。

また、制御部１８０は、ＡＤ変換器を制御して、各カラムＡＤＣの設定を制御する（ステップＳ８１３）。

そして、制御部１８０は、列選択部１９０を制御して、水平転送部１９１および１９２における列の選択を制御する（ステップＳ８１４）。

そして、制御部１８０は、画素アレイ１０１、行選択部１５０、定電流回路１６０、ＡＤ変換部１７０および列選択部１９０を制御して、各部の駆動を制御する（ステップＳ８１５）。

画素信号の読出しが終了すると、制御部１８０は、制御処理を終了する。

［効果］
このように、本技術の第１の実施の形態によれば、画素アレイ１０１における部分領域毎に読出しを制御することができる。すなわち、関心領域（ＲＯＩ）毎に、露光時間、ゲイン設定、フレームレート、および、出力タイミング等を独立して制御することができる。

＜２．第２の実施の形態＞
上述の第１の実施の形態においては、画素列の各行についてそれぞれ別々にスイッチを設けてＡＤＣを選択するように構成していたが、その場合、スイッチが行数に対応する数分必要になる。また、上述の第１の実施の形態においては、画素列を選択する列選択スイッチを設けていたが、その場合、画素列の数に対応する入力が必要になる。そこで、この第２の実施の形態では、行または列における処理単位を複数画素にまとめて、回路の簡素化を図る。なお、撮像装置の全体構成については上述の第１の実施の形態と同様であるため、詳細な説明は省略する。

図１２は、本技術の第２の実施の形態における撮像装置の単位列の構成例を示す図である。

この第２の実施の形態における行選択部１５０は、スイッチ１５１および１５２を備える。スイッチ１５１には、画素列１１０における画素３および画素４からの画素信号が入力される。そして、スイッチ１５１は、その画素３および画素４からの画素信号を、垂直信号線７０１および７０２の何れかに接続するように切り替える。同様に、スイッチ１５２には、画素列１１０における画素１および画素２からの画素信号が入力される。そして、スイッチ１５２は、その画素１および画素２からの画素信号を、垂直信号線７０１および７０２の何れかに接続するように切り替える。

すなわち、この第２の実施の形態においては、行選択部１５０におけるスイッチ１５１および１５２の各々は、それぞれ２つの画素に共有されており、上述の第１の実施の形態と比べてスイッチ１５１および１５２の数を削減することができる。

なお、行選択部１５０以外の、画素アレイ１０１、定電流回路１６０およびＡＤ変換部１７０については、上述の第１の実施の形態と同様である。

図１３は、本技術の第２の実施の形態における列選択部１９０の構成例を示す図である。

この第２の実施の形態における列選択スイッチ９２１および９２２は、水平転送部１９１または１９２のそれぞれにおいて、対応する画素信号保持部９１０の最終段から１つ置きに遡った画素信号保持部９１０に保持される画素信号を選択する。すなわち、上述の第１の実施の形態では全ての画素信号保持部９１０に保持される画素信号を入力としていたが、この第２の実施の形態では半数の画素信号保持部９１０に保持される画素信号を入力とする。したがって、上述の第１の実施の形態と比べて、列選択スイッチ９２１および９２２の入力数を半数に削減することができる。

このように、本技術の第２の実施の形態によれば、行および列について２画素ずつを単位として制御することにより、撮像回路の回路規模を簡素化することができる。

＜３．変形例＞
上述の実施の形態では、画素信号の読出しを１行ずつ行う例について説明したが、複数行を同時に読み出すことも可能である。以下の変形例では、画素信号の読出しを２行同時に行う例について説明する。

［第１の変形例］
図１４は、本技術の実施の形態の第１の変形例における撮像装置の単位列の構成例を示す図である。この第１の変形例は、上述の第１の実施の形態において２行同時読出しを行うものである。

この第１の変形例では、画素列１１０における画素１乃至８からの画素信号が、行選択部１５０のスイッチ１５１乃至１５８に入力される。

スイッチ１５１、１５３、１５５および１５７は、画素１、画素３、画素５および画素７からの画像信号を、垂直信号線７０１および７０３の何れかに接続するように切り替えるスイッチである。垂直信号線７０１および７０３には、それぞれ定電流源１６１および１６３が接続される。また、垂直信号線７０１および７０３には、それぞれＡＤＣ１７１および１７３が接続される。

スイッチ１５２、１５４、１５６および１５８は、画素２、画素４、画素６および画素８からの画像信号を、垂直信号線７０２および７０４の何れかに接続するように切り替えるスイッチである。垂直信号線７０２および７０４には、それぞれ定電流源１６２および１６４が接続される。また、垂直信号線７０２および７０４には、それぞれＡＤＣ１７２および１７４が接続される。

同図において画素列１１０の上下に分けて示したように、スイッチ１５１、１５３、１５５および１５７と、スイッチ１５２、１５４、１５６および１５８とは、独立して動作することができる。また、ＡＤＣ１７１および１７３とＡＤＣ１７２および１７４は、独立して動作することができる。したがって、画素列１１０において隣接する２行の画素は同時に読み出すことが可能である。

このように、本技術の第１の変形例によれば、上述の第１の実施の形態と比べて２倍の速度で画素の読出しを行うことができる。

［第２の変形例］
図１５は、本技術の実施の形態の第２の変形例における撮像装置の単位列の構成例を示す図である。この第２の変形例は、上述の第２の実施の形態において２行同時読出しを行うものである。

この第２の変形例では、画素列１１０における画素１乃至８からの画素信号が、行選択部１５０のスイッチ１５１乃至１５４に入力される。

スイッチ１５１は、画素１または画素３からの画像信号を、垂直信号線７０１および７０３の何れかに接続するように切り替えるスイッチである。スイッチ１５３は、画素５または画素７からの画像信号を、垂直信号線７０１および７０３の何れかに接続するように切り替えるスイッチである。垂直信号線７０１および７０３には、それぞれ定電流源１６１および１６３が接続される。また、垂直信号線７０１および７０３には、それぞれＡＤＣ１７１および１７３が接続される。

スイッチ１５２は、画素２または画素４からの画像信号を、垂直信号線７０２および７０４の何れかに接続するように切り替えるスイッチである。スイッチ１５４は、画素６または画素８からの画像信号を、垂直信号線７０２および７０４の何れかに接続するように切り替えるスイッチである。垂直信号線７０２および７０４には、それぞれ定電流源１６２および１６４が接続される。また、垂直信号線７０２および７０４には、それぞれＡＤＣ１７２および１７４が接続される。

同図において画素列１１０の上下に分けて示したように、スイッチ１５１および１５３と、スイッチ１５２および１５４とは、独立して動作することができる。また、ＡＤＣ１７１および１７３とＡＤＣ１７２および１７４は、独立して動作することができる。したがって、画素列１１０において隣接する２行の画素は同時に読み出すことが可能である。

このように、本技術の第２の変形例によれば、上述の第２の実施の形態と比べて２倍の速度で画素の読出しを行うことができる。

＜４．適用例＞
［撮像システム］

図１６は、本技術の実施の形態の適用例である撮像システムの具体的な構成例を示す図である。

この撮像システム３００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。この撮像システム３００は、光学系素子３１１、撮像素子３１２、操作部３１４、制御部３１５、画像処理部３１６、表示部３１７、符号化処理部３１８および記録部３１９を備える。

光学系素子３１１は、レンズや絞り等を備える。光学系素子３１１は、制御部３１５に制御されて、被写体までの焦点を調整し、焦点が合った位置からの光を集光して、撮像素子３１２に供給する。

撮像素子３１２は、被写体を撮像するイメージセンサであり、制御部３１５に制御されて、入射光を光電変換し、各画素の画素値をＡＤ変換することにより、被写体の撮像画像データを得る。撮像素子３１２は、制御部３１５に制御されて、その撮像により得られた撮像画像データを画像処理部３１６に供給する。

操作部３１４は、例えば、ジョグダイヤル（商標）、キー、ボタン、またはタッチパネル等により構成され、ユーザによる操作入力を受けて、その操作入力に対応する信号を制御部３１５に供給する。

制御部３１５は、操作部３１４により入力されたユーザの操作入力に対応する信号に基づいて、光学系素子３１１、撮像素子３１２、画像処理部３１６、表示部３１７、符号化処理部３１８および記録部３１９の駆動を制御して、各部に対して撮像に関する処理を行わせる。

画像処理部３１６は、撮像素子３１２から供給された画像信号に対して、例えば、黒レベル補正や、混色補正、欠陥補正、デモザイク処理、マトリックス処理、ガンマ補正およびＹＣ変換等の各種画像処理を施す。この画像処理の内容は任意であり、上述した以外の処理が行われてもよい。画像処理部３１６は、画像処理を施した画像信号を表示部３１７および符号化処理部３１８に供給する。

表示部３１７は、例えば、液晶ディスプレイ等として構成され、画像処理部３１６からの画像信号に基づいて、被写体の画像を表示する。

符号化処理部３１８は、画像処理部３１６からの画像信号に対して、所定の方式の符号化処理を施し、符号化処理の結果得られた画像データを記録部３１９に供給する。

記録部３１９は、符号化処理部３１８からの画像データを記録する。記録部３１９に記録された画像データは、必要に応じて画像処理部３１６に読み出されることにより、表示部３１７に供給され、対応する画像が表示される。

撮像素子３１２は、上述の実施の形態における撮像装置と同様の構成を備える。すなわち、撮像素子３１２は、画素列１１０における画素信号の出力先とするＡＤＣを行選択部１５０により選択する。また、画素列１１０からの画素信号を列選択部１９０により選択する。これにより、画素アレイ１０１における部分領域毎に読出しを制御することができる。

［コンピュータシステム］
上述した一連の処理は、ハードウエアにより実行することもでき、また、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここで、コンピュータには、例えば、上述の制御部３１５のような、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることにより各種の機能を実行することが可能な汎用のコンピュータなどが含まれる。

図１７は、本技術の実施の形態の適用例であるコンピュータシステムの具体的な構成例を示す図である。コンピュータシステム４００のＣＰＵ（Central Processing Unit）４０１は、ＲＯＭ（Read Only Memory）４０２に記憶されているプログラム、または、記憶部４１３からＲＡＭ（Random Access Memory）４０３にロードされたプログラムに従って、各種の処理を実行する。また、ＲＡＭ４０３は、ＣＰＵ４０１が各種の処理を実行する上において必要なデータなども適宜記憶する。

ＣＰＵ４０１、ＲＯＭ４０２およびＲＡＭ４０３は、バス４０４を介して相互に接続されている。このバス４０４にはまた、入出力インターフェース４１０も接続されている。

入出力インターフェース４１０には、キーボード、マウスなどよりなる入力部４１１、ＣＲＴ（Cathode Ray Tube）やＬＣＤ（Liquid Crystal Display）などよりなるディスプレイ、スピーカなどよりなる出力部４１２が接続される。また、この入出力インターフェース４１０には、ハードディスクなどより構成される記憶部４１３、モデムなどより構成される通信部４１４が接続される。通信部４１４は、インターネットを含むネットワークを介して通信処理を行う。

入出力インターフェース４１０にはまた、必要に応じてドライブ４１５が接続され、磁気ディスク、光ディスク、光磁気ディスク、または、半導体メモリなどのリムーバブルメディア４２１が適宜装着される。そして、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部４１３にインストールされる。

上述した一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、ネットワークや記録媒体からインストールされる。

この記録媒体は、例えば、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されている磁気ディスク（フレキシブルディスクを含む）、光ディスク（ＣＤ−ＲＯＭ（Compact Disc - Read Only Memory）、ＤＶＤ（Digital Versatile Disc）を含む）、光磁気ディスク（ＭＤ（Mini Disc）を含む）、または、半導体メモリなどよりなるリムーバブルメディア４２１により構成される。また、この記録媒体は、装置本体に予め組み込まれた状態でユーザに配布されて、プログラムが記録されているＲＯＭ４０２や、記憶部４１３に含まれるハードディスクなどにより構成される。

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。

なお、本技術は以下のような構成もとることができる。
（１）被写体を撮像する撮像素子の第１および第２の画素と、
前記第１および第２の画素からの画素信号をアナログ値からデジタル値に変換する第１および第２のアナログデジタル変換器と、
前記第１の画素からの画素信号を前記第１および第２のアナログデジタル変換器のいずれか一方に供給する第１のスイッチと、
前記第２の画素からの画素信号を前記第１および第２のアナログデジタル変換器のいずれか一方に供給する第２のスイッチと
を具備する撮像装置。
（２）前記第１の画素は、第１の領域に対応し、
前記第２の画素は、少なくとも一部が前記第１の領域と列方向でオーバーラップする第２の領域に対応し、
前記第１のスイッチは、前記第１の画素の画素信号を前記第１のアナログデジタル変換器に供給し、
前記第２のスイッチは、前記第２の画素の画素信号を前記第２のアナログデジタル変換器に供給する
前記（１）に記載の撮像装置。
（３）前記撮像素子の第３および第４の画素と、
前記第３の画素が前記第１の領域に対応する場合には前記第３の画素からの画素信号を前記第１のアナログデジタル変換器に供給し、前記第３の画素が前記第２の領域に対応する場合には前記第３の画素からの画素信号を前記第２のアナログデジタル変換器に供給する第３のスイッチと、
前記第４の画素が前記第１の領域に対応する場合には前記第４の画素からの画素信号を前記第１のアナログデジタル変換器に供給し、前記第４の画素が前記第２の領域に対応する場合には前記第４の画素からの画素信号を前記第２のアナログデジタル変換器に供給する第４のスイッチと
をさらに具備する前記（２）に記載の撮像装置。
（４）前記第１乃至第４の画素と、前記第１および第２のアナログデジタル変換器と、前記第１乃至第４のスイッチとからなる撮像回路を複数具備する前記（３）に記載の撮像装置。
（５）前記撮像素子の第３および第４の画素をさらに具備し、
前記第１のスイッチは、前記第３の画素が前記第１の領域に対応する場合には前記第３の画素からの画素信号を前記第１のアナログデジタル変換器に供給し、前記第３の画素が前記第２の領域に対応する場合には前記第３の画素からの画素信号を前記第２のアナログデジタル変換器に供給し、
前記第２のスイッチは、前記第４の画素が前記第１の領域に対応する場合には前記第４の画素からの画素信号を前記第１のアナログデジタル変換器に供給し、前記第４の画素が前記第２の領域に対応する場合には前記第４の画素からの画素信号を前記第２のアナログデジタル変換器に供給する
前記（２）に記載の撮像装置。
（６）前記第１乃至第４の画素と、前記第１および第２のアナログデジタル変換器と、前記第１および第２のスイッチとからなる撮像回路を複数具備する前記（５）に記載の撮像装置。
（７）前記第１のアナログデジタル変換器から出力された第１のデジタル信号を保持する第１のフリップフロップと、
前記第２のアナログデジタル変換器から出力された第２のデジタル信号を保持する第２のフリップフロップと
をさらに具備する前記（１）から（６）のいずれかに記載の撮像装置。
（８）前記第１および第２のフリップフロップに保持される前記第１および第２のデジタル信号を第１および第２の出力部のいずれか一方へ出力するように選択する出力スイッチをさらに具備する前記（７）に記載の撮像装置。
（９）前記第１の画素は、第１の領域に対応し、
前記第２の画素は、少なくとも一部が前記第１の領域と列方向でオーバーラップする第２の領域に対応し、
前記第１のスイッチは、前記第１の画素の画素信号を前記第１のアナログデジタル変換器に供給し、
前記第２のスイッチは、前記第２の画素の画素信号を前記第２のアナログデジタル変換器に供給し、
前記出力スイッチは、前記第１のアナログデジタル変換器から出力された第１のデジタル信号を前記第１の出力部に出力し、前記第２のアナログデジタル変換器から出力された第２のデジタル信号を前記第２の出力部に出力する
前記（８）に記載の撮像装置。

１〜４４、１１１ 画素
５１〜５４ 行選択部
６１〜６４、７１〜７４ ＡＤ変換器（ＡＤＣ）
８１〜８４、９１〜９４ フリップフロップ
８８、８９、９８、９９ 列選択スイッチ
１０１ 画素アレイ
１１０ 画素列
１１２ 転送トランジスタ
１１３ フローティングディフュージョン領域
１１４ リセットトランジスタ
１１５ 増幅トランジスタ
１１６ 選択トランジスタ
１１７ フォトダイオード
１５０ 行選択部
１５１〜１５８ スイッチ
１６０ 定電流回路
１６１〜１６４ 定電流源
１７０ ＡＤ変換部
１７１〜１７４ ＡＤ変換器（ＡＤＣ）
１８０ 制御部
１９０ 列選択部
１９１、１９２ 水平転送部
７０１〜７０４、１１９ 垂直信号線
７１１、７２１ 比較器
７１２、７２２ ＤＡ変換器
７１３、７２３ カウンタ
９１０ 画素信号保持部
９１１ 入力選択器
９１２ フリップフロップ
９２１、９２２ 列選択スイッチ
９３１、９３２ 出力保持部

Claims (9)

1. 被写体を撮像する撮像素子の第１および第２の画素と、
   前記第１および第２の画素からの画素信号をアナログ値からデジタル値に変換する第１および第２のアナログデジタル変換器と、
   前記第１の画素からの画素信号を前記第１および第２のアナログデジタル変換器のいずれか一方に供給する第１のスイッチと、
   前記第２の画素からの画素信号を前記第１および第２のアナログデジタル変換器のいずれか一方に供給する第２のスイッチと
   を具備する撮像装置。
2. 前記第１の画素は、第１の領域に対応し、
   前記第２の画素は、少なくとも一部が前記第１の領域と列方向でオーバーラップする第２の領域に対応し、
   前記第１のスイッチは、前記第１の画素の画素信号を前記第１のアナログデジタル変換器に供給し、
   前記第２のスイッチは、前記第２の画素の画素信号を前記第２のアナログデジタル変換器に供給する
   請求項１記載の撮像装置。
3. 前記撮像素子の第３および第４の画素と、
   前記第３の画素が前記第１の領域に対応する場合には前記第３の画素からの画素信号を前記第１のアナログデジタル変換器に供給し、前記第３の画素が前記第２の領域に対応する場合には前記第３の画素からの画素信号を前記第２のアナログデジタル変換器に供給する第３のスイッチと、
   前記第４の画素が前記第１の領域に対応する場合には前記第４の画素からの画素信号を前記第１のアナログデジタル変換器に供給し、前記第４の画素が前記第２の領域に対応する場合には前記第４の画素からの画素信号を前記第２のアナログデジタル変換器に供給する第４のスイッチと
   をさらに具備する請求項２記載の撮像装置。
4. 前記第１乃至第４の画素と、前記第１および第２のアナログデジタル変換器と、前記第１乃至第４のスイッチとからなる撮像回路を複数具備する請求項３記載の撮像装置。
5. 前記撮像素子の第３および第４の画素をさらに具備し、
   前記第１のスイッチは、前記第３の画素が前記第１の領域に対応する場合には前記第３の画素からの画素信号を前記第１のアナログデジタル変換器に供給し、前記第３の画素が前記第２の領域に対応する場合には前記第３の画素からの画素信号を前記第２のアナログデジタル変換器に供給し、
   前記第２のスイッチは、前記第４の画素が前記第１の領域に対応する場合には前記第４の画素からの画素信号を前記第１のアナログデジタル変換器に供給し、前記第４の画素が前記第２の領域に対応する場合には前記第４の画素からの画素信号を前記第２のアナログデジタル変換器に供給する
   請求項２記載の撮像装置。
6. 前記第１乃至第４の画素と、前記第１および第２のアナログデジタル変換器と、前記第１および第２のスイッチとからなる撮像回路を複数具備する請求項５記載の撮像装置。
7. 前記第１のアナログデジタル変換器から出力された第１のデジタル信号を保持する第１のフリップフロップと、
   前記第２のアナログデジタル変換器から出力された第２のデジタル信号を保持する第２のフリップフロップと
   をさらに具備する請求項１記載の撮像装置。
8. 前記第１および第２のフリップフロップに保持される前記第１および第２のデジタル信号を第１および第２の出力部のいずれか一方へ出力するように選択する出力スイッチをさらに具備する請求項７記載の撮像装置。
9. 前記第１の画素は、第１の領域に対応し、
   前記第２の画素は、少なくとも一部が前記第１の領域と列方向でオーバーラップする第２の領域に対応し、
   前記第１のスイッチは、前記第１の画素の画素信号を前記第１のアナログデジタル変換器に供給し、
   前記第２のスイッチは、前記第２の画素の画素信号を前記第２のアナログデジタル変換器に供給し、
   前記出力スイッチは、前記第１のアナログデジタル変換器から出力された第１のデジタル信号を前記第１の出力部に出力し、前記第２のアナログデジタル変換器から出力された第２のデジタル信号を前記第２の出力部に出力する
   請求項８記載の撮像装置。

Images