JP2019140637A - 撮像装置及び撮像システム - Google Patents

撮像装置及び撮像システム Download PDF

Info

Publication number
JP2019140637A
JP2019140637A JP2018024935A JP2018024935A JP2019140637A JP 2019140637 A JP2019140637 A JP 2019140637A JP 2018024935 A JP2018024935 A JP 2018024935A JP 2018024935 A JP2018024935 A JP 2018024935A JP 2019140637 A JP2019140637 A JP 2019140637A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
charge
semiconductor region
conversion unit
holding unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018024935A
Other languages
English (en)
Other versions
JP2019140637A5 (ja
JP7108421B2 (ja
Inventor
裕介 大貫
Yusuke Onuki
裕介 大貫
篠原 真人
Masato Shinohara
真人 篠原
一 池田
Hajime Ikeda
一 池田
崇史 三木
Takashi Miki
崇史 三木
関根 寛
Hiroshi Sekine
関根  寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018024935A priority Critical patent/JP7108421B2/ja
Priority to US16/259,451 priority patent/US10535688B2/en
Publication of JP2019140637A publication Critical patent/JP2019140637A/ja
Priority to US16/708,079 priority patent/US11056520B2/en
Publication of JP2019140637A5 publication Critical patent/JP2019140637A5/ja
Application granted granted Critical
Publication of JP7108421B2 publication Critical patent/JP7108421B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/58Control of the dynamic range involving two or more exposures
    • H04N25/587Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/703SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/12Image sensors
    • H10F39/18Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/12Image sensors
    • H10F39/18Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/186Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression
    • H10F39/1865Overflow drain structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/803Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】光電変換部から電荷保持部に信号電荷を転送する際における電荷戻りを効果的に抑制しうる撮像装置を提供する。【解決手段】光電変換により電荷を生じる光電変換部と、光電変換部の電荷を第1の保持部に転送する第1の転送トランジスタと、第1の保持部の電荷を第2の保持部に転送する第2の転送トランジスタと、第2の保持部が保持する電荷に基づく信号を出力する増幅部と、をそれぞれが含む複数の画素を有し、第1の転送トランジスタは、オン状態のときに、光電変換部と第1の保持部との間に、電荷に対するポテンシャル井戸を形成するように構成されており、1回の露光期間の間に光電変換部で生成される最大の電荷量QPD、第1の保持部の飽和電荷量QMEM_SAT、ポテンシャル井戸に保持できる最大の電荷量QGSは、QPD<QGS≦QMEM_SATの関係にある。【選択図】図4

Description

本発明は、撮像装置及び撮像システムに関する。
近年、CMOSイメージセンサにおいて、グローバル電子シャッタ動作により撮像を行うことが提案されている。グローバル電子シャッタ動作は、複数の画素の間で露光期間が一致するように撮像を行う駆動方法であり、動きの速い被写体を撮影する場合でも被写体像がゆがみにくいという利点がある。特許文献1には、グローバル電子シャッタの機能を実現するための構成として、画素内に光電変換部及び浮遊拡散部とは別に電荷保持部を設けた撮像装置が開示されている。
画素内に電荷保持部を設けてグローバル電子シャッタの機能を実現する構成は、光電変換部から転送トランジスタを経て電荷保持部へと信号電荷を転送する過程で種々の課題を生じ得る。例えば、光電変換部で生成された信号電荷を電荷保持部へ転送する際、転送トランジスタをオン状態からオフ状態に戻す過程において、信号電荷の一部が光電変換部に戻る現象が生じることがある。このような点に鑑み、特許文献1では、転送トランジスタのゲート電極下の光電変換部側から電荷保持部側に至る部分に、光電変換部側に肩部をなすようにポテンシャル段差を設け、光電変換部側への信号電荷の戻りを抑制している。
国際公開第2011/043432号公報
しかしながら、特許文献1に記載された技術は、光電変換部から電荷保持部に至る部分の構成や撮像装置の駆動態様によっては、必ずしも光電変換部側への電荷戻りを抑制するに十分ではなかった。
本発明の目的は、光電変換部から電荷保持部に信号電荷を転送する際における電荷戻りを効果的に抑制しうる撮像装置を提供することにある。
本発明の一観点によれば、光電変換により電荷を生じる光電変換部と、前記光電変換部の電荷を第1の保持部に転送する第1の転送トランジスタと、前記第1の保持部の電荷を第2の保持部に転送する第2の転送トランジスタと、前記第2の保持部が保持する電荷に基づく信号を出力する増幅部と、をそれぞれが含む複数の画素を有し、前記第1の転送トランジスタは、オン状態のときに、前記光電変換部と前記第1の保持部との間に、前記電荷に対するポテンシャル井戸を形成するように構成されており、1回の露光期間の間に前記光電変換部で生成される最大の電荷量QPD、前記第1の保持部の飽和電荷量QMEM_SAT、前記ポテンシャル井戸に保持できる最大の電荷量QGSは、QPD < QGS ≦ QMEM_SATの関係にある撮像装置が提供される。
本発明によれば、グローバル電子シャッタ機能を備えた撮像装置において、光電変換部から電荷保持部に信号電荷を転送する際における電荷戻りを効果的に抑制し、リニアリティ特性の良好な高品質の画像を取得することができる。
本発明の第1実施形態による撮像装置の概略構成を示すブロック図である。 本発明の第1実施形態による撮像装置の画素の構成例を示す回路図である。 本発明の第1実施形態による撮像装置の画素の構造を示す平面図である。 本発明の第1実施形態による撮像装置の画素の構造を示す概略断面図である。 本発明の第1実施形態による撮像装置における電荷転送時のポテンシャル図である。 参考例による撮像装置における電荷転送時のポテンシャル図である。 本発明の第2実施形態による撮像装置の駆動方法を示す模式図である。 本発明の第2実施形態による電荷転送時のポテンシャル図である。 本発明の第3実施形態による撮像装置の画素の構造を示す平面図である。 本発明の第3実施形態による撮像装置の画素の構造を示す概略断面図である。 本発明の第3実施形態による電荷転送時のポテンシャル図である。 本発明の第4実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第5実施形態による撮像システム及び移動体の構成例を示す図である。
[第1実施形態]
本発明の第1実施形態による撮像装置について、図1乃至図6を用いて説明する。
図1は、本実施形態による撮像装置の概略構成を示すブロック図である。図2は、本実施形態による撮像装置の画素の構成例を示す回路図である。図3は、本実施形態による撮像装置の画素の構造を示す平面図である。図4は、本実施形態による撮像装置の画素の構造を示す概略断面図である。図5は、本実施形態による撮像装置における電荷転送時のポテンシャル図である。図6は、参考例による撮像装置における電荷転送時のポテンシャル図である。
本実施形態による撮像装置200は、図1に示すように、画素領域10と、垂直走査回路20と、読み出し回路30と、水平走査回路40と、出力回路50と、制御回路60とを有している。
画素領域10には、複数行及び複数列に渡ってマトリクス状に配された複数の画素12が設けられている。それぞれの画素12は、入射光をその光量に応じた電荷に変換する光電変換素子を含む。画素領域10に配される画素アレイの行数及び列数は、特に限定されるものではない。また、画素領域10には、入射光の光量に応じた信号を出力する画素12のほかに、遮光されたオプティカルブラック画素や信号を出力しないダミー画素等の他の画素(図示せず)が配置されていてもよい。
画素領域10の画素アレイの各行には、第1の方向(図1においてX方向)に延在して、制御信号線14が配されている。制御信号線14は、第1の方向に並ぶ画素12にそれぞれ接続され、これら画素12に共通の信号線をなしている。制御信号線14の延在する第1の方向は、行方向或いは水平方向と表記することがある。各行の制御信号線14は、垂直走査回路20に接続されている。
画素領域10の画素アレイの各列には、第1の方向と交差する第2の方向(図1においてY方向)に延在して、垂直出力線16が配されている。垂直出力線16は、第2の方向に並ぶ画素12にそれぞれ接続され、これら画素12に共通の信号線をなしている。垂直出力線16の延在する第2の方向は、列方向或いは垂直方向と表記することがある。各列の垂直出力線16は、読み出し回路30に接続されている。
垂直走査回路20は、それぞれの画素12から信号を読み出す際に画素12内の読み出し回路30を駆動するための制御信号を、画素アレイの行毎に設けられた制御信号線14を介して画素12に供給する制御部である。垂直走査回路20は、シフトレジスタやアドレスデコーダを用いて構成することができる。画素12から読み出された信号は、画素アレイの列毎に設けられた垂直出力線16を介して読み出し回路30に入力される。
読み出し回路30は、画素12から読み出された信号に対して所定の処理、例えば、増幅処理や加算処理等の信号処理を実施する回路部である。読み出し回路30は、信号保持部、列アンプ、相関二重サンプリング(CDS)回路、加算回路等を含み得る。読み出し回路30は、必要に応じてA/D変換回路等を更に含んでもよい。
水平走査回路40は、読み出し回路30において処理された信号を列毎に順次、出力回路50に転送するための制御信号を、読み出し回路30に供給する回路部である。水平走査回路40は、シフトレジスタやアドレスデコーダを用いて構成することができる。出力回路50は、バッファアンプや差動増幅器などから構成され、水平走査回路40によって選択された列の信号を増幅して出力するための回路部である。
制御回路60は、垂直走査回路20、読み出し回路30及び水平走査回路40に、それらの動作やタイミングを制御する制御信号を供給するための回路部である。垂直走査回路20、読み出し回路30及び水平走査回路40に供給する制御信号の一部又は総ては、撮像装置200の外部から供給してもよい。
図2は、画素領域10を構成する画素回路の一例を示す回路図である。図2には、画素領域10を構成する画素12のうち、3行×3列に配列された9個の画素12を示しているが、画素領域10を構成する画素12の数は、特に限定されるものではない。
複数の画素12の各々は、光電変換部PDと、転送トランジスタM1,M2と、リセットトランジスタM3と、ソースフォロワトランジスタM4と、選択トランジスタM5と、オーバーフロートランジスタM6と、を含む。
光電変換部PDは、光電変換素子、例えばフォトダイオードにより構成される。光電変換部PDのフォトダイオードは、アノードが接地ノードに接続され、カソードが転送トランジスタM1のソース及びオーバーフロートランジスタM6のソースに接続されている。転送トランジスタM1のドレインは、転送トランジスタM2のソースに接続されている。転送トランジスタM1のドレインと転送トランジスタM2のソースとの接続ノードは、容量成分を含み、電荷の保持部(保持部MEM)としての機能を備える。図2には、この容量成分を、当該ノードに一方の端子が接続された容量素子C1で表現している。容量素子C1の他方の端子は、接地ノードに接続されている。
転送トランジスタM2のドレインは、リセットトランジスタM3のソース及びソースフォロワトランジスタM4のゲートに接続されている。転送トランジスタM2のドレイン、リセットトランジスタM3のソース及びソースフォロワトランジスタM4のゲートの接続ノードは、いわゆる浮遊拡散(フローティングディフュージョン)部FDである。浮遊拡散部FD部は、容量成分(浮遊拡散容量)を含み、電荷の保持部としての機能を備える。図2には、この容量成分を、浮遊拡散部FDに一方の端子が接続された容量素子C2で表現している。容量素子C2の他方の端子は、接地ノードに接続されている。
リセットトランジスタM3のドレイン及びソースフォロワトランジスタM4のドレインは、電源電圧線(電圧VDD)に接続されている。また、オーバーフロートランジスタM6のドレインは、オーバーフロードレインOFDとして機能する電源電圧線(電圧VOFD)に接続されている。なお、リセットトランジスタM3のドレインに供給される電圧、ソースフォロワトランジスタM4のドレインに供給される電圧、オーバーフロートランジスタM6のドレインに供給される電圧は、何れか2つ又は3つが同じでもよいし、総てが異なっていてもよい。ソースフォロワトランジスタM4のソースは、選択トランジスタM5のドレインに接続されている。選択トランジスタM5のソースは、垂直出力線16に接続されている。
図2の画素構成の場合、画素領域10に配されたそれぞれの制御信号線14は、信号線TX1,TX2,RES,SEL,OFGを含む。信号線TX1は、対応する行に属する画素12の転送トランジスタM1のゲートにそれぞれ接続され、これら画素12に共通の信号線をなしている。信号線TX2は、対応する行に属する画素12の転送トランジスタM2のゲートにそれぞれ接続され、これら画素12に共通の信号線をなしている。信号線RESは、対応する行に属する画素12のリセットトランジスタM3のゲートにそれぞれ接続され、これら画素12に共通の信号線をなしている。信号線SELは、対応する行に属する画素12の選択トランジスタM5のゲートにそれぞれ接続され、これら画素12に共通の信号線をなしている。信号線OFGは、対応する行に属する画素12のオーバーフロートランジスタM6のゲートにそれぞれ接続され、これら画素12に共通の信号線をなしている。なお、図2には、各制御線の名称に、対応する行番号をそれぞれ付記している(例えば、TX1(n),TX1(n+1),TX1(n+2))。
信号線TX1には、垂直走査回路20から、転送トランジスタM1を制御するための駆動パルスである制御信号が出力される。信号線TX2には、垂直走査回路20から、転送トランジスタM2を制御するための駆動パルスである制御信号が出力される。信号線RESには、垂直走査回路20から、リセットトランジスタM3を制御するための駆動パルスである制御信号が出力される。信号線SELには、垂直走査回路20から、選択トランジスタM5を制御するための駆動パルスである制御信号が出力される。信号線OFGには、垂直走査回路20から、オーバーフロートランジスタM6を制御するための駆動パルスである制御信号が出力される。各トランジスタがN型トランジスタで構成される場合、垂直走査回路20からハイレベル(以下、「Hiレベル」と表記する)の制御信号が供給されると対応するトランジスタがオンとなる。また、垂直走査回路20からローレベル(以下、「Loレベル」と表記する)の制御信号が供給されると対応するトランジスタがオフとなる。
画素領域10の各列に配された垂直出力線16は、列方向に並ぶ画素12の選択トランジスタM5のソースにそれぞれ接続され、これら画素12に共通の信号線をなしている。なお、画素12の選択トランジスタM5は、省略してもよい。この場合、垂直出力線16は、ソースフォロワトランジスタM4のソースに接続される。
図2に示す回路構成の画素アレイは、例えば図3に示す平面レイアウトによって実現することができる。図3において点線で囲まれた領域(以下、「単位画素領域」と呼ぶ)が、概ね1つの画素12に対応する。この単位画素領域が行方向及び列方向に沿って繰り返し配列されることにより、画素領域10の画素アレイが構成される。
各単位画素領域内には、素子分離絶縁領域102により、略U字状の活性領域104が画定されている。活性領域104の上には、各トランジスタのゲート電極が配されている。図3において、ゲート電極TX1が転送トランジスタM1のゲート電極であり、ゲート電極TX2が転送トランジスタM2のゲート電極であり、ゲート電極RESがリセットトランジスタM3のゲート電極である。また、ゲート電極SFGがソースフォロワトランジスタM4のゲート電極であり、ゲート電極SELが選択トランジスタM5のゲート電極であり、ゲート電極OFGがオーバーフロートランジスタM6のゲート電極である。
図3において、ゲート電極TX1とゲート電極OFGとの間の活性領域104に、光電変換部PDが配される。ゲート電極TX1とゲート電極TX2との間の活性領域104に、保持部MEMが配される。ゲート電極TX2とゲート電極RESとの間の活性領域104に、浮遊拡散部FDが配される。行方向(X方向)に隣接する画素12の活性領域104は、光電変換部PDと電源電圧線VDDへの接続部(リセットトランジスタM3及びソースフォロワトランジスタM4のドレイン領域)との間で接続されている。オーバーフロートランジスタM6のゲート電極OFGは、この接続部上に配されている。保持部MEMの上方には、遮光層130が設けられている。
図4は、図3のA−A′線に沿った概略断面図である。ここでは、光電変換部PDが生成する信号電荷が電子である場合を想定し、各半導体領域の導電型を説明する。信号電荷が電子の場合、画素12の各トランジスタはN型トランジスタにより構成され得る。なお、光電変換部PDが生成する信号電荷は正孔であってもよい。この場合、各半導体領域は反対の導電型となり、画素12の各トランジスタはP型トランジスタにより構成され得る。
光電変換部PDは、半導体基板100の表面部に設けられたp型半導体領域106と、p型半導体領域106の底部に接して設けられたn型半導体領域108と、n型半導体領域108の底部に接して設けられたn型半導体領域110と、を含む。n型半導体領域108は、入射光により生成された電子・正孔対のうち、信号電荷となる電子を蓄積する蓄積層として機能する。p型半導体領域106は、半導体基板100の表面部に設けられており、n型半導体領域108との間にpn接合を形成している。すなわち、光電変換部PDは、表面保護層として機能するp型半導体領域106によって界面ノイズを抑制するように構成された埋め込みダイオード構造を有する。n型半導体領域110は、n型半導体領域108よりも低濃度のn型領域となっており、半導体基板100の深い位置で生成された電子を収集する役割を担う。なお、n型半導体領域110の代わりにp型半導体領域を配置するようにしてもよい。n型半導体領域110の代わりにp型半導体領域を配置する場合、半導体基板100の深い位置で生成された電子を収集するのにやや不利な点もあるが、動作上の不都合はない。
光電変換部PDよりも深部の半導体基板100内には、ポテンシャルバリアとして機能するp型半導体領域112が設けられている。これにより光電変換部PDは、より深部の半導体基板100のn型半導体領域114から電気的に分離されている。p型半導体領域112は、光電変換に起因しない不要な電荷がn型半導体領域114から光電変換部PDに混入するのを防止する効果がある。なお、n型半導体領域114は、一例では、n型の半導体基板100のうち、イオン注入等によって意図的に不純物を導入していない部分が該当する。
保持部MEMは、半導体基板100の表面部に設けられたp型半導体領域116と、p型半導体領域116の底部に接して設けられたn型半導体領域118と、を含む。n型半導体領域118は、信号電荷を保持する保持層として機能する。p型半導体領域116は、半導体基板100の表面部に設けられており、n型半導体領域118との間にpn接合を形成している。すなわち、保持部MEMは、光電変換部PDと同様、表面保護層として機能するp型半導体領域116によって界面ノイズを抑制するように構成された埋め込みダイオード構造を有する。n型半導体領域118におけるn型不純物の濃度は、光電変換部PDのn型半導体領域108におけるn型不純物の濃度よりも高くなっている。
保持部MEMよりも深部には、n型半導体領域118に接して、空乏化抑制部として機能するp型半導体領域120が設けられている。p型半導体領域120には、n型半導体領域118を完全空乏状態として保持部MEMから浮遊拡散部FDに信号電荷を読み出す際に、転送トランジスタM2のゲート電極TX2に印加する電圧を低下できるという効果がある。p型半導体領域120が高濃度であるほど、より低い電圧での電荷転送が可能である。
保持部MEM及びp型半導体領域120は、Pウェル122内に設けられている。図4では、Pウェル122が複数回の不純物注入により構成されていることを視覚的に示すためにPウェル122を複数のp型半導体領域122a,122b,122c,122d,122eにより表しているが、機能的には全体で1つのp型半導体領域である。p型半導体領域120の下部におけるPウェル122の不純物濃度をp型半導体領域120よりも低濃度にすることにより、p型半導体領域120よりも深くに存在する不要な電荷が保持部MEMに混入するのを効果的に抑制することができる。なお、p型半導体領域112は、Pウェル122の一部であるともいえる。Pウェル122は、必ずしも複数回の不純物注入で形成されている必要はなく、また、Pウェル122を形成するために行う不純物中の回数も図示する例に限定されるものではない。
Pウェル122(p型半導体領域122a)には、保持部MEMのn型半導体領域118から離間して、浮遊拡散部FDとして機能するn型半導体領域124が設けられている。また、Pウェル122(p型半導体領域122a)には、光電変換部PDのn型半導体領域108から離間して、オーバーフロードレインとして機能するn型半導体領域126が設けられている。
光電変換部PDと保持部MEMとの間の半導体基板100の上方には、不図示のゲート絶縁膜を介して、ゲート電極TX1が設けられている。これにより、ゲート電極TX1をゲート、n型半導体領域108をソース、n型半導体領域118をドレインとする転送トランジスタM1が構成されている。n型半導体領域108は、電荷転送を容易にするために、ゲート電極TX1の下まで延在している。すなわち、n型半導体領域108とゲート電極TX1とは、平面視において重なる領域を含む。
保持部MEMとn型半導体領域124との間の半導体基板100の上方には、不図示のゲート絶縁膜を介して、ゲート電極TX2が設けられている。これにより、ゲート電極TX2をゲート、n型半導体領域118をソース、n型半導体領域124をドレインとする転送トランジスタM2が構成されている。n型半導体領域118は、電荷転送を容易にするために、ゲート電極TX1の下まで延在している。すなわち、n型半導体領域118とゲート電極TX1とは、平面視において重なる領域を含む。
光電変換部PDとn型半導体領域126との間の半導体基板100の上方には、不図示のゲート絶縁膜を介して、ゲート電極OFGが設けられている。これにより、ゲート電極OFGをゲート、n型半導体領域108をソース、n型半導体領域126をドレインとするオーバーフロートランジスタM6が構成されている。
保持部MEMの上方には、保持部MEM上を覆う遮光層130が設けられている。遮光層130には、保持部MEMへの光の入射を遮り、光電変換部PDにおける光電変換によって生成される信号電荷以外の不要な電荷の発生を防止する機能を備える。遮光層130には、一般にタングステンやアルミニウムなどの可視光に対して遮光効果のある金属膜が使用される。ただし、遮光層130を構成する材料は、上記の材料に限定されるものではない。
被写体の光学像が画素領域10に入射すると、各画素12の光電変換部PDは、入射光をその光量に応じた量の電荷に変換(光電変換)するとともに、生じた電荷(電子)をn型半導体領域108に蓄積する。
転送トランジスタM1は、オンになることで光電変換部PDに蓄積された電荷(信号電荷)を保持部MEMのn型半導体領域118に転送する。この際、垂直走査回路20は、転送トランジスタM1を制御する転送制御部として機能する。保持部MEMは、光電変換部PDで生成された電荷を、光電変換部PDとは異なる場所で保持する。
複数の行の画素12から画素信号を読み出す際、保持部MEMを持たないCMOSイメージセンサでは、各行の画素の転送トランジスタを行毎に順次駆動する。これに対し、保持部MEMを有する本実施形態の撮像装置では、総ての行の画素12の光電変換部PDの信号電荷を同時に保持部MEMへと転送する動作、すなわち全画素同時転送を行うことができる。全画素同時転送の後は、光電変換部PDは空の状態、すなわち初期状態となり、次の露光期間を開始することができる。つまり、本実施形態による撮像装置では、全画素同時に露光開始と露光終了とを制御する動作、すなわち全画素同時電子シャッタ動作(グローバル電子シャッタ動作)を行うことができる。
転送トランジスタM2は、オンになることで保持部MEMに保持された信号電荷を浮遊拡散部FD(n型半導体領域124)に転送する。保持部MEMから浮遊拡散部FDへの信号電荷の転送は、各行の画素12の転送トランジスタM2を行毎に順次駆動することにより行う。浮遊拡散部FDは、保持部MEMから転送された信号電荷を保持するとともに、その容量成分による電荷電圧変換によって、転送された信号電荷の量に応じた電圧となる。
ソースフォロワトランジスタM4は、ドレインに電圧VDDが供給され、ソースに選択トランジスタM5を介してバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部(ソースフォロワ回路)を構成する。これによりソースフォロワトランジスタM4は、浮遊拡散部FDの電圧に基づく画素信号VOUTを、選択トランジスタM5を介して垂直出力線16に出力する。各行の画素12の転送トランジスタM2を順次駆動していくことにより、画素領域10の総ての画素12から画素信号を読み出すことができる。なお、図2には、画素信号VOUTに、対応する列番号をそれぞれ付記している(VOUT(m),VOUT(m+1),VOUT(m+2))。
選択トランジスタM5は、オンになることでソースフォロワトランジスタM4を垂直出力線16に接続する。すなわち、選択トランジスタM5は、オンになることで画素信号を出力する画素12を選択する。
リセットトランジスタM3は、オンになることで浮遊拡散部FDを電圧VDDに応じた所定の電圧にリセットする。また、リセットトランジスタM3と転送トランジスタM2とが同時にオンになることで、保持部MEMを電圧VDDに応じた電圧にリセットすることも可能である。
オーバーフロートランジスタM6は、オンになることで光電変換部PDの電荷をオーバーフロードレインOFDに排出し、光電変換部PDをオーバーフロードレインOFDの電圧VOFDに応じた所定の電圧にリセットする。オーバーフロートランジスタM6による光電変換部PDのリセットを可能にすることにより、光電変換部PDにおける電荷蓄積時間の制御性が向上する。なお、画素12は、必ずしもオーバーフロートランジスタM6を備える必要はない。
図5は、図3のA−A′線に沿った信号電荷に対するポテンシャル図である。図5では、信号電荷となる電子の持つエネルギーに着目し、電位の正方向を下向きとし、電位の負方向を上向きとして表現している。
図5(a)は、光電変換部PDに電荷eが蓄積されており、且つ、転送トランジスタM1がオフである状態におけるポテンシャル図である。図5(b)は、図5(a)の状態から転送トランジスタM1をオンにした状態におけるポテンシャル図である。図5(c)は、図5(b)の状態から転送トランジスタM1がオフ状態に遷移する過程における過渡的な状態を示すポテンシャル図である。図5(d)は、図5(c)の状態から転送トランジスタM1がオフとなり、保持部MEMへの電荷eの転送が完了した状態におけるポテンシャル図である。
転送トランジスタM1がオフの状態では、図5(a)に示すように、光電変換部PDと保持部MEMとの間に、電子に対するポテンシャル障壁が形成されている。このポテンシャル障壁は、n型半導体領域118のn型不純物濃度がn型半導体領域108のn型不純物濃度よりも高いこと、n型半導体領域108,118とゲート電極TX1とが一部重なっていることに起因して、光電変換部PD側において高くなっている。すなわち、転送トランジスタM1のゲート電極TX1の下方の光電変換部PD側から保持部MEM側に至る部分には、光電変換部PD側に肩部を成すように電位差が形成されている。したがって、転送トランジスタM1がオフ状態であるこの期間に光電変換部PDにおいて生成された電荷eは、図5(a)に示すように、保持部MEMには転送されずに光電変換部PDに蓄積されていく。
転送トランジスタM1をオフ状態からオン状態に駆動すると、図5(a)及び図5(b)に示すように、ゲート電極TX1下における上記電位差が維持されたまま、ゲート電極TX1下におけるポテンシャルが増加(電子に対するポテンシャル障壁が低下)する。そして、ゲート電極TX1の下方の光電変換部PD側から保持部MEM側に至る部分には、保持部MEM側に谷部を成すようにポテンシャル井戸150が形成される。
ゲート電極TX1下のポテンシャル障壁が低下することで、光電変換部PDに蓄積されていた電荷eは、保持部MEM側へと移動する。しかし、このときの光電変換部PDと保持部MEMとの間の電位差は小さいため、多くの電荷eは転送トランジスタM1をオンにすることにより押し下げられたゲート電極TX1下のポテンシャル井戸150に一時的に保持される。
ポテンシャル井戸150に保持できる電荷量QGSは、光電変換部PD側の肩部の電位をV、保持部MEM側の谷部の底の電位をV、ポテンシャル井戸150の容量をCTXとすると、以下の(1)式のように表される。
GS = CTX×(V−V) …(1)
転送トランジスタM1をオン状態からオフ状態へと駆動すると、図5(b)乃至図5(d)に示すように、ゲート電極TX1下におけるポテンシャルの低下とともに、ポテンシャル井戸150に保持されている電荷が保持部MEMへと転送されていく。転送トランジスタM1がオフ状態になると、図5(d)に示すように、ポテンシャル井戸150から保持部MEMへの電荷の転送が完了する。
図6は、保持部MEMを構成するn型半導体領域118と光電変換部PDを構成するn型半導体領域108との間におけるn型不純物濃度の差が図5の場合よりも小さい場合における、図3のA−A′線に沿った信号電荷に対するポテンシャル図である。
図6(a)は、光電変換部PDに電荷eが蓄積されており、且つ、転送トランジスタM1がオフである状態におけるポテンシャル図である。図6(b)は、図6(a)の状態から転送トランジスタM1をオンにした状態におけるポテンシャル図である。図6(c)は、図6(b)の状態から転送トランジスタM1がオフ状態に遷移する過程における過渡的な状態を示すポテンシャル図である。図6(d)は、図6(c)の状態から転送トランジスタM1がオフとなり、保持部MEMへの電荷eの転送が完了した状態におけるポテンシャル図である。
n型半導体領域118とn型半導体領域108との間におけるn型不純物濃度の差が小さい場合、図6(a)に示すように、転送トランジスタM1のゲート電極TX1の下方の光電変換部PD側から保持部MEM側に至る部分に形成される電位差は小さくなる。そのため、転送トランジスタM1がオン状態のときにゲート電極TX1の下方の光電変換部PD側から保持部MEM側に至る部分に形成される谷部の底の電位Vは、図6(b)に示すように減少する。その結果、ポテンシャル井戸150で保持できる電荷量QGSは減少することになる。
ポテンシャル井戸150で保持できる電荷量QGSが光電変換部PDで生成される電荷量QPDよりも小さい場合、光電変換部PDから転送された電荷eの総てをポテンシャル井戸150で保持することはできない。ポテンシャル井戸150で保持できない余剰の電荷eは、図6(b)に示すように、光電変換部PD側の肩部の電位よりも低い電位に滞在することになる。
この状態で転送トランジスタM1をオン状態からオフ状態に駆動すると、転送トランジスタM1がオン状態からオフ状態に遷移する過程の過渡状態において、図6(c)に示すように、光電変換部PD側のポテンシャル障壁と保持部MEMとの電位差がなくなる。その結果、転送トランジスタM1がオフ状態に遷移する過程で、図6(d)に示すように、光電変換部PDへの電荷戻りが生じてしまう。電荷戻りが生じると保持部MEMへ転送される信号電荷の総量が減少することとなり、入射光量と画素信号出力との間の線形的な関係、いわゆるリニアリティ特性の悪化を引き起こす。
また、ポテンシャル井戸150で保持できない電荷eの一部が、例えば特許文献1の図2に示されるように電荷保持部に溢れ出ると、溢れた電荷により電荷保持部の電位が下がり、光電変換部側のポテンシャル障壁との電位差が小さくなる。そして、光電変換部で生成された信号電荷が多い場合には、光電変換部側に肩部をなすポテンシャル障壁との電位差がなくなり、転送トランジスタをオン状態からオフ状態に遷移する過程で光電変換部側への電荷戻りが生じてしまう。
したがって、光電変換部の側への電荷戻りを抑制する観点から、光電変換部PDの飽和電荷量QPD_SATとポテンシャル井戸150で保持できる電荷量QGSとは、以下の式(2)の関係を満たしていること望ましい。
GS > QPD_SAT …(2)
このように構成することで、ポテンシャル井戸150に一時的に保持された電荷は、図5(c)を用いて説明したように、転送トランジスタM1をオフ状態に遷移する過程で光電変換部PDに戻ることなく総て保持部MEMへと転送することができる。
また、光電変換部PDから転送される信号電荷の総てを保持部MEMにおいて保持するためには、保持部MEMの飽和電荷量QMEM_SATは、ポテンシャル井戸150が保持できる最大の電荷量QGS以上であることが求められる。
以上をまとめると、光電変換部PDで生じた信号電荷を電荷戻りなく保持部MEMへと転送するために、飽和電荷量QPD_SAT,QMEM_SAT、電荷量QGSは、以下の式(3)の関係を満たすように構成することが望ましい。
PD_SAT < QGS ≦ QMEM_SAT …(3)
本実施形態による撮像装置においては、保持部MEMを構成するn型半導体領域118のn型不純物濃度を、光電変換部PDを構成するn型半導体領域108のn型不純物濃度よりも高くしている。そして、n型半導体領域108とゲート電極TX1とを、並びに、n型半導体領域118とゲート電極TX1とを、平面視において重なる領域を含むように配置している。このように構成することで、信号電荷に対する保持部MEMのポテンシャルを光電変換部PDのポテンシャルよりも深くするとともに、ゲート電極TX1の下方の光電変換部PD側から保持部MEM側に至る部分に電位差を設けることができる。また、飽和電荷量QPD_SAT,QMEM_SATやポテンシャル井戸150が保持できる最大の電荷量QGSの値は、n型半導体領域108,118のn型不純物濃度、光電変換部PD及び保持部MEMの面積等により、適宜調整することができる。
このように、本実施形態によれば、グローバル電子シャッタ機能を備えた撮像装置において、光電変換部から電荷保持部に信号電荷を転送する際における電荷戻りを効果的に抑制し、リニアリティ特性の良好な高品質の画像を取得することができる。
[第2実施形態]
本発明の第2実施形態による撮像装置について、図7及び図8を用いて説明する。第1実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図7は、本実施形態による撮像装置の駆動方法を示す模式図である。図8は、本実施形態による電荷転送時のポテンシャル図である。
光電変換部PDから保持部MEMへの電荷転送は、転送トランジスタM1を、必ずしも1度だけオンにすることにより行う必要はなく、複数回オンにすることにより複数回に分けて行うこともできる。本実施形態では、光電変換部PDから保持部MEMへの電荷の転送を複数回に分けて行う場合に好適な撮像装置の構成について説明する。本実施形態による撮像装置の基本的な構成は、図1乃至図4を用いて説明した第1実施形態による撮像装置と同様である。
図7は、1回の露光期間中に光電変換部PDで生成された信号電荷を2回の転送動作によって保持部MEMへ転送する場合の駆動例を模式的に示している。図7には、第nフレームにおける撮像動作と、第n+1フレームにおける撮像動作とを示している。また、図7には、前後の動作との関係が理解しやすいように、第n−1フレーム及び第n+2フレームにおける一部の動作も示している。また、図7には、各フレームにおける、露光期間及び準露光期間、光電変換部PDが電荷を保持している期間、保持部MEMが電荷を保持している期間及び読み出し動作を示している。図7において、第nフレームの動作は白抜きの枠で表し、第n+1フレームの動作は網掛けを施した枠で表している。
各フレームにおいて1つの画像を形成するための光電変換部PDへの電荷の蓄積期間である1回の露光期間は、1回目の準露光期間と、2回目の準露光期間と、を含む。光電変換部PDから保持部MEMへ電荷転送は、1回目の準露光期間が終了するタイミングと、2回目の準露光期間が終了するタイミングと、において計2回行われる。2回目の準露光期間が終了したとき、保持部MEMには、1回目の準露光期間及び2回目の露光期間の合計の期間、すなわち1回の露光期間の間に光電変換部PDで生成された電荷が保持されている。光電変換部PDから保持部MEMへの電荷転送は、総ての画素12において同時に行われる。
保持部MEMに保持されている信号電荷の読み出し動作は、次のフレームの第1の期間の間に行単位で順次行われる。例えば、第nフレームの露光期間の間に蓄積した信号電荷に基づく信号の読み出し動作は、第n+1フレームの第1の期間の間に行われる。2回目の準露光期間が終了するタイミングで行われる2回目の転送動作により、光電変換部PDに保持されていた信号電荷は総て保持部MEMへと転送されている。したがって、2回目の転送動作の終了後、保持部MEMに保持されている信号電荷の読み出し動作と並行して、光電変換部PDでは次フレームのための1回目の準露光期間を直ちに開始することができる。したがって、情報が欠落する期間をほとんどなくすことができ、画質を向上することができる。
読み出し動作により、保持部MEMが保持していた電荷は浮遊拡散部FDへと転送され、保持部MEMは初期状態に戻る。したがって、読み出し動作が行われる第1の期間の後の第2の期間には、保持部MEMにおいて次フレームのための電荷の保持が可能となる。すなわち、1回目の準露光期間が終了するタイミングで行われる1回目の転送動作は、第1の期間が終了した後の第2の期間に行うことができる。
このようにして、光電変換部PDから保持部MEMへの電荷転送を複数回に分けて行う構成とすることで、光電変換部PDの飽和電荷量QPD_SATに対して、画素12の飽和電荷量を増加することができる。画素12の飽和電荷量は、1回の露光期間の間に生成される電荷のうち、信号として扱うことができる電荷量の最大値である。典型的には、画素12の飽和電荷量は、保持部MEMの飽和電荷量QMEM_SATである。ここで、光電変換部PDの飽和電荷量QPD_SATは光電変換部PDが蓄積できる電荷量の最大値であり、保持部MEMの飽和電荷量QMEM_SATは保持部MEMが保持できる電荷量の最大値である。1回目の準露光期間の長さと2回目の準露光期間の長さとを同じにした場合、飽和電荷量QMEM_SATは、飽和電荷量QPD_SATの2倍となる。
次に、図7に示した駆動において、第2の期間が終了するタイミングに行われる光電変換部PDから保持部MEMへの電荷転送について、図8を用いてより詳細に説明する。図8は、図3のA−A′線に沿った信号電荷に対するポテンシャル図である。図8では、電子の持つエネルギーに着目し、電位の正方向を下向きとし、電位の負方向を上向きとして表現している。
図8(a)は、1回目の転送動作が完了した直後の状態であり、1回目の準露光期間の間に生成された電荷が保持部MEMに保持されている状態におけるポテンシャル図である。図8(b)は、2回目の転送動作の直前の状態であり、1回目の準露光期間の間に生成された電荷が保持部MEMに保持され、2回目の準露光期間の間に生成された電荷が光電変換部PDに保持されている状態におけるポテンシャル図である。図8(c)は、図8(b)の状態から転送トランジスタM1をオンにした状態におけるポテンシャル図である。図8(d)は、図8(c)の状態から転送トランジスタM1がオフ状態に遷移する過程における過渡的な状態を示すポテンシャル図である。図8(e)は、図8(d)の状態から転送トランジスタM1がオフとなり、保持部MEMへの電荷eの転送が完了した状態におけるポテンシャル図である。
図8(c)に示すように、2回目の転送動作において転送トランジスタM1をオンにすると、ゲート電極TX1の下方のポテンシャル井戸150の電位は、光電変換部PD及び保持部MEMよりも高くなる。これにより、ポテンシャル井戸150には、1回目の準露光期間の間に生成され保持部MEMに保持されていた電荷と、2回目の準露光期間の間に生成され光電変換部PDに蓄積されていた電荷とが、一時的に保持される。
このとき、ポテンシャル井戸150に保持される電荷の量は、最大で光電変換部PDの飽和電荷量QPD_SATの2倍となる。転送トランジスタM1がオン状態からオフ状態に遷移する過程における電荷戻りを抑制するには、光電変換部PDの飽和電荷量QPD_SATとポテンシャル井戸150で保持できる電荷量QGSとが、以下の式(4)の関係を満たしていることが望ましい。
GS ≧ 2×QPD_SAT …(4)
また、光電変換部PDから保持部MEMへの信号電荷の転送回数をN回とすると、式(3)は以下の式(5)のように書き換えられる。
GS ≧ N×QPD_SAT …(5)
以上をまとめると、光電変換部PDで生じた信号電荷を電荷戻りなく保持部MEMへと転送するためには、飽和電荷量QPD_SAT,QMEM_SAT、電荷量QGSが以下の式(6)の関係を満たすように構成することが望ましい。
PD_SAT×N < QGS ≦ QMEM …(6)
なお、第1実施形態において示した式(3)は、光電変換部PDから保持部MEMへの信号電荷の転送回数Nが1回の場合に相当する。QPD_SAT×Nは、1回の露光期間の間に光電変換部PDで生成される最大の電荷量QPDを表している。
本実施形態による撮像装置においては、保持部MEMを構成するn型半導体領域118のn型不純物濃度を、光電変換部PDを構成するn型半導体領域108のn型不純物濃度よりも高くしている。そして、n型半導体領域108とゲート電極TX1とを、並びに、n型半導体領域118とゲート電極TX1とを、平面視において重なる領域を含むように配置している。このように構成することで、信号電荷に対する保持部MEMのポテンシャルを光電変換部PDのポテンシャルよりも深くするとともに、ゲート電極TX1の下方の光電変換部PD側から保持部MEM側に至る部分に電位差を設けることができる。また、飽和電荷量QPD_SAT,QMEM_SATやポテンシャル井戸150が保持できる最大の電荷量QGSの値は、n型半導体領域108,118のn型不純物濃度、光電変換部PD及び保持部MEMの面積等により、適宜調整することができる。
このように、本実施形態によれば、グローバル電子シャッタ機能を備えた撮像装置において、光電変換部から電荷保持部に信号電荷を転送する際における電荷戻りを効果的に抑制し、リニアリティ特性の良好な高品質の画像を取得することができる。
[第3実施形態]
本発明の第3実施形態による撮像装置について、図9乃至図11を用いて説明する。第1実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
図9は、本実施形態による撮像装置の画素の構造を示す平面図である。図10は、本実施形態による撮像装置の画素の構造を示す概略断面図である。図11は、本実施形態による電荷転送時のポテンシャル図である。
本実施形態による撮像装置は、図9及び図10に示すように、保持部MEMのp型半導体領域116の光電変換部PD側の端部に、n型半導体領域128を更に有しているほかは、第1実施形態による撮像装置と同様である。
n型半導体領域128とゲート電極TX1とが平面視において重なる領域の端部は、n型半導体領域118とゲート電極TX1とが平面視において重なる領域の端部よりも光電変換部PD側に位置している。また、n型半導体領域128が設けられていることで、ゲート電極TX1下部における保持部MEM側のn型不純物濃度は、第1実施形態の場合よりも高くなっている。
図11は、図9のA−A′線に沿った信号電荷に対するポテンシャル図である。図11(a)は、光電変換部PDに電荷eが蓄積されており、且つ、転送トランジスタM1がオフである状態におけるポテンシャル図である。図11(b)は、図11(a)の状態から転送トランジスタM1をオンにした状態におけるポテンシャル図である。図11(c)は、図11(b)の状態から転送トランジスタM1がオフ状態に遷移する過程における過渡的な状態を示すポテンシャル図である。図11(d)は、図11(c)の状態から転送トランジスタM1がオフとなり、保持部MEMへの電荷eの転送が完了した状態におけるポテンシャル図である。
本実施形態では、n型半導体領域128を更に有することに起因して、ゲート電極TX1の下方の光電変換部PD側から保持部MEM側に至る部分に形成される電位差が、図11(a)に示すように、第1実施形態の場合よりも大きくなる。そして、転送トランジスタM1がオン状態のときにゲート電極TX1の下方の光電変換部PD側から保持部MEM側に至る部分に形成される谷部の底の電位Vは、図11(b)に示すように、第1実施形態の場合よりも大きくなる。これにより、ポテンシャル井戸150で保持できる電荷量QGSを増加することができ、図11(c)及び図11(d)に示すように、転送トランジスタM1がオン状態からオフ状態に遷移する過程における電荷戻りを更に抑制することができる。
n型半導体領域128を設けることには、保持部MEMのn型半導体領域118のn型不純物濃度を増加することなく、電位V2及びポテンシャル井戸150の容量CTXを増加できるという利点もある。保持部MEMのn型半導体領域118のn型不純物濃度の増加を抑制することにより、保持部MEMの空乏化電圧を低減できるため、より低電圧で保持部MEMから浮遊拡散部FDへの電荷転送が可能となる。
転送トランジスタM1がオン状態のときにポテンシャル井戸150で保持できる電荷量QGSは、n型半導体領域128のn型不純物濃度を高くするほどに増加することができる。別の観点から言うと、n型半導体領域128のn型不純物濃度を高くすることで、ポテンシャル井戸150で保持できる電荷量QGSを維持しつつ、n型半導体領域128を形成する領域を狭くすることができる。すなわち、n型半導体領域128は、電荷量QGSが所定値となるように、不純物濃度を設定することができる。この場合、ゲート電極TX1のゲート幅やゲート長を小さくすることができるため、画素12の微細化が可能となり、ひいては撮像装置の解像度を向上することができる。n型半導体領域128のn型不純物濃度を高くする代わりに転送トランジスタM1がオン状態のときのゲート電圧を増加することによっても、同様の効果を得ることができる。
或いは、転送トランジスタM1がオン状態のときにポテンシャル井戸150で保持できる電荷量QGSは、n型半導体領域128を形成する領域を広くするほどに増加することができる。別の観点から言うと、n型半導体領域128を形成する領域を広くすることで、ポテンシャル井戸150で保持できる電荷量QGSを維持しつつ、n型半導体領域128のn型不純物濃度を低減することができる。すなわち、n型半導体領域128は、電荷量QGSが所定値となるように、形成される領域の面積を設定することができる。この場合、ゲート電極TX1の直下のn型不純物濃度が低減されることで、暗電流や白キズなどの暗時特性を向上することができる。
このように、本実施形態によれば、グローバル電子シャッタ機能を備えた撮像装置において、光電変換部から電荷保持部に信号電荷を転送する際における電荷戻りを効果的に抑制し、リニアリティ特性の良好な高品質の画像を取得することができる。
[第4実施形態]
本発明の第4実施形態による撮像システムについて、図12を用いて説明する。図12は、本実施形態による撮像システムの概略構成を示すブロック図である。
上記第1乃至第3実施形態で述べた撮像装置200は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図12にはこれらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
撮像システム300は、図12に示すように、撮像光学系302、CPU310、レンズ制御部312、撮像装置制御部314、画像処理部316、絞りシャッタ制御部318、表示部320、操作スイッチ322、記録媒体324を備える。
撮像光学系302は、被写体の光学像を形成するための光学系であり、レンズ群、絞り304等を含む。絞り304は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッタとしての機能も備える。レンズ群及び絞り304は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能(ズーム機能)や焦点調節機能を実現する。撮像光学系302は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。
撮像光学系302の像空間には、その撮像面が位置するように撮像装置200が配置されている。撮像装置200は、第1乃至第3実施形態で説明した撮像装置200であり、CMOSセンサ(画素領域10)とその周辺回路(周辺回路領域)とを含んで構成される。撮像装置200は、複数の光電変換部を有する画素が2次元配置され、これらの画素に対してカラーフィルタが配置されることで、2次元単板カラーセンサを構成している。撮像装置200は、撮像光学系302により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。
レンズ制御部312は、撮像光学系302のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッタ制御部318は、絞り304の開口径を変化して(絞り値を可変として)撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。
CPU310は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ROM、RAM、A/Dコンバータ、D/Aコンバータ、通信インターフェイス回路等を含む。CPU310は、ROM等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系302の焦点状態の検出(焦点検出)を含むAF、撮像、画像処理、記録等の一連の撮影動作を実行する。CPU310は、信号処理部でもある。
撮像装置制御部314は、撮像装置200の動作を制御するとともに、撮像装置200から出力された信号をA/D変換してCPU310に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。A/D変換機能は、撮像装置200が備えていてもかまわない。画像処理部316は、A/D変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成するためのものであり、その機能を実現するように構成された回路や制御装置により構成される。表示部320は、液晶表示装置(LCD)等の表示装置であり、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ322は、電源スイッチ、レリーズ(撮影トリガ)スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体324は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。
このようにして、第1乃至第3実施形態による撮像装置200を適用した撮像システム300を構成することにより、リニアリティ特性の高い良好な画像を取得しうる高性能の撮像システムを実現することができる。
[第5実施形態]
本発明の第5実施形態による撮像システム及び移動体について、図13を用いて説明する。図13は、本実施形態による撮像システム及び移動体の構成を示す図である。
図13(a)は、車載カメラに関する撮像システム400の一例を示したものである。撮像システム400は、撮像装置410を有する。撮像装置410は、上述の第1乃至第3実施形態に記載の撮像装置200のいずれかである。撮像システム400は、撮像装置410により取得された複数の画像データに対し、画像処理を行う画像処理部412と、撮像装置410により取得された複数の画像データから視差(視差画像の位相差)の算出を行う視差取得部414を有する。また、撮像システム400は、算出された視差に基づいて対象物までの距離を算出する距離取得部416と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部418と、を有する。ここで、視差取得部414や距離取得部416は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部418はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、FPGA(Field Programmable Gate Array)、ASIC(Application Specific Integrated Circuit)等によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム400は、車両情報取得装置420と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム400は、衝突判定部418での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ECU430が接続されている。すなわち、制御ECU430は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム400は、衝突判定部418での判定結果に基づいて、ドライバーへ警報を発する警報装置440とも接続されている。例えば、衝突判定部418の判定結果として衝突可能性が高い場合、制御ECU430はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置440は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム400で撮像する。図13(b)に、車両前方(撮像範囲450)を撮像する場合の撮像システム400を示した。車両情報取得装置420は、撮像システム400を動作させ撮像を実行させるように指示を送る。上述の第1乃至第3実施形態の撮像装置200を撮像装置410として用いることにより、本実施形態の撮像システム400は、測距の精度をより向上させることができる。
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体(移動装置)に適用することができる。加えて、移動体に限らず、高度道路交通システム(ITS)等、広く物体認識を利用する機器に適用することができる。
[変形実施形態]
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
また、画素12の回路構成は、図2に示すものに限定されるものではなく、適宜変更が可能である。画素12の平面レイアウトや断面構造についても、図3及び図4に示すものに限定されるものではなく、適宜変更が可能である。
また、第4及び第5実施形態に示した撮像システムは、本発明の撮像装置を適用しうる撮像システムを例示したものであり、本発明の撮像装置を適用可能な撮像システムは図13及び図14に示した構成に限定されるものではない。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
FD…浮遊拡散部
M1,M2…転送トランジスタ
MEM…保持部
PD…光電変換部
TX1,TX2…ゲート電極
10…画素領域
12…画素
106,116…p型半導体領域
108,118,128…n型半導体領域
200…撮像装置

Claims (12)

  1. 光電変換により電荷を生じる光電変換部と、前記光電変換部の電荷を第1の保持部に転送する第1の転送トランジスタと、前記第1の保持部の電荷を第2の保持部に転送する第2の転送トランジスタと、前記第2の保持部が保持する電荷に基づく信号を出力する増幅部と、をそれぞれが含む複数の画素を有し、
    前記第1の転送トランジスタは、オン状態のときに、前記光電変換部と前記第1の保持部との間に、前記電荷に対するポテンシャル井戸を形成するように構成されており、
    1回の露光期間の間に前記光電変換部で生成される最大の電荷量QPD、前記第1の保持部の飽和電荷量QMEM_SAT、前記ポテンシャル井戸に保持できる最大の電荷量QGSは、
    PD < QGS ≦ QMEM_SAT
    の関係にある
    ことを特徴とする撮像装置。
  2. 前記1回の露光期間の間に前記光電変換部で生成された電荷をN回の転送動作により前記光電変換部から前記保持部に転送するように前記第1の転送トランジスタを制御する転送制御部を更に有し、
    前記電荷量QPDは、前記光電変換部の飽和電荷量をQPD_SATとして、
    PD = QPD_SAT×N
    で表される
    ことを特徴とする請求項1記載の撮像装置。
  3. 前記ポテンシャル井戸は、前記光電変換部と前記第1の保持部との間の領域の前記第1の保持部の側に形成される
    ことを特徴とする請求項1又は2記載の撮像装置。
  4. 前記光電変換部は、第1導電型の第1の半導体領域と、前記第1の半導体領域の底部に接して設けられ、前記電荷の蓄積層となる第2導電型の第2の半導体領域と、を有し、
    前記光電変換部は、前記第1導電型の第3の半導体領域と、前記第3の半導体領域の底部に接して設けられ、前記電荷の保持層となる前記第2導電型の第4の半導体領域と、を有し、
    前記第4の半導体領域の不純物濃度は、前記第2の半導体領域の不純物濃度よりも高い
    ことを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置。
  5. 前記第2の半導体領域及び前記第4の半導体領域は、平面視において前記第1の転送トランジスタのゲート電極と重なる領域を有する
    ことを特徴とする請求項4記載の撮像装置。
  6. 前記第2の半導体領域の前記光電変換部の側の端部に接して設けられた前記第2導電型の第5の半導体領域を更に有し、
    前記第5の半導体領域の不純物濃度は、前記第4の半導体領域の不純物濃度よりも高い
    ことを特徴とする請求項4又は5記載の撮像装置。
  7. 前記第5の半導体領域と前記第1の転送トランジスタのゲート電極とが平面視において重なる領域の端部は、前記第4の半導体領域と前記ゲート電極とが平面視において重なる領域の端部よりも前記光電変換部の側に位置している
    ことを特徴とする請求項6記載の撮像装置。
  8. 前記第5の半導体領域は、前記電荷量QGSが所定値となるように、前記不純物濃度が設定されている
    ことを特徴とする請求項6又は7記載の撮像装置。
  9. 前記第5の半導体領域は、前記電荷量QGSが所定値となるように、形成される領域が設定されている
    ことを特徴とする請求項6又は7記載の撮像装置。
  10. 前記電荷量QGSは、前記第1の転送トランジスタのゲートに印加される電圧により制御される
    ことを特徴とする請求項1乃至9のいずれか1項に記載の撮像装置。
  11. 請求項1乃至10のいずれか1項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
  12. 移動体であって、
    請求項1乃至10のいずれか1項に記載の撮像装置と、
    前記撮像装置の前記画素から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
JP2018024935A 2018-02-15 2018-02-15 撮像装置及び撮像システム Active JP7108421B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018024935A JP7108421B2 (ja) 2018-02-15 2018-02-15 撮像装置及び撮像システム
US16/259,451 US10535688B2 (en) 2018-02-15 2019-01-28 Imaging device and imaging system
US16/708,079 US11056520B2 (en) 2018-02-15 2019-12-09 Imaging device and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018024935A JP7108421B2 (ja) 2018-02-15 2018-02-15 撮像装置及び撮像システム

Publications (3)

Publication Number Publication Date
JP2019140637A true JP2019140637A (ja) 2019-08-22
JP2019140637A5 JP2019140637A5 (ja) 2021-03-25
JP7108421B2 JP7108421B2 (ja) 2022-07-28

Family

ID=67540240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018024935A Active JP7108421B2 (ja) 2018-02-15 2018-02-15 撮像装置及び撮像システム

Country Status (2)

Country Link
US (2) US10535688B2 (ja)
JP (1) JP7108421B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022025594A (ja) * 2020-07-29 2022-02-10 キヤノン株式会社 光電変換装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6736539B2 (ja) * 2017-12-15 2020-08-05 キヤノン株式会社 撮像装置及びその駆動方法
US20210248756A1 (en) * 2018-05-10 2021-08-12 Sony Corporation Image processing apparatus, vehicle-mounted apparatus, image processing method, and program
JP7134781B2 (ja) 2018-08-17 2022-09-12 キヤノン株式会社 光電変換装置及び撮像システム
JP7356214B2 (ja) 2018-09-04 2023-10-04 キヤノン株式会社 撮像装置、その製造方法及びカメラ
JP7292868B2 (ja) 2018-12-18 2023-06-19 キヤノン株式会社 検出器
JP2020107980A (ja) 2018-12-27 2020-07-09 キヤノン株式会社 光検出装置および撮像システム
JP7237622B2 (ja) 2019-02-05 2023-03-13 キヤノン株式会社 光電変換装置
JP7555703B2 (ja) 2019-02-25 2024-09-25 キヤノン株式会社 光電変換装置、撮像システム及び移動体
US11503234B2 (en) 2019-02-27 2022-11-15 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, radioactive ray imaging system, and movable object
KR102708675B1 (ko) * 2020-04-09 2024-09-24 에스케이하이닉스 주식회사 이미지 센싱 장치
JP7534902B2 (ja) * 2020-09-23 2024-08-15 キヤノン株式会社 光電変換装置、撮像装置、半導体装置及び光電変換システム
JP7610422B2 (ja) 2021-02-03 2025-01-08 キヤノン株式会社 撮像装置、撮像システムおよび移動体
JP2023023218A (ja) 2021-08-04 2023-02-16 キヤノン株式会社 光電変換装置
JP7510396B2 (ja) 2021-08-17 2024-07-03 キヤノン株式会社 光電変換装置、その製造方法及び機器
JP7790935B2 (ja) 2021-11-25 2025-12-23 キヤノン株式会社 光電変換素子及び光電変換装置
JP7786823B2 (ja) 2022-01-01 2025-12-16 キヤノン株式会社 光電変換装置及び光電変換システム
US12477853B2 (en) 2022-01-01 2025-11-18 Canon Kabushiki Kaisha Photoelectric conversion apparatus and photoelectric conversion system
US12581761B2 (en) 2022-01-01 2026-03-17 Canon Kabushiki Kaisha Photoelectric conversion apparatus and photoelectric conversion system
JP7799488B2 (ja) 2022-01-01 2026-01-15 キヤノン株式会社 光電変換装置、光電変換システム、および機器
JP2024004306A (ja) 2022-06-28 2024-01-16 キヤノン株式会社 光電変換装置
JP2024007620A (ja) 2022-07-06 2024-01-19 キヤノン株式会社 光電変換装置、システム
JP2024009651A (ja) 2022-07-11 2024-01-23 キヤノン株式会社 光電変換装置、撮像システム、および機器
JP2024017294A (ja) 2022-07-27 2024-02-08 キヤノン株式会社 光電変換装置
JP2024073685A (ja) 2022-11-18 2024-05-30 キヤノン株式会社 光電変換装置及びその駆動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010487A (ja) * 2008-06-27 2010-01-14 Sony Corp 固体撮像装置及び電子機器
JP2015177349A (ja) * 2014-03-14 2015-10-05 キヤノン株式会社 撮像装置、および、撮像システム
JP2015188049A (ja) * 2014-03-14 2015-10-29 キヤノン株式会社 固体撮像装置及び撮像システム
JP2017017233A (ja) * 2015-07-02 2017-01-19 キヤノン株式会社 撮像装置、撮像装置の駆動方法および撮像システム
JP2018019354A (ja) * 2016-07-29 2018-02-01 キヤノン株式会社 撮像装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812906B2 (ja) 1986-07-11 1996-02-07 キヤノン株式会社 光電変換装置の製造方法
JPH0812905B2 (ja) 1986-07-11 1996-02-07 キヤノン株式会社 光電変換装置及びその製造方法
DE3856165T2 (de) 1987-01-29 1998-08-27 Canon Kk Photovoltaischer Wandler
JP2678062B2 (ja) 1989-06-14 1997-11-17 キヤノン株式会社 光電変換装置
US5146339A (en) 1989-11-21 1992-09-08 Canon Kabushiki Kaisha Photoelectric converting apparatus employing Darlington transistor readout
US5786852A (en) * 1994-06-20 1998-07-28 Canon Kabushiki Kaisha Image pick-up apparatus having an image sensing device including a photoelectric conversion part and a vertical transfer part
JP3647390B2 (ja) 2000-06-08 2005-05-11 キヤノン株式会社 電荷転送装置、固体撮像装置及び撮像システム
CN1225897C (zh) 2002-08-21 2005-11-02 佳能株式会社 摄像装置
JP4194544B2 (ja) 2003-12-05 2008-12-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP2005328274A (ja) 2004-05-13 2005-11-24 Canon Inc 固体撮像装置および撮像システム
JP2005328275A (ja) 2004-05-13 2005-11-24 Canon Inc 固体撮像装置および撮像システム
JP5074808B2 (ja) 2007-04-11 2012-11-14 キヤノン株式会社 光電変換装置及び撮像システム
JP4685120B2 (ja) 2008-02-13 2011-05-18 キヤノン株式会社 光電変換装置及び撮像システム
JP5221982B2 (ja) 2008-02-29 2013-06-26 キヤノン株式会社 固体撮像装置及びカメラ
JP5188221B2 (ja) 2008-03-14 2013-04-24 キヤノン株式会社 固体撮像装置
JP5127536B2 (ja) 2008-03-31 2013-01-23 キヤノン株式会社 固体撮像装置の駆動方法及び撮像システム
JP2009278241A (ja) 2008-05-13 2009-11-26 Canon Inc 固体撮像装置の駆動方法および固体撮像装置
JP2010016056A (ja) 2008-07-01 2010-01-21 Canon Inc 光電変換装置
US7795650B2 (en) * 2008-12-09 2010-09-14 Teledyne Scientific & Imaging Llc Method and apparatus for backside illuminated image sensors using capacitively coupled readout integrated circuits
JP5661260B2 (ja) 2009-07-16 2015-01-28 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5489570B2 (ja) 2009-07-27 2014-05-14 キヤノン株式会社 光電変換装置及び撮像システム
EP2487714B1 (en) 2009-10-09 2018-12-05 National University Corporation Shizuoka University Semiconductor element and solid-state image pickup device
JP5614993B2 (ja) * 2010-01-19 2014-10-29 キヤノン株式会社 撮像装置及び固体撮像素子の駆動方法
JP5767465B2 (ja) 2010-12-15 2015-08-19 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
JP6055270B2 (ja) 2012-10-26 2016-12-27 キヤノン株式会社 固体撮像装置、その製造方法、およびカメラ
JP2015177034A (ja) 2014-03-14 2015-10-05 キヤノン株式会社 固体撮像装置、その製造方法、及びカメラ
JP2016058818A (ja) 2014-09-08 2016-04-21 キヤノン株式会社 撮像装置及び撮像システム
JP6570384B2 (ja) 2015-09-11 2019-09-04 キヤノン株式会社 撮像装置及び撮像システム
JP6541523B2 (ja) 2015-09-11 2019-07-10 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の制御方法
US10205894B2 (en) 2015-09-11 2019-02-12 Canon Kabushiki Kaisha Imaging device and imaging system
JP2017135168A (ja) 2016-01-25 2017-08-03 キヤノン株式会社 光電変換装置及び情報処理装置
JP6752024B2 (ja) * 2016-02-12 2020-09-09 日立オートモティブシステムズ株式会社 画像処理装置
JP6744748B2 (ja) 2016-04-06 2020-08-19 キヤノン株式会社 固体撮像装置及びその製造方法
JP6688165B2 (ja) 2016-06-10 2020-04-28 キヤノン株式会社 撮像装置及び撮像システム
JP6727938B2 (ja) 2016-06-10 2020-07-22 キヤノン株式会社 撮像装置、撮像装置の制御方法、及び撮像システム
JP6776011B2 (ja) 2016-06-10 2020-10-28 キヤノン株式会社 撮像装置及び撮像システム
JP2018092976A (ja) 2016-11-30 2018-06-14 キヤノン株式会社 撮像装置
JP6552479B2 (ja) 2016-12-28 2019-07-31 キヤノン株式会社 固体撮像装置及び撮像システム
JP7193907B2 (ja) 2017-01-23 2022-12-21 キヤノン株式会社 固体撮像装置
JP6957157B2 (ja) 2017-01-26 2021-11-02 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の製造方法
JP6701108B2 (ja) 2017-03-21 2020-05-27 キヤノン株式会社 固体撮像装置及び撮像システム
US10818715B2 (en) 2017-06-26 2020-10-27 Canon Kabushiki Kaisha Solid state imaging device and manufacturing method thereof
JP6987562B2 (ja) 2017-07-28 2022-01-05 キヤノン株式会社 固体撮像素子
JP6953263B2 (ja) 2017-10-05 2021-10-27 キヤノン株式会社 固体撮像装置および撮像システム
JP7066392B2 (ja) 2017-12-14 2022-05-13 キヤノン株式会社 撮像装置
JP2019114642A (ja) 2017-12-22 2019-07-11 キヤノン株式会社 固体撮像装置、電子機器および輸送機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010487A (ja) * 2008-06-27 2010-01-14 Sony Corp 固体撮像装置及び電子機器
JP2015177349A (ja) * 2014-03-14 2015-10-05 キヤノン株式会社 撮像装置、および、撮像システム
JP2015188049A (ja) * 2014-03-14 2015-10-29 キヤノン株式会社 固体撮像装置及び撮像システム
JP2017017233A (ja) * 2015-07-02 2017-01-19 キヤノン株式会社 撮像装置、撮像装置の駆動方法および撮像システム
JP2018019354A (ja) * 2016-07-29 2018-02-01 キヤノン株式会社 撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022025594A (ja) * 2020-07-29 2022-02-10 キヤノン株式会社 光電変換装置
JP7652543B2 (ja) 2020-07-29 2025-03-27 キヤノン株式会社 光電変換装置

Also Published As

Publication number Publication date
US20200111828A1 (en) 2020-04-09
US20190252432A1 (en) 2019-08-15
US11056520B2 (en) 2021-07-06
JP7108421B2 (ja) 2022-07-28
US10535688B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
US11056520B2 (en) Imaging device and imaging system
US10453879B2 (en) Solid-state imaging device, imaging system, and movable object
US10848695B2 (en) Solid state imaging device, imaging system, and manufacturing method of solid state imaging device
EP3306914B1 (en) Solid-state imaging device, method of driving solid-state imaging device, imaging system, and movable object
US7924333B2 (en) Method and apparatus providing shared pixel straight gate architecture
US20190037161A1 (en) Solid state imaging device
US10659706B2 (en) Photoelectric conversion device and imaging system
US10818708B2 (en) Solid-state imaging device and imaging system
US20190191121A1 (en) Image pickup device
JP7150504B2 (ja) 固体撮像装置及びその駆動方法
JP2018139375A (ja) 光電変換装置、撮像システム及び移動体
US20190252433A1 (en) Photoelectric conversion device, photoelectric conversion system, and moving body
US11843010B2 (en) Imaging apparatus having switching drive modes, imaging system, and mobile object
US10819931B2 (en) Photoelectric conversion device, imaging system and mobile body
JP2019041352A (ja) 撮像装置及び撮像システム
US20230420468A1 (en) Photoelectric conversion device
US20250267964A1 (en) Apparatus and equipment
US12316993B2 (en) Photoelectric conversion apparatus
JP7019743B2 (ja) 固体撮像装置及び撮像システム
US12176358B2 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving body
JP2024013891A (ja) 光電変換装置、光電変換装置の駆動方法および撮像システム
JP2022138487A (ja) 光電変換装置
JP2020170784A (ja) 光電変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220715

R151 Written notification of patent or utility model registration

Ref document number: 7108421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151