JP2019145594A - アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法 - Google Patents

アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法 Download PDF

Info

Publication number
JP2019145594A
JP2019145594A JP2018026462A JP2018026462A JP2019145594A JP 2019145594 A JP2019145594 A JP 2019145594A JP 2018026462 A JP2018026462 A JP 2018026462A JP 2018026462 A JP2018026462 A JP 2018026462A JP 2019145594 A JP2019145594 A JP 2019145594A
Authority
JP
Japan
Prior art keywords
insulating film
opening
photoelectric conversion
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018026462A
Other languages
English (en)
Inventor
克紀 美▲崎▼
Katsunori Misaki
克紀 美▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2018026462A priority Critical patent/JP2019145594A/ja
Priority to CN201910114938.9A priority patent/CN110164885A/zh
Priority to US16/277,932 priority patent/US20190259802A1/en
Publication of JP2019145594A publication Critical patent/JP2019145594A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20186—Position of the photodiode with respect to the incoming radiation, e.g. in the front of, below or sideways the scintillator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers
    • H10F39/1898—Indirect radiation image sensors, e.g. using luminescent members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/29—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to radiation having very short wavelengths, e.g. X-rays, gamma-rays or corpuscular radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

【課題】光電変換層と電極の接触不良を抑制する技術を提供する。【解決手段】アクティブマトリクス基板１は、複数の検出部がマトリクス状に配置されている。複数の検出部のそれぞれは、光電変換層１５と、光電変換層１５の第１の表面上に設けられた第１の電極１４ａ、第２の表面上に設けられた第２の電極１４ｂと、光電変換層１５の第２の表面の端部と側面とを覆い、光電変換層１５上に第１の開口部１０５ａを有する第１の絶縁膜１０５と、第１の絶縁膜１０５と重なり、光電変換層１５上に第１の開口部１０５ａより開口幅が大きい第２の開口部１０６ａを有する第２の絶縁膜１０６と、を備える。第２の電極１４ｂは、第１の開口部１０５ａにおける光電変換層１５の第２の表面と接するとともに、第１の絶縁膜１０５及び第２の絶縁膜１０６と接している。【選択図】図４

Description

本発明は、アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法に関する。
従来より、マトリクス状に配置された複数の領域（以下、画素部）に薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」とも称する。）を備え、複数の画素部において、照射されたＸ線を撮像するＸ線撮像装置が知られている。このようなＸ線撮像装置においては、例えば、照射されたＸ線を電荷に変換する光電変換素子としてＰＩＮ（p-intrinsic-n）フォトダイオードが用いられる。変換された電荷は、各画素部のＴＦＴを動作させることで読み出される。このようにして電荷が読み出されることで、Ｘ線画像が得られる。
下記特許文献１には、このようなＸ線撮像装置が開示されている。特許文献１では、Ｘ線撮像装置のアレイ基板に形成される光電変換層と上部電極層とを同一のレジストマスクを用いてエッチングし、アイランドパターンの光電変換層と上部電極とを同時に形成する。
特開２０１４−０７８６５１号公報
ところで、ＰＩＮフォトダイオードの表面に付着した自然酸化膜をフッ酸を用いて除去する場合がある。上記特許文献１のように、光電変換層と上部電極とを同時に形成する場合において、光電変換層の側壁に付着した自然酸化膜等をフッ酸を用いて除去すると、光電変換層だけでなく上部電極がフッ酸に曝される。その結果、上部電極の金属イオンが光電変換層の側壁に付着し、光電変換層のオフリーク電流が高くなる原因となる。
また、例えば、光電変換層上に開口を有し、光電変換層の側面を覆う第１の保護膜と、第１の保護膜の上に重なる第２の保護膜とが設けられ、第１の保護膜と第２の保護膜の開口において上部電極が光電変換層と接する構成が考えられる。この場合、第１の保護膜と第２の保護膜を形成した後、上部電極を形成する前にフッ酸を用いて光電変換層の表面を洗浄すると、フッ酸によって、光電変換層上の第１の保護膜の端部が第２の保護膜より内側にエッチングされ、第１の保護膜に対して第２の保護膜が光電変換層の内側にせり出した形状となる。この状態で、光電変換層上に上部電極を形成すると、第１の保護膜と第２の保護膜との段差部分において上部電極が断線しやすくなり、上部電極と光電変換層の接触不良が生じる。
本発明は、光電変換層と電極の接触不良を抑制する技術を提供することを目的とする。
本発明に係るアクティブマトリクス基板は、複数の検出部がマトリクス状に配置されたアクティブマトリクス基板であって、前記複数の検出部のそれぞれは、光電変換層と、前記光電変換層の第１の表面に設けられた第１の電極と、前記光電変換層の前記第１の表面と反対側の第２の表面に設けられた第２の電極と、前記光電変換層の前記第２の表面の端部と側面とを覆い、前記第２の表面上に第１の開口部を有する第１の絶縁膜と、前記第１の絶縁膜と重なり、前記第２の表面上に前記第１の開口部より開口幅が大きい第２の開口部を有する第２の絶縁膜と、を備え、前記第２の電極は、前記第１の開口部における前記第２の表面と接するとともに、前記第１の絶縁膜及び前記第２の絶縁膜と接している。
本発明によれば、光電変換層と電極の接触不良を抑制することができる。
図１は、第１実施形態におけるＸ線撮像装置を示す模式図である。 図２は、図１に示すアクティブマトリクス基板の概略構成を示す模式図である。 図３は、図２に示すアクティブマトリクス基板の一の画素部分を拡大した平面図である。 図４は、図３に示す画素をＡ−Ａ線で切断した断面図である。 図５は、図４の破線枠部分の拡大図である。 図６Ａは、図４に示すアクティブマトリクス基板の製造工程であって、基板の上に、ゲート絶縁膜とＴＦＴとが形成され、第１絶縁膜を成膜する工程を示す断面図である。 図６Ｂは、図６Ａに示す第１絶縁膜をパターニングして第１絶縁膜の開口を形成する工程を示す断面図である。 図６Ｃは、図４に示す第２絶縁膜を成膜する工程を示す断面図である。 図６Ｄは、図６Ｃに示す第２絶縁膜をパターニングして第２絶縁膜の開口を形成する工程を示す断面図である。 図６Ｅは、図４に示す下部電極としての金属膜を成膜する工程を示す断面図である。 図６Ｆは、図６Ｅに示す金属膜をパターニングして下部電極を形成する工程を示す断面図である。 図６Ｇは、図４に示す光電変換層としてのｎ型非晶質半導体層、真性非晶質半導体層及びｐ型非晶質半導体層を成膜する工程を示す断面図である。 図６Ｈは、図６Ｇに示すｎ型非晶質半導体層、真性非晶質半導体層及びｐ型非晶質半導体層をパターニングして光電変換層を形成する工程を示す断面図である。 図６Ｉは、図４に示す第３絶縁膜を形成する工程を示す断面図である。 図６Ｊは、図６Ｉに示す第３絶縁膜をパターニングして第３絶縁膜の開口を形成する工程を示す断面図である。 図６Ｋは、図４に示す第４絶縁膜を形成する工程を示す断面図である。 図６Ｌは、図６Ｋに示す第４絶縁膜をパターニングして第４絶縁膜の開口を形成する工程を示す断面図である。 図６Ｍは、図６Ｌに示すｐ型非晶質半導体層の表面をフッ酸を用いて洗浄処理を行った後の状態を示す断面図である。 図６Ｎは、図４に示す上部電極としての透明導電膜を成膜する工程を示す断面図である。 図６Ｏは、図６Ｎに示す透明導電膜をパターニングして上部電極を形成する工程を示す断面図である。 図６Ｐは、図４に示すバイアス配線としての金属膜を成膜する工程を示す断面図である。 図６Ｑは、図６Ｐに示す金属膜をパターニングしてバイアス配線を形成する工程を示す断面図である。 図６Ｒは、図４に示す第５絶縁膜を形成する工程を示す断面図である。 図６Ｓは、図４に示す第６絶縁膜を形成する工程を示す断面図である。 図７Ａは、フッ酸を用いた第３絶縁膜のエッチング後の第３絶縁膜とｐ型非晶質半導体層を拡大した断面図である。 図７Ｂは、フッ酸を用いたｐ型非晶質半導体層表面の洗浄処理後のｐ型非晶質半導体層と第３絶縁膜を拡大した断面図である。 図８は、第２実施形態におけるアクティブマトリクス基板の画素部の構造を示す断面図である。 図９Ａは、図８に示すアクティブマトリクス基板の製造方法を説明する断面図であって、バイアス配線としての金属膜を成膜する工程を示す図である。 図９Ｂは、図９Ａに示す金属膜をパターニングしてバイアス配線を形成する工程を示す断面図である。 図９Ｃは、図９Ｂに示すｐ型非晶質半導体層の表面をフッ酸を用いて洗浄する工程を示す断面図である。 図９Ｄは、図８に示す上部電極としての透明導電膜を成膜する工程を示す断面図である。 図９Ｅは、図９Ｄに示す透明導電膜をパターニングして上部電極を形成する工程を示す断面図である。 図１０は、図８に示すアクティブマトリクス基板の一部を拡大した断面図であって、ｐ型非晶質半導体層及び第３絶縁膜の膜厚を説明する図である。 図１１Ａは、第３実施形態におけるアクティブマトリクス基板の製造方法を説明する断面図であって、ｐ型非晶質半導体層の表面をフッ酸を用いて洗浄する工程を示す図である。 図１１Ｂは、図８に示すバイアス配線としての金属膜を成膜する工程を示す断面図である。 図１１Ｃは、図１１Ｂに示す金属膜をパターニングしてバイアス配線を形成し、ｐ型非晶質半導体層の表面をフッ酸を用いて洗浄する工程を示す断面図である。 図１２Ａは、１回目のフッ酸処理（図６Ｊの工程）後のｐ型非晶質半導体層と第３絶縁膜を拡大した断面図である。 図１２Ｂは、２回目のフッ酸処理（図１１Ａの工程）後のｐ型非晶質半導体層と第３絶縁膜を拡大した断面図である。 図１２Ｃは、３回目のフッ酸処理（図１１Ｃの工程）後のｐ型非晶質半導体層１５３と第３絶縁膜１０５を拡大した断面図である。 図１３Ａは、変形例（１）におけるアクティブマトリクス基板の製造方法を説明する断面図であって、図６Ｉの工程後に第４絶縁膜を成膜する工程を示す図である。 図１３Ｂは、図１３Ａに示す第４絶縁膜の開口を形成する工程を示す断面図である。 図１３Ｃは、図１３Ｂに示す第３絶縁膜の開口を形成する工程を示す断面図である。 図１３Ｄは、図１３Ｃに示すｐ型非晶質半導体層の表面をフッ酸を用いて洗浄する工程を示す図である。 図１４Ａは、変形例（２）におけるアクティブマトリクス基板の製造方法を説明する断面図であって、図６Ｉの工程後に第４絶縁膜を成膜する工程を示す図である。 図１４Ｂは、図１４Ａに示す第４絶縁膜の開口を形成する工程を示す断面図である。 図１４Ｃは、図１４Ｂに示す第３絶縁膜の開口を形成する工程を示す断面図である。 図１４Ｄは、図８に示すバイアス配線としての金属膜を成膜する工程を示す断面図である。 図１４Ｅは、図１４Ｄに示す金属膜をパターニングしてバイアス配線を形成し、ｐ型非晶質半導体層の表面をフッ酸を用いて洗浄する工程を示す断面図である。 図１５Ａは、変形例（３）におけるアクティブマトリクス基板の製造方法を説明する断面図であって、図１４Ｂの工程の後、バイアス配線としての金属膜を成膜する工程を示す図である。 図１５Ｂは、図１５Ａに示す金属膜をパターニングしてバイアス配線を形成する工程を示す断面図である。 図１５Ｃは、図１５Ｂに示す第３絶縁膜の開口を形成する工程を示す断面図である。 図１５Ｄは、図１５Ｃに示すｐ型非晶質半導体層の表面をフッ酸を用いて洗浄する工程を示す断面図である。 図１６Ａは、変形例（４）におけるアクティブマトリクス基板の製造方法を説明する断面図であって、図１４Ａの工程の後、バイアス配線としての金属膜を成膜する工程を示す図である。 図１６Ｂは、図１６Ａに示す金属膜をパターニングしてバイアス配線を形成する工程を示す断面図である。 図１６Ｃは、図１６Ｂに示す第４絶縁膜の開口を形成する工程を示す断面図である。 図１６Ｄは、図１６Ｃに示す第３絶縁膜の開口を形成する工程を示す断面図である。 図１６Ｅは、図１６Ｃに示すｐ型非晶質半導体層の表面をフッ酸を用いて洗浄する工程を示す断面図である。 図１７は、変形例（５）におけるアクティブマトリクス基板の一部を拡大した断面図であって、ｐ型非晶質半導体層及び第３絶縁膜の膜厚を説明する図である。
本発明の一実施形態に係るアクティブマトリクス基板は、複数の検出部がマトリクス状に配置されたアクティブマトリクス基板であって、前記複数の検出部のそれぞれは、光電変換層と、前記光電変換層の第１の表面に設けられた第１の電極と、前記光電変換層の前記第１の表面と反対側の第２の表面に設けられた第２の電極と、前記光電変換層の前記第２の表面の端部と側面とを覆い、前記第２の表面上に第１の開口部を有する第１の絶縁膜と、前記第１の絶縁膜と重なり、前記第２の表面上に前記第１の開口部より開口幅が大きい第２の開口部を有する第２の絶縁膜と、を備え、前記第２の電極は、前記第１の開口部における前記第２の表面と接するとともに、前記第１の絶縁膜及び前記第２の絶縁膜と接している（第１の構成）。
第１の構成によれば、検出部における光電変換層の第１の表面に第１の電極が接続され、第２の表面に第２の電極が接続されている。光電変換層の第２の表面の端部と側面は第１の絶縁膜で覆われ、第２の表面上に第１の開口部が設けられている。第２の絶縁膜は第１の絶縁膜上に設けられ、第２の表面上に第２の開口部が設けられている。第２の開口部は第１の開口部よりも開口幅が大きい。つまり、第２の絶縁膜が第１の絶縁膜に対してオーバーハング形状とならない。そのため、第２の絶縁膜が第１の絶縁膜に対してオーバーハング形状となる場合と比べ、第２の電極が、第１の絶縁膜と第２の絶縁膜の段差において断線しにくく、第２の電極と光電変換層の接触不良が生じにくい。
第１の構成において、前記第１の開口部における前記光電変換層の膜厚は、前記第１の絶縁膜が重なっている部分の前記光電変換層の膜厚よりも薄いこととしてもよい（第２の構成）。
第２の構成によれば、第１の開口部における光電変換層の膜厚は、第１の絶縁膜が重なっている光電変換層の膜厚よりも薄い。例えば、第１の絶縁膜と第２の絶縁膜を形成後、光電変換層の表面をフッ酸を用いて洗浄する場合、第１の絶縁膜に覆われていない光電変換層の表面はフッ酸によってエッチングされて膜厚が薄くなる。この場合であっても、本構成では、光電変換層上の第１の絶縁膜の端部の位置が、第２の絶縁膜の端部の位置よりも光電変換層の内側に配置されている。つまり、第２の絶縁膜が第１の絶縁膜に対してオーバーハング形状とならない。そのため、第１の絶縁膜と第２の絶縁膜の段差で第２の電極が断線しにくく、第２の電極と光電変換層との接触不良が生じにくい。
第１又は第２の構成において、前記光電変換層は、第１の導電型を有する第１の半導体層と、前記第１の導電型と反対の第２の導電型を有する第２の半導体層と、前記第１の半導体層と前記第２の半導体層の間に設けられた真性半導体層と、を有し、前記第１の半導体層は、前記第１の電極と接し、前記第２の半導体層は、前記第２の電極及び前記第１の絶縁膜と接し、前記第１の開口部における前記第２の半導体層の膜厚は、前記第１の絶縁膜が重なっている部分の膜厚よりも薄いこととしてもよい（第３の構成）。
第３の構成によれば、第１の絶縁膜と接する第２の半導体層において、第１の開口部における膜厚は、第１の絶縁膜が重なっている部分の膜厚より薄く、第２の電極は、第２の半導体層と接している。第２の電極の形成前に光電変換層の表面、すなわち、第２の半導体層の表面をフッ酸を用いて洗浄した場合、第２の半導体層の表面がエッチングされ、第１の絶縁膜で覆われていない部分の膜厚が薄くなる。この場合であっても、第２の絶縁膜が第１の絶縁膜に対してオーバーハング形状とならないため、第１の絶縁膜と第２の絶縁膜の段差で第２の電極が断線しにくく、第２の電極と第２の半導体層との接触不良が生じにくい。
第１から第３のいずれかの構成において、前記第１の絶縁膜における前記第１の開口部側の膜厚は、前記第２の絶縁膜と重なっている前記第１の絶縁膜の膜厚よりも薄いこととしてもよい（第４の構成）。
第４の構成によれば、例えば、第１の開口部と第２の開口部を形成後、第２の電極を形成する前に、光電変換層の表面がフッ酸を用いて洗浄されると、第２の絶縁膜に覆われてない第１の絶縁膜の表面はフッ酸によってエッチングされる場合がある。第１の開口部側の第１の絶縁膜の膜厚は、第２の絶縁膜が重なっている部分の膜厚より薄くなる。この場合であっても、第２の絶縁膜が第１の絶縁膜に対してオーバーハング形状とならず、第１の絶縁膜と第２の絶縁膜の段差で第２の電極が断線しにくい。
本発明の一実施形態に係る第１から第４のいずれかの構成のアクティブマトリクス基板と、照射されたＸ線をシンチレーション光に変換するシンチレータと、を備える（第５の構成）。
第５の構成によれば、第２の電極が、第１の絶縁膜と第２の絶縁膜の段差において断線しにくく、第２の電極と光電変換層の接触不良が生じにくいため、Ｘ線の検出不良を抑制できる。
本発明の一実施形態に係るアクティブマトリクス基板の製造方法は、複数の検出部をマトリクス状に備えるアクティブマトリクス基板の製造方法であって、基板上において前記複数の検出部が設けられる各領域に、第１の電極を形成する工程と、前記第１の電極の上に光電変換層を形成する工程と、前記第１の電極が接する前記光電変換層の第１の面と反対側の第２の面の端部と側面とを覆い、前記第２の面上に第１の開口部を有する第１の絶縁膜を形成する工程と、前記第１の絶縁膜と重なり、前記第２の面上に前記第１の開口部より開口幅が大きい第２の開口部を有する第２の絶縁膜を形成する工程と、前記第１の開口部において前記第２の面と接するとともに、前記第１の絶縁膜及び前記第２の絶縁膜と接する第２の電極を形成する工程と、を含む（第１の製造方法）。
第１の製造方法によれば、検出部における光電変換層の第１の表面に第１の電極が接続され、第２の表面に第２の電極が接続されている。光電変換層の第２の表面の端部と側面は第１の絶縁膜で覆われ、第２の表面上に第１の開口部が設けられている。第２の絶縁膜は第１の絶縁膜上に設けられ、第２の表面上に第２の開口部が設けられている。第２の開口部は第１の開口部よりも開口幅が大きい。つまり、第２の絶縁膜が第１の絶縁膜に対してオーバーハング形状とならない。そのため、第２の電極を形成する際、第１の絶縁膜と第２の絶縁膜の段差において第２の電極が断線しにくく、第２の電極と光電変換層の接触不良が生じにくい。
第１の製造方法において、前記第１の絶縁膜を形成する工程は、前記第１の絶縁膜をフッ酸を用いてエッチングすることにより前記第１の開口部を形成し、前記第１の開口部における前記光電変換層の膜厚は、前記第１の絶縁膜が重なっている部分の前記光電変換層の膜厚よりも薄いこととしてもよい（第２の製造方法）。
第２の製造方法によれば、フッ酸を用いた第１の絶縁膜のエッチングによって、第１の絶縁膜が重なっている部分の光電変換層の膜厚より第１の開口部における光電変換層の膜厚が薄くなるが、第２の絶縁膜が第１の絶縁膜に対してオーバーハング形状とならない。そのため、第２の絶縁膜が第１の絶縁膜に対してオーバーハング形状となる場合と比べ、第２の電極を形成する際、第１の絶縁膜と第２の絶縁膜の段差において第２の電極が断線しにくく、第２の電極と光電変換層の接触不良が生じにくい。また、光電変換層の表面がフッ酸によってエッチングされるため、光電変換層の表面に付着した自然酸化物等の有機物も除去され、光電変換層のリーク電流が流れにくい。
第１又は第２の製造方法において、前記第１の絶縁膜が形成された後、前記第２の電極が形成される前に、前記第１の開口部における前記第２の面上をフッ酸を用いて洗浄する工程をさらに含むこととしてもよい（第３の製造方法）。
第３の製造方法によれば、光電変換層の第２の面上をフッ酸を用いて洗浄するため、第２の面に付着した自然酸化膜等の有機物が除去され、光電変換層のリーク電流が流れにくい。
第１から第３のいずれかの製造方法において、前記光電変換層の外側における前記第２の絶縁膜上に、前記第２の電極と重なるバイアス配線を形成する工程と、前記上部電極及び前記バイアス配線を形成する前に、前記第１の開口部における前記第２の面上をフッ酸を用いて洗浄する工程と、をさらに含むこととしてもよい（第４の製造方法）。
第４の製造方法によれば、第２の電極及びバイアス配線を形成する工程の前に、光電変換層の第２の面をフッ酸を用いて洗浄する。そのため、第２の面に付着した自然酸化膜等の有機物が除去され、光電変換層のリーク電流が流れにくい。
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
［第１実施形態］
（構成）
図１は、本実施形態におけるＸ線撮像装置を示す模式図である。Ｘ線撮像装置１００は、アクティブマトリクス基板１と、制御部２とを備える。制御部２は、ゲート制御部２Ａと信号読出部２Ｂとを含む。被写体Ｓに対しＸ線源３からＸ線が照射され、被写体Ｓを透過したＸ線が、アクティブマトリクス基板１の上部に配置されたシンチレータ４において蛍光（以下、シンチレーション光）に変換される。Ｘ線撮像装置１００は、シンチレーション光をアクティブマトリクス基板１及び制御部２で撮像し、Ｘ線画像を取得する。
図２は、アクティブマトリクス基板１の概略構成を示す模式図である。図２に示すように、アクティブマトリクス基板１には、複数のソース配線１０と、複数のソース配線１０と交差する複数のゲート配線１１とが形成されている。ゲート配線１１は、ゲート制御部２Ａと接続され、ソース配線１０は、信号読出部２Ｂと接続されている。
アクティブマトリクス基板１は、ソース配線１０とゲート配線１１とが交差する位置に、ソース配線１０及びゲート配線１１に接続されたＴＦＴ１３を有する。また、ソース配線１０とゲート配線１１とで囲まれた領域（以下、画素）には、フォトダイオード１２が設けられている。画素において、被写体Ｓを透過したＸ線を変換したシンチレーション光は、フォトダイオード１２でその光量に応じた電荷に変換される。つまり、画素は、シンチレーション光を検出する検出部として機能する。
アクティブマトリクス基板１における各ゲート配線１１は、ゲート制御部２Ａ（図１、２等参照）において順次選択状態に切り替えられ、選択状態のゲート配線１１に接続されたＴＦＴ１３がオン状態となる。ＴＦＴ１３がオン状態になると、フォトダイオード１２で変換された電荷に応じた信号がソース配線１０を介して信号読出部２Ｂ（図１、２等参照）に出力される。
図３は、図２に示すアクティブマトリクス基板１の一の画素部分を拡大した平面図である。図３に示すように、ゲート配線１１及びソース配線１０に囲まれた画素には、フォトダイオード１２とＴＦＴ１３とが設けられている。
フォトダイオード１２は、一対の第１の電極及び第２の電極としての下部電極１４ａ及び上部電極１４ｂと、光電変換層１５とを有する。
上部電極１４ｂは、光電変換層１５の上部、すなわち、Ｘ線源３（図１参照）からＸ線が照射される側に設けられる。
ＴＦＴ１３は、ゲート配線１１と一体化されたゲート電極１３ａと、半導体活性層１３ｂと、ソース配線１０と一体化されたソース電極１３ｃと、ドレイン電極１３ｄとを有する。
また、ゲート配線１１及びソース配線１０と平面視で重なるようにバイアス配線１６が配置されている。バイアス配線１６は、フォトダイオード１２にバイアス電圧を供給する。
ここで、図４に、図３に示す画素のＡ−Ａ線の断面図を示す。図４に示すように、画素における各素子は、基板１０１の上に配置されている。基板１０１は、絶縁性を有する基板であり、例えばガラス基板等で構成される。
基板１０１上には、ゲート配線１１（図３参照）と一体化されたゲート電極１３ａと、ゲート絶縁膜１０２とが形成されている。
ゲート電極１３ａ及びゲート配線１１は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、モリブデンナイトライド（ＭｏＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、又はこれらの合金、若しくはこれら金属窒化物からなる。この例において、ゲート電極１３ａ及びゲート配線１１は、上層にモリブデンナイトライド（ＭｏＮ）からなる金属膜と、下層にアルミニウム（Ａｌ）からなる金属膜とが積層された積層構造を有していてもよい。この場合、モリブデンナイトライド（ＭｏＮ）からなる金属膜の膜厚は１００ｎｍ、アルミニウム（Ａｌ）からなる金属膜の膜厚は３００ｎｍ程度が好ましい。但し、ゲート電極１３ａ及びゲート配線１１の材料及び膜厚はこれに限定されない。
ゲート絶縁膜１０２は、ゲート電極１３ａを覆う。ゲート絶縁膜１０２は、例えば、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸化窒化ケイ素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化ケイ素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等を用いてもよい。
この例において、ゲート絶縁膜１０２は、酸化ケイ素（ＳｉＯｘ）と、窒化ケイ素（ＳｉＮｘ）とが順に積層された積層膜で構成されていてもよい。この場合、酸化ケイ素（ＳｉＯｘ）の膜厚は５０ｎｍ、窒化ケイ素（ＳｉＮｘ）の膜厚は４００ｎｍ程度が好ましい。但し、ゲート絶縁膜１０２の材料及び膜厚はこれに限定されない。
ゲート絶縁膜１０２を介してゲート電極１３ａの上に、半導体活性層１３ｂと、半導体活性層１３ｂに接続されたソース電極１３ｃ及びドレイン電極１３ｄとが形成されている。
半導体活性層１３ｂは、ゲート絶縁膜１０２に接して形成されている。半導体活性層１３ｂは、酸化物半導体からなる。酸化物半導体は、例えば、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１−ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１−ｘＯ）、酸化カドミウム（ＣｄＯ）、又は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体等を用いてもよい。
この例において、半導体活性層１３ｂは、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体で構成され、膜厚は７０ｎｍ程度であることが好ましい。但し、半導体活性層１３ｂの材料及び膜厚はこれに限定されない。
ソース電極１３ｃ及びドレイン電極１３ｄは、ゲート絶縁膜１０２の上において半導体活性層１３ｂの一部と接するように配置されている。ドレイン電極１３ｄは、コンタクトホールＣＨ１を介して下部電極１４ａと接続されている。
ソース電極１３ｃ及びドレイン電極１３ｄは、同一層上に形成され、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はこれらの合金、若しくはこれら金属窒化物からなる。また、ソース電極１３ｃ及びドレイン電極１３ｄの材料として、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、窒化チタン等の透光性を有する材料及びそれらを適宜組み合わせたものを用いてもよい。
この例において、ソース電極１３ｃ及びドレイン電極１３ｄは、複数の金属膜を積層した積層構造を有する。具体的には、ソース電極１３ｃ及びドレイン電極１３ｄは、モリブデンナイトライド（ＭｏＮ）からなる金属膜と、アルミニウム（Ａｌ）からなる金属膜と、モリブデンナイトライド（ＭｏＮ）からなる金属膜とが積層されて構成される。この場合、下層のモリブデンナイトライド（ＭｏＮ）の膜厚は５０ｎｍ、アルミニウム（Ａｌ）の膜厚は５００ｎｍ、上層のモリブデンナイトライド（ＭｏＮ）の膜厚は１００ｎｍ程度であることが好ましい。但し、ソース電極１３ｃ及びドレイン電極１３ｄの材料及び膜厚はこれに限定されない。
ソース電極１３ｃ及びドレイン電極１３ｄを覆うように、第１絶縁膜１０３が設けられている。この例において、第１絶縁膜１０３は、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ２）をこの順に積層した積層構造を有する。この場合、例えば、窒化ケイ素（ＳｉＮ）の膜厚は３３０ｎｍ、酸化ケイ素（ＳｉＯ２）の膜厚は２００ｎｍ程度が好ましい。但し、第１絶縁膜１０３の材料及び膜厚はこれに限定されない。また、第１絶縁膜１０３は、酸化ケイ素（ＳｉＯ２）又は窒化ケイ素（ＳｉＮ）からなる単層構造でもよい。
第１絶縁膜１０３の上には、第２絶縁膜１０４が形成されている。ドレイン電極１３ｄの上には、コンタクトホールＣＨ１が形成されている。コンタクトホールＣＨ１は、第２絶縁膜１０４と第１絶縁膜１０３とを貫通する。この例において、第２絶縁膜１０４は、アクリル系樹脂又はシロキサン系樹脂などの有機系透明樹脂で構成されている。この場合、第２絶縁膜１０４の膜厚は２．５μｍ程度が好ましい。但し、第２絶縁膜１０４の膜厚はこれに限定されない。
第２絶縁膜１０４の上には、下部電極１４ａが形成されている。下部電極１４ａは、コンタクトホールＣＨ１を介してドレイン電極１３ｄと接続されている。この例において、下部電極１４ａは、例えば、モリブデンナイトライド（ＭｏＮ）を含む金属膜で構成される。この場合、下部電極１４ａの膜厚は２００ｎｍ程度が好ましい。但し、下部電極１４ａの材料及び膜厚はこれに限定されない。
下部電極１４ａの上には、光電変換層１５が形成されている。光電変換層１５は、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２と、ｐ型非晶質半導体層１５３が順に積層されて構成されている。この例において、光電変換層１５のＸ軸方向の長さは、下部電極１４ａのＸ軸方向の長さよりも短い。
ｎ型非晶質半導体層１５１は、ｎ型不純物（例えば、リン）がドーピングされたアモルファスシリコンで構成されている。この例において、ｎ型非晶質半導体層１５１の膜厚は、３０ｎｍ程度が好ましい。但し、ｎ型非晶質半導体層１５１のドーパント材料及び膜厚はこれに限定されない。
真性非晶質半導体層１５２は、真性のアモルファスシリコンからなる。真性非晶質半導体層１５２は、ｎ型非晶質半導体層１５１に接して形成されている。この例において、真性非晶質半導体層の膜厚は１０００ｎｍ程度が好ましいが、これに限定されない。
ｐ型非晶質半導体層１５３は、ｐ型不純物（例えば、ボロン）がドーピングされたアモルファスシリコンで構成されている。ｐ型非晶質半導体層１５３は、真性非晶質半導体層１５２に接して形成されている。この例において、ｐ型非晶質半導体層１５３のは膜厚は、５ｎｍ程度が好ましい。但し、ｐ型非晶質半導体層１５３のドーパント材料及び膜厚はこれに限定されない。
第２絶縁膜１０４の上には、第３絶縁膜１０５が設けられている。第３絶縁膜１０５は、下部電極１４ａと、光電変換層１５の表面の端部及び側面とを覆い、光電変換層１５の上部において開口１０５ａを有する。この例において、第３絶縁膜１０５は、無機絶縁膜であり、例えば窒化ケイ素（ＳｉＮ）からなる。第３絶縁膜１０５の膜厚は３００ｎｍ程度が好ましい。但し、第３絶縁膜１０５の材料及び膜厚はこれに限定されない。
第３絶縁膜１０５の上には、第４絶縁膜１０６が設けられている。第４絶縁膜１０６は、第３絶縁膜１０５の開口１０５ａの上に、開口１０５ａよりも開口幅が大きい開口１０６ａを有する。第４絶縁膜１０６は、平面視で、光電変換層１５の側面と重なるように設けられる。つまり、第４絶縁膜１０６は、第３絶縁膜１０５を挟んで光電変換層１５の側面を覆う。コンタクトホールＣＨ２は、開口１０５ａと１０６ａとで構成される。この例において、第４絶縁膜１０６は、有機絶縁膜であり、例えばアクリル系樹脂又はシロキサン系樹脂からなる。第４絶縁膜１０６の膜厚は２．５μｍ程度が好ましい。但し、第４絶縁膜１０６の材料及び膜厚はこれに限定されない。
ここで、図４における破線枠Ｒ部分の拡大図を図５に示す。図５に示すように、ｐ型非晶質半導体層１５３上の第３絶縁膜１０５の端部の位置が第４絶縁膜１０６の端部の位置よりｐ型非晶質半導体層１５３の内側、すなわち、ｐ型非晶質半導体層１５３の表面の面内方向に配置されるように、第３絶縁膜１０５と第４絶縁膜１０６の開口１０５ａ、１０６ａが設けられている。ｐ型非晶質半導体層１５３は、第３絶縁膜１０５が重なっている非開口部分の膜厚ｈｂよりも、第３絶縁膜１０５が重なっていない開口１０５ａにおける膜厚ｈａの方がΔｄ（Δｄ１＋Δｄ２）だけ薄くなっている（ｈａ＜ｈｂ）。つまり、第３絶縁膜１０５の開口１０５ａと非開口部分とでｐ型非晶質半導体層１５３の膜厚が異なる。さらに、本実施形態では、第３絶縁膜１０５において、開口１０５ａ側の端部の膜厚は、第４絶縁膜１０６の下面からΔｓ（例えば５ｎｍ程度）だけ薄くなっている。これは、アクティブマトリクス基板１を作製する際、フッ酸を用いた処理に因るものである。具体的には、後述のアクティブマトリクス基板１の製造方法の説明において説明する。
図４に戻り、上部電極１４ｂは、コンタクトホールＣＨ２において光電変換層１５と接し、保護膜１７を覆っている。上部電極１４ｂは、透明導電膜で構成され、この例ではＩＴＯ（Indium Tin Oxide）からなる。上部電極１４ｂの膜厚は７０ｎｍ程度が好ましい。但し、上部電極１４ｂの材料及び膜厚はこれに限定されない。
バイアス配線１６は、光電変換層１５の外側において、上部電極１４ｂ上に設けられている。バイアス配線１６は、制御部２（図１参照）に接続され、コンタクトホールＣＨ２を介して、制御部２から入力されるバイアス電圧を保護膜１７を介して上部電極１４ｂに印加する。バイアス配線１６は、単層又は複数層の金属膜で構成される。
この例では、バイアス配線１６は、モリブデンナイトライド（ＭｏＮ）からなる金属膜と、アルミニウム（Ａｌ）からなる金属膜と、モリブデンナイトライド（ＭｏＮ）からなる金属膜とを積層した積層構造を有する。この場合、下層のモリブデンナイトライド（ＭｏＮ）の膜厚は５０ｎｍ、アルミニウム（Ａｌ）の膜厚は３００ｎｍ、上層のモリブデンナイトライド（ＭｏＮ）の膜厚は１００ｎｍ程度であることが好ましい。但し、バイアス配線１６の材料及び膜厚はこれに限定されない。
上部電極１４ｂ、バイアス配線１６及び第４絶縁膜１０６を覆うように第５絶縁膜１０７が設けられている。第５絶縁膜１０７は、無機絶縁膜であり、この例において、窒化ケイ素（ＳｉＮ）で構成される。この場合、第５絶縁膜１０７の膜厚は、２００ｎｍ程度が好ましい。但し、第５絶縁膜１０７の材料及び膜厚はこれに限定されない。
第５絶縁膜１０７を覆うように、第６絶縁膜１０８が設けられている。第６絶縁膜１０８は、有機絶縁膜であり、この例において、アクリル系樹脂又はシロキサン系樹脂からなる有機系透明樹脂で構成される。第６絶縁膜１０８の膜厚は２．０μｍ程度が好ましい。但し、第６絶縁膜１０８の材料及び膜厚はこれに限定されない。
（アクティブマトリクス基板１の製造方法）
次に、アクティブマトリクス基板１の製造方法について説明する。図６Ａ〜図６Ｓは、アクティブマトリクス基板１の各製造工程における断面図（図３のＡ−Ａ断面）である。
図６Ａに示すように、基板１０１の上に、既知の方法を用いて、ゲート絶縁膜１０２とＴＦＴ１３を形成し、ＴＦＴ１３を覆うように、例えば、プラズマＣＶＤ法を用い、酸化ケイ素（ＳｉＯ２）と窒化ケイ素（ＳｉＮ）とを積層した第１絶縁膜１０３を成膜する。
続いて、基板１０１の全面に３５０℃程度の熱処理を加え、フォトリソグラフィ法及びウェットエッチングを行い、第１絶縁膜１０３をパターニングして、ドレイン電極１３ｄの上に開口１０３ａを形成する（図６Ｂ参照）。
次に、第１絶縁膜１０３の上に、例えば、スリットコーティング法を用いて、アクリル系樹脂又はシロキサン系樹脂からなる第２絶縁膜１０４を形成する（図６Ｃ参照）。
そして、フォトリソグラフィ法を用いて、開口１０３ａの上に、第２絶縁膜１０４の開口１０４ａを形成する。これにより、開口１０３ａ及び１０４ａからなるコンタクトホールＣＨ１が形成される（図６Ｄ参照）。
続いて、第２絶縁膜１０４の上に、例えば、スパッタリング法を用いて、モリブデンナイトライド（ＭｏＮ）からなる金属膜１４０を成膜する（図６Ｅ参照）。
そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１４０をパターニングする。その結果、第２絶縁膜１０４の上に、コンタクトホールＣＨ１を介してドレイン電極１３ｄと接続された下部電極１４ａが形成される（図６Ｆ参照）。
次に、第２絶縁膜１０４と下部電極１４ａを覆うように、例えば、プラズマＣＶＤ法を用いて、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２、ｐ型非晶質半導体層１５３の順に成膜する（図６Ｇ参照）。
そして、フォトリソグラフィ法及びドライエッチングを行うことで、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２、及びｐ型非晶質半導体層１５３をパターニングする。その結果、光電変換層１５が形成される（図６Ｈ参照）。
次に、光電変換層１５の表面を覆うように、例えば、プラズマＣＶＤ法を用いて、窒化ケイ素（ＳｉＮ）からなる第３絶縁膜１０５を成膜する（図６Ｉ参照）。
そして、フォトリソグラフィ法及びウェットエッチングを行い、第３絶縁膜１０５をパターニングし、光電変換層１５の上部に第３絶縁膜１０５の開口１０５ａ’を形成する（図６Ｊ参照）。このウェットエッチングには、例えばフッ酸を含むエッチャントを用いるようにしてもよい。図７Ａは、図６Ｊの工程後の第３絶縁膜１０５とｐ型非晶質半導体層１５３を拡大した断面図である。この例では、第３絶縁膜１０５に対して異方性エッチングを行っている。この場合、エッチングによって、第３絶縁膜１０５の開口１０５ａ’が形成されるだけでなく、ｐ型非晶質半導体層１５３の表面がエッチングされ、ｐ型非晶質半導体層１５３の膜厚はΔｄ１だけ薄くなる。
なお、ここでは、第３絶縁膜１０５に対して異方性エッチングを行っているが、等方性エッチングを行ってもよい。等方性エッチングの場合、第３絶縁膜１０５がサイドエッチングされる幅は異方性エッチングの場合よりも大きくなる。
続いて、第３絶縁膜１０５の上に、例えば、スリットコーティング法を用いて、アクリル系樹脂又はシロキサン系樹脂からなる第４絶縁膜１０６を形成する（図６Ｋ参照）。その後、フォトリソグラフィ法及びウェットエッチングを行い、第３絶縁膜１０５の開口１０５ａ’よりも開口幅が大きい第４絶縁膜１０６の開口１０６ａを形成する（図６Ｌ参照）。これにより、開口１０５ａ’、１０６ａからなるコンタクトホールＣＨ２が形成される。
その後、ｐ型非晶質半導体層１５３の表面に付着した自然酸化膜をフッ酸を用いて除去する。これにより、第３絶縁膜１０５の端部はフッ酸によってエッチングされ、開口１０５ａ’よりも大きい開口１０５ａが形成される（図６Ｍ参照）。図６Ｍに示すように、フッ酸によって第３絶縁膜１０５の端部がエッチングされても、第３絶縁膜１０５の開口１０５ａの開口幅は、第４絶縁膜１０６の開口１０６ａの開口幅よりも小さい。つまり、第３絶縁膜１０５の端部の位置は第４絶縁膜１０６の端部よりも光電変換層１５の面内方向に配置されている。
また、このフッ酸を用いた洗浄処理により、ｐ型非晶質半導体層１５３の表面の自然酸化膜とともに、ｐ型非晶質半導体層１５３と第３絶縁膜１０５の表面が削られる。図７Ｂは、図６Ｍの工程後のｐ型非晶質半導体層１５３と第３絶縁膜１０５の一部を拡大した断面図である。図７Ｂに示すように、洗浄処理によって、第３絶縁膜１０５の膜厚はΔｓだけ薄くなり、第３絶縁膜１０５の端部はサイドエッチングされる。また、この洗浄処理によって、ｐ型非晶質半導体層１５３の開口１０５ａにおける膜厚はさらにΔｄ２だけ薄くなり、ｐ型非晶質半導体層１５３に段差が生じる。
この例では、フッ酸に対する第３絶縁膜１０５のエッチング速度がｐ型非晶質半導体層１５３よりも速くなるようにエッチング条件が設定されている。そのため、洗浄処理後の第３絶縁膜１０５の端部の位置Ｘ１が、ｐ型非晶質半導体層１５３の段差の位置Ｘ２より光電変換層１５の外側に配置されているが、第３絶縁膜１０５の方がエッチング速度が速くなるようにエッチング条件を設定してもよい。この場合、フッ酸を用いたエッチングや洗浄処理において、第３絶縁膜１０５の下のｐ型非晶質半導体層１５３が第３絶縁膜１０５の内側にエッチングされ、第３絶縁膜１０５がｐ型非晶質半導体層１５３に対してオーバーハング形状となる。
図６Ｍの工程後、第４絶縁膜１０６の上に、例えば、スパッタリング法を用いて、ＩＴＯからなる透明導電膜１４１を成膜する（図６Ｎ参照）。続いて、フォトリソグラフィ法及びドライエッチングを行い、透明導電膜１４１をパターニングする。これにより、光電変換層１５のｐ型非晶質半導体層１５３と接する上部電極１４ｂが形成される（図６Ｏ参照）。
図６Ｍに示すように、透明導電膜１４１を成膜する前、第３絶縁膜１０５の端部が第４絶縁膜１０６の端部よりも光電変換層１５の内側、すなわち、光電変換層１５上の面内方向に配置され、第４絶縁膜１０６が第３絶縁膜１０５に対してオーバーハング形状となっていない。そのため、透明導電膜１４１を成膜した際、第３絶縁膜１０５と第４絶縁膜１０６の段差部分を透明導電膜１４１で覆うことができ、上部電極１４ｂが断線しにくい。
続いて、上部電極１４ｂを覆うように、例えば、スパッタリング法を用いて、モリブデンナイトライド（ＭｏＮ）と、アルミニウム（Ａｌ）と、モリブデンナイトライド（ＭｏＮ）とを順に積層した金属膜１６０を成膜する（図６Ｐ参照）。
そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１６０をパターニングする。これにより、光電変換層１５の外側において上部電極１４ｂ上にバイアス配線１６が形成される（図６Ｑ参照）。
次に、上部電極１４ｂ及びバイアス配線１６を覆うように、例えば、プラズマＣＶＤ法を用いて、窒化ケイ素（ＳｉＮ）からなる第５絶縁膜１０７を成膜する（図６Ｒ参照）。
続いて、第５絶縁膜１０７の上に、例えば、スリットコーティング法を用いて、アクリル系樹脂又はシロキサン系樹脂からなる第６絶縁膜１０８を形成する（図６Ｓ参照）。
以上が本実施形態におけるアクティブマトリクス基板１の製造方法である。上述したように、本実施形態では、第３絶縁膜１０５の端部の位置が第４絶縁膜１０６の端部より光電変換層１５の面内方向に配置されるように第３絶縁膜１０５と第４絶縁膜１０６の開口１０５ａ、１０６ａが形成される。つまり、第４絶縁膜１０６が第３絶縁膜１０５に対してオーバーハング形状とならない。また、上部電極１４ｂを形成する前にｐ型非晶質半導体層１５３の表面をフッ酸を用いて洗浄する。そのため、第４絶縁膜１０６が第３絶縁膜１０５に対してオーバーハング形状となっている場合と比べて上部電極１４ｂが断線しにくく、ｐ型非晶質半導体層１５３と上部電極１４ｂの接触抵抗を安定させることができる。
（Ｘ線撮像装置１００の動作）
ここで、図１に示すＸ線撮像装置１００の動作について説明しておく。まず、Ｘ線源３からＸ線が照射される。このとき、制御部２は、バイアス配線１６（図３等参照）に所定の電圧（バイアス電圧）を印加する。Ｘ線源３から照射されたＸ線は、被写体Ｓを透過し、シンチレータ４に入射する。シンチレータ４に入射したＸ線は蛍光（シンチレーション光）に変換され、アクティブマトリクス基板１にシンチレーション光が入射する。アクティブマトリクス基板１における各画素に設けられたフォトダイオード１２にシンチレーション光が入射すると、フォトダイオード１２において、シンチレーション光の光量に応じた電荷に変化される。フォトダイオード１２で変換された電荷に応じた信号は、ＴＦＴ１３（図３等参照）が、ゲート制御部２Ａからゲート配線１１を介して出力されるゲート電圧（プラスの電圧）に応じてＯＮ状態となっているときに、ソース配線１０を通じて信号読出部２Ｂ（図２等参照）に読み出される。そして、読み出された信号に応じたＸ線画像が、制御部２で生成される。
［第２実施形態］
図８は、本実施形態におけるアクティブマトリクス基板の画素部の構造を示す断面図である。図８において、第１実施形態と同じ構成には第１実施形態と同じ符号が付されている。以下、第１実施形態と異なる構成について説明する。
図８に示すように、本実施形態におけるアクティブマトリクス基板１Ａは、バイアス配線１６が第４絶縁膜１０６上に配置され、上部電極１４ｂによってバイアス配線１６が覆われている点で第１実施形態と異なる。
アクティブマトリクス基板１Ａの製造方法は以下のようにして行うことができる。まず、上述した図６Ａ〜６Ｌの各工程と同じ工程を行った後、例えば、スパッタリング法を用いて、モリブデンナイトライド（ＭｏＮ）と、アルミニウム（Ａｌ）と、モリブデンナイトライド（ＭｏＮ）とを順に積層した金属膜１６０を第４絶縁膜１０６の上に成膜する（図９Ａ参照）。
続いて、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１６０をパターニングする。これにより、光電変換層１５の外側において第４絶縁膜１０６上にバイアス配線１６が形成される（図９Ｂ参照）。
次に、ｐ型非晶質半導体層１５３の表面に付着した自然酸化膜をフッ酸を用いて除去する。これにより、第３絶縁膜１０５の端部はフッ酸によってサイドエッチングされ、開口１０５ａ’よりも大きい開口１０５ａが形成される（図９Ｃ参照）。図９Ｃに示すように、フッ酸処理後においても、第３絶縁膜１０５の端部の位置は第４絶縁膜１０６の端部よりも光電変換層１５の面内方向に配置される。つまり、第４絶縁膜１０６が第３絶縁膜１０５に対してオーバーハング形状とならない。また、このフッ酸処理の際、上述した第１実施形態と同様、ｐ型非晶質半導体層１５３の表面の自然酸化膜とともに、ｐ型非晶質半導体層１５３が削れ、ｐ型非晶質半導体層１５３の開口１０５ａにおける膜厚はさらに薄くなる。つまり、図５に示したように、ｐ型非晶質半導体層１５３は、第３絶縁膜１０５が重なっている非開口部における膜厚ｈｂより開口１０５ａにおける膜厚ｈａの方が薄くなる。
そして、バイアス配線１６を覆うように、例えば、スパッタリング法を用いて、ＩＴＯからなる透明導電膜１４１を成膜する（図９Ｄ参照）。続いて、フォトリソグラフィ法及びドライエッチングを行い、透明導電膜１４１をパターニングする。これにより、バイアス配線１６とｐ型非晶質半導体層１５３と接する上部電極１４ｂが形成される（図９Ｅ参照）その後、上述した図６Ｒ、６Ｓの各工程と同じ工程を行うことにより、アクティブマトリクス基板１Ａ（図８参照）が形成される。
第２実施形態においても、上部電極１４ｂの形成時において、第３絶縁膜１０５の端部の位置は第４絶縁膜１０６の端部よりも光電変換層１５の面内方向に配置され、ｐ型非晶質半導体層１５３の表面はフッ酸を用いて洗浄されている。そのため、上部電極１４ｂは断線しにくく、上部電極１４ｂとｐ型非晶質半導体層１５３の接触抵抗を安定化させることができる。
［第３実施形態］
上述した第２実施形態では、第３絶縁膜１０５を開口１０５ａ’を形成する際にフッ酸を用いてエッチングするとともに、上部電極１４ｂの形成前に、ｐ型非晶質半導体層１５３の表面をフッ酸を用いて洗浄した。本実施形態では、上記したフッ酸処理に加え、さらに、バイアス配線１６を形成する前にｐ型非晶質半導体層１５３の表面を洗浄する例について説明する。
図１０は、図８に示すアクティブマトリクス基板の一部を拡大した断面図であって、本実施形態におけるｐ型非晶質半導体層１５３と第３絶縁膜１０５の膜厚を説明する図である。
図１０に示すように、ｐ型非晶質半導体層１５３は、第３絶縁膜１０５が重なっている非開口部における膜厚ｈｂより、開口１０５ａにおける膜厚ｈｃ（ｈｃ＜ｈｂ）がΔｄ’（Δｄ１＋Δｄ２＋Δｄ３）だけ薄くなっている。膜厚ｈｃは、第１及び第２実施形態におけるｐ型非晶質半導体層１５３の膜厚ｈａ（図５参照）よりも薄い。また、第３絶縁膜１０５において、開口１０５ａ側の端部の膜厚は、第４絶縁膜１０６の下面からΔｓ’（例えば１０ｎｍ程度）だけ薄くなっている。
上述したように、本実施形態では、ｐ型非晶質半導体層１５３の表面に対してフッ酸を用いた洗浄処理を２回行う。そのため、第１又は第２実施形態よりも、ｐ型非晶質半導体層１５３の開口１０５ａにおける膜厚と、第３絶縁膜１０５の端部の膜厚とが薄くなる。このように、上部電極１４ｂ形成前だけでなく、バイアス配線１６の形成前にｐ型非晶質半導体層１５３の表面をフッ酸を用いて洗浄することにより、ｐ型非晶質半導体層１５３の表面の洗浄効果が向上し、上部電極１４ｂとｐ型非晶質半導体層１５３の接触抵抗がより安定化される。
以下、本実施形態のアクティブマトリクス基板の製造方法について説明する。なお、以下では、主として第２実施形態と異なる工程について説明を行う。
まず、上述した図６Ａ〜６Ｌの各工程と同じ工程を行い、第４絶縁膜１０６の開口１０６を形成した後、上述した図６Ｍと同じ工程を行う。つまり、ｐ型非晶質半導体層１５３の表面をフッ酸を用いて洗浄し、ｐ型非晶質半導体層１５３の表面に付着した自然酸化膜を除去する。これにより、第３絶縁膜１０５の端部はフッ酸によってエッチングされ、第３絶縁膜１０５の開口１０５ａ’よりも開口幅が大きい開口１０５ｂが形成される（図１１Ａ参照）。
図１１Ａの洗浄処理は、２回目のフッ酸を用いた処理である。つまり、１回目のフッ酸を用いた処理は上述した図６Ｊの工程（第３絶縁膜１０５の開口１０５ａを形成する工程）であり、図１１Ａの洗浄処理は、２回目のフッ酸を用いた処理である。２回のフッ酸処理によって、第３絶縁膜１０５とｐ型非晶質半導体層１５３の膜厚は成膜時よりも薄くなる。図１２Ａは、１回目のフッ酸処理（図６Ｊの工程）後のｐ型非晶質半導体層１５３と第３絶縁膜１０５を拡大した断面図であり、図１２Ｂは、２回目のフッ酸処理（図１１Ａ参照）後のｐ型非晶質半導体層１５３と第３絶縁膜１０５を拡大した断面図である。
図１２Ａに示すように、図６Ｊのエッチング工程によって、第３絶縁膜１０５の開口１０５ａ’が形成され、開口１０５ａ’におけるｐ型非晶質半導体層１５３の膜厚ｈｃ＿１は、第３絶縁膜１０５で覆われたｐ型非晶質半導体層１５３の膜厚ｈｂよりΔｄ１だけ薄くなる。
その後、図１１Ａの洗浄工程によって、第４絶縁膜１０６で覆われていない第３絶縁膜１０５の表面と、ｐ型非晶質半導体層１５３がエッチングされる。その結果、図１２Ｂに示すように、第４絶縁膜１０６に覆われていない第３絶縁膜１０５はΔｓ１（例えば５ｎｍ程度）だけ膜減りするとともにサイドエッチングされ、開口１０５ａ’よりも開口幅が大きい開口１０５ｂが形成される。また、第３絶縁膜１０５に覆われていないｐ型非晶質半導体層１５３の膜厚ｈｃ＿２は、膜厚ｈｃ＿１（図１２Ａ参照）からさらにΔｄ２だけ膜減りした膜厚となり、ｐ型非晶質半導体層１５３に段差が形成される。
図１１Ａの工程後、例えば、スパッタリング法を用いて、モリブデンナイトライド（ＭｏＮ）と、アルミニウム（Ａｌ）と、モリブデンナイトライド（ＭｏＮ）とを順に積層した金属膜１６０を成膜する（図１１Ｂ参照）。
そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１６０をパターニングし、その後、ｐ型非晶質半導体層１５３の表面をフッ酸を用いて洗浄する（図１１Ｃ参照）。これにより、図１１Ｃに示すように、光電変換層１５の外側において第４絶縁膜１０６上にバイアス配線１６が形成される。また、フッ酸を用いた洗浄処理によって、第３絶縁膜１０５とｐ型非晶質半導体層１５３の表面がエッチングされる。これにより、開口１０５ｂよりも開口幅が大きい開口１０５ａが形成されるが、第３絶縁膜１０５の端部の位置は第４絶縁膜１０６の端部よりも光電変換層１５の面内方向に配置されている。つまり、第４絶縁膜１０６は第３絶縁膜１０５に対してオーバーハング形状とならない。
図１１Ｃの洗浄工程は、３回目のフッ酸を用いた処理である。図１２Ｃは、３回目のフッ酸処理後のｐ型非晶質半導体層１５３と第３絶縁膜１０５を拡大した断面図である。図１２Ｃに示すように、３回目のフッ酸処理によって、第３絶縁膜１０５の開口１０５ｂ側の端部はさらにΔｓ２（例えば５ｎｍ程度）だけ膜減りし、サイドエッチングされる。これにより、開口１０５ｂよりも開口幅が大きい開口１０５ａが形成される。そして、第３絶縁膜１０５に覆われていないｐ型非晶質半導体層１５３の膜厚ｈｃは、膜厚ｈｃ＿２（図１２Ｂ参照）からさらにΔｄ３だけ膜減りした膜厚となり、第３絶縁膜１０５の下のｐ型非晶質半導体層１５３は、第３絶縁膜１０５の内側にさらにエッチングされる。
なお、この例では、第３絶縁膜１０５のエッチング速度がｐ型非晶質半導体層１５３よりも速いため、第３絶縁膜１０５の端部の位置Ｘ１１が、ｐ型非晶質半導体層１５３の最下段の段差の位置Ｘ２１より光電変換層１５の外側方向に配置されているが、第３絶縁膜１０５の方がエッチング速度が速くなるようにエッチング条件を設定してもよい。その場合、第３絶縁膜１０５の下のｐ型非晶質半導体層１５３が第３絶縁膜１０５の内側にエッチングされ、第３絶縁膜１０５はｐ型非晶質半導体層１５３の段差の位置Ｘ２１よりもせり出したオーバーハング形状となる。
その後、上述した図９Ｄ、９Ｅの各工程と同じ工程を行って上部電極１４ｂを形成し、続いて、上述した図６Ｒ、６Ｓの各工程と同じ工程を行う。
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。以下、変形例について説明する。
（１）上述した第１実施形態におけるアクティブマトリクス基板の製造方法は、上記に限らない。以下、第１実施形態と異なる製造方法について説明する。
第１実施形態では、図６Ｉの工程において第３絶縁膜１０５を成膜した後、第３絶縁膜１０５の開口１０５ａを形成したが、本変形例では、図６Ｉの工程後、第３絶縁膜１０５を覆うように、例えばスリットコーティング法を用いて、アクリル系樹脂又はシロキサン系樹脂からなる第４絶縁膜１０６を成膜する（図１３Ａ参照）。
その後、フォトリソグラフィ法及びウェットエッチングを行い、光電変換層１５上に第４絶縁膜１０６の開口１０６ａを形成する（図１３Ｂ参照）。
続いて、フォトリソグラフィ法及びウェットエッチングを行い、第３絶縁膜１０５をパターニングし、光電変換層１５上に、第４絶縁膜１０６の開口１０６より開口幅が小さい第３絶縁膜１０５の開口１０５ａ’を形成する（図１３Ｃ参照）。このとき、ウェットエッチングのエッチャントとしてフッ酸を用いてもよい。
次に、ｐ型非晶質半導体層１５３の表面をフッ酸を用いて洗浄する。これにより、第３絶縁膜１０５の端部はフッ酸によってエッチングされ、開口１０５ａ’よりも開口幅が大きい開口１０５ａが形成される（図１３Ｄ参照）。なお、フッ酸によって第３絶縁膜１０５の端部がエッチングされても、図１３Ｄに示すように、第３絶縁膜１０５の端部の位置は、第４絶縁膜１０６の端部よりも光電変換層１５の面内方向に配置される。また、図１３Ｃ及び図１３Ｄの工程による２回のフッ酸処理によって、ｐ型非晶質半導体層１５３の開口１０５ａにおける膜厚は、第３絶縁膜１０５が重なっている非開口部における膜厚よりもΔｄ（図５参照）だけ薄くなる。
その後、上述した図６Ｎ〜６Ｓの各工程と同じ工程を行うことにより、図４に示すアクティブマトリクス基板１が作製される。
（２）また、上述した第２実施形態では、図６Ｉの工程において第３絶縁膜１０５を成膜した後、第３絶縁膜１０５の開口１０５ａを形成したが、本変形例では、図６Ｉの工程後、第３絶縁膜１０５を覆うように、例えばスリットコーティング法を用いて、アクリル系樹脂又はシロキサン系樹脂からなる第４絶縁膜１０６を成膜する（図１４Ａ参照）。この後、フォトリソグラフィ法及びウェットエッチングを行い、光電変換層１５上に第４絶縁膜１０６の開口１０６ａを形成する（図１４Ｂ参照）。
続いて、フォトリソグラフィ法及びウェットエッチングを行い、第３絶縁膜１０５をパターニングし、光電変換層１５上に、第４絶縁膜１０６の開口１０６より開口幅が小さい第３絶縁膜１０５の開口１０５ａ’を形成する（図１４Ｃ参照）。
その後、例えば、スパッタリング法を用いて、モリブデンナイトライド（ＭｏＮ）と、アルミニウム（Ａｌ）と、モリブデンナイトライド（ＭｏＮ）とを順に積層した金属膜１６０を成膜する（図１４Ｄ参照）。
そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１６０をパターニングしてバイアス配線１６を形成し、その後、ｐ型非晶質半導体層１５３の表面をフッ酸を用いて洗浄する（図１４Ｅ参照）。これにより、第３絶縁膜１０５の端部がエッチングされ、開口１０５ａ’よりも開口幅が大きい開口１０５ａが形成される。
続いて、上述した図９Ｄ〜９Ｅの各工程と同じ工程を行い、上部電極１４ｂを形成する。この場合においても、上部電極１４ｂの形成前にｐ型非晶質半導体層１５３の表面が洗浄されるが、洗浄処理後、第３絶縁膜１０５に対して第４絶縁膜１０６がオーバーハング形状とならない。そのため、第３絶縁膜１０５と第４絶縁膜１０６の段差において上部電極１４ｂは断線しにくく、上部電極１４ｂとｐ型非晶質半導体層１５３との接触抵抗が安定化される。なお、上部電極１４ｂの形成後は、上述した図６Ｒ〜６Ｓの各工程と同じ工程を行うことにより、アクティブマトリクス基板１Ａ（図８参照）を形成することができる。
（３）上記変形例（２）の図１４Ｂの工程で、第４絶縁膜１０６の開口１０６ａを形成し、その後、図１４Ｃの工程で、第３絶縁膜１０５の開口１０５ａ’を形成した。本変形例では、図１４Ｂの工程の後、例えば、スパッタリング法を用いて、モリブデンナイトライド（ＭｏＮ）と、アルミニウム（Ａｌ）と、モリブデンナイトライド（ＭｏＮ）とを順に積層した金属膜１６０を成膜する（図１５Ａ参照）。そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１６０をパターニングする。これにより、第４絶縁膜１０６上において光電変換層１５の外側にバイアス配線１６が形成される（図１５Ｂ参照）。
続いて、フォトリソグラフィ法及びウェットエッチングを行い、第３絶縁膜１０５をパターニングし、光電変換層１５上に、第４絶縁膜１０６の開口１０６より開口幅が小さい第３絶縁膜１０５の開口１０５ａ’を形成する（図１５Ｃ参照）。このウェットエッチングでは、エッチャントとしてフッ酸を用いる。
その後、ｐ型非晶質半導体層１５３の表面をフッ酸を用いて洗浄する。これにより、第３絶縁膜１０５の端部はフッ酸によってエッチングされ、開口１０５ａ’よりも開口幅が大きい開口１０５ａが形成される（図１５Ｄ参照）。
その後、上述した図９Ｄ〜９Ｅの各工程と同じ工程を行い、上部電極１４ｂを形成する。この場合においても、上部電極１４ｂの形成前にｐ型非晶質半導体層１５３の表面が洗浄されるが、洗浄処理後、第３絶縁膜１０５に対して第４絶縁膜１０６がオーバーハング形状とならない。そのため、第３絶縁膜１０５と第４絶縁膜１０６の段差において上部電極１４ｂは断線しにくく、上部電極１４ｂとｐ型非晶質半導体層１５３との接触抵抗が安定化する。上部電極１４ｂの形成後は、上述した図６Ｒ〜６Ｓの各工程と同じ工程を行うことにより、アクティブマトリクス基板１Ａ（図８参照）を形成することができる。
（４）上記変形例（２）では、図１４Ａの工程の後、第４絶縁膜１０６の開口１０６ａを形成した。本変形例では、図１４Ａの工程の後、例えば、スパッタリング法を用いて、モリブデンナイトライド（ＭｏＮ）と、アルミニウム（Ａｌ）と、モリブデンナイトライド（ＭｏＮ）とを順に積層した金属膜１６０を第４絶縁膜１０６上に成膜する（図１６Ａ参照）。そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１６０をパターニングする。これにより、第４絶縁膜１０６上において光電変換層１５の外側にバイアス配線１６が形成される（図１６Ｂ参照）。
続いて、フォトリソグラフィ法及びウェットエッチングを行って第４絶縁膜１０６の開口１０６ａを形成し（図１６Ｃ参照）、その後、フォトリソグラフィ法及びウェットエッチングを行い、第４絶縁膜１０６の開口１０６ａよりも内側に第３絶縁膜１０５の開口１０５ａ’を形成する（図１６Ｄ参照）。第３絶縁膜１０５の開口１０５ａ’を形成する際、エッチャントとしてフッ酸を用いる。
その後、ｐ型非晶質半導体層１５３の表面をフッ酸を用いて洗浄する。これにより、第３絶縁膜１０５の端部はフッ酸によってエッチングされ、開口１０５ａ’よりも開口幅が大きい開口１０５ａが形成される（図１６Ｅ参照）。
その後、上述した図９Ｄ〜９Ｅの各工程と同じ工程を行い、上部電極１４ｂを形成する。この場合においても、上部電極１４ｂの形成前にｐ型非晶質半導体層１５３の表面が洗浄されるが、洗浄処理後、第３絶縁膜１０５に対して第４絶縁膜１０６がオーバーハング形状とならない。そのため、第３絶縁膜１０５と第４絶縁膜１０６の段差において上部電極１４ｂは断線しにくく、上部電極１４ｂとｐ型非晶質半導体層１５３との接触抵抗が安定化される。上部電極１４ｂの形成後は、上述した図６Ｒ〜６Ｓの各工程と同じ工程を行うことにより、アクティブマトリクス基板１Ａ（図８参照）を形成することができる。
（５）上述した第１実施形態及び第２実施形態の製造方法において、上部電極１４ｂの形成前にフッ酸を用いた洗浄処理を行ったが、フッ酸を用いた洗浄処理の工程を省略してもよい。つまり、少なくとも第３絶縁膜１０５の開口１０５ａ’を形成するときのみフッ酸を用いたエッチングを行うようにしてもよい。
この場合、ｐ型非晶質半導体層１５３は第３絶縁膜１０５のエッチング時のみフッ酸に曝される。そのため、図１７に示すように、第３絶縁膜１０５の開口１０５ａにおけるｐ型非晶質半導体層１５３の膜厚ｈｄは、第３絶縁膜１０５が重なっていない非開口部分におけるｐ型非晶質半導体層１５３の膜厚ｈｂよりもΔｄ１だけ薄い膜厚となる。この場合、ｐ型非晶質半導体層１５３の表面がフッ酸に曝される回数が上述した第１〜第３実施形態よりも少なくなるため、ｐ型非晶質半導体層１５３の膜厚ｈｄは、第１〜第３実施形態におけるｐ型非晶質半導体層１５３の膜厚ｈａ（図５及び図１０参照）よりも厚くなる。
なお、この例において、ｐ型非晶質半導体層１５３よりも第３絶縁膜１０５の方がエッチング速度が速くなるようにエッチング条件を設定する場合、第３絶縁膜１０５の下のｐ型非晶質半導体層１５３が第３絶縁膜１０５の内側にエッチングされ、第３絶縁膜１０５がｐ型非晶質半導体層１５３に対してオーバーハング形状となる。
１，１Ａ…アクティブマトリクス基板、２…制御部、２Ａ…ゲート制御部、２Ｂ…信号読出部、３…Ｘ線源、４…シンチレータ、１０…ソース配線、１１…ゲート配線、１２…フォトダイオード、１３…薄膜トランジスタ（ＴＦＴ）、１３ａ…ゲート電極、１３ｂ…半導体活性層、１３ｃ…ソース電極、１３ｄ…ドレイン電極、１４ａ…下部電極、１４ｂ…上部電極、１５…光電変換層、１６…バイアス配線、１００…Ｘ線撮像装置、１０１…基板、１０２…ゲート絶縁膜、１０３…第１絶縁膜、１０４…第２絶縁膜、１０５…第３絶縁膜、１０５ａ，１０５ａ’，１０５ｂ，１０６ａ…開口、１０６…第４絶縁膜、１０７…第５絶縁膜、１０８…第６絶縁膜、１５１…ｎ型非晶質半導体層、１５２…真性非晶質半導体層、１５３…ｐ型非晶質半導体層

Claims (9)

  1. 複数の検出部がマトリクス状に配置されたアクティブマトリクス基板であって、
    前記複数の検出部のそれぞれは、
    光電変換層と、
    前記光電変換層の第１の表面に設けられた第１の電極と、
    前記光電変換層の前記第１の表面と反対側の第２の表面に設けられた第２の電極と、
    前記光電変換層の前記第２の表面の端部と側面とを覆い、前記第２の表面上に第１の開口部を有する第１の絶縁膜と、
    前記第１の絶縁膜と重なり、前記第２の表面上に前記第１の開口部より開口幅が大きい第２の開口部を有する第２の絶縁膜と、を備え、
    前記第２の電極は、前記第１の開口部における前記第２の表面と接するとともに、前記第１の絶縁膜及び前記第２の絶縁膜と接している、アクティブマトリクス基板。
  2. 前記第１の開口部における前記光電変換層の膜厚は、前記第１の絶縁膜が重なっている部分の前記光電変換層の膜厚よりも薄い、請求項１に記載のアクティブマトリクス基板。
  3. 前記光電変換層は、第１の導電型を有する第１の半導体層と、前記第１の導電型と反対の第２の導電型を有する第２の半導体層と、前記第１の半導体層と前記第２の半導体層の間に設けられた真性半導体層と、を有し、
    前記第１の半導体層は、前記第１の電極と接し、
    前記第２の半導体層は、前記第２の電極及び前記第１の絶縁膜と接し、前記第１の開口部における前記第２の半導体層の膜厚は、前記第１の絶縁膜が重なっている部分の膜厚よりも薄い、請求項１又は２に記載のアクティブマトリクス基板。
  4. 前記第１の絶縁膜における前記第１の開口部側の膜厚は、前記第２の絶縁膜と重なっている前記第１の絶縁膜の膜厚よりも薄い、請求項１から３のいずれか一項に記載のアクティブマトリクス基板。
  5. 請求項１から４のいずれか一項に記載のアクティブマトリクス基板と、
    照射されたＸ線をシンチレーション光に変換するシンチレータと、
    を備える撮像パネル。
  6. 複数の検出部をマトリクス状に備えるアクティブマトリクス基板の製造方法であって、
    基板上において前記複数の検出部が設けられる各領域に、
    第１の電極を形成する工程と、
    前記第１の電極の上に光電変換層を形成する工程と、
    前記第１の電極が接する前記光電変換層の第１の面と反対側の第２の面の端部と側面とを覆い、前記第２の面上に第１の開口部を有する第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜と重なり、前記第２の面上に前記第１の開口部より開口幅が大きい第２の開口部を有する第２の絶縁膜を形成する工程と、
    前記第１の開口部において前記第２の面と接するとともに、前記第１の絶縁膜及び前記第２の絶縁膜と接する第２の電極を形成する工程と、
    を含む製造方法。
  7. 前記第１の絶縁膜を形成する工程は、前記第１の絶縁膜をフッ酸を用いてエッチングすることにより前記第１の開口部を形成し、
    前記第１の開口部における前記光電変換層の膜厚は、前記第１の絶縁膜が重なっている部分の前記光電変換層の膜厚よりも薄い、請求項６に記載の製造方法。
  8. 前記第１の絶縁膜が形成された後、前記第２の電極が形成される前に、前記第１の開口部における前記第２の面上をフッ酸を用いて洗浄する工程をさらに含む、請求項６又は７に記載の製造方法。
  9. 前記光電変換層の外側における前記第２の絶縁膜上に、前記第２の電極と重なるバイアス配線を形成する工程と、
    前記上部電極及び前記バイアス配線を形成する前に、前記第１の開口部における前記第２の面上をフッ酸を用いて洗浄する工程と、をさらに含む、請求項６から８のいずれか一項に記載の製造方法。
JP2018026462A 2018-02-16 2018-02-16 アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法 Pending JP2019145594A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018026462A JP2019145594A (ja) 2018-02-16 2018-02-16 アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法
CN201910114938.9A CN110164885A (zh) 2018-02-16 2019-02-14 有源矩阵基板、具备其的摄像面板及其制造方法
US16/277,932 US20190259802A1 (en) 2018-02-16 2019-02-15 Active matrix substrate, imaging panel including same and producing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018026462A JP2019145594A (ja) 2018-02-16 2018-02-16 アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法

Publications (1)

Publication Number Publication Date
JP2019145594A true JP2019145594A (ja) 2019-08-29

Family

ID=67618152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018026462A Pending JP2019145594A (ja) 2018-02-16 2018-02-16 アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法

Country Status (3)

Country Link
US (1) US20190259802A1 (ja)
JP (1) JP2019145594A (ja)
CN (1) CN110164885A (ja)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916823B2 (ja) * 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
JP4498283B2 (ja) * 2006-01-30 2010-07-07 キヤノン株式会社 撮像装置、放射線撮像装置及びこれらの製造方法
JP5330779B2 (ja) * 2008-09-10 2013-10-30 三菱電機株式会社 光電変換装置、及びその製造方法
WO2010150435A1 (ja) * 2009-06-22 2010-12-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法
JP5537135B2 (ja) * 2009-11-30 2014-07-02 三菱電機株式会社 光電変換装置の製造方法
EP2518772A4 (en) * 2009-12-21 2016-09-07 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND PROCESS FOR PREPARING AN ACTIVE MATRIX SUBSTRATE
KR20120076439A (ko) * 2010-12-29 2012-07-09 삼성모바일디스플레이주식회사 엑스선 검출 장치
JP5739359B2 (ja) * 2012-02-09 2015-06-24 株式会社ジャパンディスプレイ 撮像装置およびその製造方法ならびに撮像表示システム
JP6099035B2 (ja) * 2012-10-12 2017-03-22 Ｎｌｔテクノロジー株式会社 光電変換装置及びその製造方法並びにｘ線画像検出装置
CN103094295B (zh) * 2013-01-23 2016-05-25 北京京东方光电科技有限公司 平板探测器及其制作方法、摄像装置
WO2015186657A1 (ja) * 2014-06-06 2015-12-10 シャープ株式会社 半導体装置およびその製造方法
US10353082B2 (en) * 2014-06-30 2019-07-16 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
WO2016002562A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びｘ線撮像装置
WO2016055909A1 (en) * 2014-10-10 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6587497B2 (ja) * 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置
US11728356B2 (en) * 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
TWI591841B (zh) * 2015-06-10 2017-07-11 友達光電股份有限公司 感測器與感測器的製作方法
KR20210134066A (ko) * 2016-08-03 2021-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 촬상 모듈, 전자 기기, 및 촬상 시스템
WO2018025820A1 (ja) * 2016-08-03 2018-02-08 シャープ株式会社 撮像パネル及びその製造方法
JPWO2018070349A1 (ja) * 2016-10-11 2019-08-29 シャープ株式会社 撮像パネル及びその製造方法
WO2018147332A1 (ja) * 2017-02-10 2018-08-16 シャープ株式会社 撮像パネル及びその製造方法

Also Published As

Publication number Publication date
CN110164885A (zh) 2019-08-23
US20190259802A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
JP6796150B2 (ja) 撮像パネル及びその製造方法
WO2016163347A1 (ja) フォトセンサ基板
JP6125017B2 (ja) Ｘ線イメージセンサー用基板
JP2019169670A (ja) アクティブマトリクス基板、及びそれを備えたｘ線撮像パネル
WO2018070349A1 (ja) 撮像パネル及びその製造方法
WO2016195001A1 (ja) アクティブマトリクス基板
US10879304B2 (en) Active matrix substrate, x-ray imaging panel including same and producing method thereof
US20210111218A1 (en) Imaging panel and method for manufacturing same
CN110100311B (zh) 摄像面板及其制造方法
CN111106134B (zh) 有源矩阵基板以及具备其的x射线拍摄面板
JP2019145594A (ja) アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法
US20190259798A1 (en) Active matrix substrate, x-ray imaging panel including same, and producing method thereof
US20200161367A1 (en) Imaging panel and method for producing same
US10992884B2 (en) Imaging panel and method for producing same
US20200043973A1 (en) Imaging panel and method for manufacturing same
US11257855B2 (en) Imaging panel and production method thereof
CN112951860B (zh) 平板探测器的制备方法
CN109950262A (zh) 有源矩阵基板及具备其的x射线摄像面板
US20210151477A1 (en) Imaging panel and method for producing same