JP2019155451A - 評価システム及び評価方法 - Google Patents

Abstract

【課題】非破壊かつより短い時間で溶接の質を評価する評価システムをより少ない労力で構築することを可能とする評価システムを提供すること。【解決手段】溶接時に溶接対象に印加される溶接電流、溶接電圧又は荷重と、前記溶接電流、溶接電圧又は荷重を溶接対象に印加する溶接装置が備える溶接ヘッドの溶接時の変位との少なくともひとつの時系列の変化を示すアナログ信号を取得する物理量取得部が取得した前記アナログ信号をデジタル信号に変換するアナログデジタル変換部と、前記デジタル信号を取得し、前記デジタル信号に基づいて、前記溶接時に印加された溶接電流、溶接電圧又は荷重と、前記変位との少なくともひとつが所定の条件を満たすか否かを評価する評価部と、を備え、前記アナログデジタル変換部は、プログラム可能な回路によって構成され、前記回路の構成のコンフィギュレーションデータは、ユーザが変更可能である、評価システム。【選択図】図１

Description

本発明は、評価システム及び評価方法に関する。

抵抗溶接は、被溶接材の金属を重ね合わせ、溶接する個所を電極で挟み、適当な加圧力を加えて電流を流し、溶接部位の接触抵抗に発生するジュール熱でお互いを溶融接着させる金属接合法である。溶接部には十分な接合強度が求められるため、溶接状態の品質確認が必要である。溶接状態の確認手段としては破壊試験があり、代表的なものとして引張試験や衝撃試験などがあるが、何れの試験も接合部に不可逆なストレスを加える内容であり、量産品の全数検査には適用できず、抜き取り検査での適用に制限される問題がある。このような問題を解決するために、溶接装置による溶接品質を、非破壊検査によって評価するシステムがある。抵抗溶接工程において、溶接強度に関する重要なパラメータである溶接電流、溶接電圧、溶接ヘッドの変位、荷重といったアナログ信号をウェルドチェッカー経由又はアナログ入力ボード経由でＰＣにとりこみ、取得したアナログ値、波形形状を確認することで溶接強度の検査することが可能なシステムである。このシステムは生産工程におけるインライン全数検査での適用を期待されるため、溶接強度のリアルタイム検査を実現するために、溶接時の瞬間的(数〜数十ms程度)なアナログ値の挙動を取得することについて要求がある。このような要求に対し、溶接装置による溶接の質を、非破壊かつ短時間で評価するシステム（特許文献１参照）も提案されている。

特開２０１２−７６１４６号公報

上述したように、このような、非破壊かつ短時間で溶接の質を評価するシステムにおいては、溶接時の瞬間的(数〜数十ms程度)なアナログ値の挙動を取得するための高速性(サンプリング速度で10〜数10μs/回程度)が要求される。このような、非破壊かつ短時間で溶接の質を評価するシステムにおいては、評価装置が、測定装置ごとに専用の仕様で備えられる必要がある。そのため、評価システムの構築には多大な労力及びコストを要した。

本発明は上記の点に鑑みてなされたものであり、非破壊かつより短い時間で溶接の質を評価する評価システムをより少ない労力で構築することを可能とする評価システムを提供することを目的としている。

本発明の一態様は、溶接時に溶接対象に印加される溶接電流、溶接電圧又は荷重と、前記溶接電流、溶接電圧又は荷重を溶接対象に印加する溶接装置が備える溶接ヘッドの溶接時の変位との少なくともひとつの時系列の変化を示すアナログ信号を取得する物理量取得部が取得した前記アナログ信号をデジタル信号に変換するアナログデジタル変換部と、前記デジタル信号を取得し、前記デジタル信号に基づいて、前記溶接時に印加された溶接電流、溶接電圧又は荷重と、前記変位との少なくともひとつが所定の条件を満たすか否かを評価する評価部と、を備え、前記アナログデジタル変換部は、プログラム可能な回路によって構成され、前記回路の構成のコンフィギュレーションデータは、ユーザが変更可能である、評価システムである。

本発明の一態様は、溶接時に溶接対象に印加される溶接電流、溶接電圧又は荷重と、前記溶接電流、溶接電圧又は荷重を溶接対象に印加する溶接装置が備える溶接ヘッドの溶接時の変位との少なくともひとつの時系列の変化を示すアナログ信号を取得する物理量取得部が取得した前記アナログ信号をデジタル信号に変換するアナログデジタル変換ステップと、前記デジタル信号を取得し、前記デジタル信号に基づいて、前記溶接時に印加された溶接電流、溶接電圧又は荷重と、前記変位との少なくともひとつが所定の条件を満たすか否かを評価する評価ステップと、を有し、前記アナログデジタル変換ステップは、プログラム可能な回路によって実現され、前記回路の構成のコンフィギュレーションデータは、ユーザが変更可能である、評価方法である。

本発明によれば、非破壊かつより短い時間で溶接の質を評価する評価システムを、ユーザは少ない労力によって構築することができる。

第１の実施形態の評価システム２の構成の具体例を示す図。 第１の実施形態におけるデジタル信号処理装置２２の機能構成の具体例を示すブロック図。 第１の実施形態における溶接装置９０が溶接対象に印加する溶接電流の第一の具体例を示す図。 第１の実施形態における溶接装置９０が溶接対象に印加する溶接電流の第二の具体例を示す図。 第１の実施形態における溶接装置９０が溶接対象に印加する溶接電流の第三の具体例を示す図。 第１の実施形態における溶接装置９０が溶接対象に印加する溶接電流の第四の具体例を示す図。 第１の実施形態における溶接装置９０が溶接対象に印加する溶接電流の第五の具体例を示す図。 第１の実施形態における評価部２３０が溶接の質を評価する方法を説明する説明図。 第１の実施形態における溶接装置９０による溶接の質が良い場合の、評価用信号の波形と、上限値波形８１と、下限値波形８２との関係の具体例を示す図。 第１の実施形態における溶接装置９０による溶接の質が良くない場合の、評価用信号の波形と、上限値波形８１と、下限値波形８２との関係の具体例を示す図。 第１の実施形態における評価システム２が、溶接の質を評価する具体的な処理の流れを示すフローチャート。 第１の実施形態におけるＦＰＧＡ２０３を構成するためのコンフィギュレーションデータがＲＯＭ２０５に記録される具体的な処理の流れを示すフローチャート。 第２の実施形態の評価システム２ａの構成の具体例を示す図。 第１の実施形態の評価システム２の適用例を示す図。 第２の実施形態の評価システム２ａの適用例を示す図。

（第１の実施形態）
図１は、第１の実施形態の評価システム２の構成の具体例を示す図である。評価システム２は、溶接装置９０による溶接の質を短時間で評価することによりリアルタイム処理を実現するシステムである。溶接装置９０は、溶接ヘッド９０１を備える。溶接ヘッド９０１は、３次元空間内の所定の方向に移動可能な部材であって、溶接対象に溶接電流、溶接電圧又は荷重を印加する部材を保持する。溶接装置９０は、溶接ヘッド９０１が保持する部材によって、溶接対象に溶接電流、溶接電圧又は荷重を印加する。評価システム２は、アナログ信号伝送線３を介して物理量取得部１に接続される。物理量取得部１（測定装置の具体例）は、溶接時の溶接装置９０の動作を示す時系列のアナログ信号を非破壊に取得する。溶接時の溶接装置９０の動作を示す時系列のアナログ信号とは、物理量取得部１が非破壊に取得可能な物理量であって溶接時の溶接装置９０の動作を示す物理量、の溶接時の各時刻におけるアナログ値を示す信号である。非破壊に取得可能な物理量であって溶接時の溶接装置９０の動作を示す物理量、とは、具体的には、溶接装置９０によって溶接対象に印加される溶接電流、溶接電圧又は荷重の大きさや、溶接ヘッド９０１の溶接時の変位（以下「溶接ヘッド変位」という。）である。物理量取得部１は、例えば、ウェルドチェッカーであってもよい。

アナログ信号伝送線３は、物理量取得部１が取得したアナログ信号を評価システム２に伝送する。なお、溶接の質とは、溶接装置９０による溶接対象に対する溶接が溶接に関する所望の条件を満たす度合いである。溶接の質は、例えば、溶接強度である。なお、リアルタイム処理とは溶接装置９０による溶接が終了した時に、即時に溶接装置９０による溶接の質を評価する処理を意味する。なお、即時とは、溶接装置９０による溶接が終了してから、新たな溶接対象に溶接が開始されるまでに、溶接の質の評価と、評価に基づいた溶接制御値の更新とが実現可能な時間内ということを意味する。溶接制御値とは、溶接装置９０が溶接を実行する時に溶接対象に印加する溶接電流、溶接電圧又は荷重と溶接ヘッド変位とを制御する値である。溶接制御値は、具体的には溶接装置９０が溶接対象に印加する溶接電流、溶接電圧又は荷重の大きさや、溶接ヘッド変位や、溶接電流、溶接電圧又は荷重を印加するタイミングを示す値である。

評価システム２は、ＡＤ（Analog to Digital）変換装置２０、通信カプラ２１及びデジタル信号処理装置２２を備える。

ＡＤ変換装置２０は、物理量取得部１が取得したアナログ信号を取得し、取得したアナログ信号をデジタル信号に変換する。ＡＤ変換装置２０は、例えば、高速アナログ入力ユニットである。ＡＤ変換装置２０は、数マイクロ秒から数十マイクロ秒のサンプリング間隔でアナログ信号をサンプリングし、サンプリングしたアナログ信号を量子化することでデジタル信号に変換する。ＡＤ変換装置２０は、ＡＤ変換装置２０内部において、デジタル信号を伝送するための所定の方式（以下「第一伝送方式」という。）によってデジタル信号を伝送する。ＡＤ変換装置２０はユーザがプログラム可能な回路を用いて構成される。ユーザがプログラム可能な回路とは、例えば、ＦＰＧＡ（Field Programmable Gate Array）である。なお、ＡＤ変換装置２０は、アナログデジタル変換部の具体例である。

通信カプラ２１は、通信モジュールを備え、通信カプラ２１に接続されたデジタル信号を伝送するケーブル（以下「デジタル信号伝送線」という。）を介して、デジタル信号処理装置２２と通信する。通信カプラ２１は、コネクタ２１１、コネクタ２１２及び信号変換モジュール２１３を備える。コネクタ２１１は、ＡＤ変換装置２０と通信カプラ２１とを電気的に接続する。コネクタ２１２は、通信カプラ２１とデジタル信号伝送線とを電気的に接続する。コネクタ２１２は、例えば、ＲＪ−４５であってもよい。

デジタル信号伝送線は、離れた場所に設置された装置間でデジタル信号を伝送する伝送方式（以下「第二伝送方式」という。）によってデジタル信号を伝送する。デジタル信号伝送線は、例えばEtherCAT（登録商標）やEtherNetI/P（登録商標）ケーブルであってもよい。デジタル信号伝送線は、例えば、シリアル通信によってデジタル信号を伝送してもよい。

信号変換モジュール２１３は、第一伝送方式によって伝送されたデジタル信号を第二伝送方式によって伝送されるデジタル信号に変換する。

デジタル信号処理装置２２は、情報処理装置を用いて構成される。デジタル信号処理装置２２は、例えばＰＬＣ（Programmable Logic Controller）である。デジタル信号処理装置２２は、通信カプラ２１を介してＡＤ変換装置２０に接続され、ＡＤ変換装置２０から順次出力される時系列のデジタル信号を自装置に入力する。デジタル信号処理装置２２は、ＡＤ変換装置２０が変換したデジタル信号を取得し、取得したデジタル信号に基づいて、溶接装置９０による溶接の質を評価する。デジタル信号処理装置２２内部におけるデジタル信号の伝送方式は、第一伝送方式である。

次に、ＡＤ変換装置２０及びデジタル信号処理装置２２の構成について詳細に説明する。

まず、ＡＤ変換装置２０のハードウェア構成を説明する。ＡＤ変換装置２０は、アナログ入力インタフェース２０１、ＡＤ変換器２０２、ＦＰＧＡ（Field Programmable Gate Array）２０３、コネクタ２０４、ＲＯＭ（Read Only Memory）２０５及びプロセッサ２０６を備える。

アナログ入力インタフェース２０１は、アナログ信号の入力インタフェースである。アナログ入力インタフェース２０１は、物理量取得部１とＡＤ変換装置２０とを接続し、物理量取得部１から出力されるアナログ信号をＡＤ変換装置２０に入力する。

ＡＤ変換器２０２は、アナログ入力インタフェース２０１を介して入力されたアナログ信号をデジタル信号に変換する。具体的には、ＡＤ変換器２０２は、数マイクロ秒から数十マイクロ秒のサンプリング間隔でアナログ信号をサンプリングし、サンプリングしたアナログ信号を所定の量子化レベルで量子化することによってデジタル信号に変換する。

ＦＰＧＡ２０３は、ＡＤ変換器２０２によって変換されたデジタル信号に対して演算処理を施す回路であって、ユーザがプログラム可能な回路である。演算処理の具体例として、デジタルフィルタ処理やオフセット／スパン設定処理等がある。デジタルフィルタ処理の具体例としては、ローパスフィルタや移動平均を用いた平滑化の処理がある。ＦＰＧＡ２０３から通信カプラ２１の信号変換モジュール２１３までは、第一伝送方式によってデジタル信号は伝送される。演算処理が施されたデジタル信号は通信カプラ２１を介してデジタル信号処理装置２２に伝送される。

具体的には、ＡＤ変換装置２０は、演算処理を行う回路としてＦＰＧＡ２０３を構成するためのコンフィギュレーションデータを予めＲＯＭ２０５に記憶している。ＦＰＧＡ２０３は、ＡＤ変換装置２０の起動時にＲＯＭ２０５から読み出されたコンフィギュレーションデータをプロセッサ２０６から取得し、取得したコンフィギュレーションデータに基づく論理回路の構成処理（一般にコンフィギュレーションと呼ばれる）を行うことにより、自身を、演算処理を行う回路として構成する。そのためユーザは、ＲＯＭ２０５が記憶するコンフィギュレーションデータを変更することで、ＡＤ変換装置２０の回路の構成を変更可能である。以下、ユーザがプログラム可能とは、ユーザがコンフィギュレーションデータの値を変更可能という意味である。

コネクタ２０４は、コネクタ２１１に接続することで、ＡＤ変換装置２０と通信カプラ２１とを電気的に接続する。具体的には、コネクタ２０４によって、プロセッサ２０６と通信カプラ２１とが電気的に接続される。また、コネクタ２０４によって、ＦＰＧＡ２０３と通信カプラ２１とが電気的に接続される。ＦＰＧＡ２０３が通信カプラ２１に接続されることで、ＦＰＧＡ２０３によって演算処理が施された時系列のデジタル信号が通信カプラ２１を介して、デジタル信号処理装置２２に伝送される。

ＲＯＭ２０５は、ＡＤ変換装置２０の動作に必要な各種の設定情報や、コンフィギュレーションデータや、ＡＤ変換装置２０において取得又は生成される各種の情報を記憶する。ＲＯＭ２０５は、必ずしも読み出し専用のメモリでなくてもよく、書き込みも可能なメモリ（例えば、フラッシュＲＯＭ）であってもよい。

続いて、デジタル信号処理装置２２のハードウェア構成を説明する。デジタル信号処理装置２２は、内部バス２２１によって接続された通信モジュール２２２、コネクタ２２３、信号変換モジュール２２４、補助記憶装置２２５、バッファメモリ２２６、ＲＡＭ（Random Access Memory）２２７及びプロセッサ２２８を備える。

通信モジュール２２２は、コンフィギュレーションデータを出力する外部装置とデジタル信号処理装置２２とが通信するための通信インタフェースである。通信モジュール２２２は、外部装置が備える通信インタフェースに接続され、外部装置が出力するコンフィギュレーションデータを取得する。通信モジュール２２２が取得したコンフィギュレーションデータは、補助記憶装置２２５に記憶される。なお、外部装置は、例えばパソコンである。ユーザは、外部装置によって、物理量取得部１に応じたコンフィギュレーションデータを評価システム２に入力可能である。

コネクタ２２３は、デジタル信号伝送線と、内部バス２２１とを電気的に接続する。デジタル信号伝送線と内部バス２２１とが電気的に接続されることで、ＡＤ変換装置２０は、内部バス２２１を介して、通信モジュール２２２、補助記憶装置２２５、バッファメモリ２２６、ＲＡＭ２２７及びプロセッサ２２８に電気的に接続される。コネクタ２２３は、例えば、ＲＪ−４５であってもよい。

信号変換モジュール２２４は、第二伝送方式によって伝送されたデジタル信号を第一伝送方式によって伝送されるデジタル信号に変換する。信号変換モジュール２２４によって第一伝送方式に変換されたデジタル信号が内部バス２２１を介してバッファメモリ２２６に伝送される。

補助記憶装置２２５は、磁気ハードディスク装置や半導体記憶装置などの記憶装置を用いて構成される。補助記憶装置２２５は、ＦＰＧＡ２０３を構成するためのコンフィギュレーションデータや、デジタル信号処理装置２２の動作に必要な各種の設定情報や、デジタル信号処理装置２２において取得又は生成される各種の情報を記憶する。

バッファメモリ２２６は、通信カプラ２１を介してＡＤ変換装置２０から取得したデジタル信号の値を記憶する。バッファメモリ２２６は、デジタル信号の値の記憶と消去とを所定の動作周期ごとに繰り返し実行する。プロセッサ２２８は、この動作周期に同期してバッファメモリ２２６にアクセスすることで、バッファメモリ２２６に記憶されているデジタル信号の値を読み出しＲＡＭ２２７に記録することができる。

ＲＡＭ２２７及びプロセッサ２２８は、デジタル信号処理装置２２の動作を実現する各種処理を実行する。具体的には、プロセッサ２２８は、補助記憶装置２２５に記憶されたコンピュータプログラムをＲＡＭ２２７に読み込んで実行する。このコンピュータプログラムの実行により、デジタル信号処理装置２２は、第一記録部２２９、評価部２３０、第二記録部２３１及びデータ伝送制御部２３２を備える装置として機能する。デジタル信号処理装置２２は、このコンピュータプログラムによって各機能部を動作させ、デジタル信号の値の記録動作や比較動作等の処理を行う。以下、ＲＡＭ２２７及びプロセッサ２２８が実行するプログラムをデジタル信号処理動作プログラムという。

図２は、第１の実施形態におけるデジタル信号処理装置２２の機能構成の具体例を示すブロック図である。

第一記録部２２９は、バッファメモリ２２６に記憶されているデジタル信号の値を取得し、取得した時系列のデジタル信号の値をＲＡＭ２２７に記憶させる。

評価部２３０は、ＲＡＭ２２７に記憶された時系列のデジタル信号の波形に基づいて、所定の方法で溶接装置９０による溶接の質を評価する。以下、評価部２３０が溶接の質を評価するために用いる信号であって、ＲＡＭ２２７に記憶された時系列のデジタル信号を評価用信号という。評価部２３０が溶接の質を評価する所定の方法は、リアルタイム処理を実現可能な時間内に溶接の質を評価可能な方法であれば、どのような方法であってもよい。所定の方法は、例えば、評価用信号が示す各時刻における溶接電流の電流値が、時刻ごとに予め定められた所定の範囲内の値であるか否か、によってリアルタイム処理を実現可能な時間内に溶接の質を評価する方法であってもよい。所定の方法は、例えば、評価用信号が示す各時刻における溶接電圧の電圧値が、時刻ごとに予め定められた所定の範囲内の値であるか否か、によってリアルタイム処理を実現可能な時間内に溶接の質を評価する方法であってもよい。所定の方法は、例えば、評価用信号が示す各時刻における荷重の値が、時刻ごとに予め定められた所定の範囲内の値であるか否か、によってリアルタイム処理を実現可能な時間内に溶接の質を評価する方法であってもよい。所定の方法は、例えば、評価用信号が示す各時刻における溶接ヘッド変位が、時刻ごとに予め定められた所定の範囲内の値であるか否か、によってリアルタイム処理を実現可能な時間内に溶接の質を評価する方法であってもよい。評価部２３０による溶接の質の評価結果は、第一記録部２２９によってＲＡＭ２２７に記録されてもよい。
以下、簡単のため、評価用信号は、溶接装置９０が溶接対象に印加した溶接電流の電流値を示す時系列のデジタル信号であると仮定して説明を行う。

第二記録部２３１は、通信モジュール２２２が取得したコンフィギュレーションデータを補助記憶装置２２５に記憶させる。

データ伝送制御部２３２は、所定のタイミングで、補助記憶装置２２５に記憶されたコンフィギュレーションデータを取得する。データ伝送制御部２３２は、取得したコンフィギュレーションデータを、通信カプラ２１を介してＡＤ変換装置２０に伝送する。
所定のタイミングは、例えば、デジタル信号処理装置２２に電源が投入されたタイミングであってもよいし、補助記憶装置２２５にコンフィギュレーションデータが記憶された時であってもよい。

図３〜図７によって、実施形態における溶接装置９０が溶接対象に印加する溶接電流の具体例を示す。また、溶接装置９０が溶接対象に印加する溶接電流の電流値が物理量取得部１によって取得され、ＡＤ変換装置２０に入力されるため、図３〜図７は、ＡＤ変換装置２０に入力されるアナログ信号の具体例でもある。

図３は、第１の実施形態における溶接装置９０が溶接対象に印加する溶接電流の第一の具体例を示す図である。図３において横軸は、時間を表し、縦軸は溶接装置９０が溶接対象に対して印加する溶接電流の電流値を示す。図３において溶接電流は、パルス幅が２ミリ秒に略同一の単発パルスである。図３において溶接装置９０が、溶接電流を印加する時間は５ミリ秒に略同一である。

図４は、第１の実施形態における溶接装置９０が溶接対象に印加する溶接電流の第二の具体例を示す図である。図４において横軸は、時間を表し、縦軸は溶接装置９０が被溶接物に対して印加する溶接電流の電流値を示す。図４において溶接電流は、パルス幅が５ミリ秒に略同一の矩形パルス状の単発パルスである。図４において溶接装置９０が、溶接電流を印加する時間は８ミリ秒に略同一である。

図５は、第１の実施形態における溶接装置９０が溶接対象に印加する溶接電流の第三の具体例を示す図である。図５において横軸は、時間を表し、縦軸は溶接装置９０が被溶接物に対して印加する溶接電流の電流値を示す。図５において溶接電流は、パルス幅が３ミリ秒に略同一の単発パルスである。図５において溶接装置９０が、溶接電流を印加する時間は４ミリ秒に略同一である。

図６は、第１の実施形態における溶接装置９０が溶接対象に印加する溶接電流の第四の具体例を示す図である。図６において横軸は、時間を表し、縦軸は溶接装置９０が被溶接物に対して印加する溶接電流の電流値を示す。図６において、溶接電流は電流値が正の値と負の値とを取る電流である。図６において溶接電流は、２ミリ秒に略同一の時間間隔で電流値の正負が変化する電流である。図６において溶接装置９０が、溶接電流を印加する時間は５ミリ秒に略同一である。

図７は、第１の実施形態における溶接装置９０が溶接対象に印加する溶接電流の第五の具体例を示す図である。図７において横軸は、時間を表し、縦軸は溶接装置９０が被溶接物に対して印加する溶接電流の電流値を示す。図７において、溶接電流は電流値が正の値と負の値とを取る電流である。図７において溶接電流は、４ミリ秒に略同一の時間間隔で電流値の正負が変化する電流である。図７において溶接装置９０が、溶接電流を印加する時間は１４ミリ秒に略同一である。

図３〜図７が示すように、溶接装置９０が溶接電流を溶接対象に印加する時間は、数ミリ秒〜１４ミリ秒である。また、図３〜図７が示すように、溶接装置９０が印加する溶接電流は、数ミリ秒で変化する電流である。

図８〜１０によって、実施形態における評価部２３０がリアルタイム処理を実現可能な時間内に溶接の質を評価する方法の具体例として、評価用信号が示す各時刻における電流値が、時刻ごとに予め定められた所定の範囲内の値であるか否か、によって溶接の質を評価する方法を説明する。
図８は、第１の実施形態における評価部２３０が溶接の質を評価する方法を説明する説明図である。
図８において、上限値波形８１及び下限値波形８２は、評価部２３０が評価用信号に基づいて溶接の質を評価する時の基準となる波形である。評価部２３０は、評価用信号が示す各時刻における電流値が、上限値波形８１が示す電流値以下であって、下限値波形８２が示す電流値以上である波形である場合に、溶接装置９０による溶接の質が良いと評価する。

図９は、第１の実施形態における溶接装置９０による溶接の質が良い場合の、評価用信号の波形と、上限値波形８１と、下限値波形８２との関係の具体例を示す図である。
図９において、評価用信号が示す電流値は各時刻において、上限値波形８１が示す電流値以下であって、下限値波形８２が示す電流値以上である。そのため図９の場合、評価部２３０は、溶接装置９０による溶接の質が良いと評価する。

図１０は、第１の実施形態における溶接装置９０による溶接の質が良くない場合の、評価用信号の波形と、上限値波形８１と、下限値波形８２との関係の具体例を示す図である。
図１０における評価用信号が示す時刻ｔ１から時刻ｔ２における電流値は、上限値波形８１が示す電流値以上であり、上限値波形８１が示す電流値以下ではない。そのため図１０の場合、評価部２３０は、溶接装置９０による溶接の質が良くないと評価する。

なお、評価部２３０は、評価用信号が示す各時刻における電流値が、上限値波形８１が示す電流値以下であって、下限値波形８２が示す電流値以上である場合に、溶接の質が良いと評価し、そうでない場合に、溶接の質が良くないと評価する必要はない。評価部２３０は、評価用信号が示す各時刻における電流値が、上限値波形８１が示す電流値以下であって、下限値波形８２が示す電流値以上である場合に、溶接の質が良くないと評価し、そうでない場合に、溶接の質が良いと評価してもよい。

図１１は、第１の実施形態における評価システム２が、溶接の質を評価する具体的な処理の流れを示すフローチャートである。
ＡＤ変換装置２０は、物理量取得部１が取得した、溶接装置９０によって溶接対象に印加された溶接装置９０によって溶接対象に印加される溶接電流、溶接電圧又は荷重の大きさと、溶接ヘッド変位との少なくともひとつの物理量の、溶接時の各時刻における値を示す時系列のアナログ信号を、アナログ入力インタフェース２０１を介して取得する（ステップＳ１０１）。ＡＤ変換器２０２は、ステップＳ１０１において取得された時系列のアナログ信号を時系列のデジタル信号に変換する（ステップＳ１０２）。ＲＯＭ２０５が記憶するコンフィギュレーションデータに基づいて構成されたＦＰＧＡ２０３は、ステップＳ１０２における時系列のデジタル信号に対して所定の演算処理を行う（ステップＳ１０３）。デジタル信号処理装置２２は、通信カプラ２１を介して、ステップＳ１０３において演算処理が行われた時系列のデジタル信号を取得する（ステップＳ１０４）。具体的には、通信カプラ２１を介してＡＤ変換装置２０から伝送された時系列のデジタル信号の値を、バッファメモリ２２６が記憶する。評価部２３０は、ステップＳ１０４における時系列のデジタル信号に基づいて、溶接装置９０による溶接の質を評価する（ステップＳ１０５）。第一記録部２２９は、評価結果をＲＡＭ２２７に記録する（ステップＳ１０６）。

図１２は、第１の実施形態におけるＦＰＧＡ２０３を構成するためのコンフィギュレーションデータがＲＯＭ２０５に記録される具体的な処理の流れを示すフローチャートである。
ユーザによって、通信モジュール２２２と通信可能な外部装置から通信モジュール２２２に、ＦＰＧＡ２０３を構成するためのコンフィギュレーションデータが入力される（ステップＳ２０１）。通信モジュール２２２が取得したコンフィギュレーションデータが第二記録部２３１によって補助記憶装置２２５に記録される（ステップＳ２０２）。所定のタイミングに、データ伝送制御部２３２が、補助記憶装置２２５が記憶するコンフィギュレーションデータを、ＡＤ変換装置２０に伝送する（ステップＳ２０３）。具体的には、データ伝送制御部２３２は、通信カプラ２１を介して、ＡＤ変換装置２０のプロセッサ２０６にコンフィギュレーションデータを伝送する。ステップＳ２０３においてデータ伝送制御部２３２が伝送したデータをＡＤ変換装置２０のプロセッサ２０６が取得する（ステップＳ２０４）。ステップＳ２０４においてコンフィギュレーションデータを取得したプロセッサ２０６は、取得したコンフィギュレーションデータをＲＯＭ２０５に記録する（ステップＳ２０５）。

このように構成された第１の実施形態における評価システム２は、物理量取得部１によって非破壊に取得された溶接時の溶接装置９０の動作を示す時系列のアナログ信号に基づいて溶接の質を評価する評価部２３０を備える。また、このように構成された第１の実施形態における評価システム２は、ユーザがプログラム可能な回路用いて構成されたＡＤ変換装置２０と、物理量取得部１に応じたコンフィギュレーションデータをユーザが入力可能な通信モジュール２２２とを備える。そのため、リアルタイム処理を実現可能な時間内に非破壊に溶接の質を評価するシステムを構築するユーザは、測定装置と、測定装置に専用の評価装置とを用意する必要がなくなる。このため、ユーザは、少ない労力によってリアルタイム処理を実現可能な時間内に非破壊に溶接の質を評価するシステムを構築することができる。

このように構築された第１の実施形態における評価システム２は、アナログ信号をデジタル信号に変換する回路を用いて構成されたＡＤ変換装置２０を備える。そのため、リアルタイム処理を実現可能な時間内に、溶接の質を評価することができる。

このように構成された第１の実施形態における評価システム２は、通信カプラ２１と、通信カプラ２１に接続されたデジタル信号伝送線とを介して、ＡＤ変換装置２０が変換したデジタル信号をデジタル信号処理装置２２に伝送する。ユーザは、デジタル信号伝送線の長さを変えることで、ＡＤ変換装置２０を物理量取得部１の近くに設置するができる。そのため、ユーザはアナログ信号伝送線３の長さを短くすることができ、アナログ信号伝送線３の伝送によるアナログ信号の劣化を抑制することができる。

（第２の実施形態）
図１３は、第２の実施形態の評価システム２ａの構成の具体例を示す図である。評価システム２ａは、ＡＤ変換装置２０、通信カプラ２１及びデジタル信号処理装置２２に代えて、ＡＤ変換装置２０ａ及びデジタル信号処理装置２２ａを備える点で、評価システム２と異なる。ＡＤ変換装置２０ａは、コネクタ２０４に代えてコネクタ２０４ａを備える点でＡＤ変換装置２０と異なる。デジタル信号処理装置２２ａは、コネクタ２２３及び信号変換モジュール２２４に代えてコネクタ２２３ａを備える点でデジタル信号処理装置２２と異なる。
以下、ＡＤ変換装置２０及びデジタル信号処理装置２２と同様の機能をもつものについては、図１及び図２と同じ符号を付すことで説明を省略する。

コネクタ２０４ａは、ＡＤ変換装置２０ａとデジタル信号処理装置２２ａとをデジタル信号伝送線を介することなく電気的に接続するためのコネクタである。具体的には、コネクタ２０４ａは、デジタル信号伝送線を介することなくＦＰＧＡ２０３及びプロセッサ２０６と内部バス２２１とを接続する。

コネクタ２２３ａは、コネクタ２０４ａに接続することで、デジタル信号処理装置２２ａとＡＤ変換装置２０ａとをデジタル信号伝送線を介することなく電気的に接続する。

このように構成された第２の実施形態における評価システム２ａは、デジタル信号伝送線を用いることなくＦＰＧＡ２０３の出力を内部バス２２１に伝送することができるため、第二伝送方式を用いることなく第一伝送方式によってデジタル信号を伝送することができる。そのため、評価システム２ａは、ＦＰＧＡ２０３から内部バス２２１へのデジタル信号の伝送を評価システム２よりも高速に行うことができ、溶接の質をより短時間で評価することと、同一時間でより多量の伝送処理を行うことと、ができる。

（適用例）
図１４は、第１の実施形態の評価システム２の適用例を示す図である。
図１４において、溶接装置は、溶接装置９０の具体例である。図１４において溶接装置は、溶接電源、溶接トランス、溶接ヘッド及び溶接電極を備える。溶接電極は、溶接対象に溶接電流、溶接電圧又は荷重を印加する部材の具体例である。溶接ヘッドは、溶接ヘッド９０１の具体例である。溶接電源は、溶接装置に電力を供給する。溶接トランスは、溶接電源が供給する電流を所定の電流値の電流に変換する。
ウェルドチェッカーは、物理量取得部１の具体例である。ウェルドチェッカーは、溶接電流や、溶接電圧や、溶接ヘッド変位を測定する。
ＣＰＵユニットは、ＡＤ変換装置２０の具体例である。通信カプラユニットは、通信カプラ２１の具体例である。高速アナログユニットは、デジタル信号処理装置２２の具体例である。図１４において、ＣＰＵユニットと通信カプラユニットとは、デジタル信号を伝送するケーブルによって接続されている。
データベース装置は、デジタル信号処理装置による溶接の質の評価を示す値を記憶する。

このように構成された図１４のシステムは、ＰＬＣベースの装置によって構成されたシステムである。そのため、ＰＣベースの装置（例えば、ＡＤボードや、専用のパソコン等）によって構成されたシステムよりも構築のコストを下げることができる。また、このように構成された図１４のシステムは、資産蓄積や、他工場や海外工場への横展開をＰＣベースの装置によって構成されたシステムよりも容易にする。また、このように構成された図１４のシステムは、ＰＣベースの装置によって構成されたシステムよりも各装置のライフサイクルが長い。そのため、長時間の機械保守を可能とする。

図１５は、第２の実施形態の評価システム２ａの適用例を示す図である。
図１５において、溶接装置は、溶接装置９０の具体例である。図１５において溶接装置は、溶接電源、溶接トランス、溶接ヘッド及び溶接電極を備える。溶接電極は、溶接対象に溶接電流、溶接電圧又は荷重を印加する部材の具体例である。溶接ヘッドは、溶接ヘッド９０１の具体例である。溶接電源は、溶接装置に電力を供給する。溶接トランスは、溶接電源が供給する電流を所定の電流値の電流に変換する。
ウェルドチェッカーは、物理量取得部１の具体例である。ウェルドチェッカーは、溶接電流や、溶接電圧や、溶接ヘッド変位を測定する。
ＣＰＵユニットは、ＡＤ変換装置２０ａの具体例である。高速アナログユニットは、デジタル信号処理装置２２ａの具体例である。図１５において、ＣＰＵユニットと高速アナログユニットとは、デジタル信号を伝送するケーブルを介することなく接続されている。
データベース装置は、デジタル信号処理装置による溶接の質の評価を示す値を記憶する。

このように構成された図１５のシステムは、ＰＬＣベースの装置によって構成されたシステムである。そのため、ＰＣベースの装置（例えば、ＡＤボードや、専用のパソコン等）によって構成されたシステムよりも構築のコストを下げることができる。また、このように構成された図１５のシステムは、資産蓄積や、他工場や海外工場への横展開をＰＣベースの装置によって構成されたシステムよりも容易にする。また、このように構成された図１５のシステムは、ＰＣベースの装置によって構成されたシステムよりも各装置のライフサイクルが長い。そのため、長時間の機械保守を可能とする。

なお、評価システム２及び評価システム２ａは、必ずしも、ひとつだけのアナログ入力インタフェース２０１とひとつだけのＡＤ変換器２０２とを備える必要はない。評価システム２及び評価システム２ａは、Ｎ個（Ｎは２以上の整数）のアナログ入力インタフェース２０１と、ＮこのＡＤ変換器２０２とを備えてもよい。この場合、評価システム２及び評価システム２ａは、各アナログ入力インタフェース２０１に入力されたアナログ信号ごとに異なる条件でデジタル信号を生成してもよい。異なる条件とは、具体的には、サンプリング周期や、デジタルフィルタ設定(移動平均フィルタ、ローパスフィルタの有効無効）等である。
以下、具体的に、評価システム２及び評価システム２ａが、２つのアナログ入力インタフェース２０１を備える場合について説明する。以下、一つ目のアナログ入力インタフェース２０１をＣｈ１といい、二つ目のアナログ入力インタフェース２０１をＣｈ２という。この場合評価システム２及び評価システム２ａは、Ｃｈ１に入力されたアナログ信号を１０マイクロ秒／回のサンプリング周波数でサンプリングし、Ｃｈ２に入力されたアナログ信号を１００マイクロ秒／回のサンプリング周波数によってサンプリングしてもよい。

なお、ＡＤ変換装置２０、ＡＤ変換装置２０ａ、通信カプラ２１、デジタル信号処理装置２２及びデジタル信号処理装置２２ａの各機能の全て又は一部は、ＡＳＩＣ（Application Specific Integrated Circuit）やＰＬＤ（Programmable Logic Device）やＦＰＧＡ等のハードウェアを用いて実現されてもよい。デジタル信号処理動作プログラムは、コンピュータ読み取り可能な記録媒体に記録されてもよい。コンピュータ読み取り可能な記録媒体とは、例えばフレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置である。プログラムは、電気通信回線を介して伝送されてもよい。

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

１…物理量取得部、 ２…評価システム、 ３…アナログ信号伝送線、 ９０…溶接装置、 ２０…ＡＤ（Analog to Digital）変換装置、 ２１…通信カプラ、 ２２…デジタル信号処理装置、 ２０１…アナログ入力インタフェース、 ２０２…ＡＤ変換器、 ２０３…ＦＰＧＡ（Field Programmable Gate Array）、 ２０４…コネクタ、 ２０５…ＲＯＭ（Read Only Memory）、 ２０６…プロセッサ、 ２１１…コネクタ、 ２１２…コネクタ、 ２１３…信号変換モジュール、 ２２１… コネクタ、 ２２２…コネクタ、 ２２１…内部バス、 ２２２…通信モジュール、 ２２３…コネクタ、 ２２４…信号変換モジュール、 ２２５…補助記憶装置、 ２２６…バッファメモリ、 ２２７…ＲＡＭ（Random Access Memory）、 ２２８…プロセッサ、 ２２９…第一記録部、 ２３０…評価部、 ２３１…第二記録部、 ２３２…データ伝送制御部、 ２ａ…評価システム、 ２０ａ…ＡＤ変換装置、 ２３ａ…デジタル信号処理装置、 ２０４ａ…コネクタ、 ２２３ａ…コネクタ

Claims (2)

1. 溶接時に溶接対象に印加される溶接電流、溶接電圧又は荷重と、前記溶接電流、溶接電圧又は荷重を溶接対象に印加する溶接装置が備える溶接ヘッドの溶接時の変位との少なくともひとつの時系列の変化を示すアナログ信号を取得する物理量取得部が取得した前記アナログ信号をデジタル信号に変換するアナログデジタル変換部と、
   前記デジタル信号を取得し、前記デジタル信号に基づいて、前記溶接時に印加された溶接電流、溶接電圧又は荷重と、前記変位との少なくともひとつが所定の条件を満たすか否かを評価する評価部と、
   を備え、
   前記アナログデジタル変換部は、プログラム可能な回路によって構成され、
   前記回路の構成のコンフィギュレーションデータは、ユーザが変更可能である、
   評価システム。
2. 溶接時に溶接対象に印加される溶接電流、溶接電圧又は荷重と、前記溶接電流、溶接電圧又は荷重を溶接対象に印加する溶接装置が備える溶接ヘッドの溶接時の変位との少なくともひとつの時系列の変化を示すアナログ信号を取得する物理量取得部が取得した前記アナログ信号をデジタル信号に変換するアナログデジタル変換ステップと、
   前記デジタル信号を取得し、前記デジタル信号に基づいて、前記溶接時に印加された溶接電流、溶接電圧又は荷重と、前記変位との少なくともひとつが所定の条件を満たすか否かを評価する評価ステップと、
   を有し、
   前記アナログデジタル変換ステップは、プログラム可能な回路によって実現され、
   前記回路の構成のコンフィギュレーションデータは、ユーザが変更可能である、
   評価方法。

Images