JP2019168317A - 回路装置、物理量測定装置、電子機器及び移動体 - Google Patents

Abstract

【課題】デジタル信号の静電結合漏れの影響を低減し、物理量の測定を高精度化できる回路装置、物理量測定装置、電子機器及び移動体等を提供すること。【解決手段】回路装置３００は、振動子１０からの検出信号が入力される検出信号端子と、デジタル信号ＤＩの入力及び出力の少なくとも一方を行うデジタル信号端子ＴＤＳＩと、検出回路６０と、デジタル信号ＤＩに基づいてノイズ低減信号ＮＲＳを生成する信号生成回路７０と、を含む。検出回路６０は、検出信号を増幅する増幅回路６４と、増幅回路６４の出力信号に対して検波処理を行う同期検波回路８１と、を有し、同期検波回路８１の出力信号に基づいて、物理量信号を検出する。増幅回路６４は、検出信号の増幅信号とノイズ低減信号ＮＲＳとを加算処理する。【選択図】 図１

Description

本発明は、回路装置、物理量測定装置、電子機器及び移動体等に関する。

デジタルカメラ、スマートフォン等の電子機器や車、飛行機等の移動体には、外的な要因で変化する物理量を検出するための物理量測定装置が組み込まれている。例えば、角速度を検出するジャイロセンサーは、いわゆる手振れ補正、姿勢制御、ＧＰＳ自律航法などに用いられている。

このような物理量測定装置が物理量をデジタルデータで出力する場合、物理量測定装置は、通信を行うためのインターフェース回路と、そのインターフェース回路がデジタル信号を入出力するためのデジタル信号端子とを含んでいる。このデジタル信号端子と、物理量を検出する検出回路の入力端子との間には、寄生容量を介した静電結合を生じる場合がある。例えば、物理量測定装置のパッケージ内においては、各種の配線間に寄生容量が生じる。このような静電結合を介してデジタル信号の他に駆動信号などの検出信号以外の信号が検出回路の入力信号に伝搬した場合、物理量の測定精度に影響を与えるおそれがある。このような各種の配線間の静電結合を介したノイズの伝搬を静電結合漏れと呼ぶ。

このようなデジタル信号の静電結合漏れの影響を低減する従来技術として、特許文献１、２には、センサーパッケージ内において接続端子を分離して配置すると共に、その接続端子に接続される配線の間にシールド膜を配置し、ハードウェア的に静電結合漏れを低減する技術が開示されている。また、特許文献３には、デジタル信号とは異なる駆動信号配線と検出信号配線との間の寄生容量による静電結合漏れ成分を、検出信号の差動増幅によるキャンセルすることに加えて、静電結合漏れのオフセット成分を用いて角速度信号の静電結合漏れ以外のオフセット成分をキャンセルするジャイロセンサーが開示されている。

特開２０１５−１０２４０３号公報 特開２０１５−１０２４０４号公報 特開２０１２−１８９６１０号公報

ジャイロセンサーの高精度化においては、デジタル信号の静電結合漏れの影響を低減することが要求されており、ハードウェア的な対策は製造ばらつき等により限界がある。なお、上述の特許文献３では、信号処理により駆動信号によるオフセット成分を調整しているが、特許文献３には、デジタル信号の静電結合漏れに対する対策は開示も示唆もされていない。

本発明の一態様は、振動子からの検出信号が入力される検出信号端子と、デジタル信号の入力及び出力の少なくとも一方を行うデジタル信号端子と、前記検出信号を増幅する増幅回路と、前記増幅回路の出力信号に対して検波処理を行う同期検波回路と、を有し、前記同期検波回路の出力信号に基づいて、物理量信号を検出する検出回路と、前記デジタル信号に基づいて、前記検出信号のノイズを低減するノイズ低減信号を生成する信号生成回路と、を含み、前記増幅回路は、前記検出信号の増幅信号と前記ノイズ低減信号とを加算処理する回路装置に関係する。

また本発明の一態様では、前記増幅回路は、前記検出信号を増幅して第１の出力信号として出力する第１のアンプ回路と、前記第１の出力信号を増幅すると共に、前記ノイズ低減信号を加算する第２のアンプ回路とを有してもよい。

また本発明の一態様では、前記検出信号は、第１の検出信号と第２の検出信号とを含み、前記第１のアンプ回路は、前記第１の検出信号と前記第２の検出信号を増幅し、差動信号の関係にある第１の信号及び第２の信号を前記第１の出力信号として出力し、前記第２のアンプ回路は、前記第１の出力信号を増幅すると共に、前記第１の信号及び前記第２の信号の一方に対して前記ノイズ低減信号を加算してもよい。

また本発明の一態様では、前記第２のアンプ回路は、演算増幅器と、前記第１の信号が入力されるノードと前記演算増幅器の第１の入力ノードとの間に設けられる第１の入力キャパシターと、前記第１の入力ノードと前記演算増幅器の第１の出力ノードとの間に設けられる第１の帰還キャパシターと、前記第２の信号が入力されるノードと前記演算増幅器の第２の入力ノードとの間に設けられる第２の入力キャパシターと、前記第２の入力ノードと前記演算増幅器の第２の出力ノードとの間に設けられる第２の帰還キャパシターと、前記ノイズ低減信号が入力されるノードと、前記第１の入力ノード又は前記第２の入力ノードとの間に設けられるキャパシター回路と、を有してもよい。

また本発明の一態様では、前記キャパシター回路は、容量値が可変である可変容量回路であってもよい。

また本発明の一態様では、前記信号生成回路は、前記デジタル信号の信号レベルを減衰させ、減衰後の信号を前記ノイズ低減信号として出力する減衰回路を有してもよい。

また本発明の一態様では、前記減衰回路は、電源電圧が入力される第１のノードと第２のノードとの間に設けられる第１のスイッチと、前記第２のノードと接地ノードとの間に設けられる可変容量回路と、前記第２のノードと、前記ノイズ低減信号が出力される第３のノードとの間に設けられる第２のスイッチと、前記第３のノードと前記接地ノードとの間に設けられるキャパシターと、前記第３のノードと前記接地ノードとの間に設けられる第３のスイッチと、を有し、前記デジタル信号が第１論理レベルのとき、前記第１のスイッチ及び前記第３のスイッチがオンであり、且つ前記第２のスイッチがオフであり、前記デジタル信号が第２論理レベルのとき、前記第１のスイッチ及び前記第３のスイッチがオフであり、且つ前記第２のスイッチがオンであってもよい。

また本発明の一態様では、前記減衰回路は、抵抗分圧により前記デジタル信号の信号レベルを分圧し、前記抵抗分圧の分圧比が可変である抵抗回路であってもよい。

また本発明の一態様では、前記信号生成回路は、前記デジタル信号をバッファーリングして前記減衰回路に出力するバッファー回路を有し、前記バッファー回路は、前記デジタル信号の反転信号を出力する第１のモードと、前記デジタル信号の非反転信号を出力する第２のモードとを切り替え可能であってもよい。

また本発明の一態様では、前記第２のアンプ回路は、演算増幅器と、前記第１の信号が入力されるノードと前記演算増幅器の第１の入力ノードとの間に設けられる第１の入力キャパシターと、前記第１の入力ノードと前記演算増幅器の第１の出力ノードとの間に設けられる第１の帰還キャパシターと、前記第２の信号が入力されるノードと前記演算増幅器の第２の入力ノードとの間に設けられる第２の入力キャパシターと、前記第２の入力ノードと前記演算増幅器の第２の出力ノードとの間に設けられる第２の帰還キャパシターと、前記ノイズ低減信号が入力されるノードと、前記第１の入力ノードとの間に直列に設けられる第１のキャパシター及び第１のキャパシター接続用スイッチと、前記ノイズ低減信号が入力される前記ノードと、前記第２の入力ノードとの間に直列に設けられる第２のキャパシター及び第２のキャパシター接続用スイッチと、を有してもよい。

また本発明の他の態様は、振動子からの検出信号が入力される検出信号端子と、第１〜第ｋの通信信号（ｋは２以上の整数）の入力及び出力の少なくとも一方を行う第１〜第ｋの通信信号端子と、前記第１〜第ｋの通信信号に基づいてインターフェース処理を行うインターフェース回路と、前記検出信号を増幅する増幅回路と、前記増幅回路の出力信号に対して検波処理を行う同期検波回路と、を有し、前記同期検波回路の出力信号に基づいて、物理量信号を検出する検出回路と、前記第１〜第ｋの通信信号に基づいて、前記検出信号のノイズを低減するノイズ低減信号を生成する信号生成回路と、を含み、前記増幅回路は、前記検出信号の増幅信号と前記ノイズ低減信号とを加算処理してもよい。

また本発明の他の態様では、前記検出回路は、前記同期検波回路の出力信号をローパスフィルター処理するローパスフィルターと、前記ローパスフィルターの出力信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、を有し、前記インターフェース回路は、前記Ａ／Ｄ変換回路のＡ／Ｄ変換データに基づく物理量データを、前記インターフェース処理において出力してもよい。

また本発明の更に他の態様は、上記のいずれかに記載の回路装置と、前記振動子と、を含む物理量測定装置に関係する。

また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。

また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む移動体に関係する。

回路装置の第１の構成例。 デジタル干渉による物理量信号への影響と、回路装置の動作を説明する図。 デジタル干渉による物理量信号への影響と、回路装置の動作を説明する図。 デジタル干渉による物理量信号への影響と、回路装置の動作を説明する図。 信号生成回路、増幅回路、ローパスフィルターの詳細な構成例。 減衰回路の第１の詳細な構成例。 減衰回路の第２の詳細な構成例。 可変容量回路である場合のキャパシター回路の詳細な構成例。 キャパシター回路を構成するキャパシターの構成例。 本実施形態におけるデジタル干渉の低減手法を用いない場合の測定結果の例。 本実施形態におけるデジタル干渉の低減手法を用いた場合の測定結果の例。 デジタル干渉を発生させる信号パスの伝達関数の周波数特性例。 デジタル干渉をキャンセルする信号パスの伝達関数の周波数特性例。 伝達関数の比の周波数特性例である。 信号生成回路の第２の詳細な構成例。 第２のアンプ回路の第２の詳細な構成例。 回路装置の第２の構成例。 回路装置を含む物理量測定装置の構成例。 回路装置を含む電子機器の構成例。 回路装置を含む移動体の例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

例えば、以下では振動子の検出信号に対して同期検波を行って角速度信号を抽出するジャイロセンサーにおいて、デジタル信号の静電結合漏れが角速度信号に与える影響を低減する場合を例に説明する。但し、本発明の適用対象はジャイロセンサーに限定されず、他の物理量トランスデューサーの検出信号に対して同期検波を行って物理量信号を抽出する物理量測定装置において、デジタル信号の静電結合漏れが物理量信号に与える影響を低減する場合にも本発明を適用可能である。

１．回路装置
図１は、回路装置３００の第１の構成例である。回路装置３００は、検出回路６０と信号生成回路７０と検出信号端子ＴＳ１、ＴＳ２とデジタル信号端子ＴＤＳＩとを含む。なお、ＴＳ１は第１の検出信号端子とも呼び、ＴＳ２は第２の検出信号端子とも呼ぶ。また、回路装置３００は検出装置とも呼ぶ。回路装置３００は例えば集積回路装置であり、回路装置３００と振動子１０がパッケージに収容されることでジャイロセンサーが構成される。ジャイロセンサーは広義には物理量測定装置である。

振動子１０は、検出軸における角速度を電気信号に変換する物理量トランスデューサーである。即ち、振動子１０の回転のうち検出軸における回転成分により振動子１０にコリオリ力が働き、振動子１０は、そのコリオリ力を検出し、そのコリオリ力に応じた信号を出力する。振動子１０は、例えば圧電振動子である。例えば、振動子１０はダブルＴ字型、Ｔ字型、音叉型等の水晶振動子等である。なお、振動子１０として、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。振動子１０は、角速度検出素子、又は角速度トランスデューサー、又はジャイロセンサー素子とも呼ぶ。

検出信号端子ＴＳ１、ＴＳ２は、振動子１０に接続される端子であり、振動子１０からの検出信号Ｓ１、Ｓ２が入力される。検出信号端子ＴＳ１、ＴＳ２は例えば半導体チップのパッドである。検出信号Ｓ１、Ｓ２は差動信号を構成しており、Ｓ１を第１の検出信号とも呼び、Ｓ２を第２の検出信号とも呼ぶ。振動子１０が圧電振動子である場合、検出信号Ｓ１、Ｓ２は電荷の信号である。

検出回路６０は、検出信号Ｓ１、Ｓ２に基づいて、物理量に対応する物理量信号を検出する。物理量信号の信号値は、物理量トランスデューサーによって検出された物理量を示す。即ち、物理量信号は、振動子１０によって検出された角速度を示す角速度信号である。図１では、物理量信号は、角速度データＤＯＵＴのデジタル信号である。

検出回路６０は、検出信号Ｓ１、Ｓ２を増幅する増幅回路６４と、増幅回路６４の出力信号ＡＭＱ１、ＡＭＱ２に対して検波処理を行う同期検波回路８１と、を有する。検出回路６０は、同期検波回路８１の出力信号ＳＤＱ１、ＳＤＱ２に基づいて角速度信号を検出する。具体的には、検出回路６０は、ローパスフィルター８５とＡ／Ｄ変換回路８２と処理回路１００とを更に含む。

増幅回路６４は、電荷の信号である検出信号Ｓ１、Ｓ２を電荷電圧変換し、電荷電圧変換後の信号に対して差動の信号増幅やゲイン調整などを行い、差動の出力信号ＡＭＱ１、ＡＭＱ２を出力する。

同期検波回路８１は、振動子１０の駆動信号に同期した同期信号ＳＹＣに基づいて、出力信号ＡＭＱ１、ＡＭＱ２に対する同期検波を行い、差動の出力信号ＳＤＱ１、ＳＤＱ２を出力する。同期信号ＳＹＣは、矩形波の信号であり、例えば図１８の同期信号出力回路５２から供給される。検出信号Ｓ１、Ｓ２は駆動周波数で振動する信号であり、その振幅が角速度を表す。同期検波により、駆動周波数で振動する信号がＤＣ付近の信号として検波され、そのＤＣ付近の信号が角速度に対応する信号となる。

同期検波回路８１は、ＡＭＱ１が入力されるノードＮＡ１と、ＳＤＱ１が出力されるノードＮＢ１との間に設けられる第１の検波用スイッチと、ＡＭＱ２が入力されるノードＮＡ２と、ＳＤＱ２が出力されるノードＮＢ２との間に設けられる第２の検波用スイッチと、を含む。また同期検波回路８１は、ノードＮＡ１とノードＮＢ２との間に設けられる第３の検波用スイッチと、ノードＮＡ２とノードＮＢ２との間に設けられる第４の検波用スイッチと、を含む。第１〜第４の検波用スイッチは、例えばトランジスターで構成される。第１、第２の検波用スイッチがオンであり、且つ第３、第４の検波用スイッチがオフである第１期間と、第１、第２の検波用スイッチがオフであり、且つ第３、第４の検波用スイッチがオンである第２期間とを、同期信号ＳＹＣにより交互に切り替える。

ローパスフィルター８５は、同期検波回路８１の出力信号ＳＤＱ１、ＳＤＱ２に対してローパスフィルター処理を行い、差動の出力信号ＬＰＱ１、ＬＰＱ２を出力する。ローパスフィルター８５は、例えば抵抗及びキャパシターで構成された差動のパッシブローパスフィルターである。

Ａ／Ｄ変換回路８２は、ローパスフィルター８５の出力信号ＬＰＱ１、ＬＰＱ２をＡ／Ｄ変換し、Ａ／Ｄ変換データＡＤＱを出力する。Ａ／Ｄ変換方式としては、例えば逐次比較型を採用できるが、これに限定されず、フラッシュ型、パイプライン型又は二重積分型等を採用してもよい。

処理回路１００は、Ａ／Ｄ変換データＡＤＱに対してデジタルフィルター処理やデジタル補正処理を行い、処理後のデータを角速度データＤＯＵＴとして出力する。デジタルフィルター処理は、カットオフ周波数以下の帯域の角速度信号を抽出するローパスフィルター処理である。デジタル補正処理は、例えばゼロ点補正処理や感度補正処理等である。ゼロ点補正処理は、角速度信号のオフセット成分を補正する処理である。感度補正処理は、振動子１０に入力された角速度に対する角速度信号の感度特性を補正する処理である。処理回路１００はロジック回路で構成される。処理回路１００は、例えばデジタル信号プロセッサー（ＤＳＰ：Digital Signal Processor）であり、上記の各処理を時分割に実行する。

デジタル信号端子ＴＤＳＩは、デジタル信号ＤＳＩの入力及び出力の少なくとも一方を行うための端子である。デジタル信号ＤＳＩは、回路装置３００が外部と通信を行うための通信信号である。例えば、回路装置３００が、角速度データＤＯＵＴを出力する不図示のデジタルインターフェースを含み、そのデジタルインターフェースが用いる信号がデジタル信号ＤＳＩである。或いは、デジタル信号ＤＳＩは、回路装置３００の動作を制御するための制御信号であってもよい。例えば、制御信号はトリガー信号であってもよい。ここで、デジタル信号ＤＳＩとは、２値の論理レベルに対応した２値の信号レベルにより構成される信号であり、例えば、クロック信号や、データ信号、通信制御信号等である。

信号生成回路７０は、デジタル信号ＤＳＩに基づいて、デジタル信号ＤＳＩによる検出信号Ｓ１、Ｓ２のノイズを低減するノイズ低減信号ＮＲＳを生成する。後述のように、静電結合漏れによってデジタル信号ＤＳＩが検出信号Ｓ１、Ｓ２に伝搬し、検出信号Ｓ１、Ｓ２のノイズとなる。検出信号Ｓ１、Ｓ２におけるノイズの振幅に差があると、角速度信号にノイズ成分が混ざる可能性がある。以下では、このようなデジタル信号ＤＳＩによる物理量信号への影響をデジタル干渉とも呼ぶ。ノイズ低減信号ＮＲＳは、このデジタル干渉によるノイズ成分を低減する信号である。ノイズ低減信号ＮＲＳは、デジタル信号ＤＳＩの振幅を減衰させた信号であり、デジタル信号ＤＳＩに対する反転信号と非反転信号のいずれであってもよい。

増幅回路６４は、検出信号Ｓ１、Ｓ２の増幅信号とノイズ低減信号ＮＲＳとを加算処理して出力信号ＡＭＱ１、ＡＭＱ２を出力する。具体的には、検出信号Ｓ１、Ｓ２の増幅信号は差動信号であり、その差動信号を構成する２つの信号の一方にノイズ低減信号ＮＲＳを加算処理する。検出信号Ｓ１、Ｓ２のうちノイズ成分が大きい方にノイズ低減信号ＮＲＳを加算する場合、ノイズ低減信号ＮＲＳは、デジタル信号ＤＳＩに対する反転信号である。検出信号Ｓ１、Ｓ２のうちノイズ成分が小さい方にノイズ低減信号ＮＲＳを加算する場合、ノイズ低減信号ＮＲＳは、デジタル信号ＤＳＩに対する非反転信号である。こうすることで、加算処理後の出力信号ＡＭＱ１、ＡＭＱ２において、静電結合漏れによるノイズの振幅が同程度となり、同期検波によりノイズを除去できる。

図２〜図４は、デジタル干渉による物理量信号への影響と、回路装置３００の動作を説明する図である。

図２に示すように、デジタル信号ＤＳＩのノードＮＤＳＩと、信号Ｓ１のノードＮＳ１との間が寄生容量ＣＰ１によりカップリングし、デジタル信号ＤＳＩのノードＮＤＳＩと、信号Ｓ２のノードＮＳ２との間が寄生容量ＣＰ２によりカップリングしている。例えば、振動子１０と回路装置３００とがパッケージ内の配線で接続され、デジタル信号ＤＳＩが、パッケージの外部端子とパッケージ内の配線を経由して入力又は出力される。寄生容量ＣＰ１、ＣＰ２は、そのパッケージ内の配線間に生じる寄生容量である。

上記カップリングにより、検出信号はＳ１＝Ｓ１’＋Δ１、Ｓ２＝Ｓ２’＋Δ２となる。Ｓ１’、Ｓ２’は、振動子１０によって検出された真の検出信号に相当し、ノイズを除いた検出信号である。Δ１、Δ２は、寄生容量ＣＰ１、ＣＰ２によるデジタル信号ＤＳＩの静電結合漏れ成分である。パッケージ内配線の配置によって、一般的にはＣＰ１≠ＣＰ２となるので、静電結合漏れ成分はΔ１≠Δ２となる。この静電結合漏れ成分を含む検出信号Ｓ１、Ｓ２をそのまま増幅回路６４が増幅すると、ＡＭＱ１＝ＡＭＱ１’＋ΔＡ１、ＡＭＱ２＝ＡＭＱ２’＋ΔＡ２となる。静電結合漏れ成分がΔ１≠Δ２なので、ΔＡ１≠ΔＡ２である。これを同期検波回路８１が同期検波したとき、ΔＡ１−ΔＡ２≠０のノイズ成分も同期検波されるが、その同期検波後のノイズが角速度の測定帯域にある場合、角速度の測定精度を低下させるおそれがある。この周波数領域における動作を図３、図４を用いて説明する。

図３には、デジタル信号ＤＳＩの一例を示す。ここでは、回路装置３００がＳＰＩ（Serial Peripheral Interface）方式の通信を行う場合を例に説明するが、これに限定されず、種々のインターフェース方式において本発明を適用できる。また、周期的な波形が発生するものであれば、トリガー信号等の制御信号を用いる場合にも本発明を適用できる。

図３に示すように、ジャイロセンサーの外部装置が角速度データを連続的に一定の周期Ｔｃｓで読み出している。このとき、ＳＰＩのセレクト信号ＸＣＳ、クロック信号ＳＣＬＫ、データ信号ＳＯは、周波数ｆｃｓの周期性を有している。ここで、Ｔｃｓ＝１／ｆｃｓである。デジタル信号ＤＳＩは、セレクト信号ＸＣＳ、クロック信号ＳＣＬＫ、データ信号ＳＯのいずれであってもよいが、以下ではＤＳＩ＝ＸＣＳを例にとって説明する。

図４の左上段に示すように、振動子１０の検出信号は、振動子１０の駆動周波数ｆｄｒ付近に周波数成分を有する。この検出信号は、図２のＳ１’、Ｓ２’に相当し、デジタル干渉を受けていない検出信号である。図４の左中段に示すように、同期検波を制御する同期信号ＳＹＣは、その周波数が駆動周波数ｆｄｒであり、ｆｄｒの整数倍に周波数成分を有する。図４の右上段に示すように、振動子１０の検出信号を同期検波すると、ｆｄｒ付近に分布する検出信号がＤＣ付近の信号として検波される。また、同期検波後の信号にはｆｄｒの整数倍の高調波が含まれる。この同期検波後の信号からローパスフィルター処理によりＤＣ付近の成分を抽出することで、角速度信号が得られる。ローパスフィルター処理の特性をＣＬＰで示す。

図４の左下段に示すように、セレクト信号ＸＣＳは、読み出し周波数ｆｃｓの整数倍に周波数成分を有する。デジタル干渉により検出信号Ｓ１、Ｓ２に生じるノイズ成分Δ１、Δ２は、セレクト信号ＸＣＳが寄生容量ＣＰ１、ＣＰ２を介して伝搬したものであり、セレクト信号ＸＣＳと同じ周波数特性を有する。図４の左下段及び右下段に示すように、ノイズ成分を同期検波すると、ｆｄｒの整数倍を中心とする帯域ＢＷ１、ＢＷ２に含まれるノイズの周波数成分が、ローパスフィルター処理の帯域内に折り返す。例えば、ｎを１以上の整数としてｎ×ｆｃｓがｆｄｒに近い場合、ｎ×ｆｃｓ、２ｎ×ｆｃｓのノイズ成分がＤＣ付近に検波され、ローパスフィルター処理の帯域内に含まれることになる。このノイズ成分は、角速度の検出信号に対して誤差成分となるので、検出精度を低下させるおそれがある。

図２に示すように、本実施形態では信号生成回路がデジタル信号ＤＳＩからノイズ低減信号ＮＲＳを生成し、増幅回路６４がノイズ低減信号ＮＲＳを増幅回路６４の出力信号に加算している。例えばＡＭＱ１にノイズ低減信号ＮＲＳを加算した場合、ＡＭＱ１＝ＡＭＱ１’＋ΔＡ１＋ΔＮＲＳ、ＡＭＱ２＝ＡＭＱ２’＋ΔＡ２となる。ΔＮＲＳは、ノイズ低減信号ＮＲＳによって加算された信号である。デジタル信号ＤＳＩがセレクト信号ＸＣＳである場合、ノイズ低減信号ＮＲＳはセレクト信号ＸＣＳを減衰させた信号であり、セレクト信号ＸＣＳの静電結合漏れで生じたノイズ成分Δ１、Δ２もセレクト信号ＸＣＳを減衰した信号である。このため、ノイズ低減信号ＮＲＳの減衰係数を適切に設定することで、ΔＡ１＋ΔＮＲＳとΔＡ２を同程度の振幅にすることが可能であり、差動信号としてノイズ成分をキャンセルできる。差動信号としてノイズ成分がキャンセルされることで、差動の同期検波においてノイズ成分が除去される。即ち、図４の右下図に示したローパスフィルター処理の帯域内に含まれるノイズを、低減することができる。

２．詳細な構成例
図５は、信号生成回路７０、増幅回路６４、ローパスフィルター８５の詳細な構成例である。まず信号生成回路７０について説明する。信号生成回路７０は、バッファー回路７１と、減衰回路７２とを含む。

バッファー回路７１は、デジタル信号ＤＳＩをバッファーリングする。バッファー回路７１は、例えば直列に接続された２個のインバーターである。インバーターは論理反転回路とも呼ぶ。バッファー回路７１は電源電圧ＶＤＤＩで動作する。例えばデジタル信号ＤＳＩが、図１７で説明するインターフェース回路９０が受信又は送信する信号である場合、電源電圧ＶＤＤＩはインターフェース回路９０の電源電圧である。

減衰回路７２は、デジタル信号ＤＳＩの信号レベルを減衰させ、減衰後の信号をノイズ低減信号ＮＲＳとして出力する。具体的には、減衰回路７２は、バッファーリングされたデジタル信号ＤＳＩ’を減衰させる。減衰のゲインは、例えば不図示のレジスター又は不揮発性メモリーに設定された設定情報に基づいて可変に設定される。減衰回路７２から第２のアンプ回路ＡＭＰＢまでのノイズ低減信号ＮＲＳの信号線は、例えば接地されたシールド線等によってシールドされることが望ましい。なお、バッファー回路７１は省略されてもよい。即ち、デジタル信号ＤＳＩが減衰回路７２に直接に入力されてもよい。

上述のように、デジタル干渉により検出信号Ｓ１、Ｓ２に発生するノイズ成分は、デジタル信号ＤＳＩが減衰したものである。本実施形態によれば、デジタル信号ＤＳＩを減衰させたノイズ低減信号ＮＲＳが生成されるので、そのノイズ低減信号ＮＲＳによりデジタル干渉によるノイズ成分を低減することが可能になる。

図６は、減衰回路７２の第１の詳細な構成例である。図６の減衰回路７２は、第１のスイッチＳＣＸ１と、第２のスイッチＳＣＸ２と、第３のスイッチＳＣ３と、可変容量回路ＣＣ１と、キャパシターＣＣ２とを含む。

第１のスイッチＳＣ１は、電源電圧ＶＤＤＩが入力される第１のノードＮＣ１と第２のノードＮＣ２との間に設けられる。即ち、第１のスイッチＳＣ１の一端は第１のノードＮＣ１に接続され、他端は第２のノードＮＣ２に接続される。電源電圧ＶＤＤＩは、バッファー回路７１の電源電圧であり、例えば図１７のインターフェース回路９０の電源電圧である。第１のスイッチＳＣ１は、例えばトランジスターである。

可変容量回路ＣＣ１は、第２のノードＮＣ２と接地ノードとの間に設けられる。即ち、可変容量回路ＣＣ１の一端は第２のノードＮＣ２に接続され、他端は接地ノードに接続される。可変容量回路ＣＣ１は、第２のノードＮＣ２と接地ノードとの間の容量値を可変に設定できる回路である。例えば不図示のレジスター又は不揮発性メモリーに設定された設定情報に基づいて容量値が可変に設定される。可変容量回路ＣＣ１は、キャパシターアレイと、そのキャパシターアレイの各キャパシターを第２のノードＮＣ２と接地ノードとの間に接続するか否かを切り替えるスイッチアレイと、で構成される。

第２のスイッチＳＣ２は、第２のノードＮＣ２と、ノイズ低減信号ＮＲＳが出力される第３のノードＮＣ３との間に設けられる。即ち、第２のスイッチＳＣ２の一端は第２のノードＮＣ２に接続され、他端は第３のノードＮＣ３に接続される。第２のスイッチＳＣ２は、例えばトランジスターである。

キャパシターＣＣ２は、第３のノードＮＣ３と接地ノードとの間に設けられる。即ち、キャパシターＣＣ２の一端は第３のノードＮＣ３に接続され、他端は接地ノードに接続される。

第３のスイッチＳＣ３は、第３のノードＮＣ３と接地ノードとの間に設けられる。即ち、第３のスイッチＳＣ３の一端は第３のノードＮＣ３に接続され、他端は接地ノードに接続される。第３のスイッチＳＣ３は、例えばトランジスターである。

第１、第３のスイッチＳＣ１、ＳＣ３は、デジタル信号ＤＳＩ’の論理反転信号ＸＤＳＩ’に基づいてオン又はオフに制御される。第２のスイッチＳＣ３は、デジタル信号ＤＳＩ’に基づいてオン又はオフに制御される。具体的には、デジタル信号ＤＳＩ’が第１の論理レベルの期間において、第１、第３のスイッチＳＣ１、ＳＣ３がオンであり、第２のスイッチＳＣ２がオフである。可変容量回路ＣＣ１の一端には電源電圧ＶＤＤＩが入力され、キャパシターＣＣ２の両端は接地ノードに接続されて電荷が初期化される。即ち、接地ノードの電圧がノイズ低減信号ＮＲＳとして第３のノードＮＣ３に出力される。デジタル信号ＤＳＩ’が第２の論理レベルの期間において、第１、第３のスイッチＳＣ１、ＳＣ３がオフであり、第２のスイッチＳＣ２がオンである。可変容量回路ＣＣ１の一端とキャパシターＣＣ２の一端とが接続され、電荷再分配により電源電圧ＶＤＤＩの電圧レベルが分圧される。この分圧された電圧レベルがノイズ低減信号ＮＲＳとして第３のノードＮＣ３に出力される。

図６の構成例によれば、電荷再分配により電源電圧ＶＤＤＩの電圧レベルが分圧されることで、デジタル信号ＤＳＩ’を減衰したノイズ低減信号ＮＲＳを生成できる。また、減衰のゲインを、可変容量回路ＣＣ１の容量値を設定することで、可変に設定できる。デジタル干渉により検出信号Ｓ１、Ｓ２に生じるノイズ成分の差は、例えばジャイロセンサーの機種や製造ばらつき等によって変動する。減衰のゲインを調整できることで、ノイズ低減信号ＮＲＳの信号レベルを適切に調整し、ノイズ成分をキャンセルできるようになる。

図７は、減衰回路７２の第２の詳細な構成例である。図７の減衰回路７２は、抵抗ＲＤ１と可変抵抗回路ＲＤ２とを含む。

抵抗ＲＤ１の一端は、デジタル信号ＤＳＩ’が入力されるノードＮＤ１に接続され、他端はノードＮＤ２に接続される。

可変抵抗回路ＲＤ２の一端はノードＮＤ２に接続され、他端は接地ノードに接続される。可変抵抗回路ＲＤ２は、ノードＮＤ２と接地ノードとの間の抵抗値を可変に設定できる回路である。例えば不図示のレジスター又は不揮発性メモリーに設定された設定情報に基づいて抵抗値が可変に設定される。例えば、設定情報を、回路保護の製造時に決めておく。例えば、可変抵抗回路ＲＤ２は、抵抗アレイと、その抵抗アレイの各抵抗をノードＮＤ２と接地ノードとの間に接続するか否かを切り替えるスイッチアレイと、で構成される。

抵抗ＲＤ１と可変抵抗回路ＲＤ２によりデジタル信号ＤＳＩ’の信号レベルが分圧され、その分圧されたデジタル信号ＤＳＩ’がノイズ低減信号ＮＲＳとしてノードＮＤ２に出力される。減衰のゲインは、可変抵抗回路ＲＤ２の抵抗値を設定することで、可変に設定できる。

図７の構成によれば、減衰回路７２は、抵抗分圧によりデジタル信号ＤＳＩ’の信号レベルを分圧し、その抵抗分圧の分圧比が可変である抵抗回路である。このようにすれば、デジタル信号ＤＳＩ’を減衰したノイズ低減信号ＮＲＳを抵抗分圧により生成できる。また、減衰のゲインを調整できることで、ノイズ低減信号ＮＲＳの信号レベルを適切に調整し、ノイズ成分をキャンセルできるようになる。

なお、抵抗分圧を用いた減衰回路７２の構成は図７に限定されない。例えばＲＤ１を可変抵抗回路としてもよい。或いは、ノードＮＤ１と接地ノードとの間にラダー抵抗を設け、そのラダー抵抗によって分圧された複数の電圧のうち、いずれかをスイッチ回路により選択してもよい。

図５に示すように、増幅回路６４は、第１のアンプ回路ＡＭＰＡと第２のアンプ回路ＡＭＰＢとを含む。第１のアンプ回路ＡＭＰＡは、検出信号Ｓ１、Ｓ２を増幅して第１の出力信号として出力する。第２のアンプ回路ＡＭＰＢは、第１の出力信号を増幅すると共に、ノイズ低減信号ＮＲＳを加算する。

本実施形態によれば、検出信号Ｓ１、Ｓ２を増幅した信号に対してノイズ低減信号ＮＲＳが加算される。これにより、検出信号Ｓ１、Ｓ２に含まれるノイズ成分ノイズ低減信号ＮＲＳによりキャンセルすることができる。

具体的には、第１のアンプ回路ＡＭＰＡは、検出信号Ｓ１、Ｓ２を増幅し、差動信号の関係にある第１の信号ＱＶ１及び第２の信号ＱＶ２を第１の出力信号として出力する。第２のアンプ回路ＡＭＰＢは、第１の出力信号を増幅すると共に、第１の信号ＱＶ１及び第２の信号ＱＶ２の一方に対してノイズ低減信号ＮＲＳを加算する。なお、図５では第１の信号ＱＶ１にノイズ低減信号ＮＲＳを加算しているが、第２の信号ＶＱ２にノイズ低減信号ＮＲＳを加算してもよい。

本実施形態によれば、第１の信号ＱＶ１及び第２の信号ＱＶ２の一方に対してノイズ低減信号ＮＲＳを加算することで、検出信号Ｓ１、Ｓ２に含まれるノイズ成分の振幅を同程度に調整できる。これにより、差動信号として見たときにノイズ成分をキャンセルさせることができる。

また、静電結合漏れによるノイズ振幅は非常に小さいため、デジタル信号ＤＳＩからノイズ低減信号ＮＲＳを生成する際の減衰率を非常に小さくする必要がある。即ち、ノイズ低減信号ＮＲＳ自体がノイズのようなものであって、そのような微小信号を正確に生成することは非常に難しい。この点、本実施形態によれば、第２のアンプ回路ＡＭＰＢにおいてノイズ低減信号ＮＲＳを加算することで、第１のアンプ回路ＡＭＰＡで検出信号Ｓ１、Ｓ２が増幅された後にノイズ低減信号ＮＲＳを加算できる。第１のアンプ回路ＡＭＰＡでノイズ成分も増幅されるので、その増幅後のノイズ成分に加算されるノイズ低減信号ＮＲＳの減衰率を大きくできる。即ち、第１のアンプ回路ＡＭＰＡにおいてノイズ低減信号ＮＲＳを加算する場合に比べて、ノイズ低減信号ＮＲＳの減衰率を大きくできる。これにより、ノイズ低減信号ＮＲＳを適切な振幅に調整しやすくなる。

第１のアンプ回路ＡＭＰＡは、演算増幅器ＯＰＡと、キャパシターＣＡ１、ＣＡ２と、抵抗ＲＡ１、ＲＡ２とを含む。

演算増幅器ＯＰＡの入力ノードをノードＮＳ１、ＮＳ２とする。ノードＮＳ１、ＮＳ２には、検出信号Ｓ１、Ｓ２が入力される。演算増幅器ＯＰＡの出力ノードをノードＮＱＶ１、ＮＱＶ２とする。キャパシターＣＡ１及び抵抗ＲＡ１の一端はノードＮＳ１に接続され、他端はノードＮＱＶ１に接続される。キャパシターＣＡ２及び抵抗ＲＡ２の一端はノードＮＳ２に接続され、他端はノードＮＱＶ２に接続される。第１のアンプ回路ＡＭＰＡは、電荷の信号である検出信号Ｓ１、Ｓ２を差動の電圧信号に変換する電荷電圧変換回路である。

第２のアンプ回路ＡＭＰＢは、演算増幅器ＯＰＢと、第１の入力キャパシターＣＩＢ１と、第２の入力キャパシターＣＩＢ２と、第１の帰還キャパシターＣＦＢ１と、第２の帰還キャパシターＣＦＢ２と、抵抗ＲＢ１、ＲＢ２と、キャパシター回路ＣＮＲと、を含む。

第１の入力キャパシターＣＩＢ１は、第１の信号ＱＶ１が入力されるノードＮＱＶ１と、演算増幅器ＯＰＢの第１の入力ノードＮＩＢ１との間に設けられる。即ち、第１の入力キャパシターＣＩＢ１の一端はノードＮＱＶ１に接続され、他端は第１の入力ノードＮＩＢ１に接続される。第１の帰還キャパシターＣＦＢ１は、第１の入力ノードＮＱＶ１と演算増幅器ＯＰＢの第１の出力ノードＮＡ１との間に設けられる。即ち、第１の帰還キャパシターＣＦＢ１の一端はノードＮＩＢ１に接続され、他端は第１の出力ノードＮＡ１に接続される。また抵抗ＲＢ１の一端はノードＮＩＢ１に接続され、他端は第１の出力ノードＮＡ１に接続される。

第２の入力キャパシターＣＩＢ２は、第２の信号ＱＶ２が入力されるノードＮＱＶ２と、演算増幅器ＯＰＢの第２の入力ノードＮＩＢ２との間に設けられる。即ち、第２の入力キャパシターＣＩＢ２の一端はノードＮＱＶ２に接続され、他端は第２の入力ノードＮＩＢ２に接続される。第２の帰還キャパシターＣＦＢ２は、第２の入力ノードＮＱＶ２と演算増幅器ＯＰＢの第２の出力ノードＮＡ２との間に設けられる。即ち、第２の帰還キャパシターＣＦＢ２の一端はノードＮＩＢ２に接続され、他端は第２の出力ノードＮＡ２に接続される。また抵抗ＲＢ２の一端はノードＮＩＢ２に接続され、他端は第２の出力ノードＮＡ２に接続される。

キャパシター回路ＣＮＲは、ノイズ低減信号ＮＲＳが入力されるノードＮＮＲＳと、第１の入力ノードＮＩＢ１との間に設けられる。即ち、キャパシター回路ＣＮＲの一端はノードＮＮＲＳに接続され、他端は第１の入力ノードＮＩＢ１に接続される。なお、キャパシター回路ＣＮＲは、ノードＮＮＲＳと第２の入力ノードＮＩＢ２との間に設けられてもよい。

以上の第２のアンプ回路ＡＭＰＢによれば、ノイズ低減信号ＮＲＳを第１の信号ＱＶ１に加算できる。即ち、第１の信号ＱＶ１はＣＩＢ／ＣＦＢ１のゲインで増幅され、ノイズ低減信号ＮＲＳはＣＮＲ／ＣＦＢ１のゲインで増幅される。これらの増幅された信号の加算信号が信号ＡＭＱ１として出力される。

なお、キャパシター回路ＣＮＲは、容量値が可変である可変容量回路であってもよい。

図８は、可変容量回路である場合のキャパシター回路ＣＮＲの詳細な構成例である。図８のキャパシター回路ＣＮＲは、スイッチＳＮＡ１〜ＳＮＡｍと、キャパシターＣＮ１〜ＣＮｍと、スイッチＳＮＢ１〜ＳＮＢｍと、を含む。ｍは２以上の整数である。

スイッチＳＮＡｉ、キャパシターＣＮｉ、スイッチＳＮＢｉは、直列にノードＮＮＲＳとノードＮＩＢとの間に接続される。ｉは１以上ｍ以下の整数である。スイッチＳＮＡ１〜ＳＮＡｍと、スイッチＳＮＢ１〜ＳＮＢｍは、例えば不図示のレジスター又は不揮発性メモリーに設定された設定情報に基づいてオン又はオフに設定され、ノードＮＮＲＳとノードＮＩＢとの間に接続されるキャパシターが選択される。例えば、設定情報を、回路保護の製造時に決めておく。

このようにキャパシター回路ＣＮＲを可変容量回路とすることで、第２のアンプ回路ＡＭＰＢでノイズ低減信号ＮＲＳを加算する際のゲインを調整できる。これにより、減衰回路７２における減衰のゲイン調整だけでなく、加算の際にもゲインを調整できるようになる。上述のように、ノイズ低減信号ＮＲＳによりキャンセルするノイズ成分は微小であるため、加算の際にもゲイン調整することで、より適切なゲインでノイズ低減信号ＮＲＳを加算できるようになる。

図９は、キャパシター回路ＣＮＲを構成するキャパシターの構成例である。なお、図８のキャパシターＣＮ１〜ＣＮｍの各々も同様のキャパシターで構成できる。

図９には、キャパシターが構成された配線層を、半導体基板の厚み方向に平面視したときの、配線層のレイアウト構成例を示す。キャパシターは、同一の配線層に配置される配線Ｌ１、Ｌ２を含む。配線Ｌ１、Ｌ２は、方向Ｄ１に沿って平行に配置される配線部分を有している。この平行に配置される配線部分の間に生じる寄生容量の容量値が、キャパシターの容量値となる。なお、図９の例では、方向Ｄ１に沿って平行に配置される配線部分に対して、方向Ｄ２に沿って配置される配線部分が接続されている。但し、レイアウト構成はこれに限定されず、配線Ｌ１、Ｌ２が、平行に配置される配線部分を有する構成になっていればよい。

上述のように、ノイズ低減信号ＮＲＳによりキャンセルするノイズ成分は微小であるため、第２のアンプ回路ＡＭＰＢにおいてノイズ低減信号ＮＲＳを加算する際のゲインＣＮＲ／ＣＦＢ１も非常に小さくする必要がある。本実施形態によれば、配線間の寄生容量によりキャパシター回路ＣＮＲを構成することで、ゲインＣＮＲ／ＣＦＢ１を小さくできる。

図５に示すように、ローパスフィルター８５は、抵抗ＲＬ１、ＲＬ２とキャパシターＣＬ１、ＣＬ２とを含む。

抵抗ＲＬ１の一端はノードＮＢ１に接続され、他端はノードＮＬＱ１に接続される。抵抗ＲＬ２の一端はノードＮＢ２に接続され、他端はノードＮＬＱ２に接続される。キャパシターＣＬ１の一端はノードＮＬＱ１に接続され、他端は接地ノードに接続される。キャパシターＣＬ２の一端はノードＮＬＱ２に接続され、他端は接地ノードに接続される。ローパスフィルター８５は、同期検波回路８１の出力信号を平滑化する。また、ローパスフィルター８５は、Ａ／Ｄ変換回路８２のアンチエイリアスフィルターとして機能する。図４のローパスフィルター処理の特性ＣＬＰは、ローパスフィルター８５又は処理回路１００によるデジタルフィルター処理の周波数特性である。

図１０は、本実施形態におけるデジタル干渉の低減手法を用いない場合の測定結果の例である。図１０において、横軸は、図３の読み出し周波数ｆｃｓであり、縦軸は、測定された角速度の標準偏差である。振動子１０には角速度が印加されていない状態である。図１０に示すように、読み出し周波数ｆｃｓがｆｘのとき角速度の標準偏差にピークが発生している。即ち、読み出し周波数ｆｃｓがｆｘ付近にあるときは、測定される角速度にばらつきが発生していることになる。周波数ｆｘは、図４で説明したように、ｎ×ｆｃｓ＝ｆｄｒとなるときの読み出し周波数ｆｃｓに対応している。

減衰回路７２の減衰のゲインを調整する際には、例えば、読み出し周波数をｆｃｓ＝ｆｘに設定して角速度データを読み出し、レジスター設定によって減衰のゲインを変化させながら角速度の標準偏差を取得する。そして、角速度の標準偏差が最小となる減衰のゲインを、最終的な設定値とする。

図１１は、本実施形態におけるデジタル干渉の低減手法を用いた場合の測定結果の例である。横軸、縦軸は図１０と同様である。図１１に示すように、周波数ｆｘにおけるピークが図１０に比べて低減されている。即ち、本実施形態におけるデジタル干渉の低減手法を用いることで、デジタル信号ＤＳＩによるデジタル干渉をキャンセルできることが分かる。

図１２は、デジタル干渉を発生させる信号パスの伝達関数の周波数特性例である。図１３は、デジタル干渉をキャンセルする信号パスの伝達関数の周波数特性例である。図１４は、上記２つの伝達関数の比の周波数特性例である。

デジタル干渉を発生させる信号パスは、図２の寄生容量ＣＰ１と、図５の第１のアンプ回路ＡＭＰＡと、第２のアンプ回路ＡＭＰＢとを通過するパスである。この信号パスの伝達関数のゲイン及び位相は、図１２に示す周波数特性となる。デジタル干渉をキャンセルする信号パスは、図５の信号生成回路７０と、第２のアンプ回路ＡＭＰＢとを通過するパスである。この信号パスの伝達関数のゲイン及び位相は、図１３に示す周波数特性となる。図１４に示すように、これらの伝達関数の比は、周波数帯域ＮＲＢＷにおいてゲインがほぼフラットとなり、位相がほぼゼロでフラットとなっている。これにより、周波数帯域ＮＲＢＷにおいてデジタル干渉によるノイズ成分をキャンセルできることが分かる。周波数帯域ＮＲＢＷには、少なくとも振動子１０の駆動周波数ｆｄｒが含まれるようにする。ｆｄｒの整数倍の周波数を、より高い周波数まで周波数帯域ＮＲＢＷに含めるほど、ノイズ低減効果を高くできる。

３．その他の構成例
図１５は、信号生成回路７０の第２の詳細な構成例である。図１５の信号生成回路７０は、バッファー回路７１と減衰回路７２とを含む。

バッファー回路７１は、デジタル信号ＤＳＩの反転信号を出力する第１のモードと、デジタル信号ＤＳＩの非反転信号を出力する第２のモードとを切り替え可能である。具体的には、バッファー回路７１は、インバーターＩＶ１、ＩＶ２と、スイッチＳＢＦ１、ＳＢＦ２とを含む。

インバーターＩＶ１はデジタル信号ＤＳＩの論理レベルを反転し、インバーターＩＶ２はインバーターＩＶ１の出力信号の論理レベルを反転する。スイッチＳＢＦ１の一端はインバーターＩＶ１の出力ノードに接続され、他端はバッファー回路７１の出力ノードに接続される。スイッチＳＢＦ２の一端はインバーターＩＶ２の出力ノードに接続され、他端はバッファー回路７１の出力ノードに接続される。スイッチＳＢＦ１、ＳＢＦ２は例えばトランジスターで構成される。第１のモードでは、スイッチＳＢＦ１がオンであり、スイッチＳＢＦ２がオフである。これにより、デジタル信号ＤＳＩの論理反転信号がデジタル信号ＤＳＩ’として出力される。第２のモードでは、スイッチＳＢＦ１がオフであり、スイッチＳＢＦ２がオンである。これにより、デジタル信号ＤＳＩの論理非反転信号がデジタル信号ＤＳＩ’として出力される。第１、第２のモードは、例えば不図示のレジスター又は不揮発性メモリーに設定された設定情報に基づいて設定される。

図２で説明したように、検出信号Ｓ１、Ｓ２に含まれるノイズ成分Δ１、Δ２の振幅は、静電結合漏れを生じさせる寄生容量ＣＰ１、ＣＰ２の容量値に依存している。このため、ノイズ成分Δ１の振幅の方が大きい場合、ノイズ成分Δ２の振幅の方が大きい場合のいずれも考えられる。本実施形態によれば、ノイズ低減信号ＮＲＳの反転と非反転を切り替えられることで、いずれの場合にも対応できる。例えばノイズ低減信号ＮＲＳを検出信号Ｓ１の側に加算する場合を例にとる。ノイズ成分Δ１の振幅の方が大きい場合、反転したデジタル信号ＤＳＩを減衰してノイズ低減信号ＮＲＳを生成し、ノイズ成分Δ２の振幅の方が大きい場合、非反転のデジタル信号ＤＳＩを減衰してノイズ低減信号ＮＲＳを生成する。これにより、加算後のノイズ成分の振幅を同程度にできる。

図１６は、第２のアンプ回路ＡＭＰＢの第２の詳細な構成例である。図１６では、第２のアンプ回路ＡＭＰＢは、第１のキャパシターＣＮＲ１と第１のキャパシター接続用スイッチＳＮ１と第２のキャパシターＣＮＲ２と第２のキャパシター接続用スイッチＳＮ２とを含む。

第１のキャパシターＣＮＲ１及び第１のキャパシター接続用スイッチＳＮ１は、ノイズ低減信号ＮＲＳが入力されるノードＮＮＲＳと、演算増幅器ＯＰＢの第１の入力ノードＮＩＢ１との間に直列に設けられる。具体的には、第１のキャパシターＣＮＲ１の一端がノードＮＮＲＳに接続され、他端が第１のキャパシター接続用スイッチＳＮ１の一端に接続される。第１のキャパシター接続用スイッチＳＮ１の他端は、第１の入力ノードＮＩＢ１に接続される。

第２のキャパシターＣＮＲ２及び第２のキャパシター接続用スイッチＳＮ２は、ノイズ低減信号ＮＲＳが入力されるノードＮＮＲＳと、演算増幅器ＯＰＢの第２の入力ノードＮＩＢ２との間に直列に設けられる。具体的には、第２のキャパシターＣＮＲ２の一端がノードＮＮＲＳに接続され、他端が第２のキャパシター接続用スイッチＳＮ２の一端に接続される。第２のキャパシター接続用スイッチＳＮ２の他端は、第２の入力ノードＮＩＢ２に接続される。

第１のモードでは、第１のキャパシター接続用スイッチＳＮ１がオンであり、第２のキャパシター接続用スイッチＳＮ２がオフである。一方、第２のモードでは、第１のキャパシター接続用スイッチＳＮ１がオフであり、第２のキャパシター接続用スイッチＳＮ２がオンである。第１、第２のモードは、例えば不図示のレジスター又は不揮発性メモリーに設定された設定情報に基づいて設定される。

第１、第２のキャパシターＣＮＲ１、ＣＮＲ２は、図９のＣＮＲと同様の構成である。第１、第２のキャパシター接続用スイッチＳＮ１、ＳＮ２は、例えばトランジスターで構成される。なお、ＣＮＲ１の一端とノードＮＮＲＳの間に更にスイッチが設けられてもよいし、ＣＮＲ２の一端とノードＮＮＲＳの間に更にスイッチが設けられてもよい。

本実施形態によれば、第１のモードに設定することで、検出信号Ｓ１の側にノイズ低減信号ＮＲＳを加算でき、第２のモードに設定することで、検出信号Ｓ２の側にノイズ低減信号ＮＲＳを加算できる。これにより、検出信号Ｓ１、Ｓ２に含まれるノイズ成分Δ１、Δ２のいずれの振幅が大きいかによって、検出信号Ｓ１、Ｓ２のいずれの側にノイズ低減信号ＮＲＳを加算するかを選択できる。

図１７は、回路装置３００の第２の構成例である。図１７では、回路装置３００はインターフェース回路９０と通信信号端子ＴＸＣＳ、ＴＳＣＬＫ、ＴＳＯとを含む。また信号生成回路７０は減衰回路７３、７４、７５を含み、第２のアンプ回路ＡＭＰＢはキャパシターＣＮＲＡ、ＣＮＲＢ、ＣＮＲＣを含む。

インターフェース回路９０は、ＳＰＩ方式のインターフェース処理を行う。具体的には、セレクト信号ＸＣＳ、クロック信号ＳＣＬＫ、データ信号ＳＯに基づくインターフェース処理を行う。セレクト信号ＸＣＳ、クロック信号ＳＣＬＫ、データ信号ＳＯは、通信信号とも呼ぶ。通信信号端子ＴＸＣＳはセレクト信号ＸＣＳが入力される端子であり、通信信号端子ＴＳＣＬＫはクロック信号ＳＣＬＫが入力される端子であり、通信信号端子ＴＳＯはデータ信号ＳＯを出力する端子である。

減衰回路７３は、セレクト信号ＸＣＳを減衰させ、その減衰後の信号をノイズ低減信号ＮＲＳＡとして出力する。減衰回路７４は、クロック信号ＳＣＬＫを減衰させ、その減衰後の信号をノイズ低減信号ＮＲＳＢとして出力する。減衰回路７５は、データ信号ＳＯを減衰させ、その減衰後の信号をノイズ低減信号ＮＲＳＣとして出力する。キャパシターＣＮＲＡの一端は、ノイズ低減信号ＮＲＳＡのノードＮＮＲＳＡに接続され、他端は、演算増幅器ＯＰＢの第１の入力ノードＮＩＢ１に接続される。キャパシターＣＮＲＢの一端は、ノイズ低減信号ＮＲＳＢのノードＮＮＲＳＢに接続され、他端は、演算増幅器ＯＰＢの第１の入力ノードＮＩＢ１に接続される。キャパシターＣＮＲＣの一端は、ノイズ低減信号ＮＲＳＣのノードＮＮＲＳＣに接続され、他端は、演算増幅器ＯＰＢの第１の入力ノードＮＩＢ１に接続される。

本実施形態によれば、信号生成回路７０は、第１〜第３の通信信号であるセレクト信号ＸＣＳ、クロック信号ＳＣＬＫ、データ信号ＳＯに基づいて、第１〜第３の通信信号による検出信号Ｓ１、Ｓ２のノイズを低減するノイズ低減信号ＮＲＳＡ、ＮＲＳＢ、ＮＲＳＣを生成する。増幅回路６４は、検出信号Ｓ１、Ｓ２の増幅信号とノイズ低減信号ＮＲＳＡ、ＮＲＳＢ、ＮＲＳＣとを加算処理して出力信号ＡＭＱ１、ＡＭＱ２を出力する。

これにより、第１〜第３の通信信号の各々についてノイズ低減信号を生成し、第１〜第３の通信信号の各々に起因するデジタル干渉を低減することができる。なお、上記では第１〜第３の通信信号端子を介して第１〜第３の通信信号を入力又は出力する場合を例に説明したが、これに限定されず、第１〜第ｋの通信信号端子を介して第１〜第ｋの通信信号（ｋは２以上の整数）の入力及び出力の少なくとも一方を行う場合に本発明を適用できる。

また本実施形態では、インターフェース回路９０は、Ａ／Ｄ変換回路８２のＡ／Ｄ変換データＡＤＱに基づく物理量データを、インターフェース処理において出力する。本実施形態において物理量データは角速度データＤＯＵＴである。

ジャイロセンサーから角速度データＤＯＵＴを読み出す場合、図３のように一定の周期Ｔｃｓで角速度データＤＯＵＴを読み出すことが想定される。図４等で説明したように、読み出し周波数ｆｃｓ＝１／Ｔｃｓの整数倍が振動子１０の駆動周波数ｆｄｒに近い場合、デジタル干渉により角速度の測定精度が低下するおそれがある。本実施形態によれば、通信信号からノイズ低減信号を生成し、そのノイズ低減信号を検出信号の増幅信号に加算することで、デジタル干渉を低減できる。

４．物理量測定装置、電子機器、移動体
図１８は、回路装置３００を含む物理量測定装置４００の構成例である。図１８では、物理量測定装置の一例として、角速度を検出するジャイロセンサーの構成例を示す。なお、例えば角速度、角加速度、速度、加速度、距離、圧力、音圧、磁気量又は時間等の種々の物理量を検出する物理量測定装置に、本実施形態の回路装置３００を適用可能である。

物理量測定装置４００は、振動子１０と、回路装置３００とを含む。回路装置３００は、駆動回路３０と検出回路６０とインターフェース回路９０とを含む。

駆動回路３０は、振動子１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動子１０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを同期検波回路８１に出力する同期信号出力回路５２を含む。

増幅回路３２は、振動子１０からのフィードバック信号ＤＩを増幅する。具体的には、増幅回路３２はＩ／Ｖ変換回路であり、振動子１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、演算増幅器、帰還抵抗素子、帰還キャパシターなどにより実現できる。

駆動信号出力回路５０は、増幅回路３２による増幅後の信号ＤＶに基づいて、駆動信号ＤＱを出力する。例えば駆動信号出力回路５０が、矩形波の駆動信号ＤＱを出力する場合には、駆動信号出力回路５０はコンパレーター等により実現できる。なお、駆動信号ＤＱは正弦波であってもよい。

ゲイン制御回路４０は、駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０はＡＧＣ（Auto Gain Controller）であり、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動子１０の駆動用振動部に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動子１０からのフィードバック信号ＤＩの振幅が一定になるように、即ち振動子１０の駆動用振動部の振動速度が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路４０は、増幅回路３２の出力信号ＤＶを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現できる。

同期信号出力回路５２は、増幅回路３２による増幅後の信号ＤＶを受け、同期信号ＳＹＣを検出回路６０に出力する。この同期信号出力回路５２は、正弦波の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路などにより実現できる。

検出回路６０は、増幅回路６４、信号生成回路７０、同期検波回路８１、Ａ／Ｄ変換回路８２、処理回路１００を含む。信号生成回路７０は、インターフェース回路９０が入力又は出力する通信信号に基づいてノイズ低減信号を生成する。増幅回路６４は、振動子１０からの検出信号Ｓ１、Ｓ２を受けて、電荷電圧変換や差動の信号増幅やゲイン調整などを行う。また増幅回路６４は、検出信号Ｓ１、Ｓ２の増幅信号に対してノイズ低減信号を加算処理する。同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。Ａ／Ｄ変換回路８２は、同期検波後の信号のＡ／Ｄ変換を行う。処理回路１００はＡ／Ｄ変換回路８２からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理を行う。

図１９は、回路装置３００を含む電子機器５００の構成例である。この電子機器５００は、回路装置３００を含む物理量測定装置４００と、処理部５２０とを含む。また通信部５１０、操作部５３０、表示部５４０、記憶部５５０、アンテナＡＮＴを含むことができる。

電子機器５００としては種々の機器を想定できる。例えば、ＧＰＳ内蔵時計、生体情報測定機器又は頭部装着型表示装置等のウェアラブル機器を想定できる。生体情報測定機器は、例えば脈波計、歩数計等である。或いは、スマートフォン、携帯電話機、携帯型ゲーム装置、ノートＰＣ又はタブレットＰＣ等の携帯情報端末を想定できる。或いは、コンテンツを配信するコンテンツ提供端末や、デジタルカメラ又はビデオカメラ等の映像機器や、或いは基地局又はルーター等のネットワーク関連機器などを想定できる。或いは、距離、時間、流速又は流量等の物理量を計測する計測機器や、車載機器や、ロボットなどを想定できる。車載機器は、例えば自動運転用の機器等である。

通信部５１０は、無線回路であり、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。処理部５２０は、電子機器の制御処理や、通信部５１０を介して送受信されるデータの種々のデジタル処理などを行う。この処理部５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作部５３０は、ユーザーが入力操作を行うための装置であり、操作ボタンやタッチパネルディスプレイなどにより実現できる。表示部５４０は、各種の情報を表示する装置であり、液晶や有機ＥＬなどのディスプレイにより実現できる。記憶部５５０は、データを記憶する装置であり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやＨＤＤ（ハードディスクドライブ）などにより実現できる。

図２０は、回路装置３００を含む移動体の例である。回路装置３００は、例えば、車、飛行機、バイク、自転車、ロボット、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の車載電子機器を備えて、地上や空や海上を移動する機器又は装置である。図２０は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、回路装置３００を含む物理量測定装置が組み込まれる。制御装置２０８は、この物理量測定装置により測定された物理量に基づいて種々の制御処理を行う。例えば物理量測定装置がジャイロセンサーである場合、ジャイロセンサーは車体２０７の姿勢を検出することができる。ジャイロセンサーの検出信号は制御装置２０８に供給される。制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。なお回路装置３００が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６やロボット等の移動体に設けられる種々の機器に組み込むことができる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、物理量測定装置、電子機器、移動体の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…振動子、３０…駆動回路、３２…増幅回路、４０…ゲイン制御回路、５０…駆動信号出力回路、５２…同期信号出力回路、６０…検出回路、６４…増幅回路、７０…信号生成回路、７１…バッファー回路、７２〜７５…減衰回路、８１…同期検波回路、８２…Ａ／Ｄ変換回路、８５…ローパスフィルター、９０…インターフェース回路、１００…処理回路、２０６…自動車、２０７…車体、２０８…制御装置、２０９…車輪、３００…回路装置、４００…物理量測定装置、５００…電子機器、５１０…通信部、５２０…処理部、５３０…操作部、５４０…表示部、５５０…記憶部、ＡＭＰＡ…第１のアンプ回路、ＡＭＰＢ…第２のアンプ回路、ＣＮＲ…キャパシター回路、ＤＳＩ…デジタル信号、ＮＲＳ…ノイズ低減信号、Ｓ１，Ｓ２…検出信号、ＴＤＳＩ…デジタル信号端子、ＴＳ１，ＴＳ１…検出信号端子

Claims (15)

1. 振動子からの検出信号が入力される検出信号端子と、
   デジタル信号の入力及び出力の少なくとも一方を行うデジタル信号端子と、
   前記検出信号を増幅する増幅回路と、前記増幅回路の出力信号に対して検波処理を行う同期検波回路と、を有し、前記同期検波回路の出力信号に基づいて、物理量信号を検出する検出回路と、
   前記デジタル信号に基づいて、前記検出信号のノイズを低減するノイズ低減信号を生成する信号生成回路と、
   を含み、
   前記増幅回路は、
   前記検出信号の増幅信号と前記ノイズ低減信号とを加算処理することを特徴とする回路装置。
2. 請求項１に記載の回路装置において、
   前記増幅回路は、
   前記検出信号を増幅して第１の出力信号として出力する第１のアンプ回路と、
   前記第１の出力信号を増幅すると共に、前記ノイズ低減信号を加算する第２のアンプ回路とを有することを特徴とする回路装置。
3. 請求項２に記載の回路装置において、
   前記検出信号は、第１の検出信号と第２の検出信号とを含み、
   前記第１のアンプ回路は、
   前記第１の検出信号と前記第２の検出信号を増幅し、差動信号の関係にある第１の信号及び第２の信号を前記第１の出力信号として出力し、
   前記第２のアンプ回路は、
   前記第１の出力信号を増幅すると共に、前記第１の信号及び前記第２の信号の一方に対して前記ノイズ低減信号を加算することを特徴とする回路装置。
4. 請求項３に記載の回路装置において、
   前記第２のアンプ回路は、
   演算増幅器と、
   前記第１の信号が入力されるノードと前記演算増幅器の第１の入力ノードとの間に設けられる第１の入力キャパシターと、
   前記第１の入力ノードと前記演算増幅器の第１の出力ノードとの間に設けられる第１の帰還キャパシターと、
   前記第２の信号が入力されるノードと前記演算増幅器の第２の入力ノードとの間に設けられる第２の入力キャパシターと、
   前記第２の入力ノードと前記演算増幅器の第２の出力ノードとの間に設けられる第２の帰還キャパシターと、
   前記ノイズ低減信号が入力されるノードと、前記第１の入力ノード又は前記第２の入力ノードとの間に設けられるキャパシター回路と、
   を有することを特徴とする回路装置。
5. 請求項４に記載の回路装置において、
   前記キャパシター回路は、
   容量値が可変である可変容量回路であることを特徴とする回路装置。
6. 請求項１乃至５のいずれか一項に記載の回路装置において、
   前記信号生成回路は、
   前記デジタル信号の信号レベルを減衰させ、減衰後の信号を前記ノイズ低減信号として出力する減衰回路を有することを特徴とする回路装置。
7. 請求項６に記載の回路装置において、
   前記減衰回路は、
   電源電圧が入力される第１のノードと第２のノードとの間に設けられる第１のスイッチと、
   前記第２のノードと接地ノードとの間に設けられる可変容量回路と、
   前記第２のノードと、前記ノイズ低減信号が出力される第３のノードとの間に設けられる第２のスイッチと、
   前記第３のノードと前記接地ノードとの間に設けられるキャパシターと、
   前記第３のノードと前記接地ノードとの間に設けられる第３のスイッチと、
   を有し、
   前記デジタル信号が第１論理レベルのとき、前記第１のスイッチ及び前記第３のスイッチがオンであり、且つ前記第２のスイッチがオフであり、前記デジタル信号が第２論理レベルのとき、前記第１のスイッチ及び前記第３のスイッチがオフであり、且つ前記第２のスイッチがオンであることを特徴とする回路装置。
8. 請求項６に記載の回路装置において、
   前記減衰回路は、
   抵抗分圧により前記デジタル信号の信号レベルを分圧し、前記抵抗分圧の分圧比が可変である抵抗回路であることを特徴とする回路装置。
9. 請求項６乃至８のいずれかに記載の回路装置において、
   前記信号生成回路は、
   前記デジタル信号をバッファーリングして前記減衰回路に出力するバッファー回路を有し、
   前記バッファー回路は、
   前記デジタル信号の反転信号を出力する第１のモードと、前記デジタル信号の非反転信号を出力する第２のモードとを切り替え可能であることを特徴とする回路装置。
10. 請求項３に記載の回路装置において、
    前記第２のアンプ回路は、
    演算増幅器と、
    前記第１の信号が入力されるノードと前記演算増幅器の第１の入力ノードとの間に設けられる第１の入力キャパシターと、
    前記第１の入力ノードと前記演算増幅器の第１の出力ノードとの間に設けられる第１の帰還キャパシターと、
    前記第２の信号が入力されるノードと前記演算増幅器の第２の入力ノードとの間に設けられる第２の入力キャパシターと、
    前記第２の入力ノードと前記演算増幅器の第２の出力ノードとの間に設けられる第２の帰還キャパシターと、
    前記ノイズ低減信号が入力されるノードと、前記第１の入力ノードとの間に直列に設けられる第１のキャパシター及び第１のキャパシター接続用スイッチと、
    前記ノイズ低減信号が入力される前記ノードと、前記第２の入力ノードとの間に直列に設けられる第２のキャパシター及び第２のキャパシター接続用スイッチと、
    を有することを特徴とする回路装置。
11. 振動子からの検出信号が入力される検出信号端子と、
    第１〜第ｋの通信信号（ｋは２以上の整数）の入力及び出力の少なくとも一方を行う第１〜第ｋの通信信号端子と、
    前記第１〜第ｋの通信信号に基づいてインターフェース処理を行うインターフェース回路と、
    前記検出信号を増幅する増幅回路と、前記増幅回路の出力信号に対して検波処理を行う同期検波回路と、を有し、前記同期検波回路の出力信号に基づいて、物理量信号を検出する検出回路と、
    前記第１〜第ｋの通信信号に基づいて、前記検出信号のノイズを低減するノイズ低減信号を生成する信号生成回路と、
    を含み、
    前記増幅回路は、
    前記検出信号の増幅信号と前記ノイズ低減信号とを加算処理することを特徴とする回路装置。
12. 請求項１１に記載の回路装置において、
    前記検出回路は、
    前記同期検波回路の出力信号をローパスフィルター処理するローパスフィルターと、
    前記ローパスフィルターの出力信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、
    を有し、
    前記インターフェース回路は、
    前記Ａ／Ｄ変換回路のＡ／Ｄ変換データに基づく物理量データを、前記インターフェース処理において出力することを特徴とする回路装置。
13. 請求項１乃至１２のいずれか一項に記載の回路装置と、
    前記振動子と、
    を含むことを特徴とする物理量測定装置。
14. 請求項１乃至１２のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
15. 請求項１乃至１２のいずれか一項に記載の回路装置を含むことを特徴とする移動体。