JP2019175308A - 回路装置、電子機器及びケーブルハーネス - Google Patents

Abstract

【課題】ＵＳＢの信号の信号特性の劣化を改善しながらバススイッチ回路のオン抵抗に起因する問題の発生を防止できる回路装置等の提供。【解決手段】回路装置１０は、第１、第２物理層回路１１、１２と、ＵＳＢ規格の第１バスＢＳ１と第２バスＢＳ２の間の接続を第１期間においてオンにし第２期間においてオンにするバススイッチ回路４０と、第１バスＢＳ１、第１、第２物理層回路１１、１２、第２バスＢＳ２の転送経路でのパケットの転送処理を第２期間において行う処理回路２０を含む。第２物理層回路１２は、第１物理層回路１１により第１バスＢＳ１においてホストチャープＫ／Ｊが検出されたときに、バススイッチ回路４０での第１バスＢＳ１と第２バスＢＳ２の接続がオフの状態で、第２バスＢＳ２に対してホストチャープＫ／Ｊを出力する。【選択図】図２

Description

本発明は、回路装置、電子機器及びケーブルハーネス等に関する。

従来より、ＵＳＢ（Universal Serial Bus）のデータ転送制御を実現する回路装置が知られている。このような回路装置の従来技術としては例えば特許文献１、２に開示される技術がある。例えば特許文献１には、ＨＳ（High Speed）モード用の送信回路の電流源のイネーブル制御信号を、パケットの送信開始タイミングの前のタイミングでアクティブにする技術が開示されている。特許文献２には、ＨＳモードからＦＳ（Full Speed）モードに切り替わった場合に、ＨＳモード用の高速クロックを生成するＰＬＬの自走動作をディスエーブルにする技術が開示されている。

特開２００６−１３５３９７号公報 特開２００２−１４１９１１号公報

ＵＳＢでは、ＨＳモード用の送信回路が物理層回路に設けられる。しかしながら、ＨＳモード用の送信回路の送信信号の信号経路には、寄生容量や寄生抵抗が存在するため、この寄生容量や寄生抵抗が原因となって、送信信号の信号特性が劣化してしまうという問題がある。このような問題を解決するために、ＵＳＢのホストとデバイスの間に、信号特性を改善する回路装置を設ける手法が考えられる。しかしながら、この回路装置に設けられるバイパス用のスイッチ回路のオン抵抗が高いと、このオン抵抗が原因でＵＳＢのチャープ信号の電圧が変動してしまうなどの問題が発生する。

本発明の一態様は、ＵＳＢ規格の第１バスが接続される第１物理層回路と、前記ＵＳＢ規格の第２バスが接続される第２物理層回路と、一端が前記第１バスに接続され、他端が前記第２バスに接続され、前記第１バスと前記第２バスとの間の接続を、第１期間においてオンにし、第２期間においてオフにするバススイッチ回路と、前記第１バスから前記第１物理層回路を介して受信したパケットを前記第２物理層回路を介して前記第２バスに送信し、前記第２バスから前記第２物理層回路を介して受信したパケットを前記第１物理層回路を介して前記第１バスに送信する転送処理を、前記第２期間において行う処理回路と、を含み、前記第２物理層回路は、前記第１物理層回路により前記第１バスにおいてホストチャープＫ／Ｊが検出されたときに、前記バススイッチ回路での前記第１バスと前記第２バスの接続がオフの状態で、前記第２バスに対してホストチャープＫ／Ｊを出力する回路装置に関係する。

また本発明の一態様では、前記第１物理層回路は、前記第２物理層回路により前記第２バスにおいてＨＳターミネーションが検出された場合に、前記第１物理層回路によるＨＳターミネーションをオンにしてもよい。

また本発明の一態様では、前記第１物理層回路は、前記第１物理層回路による前記ＨＳターミネーションがオフの状態で、前記第１バスにおける前記ホストチャープＫ／Ｊを検出し、前記第２物理層回路により前記第２バスにおいて前記ＨＳターミネーションが検出された場合に、前記第１物理層回路による前記ＨＳターミネーションをオンにしてもよい。

また本発明の一態様では、前記第１物理層回路は、前記第２バスにおいてデバイスチャープＫが検出されたときに、前記バススイッチ回路での前記第１バスと前記第２バスの接続がオフの状態で、前記第１バスに対してデバイスチャープＫを出力してもよい。

また本発明の一態様では、前記バススイッチ回路での電流検出を行う検出回路を含み、前記第１物理層回路は、ＵＳＢのバスリセット後に前記第２バスから前記バススイッチ回路を介して前記第１バスに電流が流れたことが、前記検出回路により検出されたときに、前記第１バスに対して前記デバイスチャープＫを出力してもよい。

また本発明の一態様では、前記第２バスから前記バススイッチ回路を介して前記第１バスに電流が流れたことが、前記検出回路により検出されたときに、前記バススイッチ回路は、前記第１バスと前記第２バスの接続をオンからオフにし、前記第２物理層回路は、前記第２物理層回路によるＨＳターミネーションをオンにしてもよい。

また本発明の一態様では、前記検出回路は、前記バスリセット後に前記第２バスから前記バススイッチ回路を介して前記第１バスに電流が流れたときに、前記第１バスがアップストリーム側のバスであり、前記第２バスがダウンストリーム側のバスであると検出し、前記バスリセット後に前記第１バスから前記バススイッチ回路を介して前記第２バスに電流が流れたときに、前記第１バスがダウンストリーム側のバスであり、前記第２バスがアップストリーム側のバスであると検出してもよい。

また本発明の一態様では、前記第１物理層回路は、前記第２バスにおいて前記デバイスチャープＫの出力の停止が検出されたときに、前記第１バスに対する前記デイバスチャープＫの出力を停止してもよい。

また本発明の一態様では、前記第２物理層回路は、前記第２バスでの前記デバイスチャープＫの停止の後に、前記第１物理層回路により前記第１バスにおいて前記ホストチャープＫ／Ｊが検出されたときに、前記第２バスに対して前記ホストチャープＫ／Ｊを出力してもよい。

また本発明の一態様は、ＵＳＢ規格の第１バスが接続される第１物理層回路と、前記ＵＳＢ規格の第２バスが接続される第２物理層回路と、一端が前記第１バスに接続され、他端が前記第２バスに接続され、前記第１バスと前記第２バスとの間の接続を、第１期間においてオンにし、第２期間においてオフにするバススイッチ回路と、前記第１バスから前記第１物理層回路を介して受信したパケットを前記第２物理層回路を介して前記第２バスに送信し、前記第２バスから前記第２物理層回路を介して受信したパケットを前記第１物理層回路を介して前記第１バスに送信する転送処理を、前記第２期間において行う処理回路と、ＵＳＢのバスリセット後に前記第２バスから前記バススイッチ回路を介して前記第１バスに電流が流れたときに、前記第１バスがアップストリーム側のバスであり、前記第２バスがダウンストリーム側のバスであると検出し、前記バスリセット後に前記第１バスから前記バススイッチ回路を介して前記第２バスに電流が流れたときに、前記第１バスがダウンストリーム側のバスであり、前記第２バスがアップストリーム側のバスであると検出する検出回路と、を含む回路装置に関係する。

また本発明の一態様では、Ｌ前記第１物理層回路は、前記バスリセット後に前記第２バスから前記バススイッチ回路を介して前記第１バスに電流が流れたことが、前記検出回路により検出されたときに、前記第１バスに対してデバイスチャープＫを出力してもよい。

また本発明の一態様では、前記第２物理層回路は、前記第１物理層回路により前記第１バスにおいてホストチャープＫ／Ｊが検出されたときに、前前記第２バスに対してホストチャープＫ／Ｊを出力してもよい。

また本発明の他の態様は、上記に記載の前記回路装置と、前記第１バスに接続される処理装置と、を含む電子機器に関係する。

また本発明の他の態様は、上記に記載の前記回路装置と、ケーブルと、を含むケーブルハーネスに関係する。

送信信号の信号特性の劣化の問題についての説明図。 本実施形態の回路装置の構成例。 回路装置の詳細な構成例。 回路装置の具体的な構成例。 回路装置の動作説明図。 回路装置の動作説明図。 物理層回路の構成例。 ＨＳドライバーの構成例。 オン抵抗を原因とする信号特性の劣化についての説明図。 ＵＳＢのＦＳからＨＳへの移行シーケンスを説明する信号波形図。 デバイスチャープＫの説明図。 ホストチャープＫ／Ｊの説明図。 ホストチャープＫ／Ｊの説明図。 回路装置の詳細な動作を説明する信号波形図。 ＦＳからＨＳへの移行シーケンスでの本実施形態の詳細な動作説明図。 ＦＳからＨＳへの移行シーケンスでの本実施形態の詳細な動作説明図。 ＦＳからＨＳへの移行シーケンスでの本実施形態の詳細な動作説明図。 ＦＳからＨＳへの移行シーケンスでの本実施形態の詳細な動作説明図。 ＦＳからＨＳへの移行シーケンスでの本実施形態の詳細な動作説明図。 ＦＳからＨＳへの移行シーケンスでの本実施形態の詳細な動作説明図。 ＨＳのリセット時の本実施形態の動作シーケンを説明する信号波形図。 ＨＳのサスペンド時の本実施形態の動作シーケンを説明する信号波形図。 電子機器の構成例。 ケーブルハーネスの構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．送信信号の信号特性
図１を用いてＵＳＢでの送信信号の信号特性の劣化を説明する。図１は車載の電子機器のシステムの一例を示すものであり、ホストであるメインコントローラー２００にはＵＳＢ−ＨＵＢ２１０が接続される。例えばＵＳＢ−ＨＵＢ２１０のアップストリームポートがメインコントローラー２００に接続され、ダウンストリームポートには、ＳＤ２１１、ＢＴ２１２、ＤＳＲＣ２１３（Dedicated Short Range Communications）などのデバイスが接続される。ＳＤ２１１はＳＤカードの機器であり、ＢＴ２１２はブルートゥース（登録商標）の機器である。またケーブル２２４を有するケーブルハーネス２２０のＵＳＢレセプタクル２２６には、スマートフォンなどの携帯型端末装置２５０が接続される。メインコントローラー２００とＵＳＢレセプタクル２２６の間には、充電回路２２１、静電気保護回路２２２、短絡保護回路２２３などが設けられている。

図１では、ケーブル２２４は車内において例えば内装を避けて配線されるため、ケーブル長が非常に長くなり、寄生容量等が生じる。また充電回路２２１、静電気保護回路２２２、短絡保護回路２２３などの回路に起因する寄生容量等も生じる。これらの寄生容量等が原因となって、メインコントローラー２００が有するＵＳＢのＨＳの送信信号の信号特性が劣化する。一方、ＵＳＢの認証テストにおいては送信信号の波形がアイパターンの禁止領域と重ならないようにすることが要求される。ところが図１において車内で引き回されるケーブル２２４が長くなることなどにより、送信信号の信号品質が悪化すると、適正な信号転送を実現できなくなり、アイパターンのニアエンドの認証テストなどをパスできないなどの問題が生じる。

２．回路装置の構成例
図２に本実施形態の回路装置１０の構成例を示す。回路装置１０は、第１物理層回路１１と、第２物理層回路１２と、処理回路２０と、バススイッチ回路４０を含む。なお回路装置１０は図２の構成には限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

第１物理層回路１１にはＵＳＢ規格の第１バスＢＳ１が接続される。第２物理層回路１２にはＵＳＢ規格の第２バスＢＳ２が接続される。第１、第２物理層回路１１、１２の各々は、物理層のアナログ回路により構成される。物理層のアナログ回路は、例えばＨＳ、ＦＳ用の送信回路であるドライバー、ＨＳ、ＦＳ用の受信回路であるレシーバー、各種の検出回路、プルアップ抵抗回路などである。なお、ＵＳＢを介して受信したシリアルデータをパラレルデータに変換するシリアル／パラレル変換回路や、パラレルデータをシリアルデータに変換するパラレル／シリアル変換回路や、エラスティックバッファーや、ＮＲＺＩ回路などのリンク層に相当する回路は、処理回路２０に含まれる。ＵＳＢのトランシーバマクロセルのうちのリンク層等に相当する回路は処理回路２０に含まれ、送信回路、受信回路、検出回路等のアナログ回路が第１、第２物理層回路１１、１２に含まれる。

第１バスＢＳ１は例えばホスト側が接続されるバスであり、第２バスＢＳ２は例えばデバイス側が接続されるバスである。但し本実施形態はこのような接続構成に限定されるものではない。第１バスＢＳ１、第２バスＢＳ２は、差動信号を構成する第１、第２信号である信号ＤＰ（DataPlus）、信号ＤＭ（DataMinus）の信号線を含むＵＳＢ規格のバスである。第１バスＢＳ１、第２バスＢＳ２は電源ＶＢＵＳ、ＧＮＤの信号線を含むことができる。ＵＳＢ規格は広義には所与のデータ転送の規格である。

バススイッチ回路４０は、一端が第１バスＢＳ１に接続され、他端が第２バスＢＳ２に接続される。そして第１バスＢＳ１と第２バスＢＳ２との間の接続をオン又はオフにする。即ち、第１バスＢＳ１と第２バスＢＳ２を電気的に接続したり、電気的に非接続にする。第１バスＢＳ１と第２バスＢＳ２との間の接続をオン又はオフにするとは、例えば第１バスＢＳ１のＤＰ、ＤＭの信号線と第２バスＢＳ２のＤＰ、ＤＭの信号線の間に設けられるスイッチ素子などをオン又はオフにすることである。また本実施形態における回路間の接続やバス又は信号線と回路との接続は、電気的な接続である。電気的な接続とは、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は例えば信号線や能動素子等を介した接続であってもよい。

具体的には後述の図５に示すように、バススイッチ回路４０は、第１バスＢＳ１と第２バスＢＳ２との間の接続を、第１期間Ｔ１においてオンにする。即ち、バススイッチ回路４０は、第１バスＢＳ１と第２バスＢＳ２との間に設けられるスイッチ素子を有し、第１期間Ｔ１において、当該スイッチ素子がオンになる。これにより、第１バスＢＳ１に接続されるメインコントローラー２００と第２バスＢＳ２に接続されるペリフェラルデバイス２６０とが、ＵＳＢのバスにより直接にＵＳＢの信号転送を行うことが可能になる。なおスイッチ素子としては例えば信号ＤＰ用のスイッチ素子と信号ＤＭ用のスイッチ素子が設けられる。またメインコントローラー２００、ペリフェラルデバイス２６０は広義には第１装置、第２装置である。また後述の図６に示すように、バススイッチ回路４０は、第１バスＢＳ１と第２バスＢＳ２との間の接続を、第２期間Ｔ２においてオフにする。即ち、第２期間Ｔ２において、第１バスＢＳ１と第２バスＢＳ２との間に設けられるスイッチ素子がオフになる。処理回路２０は、この第２期間Ｔ２において、下述する転送処理を行うことになる。

処理回路２０は、転送処理や各種の制御処理を行う回路であり、ゲートアレイなどの自動配置配線によるロジック回路などにより実現できる。なお処理回路２０をＣＰＵ、ＭＰＵ等のプロセッサーにより実現してもよい。そして処理回路２０は、第１バスＢＳ１から第１物理層回路１１を介して受信したパケットを第２物理層回路１２を介して第２バスＢＳ２に送信し、第２バスＢＳ２から第２物理層回路１２を介して受信したパケットを第１物理層回路１１を介して第１バスＢＳ１に送信する転送処理を、第２期間Ｔ２において行う。例えば少なくとも第２期間Ｔ２の一部において当該転送処理を行う。例えば第１バスＢＳ１側から第２バスＢＳ２側に、或いは第２バスＢＳ２側から第１バスＢＳ１側に、パケットフォーマットを変更することなくパケットを転送する。このとき処理回路２０は、当該転送処理において、所定の信号処理を行う。所定の信号処理は、パケット転送のための信号処理であり、受信したパケットのリピートパケットを転送するための信号処理である。例えば処理回路２０は、所定の信号処理として、所定パケットのビットの再同期化処理を行う。例えばパケットの受信の際には、回路装置１０で生成されたクロック信号に基づいてパケットの各ビットをサンプリングする。パケットの送信の際には、回路装置１０で生成されたクロック信号に同期してパケットの各ビットを送信する。処理回路２０を経由した図６の転送経路ＴＲ２でパケット転送を行う際に、処理回路２０が所定の信号処理を行うことで、ＵＳＢの送信信号の信号特性の劣化を改善した高品質な信号転送を実現できるようになる。

そして本実施形態では第２物理層回路１２は、第１物理層回路１１により第１バスＢＳ１においてホストチャープＫ／Ｊが検出されたときに、バススイッチ回路４０での第１バスＢＳ１と第２バスＢＳ２の接続がオフの状態で、第２バスＢＳ２に対してホストチャープＫ／Ｊを出力する。即ち、ホスト２が第１バスＢＳ１に対してホストチャープＫ／Ｊを出力すると、第１物理層回路１１が、このホストチャープＫ／Ｊを検出する。するとバススイッチ回路４０での接続がオフの状態で、第２物理層回路１２は、第１バスＢＳ１で検出されたホストチャープＫ／Ｊのリピート信号であるホストチャープＫ／Ｊを、第２バスＢＳ２に出力する。このホストチャープＫ／Ｊの出力は、第２物理層回路１２のＨＳドライバーにより行われる。なお本実施形態では、第１バスＢＳ１側のポートを、ＩＮＴポートであるポートＰＴ１と記載し、第２バスＢＳ２側のポートを、ＥＸＴポートであるポートＰＴ２と記載する。

本実施形態によれば、ホスト２が第１バスＢＳ１に対してホストチャープＫ／Ｊを出力した場合に、バススイッチ回路４０での第１バスＢＳ１と第２バスＢＳ２の接続がオフになっているため、このホストチャープＫ／Ｊは第２バスＢＳ２には伝わらない。そしてホスト２に代わって、第２物理層回路１２が、ホストチャープＫ／Ｊを第２バスＢＳ２に出力する。これによりデバイス４は、あたかもホスト２がホストチャープＫ／Ｊを出力したかのように認識するようになり、ホスト２からのホストチャープＫ／Ｊをデバイス４に対して適切に伝達して、デバイス４をＨＳモードに移行させることが可能になる。

そして本実施形態では、ホスト２が出力したホストチャープＫ／Ｊは、バススイッチ回路４０の経路を通過しないため、後述の図１２、図１３で説明するような問題が発生するのを防止できる。即ち、バススイッチ回路４０のオン抵抗が原因となって、チャープ信号がＵＳＢの認証規格の電圧範囲を逸脱してしまったり、ホストチャープＫ／Ｊの信号電圧のバランスが大きく崩れてしまうような問題の発生を防止できる。

なお、回路装置１０がＨＳモードに移行した後は、図６に示すように、第１物理層回路１１、処理回路２０、第２物理層回路１２を介した転送経路ＴＲ２でのパケット転送が行われる。こうすることでＵＳＢの送信信号の信号特性の劣化を改善した高品質な信号転送を実現できる。

また本実施形態では、第１物理層回路１１は、第２物理層回路１２により第２バスＢＳ２においてＨＳターミネーションが検出された場合に、第１物理層回路１１によるＨＳターミネーションをオンにする。即ち、第２物理層回路１２が、ホスト２が出力するホストチャープＫ／Ｊをリピートして、第２バスＢＳ２に対して出力すると、デバイス４が、このホストチャープＫ／Ｊを検出する。そして後述の図１４のタイミングｔ７に示すように、ホストチャープＫ／Ｊを検出したデバイス４は、ＦＳドライバーをオンにしてＨＳターミネーションをオンにする。これによりチャープ信号の信号振幅が例えば８００ｍＶから４００ｍＶに低下する。すると第２物理層回路１２は、このチャープ信号の信号振幅の低下を検出することで、第２バスＢＳ２でのＨＳターミネーションを検出する。即ち、第２バスＢＳ２に接続されるデバイス４がＨＳターミネーションをオンにしたことを検出する。本実施形態では、このように第２バスＢＳ２においてＨＳターミネーションが検出されると、第１物理層回路１１によるＨＳターミネーションがオンになる。即ち第１物理層回路１１がＦＳドライバーをオンにして、ＨＳターミネーションをオンにする。例えばＦＳドライバーの出力ノードに接続される抵抗を終端抵抗として機能させて、ＨＳターミネーションをオンにする。これによりホスト２は、あたかもデバイス４がＨＳターミネーションをオンにしたかのように認識するようになり、ホスト２をＨＳモードに適正に移行させることが可能になる。

また第１物理層回路１１は、第１物理層回路１１によるＨＳターミネーションがオフの状態で、第１バスＢＳ１におけるホストチャープＫ／Ｊを検出する。即ちホスト２が第１バスＢＳ１に対して出力したホストチャープＫ／Ｊを検出する。そして第１物理層回路１１は、第２物理層回路１２により第２バスＢＳ２においてＨＳターミネーションが検出された場合に、第１物理層回路１１によるＨＳターミネーションをオンにする。即ち、第１物理層回路１１によるＨＳターミネーションがオフの状態で、第１バスＢＳ１におけるホストチャープＫ／Ｊが検出されると、第２物理層回路１２は、リピート信号であるホストチャープＫ／Ｊを第２バスＢＳ２に対して出力する。そして、ホストチャープＫ／Ｊを検出したデバイス４がＨＳターミネーションをオンにすると、この第２バスＢＳ２でのＨＳターミネーションを、第２物理層回路１２が検出し、第１物理層回路１１がＨＳターミネーションをオンにする。これにより第１バスＢＳ１でのチャープ信号の信号振幅も例えば８００ｍＶから４００ｍＶに低下するようになる。従って、ＨＳターミネーションがオフの状態でのホスト２からデバイス４へのホストチャープＫ／Ｊの伝達と、ＨＳターミネーションがオンの状態でのホスト２からデバイス４へのホストチャープＫ／Ｊの伝達の両方を、実現できるようになる。

また第１物理層回路１１は、第２バスＢＳ２においてデバイスチャープＫが検出されたときに、バススイッチ回路４０での第１バスＢＳ１と第２バスＢＳ２の接続がオフの状態で、第１バスＢＳ１に対してデバイスチャープＫを出力する。

例えばケーブルアタッチにより、ＦＳモードになると、ホスト２はＦＳドライバーをオンにして、リセットを開始する。このとき、バススイッチ回路４０での第１バスＢＳ１と第２バスＢＳ２の接続はオンになっており、デバイス４は、オンになったバススイッチ回路４０を介して、ホスト２が出力したＳＥ０を検出する。これによりデバイス４が、第２バスＢＳ２に対してデバイスチャープＫを出力する。すると、回路装置１０は、デバイス４が第２バスＢＳ２に対して出力したデバイスチャープＫを検出する。例えば後述する図３の検出回路７０がデバイスチャープＫを検出する。或いは第２物理層回路１２がデバイスチャープＫを検出するようにしてもよい。このように第２バスＢＳ２においてデバイスチャープＫが検出されると、バススイッチ回路４０は、第１バスＢＳ１と第２バスＢＳ２の接続をオンからオフに切り替える。そして、このようにバススイッチ回路４０での第１バスＢＳ１と第２バスＢＳ２の接続がオフの状態において、第１物理層回路１１は、第１バスＢＳ１に対してデバイスチャープＫを出力する。このようにすることで、ホスト２は、あたかもデバイス４がデバイスチャープＫを出力したかのように認識するようになり、チャープアイドルへの移行後に、ホストチャープＫ／Ｊを出力するようになる。従って、ＦＳモードからＨＳモードに移行するためのホストチャープＫ／Ｊを、ホスト２に適正に出力させることが可能になる。そして本実施形態では、デバイス４が出力したデバイスチャープＫは、バススイッチ回路４０の経路を通過しないため、後述の図１１で説明するような問題が発生するのを防止できる。即ち、バススイッチ回路４０のオン抵抗等が原因となって、デバイス４のＨＳドライバーの定電流回路の動作範囲のマージンが減少するなどの問題を解消できる。

また第２バスＢＳ２においてデバイスチャープＫが検出されたときに、バススイッチ回路４０は、第１バスＢＳ１と第２バスＢＳ２の接続をオンからオフにし、第２物理層回路１２は、第２物理層回路１２によるＨＳターミネーションをオンにする。このようにバススイッチ回路４０での接続をオフにすることで、デバイス４が第２バスＢＳ２に出力したデバイスチャープＫは、バススイッチ回路４０を介した経路では第１バスＢＳ１に伝わらないようになる。また第２物理層回路１２によるＨＳターミネーションをオンにすることで、デバイス４のＨＳドライバーからの電流が、第２物理層回路１２の終端抵抗に流れるようになり、デバイス４による適正なデバイスチャープＫの出力を実現できるようになる。

また第１物理層回路１１は、第２バスＢＳ２においてデバイスチャープＫの出力の停止が検出されたときに、第１バスＢＳ１に対するデイバスチャープＫの出力を停止する。例えばデバイス４がデバイスチャープＫの出力を停止すると、第２物理層回路１２が、このデバイスチャープＫの出力の停止を検出する。そして、第２バスＢＳ２でのデバイスチャープＫの出力の停止が検出されると、第１物理層回路１１は、第１バスＢＳ１にリピート出力していたデバイスチャープＫの出力も停止する。このようにすることで、デバイス４によるデバイスチャープＫの出力の停止に連動して、第１物理層回路１１によるデバイスチャープＫの出力も停止できるようになる。これにより、ホスト２によるホストチャープＫ／Ｊの出力を待つ状態であるチャープアイドル状態に移行できる。

また第２物理層回路１２は、第２バスＢＳ２でのデバイスチャープＫの停止の後に、第１物理層回路１１により第１バスＢＳ１においてホストチャープＫ／Ｊが検出されたときに、第２バスＢＳ２に対してホストチャープＫ／Ｊを出力する。例えば上述したように、デバイス４による第２バスＢＳ２へのデバイスチャープＫの出力が停止すると、これに連動して、第１物理層回路１１による第１バスＢＳ１へのデバイスチャープＫの出力も停止して、ＵＳＢのチャープアイドル状態に移行する。そして、このチャープアイドル状態において、ホスト２は第１バスＢＳ１に対してホストチャープＫ／Ｊを出力し、第１物理層回路１１が、ホストチャープＫ／Ｊを検出すると、第２物理層回路１２が、そのリピート信号であるホストチャープＫ／Ｊを、第２バスＢＳ２に対して出力する。これによりデバイス４は、あたかも自身が出力したデバイスチャープＫに対する応答としてホスト２がホストチャープＫ／Ｊを出力してきたように認識するようになり、ホスト２とデバイス４との間でのチャープ信号の適正なハンドシェークを実現できるようになる。

図３に回路装置１０の詳細な構成例を示す。図３では、回路装置１０はバスモニター回路３０を含む。またバススイッチ回路４０は、第１スイッチ回路４１と第２スイッチ回路４２を含む。バスモニター回路３０は、第１バスＢＳ１と第２バスＢＳ２のモニター動作を行う。例えば第１バスＢＳ１、第２バスＢＳ２の少なくとも一方の状態を監視するモニター動作を行う。具体的にはバスモニター回路３０は第１、第２物理層回路１１、１２を用いて第１バスＢＳ１、第２バスＢＳ２のモニター動作を行う。即ち、第１物理層回路１１からの信号や第２物理層回路１２からの信号に基づいて、第１バスＢＳ１や第２バスＢＳ２の状態を監視するモニター動作を行う。そしてバススイッチ回路４０は、バスモニター回路３０でのモニター結果に基づいて、第１バスＢＳ１と第２バスＢＳ２の間の接続をオン又はオフにする。例えばバススイッチ回路４０は、バスモニター回路３０でのモニター結果に基づいて、第１バスＢＳ１と第２バスＢＳ２の間の接続を第１期間Ｔ１においてオンにし、第２期間Ｔ２においてオフにする。そして処理回路２０は、第２期間Ｔ２において図６に示す転送処理を行う。これにより、パケットのビットの再同期化処理等の所定の信号処理が、処理回路２０により実行される。即ちパケットのリピート処理が実行される。これによりＵＳＢの送信信号の信号特性の劣化を改善した高品質な信号転送を実現できる。

また図３では、第１物理層回路１１は第１のＨＳドライバーＨＳＤ１を含み、第２物理層回路１２は第２のＨＳドライバーＨＳＤ２を含む。なお説明の簡素化のために第１のＨＳドライバーＨＳＤ１、第２のＨＳドライバーＨＳＤ２を、適宜、単にＨＳドライバーＨＳＤ１、ＨＳドライバーＨＳＤ２と記載する。ＨＳドライバーＨＳＤ１、ＨＳＤ２は、ＨＳモード用の送信回路であり、電流駆動によりＵＳＢのＤＰ信号線、ＤＭ信号線を駆動する。ＨＳドライバーＨＳＤ１、ＨＳＤ２は、一端が定電流回路に接続され、他端がＤＰ信号線、ＤＭ信号線の各々に接続される第１スイッチ素子、第２スイッチ素子を含む。また一端が定電流回路に接続され、他端がＶＳＳ線に接続される第３スイッチ素子を含んでもよい。

また図３の回路装置１０は、バススイッチ回路４０での電流検出を行う検出回路７０を含む。検出回路７０は、例えば第１バスＢＳ１、第２バスＢＳ２のどちらがアップストリーム側のバスであり、第１バスＢＳ１、第２バスＢＳ２のどちらがダウンストリーム側のバスであるかを検出する。即ち検出回路７０は、第１バスＢＳ１側のポートＰＴ１がアップストリームポートであり、第２バスＢＳ２側のポートＰＴ２がダウンストリームポートであるのか、或いはポートＰＴ１がダウンストリームポートであり、ポートＰＴ２がアップストリームポートであるのかを検出する。また検出回路７０は、ＵＳＢのバスリセット後にバススイッチ回路４０での電流検出を行うことで、デバイスチャープＫの検出を行う。

具体的には検出回路７０は、ＵＳＢのバスリセット後に第２バスＢＳ２からバススイッチ回路４０を介して第１バスＢＳ１に電流が流れたときに、第１バスＢＳ１がアップストリーム側のバスであり、第２バスＢＳ２がダウンストリーム側のバスであると検出する。即ち、この場合には、ダウンストリーム側の装置により第２バスＢＳ２に対してデバイスチャープＫが出力され、このデバイスチャープＫにより、第２バスＢＳ２からバススイッチ回路４０を介して第１バスＢＳ１に電流が流れたと考えられるからである。一方、検出回路７０は、ＵＳＢのバスリセット後に第１バスＢＳ１からバススイッチ回路４０を介して第２バスＢＳ２に電流が流れたときに、第１バスＢＳ１がダウンストリーム側のバスであり、第２バスＢＳ２がアップストリーム側のバスであると検出する。即ち、この場合には、ダウンストリーム側の装置により第１バスＢＳ１に対してデバイスチャープＫが出力され、このデバイスチャープＫにより、第１バスＢＳ１からバススイッチ回路４０を介して第２バスＢＳ２に電流が流れたと考えられるからである。

このように図３の回路装置１０は、第１物理層回路１１、処理回路２０、第２物理層回路１２、及びバススイッチ回路４０に加えて、検出回路７０が設けられることで、ＰＴ１、ＰＴ２のどちらのポートがアップストリームポートであり、ダウンストリームポートであるのかを検出できるようになる。従って、アップストリームポート、ダウンストリームポートの適正なポート検出を行った後に、図５、図６に示すような転送経路ＴＲ１、ＴＲ２での信号転送やパケット転送を実行できるようになり、ＵＳＢの適正な信号転送を実現できるようになる。

例えば図３において、バススイッチ回路４０の第１バスＢＳ１側のノードをＮ１とし、バススイッチ回路４０の第２バスＢＳ２側のノードをＮ２とする。この場合に検出回路７０は、ノードＮ１の電圧ＶＮ１とノードＮ２の電圧ＶＮ２の電圧差ＶＤＦ＝ＶＮ１−ＶＮ２の正負の極性に基づいて、アップストリームポートやダウンストリームポートの検出処理を行う。なお図３では検出回路７０がバススイッチ回路４０の両端の電圧差を検出しているが、第１スイッチ回路４１の両端の電圧差を検出したり、第２スイッチ回路４２の両端の電圧差を検出してもよい。即ち検出回路７０は、バススイッチ回路４０が含む少なくとも１つのスイッチ素子の両端の電圧差を検出する。

例えば第１バスＢＳ１にホスト２が接続され、第２バスＢＳ２にデバイス４が接続されているとする。この場合にはバスリセット後に、第２バスＢＳ２に接続されているデバイス４が、デバイスチャープＫを出力するようになる。従って、第２バスＢＳ２からバススイッチ回路４０を介して第１バスＢＳ１に電流が流れるようになる。具体的には、デバイス４のＨＳドライバーからの電流が、第２バスＢＳ２から、オンになっているバススイッチ回路４０を通過して、第１バスＢＳ１に接続されるホスト２の終端抵抗に流れ込む。このような電流が流れると、バススイッチ回路４０のオン抵抗により、ノードＮ１とノードＮ２の間に電圧差ＶＤＦ＝ＶＮ１−ＶＮ２が発生する。この場合の電流の方向はノードＮ２からノードＮ１への方向であるため、電圧差ＶＤＦの極性は負になる。従って、電圧差ＶＤＦの絶対値が所定のしきい値電圧を超えており、電圧差ＶＤＦが負の極性であることを、検出回路７０により検出することで、第２バスＢＳ２に接続されたデバイス４がホストチャープＫを出力したことを検出できる。即ち、第１バスＢＳ１がアップストリーム側のバスであり、第２バスＢＳ２がダウンストリーム側のバスであることを検出できる。

一方、第１バスＢＳ１に接続されている装置が、デバイスの役割としてデバイスチャープＫを第１バスＢＳ１に出力した場合には、第１バスＢＳ１からバススイッチ回路４０を介して第２バスＢＳ２に電流が流れるようになる。このような電流が流れると、バススイッチ回路４０のオン抵抗により、正の極性の電圧差ＶＤＦが発生する。従って、電圧差ＶＤＦの絶対値が所定のしきい値電圧を越えており、電圧差ＶＤＦが正の極性であることが、検出回路７０により検出された場合には、第１バスＢＳ１がダウンストリーム側のバスであり、第２バスＢＳ２がアップストリーム側のバスであることを検出できる。以上のような構成の検出回路７０を用いることで、少ない回路規模の構成で、アップストリームポートとダウンストリームポートを適切に検出することが可能になる。

そしてＵＳＢのバスリセット後に第２バスＢＳ２からバススイッチ回路４０を介して第１バスＢＳ１に電流が流れたことが、検出回路７０により検出されたとする。この場合には、第１物理層回路１１は、第１バスＢＳ１に対してデバイスチャープＫを出力する。例えば第１物理層回路１１は、第２バスＢＳ２においてデバイスチャープＫが検出されたものとして、第１バスＢＳ１に対してデバイスチャープＫを出力する。即ち、ＵＳＢのバスリセット後に第２バスＢＳ２からバススイッチ回路４０を介して第１バスＢＳ１に電流が流れたことが、検出回路７０により検出された場合には、第１バスＢＳ１側のポートＰＴ１が、アップストリームポートであり、第２バスＢＳ２側のポートＰＴ２が、ダウンストリームポートであることが、検出回路７０により検出されている。そして、上述した電圧差ＶＤＦの絶対値が所定のしきい値電圧を超えていることが、検出回路７０により検出された場合には、第２バスＢＳ２に対してデバイスチャープＫが出力されたことによる電流が、バススイッチ回路４０に流れていることを検出できる。従って、第１物理層回路１１は、第２バスＢＳ２に出力されたデバイスチャープＫのリピート信号であるデバイスチャープＫを、第１バスＢＳ１に対して出力する。また第２バスＢＳ２からバススイッチ回路４０を介して第１バスＢＳ１に電流が流れたことが、検出回路７０により検出されたときに、バススイッチ回路４０は、第１バスＢＳ１と第２バスＢＳ２の接続をオンからオフにする。また第２物理層回路１２は、第２物理層回路１２によるＨＳターミネーションをオンにする。このようにバススイッチ回路４０での接続をオフにすることで、デバイス４が出力したデバイスチャープＫは、バススイッチ回路４０を介した経路では第１バスＢＳ１に伝わらないようになる。また第２物理層回路１２によるＨＳターミネーションをオンにすることで、デバイス４による適正なデバイスチャープＫの出力を実現できるようになる。

一方、ＵＳＢのバスリセット後に第１バスＢＳ１からバススイッチ回路４０を介して第２バスＢＳ２に電流が流れたことが、検出回路７０により検出されたとする。この場合には、第２物理層回路１２は、第２バスＢＳ２に対してデバイスチャープＫを出力する。例えば第２物理層回路１２は、第１バスＢＳ１においてデバイスチャープＫが検出されたものとして、第２バスＢＳ２に対してデバイスチャープＫを出力する。即ち、ＵＳＢのバスリセット後に第１バスＢＳ１からバススイッチ回路４０を介して第２バスＢＳ２に電流が流れたことが、検出回路７０により検出された場合には、第１バスＢＳ１側のポートＰＴ１が、ダウンストリームポートであり、第２バスＢＳ２側のポートＰＴ２が、アップストリームポートであることが、検出回路７０により検出されている。そして、上述した電圧差ＶＤＦの絶対値が所定のしきい値電圧を超えていることが、検出回路７０により検出された場合には、第１バスＢＳ１に対してデバイスチャープＫが出力されたことによる電流が、バススイッチ回路４０に流れていることを検出できる。従って、第２物理層回路１２は、第１バスＢＳ１に出力されたデバイスチャープＫのリピート信号であるデバイスチャープＫを、第２バスＢＳ２に対して出力する。また第１バスＢＳ１からバススイッチ回路４０を介して第２バスＢＳ２に電流が流れたことが、検出回路７０により検出されたときに、バススイッチ回路４０は、第１バスＢＳ１と第２バスＢＳ２の接続をオンからオフにする。また第１物理層回路１１は、第１物理層回路１１によるＨＳターミネーションをオンにする。また第１物理層回路１１は、第２物理層回路１２により第２バスＢＳ２においてホストチャープＫ／Ｊが検出されたときに、バススイッチ回路４０での接続がオフの状態で、第１バスＢＳ１に対してホストチャープＫ／Ｊを出力する。そして第２物理層回路１２は、第１物理層回路１１により第１バスＢＳ１においてＨＳターミネーションが検出された場合に、第２物理層回路１２によるＨＳターミネーションをオンにする。

このように本実施形態では、ＰＴ１、ＰＴ２のどちらのポートがアップストリームポートであり、ダウンストリームポートであるかが、検出回路７０により検出される。そして検出回路７０による検出後に、バススイッチ回路４０が第１バスＢＳ１と第２バスＢＳ２の接続をオフにして、回路装置１０がＵＳＢの信号のリピート動作を行う。このリピート動作では、回路装置１０は、第１バスＢＳ１、第２バスＢＳ２の一方のバスで、ＵＳＢのチャープ信号等の信号が検出されると、検出された信号のリピート信号を、他方のバスに出力する。例えば検出回路７０により、第１バスＢＳ１、第２バスＢＳ２の一方のバスがアップストリーム側のバスであり、他方のバスがダウンストリーム側のバスであると検出されたとする。このとき回路装置１０は、ダウンストリーム側である他方のバスで、デバイスチャープＫの信号が検出されると、デバイスチャープＫのリピート信号を、アップストリーム側である一方のバスに出力する。また回路装置１０は、アップストリーム側である一方のバスで、ホストチャープＫ／Ｊの信号が検出されると、ホストチャープＫ／Ｊのリピート信号を、ダウンストリーム側である他方のバスに出力する。このＵＳＢの信号のリピート動作の際には、バススイッチ回路４０での第１バスＢＳ１と第２バスＢＳ２の接続はオフになっている。そして、このＵＳＢの信号のリピート動作によるハンドシェークの後、ＨＳのパケットを転送する際には、図６の転送経路ＴＲ２でのＨＳパケットのリピート処理が行われる。このようにＵＳＢの信号のリピート動作や、ＨＳパケットのリピート処理を行うことで、ＵＳＢの信号特性の改善を図れるようになる。

また図３では、バススイッチ回路４０は、第１スイッチ回路４１と第２スイッチ回路４２と信号線ＬＣを含む。第１スイッチ回路４１は、一端が第１バスＢＳ１に接続され、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。第１スイッチ回路４１は、例えば信号ＤＰ用の第１スイッチ素子と信号ＤＭ用の第２スイッチ素子により構成される。第１スイッチ素子は、一端が第１バスＢＳ１のＤＰ信号線に接続され、他端が信号線ＬＣのＤＰ信号線に接続される。第２スイッチ素子は、一端が第１バスＢＳ１のＤＭ信号線に接続され、他端が信号線ＬＣのＤＭ信号線に接続される。これらの第１、第２スイッチ素子は、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。

第２スイッチ回路４２は、一端が第２バスＢＳ２に接続され、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。第２スイッチ回路４２は、例えば信号ＤＰ用の第３スイッチ素子と信号ＤＭ用の第４スイッチ素子により構成される。第３スイッチ素子は、一端が第２バスＢＳ２のＤＰ信号線に接続され、他端が信号線ＬＣのＤＰ信号線に接続される。第４スイッチ素子は、一端が第２バスＢＳ２のＤＭ信号線に接続され、他端が信号線ＬＣのＤＭ信号線に接続される。これらの第３、第４スイッチ素子は、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。

第１スイッチ回路４１を構成する第１、第２スイッチ素子や第２スイッチ回路４２を構成する第３、第４スイッチ素子は、例えばトランスファーゲートにより構成してもよいが、Ｎ型のトランジスターにより構成することが望ましい。例えばＭＯＳトランジスターにより構成する。このようにすればトランジスターのドレイン容量やソース容量に起因する寄生容量を低減できる。また回路装置１０に、チャージポンプ用のクロック信号に基づきチャージポンプ動作を行うチャージポンプ回路を有するスイッチ信号生成回路を設けてもよい。そしてスイッチ信号生成回路が、チャージポンプ回路により昇圧された昇圧電源電圧に基づいてスイッチ信号を生成して、バススイッチ回路４０に供給する。例えばバススイッチ回路４０の第１〜第４スイッチ素子のオン、オフ制御を、昇圧電源電圧に基づき生成されたスイッチ信号を用いて行う。このように昇圧電源電圧に基づくスイッチ信号を用いれば、バススイッチ回路４０のスイッチ素子を構成するトランジスターのオン抵抗を下げることが可能になり、当該スイッチ素子を適切にオン又はオフにすることが可能になる。

信号線ＬＣは、一端が第１スイッチ回路４１の他端に接続され、他端が第２スイッチ回路４２の他端に接続される。信号線ＬＣは第１バスＢＳ１と第２バスＢＳ２の間のバイパス信号線と言うことができる。例えば信号線ＬＣはＤＰ信号線を有し、このＤＰ信号線は、第１スイッチ回路４１を介して第１バスＢＳ１のＤＰ信号線に接続され、第２スイッチ回路４２を介して第２バスＢＳ２のＤＰ信号線に接続される。また信号線ＬＣはＤＭ信号線を有し、このＤＭ信号線は、第１スイッチ回路４１を介して第１バスＢＳ１のＤＭ信号線に接続され、第２スイッチ回路４２を介して第２バスＢＳ２のＤＭ信号線に接続される。

このようにバススイッチ回路４０に２つのスイッチ回路を設けることで、配線容量に起因する寄生容量を低減できる。例えばバススイッチ回路４０に第１スイッチ回路４１及び第２スイッチ回路４２を設けることで、バススイッチ回路４０と第１バスＢＳ１、第２バスＢＳ２を接続する第１信号線、第２信号線の配線長を短くできる。これにより、これらの信号線の配線容量に起因する寄生容量を低減できる。例えばバススイッチ回路４０による接続がオフになる第２期間Ｔ２においては、後述するように高速なＨＳ通信が行われる。従って、第１バスＢＳ１、第２バスＢＳ２とバススイッチ回路４０を接続する第１、第２信号線の配線容量が大きくなると、ＨＳ通信に悪影響を及ぼしてしまう。

この点、図３では、バススイッチ回路４０に第１スイッチ回路４１、第２スイッチ回路４２を設けているため、上述の第１信号線、第２信号線が短くなるように第１、第２スイッチ回路４１、４２をレイアウト配置することが可能になる。これにより第１信号線、第２信号線の配線容量を減らすことができ、これらの配線容量が、第２期間Ｔ２でのＨＳ通信に及ぼす悪影響を低減できる。また第１、第２信号線の配線長が短くなることで、その分だけ信号線ＬＣの配線長が長くなり、信号線ＬＣの配線容量が増えてしまう。しかしながら、高速なＨＳ通信が行われる第２期間Ｔ２においては、第１、第２スイッチ回路４１、４２がオフになることで、第１バスＢＳ１、第２バスＢＳ２から信号線ＬＣが電気的に切り離される。従って、信号線ＬＣの配線長が長くなり、信号線ＬＣの配線容量が増えてしまっても、大きな問題は生じない。従って、本実施形態の回路装置１０によれば、第１バスＢＳ１、第２バスＢＳ２とバススイッチ回路４０を接続する第１、第２信号線の配線容量を減らすことができ、この配線容量等を原因とする信号特性の劣化を防止できるようになる。

図４は回路装置１０の具体的な構成例である。図４では回路装置１０が、基準電流回路１３、クロック信号生成回路５０、電源回路６０を更に含んでいる。基準電流回路１３は、第１、第２物理層回路１１、１２で用いられる基準電流を生成するための回路であり、外付け部品である抵抗ＲＲを用いて基準電流を生成する。クロック信号生成回路５０は、回路装置１０で用いられる各種のクロック信号を生成する回路であり、発振回路５２、ＰＬＬ回路５４を含む。発振回路５２には、外付け部品である発振子ＸＴＡＬやキャパシターＣＣ１、ＣＣ２が接続される。発振子ＸＴＡＬは水晶振動子等により実現される。そして発振回路５２は、発振子ＸＴＡＬの発振動作を行って、発振信号に基づくクロック信号を生成する。ＰＬＬ回路５４は、生成されたクロック信号に基づいて、多相のクロック信号を生成する。電源回路６０は、外部電源電圧が供給されて、回路装置１０で用いられる各種の電源電圧を生成する。具体的には電源回路６０のレギュレーター６２が外部電源電圧のレギュレートを行って、外部電源電圧よりも低電圧の電源電圧を生成して、回路装置１０の各回路ブロックに供給する。

処理回路２０は、リンク層回路２２、リピーターロジック回路２４などを含む。リンク層回路２２は、リンク層に相当する処理を行う回路である。リンク層回路２２は、例えばＵＳＢにより受信したシリアルデータをパラレルデータに変換するシリアル／パラレル変換処理や、パラレルデータを送信用のシリアルデータに変換するパラレル／シリアル変換処理や、ＮＲＺＩの符号化や復号化のための処理などを行う。リピーターロジック回路２４は、第１バスＢＳ１側から受信したパケットを第２バスＢＳ２側に送信し、第２バスＢＳ２側から受信したパケットを第１バスＢＳ１側に送信するためのロジック処理を行う。例えば、受信したパケットの各ビットはクロック信号を用いてサンプリングされ、サンプリングにより得られたシリアルデータがパラレルデータに変換される。そして、ＮＲＺＩなどの各種のロジック処理が行われた後のパラレルデータが、シリアルデータに変換されて、回路装置１０内のクロック信号に同期して送信される。このようにすることで、パケットのビットの再同期化処理（リシンクロナイズ）などの所定の信号処理が実現される。

図５、図６は本実施形態の回路装置１０の動作説明図である。図５に示すように、第１期間Ｔ１では、バススイッチ回路４０は第１バスＢＳ１と第２バスＢＳ２の間の接続をオンにする。例えばバスモニター回路３０からのスイッチング制御信号がアクティブになることで、ＤＰ、ＤＭの信号線の各々に対応して設けられたスイッチ素子がオンになり、第１バスＢＳ１と第２バスＢＳ２が電気的に接続される。これにより、第１バスＢＳ１に接続されるメインコントローラー２００と、第２バスＢＳ２に接続されるペリフェラルデバイス２６０は、第１バスＢＳ１、バススイッチ回路４０、第２バスＢＳ２の転送経路ＴＲ１において、ＵＳＢの信号転送を行うことが可能になる。即ち、信号ＤＰ、ＤＭを用いた信号転送が可能になる。一方、図６に示すように、第１期間Ｔ１の後の第２期間Ｔ２では、バススイッチ回路４０は第１バスＢＳ１と第２バスＢＳ２の間の接続をオフにする。例えばバスモニター回路３０からのスイッチング制御信号が非アクティブになることで、信号ＤＰ、ＤＭの各々に対応して設けられたスイッチ素子がオフになり、第１バスＢＳ１と第２バスＢＳ２が電気的に非接続になる。そして処理回路２０は、この第２期間Ｔ２において、第１バスＢＳ１と第２バスＢＳ２の間で第１、第２物理層回路１１、１２を介してパケットを転送する転送処理を行う。即ち転送経路ＴＲ２でのパケットの転送処理が行われる。例えば第２期間Ｔ２において、バスモニター回路３０からの転送処理の指示信号がアクティブになることで、処理回路２０は転送経路ＴＲ２でのパケットの転送処理を開始する。この転送処理では、パケットのビットの再同期化処理などの所定の信号処理が行われて、信号品質の改善が実現される。

このように本実施形態では、第１バスＢＳ１と第２バスＢＳ２の間で第１、第２物理層回路１１、１２を介したパケット転送を行う処理回路２０と、バスをモニターするバスモニター回路３０と、モニター結果に基づき第１バスＢＳ１と第２バスＢＳ２の間の接続のオン、オフを行うバススイッチ回路４０が設けられる。このようにすれば、例えば第１バスＢＳ１、第２バスＢＳ２での信号の信号特性が劣化している場合にも、図６の転送経路ＴＲ２でのパケットのビットの再同期化処理などの所定の信号処理により、信号特性の劣化を改善できるようになる。

例えば図１のようにケーブル２２４が長かったり、大きな寄生容量や寄生抵抗が転送経路に存在したりする場合には、信号特性が大きく劣化してしまい、適正な信号転送を実現できないという問題がある。この点、メインコントローラー２００と、ペリフェラルデバイス２６０である携帯型端末装置２５０との間に本実施形態の回路装置１０を配置すれば、劣化した信号特性を改善できるようになる。従って、メインコントローラー２００と携帯型端末装置２５０との間での適正な信号転送を実現できるようになる。

なお、図１に示すＵＳＢ−ＨＵＢ２１０は、ＵＳＢ規格のプロダクトＩＤやベンダーＩＤを有している。これに対して本実施形態の回路装置１０はこのようなプロダクトＩＤやベンダーＩＤを有しておらず、この点において本実施形態の回路装置１０はＵＳＢ−ＨＵＢ２１０とは異なる。

また信号特性の劣化を改善する回路装置として、信号ＤＰ、ＤＭの振幅調整や開口調整をアナログ回路により行うリドライバーと呼ばれる回路装置もある。しかしながら、リドライバーは、図６の転送経路ＴＲ２のようなパケット転送を行うものではないため、劣化した信号の信号特性を再同期化処理により改善することはできず、この点において本実施形態の回路装置１０とは異なる。

また図５、図６のペリフェラルデバイス２６０は、ＣａｒＰｌａｙやＵＳＢのＯＴＧ（On-The-GO）のように、ホストの役割とデバイスの役割を交換できるものであってもよい。例えば図１の携帯型端末装置２５０が、ＣａｒＰｌａｙ等を行うことが可能なペリフェラルデバイス２６０であったとする。この場合に、メインコントローラー２００とペリフェラルデバイス２６０の間に、信号特性の劣化の改善のためのＵＳＢ−ＨＵＢを配置する手法も考えられる。しかしながら、ペリフェラルデバイス２６０がホストになった場合には、ＵＳＢ−ＨＵＢのダウンストリームポートに、ホストであるペリフェラルデバイス２６０が接続されることになってしまい、適正なパケット転送を実現できないという問題がある。この点、本実施形態の回路装置１０は、ＵＳＢ−ＨＵＢとは異なり、例えば図５、図６の第２バスＢＳ２に接続されるペリフェラルデバイス２６０の役割が、ホストに切り替わった場合にも、これに対応できるという利点がある。例えばホストやデバイスの役割についての切替処理や設定処理は、第１期間Ｔ１において行えばよい。そして、ペリフェラルデバイス２６０の役割がホスト又はデバイスに決定した後に、第２期間Ｔ２において図６に示すような転送経路ＴＲ２でのパケット転送を行えばよい。従って本実施形態の手法によれば、ペリフェラルデバイス２６０がＣａｒＰｌａｙ等のデバイスであっても、適正なパケット転送を実現できるという利点がある。

次に物理層回路の詳細について説明する。図７は物理層回路の構成例である。ここでは第１物理層回路１１及び第２物理層回路１２を物理層回路と総称する。物理層回路は、プルアップ抵抗Ｒｐｕ、スイッチ素子ＳＷ＿Ｒｐｕ、ＳＷ＿Ｄｍ、プルダウン抵抗Ｒｐｄ１、Ｒｐｄ２を含む。スイッチ素子ＳＷ＿Ｒｐｕは制御信号Ｒｐｕ＿Ｅｎａｂｌｅに基づいてオン又はオフにされる。これによりプルアップ動作が実現される。また物理層回路は、ＨＳ用の送信回路であるＨＳドライバーＨＳＤと、ＬＳ／ＦＳ用の送信回路であるＬＳ／ＦＳのドライバーＬＳＤと、抵抗Ｒｓ１、Ｒｓ２を含む。ＨＳドライバーＨＳＤは、電流駆動を行うカレントドライバーであり、ＬＳ／ＦＳのドライバーＬＳＤは、電圧駆動を行う電圧ドライバーである。ＨＳターミネーションの際には、ドライバーＬＳＤがＬレベルを出力することで、抵抗Ｒｓ１、Ｒｓ２が４５Ωの終端抵抗として機能するようになる。ＨＳターミネーションを無効にする場合には、ドライバーＬＳＤの出力がハイインピーダンス状態になる。なお、ＬＳ／ＦＳのドライバーＬＳＤとしては、例えばＬＳドライバーとＦＳドライバーとを別個に設けることができる。

また物理層回路は、ＨＳ用の差動の受信回路であるＨＳレシーバーＨＳＲと、スケルチの検出回路であるトランスミッションエンベロープディテクターＳＱＬと、ＬＳ／ＦＳ用の差動の受信回路であるレシーバーＬＳＲと、切断検出回路であるディスコネクションエンベロープディテクターＤＩＳと、シングルエンドの受信回路であるシングルエンドレシーバーＤＰ＿ＳＥＲ、ＤＭ＿ＳＥＲを含む。

そして本実施形態では物理層回路を構成するアナログ回路からの信号に基づいて、バスモニター回路３０でのバスのモニター動作が行われる。具体的には図７に示すように、例えばＨＳレシーバーＨＳＲ、スケルチ用のトランスミッションエンベロープディテクターＳＱＬ、ＬＳ／ＦＳのレシーバーＬＳＲ、切断検出用のディスコネクションエンベロープディテクターＤＩＳ、或いはシングルエンドレシーバーＤＰ＿ＳＥＲ、ＤＭ＿ＳＥＲからの信号に基づいて、バスモニター回路３０はバスのモニター動作を行う。即ち、これらのアナログ回路からの信号に基づいて、デバイスチャープＫ、ホストチャープＫ／Ｊ、アイドル、リセット、サスペンド、レジューム、ＳＥ０、Ｊ、Ｋ、バスリセット、或いはＨＳ切断などのバスの各状態を、バスモニター回路３０はモニターできる。そしてバスモニター回路３０は、モニター結果に基づいて、バススイッチ回路４０の接続をオン又はオフにする制御を行ったり、処理回路２０の転送処理をオン又はオフにする制御を行う。こうすることで、バスの状態のモニター結果に応じた適正なバススイッチ回路４０のスイッチ制御や処理回路２０の転送制御を実現できるようになる。

図８はＨＳドライバーＨＳＤの構成例である。このＨＳドライバーＨＳＤは、図３のＨＳドライバーＨＳＤ１、ＨＳＤ２に対応する。ＨＳドライバーＨＳＤは、ＤＰ用のスイッチ素子ＳＷ１と、ＤＭ用のスイッチ素子ＳＷ２を含む。またＶＳＳ用のスイッチ素子ＳＷ３を更に含むことができる。スイッチ素子ＳＷ１は、定電流回路１１０からの電流ＩＨＳが供給されるノードＮＤと、信号ＤＰの端子ＴＰとの間に設けられ、制御信号ＧＣ１に基づいて、オン、オフ制御される。スイッチ素子ＳＷ２は、ノードＮＤと信号ＤＭの端子ＴＭとの間に設けられ、制御信号ＧＣ２に基づいて、オン、オフ制御される。スイッチ素子ＳＷ３は、ノードＮＤとＶＳＳの端子ＴＳとの間に設けられ、制御信号ＧＣ３に基づいて、オン、オフ制御される。定電流回路１１０はＶＤＤのノードとノードＮＤとの間に設けられ、電流制御回路１２０より電流値が設定される電流ＩＨＳを供給する。

図８のＨＳドライバーＨＳＤは、定電流回路１１０からの電流ＩＨＳにより、スイッチ素子ＳＷ１又はスイッチ素子ＳＷ２を介して、ＵＳＢのバスのＤＰ信号線、ＤＭ信号線を電流駆動する。具体的には制御信号ＧＣ１がアクティブになると、スイッチ素子ＳＷ１がオンになり、定電流回路１１０からの電流ＩＨＳがスイッチ素子ＳＷ１を介してＤＰ信号線側に流れる。制御信号ＧＣ２がアクティブになると、スイッチ素子ＳＷ２がオンになり、定電流回路１１０からの電流ＩＨＳがスイッチ素子ＳＷ２を介してＤＭ信号線側に流れる。ここでＤＰ信号線、ＤＭ信号線には終端抵抗が接続される。従って制御信号ＧＣ１がアクティブになり、制御信号ＧＣ２が非アクティブになると、信号ＤＰの電圧が４００ｍＶで、信号ＤＭの電圧が０ＶになるＪステートが生成される。制御信号ＧＣ１が非アクティブになり、制御信号ＧＣ２がアクティブになると、信号ＤＰの電圧が０Ｖで、信号ＤＭの電圧が４００ｍＶになるＫステートが生成される。このように制御信号ＧＣ１、ＧＣ２によりＵＳＢのバスステートをＪステート又はＫステートにすることで、ＵＳＢを介したデータ転送が可能になる。なお、ＨＳの送信期間以外の期間では、制御信号ＧＣ３がアクティブになることで、定電流回路１１０からの電流ＩＨＳがスイッチ素子ＳＷ３を介してＶＳＳ側に流れる。

３．ＵＳＢ信号のリピート動作
図９は本実施形態の回路装置１０が実装されるシステム基板９の例である。システム基板９には、ＳＯＣ（System-on-a-Chip）により実現されるホスト２と、ＢＣレギュレーター３と回路装置１０が実装される。そしてシステム基板９に設けられたＵＳＢレセプタクル８には、ＵＳＢケーブルを介してデバイス４が接続される。ホスト２は例えばメインコントローラー２００であり、デバイス４は例えば携帯型端末装置２５０などのペリフェラルデバイス２６０である。

ＢＣレギュレーター３は、ＵＳＢのＢＣ規格（Battery Charging Specification）に準拠したレギュレーターである。ＢＣレギュレーター３は、スマートフォンやタブレットＰＣなど大容量充電を要求するデバイス４との間で、専用のハードウェアによるＢＣ専用のプロトコルにより通信を行った後に、電源供給量を設定し、ＶＢＵＳの電源へ電源供給を行う。このためＢＣレギュレーター３はスイッチ回路を内蔵しており、ＢＣプロトコルによりＢＣレギュレーター３とデバイス４が通信を行った後に、スイッチ回路をオンにして、ホスト２との経路に切り替える。このためシステム基板９では、ホスト２とデバイス４の間のＵＳＢのバス経路上に複数のスイッチ回路が直列に配置された構成になる。例えば図９のようにホスト２とデバイス４の間に本実施形態の回路装置１０を配置すると、ホスト２とデバイス４の間のＵＳＢのバス経路上に、ＢＣレギュレーター３のスイッチ回路と、本実施形態の回路装置１０のバススイッチ回路４０とが直列に配置された構成になる。ここでバススイッチ回路４０のオン抵抗は、一例としては５〜１０Ω程度である。そしてホスト２とデバイス４の間にＢＣレギュレーター３などの他の回路装置が配置されると、これらの他の回路装置のスイッチ回路のオン抵抗も加わってしまう。このため、下記のような問題が発生する。

まず、ＵＳＢの通信において、ＬＳモード、ＦＳモードは電圧駆動であるため、バススイッチ回路４０がＵＳＢのバス経路上に挿入されても、基本的には問題は発生しない。ＬＳモード、ＦＳモードでは電圧駆動で通信が行われ、電圧レベルであるＨレベルやＬレベルが規定のタイミングで伝搬すればよく、転送速度も１５Ｍｂｐｓ以下であるため、問題は生じない。また本実施形態の回路装置１０では、ＨＳパケットの通信時には、図６の転送経路ＴＲ２でパケット転送が行われ、バススイッチ回路４０の転送経路ＴＲ１を信号が通らないため、問題は生じない。問題が発生するのは、ＦＳからＨＳに移行するためのＨＳのハンドシェークにおいてである。まず、ＵＳＢのＨＳのハンドシェークについて説明する。図１０は、ＵＳＢのＦＳからＨＳへ移行するＨＳハンドシェークのシーケンスを説明する信号波形図である。

図１０に示すように、ケーブルアタッチ（ｔ１）の後、ＶＢＵＳがＨレベルになったことを検出したデバイスがプルアップ抵抗Ｒｐｕをオンにすることで、信号ＤＰの電圧がプルアップされて、ＦＳモードに移行する（ｔ２）。即ち、ＦＳアイドルに移行し、一定時間、何もなければ、サスペンド状態に移行する。次にホストは、ＦＳドライバーをオンにして、リセットを開始する（ｔ３）。ＦＳドライバーの出力ノードには４５Ωの終端抵抗が接続されており、ＦＳドライバーがオンになってＬレベルを出力されることで、プルアップされていた信号ＤＰの電圧がＬレベルになり、信号ＤＰ、ＤＭが共にＬレベルになるＳＥ０が出力されるようになる。デバイスは、２．５μｓ以上のＳＥ０を検出すると、リセットであると判断して、ＨＳドライバーをオンにして、一定時間（１〜７ｍｓ）の間、デバイスチャープＫを送出する（ｔ４）。そしてデバイスは、一定時間が経過すると、ＨＳドライバーをオフにして、デバイスチャープＫを停止し（ｔ５）、これによりチャープアイドルになる。チャープアイドルでは、ホストのＦＳドライバーがオンのままであるため、信号ＤＰ、ＤＭは共にＬレベルになる。ホストは、デバイスチャープＫを検出すると、ＨＳドライバーをオンにして、ホストチャープＫ／Ｊを送出する（ｔ６）。図１０では、ＨＳモードに移行する前のホストチャープＫ／ＪをホストチャープＫ／Ｊ（１）と記載している。デバイスは、ホストチャープＫ／Ｊ（１）を検出することで、ホストがＨＳモードに対応していることを認識して、プルアップ抵抗Ｒｐｕをオフにすると共にＦＳドライバーをオンにして、ＨＳターミネーションをオンにする（ｔ７）。これにより信号ＤＰ、ＤＭの振幅が８００ｍＶから４００ｍＶに低下して、ＨＳモードに移行する。図１０では、ＨＳモードに移行した後のホストチャープＫ／ＪをホストチャープＫ／Ｊ（２）と記載している。ホストチャープＫ／Ｊ（２）では、ホスト及びデバイスの両方のＦＳドライバーがオンになっており、ホストのＨＳドライバーからの電流が、これらのＦＳドライバーの終端抵抗に流れることになる。その後、ホストが、ＨＳドライバーをオフにして、リセットを終了すると（ｔ８）、ＨＳアイドルに移行し、ホストはＳＯＦの送出を開始する（ｔ９）。ＨＳアイドルでは、ホスト及びデバイスのＦＳドライバーが共にオンになり、バスはＳＥ０の状態になる。そしてホストは、１２５μｓの周期で定期的にＨＳドライバーをオンにして、ＳＯＦを送出する。

図１１は、デバイスチャープＫの説明図である。図１１においてＢＳＷ１、ＢＳＷ２は例えばバススイッチ回路４０を構成するスイッチ素子であり、ＲＯＮはそのオン抵抗である。上述したようにオン抵抗ＲＯＮは例えば５〜１０Ω程度である。また図９のようにホスト２とデバイス４の間にＢＣレギュレーター３などの他の回路装置が配置されると、これらの他の回路装置のスイッチ回路のオン抵抗も、このオン抵抗ＲＯＮに加わることになる。ホスト２は、ＨＳドライバーＨＳＤＡ、ＦＳドライバーＦＳＤＡ、終端抵抗として機能する抵抗ＲＳＡ１、ＲＳＡ２、プルダウン抵抗ＲＰＤＡを備えている。デバイス４は、ＨＳドライバーＨＳＤＢ、ＦＳドライバーＦＳＤＢ、終端抵抗として機能する抵抗ＲＳＢ１、ＲＳＢ２、プルアップ抵抗ＲＰＵＢを備えている。ＨＳドライバーＨＳＤＡ、ＨＳＤＢは１７．７８ｍＡの定電流を出力する。抵抗ＲＳＡ１、ＲＳＡ２、ＲＳＢ１、ＲＳＢ２の抵抗値は４５Ωである。抵抗ＲＳＡ１、ＲＳＡ２、ＲＳＢ１、ＲＳＢ２は、ＨＳでは終端抵抗として機能する。

図１１のデバイスチャープＫの際には、デバイス４のＨＳドライバーＨＳＤＢがオンになる。具体的には図８の信号ＤＭ用のスイッチ素子ＳＷ２がオンになる。またホスト２のＦＳドライバーＦＳＤＡがオンになる。具体的にはＦＳドライバーＦＳＤＡがＬレベルを出力する状態になる。これにより、ＨＳドライバーＨＳＤＢの定電流回路からの１７．７８ｍＡの電流が、ＵＳＢ及びスイッチ素子ＢＳＷ２を経由して、ホスト２の抵抗ＲＳＡ２に流れ込む。この場合にホスト２での信号ＤＭの信号振幅は、１７．７８ｍＡ×４５Ω＝８００ｍＶになり、オン抵抗ＲＯＮの影響を受けない。但し、デバイス４のＨＳドライバーＨＳＤＢの定電流回路の動作範囲のマージンが、オン抵抗ＲＯＮが原因となって、１７．７８ｍＡ×ＲＯＮの電圧分だけ少なくなる問題が発生する。

図１２、図１３はホストチャープＫ／Ｊの説明図である。図１２、図１３のホストチャープＫ／Ｊは、図１０のＨＳモードへの移行後であるタイミングｔ７の後のホストチャープＫ／Ｊ（２）に対応する。図１２のホストチャープＫの際には、ホスト２のＨＳドライバーＨＳＤＡがオンになる。具体的には図８の信号ＤＭ用のスイッチ素子ＳＷ２がオンになる。またホスト２のＦＳドライバーＦＳＤＡ及びデバイス４のＦＳドライバーＦＳＤＢがオンになる。これによりＨＳドライバーＨＳＤＡからの電流が、ホスト２の抵抗ＲＳＡ２に流れ込むと共に、ＵＳＢ及びスイッチ素子ＢＳＷ２を経由して、デバイス４の抵抗ＲＳＢ２に流れ込む。図１３のホストチャープＪの際には、ホスト２のＨＳドライバーＨＳＤＡがオンになる。具体的には図８の信号ＤＰ用のスイッチ素子ＳＷ１がオンになる。またホスト２のＦＳドライバーＦＳＤＡ及びデバイス４のＦＳドライバーＦＳＤＢがオンになっている。これによりＨＳドライバーＨＳＤＡからの電流が、ホスト２の抵抗ＲＳＡ１に流れ込むと共に、ＵＳＢ及びスイッチ素子ＢＳＷ１を経由して、デバイス４の抵抗ＲＳＢ１に流れ込む。ここでチャープＫ／Ｊの電圧範囲は、ＵＳＢ２．０の規格では、チャープＫでは−９００ｍＶから−５００ｍＶの範囲に規定されており、チャープＪでは７００ｍＶから１１００ｍＶの範囲に規定されている。そしてホスト２側では、この電圧範囲内に収めることができるが、デバイス４側では、スイッチ素子ＢＳＷ１、ＢＳＷ２のオン抵抗ＲＯＮが大きな制約になる。

例えば１７．７８ｍＡ×４５Ω＝８００ｍＶとすると、ホストチャープＫ／Ｊの際の、ホスト側でＤＰ又はＤＭの信号振幅ＶＡＨは、{（ＲＯＮ＋４５）／（ＲＯＮ＋９０）}×８００ｍＶと表すことができる。デバイス側でＤＰ又はＤＭの信号振幅ＶＡＤは、{４５／（ＲＯＮ＋９０）}×８００ｍＶと表すことができる。例えばＲＯＮ＝１０Ωの場合には、ホスト側での信号振幅はＶＡＨ＝４４０ｍＶになり、デバイス側での信号振幅はＶＡＤ＝３６０ｍＶになる。ＲＯＮ＝４５Ωの場合には、ホスト側での信号振幅はＶＡＨ＝５３３ｍＶになり、デバイス側での信号振幅はＶＡＤ＝２６６ｍＶになる。このようにオン抵抗ＲＯＮが原因で、電圧バランスが大きく崩れてしまい、チャープ信号の電圧範囲のスペックを大きく逸脱してしまう。

以上のようにスイッチ素子のオン抵抗が原因となって、チャープ信号が認証規格の電圧範囲を逸脱してしまう事態が生じる。またオン抵抗が原因となって、ホストチャープＫ／Ｊの信号電圧のバランスが大きく崩れてしまい、受信エラーなどの問題が起こす可能性がある。またオン抵抗ＲＯＮが原因で、ＨＳドライバーの定電流回路の動作範囲のマージンが減少する。またバススイッチ回路４０に加えて、ＢＣレギュレーター３などの他の回路装置のスイッチ回路が、ホスト２とデバイス４の間のＵＳＢのバス経路上に連結して接続されると、上述したオン抵抗が更に増加してしまい、オン抵抗を原因とする動作不具合の問題が発生するおそれがある。

以上の問題を解決するために本実施形態では、回路装置１０が、ＵＳＢの信号を物理層回路によりリピートするリピート動作を行う。具体的には、ＰＴ１、ＰＴ２のどちらのポートが、アップストリームポートであり、ダウンストリームポートであるかを、検出回路７０により検出する。例えば、バススイッチ回路４０の両端の電圧差と電流方向を検出回路７０により検出する。例えば検出回路７０により、バススイッチ回路４０にＨＳの電流が一定期間流れていることが検出された場合に、ＨＳの電流が流れる方向も検出する。ここで、ポートＰＴ１がアップストリームポートであり、ポートＰＴ２がダウンストリームポートであり、デバイス４が第２バスＢＳ２に対してデバイスチャープＫを出力したことが、検出回路７０により検出されたとする。この場合には、バススイッチ回路４０は第１バスＢＳ１と第２バスＢＳ２の接続をオフする。そして第１物理層回路１１は、デバイスチャープＫのリピート信号を、ホスト２が接続される第１バスＢＳ１に対して出力する。そして第１物理層回路１１が、ホスト２からのホストチャープＫ／Ｊを電圧検出したら、第１物理層回路１１でのＨＳターミネーションをオンにすることで、ホスト２と回路装置１０との間でのホストチャープＫ／Ｊの信号の通信を行う。そして第２物理層回路１２においてもＨＳドライバーを起動して、ホストチャープＫ／Ｊのリピート信号を、第２バスＢＳ２のデバイス４に対して送信する。デバイス４は、第２物理層回路１２からのホストチャープＫ／Ｊを検出すると、ＨＳターミネーションをオンにして、ＨＳモードに移行する。このようにすることで、ホスト２、デバイス４及び回路装置１０は、ＨＳモードに移行済みとなる。このような構成の本実施形態の回路装置１０によれば、ＨＳのチャープ信号において、上述したオン抵抗の問題が生じなくなり、安定した通信が可能になる。

図１４は本実施形態の回路装置１０の全体的な動作を説明する信号波形図である。図１４の上段部分は図１０と同様である。図１４の下段には、バススイッチ回路４０のオン、オフのシーケンスが示されている。また図１４の下段のＰＨＹ１の部分には、第１物理層回路１１のＨＳターミネーションやＨＳドライバーのオン、オフのシーケンスが示されており、ＰＨＹ２の部分には、第２物理層回路１２のＨＳターミネーションやＨＳドライバーのオン、オフのシーケンスが示されている。図１５〜図２０は、図１４のシーケンスでの各タイミングでの動作を詳細に説明する図である。以下、図１４を適宜、参照しながら、図１５〜図２０を用いて本実施形態の動作を詳細に説明する。ここでは、第１バスＢＳ１にホスト２が接続され、第２バスＢＳ２にデバイス４が接続されている場合について説明する。この場合には第１バスＢＳ１側のポートＰＴ１がアップストリームポートになり、第２バスＢＳ２側のポートＰＴ２がダウンストリームポートになる。

図１５、図１６はデバイスチャープＫでの本実施形態の回路装置１０の動作説明図である。図１５、図１６に示すように、第１物理層回路１１は、ＨＳドライバーＨＳＤ１、ＦＳドライバーＦＳＤ１、終端抵抗として機能する抵抗ＲＳ１１、ＲＳ１２、プルアップ抵抗ＲＰＵ１を備えている。第２物理層回路１２は、ＨＳドライバーＨＳＤ２、ＦＳドライバーＦＳＤ２、終端抵抗として機能する抵抗ＲＳ２１、ＲＳ２２を備えている。ホスト２、デバイス４の構成については図１１と同様であるため説明を省略する。また検出回路７０は電圧差判定回路７１と極性判定回路７２を含む。

図１４においてケーブルアタッチの後、ホスト２がリセットを開始すると、デバイス４がデバイスチャープＫを送出する。デバイス４のデバイスチャープＫの送出開始のタイミングにおいては、図１４に示すようにバススイッチ回路４０での第１バスＢＳ１と第２バスＢＳ２の接続はオンになっている。即ち図１５に示すようにバススイッチ回路４０のスイッチ素子ＢＳＷ１、ＢＳＷ２はオンになっている。そしてデバイスチャープＫの際には、デバイス４のＨＳドライバーＨＳＤＢがオンになる。具体的には図８の信号ＤＭ用のスイッチ素子ＳＷ２がオンになる。またホスト２はＦＳドライバーをオンにしている。これによりデバイス４のＨＳドライバーＨＳＤＢからの電流が、バススイッチ回路４０のスイッチ素子ＢＳＷ２を経由して、ホスト２の抵抗ＲＳＡ２に流れ込む。

このＨＳドライバーＨＳＤＢからの電流が、バススイッチ回路４０のスイッチ素子ＢＳＷ２に流れると、スイッチ素子ＢＳＷ２のオン抵抗により、ノードＮ１の電圧ＶＮ１とノードＮ２の電圧ＶＮ２に電圧差ＶＤＦ＝ＶＮ１−ＶＮ２が発生する。図１５では第２バスＢＳ２から第１バスＢＳ１に電流が流れるため、ＶＮ１＜ＶＮ２となり、電圧差ＶＤＦの極性は負になる。検出回路７０の電圧差判定回路７１は、電圧差ＶＤＦの絶対値｜ＶＤＦ｜がしきい値電圧Ｖｔｈを越えたか否かを判定する。即ち｜ＶＤＦ｜＞Ｖｔｈか否かを判定する。検出回路７０の極性判定回路７２は、電圧差ＶＤＦの極性が正なのか負なのかを判定する。即ちＶＮ１＞ＶＮ２なのかＶＮ１＜ＶＮ２なのかを判定する。例えばＨＳドライバーＨＳＤＢが流す電流をＩＨＳ＝１７．７８ｍＡとし、プロセス変動や温度変動を考慮したスイッチ素子ＢＳＷ２のオン抵抗の最小値をＲＯＮｍｉｎとした場合に、一例としては、Ｖｔｈ＝ＩＨＡ×ＲＯＮｍｉｎとすることができる。なお、マージンを持たせるために、０＜Ｖｔｈ＜ＩＨＡ×ＲＯＮｍｉｎとしてもよい。

図１５では、検出回路７０の極性判定回路７２が、電圧差ＶＤＦが負の極性であると判定する。これにより、ポートＰＴ１がアップストリームポートであり、ポートＰＴ２がダウンストリームポートであることを検出できる。即ち第１バスＢＳ１がアップストリーム側のバスであり、第２バスＢＳ２がダウンストリーム側のバスであることを検出できる。なお極性判定回路７２により、電圧差ＶＤＦが正の極性であると判定された場合には、第１バスＢＳ１がダウンストリーム側のバスであり、第２バスＢＳ２がアップストリーム側のバスであると検出されるようになる。また図１５では、検出回路７０の電圧差判定回路７１が、電圧差ＶＤＦの絶対値｜ＶＤＦ｜がしきい値電圧Ｖｔｈを越えたと判定する。これにより、デバイス４により第２バスＢＳ２に対してデバイスチャープＫが出力されたことを検出できるようになる。

このようなデバイスチャープＫが、ＵＳＢのバスリセット後に検出されると、本実施形態では、バススイッチ回路４０の接続をオンからオフに切り替える。即ち図１６に示すようにバススイッチ回路４０のスイッチ素子ＢＳＷ１、ＢＳＷ２をオフにする。例えば図１４においてタイミングｔ４の後に、バススイッチ回路４０の接続がオンからオフに切り替わる。そして第１物理層回路１１のＨＳドライバーＨＳＤ１がオンになる。即ち図１４のタイミングｔ４の後に、第１物理層回路１１（ＰＨＹ１）のＨＳドライバーＨＳＤ１がオンになる。このとき、ホスト２のＦＳドライバーＦＳＤＡはオンになっており、ＨＳターミネーションがオンになっている。これにより第１物理層回路１１のＨＳドライバーＨＳＤ１からの電流が、ホスト２の抵抗ＲＳＡ２に流れ込み、第１物理層回路１１により、デバイスチャープＫが第１バスＢＳ１に出力されるようになる。即ち、デバイス４が出力したデバイスチャープＫを、第１物理層回路１１がリピートして第１バスＢＳ１に対して出力するリピート動作が実現される。これによりホスト２は、あたかもデバイス４がデバイスチャープＫを出力したかのように認識するようになる。

このときバススイッチ回路４０はオフになっているため、デバイス４が第２バスＢＳ２に対して出力したデバイスチャープＫは、第１バスＢＳ１には伝わらない。そして第２物理層回路１２は、ＦＳドライバーＦＳＤ２をオンにして、ホスト２の代わりに、ＨＳターミネーションを行う。即ち図１４のタイミングｔ４の後に、第２物理層回路１２（ＰＨＹ２）がＨＳターミネーションをオンにする。これによりデバイス４から見ると、あたかもホスト２がＨＳターミネーションを行ったかのような状態になる。

以上のように図１５、図１６では、デバイス４がデバイスチャープＫを第２バスＢＳ２に出力すると、このデバイスチャープＫを検出回路７０が検出する。そしてバススイッチ回路４０による第１バスＢＳ１と第２バスＢＳ２の接続がオフになり、第１物理層回路１１が、デバイスチャープＫを第１バスＢＳ１に出力する。これによりホスト２は、あたかもデバイス４がデバイスチャープＫを出力したかのように認識するようになり、図１１のようにデバイス４がホスト２に対してホストチャープＫを出力する動作と同じ動作を実現できるようになる。

そして図１１では、デバイス４のＨＳドライバーＨＳＤＢからの電流が、スイッチ素子ＢＳＷ２を通過することで、スイッチ素子ＢＳＷ２のオン抵抗ＲＯＮが原因で、ＨＳドライバーＨＳＤＢの定電流回路の動作範囲のマージンが減少するという問題が生じていた。これに対して図１６では、バススイッチ回路４０のスイッチ素子ＢＳＷ２はオフになっており、デバイス４のＨＳドライバーＨＳＤＢからの電流は、スイッチ素子ＢＳＷ２を通過せず、第２物理層回路１２の抵抗ＲＳ２２に流れ込む。従って、スイッチ素子ＢＳＷ２のオン抵抗ＲＯＮが原因で定電流回路の動作範囲のマージンが減少してしまう問題を解消できるようになる。

なおデバイス４が、第２バスＢＳ２へのデバイスチャープＫの出力を停止すると、第２物理層回路１２は、このデバイスチャープＫの出力の停止を検出する。そして第１物理層回路１１は、第２バスＢＳ２においてデバイスチャープＫの出力の停止が検出されたときに、第１バスＢＳ１に対するデイバスチャープＫの出力を停止する。具体的には図１４のタイミングｔ５の後に、第１物理層回路１１（ＰＨＹ１）がＨＳドライバーＨＳＤ１をオフにすることで、第１バスＢＳ１に対するデイバスチャープＫの出力が停止する。このようにすることで、デバイス４による第２バスＢＳ２でのデバイスチャープＫの出力の停止に連動して、第１バスＢＳ１側においても第１物理層回路１１がデバイスチャープＫの出力を停止するようになる。

図１７、図１８はホストチャープＫ／Ｊ（１）での本実施形態の回路装置１０の動作説明図である。ホストチャープＫ／Ｊ（１）は、図１４に示すように、ＨＳモードへの移行前であるタイミングｔ７の前でのホストチャープＫ／Ｊである。図１７のホストチャープＫでは、ホスト２は、ＨＳドライバーＨＳＤＡをオンにしてＤＭ信号線側に電流を流すと共に、ＦＳドライバーＦＳＤＡをオンにしてＨＳターミネーションをオンにしている。これによりＨＳドライバーＨＳＤＡからの電流が、ＤＭ信号線側の抵抗ＲＳＡ２に流れ込み、第１バスＢＳ１へのホストチャープＫの出力が行われる。そして、このホスト２による第１バスＢＳ１へのホストチャープＫの出力を、第１物理層回路１１が検出する。例えば第１物理層回路１１が、ＤＭ信号線での電圧レベルの変化を検出することで、第１バスＢＳ１でのホストチャープＫを検出できる。そして第１物理層回路１１により第１バスＢＳ１においてホストチャープＫが検出されると、第２物理層回路１２は、ＨＳドライバーＨＳＤ２をオンにしてＤＭ信号線側に電流を流す。第２物理層回路１２のＦＳドライバーＦＳＤ２については、図１６のデバイスチャープＫの際に既にオンになっており、ＨＳターミネーションがオンの状態になっている。これによりＨＳドライバーＨＳＤ２からの電流が、ＤＭ信号線側の抵抗ＲＳ２２に流れ込み、第２物理層回路１２により、ホストチャープＫが第２バスＢＳ２に出力されるようになる。即ち、ホスト２が出力したホストチャープＫを、第２物理層回路１２がリピートして第２バスＢＳ２に出力するリピート動作が実現される。これによりデバイス４は、あたかもホスト２がホストチャープＫを出力したかのように認識するようになる。なおこのホストチャープＫのリピート出力の際に、バススイッチ回路４０の接続はオフの状態になっている。

図１８のホストチャープＪでは、ホスト２は、ＨＳドライバーＨＳＤＡをオンにしてＤＰ信号線側に電流を流す。これによりＨＳドライバーＨＳＤＡからの電流が、ＤＰ信号線側の抵抗ＲＳＡ１に流れ込み、第１バスＢＳ１へのホストチャープＪの出力が行われる。そして、このホスト２による第１バスＢＳ１へのホストチャープＪの出力を、第１物理層回路１１が検出する。例えば第１物理層回路１１が、ＤＰ信号線での電圧レベルの変化を検出することで、第１バスＢＳ１でのホストチャープＪを検出できる。そして第１物理層回路１１により第１バスＢＳ１においてホストチャープＪが検出されると、第２物理層回路１２は、ＨＳドライバーＨＳＤ２からの電流をＤＰ信号線側に流す。これによりＨＳドライバーＨＳＤ２からの電流が、ＤＰ信号線側の抵抗ＲＳ２１に流れ込み、第２物理層回路１２により、ホストチャープＪが第２バスＢＳ２に出力されるようになる。即ち、ホスト２が出力したホストチャープＪを、第２物理層回路１２がリピートして第２バスＢＳ２に出力するリピート動作が実現される。これによりデバイス４は、あたかもホスト２がホストチャープＪを出力したかのように認識するようになる。なおホストチャープＪのリピート出力の際に、バススイッチ回路４０の接続はオフの状態になっている。

以上のように図１７、図１８では、ホスト２がホストチャープＫ／Ｊを第１バスＢＳ１に出力すると、このホストチャープＫ／Ｊを第１物理層回路１１が検出する。そして第２物理層回路１２が、ホストチャープＫ／Ｊを第２バスＢＳ２に出力する。これによりデバイス４は、あたかもホスト２がホストチャープＫ／Ｊを出力したかのように認識するようになる。

図１９、図２０はホストチャープＫ／Ｊ（２）での本実施形態の回路装置１０の動作説明図である。ホストチャープＫ／Ｊ（２）は、図１４に示すように、ＨＳモードへの移行後であるタイミングｔ７の後でのホストチャープＫ／Ｊである。

前述した図１７、図１８に示すように、ホスト２がホストチャープＫ／Ｊを第１バスＢＳ１に出力すると、これを第１物理層回路１１が検出し、第２物理層回路１２が、第２バスＢＳ２にホストチャープＫ／Ｊを出力する。このホストチャープＫ／Ｊは、図１４のＨＳモードへの移行前のホストチャープＫ／Ｊ（１）である。そしてデバイス４は、第２物理層回路１２により第２バスＢＳ２に出力されたホストチャープＫ／Ｊを検出し、図１４のタイミングｔ７に示すように、ＦＳドライバーＦＳＤＢをオンにすることでＨＳターミネーションをオンにし、ＨＳモードに移行する。これによりチャープ信号の信号振幅が例えば８００ｍＶから４００ｍＶに低下する。すると第２物理層回路１２が、このチャープ信号の信号振幅の低下を検出する。そして、このように信号振幅の低下が検出されると、第１物理層回路１１が、図１７、図１８ではオフであったＦＳドライバーＦＳＤ１を、図１９、図２０ではオンにして、ＨＳターミネーションをオンにする。即ち図１４のタイミングｔ７の後に、第１物理層回路１１（ＰＨＹ１）でのＨＳターミネーションがオンになる。このように第１物理層回路１１がＨＳターミネーションをオンにすると、第１バスＢＳ１でのチャープ信号の信号振幅も例えば８００ｍＶから４００ｍＶに低下する。これによりホスト２は、あたかもデバイス４がホストチャープＫ／Ｊを検出して、ＨＳターミネーションをオンにしたかのように認識するようになる。そして、このように第１バスＢＳ１での信号振幅が低下することで、ホスト２もＨＳモードに移行するようになる。

具体的には図１９のホストチャープＫでは、ホスト２のＨＳドライバーＨＳＤＡからの電流が、ホスト２の抵抗ＲＳＡ２に流れると共に、上述のようにＨＳターミネーションをオンにした第１物理層回路１１の抵抗ＲＳ１２にも流れるようになる。このように抵抗ＲＳＡ２と抵抗ＲＳ１２の両方に電流が流れることで、第１バスＢＳ１でのＤＭ信号の信号振幅が低下するようになる。またホストチャープＫでは、第２物理層回路１２のＨＳドライバーＨＳＤ２からの電流が、第２物理層回路１２の抵抗ＲＳ２２に流れると共に、デバイス４の抵抗ＲＳＢ２に流れる。即ち第２物理層回路１２はホストチャープＫのリピート動作を行っている。

また図２０のホストチャープＪでは、ホスト２のＨＳドライバーＨＳＤＡからの電流が、ホスト２の抵抗ＲＳＡ１に流れると共に、ＨＳターミネーションをオンにした第１物理層回路１１の抵抗ＲＳ１１にも流れる。このように抵抗ＲＳＡ１と抵抗ＲＳ１１の両方に電流が流れることで、第１バスＢＳ１でのＤＰ信号の信号振幅が低下するようになる。またホストチャープＪでは、第２物理層回路１２のＨＳドライバーＨＳＤ２からの電流が、第２物理層回路１２の抵抗ＲＳ２１に流れると共に、デバイス４の抵抗ＲＳＢ１に流れる。即ち第２物理層回路１２はホストチャープＪのリピート動作を行っている。

以上のように図１９、図２０では、回路装置１０は、ホストチャープＫ／Ｊ（２）についてもリピート動作を行う。またデバイス４が、ＦＳドライバーＦＳＤＢをオンにして、第２バスＢＳ２側においてＨＳターミネーションを行うと、第１物理層回路１１もＦＳドライバーＦＳＤ１をオンにして、第１バスＢＳ１側においてもＨＳターミネーションを行う。これによりホスト２及びデバイス４の両方をＨＳモードに移行させることが可能になる。

例えば前述した図１２、図１３では、ホスト２のＨＳドライバーＨＳＤＡからの電流が、スイッチ素子ＢＳＷ１、ＢＳＷ２を通過する。このため、スイッチ素子ＢＳＷ１、ＢＳＷ２のオン抵抗ＲＯＮが原因で、チャープ信号の認証規格の電圧範囲を逸脱したり、ホストチャープＫ／Ｊの信号電圧のバランスが大きく崩れて、受信エラーになるなどの問題が発生するおそれがあった。この点、図１９、図２０では、バススイッチ回路４０のスイッチ素子ＢＳＷ１、ＢＳＷ２はオフになっており、ホスト２のＨＳドライバーＨＳＤＡからの電流はスイッチ素子ＢＳＷ１、ＢＳＷ２を通過せず、第１物理層回路１１の抵抗ＲＳ１１、ＲＳ１２に流れる。従って、スイッチ素子ＢＳＷ１、ＢＳＷ２のオン抵抗ＲＯＮが原因でチャープ信号の認証規格の電圧範囲を逸脱したり、ホストチャープＫ／Ｊの信号電圧のバランスが大きく崩れるなどの問題を解消できるようになる。

次にＨＳモードのリセット時やサスペンド時における本実施形態の詳細な動作シーケンスについて説明する。

図２１は、ＨＳモードの転送においてリセットが行われた場合の動作シーケンスを示す信号波形図である。ホストは、ＨＳモードでは、１２５μｓ（ｔ１１、ｔ１２）ごとにＳＯＦのパケットを送出する。ホストがリセットを開始すると（ｔ１２）、ＦＳモードに移行し、パケットがバス上に無くなってから３ｍｓ以上経過すると、デバイスはＨＳターミネーションをオフし、プルアップ抵抗をオンにする（ｔ１３）。そしてデバイスは、バスの状態がＳＥ０であることが確認されたため（ｔ１４）、リセットが開始されたと判断し、デバイスチャープＫを送出する。これに対してホストがホストチャープＫ／Ｊを送出することで、ＦＳモードからＨＳモードに移行する。

図２１のＣ１に示すように、本実施形態では、ホストがリセットを開始した場合に、バススイッチ回路４０がオフからオンに切り替わり、処理回路２０の転送処理がオンからオフに切り替わる。即ちホストによりリセットが行われた場合にバススイッチ回路４０が第１バスＢＳ１と第２バスＢＳ２の間の接続をオフからオンに切り替え、処理回路２０が転送処理を停止する。このようにすれば、例えばＨＳモードの転送中にリセットが行われた場合に、第１バスＢＳ１と第２バスＢＳ２を電気的に接続して、ホストとデバイスとの間で、信号ＤＰ、ＤＭを用いた信号転送を行うことが可能になる。その後、例えば図２１のＣ２に示す範囲内の切替タイミングにおいて、バススイッチ回路４０がオンからオフに切り替わり、処理回路２０の転送処理がオフからオンに切り替わる。これにより、ホストとデバイスの間での信号のやり取りの後に、ＨＳモードの転送処理に適正に移行することが可能になる。

図２２はＨＳモードの転送からサスペンド、レジュームに移行する場合の動作シーケンスを示す信号波形図である。ホストがサスペンドを開始すると（ｔ２２）、ＦＳモードに移行し、パケットがバス上に無くなってから３ｍｓ以上経過すると、デバイスはＨＳターミネーションをオフし、プルアップ抵抗をオンにする（ｔ２３）。そしてデバイスは、バスの状態がＪであることが確認されたため（ｔ２４）、サスペンドが開始されたと判断する。そしてホストがレジュームを開始し（ｔ２５）、レジュームが終了すると（ｔ２６）、デバイスはレジュームの終了と同時に、サスペンドに入った時点のモードに戻す。そしてプルアップ抵抗をオフし、ＨＳターミネーションをオンにして、ＨＳモードに戻る。図２２のＤ１に示すように、本実施形態では、ホストがサスペンドを開始した場合にもバススイッチ回路４０がオフからオンに切り替わり、処理回路２０の転送処理がオンからオフに切り替わる。即ちホストによりサスペンドが行われた場合に、バススイッチ回路４０が第１バスＢＳ１と第２バスＢＳ２の間の接続をオフからオンに切り替え、処理回路２０が転送処理を停止する。このようにすれば、例えばＨＳモードの転送中にサスペンドが開始した場合に、第１バスＢＳ１と第２バスＢＳ２を電気的に接続して、ホストとデバイスの間で、信号ＤＰ、ＤＭを用いた信号転送を行うことが可能になる。そしてサスペンドの後、ホストがレジュームを行うことで、図２２のＤ２に示すように、バススイッチ回路４０がオンからオフに切り替わり、処理回路２０の転送処理がオフからオンに切り替わる。このようにすれば、サスペンド後のレジュームにより、ＨＳモードのデータ転送を適正に再開できるようになる。なお、サスペンドからリセットへの移行の動作シーケンスは、ケーブルアタッチからＦＳアイドルの後においてサスペンドからリセットに入る動作シーケンスと同様になる。

４．電子機器、ケーブルハーネス
図２３に、本実施形態の回路装置１０を含む電子機器３００の構成例を示す。この電子機器３００は、本実施形態の回路装置１０と、処理装置であるメインコントローラー２００を含む。メインコントローラー２００は第１バスＢＳ１に接続される。例えば第１バスＢＳ１を介してメインコントローラー２００と回路装置１０は接続される。また回路装置１０の第２バスＢＳ２には例えばペリフェラルデバイス２６０が接続される。

メインコントローラー２００は、例えばＣＰＵ又はＭＰＵ等のプロセッサーにより実現される。或いはメインコントローラー２００を各種のＡＳＩＣの回路装置により実現してもよい。またメインコントローラー２００は、複数の回路装置（ＩＣ）や回路部品が実装された回路基板により実現されてもよい。ペリフェラルデバイス２６０としては、例えば図１のような携帯型端末装置２５０などを想定できるが、これには限定されない。ペリフェラルデバイス２６０はウェアラブル機器などであってもよい。

電子機器３００は、記憶部３１０、操作部３２０、表示部３３０を更に含むことができる。記憶部３１０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやＨＤＤ（ハードディスクドライブ）などにより実現できる。操作部３２０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイをなどの操作デバイスにより実現できる。表示部３３０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。なお操作部３２０としてタッチパネルディスプレイを用いる場合には、このタッチパネルディスプレイが操作部３２０及び表示部３３０の機能を兼ねることになる。

本実施形態により実現される電子機器３００としては、例えば車載機器、印刷装置、投影装置、ロボット、頭部装着型表示装置、生体情報測定機器、距離、時間、流速又は流量等の物理量を計測する計測機器、基地局又はルーター等のネットワーク関連機器、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などの種々の機器を想定できる。

図２４に本実施形態の回路装置１０を含むケーブルハーネス３５０の構成例を示す。ケーブルハーネス３５０は、本実施形態の回路装置１０とケーブル３６０を含む。ケーブル３６０はＵＳＢ用のケーブルである。またケーブルハーネス３５０はＵＳＢレセプタクル３７０を含んでもよい。或いはケーブルハーネス３５０は図１の静電気保護回路２２２、短絡保護回路２２３などを含むものであってもよい。ケーブル３６０は例えば回路装置１０の第２バスＢＳ２に接続される。回路装置１０の第１バスＢＳ１側には、例えば処理装置であるメインコントローラー２００等が接続される。このケーブルハーネス３５０は、例えば車内において配線を引き回すなどの用途に用いられる。なおケーブルハーネス３５０は車用以外のハーネスであってもよい。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、電子機器、ケーブルハーネスの構成・動作や、バスモニター処理、バススイッチ処理、転送処理、切断検出処理、アップストリームポート検出処理等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

ＢＳ１…第１バス、ＢＳ２…第２バス、Ｔ１…第１期間、Ｔ２…第２期間、
ＰＴ１、ＰＴ２…ポート、ＬＣ…信号線、ＢＳＷ１、ＢＳＷ２…スイッチ素子、
ＨＳＤ１、ＨＳＤ２、ＨＳＤＡ、ＨＳＤＢ…ＨＳドライバー、
ＦＳＤ１、ＦＳＤ２、ＦＳＤＡ、ＦＳＤＢ…ＦＳドライバー、
ＲＳ１１、ＲＳ１２、ＲＳ２１、ＲＳ２２…抵抗、
ＲＳＡ１、ＲＳＡ２、ＲＳＢ１、ＲＳＢ２…抵抗、
ＲＰＵ１、ＲＰＵＢ…プルアップ抵抗、ＲＰＤＡ…プルダウン抵抗、
２…ホスト、３…ＢＣレギュレーター、４…デバイス、
８…ＵＳＢレセプタクル、９…システム基板、１０…回路装置、
１１…第１物理層回路、１２…第２物理層回路、１３…基準電流回路、２０…処理回路、
２２…リンク層回路、２４…リピーターロジック回路、３０…バスモニター回路、
４０…バススイッチ回路、４１…第１スイッチ回路、４２…第２スイッチ回路、
５０…クロック信号生成回路、５２…発振回路、５４…ＰＬＬ回路、６０…電源回路、
６２…レギュレーター、７０…検出回路、７１…電圧差判定回路、７２…極性判定回路、
１１０…定電流回路、１２０…電流制御回路、
２００…メインコントローラー、２１０…ＵＳＢ−ＨＵＢ、
２２０…ケーブルハーネス、２２１…充電回路、２２２…静電気保護回路、
２２３…短絡保護回路、２２４…ケーブル、２２６…ＵＳＢレセプタクル、
２５０…携帯型端末装置、２６０…ペリフェラルデバイス、
３００…電子機器、３１０…記憶部、３２０…操作部、
３５０…ケーブルハーネス、３６０…ケーブル、３７０…ＵＳＢレセプタクル

Claims (14)

1. ＵＳＢ規格の第１バスが接続される第１物理層回路と、
   前記ＵＳＢ規格の第２バスが接続される第２物理層回路と、
   一端が前記第１バスに接続され、他端が前記第２バスに接続され、前記第１バスと前記第２バスとの間の接続を、第１期間においてオンにし、第２期間においてオフにするバススイッチ回路と、
   前記第１バスから前記第１物理層回路を介して受信したパケットを前記第２物理層回路を介して前記第２バスに送信し、前記第２バスから前記第２物理層回路を介して受信したパケットを前記第１物理層回路を介して前記第１バスに送信する転送処理を、前記第２期間において行う処理回路と、
   を含み、
   前記第２物理層回路は、
   前記第１物理層回路により前記第１バスにおいてホストチャープＫ／Ｊが検出されたときに、前記バススイッチ回路での前記第１バスと前記第２バスの接続がオフの状態で、前記第２バスに対してホストチャープＫ／Ｊを出力することを特徴とする回路装置。
2. 請求項１において、
   前記第１物理層回路は、
   前記第２物理層回路により前記第２バスにおいてＨＳターミネーションが検出された場合に、前記第１物理層回路によるＨＳターミネーションをオンにすることを特徴とする回路装置。
3. 請求項２において、
   前記第１物理層回路は、
   前記第１物理層回路による前記ＨＳターミネーションがオフの状態で、前記第１バスにおける前記ホストチャープＫ／Ｊを検出し、前記第２物理層回路により前記第２バスにおいて前記ＨＳターミネーションが検出された場合に、前記第１物理層回路による前記ＨＳターミネーションをオンにすることを特徴とする回路装置。
4. 請求項１乃至３のいずれかにおいて、
   前記第１物理層回路は、
   前記第２バスにおいてデバイスチャープＫが検出されたときに、前記バススイッチ回路での前記第１バスと前記第２バスの接続がオフの状態で、前記第１バスに対してデバイスチャープＫを出力することを特徴とする回路装置。
5. 請求項４において、
   前記バススイッチ回路での電流検出を行う検出回路を含み、
   前記第１物理層回路は、
   ＵＳＢのバスリセット後に前記第２バスから前記バススイッチ回路を介して前記第１バスに電流が流れたことが、前記検出回路により検出されたときに、前記第１バスに対して前記デバイスチャープＫを出力することを特徴とする回路装置。
6. 請求項５において、
   前記第２バスから前記バススイッチ回路を介して前記第１バスに電流が流れたことが、前記検出回路により検出されたときに、前記バススイッチ回路は、前記第１バスと前記第２バスの接続をオンからオフにし、前記第２物理層回路は、前記第２物理層回路によるＨＳターミネーションをオンにすることを特徴とする回路装置。
7. 請求項５又は６において、
   前記検出回路は、
   前記バスリセット後に前記第２バスから前記バススイッチ回路を介して前記第１バスに電流が流れたときに、前記第１バスがアップストリーム側のバスであり、前記第２バスがダウンストリーム側のバスであると検出し、前記バスリセット後に前記第１バスから前記バススイッチ回路を介して前記第２バスに電流が流れたときに、前記第１バスがダウンストリーム側のバスであり、前記第２バスがアップストリーム側のバスであると検出することを特徴とする回路装置。
8. 請求項４乃至７のいずれかにおいて、
   前記第１物理層回路は、
   前記第２バスにおいて前記デバイスチャープＫの出力の停止が検出されたときに、前記第１バスに対する前記デイバスチャープＫの出力を停止することを特徴とする回路装置。
9. 請求項８において、
   前記第２物理層回路は、
   前記第２バスでの前記デバイスチャープＫの停止の後に、前記第１物理層回路により前記第１バスにおいて前記ホストチャープＫ／Ｊが検出されたときに、前記第２バスに対して前記ホストチャープＫ／Ｊを出力することを特徴とする回路装置。
10. ＵＳＢ規格の第１バスが接続される第１物理層回路と、
    前記ＵＳＢ規格の第２バスが接続される第２物理層回路と、
    一端が前記第１バスに接続され、他端が前記第２バスに接続され、前記第１バスと前記第２バスとの間の接続を、第１期間においてオンにし、第２期間においてオフにするバススイッチ回路と、
    前記第１バスから前記第１物理層回路を介して受信したパケットを前記第２物理層回路を介して前記第２バスに送信し、前記第２バスから前記第２物理層回路を介して受信したパケットを前記第１物理層回路を介して前記第１バスに送信する転送処理を、前記第２期間において行う処理回路と、
    ＵＳＢのバスリセット後に前記第２バスから前記バススイッチ回路を介して前記第１バスに電流が流れたときに、前記第１バスがアップストリーム側のバスであり、前記第２バスがダウンストリーム側のバスであると検出し、前記バスリセット後に前記第１バスから前記バススイッチ回路を介して前記第２バスに電流が流れたときに、前記第１バスがダウンストリーム側のバスであり、前記第２バスがアップストリーム側のバスであると検出する検出回路と、
    を含むことを特徴とする回路装置。
11. 請求項１０において、
    前記第１物理層回路は、
    前記バスリセット後に前記第２バスから前記バススイッチ回路を介して前記第１バスに電流が流れたことが、前記検出回路により検出されたときに、前記第１バスに対してデバイスチャープＫを出力することを特徴とする回路装置。
12. 請求項１１において、
    前記第２物理層回路は、
    前記第１物理層回路により前記第１バスにおいてホストチャープＫ／Ｊが検出されたときに、前前記第２バスに対してホストチャープＫ／Ｊを出力することを特徴とする回路装置。
13. 請求項１乃至１２のいずれかに記載の前記回路装置と、
    前記第１バスに接続される処理装置と、
    を含むことを特徴とする電子機器。
14. 請求項１乃至１２のいずれかに記載の前記回路装置と、
    ケーブルと、
    を含むことを特徴とするケーブルハーネス。

Images