JP2019517153A - 強誘電体デバイス及びその形成方法 - Google Patents

Abstract

いくつかの実施形態は、電極に隣接して強誘電体材料を備える強誘電体デバイスを含む。そのデバイスは、電極に最も近い強誘電体材料の表面に沿った半導体材料含有領域を含む。その半導体材料含有領域は、その強誘電体材料の残りの領域よりも高濃度の半導体材料を有する。そのデバイスは、例えば、トランジスタ又はキャパシタとすることができる。そのデバイスは、メモリアレイに組み込まれるようにすることができる。いくつかの実施形態は、強誘電体キャパシタを形成する方法を含む。酸化物含有強誘電体材料が、第１の電極の上側に形成される。第２の電極がその酸化物含有強誘電体材料の上側に形成される。その酸化物含有強誘電体材料の半導体材料富化部分が、第２の電極に隣接して形成される。
【選択図】図１

Description

強誘電体デバイス（例えば、キャパシタとトランジスタ）、及び強誘電体デバイスを形成する方法。

メモリは集積回路の一種であり、データを記憶するためにコンピュータシステムで使用されている。メモリは、個々のメモリセルの１つ以上のアレイ内に製造されるようにすることができる。メモリセルは、デジット線（ビット線、データ線、センス線、又はデータ／センス線とも呼ばれることがある）及びアクセス線（ワード線とも呼ばれることがある）を使用して、書込み又は読出しが行われるようにすることができる。デジット線は、アレイのカラムに沿って、メモリセルを導電的に相互接続することができ、アクセス線は、アレイのロウに沿って、メモリセルを導電的に相互接続することができる。各メモリセルは、デジット線とアクセス線との組合せによって、一意にアドレス指定されるようにすることができる。

メモリセルは揮発性でも不揮発性でもよい。不揮発性メモリセルは、コンピュータがオフにされたときを含む長期間にわたって、データを記憶することができる。揮発性メモリは消耗するため、多くの場合１秒間に複数回、リフレッシュ／再書込みされることを要求する。それにとらわれず、メモリセルは少なくとも２つの異なる選択可能な状態で、記憶を保持又は格納するように構成されている。バイナリシステムでは、その状態は「０」又は「１」の何れかとみなされる。他のシステムでは、少なくともいくつかの個々のメモリセルは、情報の２より多いレベル又は状態を記憶するように構成することができる。

キャパシタは、メモリセルで使用されるようにすることができる電子部品の一種である。キャパシタは、電気絶縁材料によって分離された２つの導電体を有する。電界としてのエネルギーは、そのような材料内に静電的に貯蔵されるようにすることができる。１つのタイプのキャパシタは、絶縁材料の少なくとも一部として強誘電体材料を有する強誘電体キャパシタである。強誘電体材料は、２つの安定した分極状態を有することによって特徴付けられ、それによってメモリセルのプログラム可能材料を備えることができる。強誘電体材料の分極状態は、適切なプログラミング電圧の印加によって変化させることができ、プログラミング電圧の除去後も（少なくともしばらくの間）存続する。各分極状態は、互いに異なる電荷蓄積静電容量を有し、そのことは理想的には、反転させることが望まれるまでその分極状態を反転させることなく、記憶状態を書き込み（すなわち、記憶し）及び読み出すために使用されるようにすることができる。あまり望ましくはないが、強誘電体キャパシタを有するいくつかのメモリでは、記憶状態を読み出す動作が分極を反転させる可能性がある。従って、分極状態を判定する際には、メモリセルを読出し前の状態にするために、判定直後にメモリセルの再書込みが行われる。それにとらわれず、強誘電体キャパシタを組み込んだメモリセルは、理想的には、そのキャパシタの一部を形成する強誘電体材料の双安定特性のために、不揮発性である。１つのタイプのメモリセルは、強誘電体キャパシタと直列に電気的に結合された選択デバイスを有する。

電界効果トランジスタは、メモリセルに使用することができる他のタイプの電子部品である。これらのトランジスタは、その間に半導体チャネル領域を有する、一対の導電性ソース／ドレイン領域を備える。導電性ゲートは、チャネル領域に隣接し、そこから薄いゲート絶縁材料によって分離されている。ゲートへの適切な電圧の印加は、ソース／ドレイン領域の一方からチャネル領域を通って他方の領域に電流を流すことを可能にする。電圧がゲートから取り除かれると、電流がチャネル領域を通って流れることが、大部分妨げられる。電界効果トランジスタはまた、追加の構造、例えばゲート構造の一部として、可逆的にプログラム可能な電荷蓄積領域を含むようにすることができる。電界効果トランジスタ以外のトランジスタ、例えばバイポーラトランジスタが、メモリセルにおいて追加的に又は代替的に使用されるようにすることができる。

１つのタイプのトランジスタは、ゲート構造の少なくとも一部分が強誘電体材料を備える、強誘電体電界効果トランジスタ（ＦｅＦＥＴ）である。重ねて、そのような材料は、２つの安定した分極状態によって特徴付けられる。電界効果トランジスタにおけるこれらの異なる状態は、そのトランジスタのための異なる閾値電圧（Ｖｔ）によって、又は選択された操作電圧に対する異なるチャネル導電率によって、特徴付けられるようにすることができる。強誘電体材料の分極状態は、適切なプログラミング電圧の印加によって変更されるようにすることができ、そのことは、高チャネルコンダクタンス又は低チャネルコンダクタンスのうちの１つをもたらす結果となる。強誘電分極状態によって引き起こされる高及び低コンダクタンスは、プログラミングゲート電圧の除去の後も（少なくともしばらくの間）存続する。チャネルコンダクタンスの状態は、強誘電分極を乱さない小さなドレイン電圧を印加することによって、読み出されるようにすることができる。

キャパシタ及びトランジスタは、メモリ回路以外の回路で使用されてもよい。他のタイプの強誘電体デバイスが、強誘電体キャパシタ及びトランジスタの代わりに、又はそれらに加えて、集積回路において利用されるようにすることができる。

実施形態例の強誘電体デバイスの一部の断面図である。 図１の部分を備える実施形態例の強誘電体キャパシタの断面図である。 図１の部分を備える実施形態例の強誘電体トランジスタの断面図である。 実施形態例の強誘電体キャパシタを形成する実施形態例の方法の処理段階における実施形態例の強誘電体構造を示す。 実施形態例の強誘電体キャパシタを形成する実施形態例の方法の処理段階における実施形態例の強誘電体構造を示す。 実施形態例の強誘電体キャパシタを形成する実施形態例の方法の処理段階における実施形態例の強誘電体構造を示す。 実施形態例の強誘電体キャパシタを備える実施形態例のメモリアレイの一部を示す。 実施形態例の強誘電体トランジスタを備える実施形態例のメモリアレイの一部を示す。

いくつかの実施形態は、電極に隣接して強誘電体材料を有する強誘電体デバイスを含む。そして、電極に最も近い強誘電体材料の表面に沿った半導体材料含有領域を含む。強誘電体材料は電気的に絶縁性であるようにすることができる。半導体材料含有領域は、その強誘電体材料の残りの領域よりも高濃度の半導体材料を有する。強誘電体デバイスは、例えば、強誘電体キャパシタ、強誘電体トランジスタなどであってよい。

実施例のデバイスが、図１、図１Ａ、及び図１Ｂを参照して説明される。
図１を参照すると、強誘電体デバイス１０の一部が示されている。デバイス１０は、強誘電体材料１６上に電極１４を備える。強誘電体材料は、1つ以上の酸化物を備えることができ、そして、デバイス１０の製造中に起こり得る問題は、電極１４と強誘電体材料１６との間の界面に沿って、酸素空孔が導入される可能性があることである。このような酸素空孔は、例えば、強誘電体材料の上側の電極１４の形成時に導入された欠陥に起因する可能性がある。いくつかの実施形態では、強誘電体材料１６の上部領域に沿って、半導体富化領域１８が与えられる。その半導体富化領域は、例えば、シリコン、ゲルマニウムなどのうちの１つ以上を備えることができる。その半導体富化領域の下側境界は、破線１９を用いて図示されている。いくつかの実施形態では、その半導体富化領域は、非常に薄くすることができ、そして、（図２及び図４の実施例の方法で説明されるように）電極１４から下方に又はそれを通って、又は（図３の実施例の方法で説明されるように）半導体含有層から下方に、半導体材料を拡散させることによって形成されるようにすることができる。強誘電体材料１６は電気的に絶縁性であるようにすることができる。

いくつかの実施形態では、半導体富化領域１８は、電極１４に最も近い強誘電体材料１６の表面に沿った半導体材料含有領域と見なすようにすることができる。

上記半導体富化領域は、強誘電体材料の上部領域内の酸素空孔に関連する欠陥を軽減することができ、それによって、半導体富化領域を欠く従来のデバイスと比較して、強誘電体デバイス１０の性能を改善することができる。このような欠陥の軽減は、空孔への半導体の導入及び／又は他のメカニズムを介して起こり得る。従来のデバイスと比較した強誘電体デバイス１０の改善された性能は、改善された残留分極、改善された耐久性、改善されたインプリント／記憶力などのうちの１つ以上によって証明されるようにすることができる。

電極１４は、電極材料２０を含む。このような電極材料は、任意の適切な材料であってよく、そしていくつかの実施形態では、Ｗ、ＷＮ、ＴｉＮ、ＴｉＣＮ、ＴｉＡｌＮ、ＴｉＡｌＣＮ、Ｔｉ−Ｗ、Ｒｕ−ＴｉＮ、ＴｉＯＣＮ、ＲｕＯ、ＲｕＴｉＯＮ、ＴａＮ、ＴａＡｌＮ、ＴａＯＮ、及びＴａＯＣＮなどからなるグループから選択される１つ以上の材料を備え、基本的にそれらからなり、又はこれらからなるようにすることができる。ここで、上記式は、特定の化学量論組成ではなく、主成分を示す。上記電極材料は、元素金属、２つ以上の元素金属の合金、導電性金属化合物、及び／又は任意の他の適切な材料を含むようにすることができる。電極は単一の均質な材料を含むように描かれているが、他の実施形態では、電極は２つ以上の個別の分離した材料を含むようにすることができる。

強誘電体材料１６は、任意の適切な材料であってもよい。いくつかの実施形態では、強誘電体材料１６は、遷移金属酸化物、ジルコニウム、酸化ジルコニウム、ハフニウム、酸化ハフニウム、チタン酸ジルコン酸鉛、酸化タンタル、及びチタン酸バリウムストロンチウムを備え、基本的にそれらからなり、又はこれらからなるグループから選択される１つ以上の材料からなり、そして、シリコン、アルミニウム、ランタン、イットリウム、エルビウム、カルシウム、マグネシウム、ニオブ、ストロンチウム、及び希土類元素のうちの１つ以上を含むドーパントを有するようにすることができる。強誘電体材料は、単一の均質な材料を含むように描かれているが、他の実施形態では、強誘電体材料は、２つ以上の個別の分離した材料を含むようにすることができる。

デバイス１０は、任意の数の強誘電体デバイスに対応することができる。図１Ａ及び図１Ｂは、それぞれ、図１のデバイス１０に関連する上述の様々な領域を備える実施例の強誘電体キャパシタ１０ａ及び実施例の強誘電体トランジスタ１０ｂを示す。

図１Ａを参照すると、強誘電体キャパシタ１０ａは、強誘電体材料１６の一方の側に電極１４を、そして、その強誘電体材料の他方の側に他の電極２２を備える。電極２２及び１４は、それぞれ、第１及び第２の電極と呼ぶことができる。

電極２２は、電極材料２４を備える。このような電極材料は、電極１４の電極材料２０に関連して上述した何れかの組成を備えることができる。電極２２及び１４は、いくつかの実施形態では、互いに同じ組成を備えることができ、他の実施形態では、互いに比較すると異なる組成を備えることができる。

図示の実施形態では、半導体富化領域１８は、各電極との界面に沿って半導体富化領域があるのではなく、電極１４及び２２の一方との界面に沿ってのみある。しかしながら、特定の用途に望まれる場合には、半導体富化領域は電極２２及び１４の両方に沿って形成されるようにすることができる。

図１Ｂを参照すると、強誘電体トランジスタ１０ｂは、強誘電体材料１６の上方にゲートとして電極１４を含み、その強誘電体材料の下方に半導体材料２６を備える。電極材料２０は、ゲート材料であると見なすことができ、そして、いくつかの実施形態では、そのゲート材料は、図１Ｂの断面図に対するその頁の入出力方向に延びるワード線の領域であるようにすることができる。

ソース／ドレイン領域２８及び３０は、その強誘電体材料の対向する各側面上で半導体材料２６内に向かって延在し、そして、チャネル領域３２は、その強誘電体材料の下及び上記ソース／ドレイン領域間に延在する。強誘電体材料１６とチャネル領域３２との間に分離したゲート誘電体は示されていないが、特定の用途に望まれる場合には、そのようなものを設けることができる。

半導体材料２６は、任意の適切な材料を含むことができ、そしていくつかの実施形態では、単結晶シリコンを備えるようにすることができる。ソース／ドレイン領域２８及び３０は、半導体材料２６内に延在する導電性ドープ領域であるようにすることができる。

いくつかの実施形態では、材料２６は強誘電体トランジスタ１０ｂを支持する半導体基板と見なされるようにすることができる。図１Ａの強誘電体キャパシタ１０ａもまた、半導体基板（図１Ａには示されていない）によって支持されるようにすることができる。「半導体基板」という用語は、限定されないが、（単独の又は他の材料を備えるアセンブリの何れかの）半導電性ウェハなどのバルクの半導電性材料、及び（単独の又は他の材料を備えるアセンブリの何れかの）半導電性材料層を含む、半導電性材料を備える任意の構造物を意味する。「基板」という用語は、限定されないが上述した半導体基板を含む、任意の支持構造物を指す。いくつかの用途では、半導体基板は、集積回路の製造に関連する１つ以上の材料を包含するようにすることができる。そのような材料は、例えば、１つ以上の高融点金属材料、バリア材料、拡散材料、絶縁材料などを含むようにすることができる。

いくつかの実施形態は、強誘電体デバイスを形成する方法を含む。強誘電体キャパシタを形成する実施例の方法が、図２〜図４を参照して説明される。そのような方法の変形例が、例えば強誘電体トランジスタのような、他の強誘電体デバイスを形成するために利用されるようにすることができる。

図２を参照すると、キャパシタ構造１０ｃは、一対の対向する電極２２及び１４の間に強誘電体材料１６を備える。上部電極１４は、そこを通じて拡散された半導体材料を備えるように示されており、そのように拡散された半導体材料が点画によって描かれている。例えば、電極１４は、チタン、シリコン、タングステン、ハフニウム、タンタル、ルテニウム、及び窒素のうちの１つ以上を含む組成物を備え、基本的にそれからなり、又はこれらを含むようにすることができる。そのような組成物は、例えば、特定の化学量論組成を示すのではなくその組成物の主成分を示す式を用いて、１つ以上の化学式ＴｉＳｉＮ、ＷＳｉＮ、ＨｆＳｉＮ、ＷＳｉ、ＷＳｉＮ、ＴａＳｉＮ、ＲｕＳｉで表現されるようにすることができる。

強誘電体材料は、酸化物含有材料であるようにすることができ、そして例えば、図１を参照して上述した組成物のうちの１つ以上を備えるようにすることができる。例えば、いくつかの実施形態では、酸化物含有強誘電体材料は、酸化ハフニウム及び酸化ジルコニウムの一方又は両方を備える、基本的にそれらからなる、又はそれらからなるようにすることができ、所望の強誘電特性を有するように適切にドープされる。酸化物含有強誘電体材料は、電気的に絶縁性であるようにすることができる。

構造１０ｃは、矢印３１で図式的に示されるように、半導体富化領域１８を備える構造１０ｄに変換される。このような変換は、熱処理又は他の適切な処理を備え、半導体材料が電極１４から強誘電体材料１６の上部内に移動することを引き起こし、それによってそのような上部を半導体富化領域１８に変換するようにすることができる。上部電極１４がＴｉＳｉＮ、ＷＳｉＮ、ＨｆＳｉＮ、ＷＳｉ、ＷＳｉＮ、ＴａＳｉＮ、又はＲｕＳｉを含む実施形態においては、半導体富化領域１８はシリコンで富化される。他の実施形態では、上記上部電極は、例えば、ゲルマニウム、又はゲルマニウムとシリコンの組合せのような、他の半導体材料を備えるようにすることができる。そのような他の実施形態では、上記半導体富化領域は、シリコン、ゲルマニウム、又は他の適切な半導体材料のうちの１つ以上を用いて富化されるようにすることができる。

矢印３１によって示される上記変換は、図示されるように電極１４の形成の後に発生する処理（例えば、熱処理）と共に起こるようにすることができる。代わりに、そのような変換は、電極１４の形成の間に起こるようにすることができる。例えば、電極１４は半導体材料を備える混合物を用いて堆積させることができ、そのような堆積中に半導体材料の一部が強誘電体材料１６の上部に拡散して半導体富化領域１８を形成することができる。

いくつかの実施形態では、図２の構成１０ｄは、一対の電極２２及び１４間に酸化物含有強誘電体材料１６を備え、そして電極１４に隣接しかつ直接面する酸化物含有強誘電体材料の半導体材料富化部分を備えると見なされるようにすることができる。そのような半導体材料富化部分は、任意の適切な半導体材料を備えるようにすることができ、そして、いくつかの実施形態では、シリコン及びゲルマニウムの一方又は両方を備えるようにすることができる。いくつかの実施形態例では、領域１８は強誘電体材料のシリコン富化領域とすることができ、電極１４は金属及びシリコンを備えることができる。いくつかの実施形態例では、電極１４は、チタン及びシリコンを備えるようにすることができ、いくつかの実施形態例では、チタン、シリコン、及び窒素を備えるようにすることができる。いくつかの実施形態例では、電極１４は、ルテニウムとシリコン、タンタルとシリコン、タンタルと窒素とシリコン、又は、シリコンと図１を参照して上述した電極材料との任意の他の組合せを備えるようにすることができる。

図３を参照すると、キャパシタ構造１０ｅは、一対の対向する電極２２及び１４の間に強誘電体材料１６を備え、上部電極１４と強誘電体材料１６の間に半導体材料の層４０を備える。

層４０内の半導体材料は、点画によって描かれている。そのような半導体材料は、任意の適切な半導体材料を備えるようにすることができ、いくつかの実施形態では、シリコン及びゲルマニウムの一方又は両方を備えるようにすることができる。

層４０は、非常に薄くてもよく、いくつかの実施形態では、約１単分子層から約１００Å以下の範囲内の厚さを有するようにすることができる。そのような層は、例えば、原子層堆積、化学気相堆積などを含む、任意の適切な処理を用いて形成されるようにすることができる。いくつかの実施形態では、構造１０ｅは、電極２２の上側に強誘電体材料１６を堆積し、次に、強誘電体材料１６の上側に半導体含有層４０を堆積し、そして最後に、層４０の上側に電極１４の材料を堆積することにより形成される。

強誘電体材料は、酸化物含有材料であってもよく、そして例えば、図１を参照して上述した組成物のうちの１つ以上を備えるようにすることができる。例えば、いくつかの実施形態では、酸化物含有強誘電体材料は、酸化ハフニウム及び酸化ジルコニウムの一方又は両方を備え、基本的にそれらからなり、又はそれらからなるようにすることができ、所望の強誘電特性を有するように適切にドープされる。

構造１０ｅは、矢印３３で図式的に示されるように、半導体富化領域１８を備える構造１０ｆに変換される。このような変換は、熱処理又は他の適切な処理を備え、半導体材料が層４０から強誘電体材料１６の上部内に移動することを引き起こし、それによってそのような上部を半導体富化領域１８に変換するようにすることができる。いくつかの実施形態では、層４０は、シリコン及びゲルマニウムの一方又は両方を備えるようにすることができ、半導体富化領域１８は、従って、シリコン及びゲルマニウムの一方又は両方を用いて富化されるようにすることができる。

矢印３３で示される上記変換は、図示されるように層４０及び電極１４の形成の後に発生する処理（例えば、熱処理）と共に起こるようにすることができる。代わりに、そのような変換は、層４０の形成の間及び／又は電極１４の形成の間に起こるようにすることができ、又は、層４０の形成の後で電極１４の形成の前に起こるようにすることができる。

いくつかの実施形態では、図３の構造１０ｆは、強誘電体材料１６と電極１４の間に半導体含有層４０を備え、そしてそのような層に沿って半導体材料富化部分１８を備えると見なされるようにすることができる。そのような半導体材料富化部分は、任意の適切な半導体材料を備えるようにすることができ、いくつかの実施形態では、シリコン及びゲルマニウムの一方又は両方を備えるようにすることができる。層４０は、任意の適切な厚さを備えることができ、例えば、約１単分子層から約３０Å以下の範囲内の厚さを有する。いくつかの実施形態例では、領域１８は強誘電体材料のシリコン富化領域とすることができ、層４０は、シリコンを備え、基本的にそれからなり、又はそれからなるようにすることができる。いくつかの実施形態例では、電極１４は、金属、金属窒化物、チタン、窒化チタン、ルテニウム、タンタル、窒化タンタル、又は、図１を参照して上述した任意の他の電極材料を備えるようにすることができる。

図３の構造１０ｆは、半導体富化領域１８の上側に層４０を備えるように示されているが、他の実施形態では、元の層４０のどこもが構造１０ｆに残らないように、層４０の全体が使い尽くされて半導体富化領域１８を形成するようにすることができる。

図４を参照すると、キャパシタ構造１０ｇは、一対の対向する電極２２及び１４の間に強誘電体材料１６を備え、上部電極１４の強誘電体材料１６とは反対側に半導体材料の層４２を備える。

層４２内の半導体材料は点画によって描かれている。そのような半導体材料は、任意の適切な半導体材料を備えるようにすることができ、いくつかの実施形態では、シリコン及びゲルマニウムの一方又は両方を備えるようにすることができる。

層４２は、任意の適切な厚さであってよく、いくつかの実施形態では、例えば、約５Åから約５００Å以下又は約３０Å以下の範囲内の厚さを有するようにすることができる。そのような層は、例えば、原子層堆積、化学気相堆積などを含む、任意の適切な処理を用いて形成されるようにすることができる。いくつかの実施形態では、構造１０ｇは、電極２２の上側に強誘電体材料１６を堆積し、次に、材料１６の上側に電極１４の材料を堆積し、そして最後に、電極１４の上側に半導体含有層４２を堆積することにより形成される。

強誘電体材料は、酸化物含有材料であってもよく、そして例えば、図１を参照して上述した組成物のうちの１つ以上を備えるようにすることができる。例えば、いくつかの実施形態では、酸化物含有強誘電体材料は、酸化ハフニウム及び酸化ジルコニウムの一方又は両方を備え、基本的にそれらからなり、又はそれらからなり、所望の強誘電特性を有するように適切にドープされる。

構造１０ｇは、矢印３５で図式的に示されるように、半導体富化領域１８を備える構造１０ｈに変換される。このような変換は、熱処理又は他の適切な処理を備え、半導体材料が層４２から電極１４を通って強誘電体材料１６の上部内に移動することを引き起こすようにすることができる。そのようなことが、それによって、そのような材料１６の上部を半導体富化領域１８に変換する。いくつかの実施形態では、層４２は、シリコン及びゲルマニウムの一方又は両方を備えるようにすることができ、半導体富化領域１８は、従って、シリコン及びゲルマニウムの一方又は両方を用いて富化されるようにすることができる。

電極１４を通る層４２からの半導体材料の移動は、半導体材料が電極１４を通って拡散されることを引き起こす。いくつかの実施形態では、電極１４は、構造１０ｇ内において、金属窒化物（例えば、窒化チタン）からなるようにすることができ、構造１０ｈ内において、シリコン、金属、及び窒素（例えば、主成分を示しそして特定の化学量論組成を示すのではない式である、ＴｉＳｉＮ、ＷＳｉＮ、ＨｆＳｉＮ、ＷＳｉ、ＴａＳｉＮ、ＲｕＳｉなど）を備えるようにすることができる。電極１４は、半導体材料が層４２から強誘電体材料１６まで完全に拡散することを可能にするために比較的薄く保たれるようにすることができ、いくつかの実施形態では、約５Åから約１００Åの範囲内の厚さを有するようにすることができる。電極材料の厚さは、その電極材料の密度にいくらか依存するようにすることができ、より低密度の電極材料は、それを通る半導体材料の所望の拡散をなお可能にしながら、より高密度の電極材料よりも厚くすることに適している。

矢印３５によって示される上記変換は、図示されるように層４２の形成の後に発生する処理（例えば、熱処理）と共に起こるようにすることができる。代わりに、そのような変換は、層４２の形成の間に起こるようにすることができる。

いくつかの実施形態では、図４の構造１０ｈは、電極１４の強誘電体材料１６に対する反対側に半導体材料含有層４２を備え、電極１４を通って拡散された層４２の半導体材料を備え、電極１４と強誘電体材料１６の残りの部分の間の半導体材料富化部分１８内に層４２の半導体材料を備えると見なされるようにすることができる。層４２の半導体材料は、任意の適切な半導体材料を備えるようにすることができ、いくつかの実施形態では、シリコン及びゲルマニウムの一方又は両方を備えるようにすることができる。いくつかの実施形態例では、領域１８は上記強誘電体材料のシリコン富化領域とすることができる。層４２は、任意の適切な厚さを備えることができ、例えば、約５Åから約１０００Å以下、約５００Å以下、又は約１００Å以下の範囲内の厚さを有する。いくつかの実施形態例では、領域１８は電極１４の一方の側に直接面する強誘電体材料のシリコン富化領域とすることができ、層４２は、シリコンを備え、基本的にそれからなり、又はそれからなるようにすることができ、電極１４の反対側に直接面するようにすることができる。いくつかの実施形態例では、構造１０ｈの電極１４は、金属、金属窒化物、チタン、窒化チタン、ルテニウム、タンタル、窒化タンタル、又は、図１を参照して上述した任意の他の電極材料と結合したシリコンを備えるようにすることができる。

いくつかの実施形態では、図４の処理と同様の処理は、電極１４を介して半導体材料を注入又は他の方法で浸漬することを備えるようにすることができ、そのような処理は電極１４の上部に層４２を形成するように又はしないようにすることができる。

図２〜図４の方法は、酸化物含有強誘電体材料１６が第１の電極２２の上側に形成され、第２の電極１４が上記酸化物含有強誘電体材料の上側に形成され、そして、上記強誘電体材料の半導体材料富化部分１８が第２の電極１４に隣接して形成される、強誘電体キャパシタを形成する実施形態例を示す。いくつかの実施形態では、半導体材料富化部分１８は第２の電極１４を形成する前に形成されるようにすることができ（例えば、そのようなことは図３の実施形態において発生し得る）、そして他の実施形態では、半導体材料富化部分１８は上記第２の電極を形成する間又は後に形成されるようにすることができる（例えば、そのようなことは図２〜図４の実施形態の何れかにおいて発生し得る）。

いくつかの実施形態は、強誘電体デバイスを備えるメモリアレイを含む。実施例のメモリアレイが、図５及び図６を参照して説明される。

図５を参照すると、メモリアレイ５０の一部が強誘電体キャパシタ１０ａを備えるように示されている。図示されたメモリアレイの一部は、ワード線（ＷＬ）５６に接続されたゲート５４を有するトランジスタデバイス５２を備える。ソース／ドレイン領域５８及び６０は上記ゲートの対向する各側面にあり、チャネル領域６２は、上記ソース／ドレイン領域間及び上記ゲートの下に延在する。上記ゲートは、ゲート誘電体６４によってチャネル領域から隔てられている。ソース／ドレイン領域５８はビット線（ＢＬ）６６と電気的に結合され、ソース／ドレイン領域６０は強誘電体キャパシタ１０ａと電気的に結合されている。上記強誘電体キャパシタは、データ記憶デバイス（すなわち、メモリセル）であるようにすることができ、メモリアレイ内で利用される多数の実質的に同一のメモリセルを表すようにすることができる。用語「実質的に同一」は、メモリセルが、製造及び測定の妥当な許容誤差範囲内で同一であることを示す。

図６を参照すると、メモリアレイ７０の一部が強誘電体トランジスタ１０ｂを備えるように示されている。上記強誘電体トランジスタのゲートはワード線（ＷＬ）７２と電気的に結合され、ソース／ドレイン領域２８はビット線（ＢＬ）７４と電気的に結合されている。上記トランジスタはデータ記憶デバイス（メモリセル）であるようにすることができ、メモリアレイ内で利用される多数の実質的に同一のメモリセルを表すようにすることができる。

上述のデバイスは、電子システムに組み込まれてよい。そのような電子システムは、例えば、メモリモジュール、デバイスドライバ、パワーモジュール、通信モデム、プロセッサモジュール、及び特定用途向けモジュールにおいて使用されるようにすることができ、多層多チップモジュールを含むことができる。上記電子システムは、例えば、カメラ、無線デバイス、ディスプレイ、チップセット、セットトップボックス、ゲーム、照明、車両、時計、テレビ、携帯電話、パーソナルコンピュータ、自動車、産業用制御システム、航空機などのような、広範囲のシステムのいずれであってもよい。

他に特定されない限り、本明細書に記載される様々な材料、物質、組成物などは、例えば、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理蒸着（ＰＶＤ）などを含む、現在知られている又はまだ開発されていない何れかの適切な方法で形成されるようにすることができる。

用語「誘電性」及び「電気絶縁性」の両方は、絶縁電気特性を有する材料を説明するために利用されるようにすることができる。それらの用語は、本開示では同義であるとみなされる。ある場合には用語「誘電性」を使用し、他の場合には用語「電気絶縁性」を使用することは、本開示内で言語のバリエーションを与えて、あとに続く特許請求の範囲内で先行詞を単純化することであるようにすることができ、意味のある化学的又は電気的な違いを示すために利用されるものではない。

図面中の様々な実施形態の特定の向きは例示目的のみのためであり、実施形態はいくつかの用途では示された向きに対して回転されてもよい。本明細書で提供される説明、及びそれに続く特許請求の範囲は、構造が図面の特定の向きにあるか、又はそのような向きに対して回転しているかに関係なく、様々な特徴間の説明された関係を有する任意の構造に関するものである。

添付の図面の断面図は、図面を簡略化するために、断面の平面内の特徴のみを示しており、断面の平面の背後の材料は示していない。

ある構造が他の構造の「上に」又は「面して」あると上記で言及されている場合、それは上記他の構造上に直接存在することができ、又は介在構造が存在してもよい。対照的に、構造が他の構造の「直接上に」又は「直接面して」あると言及されている場合、介在構造は存在しない。ある構造が他の構造に「接続されている」又は「結合されている」と言及されている場合、それは上記他の構造に直接接続されているか又は結合されているようにすることができ、又は介在構造が存在してもよい。対照的に、ある構造が他の構造に「直接接続されている」又は「直接結合されている」と言及されている場合、介在構造は存在しない。

いくつかの実施形態は、電極に隣接する強誘電体材料を備え、そして、電極に最も近い強誘電体材料の表面に沿った半導体材料含有領域を備える、強誘電体デバイスを含む。その半導体材料含有領域は、上記強誘電体材料の残りの領域よりも高濃度の半導体材料を有する。

いくつかの実施形態は、一対の電極間にある酸化物含有絶縁性強誘電体材料を備え、そして、上記電極のうちの１つに隣接する酸化物含有強誘電体材料の半導体材料富化部分を備える、強誘電体キャパシタを含む。

いくつかの実施形態は、第１の電極と、その第１の電極の上側の絶縁性強誘電体材料と、その強誘電体材料の上側のその強誘電体材料に直接面する第２の電極とを備える強誘電体キャパシタを含む。上記第２の電極は金属及びシリコンを備える。上記強誘電体材料のシリコン富化領域は、第２の電極に直接面する。

いくつかの実施形態は、第１の電極と、その第１の電極の上側の強誘電体材料と、その強誘電体材料の上側のその強誘電体材料に直接面するシリコン含有層と、そのシリコン含有層の上側のそのシリコン含有層に直接面する第２の電極とを備える強誘電体キャパシタを含む。上記第２の電極は金属を備える。

いくつかの実施形態は、第１の電極と、その第１の電極の上側の絶縁性強誘電体材料と、その強誘電体材料の上側のその強誘電体材料に直接面する第２の電極とを備える強誘電体キャパシタを含む。上記第２の電極は、金属及びシリコンを備え、約５Åから約１００Åの範囲内の厚さを有する。シリコン含有材料が、第２の電極の上側にあり第２の電極に直接面する。強誘電体材料のシリコン富化領域が、第２の電極に直接面する。

いくつかの実施形態は、強誘電体キャパシタを形成する方法を含む。酸化物含有強誘電体材料が、第１の電極の上側にある。第２の電極が、酸化物含有強誘電体材料の上側に形成される。酸化物含有強誘電体材料の半導体材料富化部分が、第２の電極に隣接して形成される。

法令に従って、本明細書に開示された主題は、構造的及び方法的特徴に関して多かれ少なかれ特定の言葉で説明されてきた。しかしながら、本明細書に開示された手段は実施形態例を備えるので、特許請求の範囲は図示及び説明された特定の特徴に限定されないことを理解されたい。従って、これらの請求項は、文字通りに表現された通りに完全な範囲を与えられるべきであり、そして均等論に従って適切に解釈されるべきである。

いくつかの実施形態は、強誘電体キャパシタを形成する方法を含む。酸化物含有強誘電体材料が、第１の電極の上側に形成される。第２の電極が、酸化物含有強誘電体材料の上側に形成される。酸化物含有強誘電体材料の半導体材料富化部分が、第２の電極に隣接して形成される。

Claims (41)

1. 電極に隣接する強誘電体材料と、
   前記電極に最も近い前記強誘電体材料の表面に沿った半導体材料含有領域であって、前記半導体材料含有領域は前記強誘電体材料の残りの領域よりも高濃度の半導体材料を有するものと、
   を備える強誘電体デバイス。
2. 前記強誘電体材料は電気的に絶縁性である、請求項１に記載の強誘電体デバイス。
3. 前記半導体材料はシリコンを備える、請求項２に記載の強誘電体デバイス。
4. 前記半導体材料はゲルマニウムを備える、請求項２に記載の強誘電体デバイス。
5. 前記半導体材料はシリコン及びゲルマニウムを備える、請求項２に記載の強誘電体デバイス。
6. 前記電極と前記強誘電体材料の間に前記半導体材料の層を備え、前記半導体材料含有領域は前記層に沿っている、請求項２に記載の強誘電体デバイス。
7. 前記電極の全体にわたって拡散された前記半導体材料を備え、前記半導体材料含有領域は前記電極に直接面する、請求項２に記載の強誘電体デバイス。
8. 前記電極の前記強誘電体材料とは反対側に前記半導体材料の層を更に備える、請求項７に記載の強誘電体デバイス。
9. 前記強誘電体デバイスはキャパシタであり、前記電極は、互いに前記強誘電体材料の反対側にある一対の電極のうちの１つである、請求項２に記載の強誘電体デバイス。
10. 請求項８に記載のキャパシタを複数の実質的に同一のキャパシタのうちの１つとして備えるメモリアレイ。
11. 前記強誘電体デバイスはトランジスタであり、前記電極はトランジスタゲートである、請求項２に記載の強誘電体デバイス。
12. 請求項１１に記載のトランジスタを複数の実質的に同一のトランジスタの１つとして備えるメモリアレイ。
13. 一対の電極間にある酸化物含有絶縁性強誘電体材料と、
    前記電極のうちの１つに隣接する前記酸化物含有絶縁性強誘電体材料の半導体材料富化部分と、
    を備える強誘電体キャパシタ。
14. 前記半導体材料はシリコンを備える、請求項１３に記載の強誘電体キャパシタ。
15. 前記半導体材料はゲルマニウムを備える、請求項１３に記載の強誘電体キャパシタ。
16. 前記半導体材料はシリコン及びゲルマニウムを備える、請求項１３に記載の強誘電体キャパシタ。
17. 前記電極と前記酸化物含有絶縁性強誘電体材料との間に前記半導体材料の層を含み、前記半導体材料富化部分が前記層に沿っている、請求項１３に記載の強誘電体キャパシタ。
18. 前記電極のうちの１つの全体にわたって拡散された前記半導体材料を備え、前記半導体材料富化部分は前記電極に直接面する、請求項１３に記載の強誘電体キャパシタ。
19. 前記電極のうちの１つの前記酸化物含有絶縁性強誘電体材料とは反対側に前記半導体材料の層を更に備える、請求項１８に記載の強誘電体キャパシタ。
20. 前記酸化物含有絶縁性強誘電体材料は、遷移金属酸化物、酸化ジルコニウム、酸化ハフニウム、チタン酸ジルコン酸鉛、酸化タンタル、及びチタン酸バリウムストロンチウムの１つ以上を含み、シリコン、アルミニウム、ランタン、イットリウム、エルビウム、カルシウム、マグネシウム、ニオブ、ストロンチウム、希土類元素、及びそれらの混合物からなる群から選択されるドーパントを有する、請求項１３に記載の強誘電体キャパシタ。
21. 第１の電極と、
    前記第１の電極の上側の絶縁性強誘電体材料と、
    前記絶縁性強誘電体材料の上側の前記絶縁性強誘電体材料に直接面する第２の電極であって、前記第２の電極は金属及びシリコンを備えるものと、
    前記第２の電極に直接面する前記絶縁性強誘電体材料のシリコン富化領域と、
    を備える強誘電体キャパシタ。
22. 前記第２の電極は、チタン、タンタル、ハフニウム、タングステン、及びルテニウムの１つ以上と一緒にシリコンを備える、請求項２１に記載の強誘電体キャパシタ。
23. 前記第２の電極はまた窒素をも備える、請求項２２に記載の強誘電体キャパシタ。
24. 前記絶縁性強誘電体材料は、酸化ハフニウム及び酸化ジルコニウムの一方又は両方を備える、請求項２１に記載の強誘電体キャパシタ。
25. 第１の電極と
    前記第１の電極の上側の強誘電体材料と、
    前記強誘電体材料の上側の前記強誘電体材料に直接面するシリコン含有層と、
    前記シリコン含有層の上側の前記シリコン含有層に直接面する第２の電極であって、前記第２の電極は金属を備えるものと、
    を備える強誘電体キャパシタ。
26. 前記強誘電体材料は電気的に絶縁性である、請求項２５に記載の強誘電体キャパシタ。
27. 前記シリコン含有層は、少なくとも約１単分子層から約１００Å以下の範囲内の厚さを有する、請求項２６に記載の強誘電体キャパシタ。
28. 前記第２の電極は少なくとも１つの金属窒化物を備える、請求項２６に記載の強誘電体キャパシタ。
29. 前記第２の電極は、窒化ハフニウム、窒化タングステン、窒化ルテニウム、窒化チタン、及び窒化タンタルのうちの１つ以上を備える、請求項２６に記載の強誘電体キャパシタ。
30. 第１の電極と、
    前記第１の電極の上側の絶縁性強誘電体材料と、
    前記絶縁性強誘電体材料の上側の前記絶縁性強誘電体材料に直接面する第２の電極であって、前記第２の電極は金属及びシリコンを備え、前記第２の電極は約５Åから約１００Åの範囲内の厚さを有するものと、
    前記第２の電極の上側の前記第２の電極に直接面するシリコン含有材料と、
    前記第２の電極に直接面する前記絶縁性強誘電体材料のシリコン富化領域と、
    を備える強誘電体キャパシタ。
31. 前記第２の電極は少なくとも１つの金属窒化物を備える、請求項３０に記載の強誘電体キャパシタ。
32. 前記第２の電極は、窒化チタン及び窒化タンタルの一方又は両方を備える、請求項３０に記載の強誘電体キャパシタ。
33. 前記シリコン含有材料はシリコンからなる、請求項３０に記載の強誘電体キャパシタ。
34. 前記シリコン含有材料は、少なくとも約５Åから約５００Å以下の範囲内の厚さを有する、請求項３３に記載の強誘電体キャパシタ。
35. 第１の電極の上側に酸化物含有強誘電体材料を形成し、
    前記酸化物含有強誘電体材料の上側に第２の電極を形成し、
    前記第２の電極に隣接して前記酸化物含有強誘電体材料の半導体材料富化部分を形成する、
    ことを備える強誘電体キャパシタを形成する方法。
36. 前記半導体材料は、シリコン及びゲルマニウムの一方又は両方を備える、請求項３５に記載の方法。
37. 前記酸化物含有強誘電体材料の前記半導体材料富化部分は、前記第２の電極を形成する前に形成される、請求項３５に記載の方法。
38. 前記酸化物含有強誘電体材料の前記半導体材料富化部分は、前記第２の電極を形成する前に、前記酸化物含有強誘電体材料の上側に与えられる前記半導体材料の層を用いて形成される、請求項３７に記載の方法。
39. 前記酸化物含有強誘電体材料の前記半導体材料富化部分は、前記第２の電極を形成した後に形成される、請求項３５に記載の方法。
40. 前記第２の電極は、その全体にわたって拡散された前記半導体材料を含むように形成され、半導体材料が前記第２の電極から移動して前記半導体材料富化部分を形成する、請求項３９に記載の方法。
41. 前記第２の電極の前記酸化物含有強誘電体材料とは反対側に前記半導体材料の層を形成し、前記半導体材料富化部分を形成するために前記層から前記第２の電極を通して半導体材料を拡散させる、ことを更に備える、請求項３９に記載の方法。

Images