JP2020009837A - 基板処理システム、基板搬送方法、および制御プログラム - Google Patents

基板処理システム、基板搬送方法、および制御プログラム Download PDF

Info

Publication number
JP2020009837A
JP2020009837A JP2018127757A JP2018127757A JP2020009837A JP 2020009837 A JP2020009837 A JP 2020009837A JP 2018127757 A JP2018127757 A JP 2018127757A JP 2018127757 A JP2018127757 A JP 2018127757A JP 2020009837 A JP2020009837 A JP 2020009837A
Authority
JP
Japan
Prior art keywords
substrate
processing
unit
module
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018127757A
Other languages
English (en)
Other versions
JP7149748B2 (ja
Inventor
孝文 松橋
Takafumi Matsuhashi
孝文 松橋
国夫 鷹野
Kunio Takano
国夫 鷹野
俊治 平田
Toshiharu Hirata
俊治 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018127757A priority Critical patent/JP7149748B2/ja
Priority to TW108121458A priority patent/TWI805786B/zh
Priority to US16/455,934 priority patent/US11127615B2/en
Priority to KR1020190080349A priority patent/KR102242431B1/ko
Priority to CN201910598586.9A priority patent/CN110690139B/zh
Publication of JP2020009837A publication Critical patent/JP2020009837A/ja
Application granted granted Critical
Publication of JP7149748B2 publication Critical patent/JP7149748B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0452—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers
    • H10P72/0454—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0452—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers
    • H10P72/0456—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/33—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber
    • H10P72/3304—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber characterised by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0464—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the transfer chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0612—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/32—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations between different workstations
    • H10P72/3218—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/33—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/33—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber
    • H10P72/3302—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/34—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H10P72/3406—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door or cover
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
    • H10P72/57—Mask-wafer alignment

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Engineering & Computer Science (AREA)
  • Robotics (AREA)
  • Control Of Conveyors (AREA)

Abstract

【課題】それぞれ所定の処理を行う複数の処理モジュールに対して、基板を順次搬送して基板に一連の処理を行う際に、スループットの低下を抑制しつつ、基板による処理結果の不均一を抑制することができる技術を提供する。【解決手段】基板処理システムは、それぞれ所定の処理を行う複数の処理モジュールを有する処理部と、複数の基板を保持し、処理部に対し基板を搬出入する搬出入部と、基板を搬送する搬送部と、処理部、搬出入部、および搬送部を制御する制御部とを具備し、制御部は、複数の基板が搬出入部から処理部に順次搬送されるとともに、搬送された基板が、複数の処理モジュールに対して、順次シリアルに搬送されるように制御し、かつ、搬出入部の所定のモジュールから基板を搬出した後、次の基板を搬出するまでのインターバルを設定し、そのインターバルの設定値で複数の基板を所定のモジュールから順次搬出するように制御する。【選択図】図４

Description

本開示は、基板処理システム、基板搬送方法、および制御プログラムに関する。
複数の基板に対して処理を行う基板処理システムとして、それぞれ所定の処理を行う複数の処理モジュールと、これら複数の処理モジュールに対して基板を搬送する搬送機構とを有し、複数の処理モジュールに対して、基板を順次シリアルに搬送するように制御するものが提案されている（例えば特許文献１）。
特許第６１６０６１４号公報
本開示は、それぞれ所定の処理を行う複数の処理モジュールに対して、基板を順次シリアルに搬送して基板に一連の処理を行う際に、スループットの低下を抑制しつつ、基板による処理結果の不均一を抑制することができる技術を提供する。
本開示の一実施形態に係る基板処理システムは、複数の基板に対して処理を行う基板処理システムであって、それぞれ所定の処理を行う複数の処理モジュールを有する処理部と、複数の基板を保持し、前記処理部に対し基板を搬出入する搬出入部と、前記複数の処理モジュールのそれぞれに対して基板を搬送し、かつ前記搬出入部内および前記搬出入部と前記処理部との間で基板を搬送する搬送部と、前記処理部、前記搬出入部、および前記搬送部を制御する制御部と、を具備し、前記制御部は、複数の基板が前記搬出入部から前記処理部に順次搬送されるとともに、搬送された基板が、前記複数の処理モジュールに対して、順次シリアルに搬送されるように制御し、かつ、前記搬出入部の所定のモジュールから基板を搬出した後、次の基板を搬出するまでのインターバルを設定し、そのインターバルの設定値で複数の基板を前記所定のモジュールから順次搬出するように制御する。
本開示によれば、複数の処理のそれぞれを行う複数の処理モジュールに対して、基板を順次シリアルに搬送して基板に一連の処理を行う際に、スループットの低下を抑制しつつ、基板による処理結果の不均一を抑制することが可能な技術が提供される。
一実施形態に係る基板処理システムを示す概略断面図である。 一実施形態に係る基板処理システムにおける基板の搬送経路を示す概略断面図である。 一実施形態に係る基板処理システムにおける制御部のハードウェア構成の一例を示すブロック図である。 一実施形態に係る基板処理システムにおける制御部の機能ブロック図である。
以下、添付図面を参照して実施形態について説明する。
図１は一実施形態に係る基板処理システムを示す概略断面図である。
この基板処理システム１は、基板Ｗに対して複数の処理を施すものであり、処理部２と、複数の基板Ｗを保持し、処理部２に対し基板を搬出入する搬出入部３と、制御部４とを有する。基板は特に限定されないが、例えば半導体ウエハである。
処理部２は、基板Ｗに対して所定の真空処理を施す複数（本例では１０個）の処理モジュールＰＭ１〜ＰＭ１０を有する。これら複数の処理モジュールＰＭ１〜ＰＭ１０に対しては、第１の搬送装置１１により基板Ｗが順次搬送される。第１の搬送装置１１は複数の搬送モジュールＴＭ１〜ＴＭ５を有する。搬送モジュールＴＭ１〜ＴＭ５は、それぞれ真空に保持される平面形状が六角状の容器３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅと、各容器内に設けられた多関節構造の搬送機構３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅとを有する。搬送モジュールＴＭ１〜ＴＭ５の搬送機構の間には、それぞれ搬送バッファとしての受け渡し部４１、４２、４３、４４が設けられている。搬送モジュールＴＭ１〜ＴＭ５の容器３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅは連通して一つの搬送室１２を構成する。搬送室１２は図中Ｙ方向に延びており、処理モジュールＰＭ１〜ＰＭ１０は、開閉可能なゲートバルブＧを介して搬送室１２の両側に５個ずつ接続されている。処理モジュールＰＭ１〜ＰＭ１０のゲートバルブＧは、処理モジュールに搬送モジュールがアクセスする際には開かれ、処理を行っている際には閉じられる。
搬出入部３は、処理部２の一端側に接続されている。搬出入部３は、大気搬送室（ＥＦＥＭ）２１と、大気搬送室２１に接続された、３つのロードポート２２、アライナーモジュール２３、ならびに２つのロードロックモジュールＬＬＭ１およびＬＬＭ２と、大気搬送室２１内に設けられた第２の搬送装置２４とを有する。
大気搬送室２１は、図中Ｘ方向を長手方向とする直方体状をなしている。３つのロードポート２２は、大気搬送室２１の処理部２とは反対側の長辺壁部に設けられている。各ロードポート２２は載置台２５と搬送口２６とを有し、載置台２５に複数の基板を収容する基板収容容器であるＦＯＵＰ２０が載置され、載置台２５上のＦＯＵＰ２０は、搬送口２６を介して大気搬送室２１に密閉した状態で接続される。
アライナーモジュール２３は、大気搬送室２１の一方の短辺壁部に接続されている。アライナーモジュール２３において、基板Ｗのアライメントが行われる。
２つのロードロックモジュールＬＬＭ１およびＬＬＭ２は、大気圧である大気搬送室２１と真空雰囲気である搬送室１２との間で基板Ｗの搬送を可能にするためのものであり、大気圧と搬送室１２と同程度の真空との間で圧力可変となっている。２つのロードロックモジュールＬＬＭ１およびＬＬＭ２は、それぞれ２つの搬送口を有しており、一方の搬送口が大気搬送室２１の処理部２側の長辺壁部にゲートバルブＧ２を介して接続され、他方の搬送口がゲートバルブＧ１を介して処理部２の搬送室１２に接続されている。ロードロックモジュールＬＬＭ１は基板Ｗを搬出入部３から処理部２に搬送する際に用いられ、ロードロックモジュールＬＬＭ２は基板Ｗを処理部２から搬入出部３に搬送する際に用いられる。なお、ロードロックモジュールＬＬＭ１およびＬＬＭ２で、デガス処理等の処理を行うようにしてもよい。
大気搬送室２１内の第２の搬送装置２４は、多関節構造を有しており、ロードポート２２上のＦＯＵＰ２０、アライナーモジュール２３、ロードロックモジュールＬＬＭ１およびＬＬＭ２に対する基板Ｗの搬送を行う。具体的には、第２の搬送装置２４は、ロードポート２２のＦＯＵＰ２０から未処理の基板Ｗを取り出し、アライナーモジュール２３へ搬送し、アライナーモジュール２３からロードロックモジュールＬＬＭ１へ基板Ｗを搬送する。また、第２の搬送装置２４は、処理部２からロードロックモジュールＬＬＭ２に搬送された処理後の基板Ｗを受け取り、ロードポート２２のＦＯＵＰ２０へ基板Ｗを搬送する。なお、図１では、第２の搬送装置２４の基板Ｗを受け取るピックが１本の例を示しているが、ピックが２本であってもよい。
なお、上記第１の搬送装置１１と第２の搬送装置２４とで、処理システム１の搬送部が構成される。
上記処理部２においては、搬送室１２の一方側に、ロードロックモジュールＬＬＭ１側から順に、処理モジュールＰＭ１、ＰＭ３、ＰＭ５、ＰＭ７、ＰＭ９が配置され、搬送室１２の他方側に、ロードロックモジュールＬＬＭ２側から順に、処理モジュールＰＭ２、ＰＭ４、ＰＭ６、ＰＭ８、ＰＭ１０が配置されている。また、第１の搬送装置１１においては、ロードロックモジュールＬＬＭ１およびＬＬＭ２側から順に搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、ＴＭ５が配置されている。
搬送モジュールＴＭ１の搬送機構３１ａは、ロードロックモジュールＬＬＭ１およびＬＬＭ２、処理モジュールＰＭ１およびＰＭ２、ならびに受け渡し部４１にアクセス可能である。搬送モジュールＴＭ２の搬送機構３１ｂは、処理モジュールＰＭ１、ＰＭ２、ＰＭ３、およびＰＭ４、ならびに受け渡し部４１および４２にアクセス可能である。搬送モジュールＴＭ３の搬送機構３１ｃは、処理モジュールＰＭ３、ＰＭ４、ＰＭ５、およびＰＭ６、ならびに受け渡し部４２および４３にアクセス可能である。搬送モジュールＴＭ４の搬送機構３１ｄは、処理モジュールＰＭ５、ＰＭ６、ＰＭ７、およびＰＭ８、ならびに受け渡し部４３および４４にアクセス可能である。搬送モジュールＴＭ５の搬送機構３１ｅは、処理モジュールＰＭ７、ＰＭ８、ＰＭ９、およびＰＭ１０、ならびに受け渡し部４４にアクセス可能である。
第２の搬送装置２４、および第１の搬送装置１１の搬送モジュールＴＭ１〜ＴＭ５がこのように構成されているため、図２に示すように、ＦＯＵＰ２０から取り出された基板Ｗは、処理部２において略Ｕ字状の経路Ｐに沿って一方向にシリアルに搬送されて各処理モジュールで処理され、ＦＯＵＰ２０に戻される。すなわち、基板Ｗは、処理モジュールＰＭ１、ＰＭ３、ＰＭ５、ＰＭ７、ＰＭ９、ＰＭ１０、ＰＭ８、ＰＭ６、ＰＭ４、ＰＭ２の順に搬送されてそれぞれの処理モジュールで所定の処理がなされる。
処理システム１は、例えば、ＭＲＡＭ（Magnetoresistive Random Access Memory）に用いられる積層膜（ＭＴＪ膜）の製造に用いることができる。ＭＴＪ膜の製造には、前洗浄処理、成膜処理、酸化処理、加熱処理、冷却処理等の複数の処理が存在し、これら処理のそれぞれを、処理モジュールＰＭ１〜ＰＭ１０で行う。処理モジュールＰＭ１〜ＰＭ１０の１つ以上が基板Ｗを待機させる待機モジュールであってもよい。
制御部４は、基板処理システム１の各構成部、例えば、搬送モジュールＴＭ１〜ＴＭ５（搬送機構３１ａ〜３１ｅ）、および第２の搬送装置２４、処理モジュールＰＭ１〜ＰＭ１０、ロードロックモジュールＬＬＭ１およびＬＬＭ２、搬送室１２、ゲートバルブＧ、Ｇ１、Ｇ２等を制御する。制御部４は、典型的にはコンピュータである。図３に制御部４のハードウェア構成の一例を示す。制御部４は、主制御部１０１と、キーボード、マウス等の入力装置１０２と、プリンタ等の出力装置１０３と、表示装置１０４と、記憶装置１０５と、外部インターフェース１０６と、これらを互いに接続するバス１０７とを備えている。主制御部１０１は、ＣＰＵ（中央処理装置）１１１、ＲＡＭ１１２およびＲＯＭ１１３を有している。記憶装置１０５は、制御に必要な情報の記録および読み取りを行うようになっている。記憶装置１０５には、コンピュータ読み取り可能な記憶媒体を有しており、記憶媒体には、基板Ｗに対する処理の処理レシピ等が記憶されている。
制御部４では、ＣＰＵ１１１が、ＲＡＭ１１２を作業領域として用いて、ＲＯＭ１１３または記憶装置１０５の記憶媒体に格納されたプログラムを実行することにより、基板処理装置１において基板であるウエハＷの処理を実行させる。
図４は、制御部４の機能ブロック図であり、主に基板Ｗの搬送制御機能を示す。制御部４は、搬送制御部１２１と、インターバル設定部１２２と、基板検知部１２３と、滞留検知部１２４と、インターバル設定モジュール変更部１２５とを有する。なお、制御部４は、搬送制御機能以外の他の機能も有しているが、ここでは説明を省略する。
搬送制御部１２１は、搬送モジュールＴＭ１〜ＴＭ５（搬送機構３１ａ〜３１ｅ）、および第２の搬送装置２４を制御する。具体的には、基板ＷがＦＯＵＰ２０から搬出され、アライナーモジュール２３、ロードロックモジュールＬＬＭ１を経て処理部２に至り、各処理モジュールに順次搬送され、ロードロックモジュールＬＬＭ２を経てＦＯＵＰ２０に戻るように制御する。搬送制御部１２１は、タイマーを内蔵している。インターバル設定部１２２は、搬出入部３の所定のモジュールからある基板Ｗを搬出した後、次の基板Ｗを搬出するまでのインターバルを設定し、その設定値を搬送制御部１２１に送る機能を有する。基板検知部１２３は、システム内の基板Ｗの位置を検知する。検知された基板Ｗの位置は、表示装置１０４の装置画面に表示される。滞留検知部１２４は、基板Ｗの滞留を検知し、搬送制御部１２１にフィードバックする機能を有する。インターバル設定モジュール変更部１２５は、基板Ｗを搬出した後、次の基板Ｗを搬出するまでのインターバルを設定するモジュールの変更を設定し、その変更を搬送制御部１２１に送る機能を有する。
以下、具体的に説明する。
搬送制御部１２１は、搬出入部３の所定のモジュールから複数の基板を順次搬出する際、インターバル設定部１２２で設定されたインターバルの設定値で、複数の基板Ｗを順次搬出するように第２の搬送装置２４等の搬送機構を制御する。このとき、インターバルは装置パラメータとして設定される。インターバル設定部１２２は、プロセスに要求されるスループットに応じてインターバルを適宜の値に可変である。
インターバルが設定される所定のモジュール（インターバル設定モジュール）は、例えばロードポート２２（ＦＯＵＰ２０）である。インターバル設定モジュールがロードポート２２（ＦＯＵＰ２０）である場合、搬送制御部１２１は、ＦＯＵＰ２０から基板Ｗを取り出した後、インターバル設定部１２２で設定されたインターバルの設定値で次の基板Ｗを取り出すよう、第２の搬送装置２４を制御する。インターバル設定部１２２の設定値は、例えば、処理モジュールＰＭ１〜ＰＭ１０のうち、処理時間が最も長いものの時間を基準として設定する。
また、インターバル設定部１２２が設定する設定値（パラメータ）を途中で変更することができる。この場合に、搬送制御部１２１は、パラメータ変更を即時有効にすることが好ましい。先行基板がインターバル設定モジュールから搬出後（インターバルタイマー計測中）にパラメータ変更された場合には、搬送制御部１２１は、変更されたパラメータと、それまでの実測時間との差分のタイマー時間後に後続基板を搬出する。
例えば、インターバルの設定値（パラメータ）が１２０秒のときは以下の通りである。
（ａ）先行基板搬出後、３０秒経過したときに、パラメータを１００秒に変更した場合、パラメータ変更時点から７０秒後（先行基板搬出から１００秒後）に後続基板が搬送される。
（ｂ）先行基板搬出後、３０秒経過したときに、パラメータを１０秒に変更した場合、パラメータ変更時点の直後に後続基板が搬出される。
インターバル設定モジュール変更部１２５は、上記インターバル設定モジュールの変更を設定する。例えば、インターバル設定モジュールを、ロードポート２２（ＦＯＵＰ２０）から、アライナーモジュール２３またはロードロックモジュールＬＬＭ１に変更する。変更されたインターバル設定モジュールが、アライナーモジュール２３の場合、搬送制御部１２１は、アライナーモジュール２３から基板Ｗを搬出した後、設定されたインターバルで次の基板Ｗを取り出すよう、第２の搬送装置２４を制御する。このとき、搬送制御部１２１は、ＦＯＵＰ２０からアライナーモジュール２３へ基板Ｗを搬送する際に、インターバルを考慮しない通常の搬送となるように第２の搬送装置２４を制御する。変更されたインターバル設定モジュールがロードロックモジュールＬＬＭ１の場合、搬送制御部１２１は、ロードロックモジュールＬＬＭ１から基板Ｗを搬出した後、設定されたインターバルで次の基板Ｗを取り出すよう、搬送モジュールＴＭ１の搬送機構３１ａを制御する。
なお、以上の説明では、インターバル設定モジュールの初期設定をロードポート２２（ＦＯＵＰ２０）としたが、インターバル設定モジュールの初期設定を他のモジュールとしてもよい。
滞留検知部１２４は、上記インターバル設定にもかかわらず、所定の処理モジュールで基板の滞留が発生した場合に、その滞留を検知し、滞留時間を搬送制御部１２１にフィードバックする。フィードバックを受けた搬送制御部１２１は、インターバル設定部１２２で設定されたインターバルの設定値の残り時間を、滞留時間分延長する。滞留検知部１２４の滞留検知は、基板検知部１２３による基板Ｗの位置検知結果に基づき、所定のモジュールからの基板Ｗの搬出の遅れ時間が所定時間以上のときに、その基板Ｗが滞留したとみなし、その搬出遅れ時間を滞留時間とする。滞留時間は基板が動き始めて初めてわかるので、滞留時間の検知は、滞留が解消されて基板Ｗが動き始めたタイミングでなされる。フィードバックを受けた搬送制御部１２１は、インターバル設定部１２２で設定されたインターバルの残り時間が搬出遅れ時間の分延長されるように、タイマーを再設定する。
ただし、スループットの低下を考慮すると、再設定タイマーの最大値、つまり延長後のインターバルの再設定は、インターバル設定部１２２での設定値とすることが好ましい。
例えば、インターバル設定部１２２で設定されたインターバル設定値が２８０秒のときは以下の通りである。
（ａ）先行基板の滞留時間が３０秒、タイマーの経過時間が１００秒の場合
２８０−１００＋３０＝２１０秒のタイマーを再設定する。
（ｂ）先行基板の滞留時間が３００秒、タイマーの経過時間が１００秒の場合
２８０−１００＋３００＝４８０秒であるが、設定値２８０秒より長いので、２８０秒のタイマーを再設定する。
滞留検知部１２４の滞留とみなす所定時間は、設定可能であることが好ましい。この所定時間は、実質的に滞留が生じたとすることができる時間、例えば１５秒に設定される。つまり、滞留検知部１２４は、基板Ｗが所定のモジュールからの搬出遅れ時間が所定時間（例えば１５秒）以上長いときに、滞留が生じたとみなしてフィードバックを搬送制御部１２１に送る。
また、搬送制御部１２１は、基板Ｗの滞留が解消して複数の基板が動き始めた際に、最初に動き始めた基板Ｗのフィードバックのみを受け付けるようにする。先行基板が何らかの原因で滞留した場合、それに続く基板も滞留して、複数の基板が滞留することとなるが、このとき滞留が解消されて動き始めた基板は複数あり、これら複数の基板について滞留検知部１２４からフィードバックが送られる。これらの基板の中では、最初に動き始めた基板の滞留時間が最も長いので、搬送制御部１２１は、最初に動き始めた基板のフィードバックのみを受け付けるようにする。
また、搬送制御部１２１は、一度フィードバックを送信した際の基板について、その後フィードバックは受け付けないようにする。上述したように複数の基板が滞留した後、滞留が解消されたとき、先頭の基板は滞留なく搬送可能であるが、２枚目以降の基板は、先頭の基板の各処理モジュールでの処理時間によっては複数回滞留する場合がある。このとき、その都度、滞留のフードバックを受け付けると、搬送サイクルの乱れが大きくなりスループットの低下を招く。このため、搬送制御部１２１は、一度フィードバックを送信した基板についてのフィードバックは受け付けないようにする。
また、搬送制御部１２１は、設定されたインターバルが経過してインターバル設定モジュールから基板Ｗを搬出する際に、その基板Ｗの搬送先のモジュールで基板Ｗの滞留が発生していることが検知された場合、インターバル設定モジュールからの基板Ｗの搬出を停止する機能を有する。基板検知部１２３により滞留が解消したことが検知された場合、搬送制御部１２１は搬出停止を解除する。
さらに、搬送制御部１２１は、先行する基板が存在しなくなった場合（先行基板の情報がソフト的にロストされた場合）、設定されたインターバル時間にかかわらず、インターバル設定モジュールから次の基板Ｗを即時搬出させる機能を有する。また、先行基板Ｗの搬送時間よりも設定されたインターバル時間が長い場合および先行基板Ｗのプロセスジョブがアボードされて基板が予定よりも早く戻ってきた場合も、基板が戻ってきた時点で、同様に、次の基板を即時搬出させる。
さらに、搬送制御部１２１は、ロードロックモジュール（ＬＬＭ１）の大気開放が遅い場合、インターバル設定モジュールから１枚目の基板Ｗを搬出する際に、インターバル設定値にかかわらず、大気開放処理が完了してから搬出する機能を有する。
次に、以上のように構成された基板処理システム１における処理動作について説明する。以下の処理動作は制御部４による制御の下に実行される。
まず、第２の搬送装置２４によりロードポート２２上のＦＯＵＰ２０から基板Ｗが取り出され、アライナーモジュール２３に搬送される。アライナーモジュール２３で基板Ｗがアライメントされた後、基板Ｗは、第２の搬送装置２４により取り出され、ロードロックモジュールＬＬＭ１に搬送される。このときロードロックモジュールＬＬＭ１は大気圧であり、基板Ｗを受け取った後、真空排気される。
その後、第１の搬送装置１１における搬送モジュールＴＭ１の搬送機構３１ａにより、基板ＷがロードロックモジュールＬＬＭ１内から取り出され、処理モジュールＰＭ１に搬送される。そして、処理モジュールＰＭ１で基板Ｗに対して所定の処理が実行される。その後、基板Ｗは、搬送モジュールＴＭ１〜ＴＭ５の搬送機構３１ａ〜３１ｅにより、処理モジュールＰＭ３、ＰＭ５、ＰＭ７、ＰＭ９、ＰＭ１０、ＰＭ８、ＰＭ６、ＰＭ４、ＰＭ２に順次搬送され、これら処理モジュールで順次所定の処理が行われる。基板Ｗは、処理モジュールＰＭ２での処理が終了した後、搬送モジュールＴＭ１の搬送機構３１ａによりロードロックモジュールＬＬＭ２に搬送される。このときロードロックモジュールＬＬＭ２は真空であり、基板Ｗを受け取った後、大気開放される。
その後、ロードロックモジュールＬＬＭ２内の基板Ｗは、第２の搬送装置２４によりロードポート２２のＦＯＵＰ２０内に搬送される。
以上のような一連の処理を、複数枚の基板Ｗに対して繰り返し行う。
従来、この種の基板処理システムにおける搬送系は、搬送効率を重視し、トリガー搬送により複数の基板を最短の時間で連続的に搬送するように制御されていた。
しかし、各処理モジュールの処理時間は一定ではなく、１枚目の基板は待ち時間なく搬送できたとしても、２枚目以降の基板は、レシピ時間の長い処理モジュールより前の処理モジュールで待機せざるを得ず、これにより、プロセス結果が異なることがある。
例えば、ＭＲＡＭのＭＴＪ膜の製造の場合には、前洗浄処理、成膜処理、酸化処理、加熱処理、冷却処理等の複数の処理が存在する。その際の処理時間は、例えば、処理モジュールＰＭ７で最長の２８０秒、その前の処理モジュールＰＭ１、ＰＭ３、ＰＭ５では数十秒である。したがって、２枚目以降の基板は、処理モジュールＰＭ７での先行基板の処理が終了するまで処理モジュールＰＭ１、ＰＭ３、ＰＭ５で待機することになる。
このとき、待機する処理モジュールＰＭ１、ＰＭ３、ＰＭ５で行われる処理が、酸化処理や冷却処理等の、待機中に基板の状態を変化させる可能性がある処理の場合、１枚目の基板と２枚目以降の基板とでプロセス結果が異なることがある。
一方、ソフトウエアの機能で基板の間隔をあけることにより、後続基板の滞留を防止してプロセス結果の不均一を抑制することができるが、既存の制御を維持したまま基板の搬送間隔をあけると、スループットが低下してしまう。
そこで、本実施形態では、インターバル設定部１２２により、搬出入部３の所定のモジュールからある基板を搬出した後、次の基板を搬出するまでのインターバルを設定し、搬送制御部１２１により、その設定されたインターバルの設定値で複数の基板をインターバル設定モジュールから順次搬出するように基板Ｗの搬送を制御する。
これにより、基板Ｗの搬出インターバルを、処理に要求されるスループットに合わせて適切に設定することができ、スループットの低下を抑制しつつ、処理モジュールでの基板Ｗの滞留を解消して、基板による処理結果の不均一を抑制することができる。
インターバル設定部１２２の設定値を、処理モジュールＰＭ１〜ＰＭ１０のうち、処理時間が最も長いものの時間を基準として設定することにより、基板の滞留の発生をより有効に抑制することができる。
また、インターバル設定部１２２が設定する設定値（パラメータ）を途中で変更可能とし、搬送制御部１２１がパラメータ変更を即時有効にすることにより、きめ細かい搬送制御を行うことができる。
基板Ｗが全ての処理モジュールＰＭ１〜ＰＭ１０で予定通り処理され、かつ予定通り搬送される場合は、このような機能のみで基板Ｗの滞留を有効に抑制することができる。しかし、実際には、処理モジュールにおいてエラーや突発的な遅れが生じて、予定通りの時間で処理できない場合があり、その場合は、上記機能があっても基板Ｗの滞留が生じてしまう。
これに対しては、所定の処理モジュールで発生した滞留を、滞留検知部１２４により検知し、搬送制御部１２１にフィードバックし、インターバル設定部１２２で設定されたインターバルの設定値の残り時間を、当該処理モジュールからの搬出遅れ時間の分延長する。このときの滞留時間は基板が動き始めて初めてわかるので、滞留検知部１２４は、所定のモジュールからの基板Ｗの搬出遅れを検知したとき、すなわち、滞留が解消されて基板が動き始めたタイミングで滞留を検知する。そして、フィードバックを受けた搬送制御部１２１は、インターバル設定部１２２で設定された設定値（パラメータ）が滞留時間分延長されるように、タイマーを再設定する。これにより、予期せぬ基板Ｗの滞留が生じても、後続基板の待ち時間を抑制することができ、滞留の伝搬を防止することができる。
このとき、再設定タイマーの最大値をインターバル設定部１２２でのインターバルの設定値とすることにより、スループットの低下を極力抑制することができる。
また、滞留検知部１２４の滞留とみなす所定時間を設定可能とすることで、実質的に滞留したとみなされないような搬送モジュールの奪い合いや、処理ユニットでのプラズマ着火のリトライ等の軽微なものまで滞留と検知することを防止することができる。
さらに、基板Ｗの滞留が解消して複数の基板が動き始めた際に、複数の基板からフィードバック信号が送信されることになるが、搬送制御部１２１は、最初に動き始めた基板Ｗのフィードバックのみを受け付けるようにする。初めに動き始めた基板Ｗの滞留時間が一番長く、これに対応してインターバル設定値のタイマーを延長すれば十分であり、これにより、基板搬送の過剰調整によるスループットの低下を抑制することができる。
さらにまた、搬送制御部１２１は、一度フィードバックを送信した基板についてのフィードバックは受け付けないようにする。これにより、複数の基板が滞留した後、滞留が解消されたとき、複数回滞留する可能性がある２枚目以降の基板について、滞留が生じた都度、滞留のフードバックを受け付けて搬送サイクルが乱れることを回避することができる。つまり、これによっても、基板搬送の過剰調整によるスループットの低下を抑制することができる。
さらにまた、搬送制御部１２１は、設定されたインターバルが経過してインターバル設定モジュールから基板Ｗを搬出する際に、その基板Ｗの搬送先のモジュールで基板Ｗの滞留が発生していることが検知された場合、基板Ｗの搬出を停止する機能を有する。これにより、インターバル設定モジュールから新たに搬出された基板Ｗが滞留する危険性を回避することができる。
さらにまた、搬送制御部１２１は、先行する基板が存在しなくなった場合（先行基板の情報がソフト的にロストされた場合）、設定されたインターバル時間にかかわらず、インターバル設定モジュールから基板Ｗを即時搬出させる機能を有する。これにより、過剰な待ち時間を解消し、スループットをより高めることができる。また、先行基板Ｗの搬送時間よりも設定されたインターバル時間が長い場合および先行基板Ｗが予定よりも早く戻ってきた場合も、基板が戻ってきた時点で、同様に、次の基板を即時搬出させる機能を有するので、同様の効果が得られる。
また、インターバル設定モジュール変更部１２５により、インターバル設定モジュールの変更を設定することができるので、インターバル設定モジュールを固定することによる不都合を解消することができる。例えば、ロードロックモジュールＬＬＭ１の大気開放の時間が長く、ロードポート２２から基板Ｗを搬出する際にロードロックモジュールＬＬＭ１の大気開放を始めても、その基板ＷがロードロックモジュールＬＬＭ１に達する前に大気開放が終わらないことがある。そのような場合、ロードポート２２（ＦＯＵＰ２０）でインターバルを設定すると、搬送サイクルが乱れてしまう。そのような場合は、インターバル設定モジュールをアライナーモジュール２３に変更することが有効である。ただし、第２の搬送装置２４のピックが２本の場合、インターバル設定モジュールがアライナーモジュール２３では不都合があるため、ロードロックモジュールＬＬＭ１の大気開放の時間が短いことを前提として、インターバル設定モジュールをロードポート２２とする。
ロードロックモジュール（ＬＬＭ１）の大気開放が遅い場合、インターバル設定モジュールから１枚目の基板Ｗを搬出する際に、インターバル設定値にかかわらず、大気開放処理が完了してから搬出するように制御してもよい。これにより、インターバル設定の恩恵を受けない１枚目の基板Ｗが、ロードロックモジュールＬＬＭ１への搬入前に待機することを回避することができる。
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、実施形態の処理システム１は例示に過ぎず、複数の処理モジュールに対して基板を順次シリアルに搬送して処理するものであればよい。また、処理の例として、ＭＲＡＭのＭＴＪ膜の製造を挙げたが、これに限るものではない。
１；処理システム
２；処理部
３；搬出入部
４；制御部
１１；第１の搬送装置
２０；ＦＯＵＰ
２２；ロードポート
２３；アライナーモジュール
２４；第２の搬送装置
１２１；搬送制御部
１２２；インターバル設定部
１２３；基板検知部
１２４；滞留検知部
１２５；インターバル設定モジュール変更部
ＬＬＭ１，ＬＬＭ２；ロードロックモジュール
ＰＭ１〜ＰＭ１０；処理モジュール
ＴＭ１〜ＴＭ５；搬送モジュール
Ｗ；基板

Claims (16)

  1. 複数の基板に対して処理を行う基板処理システムであって、
    それぞれ所定の処理を行う複数の処理モジュールを有する処理部と、
    複数の基板を保持し、前記処理部に対し基板を搬出入する搬出入部と、
    前記複数の処理モジュールのそれぞれに対して基板を搬送し、かつ前記搬出入部内および前記搬出入部と前記処理部との間で基板を搬送する搬送部と、
    前記処理部、前記搬出入部、および前記搬送部を制御する制御部と、
    を具備し、
    前記制御部は、複数の基板が前記搬出入部から前記処理部に順次搬送されるとともに、搬送された基板が、前記複数の処理モジュールに対して、順次シリアルに搬送されるように制御し、かつ、前記搬出入部の所定のモジュールから基板を搬出した後、次の基板を搬出するまでのインターバルを設定し、そのインターバルの設定値で複数の基板を前記所定のモジュールから順次搬出するように制御する、基板処理システム。
  2. 前記制御部は、前記インターバルの設定値を変更可能である、請求項１に記載の基板処理システム。
  3. 前記制御部は、先行する基板が前記所定のモジュールから搬出後に前記インターバルの設定値が変更された場合に、変更されたインターバルの設定値と、それまでの実測時間との差分の時間後に後続の基板が搬出されるように制御する、請求項２に記載の基板処理システム。
  4. 前記制御部は、所定の処理モジュールで基板の滞留が発生した場合に、その基板の滞留を検知し、その結果をフィードバックして、前記インターバルの残り時間を、滞留時間の分延長するように再設定する、請求項１から請求項３のいずれか１項に記載の基板処理システム。
  5. 前記所定の処理モジュールでの滞留時間が所定時間以上のとき、滞留が発生したとみなす、請求項４に記載の基板処理システム。
  6. 前記制御部は、滞留が解消されて基板が動き始めたタイミングで、前記所定の処理モジュールからの基板の搬出遅れ時間を滞留時間とする、請求項４または請求項５に記載の基板処理システム。
  7. 前記制御部は、基板の滞留が解消して複数の基板が動き始めた際に、最初に動き始めた基板のフィードバックのみを受け付ける、請求項６に記載の基板処理システム。
  8. 前記制御部は、一度滞留結果をフィードバックした際の基板について、その後フィードバックを受け付けない、請求項６に記載の基板処理システム。
  9. 前記インターバルの残り時間を延長した後の再設定値の最大値は、前記インターバルの設定値である、請求項４から請求項８のいずれか１項に記載の基板処理システム。
  10. 前記制御部は、前記所定のモジュールにおいて設定されたインターバルが経過して、前記所定のモジュールから基板を搬出する際に、基板の搬送先のモジュールで基板の滞留が発生していることが検知された場合、前記所定のモジュールからの基板の搬出を停止する、請求項１から請求項９のいずれか１項に記載の基板処理システム。
  11. 前記制御部は、先行する基板が存在しなくなった場合、前記インターバルの設定値にかかわらず、インターバル設定モジュールから次の基板を即時搬出させる、請求項１から請求項１０のいずれか１項に記載の基板処理システム。
  12. 前記搬出入部は、複数の基板を収容する基板収容容器が載置されるロードポートを有し、前記ロードポートが、前記インターバルが設定される前記所定のモジュールとして機能する、請求項１から請求項１１のいずれか１項に記載の基板処理システム。
  13. 前記処理部の複数の処理モジュールは真空中で処理が行われ、前記搬出入部は、複数の基板を収容する基板収容容器が載置されるロードポートと、基板のアライメントを行うアライナーモジュールと、大気圧と真空との間で圧力可変のロードロックモジュールとを有し、前記インターバルが設定される前記所定のモジュールは、前記ロードポート、前記アライナーモジュール、および前記ロードロックモジュールのいずれかである、請求項１から請求項１１のいずれか１項に記載の基板処理システム。
  14. 前記制御部は、前記インターバルが設定される前記所定のモジュールを変更可能である、請求項１３に記載の基板処理システム。
  15. それぞれ所定の処理を行う複数の処理モジュールを有する処理部と、複数の基板を保持し、前記処理部に対し基板を搬出入する搬出入部とを有する基板処理システムにおいて基板を搬送する基板搬送方法であって、
    前記搬出入部に保持された基板を、前記搬出入部の所定のモジュールから搬出した後、次の基板を搬出するまでのインターバルを設定し、そのインターバルの設定値で複数の基板を前記所定のモジュールから順次搬出する工程と、
    前記所定のモジュールから順次搬出された基板を前記処理部へ搬送する工程と、
    前記処理部に搬送された基板を、前記複数の処理モジュールに対して、順次シリアルに搬送する工程と、
    を有する、基板搬送方法。
  16. コンピュータ上で動作し、それぞれ所定の処理を行う複数の処理モジュールを有する処理部と、複数の基板を保持し、前記処理部に対し基板を搬出入する搬出入部とを有する基板処理システムにおいて基板の搬送を制御する制御プログラムであって、
    前記制御プログラムは、実行時に、
    前記搬出入部に保持された基板を、前記搬出入部の所定のモジュールから搬出した後、次の基板を搬出するまでのインターバルを設定し、そのインターバルの設定値で複数の基板を前記所定のモジュールから順次搬出する工程と、
    前記所定のモジュールから順次搬出された基板を前記処理部へ搬送する工程と、
    前記処理部に搬送された基板を、前記複数の処理モジュールに対して、順次シリアルに搬送する工程と、
    が実行されるように、コンピュータに前記基板処理システムを制御させる、制御プログラム。
JP2018127757A 2018-07-04 2018-07-04 基板処理システム、基板搬送方法、および制御プログラム Active JP7149748B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018127757A JP7149748B2 (ja) 2018-07-04 2018-07-04 基板処理システム、基板搬送方法、および制御プログラム
TW108121458A TWI805786B (zh) 2018-07-04 2019-06-20 基板處理系統、基板搬送方法、及控制程式
US16/455,934 US11127615B2 (en) 2018-07-04 2019-06-28 Substrate processing system and substrate transfer method
KR1020190080349A KR102242431B1 (ko) 2018-07-04 2019-07-03 기판 처리 시스템, 기판 반송 방법, 및 제어 프로그램
CN201910598586.9A CN110690139B (zh) 2018-07-04 2019-07-04 基板处理系统、基板搬送方法以及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018127757A JP7149748B2 (ja) 2018-07-04 2018-07-04 基板処理システム、基板搬送方法、および制御プログラム

Publications (2)

Publication Number Publication Date
JP2020009837A true JP2020009837A (ja) 2020-01-16
JP7149748B2 JP7149748B2 (ja) 2022-10-07

Family

ID=69102258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018127757A Active JP7149748B2 (ja) 2018-07-04 2018-07-04 基板処理システム、基板搬送方法、および制御プログラム

Country Status (5)

Country Link
US (1) US11127615B2 (ja)
JP (1) JP7149748B2 (ja)
KR (1) KR102242431B1 (ja)
CN (1) CN110690139B (ja)
TW (1) TWI805786B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256099A (zh) * 2020-09-23 2022-03-29 东京毅力科创株式会社 半导体制造装置、基片输送方法和程序
KR20220063727A (ko) 2020-11-10 2022-05-17 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램
JP2023148823A (ja) * 2022-03-30 2023-10-13 東京エレクトロン株式会社 基板処理システム、制御装置および基板搬送処理方法
JP2024063841A (ja) * 2022-10-27 2024-05-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437254B2 (en) 2020-06-24 2022-09-06 Applied Materials, Inc. Sequencer time leaping execution
US11385628B2 (en) 2020-06-24 2022-07-12 Applied Materials, Inc. Scheduling substrate routing and processing
JP7546427B2 (ja) * 2020-09-24 2024-09-06 東京エレクトロン株式会社 搬送方法及び処理システム
TWI825875B (zh) * 2022-01-17 2023-12-11 騰璽科技股份有限公司 半導體機台系統及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689934A (ja) * 1992-09-08 1994-03-29 Kokusai Electric Co Ltd 半導体製造装置に於ける基板搬送方法
JP2006108549A (ja) * 2004-10-08 2006-04-20 Tokyo Electron Ltd クラスタツールの処理システム及び滞在時間監視プログラム
JP2006190894A (ja) * 2005-01-07 2006-07-20 Tokyo Electron Ltd クラスタツールの処理システム及びモジュール・サイクル時間監視プログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52119160A (en) 1976-03-31 1977-10-06 Nec Corp Semiconductor circuit with insulating gate type field dffect transisto r
JP5237082B2 (ja) 2008-12-24 2013-07-17 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5280901B2 (ja) * 2009-03-18 2013-09-04 光洋サーモシステム株式会社 基板処理システムおよび基板処理方法
KR101842039B1 (ko) 2011-08-16 2018-03-26 세메스 주식회사 웨이퍼 처리 방법
JP5572666B2 (ja) 2012-05-24 2014-08-13 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP6105982B2 (ja) * 2012-09-21 2017-03-29 株式会社Ｓｃｒｅｅｎホールディングス スケジュール作成装置、基板処理装置、スケジュール作成プログラム、スケジュール作成方法、および基板処理方法
JP6403722B2 (ja) * 2016-07-21 2018-10-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法、プログラム
JP6697984B2 (ja) 2016-08-31 2020-05-27 東京エレクトロン株式会社 基板処理方法及び基板処理システム
KR102479206B1 (ko) 2017-04-06 2022-12-20 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 반송 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689934A (ja) * 1992-09-08 1994-03-29 Kokusai Electric Co Ltd 半導体製造装置に於ける基板搬送方法
JP2006108549A (ja) * 2004-10-08 2006-04-20 Tokyo Electron Ltd クラスタツールの処理システム及び滞在時間監視プログラム
JP2006190894A (ja) * 2005-01-07 2006-07-20 Tokyo Electron Ltd クラスタツールの処理システム及びモジュール・サイクル時間監視プログラム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256099A (zh) * 2020-09-23 2022-03-29 东京毅力科创株式会社 半导体制造装置、基片输送方法和程序
KR20220040390A (ko) 2020-09-23 2022-03-30 도쿄엘렉트론가부시키가이샤 반도체 제조 장치, 기판 반송 방법 및 프로그램
JP2022052165A (ja) * 2020-09-23 2022-04-04 東京エレクトロン株式会社 半導体製造装置、基板搬送方法及びプログラム
US11908712B2 (en) 2020-09-23 2024-02-20 Tokyo Electron Limited Semiconductor manufacturing apparatus, substrate transfer method, and program
JP7548666B2 (ja) 2020-09-23 2024-09-10 東京エレクトロン株式会社 半導体製造装置、基板搬送方法及びプログラム
KR20220063727A (ko) 2020-11-10 2022-05-17 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램
JP2022076547A (ja) * 2020-11-10 2022-05-20 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御プログラム
US12062559B2 (en) 2020-11-10 2024-08-13 Tokyo Electron Limited Substrate processing system, substrate processing method, and control program
JP7660362B2 (ja) 2020-11-10 2025-04-11 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御プログラム
JP2023148823A (ja) * 2022-03-30 2023-10-13 東京エレクトロン株式会社 基板処理システム、制御装置および基板搬送処理方法
JP7758449B2 (ja) 2022-03-30 2025-10-22 東京エレクトロン株式会社 基板処理システム、制御装置および基板搬送処理方法
JP2024063841A (ja) * 2022-10-27 2024-05-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法

Also Published As

Publication number Publication date
KR102242431B1 (ko) 2021-04-19
TWI805786B (zh) 2023-06-21
CN110690139A (zh) 2020-01-14
US11127615B2 (en) 2021-09-21
JP7149748B2 (ja) 2022-10-07
US20200013654A1 (en) 2020-01-09
TW202017089A (zh) 2020-05-01
CN110690139B (zh) 2023-05-12
KR20200004764A (ko) 2020-01-14

Similar Documents

Publication Publication Date Title
JP7149748B2 (ja) 基板処理システム、基板搬送方法、および制御プログラム
KR102294144B1 (ko) 기판 처리 시스템, 기판 처리 방법, 및 기록 매체에 기록된 제어 프로그램
KR102385670B1 (ko) 기판 반송 방법 및 기판 처리 장치
JP2011253897A (ja) 基板処理システム及び基板処理方法
CN107785288B (zh) 基板处理装置和基板处理方法
TWI891903B (zh) 半導體製造裝置、基板搬送方法及程式
CN1321448C (zh) 基板处理装置和基板处理方法
JP4957426B2 (ja) 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
KR102660270B1 (ko) 기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램
JP2009076495A (ja) 真空処理装置
JP5997542B2 (ja) 真空処理装置及び真空処理方法
JP2005129868A (ja) 搬送制御方法
JP2007287909A (ja) 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
JP7758449B2 (ja) 基板処理システム、制御装置および基板搬送処理方法
US20050129839A1 (en) Substrate processing apparatus and substrate processing method
TW202445653A (zh) 基板搬送方法、基板處理裝置及程式
JPH10247679A (ja) 半導体処理装置
JP2011211218A (ja) 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
JP2008311365A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220927

R150 Certificate of patent or registration of utility model

Ref document number: 7149748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250