JP2020156048A - 電力増幅回路 - Google Patents

Abstract

【課題】高調波制御を行う電力増幅回路において電力付加効率を向上させる。【解決手段】電力増幅回路１０は、トランジスタ１１１のベースにバイアス電流又はバイアス電圧を供給するバイアス回路２１と、トランジスタ１１１のコレクタから出力される増幅信号の２次高調波を接地電圧に短絡させる、少なくとも一つの終端回路１１４と、を備える。トランジスタ１１１のエミッタは接地と接続され、バイアス回路２１は、トランジスタ２１２を有し、トランジスタ２１２のコレクタは、トランジスタのベースに接続され、トランジスタ２１２のエミッタは、トランジスタ１１１のエミッタに接続され、トランジスタ２１２のベースには、所定の電圧が供給される。【選択図】図１

Description

本発明は、電力増幅回路に関する。

携帯電話などの移動体の無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を用いた通信において、ＲＦ信号を増幅するために電力増幅回路が用いられる。ＲＦ信号を増幅するにあたって、電力増幅回路における消費電力を低減させることが電力増幅回路に求められる。消費電力低減のために、特許文献１には、電力増幅回路において生じる増幅歪み及び位相歪みの補償を行う電力増幅回路が示される。

特開２００７−３６９７３号公報

電力増幅回路における消費電力の低減のために、電力付加効率（ＰＡＥ：Ｐｏｗｅｒ Ａｄｄｅｄ Ｅｆｆｉｃｉｅｎｃｙ）を向上させることが重要となる。電力増幅回路における高線形性と高効率性を両立させる技術として、電力増幅回路をＦ級動作させる構成が知られている。Ｆ級動作では、電力増幅回路から出力されるＲＦ信号に含まれる偶数次高調波を接地電圧に短絡し、奇数次高調波を開放するように高調波を制御する。

Ｆ級動作における高調波制御は、電力増幅回路の増幅器のコレクタ電圧の波形とコレクタ電流の波形が、時間領域において重ならないようにするものである。このようにすることで、増幅器のコレクタ電圧とコレクタ電流の積である、増幅器の消費電力を理想的には０Ｗとすることが可能となる。

しかし、実際の電力増幅回路においては、コレクタ電圧の波形とコレクタ電流の波形を理想的に制御することは難しく、波形の重なりが生じる。波形が重なった場合、コレクタ電圧とコレクタ電流の積として散逸電力が発生する。散逸電力の発生は、消費電力の増加につながり、結果として電力付加効率の低下につながる。

本発明はこのような事情に鑑みてなされたものであり、高調波制御を行う電力増幅回路において電力付加効率を向上させることを目的とする。

本発明の一側面に係る電力増幅回路は、第１のトランジスタと、第１のトランジスタのベースにバイアス電流又はバイアス電圧を供給するバイアス回路と、第１のトランジスタのコレクタから出力される増幅信号の２次高調波を接地電圧に短絡させる、少なくとも一つの終端回路と、を備える。第１のトランジスタのエミッタは接地と接続され、バイアス回路は、第２のトランジスタを有し、第２のトランジスタのコレクタは、第１のトランジスタのベースに接続され、第２のトランジスタのエミッタは、第１のトランジスタのエミッタに接続され、第２のトランジスタのベースには、所定の電圧が供給される。

本発明によれば、高調波制御を行う電力増幅回路において電力付加効率を向上させることが可能となる。

第１実施形態に係る電力増幅回路の構成例を示す図である。 第１実施形態に係る電力増幅回路のトランジスタにおける、コレクタ電圧及びコレクタ電流の変化を示す図である。 第１実施形態に係る電力増幅回路のトランジスタにおける、散逸電力の変化を示す図である。 第１実施形態に係る電力増幅回路におけるトランジスタのエミッタ電圧の変化を示す図である。 第１実施形態に係る電力増幅回路におけるバイアス電流の変化を説明する図である。 第１実施形態に係る電力増幅回路における出力電力と電力付加効率の関係を示す図である。 第２実施形態に係る電力増幅回路の構成例を示す図である。 第３実施形態に係る電力増幅回路の構成例を示す図である。 第４実施形態に係る電力増幅回路の構成例を示す図である。 比較例に用いる電力増幅回路の構成例を示す図である。

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の
要素には同一の符号を付し、重複する説明を極力省略する。

図１を参照して、第１実施形態に係る電力増幅回路１０について説明する。電力増幅回路１０は、トランジスタ１１１、キャパシタ１１２、インダクタ１１３、終端回路１１４、整合回路１１５、及びバイアス回路２１を備える。

トランジスタ１１１は、一例として、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタである。本発明では、ヘテロ接合バイポーラトランジスタに限定されず、ＦＥＴなどの他のトランジスタに適用されてもよい。

トランジスタ１１１（第１のトランジスタ）のコレクタには、インダクタ１１３、終端回路１１４、整合回路１１５が接続される。トランジスタ１１１のコレクタにはインダクタ１１３を通じて、電源電圧Ｖｃｃが供給される。

トランジスタ１１１のベースは、キャパシタ１１２の一端に接続される。キャパシタ１１２の他端には入力信号ＲＦｉｎが入力される。トランジスタ１１１のベースはバイアス回路２１と接続される。バイアス回路２１については後述する。トランジスタ１１１のエミッタは接地に接続される。

トランジスタ１１１のエミッタと接地との間には、寄生インダクタンス成分が存在する。本実施形態においては、トランジスタ１１１のエミッタと接地との間における寄生インダクタンス成分が、寄生インダクタンス部１１６１によってもたらされるとする。寄生インダクタンス部１１６１は、例えば、電力増幅回路１０の配線によって構成される。

キャパシタ１１２は、入力信号ＲＦｉｎに含まれる直流成分を取り除くために設けられる。インダクタ１１３は、高周波信号の電源回路への結合を抑制するために設けられる。

終端回路１１４は、一端がトランジスタ１１１のコレクタに接続され、他端が寄生インダクタンス部１１６１を通じて、接地に接続される。

終端回路１１４は、例えば、直列接続されたインダクタとキャパシタを含む。終端回路１１４では、インダクタのインダクタンス成分とキャパシタのキャパシタンス成分とにより、ＬＣ直列共振回路が構成される。終端回路１１４は、このＬＣ直列共振回路によって、トランジスタ１１１のコレクタから出力されるＲＦ信号のうち、２次高調波を接地電圧に短絡させる。

整合回路１１５は、一端がトランジスタ１１１のコレクタに接続される。整合回路１１５は、他端から出力信号ＲＦｏｕｔを出力する。整合回路１１５は、回路間のインピーダンスを整合させるために設けられている。

トランジスタ１１１のコレクタから出力されるＲＦ信号のうち、２次高調波を終端させることにより、トランジスタ１１１のコレクタ電流Ｉｏｕｔの波形を半波整流波に近づけることができる。また、トランジスタ１１１のコレクタ電圧Ｖｏｕｔの波形を矩形波に近づけることができる。

バイアス回路２１は、トランジスタ２１１、２１２、及び電圧供給部２１３を有する。トランジスタ２１１及びトランジスタ２１２のベースには、電圧供給部２１３から、それぞれ、所定の電圧が供給される。

トランジスタ２１１のコレクタには、バッテリ電圧Ｖｂａｔが供給される。トランジスタ２１１のエミッタは、抵抗素子２１１１を通じて、トランジスタ１１１のベースに接続される。

トランジスタ２１２（第２のトランジスタ）のコレクタは、トランジスタ２１１と抵抗素子２１１１との間に接続される。トランジスタ２１２のエミッタは、トランジスタ１１１のエミッタに接続される。

トランジスタ２１１及びトランジスタ２１２により、トランジスタ１１１のベースへ供給されるバイアス電流Ｉｂが定められる。

電圧供給部２１３は、抵抗素子２１３１、トランジスタ２１３２、トランジスタ２１３３、キャパシタ２１３４を有する。

トランジスタ２１３２は、コレクタとベースが接続される。トランジスタ２１３２のコレクタには、抵抗素子２１３１を通じて、外部の制御ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）から制御信号Ｓ１が入力される。トランジスタ２１３２のベースは、トランジスタ２１１のベースに接続される。

トランジスタ２１３３のコレクタは、トランジスタ２１３２のエミッタに接続される。トランジスタ２１３３は、コレクタとベースが接続される。トランジスタ２１３３のエミッタは接地に接続される。トランジスタ２１３３のベースは、トランジスタ２１２のベースに接続される。

キャパシタ２１３４は、一端がトランジスタ２１１のベースに接続され、他端が接地される。キャパシタ２１３４は、トランジスタ２１１のベース電圧を交流的に接地する。

トランジスタ２１３２から、トランジスタ２１１のベースに所定の電圧（例えば２．６Ｖ）が供給される。トランジスタ２１３３から、トランジスタ２１２のベースに所定の電圧（例えば１．３Ｖ）が供給される。なお、トランジスタ２１３２，２１３３の代わりにダイオード素子が用いられてもよい。

電力増幅回路１０の動作について、図１から図５までを参照しつつ説明する。電力増幅回路１０に入力信号ＲＦｉｎが入力される場合、トランジスタ１１１のベースには、入力信号ＲＦｉｎの交流成分とバイアス電流Ｉｂによる直流信号とを合わせたＲＦ信号が入力される。

トランジスタ１１１は、トランジスタ１１１のベースに入力された信号を増幅する。トランジスタ１１１のコレクタ電圧Ｖｏｕｔ及びコレクタ電流Ｉｏｕｔが変動することによって、増幅信号の出力が行われる。

本実施形態に係る電力増幅回路１０の効果を説明するために、図９に示される電力増幅回路１０Ｘ（比較例）との比較を行う。電力増幅回路１０Ｘは、トランジスタ２１２を有しない点で電力増幅回路１０と異なる。

電力増幅回路１０及び電力増幅回路１０Ｘに対して、共通の入力信号ＲＦｉｎを入力したシミュレーション結果について比較を行う。図２Ａには、トランジスタ１１１のコレクタ電圧Ｖｏｕｔ、ＶｏｕｔＸ、及びトランジスタ１１１のコレクタ電流Ｉｏｕｔ、ＩｏｕｔＸが示される。Ｖｏｕｔ、Ｉｏｕｔは実線で、ＶｏｕｔＸ、ＩｏｕｔＸは破線で示される。

電力増幅回路１０、１０Ｘにおいて、コレクタ電圧Ｖｏｕｔ、ＶｏｕｔＸとコレクタ電流Ｉｏｕｔ、ＩｏｕｔＸを理想的に整流することは難しく、ある程度の波形の重なりが生じる。

図２Ｂには、トランジスタ１１１のコレクタ電圧とコレクタ電流の積として得られる散逸電力Ｐｄｉｓｓ、ＰｄｉｓｓＸが示される。ＰｄｉｓｓはＶｏｕｔとＩｏｕｔの積である。ＰｄｉｓｓＸはＶｏｕｔＸとＩｏｕｔＸの積である。Ｐｄｉｓｓは実線で示され、ＰｄｉｓｓＸは破線で示される。図２Ａ及び図２Ｂは同じ時間範囲を横軸として示される。

３００ｐｓ付近の時刻Ｔの前後に着目する。図２Ａの領域Ａ１に示されるように、時刻Ｔの前後において、コレクタ電流Ｉｏｕｔ、ＩｏｕｔＸはいずれも減少するように変化する。このとき、コレクタ電流Ｉｏｕｔは、コレクタ電流ＩｏｕｔＸより小さい値をとりつつ変化する。コレクタ電圧Ｖｏｕｔ、ＶｏｕｔＸは、ほぼ同じ値をとりつつ、時刻Ｔの前後で増加するように変化する。

コレクタ電流Ｉｏｕｔ、ＩｏｕｔＸ、コレクタ電圧Ｖｏｕｔ、ＶｏｕｔＸはいずれも正の値である。コレクタ電圧Ｖｏｕｔ、ＶｏｕｔＸが時刻Ｔの前後で大きく増加するため、散逸電力Ｐｄｉｓｓ、ＰｄｉｓｓＸも大きく増加する。

散逸電力Ｐｄｉｓｓ、ＰｄｉｓｓＸが大きく増加することによって、図２Ｂの領域Ａ２に示されるような散逸電力Ｐｄｉｓｓ、ＰｄｉｓｓＸのピークが生じる。このピークは、散逸電力の時間平均をとった場合でも平均化されず、トランジスタ１１１において消費される。

図２Ａに示すように領域Ａ１でのコレクタ電流Ｉｏｕｔはコレクタ電流ＩｏｕｔＸよりも小さい値をとりつつ変化する。よって、領域Ａ２に示されるように、散逸電力Ｐｄｉｓｓのピークは、散逸電力ＰｄｉｓｓＸのピークよりも小さくなる。散逸電力Ｐｄｉｓｓのピークが散逸電力ＰｄｉｓｓＸのピークよりも低くなると、トランジスタ１１１において散逸電力として消費される電力が減少し、電力効率が向上する。

このような電力増幅回路１０の動作が生じる理由について説明する。図３には、電力増幅回路１０において、トランジスタ１１１のエミッタ電圧Ｖｅ１について、図２と同じ時間範囲における時間変化が示される。

電力増幅回路１０では、寄生インダクタンス部１１６１のインダクタンス成分によって、コレクタ電流Ｉｏｕｔの変化より位相が９０度早くなるように、エミッタ電圧Ｖｅ１が変化する。図３では、図２ＡにおいてＩｏｕｔが減少し始める時刻２００ｐｓ付近よりも前の、時刻１７０ｐｓ付近からエミッタ電圧Ｖｅ１が減少し始めることが示される。

エミッタ電圧Ｖｅ１は、トランジスタ２１２のエミッタ電圧Ｖｅ２でもある。エミッタ電圧Ｖｅ１が減少すると、エミッタ電圧Ｖｅ２も減少し、トランジスタ２１２のベースエミッタ間電圧が増加する。トランジスタ２１２のベースエミッタ間電圧が、ある程度の大きさになると、トランジスタ２１２がオン状態になる。

トランジスタ２１２がオン状態になると、トランジスタ２１２には図１に示されるようにシャント電流Ｉｓが流れる。シャント電流Ｉｓは、トランジスタ２１１のエミッタから出力される電流が分岐することによって流れる。よって、シャント電流Ｉｓが流れると、トランジスタ１１１に供給されるバイアス電流Ｉｂが減少する。

図４には、シャント電流Ｉｓについて、図２、３と同じ時間範囲における時間変化が示される。また、電力増幅回路１０におけるバイアス電流Ｉｂ、電力増幅回路１０Ｘにおけるバイアス電流ＩｂＸについて、図２、３と同じ時間範囲における時間変化が示される。バイアス電流Ｉｂは実線で、バイアス電流ＩｂＸは破線で示される。

図４に示されるように、シャント電流Ｉｓは、時刻２３０ｐｓ付近から、図３に示されるようなエミッタ電圧Ｖｅ１の減少によって増加する。シャント電流Ｉｓの増加に伴い、バイアス電流Ｉｂが減少する。よって、バイアス電流Ｉｂは、トランジスタ２１２を有しない電力増幅回路１０Ｘにおけるバイアス電流ＩｂＸよりも、小さい値をとりつつ変化する。図４において、時刻Ｔ以前の時刻２００ｐｓから時刻３００ｐｓの範囲において、バイアス電流Ｉｂとバイアス電流ＩｂＸの差が顕著になる。

トランジスタ１１１へ供給されるバイアス電流Ｉｂは、バイアス電流ＩｂＸよりも小さい値である。コレクタ電流Ｉｏｕｔ、ＩｏｕｔＸは、バイアス電流Ｉｂ、ＩｂＸによって変化する。よって、図２Ａに示されるように、コレクタ電流Ｉｏｕｔがコレクタ電流ＩｏｕｔＸよりも小さい値をとりつつ変化する。このようにコレクタ電流Ｉｏｕｔを変化させることによって、散逸電力Ｐｄｉｓｓを散逸電力ＰｄｉｓｓＸより小さくすることができる。

図５には、電力増幅回路１０における電力付加効率Ｐ１及び電力増幅回路１０Ｘにおける電力付加効率Ｐ１Ｘが、横軸を出力電力［ｄＢｍ］として示される。図５に示されるように、電力付加効率Ｐ１は、電力付加効率Ｐ１Ｘよりも高い値をとっており、電力増幅回路１０にいて電力付加効率が向上することがわかる。

以上、第１実施形態について説明した。第１実施形態に係る電力増幅回路１０は、トランジスタ１１１のベースにバイアス電流又はバイアス電圧を供給するバイアス回路２１と、トランジスタ１１１のコレクタから出力される増幅信号の２次高調波を接地電圧に短絡させる、少なくとも一つの終端回路１１４と、を備える。トランジスタ１１１のエミッタは接地と接続され、バイアス回路２１は、トランジスタ２１２を有し、トランジスタ２１２のコレクタは、トランジスタ１１１のベースに接続され、トランジスタ２１２のエミッタは、トランジスタ１１１のエミッタに接続され、トランジスタ２１２のベースには、所定の電圧が供給される。

トランジスタ２１２のエミッタは、接地に接続されるトランジスタ１１１のエミッタと接続される。トランジスタ１１１のエミッタと接地との間に存在する寄生インダクタンス成分により、トランジスタ１１１のコレクタ電流Ｉｏｕｔよりも、エミッタ電圧Ｖｅ１は位相が９０度早く変化する。コレクタ電流Ｉｏｕｔが減少しようとする前に発生するトランジスタ１１１のエミッタ電圧Ｖｅ１の減少は、トランジスタ２１２のエミッタ電圧Ｖｅ２の減少となる。

トランジスタ２１２のベースには所定の電圧が供給されているため、エミッタ電圧Ｖｅ２が減少することによって、トランジスタ２１２がオン状態になる。トランジスタ２１２がオン状態になると、トランジスタ２１２にシャント電流Ｉｓが流れる。シャント電流Ｉｓが流れると、トランジスタ１１１のベースに供給されるバイアス電流Ｉｂが小さくなる。バイアス電流Ｉｂを小さくすることによって、コレクタ電流Ｉｏｕｔをより早く減少させることができる。よって、散逸電力Ｐｄｉｓｓのピークの発生を抑制することができ、電力付加効率が向上する。

第２実施形態に係る電力増幅回路１０Ａについて、図６を参照しつつ説明する。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態ごとには逐次言及しない。

第２実施形態に係る電力増幅回路１０Ａでは、トランジスタ２１２のエミッタは、抵抗素子とインダクタンス素子の少なくとも一方を有する調整回路１１７を通じて、トランジスタ１１１のエミッタに接続される。電力増幅回路１０Ａの動作については、第１実施形態における説明と同様である。

調整回路１１７は、抵抗素子とインダクタンス素子の少なくとも一方によって、トランジスタ２１２のエミッタとトランジスタ１１１のエミッタとの間におけるインピーダンスを調整することができる。

調整回路１１７により、トランジスタ２１２を用いたバイアス電流Ｉｂを分岐させる際の、トランジスタ２１２による影響を調節することができる。よって、より効果的な電力付加効率の向上が可能となる。

第３実施形態に係る電力増幅回路１０Ｂについて、図７を参照しつつ説明する。電力増幅回路１０Ｂは、トランジスタ１１１のエミッタと接地との間に設けられるインダクタンス素子１１６２を備える。

電力増幅回路１０においては、コレクタ電流Ｉｏｕｔの減少を、寄生インダクタンス部１１６１によるインダクタンス成分により、エミッタ電圧Ｖｅ１の減少として検出していた。電力増幅回路１０Ｂでは、トランジスタ１１１のエミッタと接地との間のインダクタンス成分を、インダクタンス素子１１６２によって所定の値に設定することができる。

インダクタンス素子１１６２により、トランジスタ２１２による、バイアス電流Ｉｂ並びにコレクタ電流Ｉｏｕｔの調節を適切に行うことができる。よって、より効果的な電力付加効率の向上が可能となる。

なお、インダクタンス素子１１６２は、電力増幅回路１０Ｂの基板（不図示）に設けられていてもよい。

第４実施形態に係る電力増幅回路１０Ｃについて、図８を参照しつつ説明する。電力増幅回路１０Ｃでは、トランジスタ１１１のエミッタは、接続部材１１６３を通じて、電力増幅回路１０Ｃの基板３１と電気的に接続される。接続部材１１６３は、例えば、バンプや貫通ビアである。

電力増幅回路１０Ｃでは、基板３１の寄生インダクタンス成分が、寄生インダクタンス部１１６４によってもたらされるとする。基板３１の寄生インダクタンス部１１６４は、例えば、基板の配線によって構成される。

電力増幅回路１０Ｃにおいては、接続部材１１６３及び寄生インダクタンス部１１６４によるインダクタンス成分が、トランジスタ１１１のエミッタと接地との間に存在する。よって、電力増幅回路１０と同様に動作することができるので、電力付加効率の向上が可能となる。

なお、接続部材１１６３によるインダクタンス成分によって、電力増幅回路１０Ｃに電力増幅回路１０と同様の動作を行わせることもできる。この場合、基板３１におけるインダクタンス成分は、必ずしも寄生インダクタンス部１１６４のように着目して取り扱わなくてもよい。

なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。

１０、１０Ａ、１０Ｂ、１０Ｃ…電力増幅回路、２１…バイアス回路、１１１…トランジスタ、１１４…終端回路、１１５…整合回路、１１６１…寄生インダクタンス部、１１６２…インダクタンス素子、２１２…トランジスタ、Ｉｂ…バイアス電流、Ｉｓ…シャント電流

Claims (5)

1. 電力増幅回路であって、
   第１のトランジスタと、
   前記第１のトランジスタのベースにバイアス電流又はバイアス電圧を供給するバイアス回路と、
   前記第１のトランジスタのコレクタから出力される増幅信号の２次高調波を接地電圧に短絡させる、少なくとも一つの終端回路と、を備え、
   前記第１のトランジスタのエミッタは接地と接続され、
   前記バイアス回路は、第２のトランジスタを有し、
   前記第２のトランジスタのコレクタは、前記第１のトランジスタのベースに接続され、
   前記第２のトランジスタのエミッタは、前記第１のトランジスタのエミッタに接続され、
   前記第２のトランジスタのベースには、所定の電圧が供給される、電力増幅回路。
2. 請求項１に記載の電力増幅回路であって、
   前記第２のトランジスタのエミッタは、抵抗素子とインダクタンス素子の少なくとも一方を有する調整回路を通じて、前記第１のトランジスタのエミッタに接続される、電力増幅回路。
3. 請求項１又は２に記載の電力増幅回路であって、
   前記第１のトランジスタのエミッタと接地との間に設けられるインダクタンス素子を更に備える、電力増幅回路。
4. 請求項１又は２に記載の電力増幅回路であって、
   前記第１のトランジスタのエミッタは、接続部材を通じて、前記電力増幅回路の基板と電気的に接続される、電力増幅回路。
5. 請求項１から４のいずれか一項に記載の電力増幅回路であって、
   前記少なくとも一つの終端回路は、前記２次高調波を前記第１のトランジスタのエミッタを通じて、前記接地電圧に短絡させる、電力増幅回路。