JP2020178079A - 半導体装置および表示装置 - Google Patents

半導体装置および表示装置 Download PDF

Info

Publication number
JP2020178079A
JP2020178079A JP2019080382A JP2019080382A JP2020178079A JP 2020178079 A JP2020178079 A JP 2020178079A JP 2019080382 A JP2019080382 A JP 2019080382A JP 2019080382 A JP2019080382 A JP 2019080382A JP 2020178079 A JP2020178079 A JP 2020178079A
Authority
JP
Japan
Prior art keywords
semiconductor
film
electrode
insulating film
low resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019080382A
Other languages
English (en)
Other versions
JP2020178079A5 (ja
Inventor
康浩 寺井
Yasuhiro Terai
康浩 寺井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2019080382A priority Critical patent/JP2020178079A/ja
Priority to US16/736,814 priority patent/US11081591B2/en
Publication of JP2020178079A publication Critical patent/JP2020178079A/ja
Publication of JP2020178079A5 publication Critical patent/JP2020178079A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】短絡の発生に起因した不具合の発生を抑えることが可能な半導体装置および、この半導体装置を用いた表示装置を提供する。【解決手段】基板と、前記基板上の選択的な領域に設けられた第１半導体補助膜と、酸化物半導体材料を含むともに、前記第１半導体補助膜に接する低抵抗領域と、前記低抵抗領域と異なる部分に設けられたチャネル領域とを有する半導体膜と、前記半導体膜を前記チャネル領域から前記低抵抗領域の少なくとも一部まで覆うゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体膜の前記チャネル領域に対向するゲート電極とを備えた半導体装置。【選択図】図１

Description

本技術は、酸化物半導体材料を用いた半導体装置および表示装置に関する。
近年、薄膜トランジスタを含む半導体装置は、例えば、表示装置などの様々な分野の電子機器に活用されている（例えば、特許文献１）。この薄膜トランジスタは、例えば、基板上に半導体膜、ゲート絶縁膜およびゲート電極等を有している。
国際公開第２００７/０３２１２８号
このような半導体装置では、例えば、ゲート電極と半導体膜との間の短絡の発生に起因した不具合の発生を抑えることが望まれている。
したがって、短絡の発生に起因した不具合の発生を抑えることが可能な半導体装置および、この半導体装置を用いた表示装置を提供することが望ましい。
本技術の一実施の形態に係る半導体装置は、基板と、基板上の選択的な領域に設けられた第１半導体補助膜と、酸化物半導体材料を含むともに、第１半導体補助膜に接する低抵抗領域と、低抵抗領域と異なる部分に設けられたチャネル領域とを有する半導体膜と、半導体膜をチャネル領域から低抵抗領域の少なくとも一部まで覆うゲート絶縁膜と、ゲート絶縁膜を間にして半導体膜のチャネル領域に対向するゲート電極とを備えたものである。
本技術の一実施の形態に係る表示装置は、表示素子および表示素子を駆動する半導体装置を備え、半導体装置は、基板と、基板上の選択的な領域に設けられた第１半導体補助膜と、酸化物半導体材料を含むともに、第１半導体補助膜に接する低抵抗領域と、低抵抗領域と異なる部分に設けられたチャネル領域とを有する半導体膜と、半導体膜をチャネル領域から低抵抗領域の少なくとも一部まで覆うゲート絶縁膜と、ゲート絶縁膜を間にして半導体膜のチャネル領域に対向するゲート電極とを含むものである。
本技術の一実施の形態に係る半導体装置および表示装置では、ゲート絶縁膜が、半導体膜のチャネル領域から低抵抗領域の少なくとも一部まで覆っている。このため、半導体膜のチャネル領域に対向する位置に設けられたゲート電極近傍には、ゲート絶縁膜の端面が形成されない。
本技術の一実施の形態に係る半導体装置および表示装置によれば、ゲート絶縁膜が、半導体膜のチャネル領域から低抵抗領域の少なくとも一部まで覆うようにしたので、ゲート絶縁膜の端面の付着物を介したゲート電極と半導体膜との間の短絡の発生を抑えることができる。よって、短絡の発生に起因した不具合の発生を抑えることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本技術の一実施の形態に係る半導体装置の概略構成を表す断面模式図である。 （Ａ）は図１に示したトランジスタの構成を表す断面図、（Ｂ）はその平面図である。 図２に示した半導体補助膜とゲート電極との配置の関係の一例を表す断面図である。 図３Ａに示した半導体補助膜とゲート電極との配置の関係の他の例を表す断面図である。 図１に示した半導体装置の製造の一工程を表す断面模式図である。 図４Ａに続く工程を表す断面模式図である。 図４Ｂに続く工程を表す断面模式図である。 図４Ｃに続く工程を表す断面模式図である。 図４Ｄに続く工程を表す断面模式図である。 図４Ｅに続く工程を表す断面模式図である。 比較例に係る半導体装置の概略構成を表す断面模式図である。 図５に示した一部分の構成を拡大して表す断面模式図である。 図１等に示した半導体装置を適用した表示装置の機能構成を表すブロック図である。 図１等に示した半導体装置を適用した撮像装置の構成を表すブロック図である。 電子機器の構成を表すブロック図である。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。
＜実施の形態＞
［構成］
図１は、本技術の一実施の形態に係る半導体装置（半導体装置１）の断面構成を模式的に表したものである。半導体装置１は、例えば表示装置および撮像装置（後述の図７の表示装置２Ａおよび図８の撮像装置２Ｂ）等の駆動回路に用いられるものである。この半導体装置１には、トップゲート型の薄膜トランジスタ（トランジスタＴｒ）および保持容量（保持容量Ｃｓ）が設けられ、トランジスタＴｒと保持容量Ｃｓとが電気的に接続されている。
トランジスタＴｒは、基板１１上に、第１絶縁膜１３を介して半導体補助膜１４、半導体膜１５、第２絶縁膜１６およびゲート電極１７をこの順に有している。半導体膜１５（後述の低抵抗領域１５ｂ）には接続配線１７Ａを介してソース・ドレイン電極２１Ａが電気的に接続されている。ここで、半導体補助膜１４が、本技術の第１半導体補助膜の一具体例に対応し、第２絶縁膜１６が、本技術のゲート絶縁膜の一具体例に対応する。
保持容量Ｃｓは、基板１１上に、第１電極１２、第１絶縁膜１３、半導体補助膜１４Ｃおよび第２電極１５Ｃをこの順に有している。トランジスタＴｒの半導体膜１５が、接続配線１７Ｂにより、保持容量Ｃｓの第１電極１２に電気的に接続されている。接続配線１７Ｂと第２電極１５Ｃとの間には、第２絶縁膜１６が設けられている。第２絶縁膜１６には、第２絶縁膜１６を貫通する孔部１６ＨＡ，１６ＨＢ，１６ＨＣが設けられている。接続配線１７Ａは孔部１６ＨＡを覆い、接続配線１７Ｂは孔部１６ＨＢを覆い、接続配線１７Ｃは孔部１６ＨＣを覆っている。ここで、半導体補助膜１４Ｃが、本技術の第２半導体補助膜の一具体例に対応する。
半導体装置１には、ゲート電極１７および接続配線１７Ａ，１７Ｂ，１７Ｃを覆うパッシベーション膜１８および層間絶縁膜１９が設けられている。層間絶縁膜１９は、パッシベーション膜１８を間にしてゲート電極１７および接続配線１７Ａ，１７Ｂ，１７Ｃを覆っている。ソース・ドレイン電極２１Ａは、層間絶縁膜１９上に設けられており、層間絶縁膜１９およびパッシベーション膜１８を貫通する接続孔ＨＡを介して接続配線１７Ａに接続されている。半導体装置１は、例えば、層間絶縁膜１９上に、ソース・ドレイン電極２１Ａとともに、配線２１Ｂ，２１Ｃを有している。配線２１Ｂ，２１Ｃは各々、層間絶縁膜１９およびパッシベーション膜１８を貫通する接続孔ＨＢ，ＨＣを介して接続配線１７Ｂ，１７Ｃに接続されている。
半導体膜１５のうち、ゲート電極１７と対向する領域は、トランジスタＴｒのチャネル領域１５ａであり、このチャネル領域１５ａに隣接してチャネル領域１５ａよりも電気抵抗の低い低抵抗領域１５ｂが設けられている。
基板１１は、例えば、ガラス，石英およびシリコンなどから構成されている。あるいは、基板１１は、例えば、ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などの樹脂材料から構成されていてもよい。この他にも、ステンレス鋼（ＳＵＳ）などの金属板に絶縁材料を成膜したものを基板１１に用いることもできる。
基板１１と第１電極１２との間、および基板１１と第１絶縁膜１３との間には、ＵＣ（Under Coat）膜を設けるようにしてもよい（図示せず）。ＵＣ膜は、基板１１から、上層に例えばナトリウムイオン等の物質が移動するのを防ぐためのものであり、窒化シリコン（ＳｉＮ）膜および酸化シリコン（ＳｉＯ）膜等の絶縁材料により構成されている。例えば、ＵＣ膜は、基板１１側から順に窒化シリコン（ＳｉＮ）膜および酸化シリコン（ＳｉＯ）膜を含む積層膜により構成されている。
（保持容量Ｃｓ）
第１電極１２は、基板１１上の選択的な領域に設けられている。第１電極１２は、第２電極１５Ｃに対向する部分と、第２電極１５Ｃに非対向の部分とを含んでいる。第１電極１２のうち、第２電極１５Ｃに非対向の部分は、第２電極１５ＣよりもトランジスタＴｒ側（図１のＸ軸方向）に設けられており、孔部１６ＨＢに対向している。第１電極１２は、例えば、モリブデン（Ｍｏ），タングステン（Ｗ），アルミニウム（Ａｌ），銅（Ｃｕ），銀（Ａｇ）およびチタン（Ｔｉ）等の金属を含んで構成されている。第１電極１２は、合金により構成されていてもよく、複数の金属膜を含む積層膜により構成されていてもよい。第１電極１２は、金属以外の導電性材料により構成されていてもよい。
第１絶縁膜１３は、第１電極１２と半導体補助膜１４Ｃとの間に介在している。第１絶縁膜１３には、第１絶縁膜１３を貫通して第１電極１２に達する孔部１３Ｈが設けられている。この孔部１３Ｈは、孔部１６ＨＢに対向する位置に設けられている。接続配線１７Ｂは、孔部１６ＨＢおよび孔部１３Ｈを介して第１電極１２に接続されている。第１絶縁膜１３は、例えばシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯＮ）および酸化アルミニウム膜（ＡｌＯｘ）等の無機絶縁膜により構成されている。
第２電極１５Ｃは、第１絶縁膜１３および半導体補助膜１４Ｃを間にして第１電極１２に対向している。第２電極１５Ｃは、第１電極１２に対向する部分と、第１電極１２に非対向の部分とを含んでいる。第２電極１５Ｃのうち、第１電極１２に非対向の部分は、第１電極１２に対向する部分からトランジスタＴｒと反対側（図１のＸ軸方向）に延在して設けられている。後述するように、この第２電極１５Ｃは、例えば半導体膜１５と同一工程で形成されるものであり、半導体膜１５と同一の材料により構成されている。第２電極１５Ｃは、例えば酸化物半導体材料により構成されている。
第１絶縁膜１３と第２電極１５Ｃとの間に設けられた半導体補助膜１４Ｃは、平面（図１のＸＹ平面）視で第２電極１５Ｃに重なる領域に設けられている。換言すれば、平面視で、第２電極１５Ｃの端面と略同じ位置に、半導体補助膜１４Ｃの端面が配置されている。半導体補助膜１４Ｃは、第２電極１５Ｃの下面（基板１１側の面）に接している。後述するように、この半導体補助膜１４Ｃは、例えば半導体補助膜１４と同一工程で形成されるものであり、半導体補助膜１４と同一の材料により構成されている。
この半導体補助膜１４Ｃは、例えば、酸化物半導体からなる第２電極１５Ｃに接することにより、第２電極１５Ｃの電気抵抗を下げる、即ち、低抵抗化させる役割を担っている。具体的には、半導体補助膜１４Ｃは、例えば、酸化物半導体材料に対してキャリア供与性を有しており、酸化物半導体材料にキャリアを供給するようになっている。これにより、酸化物半導体材料の導電性が高まり、酸化物半導体材料からなる第２電極１５Ｃを低抵抗化することができる。あるいは、半導体補助膜１４Ｃは導電性を有していてもよい。これにより、半導体補助膜１４Ｃ自身が、第２電極１５Ｃとともに保持容量Ｃｓを構成する一対の電極の一方として機能するようになる。
第２電極１５Ｃ上の第２絶縁膜１６は、第２電極１５Ｃの上面を覆うとともに、第２電極１５Ｃおよび半導体補助膜１４Ｃの端面を覆っている。第２絶縁膜１６には、第２絶縁膜１６を貫通して第２電極１５Ｃに達する孔部１６ＨＣが設けられている。例えば、この孔部１６ＨＣを埋め込むように接続配線１７Ｃが設けられ、これにより、接続配線１７Ｃが第２電極１５Ｃに電気的に接続されている。第２絶縁膜１６の孔部１６ＨＢは、第１電極１２に対向する位置に配置されている。この孔部１６ＨＢの側壁の一部は、第１絶縁膜１３の孔部１３Ｈの側壁の一部と、平面視で略同じ位置に配置されており、孔部１６ＨＢは孔部１３Ｈに連通している。孔部１６ＨＢおよび孔部１３Ｈに埋設された接続配線１７Ｂが第１電極１２に接続されている。
（トランジスタＴｒ）
図２（Ａ）（Ｂ）は、トランジスタＴｒの構成を模式的に表している。図２（Ａ）は、トランジスタＴｒの断面構成を表し、図２（Ｂ）は、トランジスタＴｒの平面構成を表している。
半導体膜１５は、第１絶縁膜１３上の選択的な領域に設けられている。半導体膜１５は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），チタン（Ｔｉ）およびニオブ（Ｎｂ）のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体から構成されている。具体的には、半導体膜１５に酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化インジウムガリウム亜鉛（ＩＧＺＯ：ＩｎＧａＺｎＯ），酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）および酸化インジウム（ＩｎＯ）等を用いることができる。半導体膜１５は、アモルファスシリコン，微結晶シリコン，多結晶シリコンまたは有機半導体等の他の半導体材料を用いて構成するようにしてもよい。半導体膜１５の厚みは、例えば１０ｎｍ〜３００ｎｍであり、６０ｎｍ以下であることが好ましい。半導体膜１５の厚みを薄くすることにより、半導体中に含まれる欠陥の絶対量が減少し、しきい値電圧の負シフトが抑えられる。したがって、オンオフ比の高い、優れたトランジスタ特性を実現することができる。また、半導体膜１５の成膜に要する時間が短縮されるので、生産性を向上させることができる。
半導体膜１５は、チャネル領域１５ａの両側に一対の低抵抗領域１５ｂを有している。一方の低抵抗領域１５ｂには、接続配線１７Ａを介してソース・ドレイン電極２１Ａが接続されている。他方の低抵抗領域１５ｂ（保持容量Ｃｓ側の低抵抗領域１５ｂ）は、チャネル領域１５ａに隣接する位置から第２絶縁膜１６と第２絶縁膜１６との孔部１６ＨＢに対向する位置まで延在しており、接続配線１７Ｂを介して保持容量Ｃｓの第１電極１２に接続されている。
第１絶縁膜１３と半導体膜１５との間に設けられた半導体補助膜１４は、基板１１上の選択的な領域に設けられている。具体的には、平面視で半導体膜１５の一対の低抵抗領域１５ｂ各々に重なる領域に、一対の半導体補助膜１４が設けられている。この一対の半導体補助膜１４は各々、半導体膜１５の下面に接している。平面視で半導体膜１５のチャネル領域１５ａに重なる領域には、半導体補助膜１４は設けられていない。即ち、一対の半導体補助膜１４は各々、半導体膜１５のチャネル領域１５ａおよび低抵抗領域１５ｂのうち、低抵抗領域１５ｂに選択的に接している。一対の半導体補助膜１４の外側の端面は、平面視で、半導体膜１５の端面Ｅ１５と略同じ位置に配置されている。即ち、低抵抗領域１５ｂの半導体膜１５の下面略全面に接するように、半導体補助膜１４が設けられている。
この一対の半導体補助膜１４は、半導体膜１５に一対の低抵抗領域１５ｂを形成するためのものである。換言すれば、一対の半導体補助膜１４により、半導体膜１５の一対の低抵抗領域１５ｂが規定されている。半導体補助膜１４が半導体膜１５に接することにより、低抵抗領域１５ｂを介した電流の流れが促されるようになっている。
例えば、半導体補助膜１４は、半導体膜１５の低抵抗領域１５ｂに選択的に接することにより、低抵抗領域１５ｂの電気抵抗を下げる、即ち、低抵抗化させる役割を担っている。具体的には、半導体補助膜１４は、例えば、半導体膜１５に対してキャリア供与性を有しており、低抵抗領域１５ｂにキャリアを供給するようになっている。これにより、低抵抗領域１５ｂの導電性が高まり、低抵抗領域１５ｂを低抵抗化することができる。このようなキャリア供与性を有する半導体補助膜１４，１４Ｃは、例えば、アルミニウム（Ａｌ）等の金属を含んでいる。具体的には、半導体補助膜１４，１４Ｃとして、アルミニウム（Ａｌ）の単体およびアルミニウムを含む合金等を用いることができる。アルミニウムを含む合金としては、例えば、ＡｌＳｉ（アルミニウムシリコン合金）およびＡｌＣｕ（アルミニウム銅合金）等が挙げられる。
あるいは、半導体補助膜１４は導電性を有していてもよい。これにより、低抵抗領域１５ｂでは、半導体補助膜１４自身が導体として機能し、半導体膜１５とともに半導体補助膜１４を介して電流が流れるようになる。このような導電性を有する半導体補助膜１４，１４Ｃには、例えば、インジウム（Ｉｎ）を含む金属酸化物または亜鉛（Ｚｎ）を含む金属酸化物等を用いることができる。インジウムを含む金属酸化物としては、例えば、酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）および酸化インジウム亜鉛（ＩＺＯ：Indium Zinc Oxide）等が挙げられる。亜鉛を含む金属酸化物としては、例えば、ＺｎＯ（酸化亜鉛）および酸化アルミニウム亜鉛（ＡＺＯ：Aluminum doped Zinc Oxide）等が挙げられる。
半導体補助膜１４，１４Ｃの厚みは、例えば２ｎｍ〜３００ｎｍ程度である。このようなキャリア供与性または導電性を有する半導体補助膜１４を設けることにより、低抵抗領域１５ｂを介した電流の流れが促進される。また、仮に、第２絶縁膜１６に、孔部（後述の孔部１６ＨＡ）を形成する際に、半導体膜１５がオーバーエッチングされても、半導体補助膜１４が設けられていることにより、低抵抗領域１５ｂでの電気抵抗の上昇が抑えられる。
図３Ａ，図３Ｂは、一対の半導体補助膜１４の内側の端面の配置の一例を表している。一対の半導体補助膜１４の内側の端面は、図３Ａに示したように、ゲート電極１７に対向する位置に配置されていてもよい。一対の半導体補助膜１４の内側の端面は、図３Ｂに示したように、ゲート電極１７に非対向の位置に配置されていてもよい。平面視での、ゲート電極１７の端面から一対の半導体補助膜１４各々の内側の端面までのチャネル長方向（図３Ａ，図３ＢのＸ軸方向）の距離Ｄは、０．５μｍ〜３μｍ程度であることが好ましい。ゲート電極１７に対向する半導体補助膜１４の部分が大きくなると（図３Ａ参照）、ゲート電極１７と半導体補助膜１４との間の寄生容量が大きくなり、トランジスタＴｒの特性を低下させるおそれがある。また、チャネル領域１５ａ以外の部分の半導体膜１５について、半導体補助膜１４が積層されていない部分が大きくなると（図３Ｂ参照）、半導体膜１５に、十分な低抵抗領域１５ｂが形成されず、断線等の不具合が発生するおそれがある。
半導体膜１５とゲート電極１７との間には、第２絶縁膜１６が設けられている。この第２絶縁膜１６は、トランジスタＴｒのゲート絶縁膜として機能する。本実施の形態では、この第２絶縁膜１６が、半導体膜１５のチャネル領域１５ａから低抵抗領域１５ｂの少なくとも一部までを覆っている。したがって、半導体膜１５のチャネル領域１５ａおよび低抵抗領域１５ｂのうち、チャネル領域１５ａに対向するゲート電極１７近傍には、第２絶縁膜１６の端面（後述の図６の端面Ｅ１１６）が形成されない。詳細は後述するが、これにより、第２絶縁膜１６の端面の付着物を介した半導体膜１５とゲート電極１７との短絡の発生を抑えることができる。
第２絶縁膜１６は、例えば、孔部１６ＨＡ，１６ＨＢを除き、半導体膜１５を覆っている。換言すれば、孔部１６ＨＡ，１６ＨＢに対向する部分を除き、半導体膜１５は第２絶縁膜１６に覆われている。例えば、第２絶縁膜１６は、孔部１６ＨＡ，１６ＨＢを除き、半導体膜１５の全部を覆っているが、第２絶縁膜１６は、半導体膜１５のうち、チャネル領域１５ａから低抵抗領域１５ｂの少なくとも一部を覆っていればよい。
孔部１６ＨＡは、一方の低抵抗領域１５ｂに対向する位置に設けられ、半導体膜１５に達している。孔部１６ＨＢは、他方の低抵抗領域１５ｂに対向する位置に設けられ、半導体膜１５に達している。換言すれば、孔部１６ＨＡ，１６ＨＢは各々、半導体補助膜１４に対向する位置に設けられている。孔部１６ＨＡの底面の半導体膜１５（低抵抗領域１５ｂ）には接続配線１７Ａが接している。この第２絶縁膜１６の孔部１６ＨＡを介して、接続配線１７Ａが半導体膜１５の低抵抗領域１５ｂに接続されている。ここで、孔部１６ＨＡが、本開示の孔部の一具体例に対応する。孔部１６ＨＢの底面の半導体膜１５（低抵抗領域１５ｂ）には接続配線１７Ｂが接している。この第２絶縁膜１６の孔部１６ＨＢを介して、接続配線１７Ｂが半導体膜１５の低抵抗領域１５ｂに接続されている。
第２絶縁膜１６は、例えばシリコン酸化膜（ＳｉＯx）、シリコン窒化膜（ＳｉＮx）、シリコン窒化酸化膜（ＳｉＯＮ）および酸化アルミニウム膜（ＡｌＯx）のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜により構成されている。
第２絶縁膜１６上の選択的な領域、即ち、チャネル領域１５ａに対向する領域に設けられたゲート電極１７は、印加されるゲート電圧（Ｖｇ）によってチャネル領域１５ａ中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。ゲート電極１７は、このゲート電極１７の構成材料は、例えば、チタン（Ｔｉ），タングステン（Ｗ），タンタル（Ｔａ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物および２種以上を含む積層膜であってもよい。また、例えばＩＴＯ等の透明導電膜が用いられても構わない。
第２絶縁膜１６の孔部１６ＨＡには、接続配線１７Ａが埋設されている。この接続配線１７Ａは、層間絶縁膜１９上のソース・ドレイン電極２１Ａと半導体膜１５の低抵抗領域１５ｂとを電気的に接続するためのものである。
第２絶縁膜１６上に設けられた接続配線１７Ｂ，１７Ｃは、互いに電気的に分離されている。接続配線１７Ｂは、第２絶縁膜１６上から孔部１６ＨＢおよび第１絶縁膜１３の孔部１３Ｈを埋め込むように設けられている。この接続配線１７Ｂにより、半導体膜１５の低抵抗領域１５ｂと第１電極１２とが電気的に接続されるとともに、第１電極１２と層間絶縁膜１９上の配線２１Ｂとが電気的に接続される。接続配線１７Ｃは、第２絶縁膜１６上から第２絶縁膜１６の孔部１６ＨＣを埋め込むように設けられている。この接続配線１７Ｃにより、層間絶縁膜１９上の配線２１Ｃと第２電極１５Ｃとが電気的に接続される。後述するように、接続配線１７Ａ，１７Ｂ，１７Ｃは、例えばゲート電極１７と同一工程で形成されるものであり、ゲート電極１７と同一の材料により構成されている。
パッシベーション膜１８は、例えば、ゲート電極１７および接続配線１７Ａ，１７Ｂ，１７Ｃを覆うように、基板１１の全面に設けられている。このパッシベーション膜１８には、例えば、酸化シリコン（ＳｉＯ2）膜を用いることができる。パッシベーション膜１８には、窒化シリコン（ＳｉＮ）膜または酸窒化シリコン（ＳｉＯＮ）膜等を用いるようにしてもよい。
層間絶縁膜１９は、パッシベーション膜１８を間にして、ゲート電極１７および接続配線１７Ａ，１７Ｂ，１７Ｃを覆っている。この層間絶縁膜１９は、例えば、基板１１の全面に設けられている。接続孔ＨＡは、層間絶縁膜１９およびパッシベーション膜１８を貫通して接続配線１７Ａに達している。接続孔ＨＡは、例えば、第２絶縁膜１６の孔部１６ＨＡに対向する位置に設けられている。接続孔ＨＢは、層間絶縁膜１９およびパッシベーション膜１８を貫通して接続配線１７Ｂに達している。接続孔ＨＢは、例えば、第１絶縁膜１３の孔部１３Ｈと非対向の位置に設けられている。接続孔ＨＢは、平面視で、第１絶縁膜１３の孔部１３ＨよりもトランジスタＴｒから離れた位置に設けられている。接続孔ＨＣは、層間絶縁膜１９およびパッシベーション膜１８を貫通して接続配線１７Ｃに達している。接続孔ＨＣは、例えば、第２絶縁膜１６の孔部１６ＨＣに対向する位置に設けられている。層間絶縁膜１９には、例えば感光性を有する樹脂膜を用いることができる。具体的には、層間絶縁膜１９は、例えばポリイミド樹脂膜により構成されている。層間絶縁膜１９には、ノボラック樹脂またはアクリル樹脂等を用いるようにしてもよい。
層間絶縁膜１９上に設けられたソース・ドレイン電極２１Ａは、接続孔ＨＡを介して接続配線１７Ａに接続されている。このソース・ドレイン電極２１Ａは、トランジスタＴｒのソースまたはドレインとして機能するものであり、例えば、上記ゲート電極１７の構成材料として列挙したものと同様の金属または透明導電膜を含んで構成されている。このソース・ドレイン電極としては、電気伝導性の良い材料が選択されることが望ましい。
層間絶縁膜１９上には、ソース・ドレイン電極２１Ａとともに配線２１Ｂ，２１Ｃが設けられている。配線２１Ｂは、接続孔ＨＢを介して接続配線２１Ｂに接続されており、配線２１Ｃは、接続孔ＨＣを介して接続配線２１Ｃに接続されている。後述するように、配線２１Ｂ，２１Ｃは、例えばソース・ドレイン電極２１Ａと同一工程で形成されるものであり、ソース・ドレイン電極２１Ａと同一の材料により構成されている。
［製造方法］
上記のような半導体装置１は、例えば次のようにして製造することができる（図４Ａ〜図４Ｆ）。
まず、図４Ａに示したように、基板１１上に、第１電極１２を形成する。第１電極１２は、例えば、基板１１上の全面に導電性の金属膜を成膜した後、この金属膜をドライエッチングにより所定の形状にパターニングして形成する。
続いて、図４Ｂに示したように、第１電極１２上の第１絶縁膜１３および半導体補助材料膜１４Ｍをこの順に形成する。半導体補助材料膜１４Ｍにより、後の工程で、半導体補助膜１４，１４Ｃが形成される。第１絶縁膜１３は、第１電極１２を覆うようにして、基板１１の全面に形成する。半導体補助材料膜１４Ｍは、例えば、スパッタ法を用いてＩＺＯを第１絶縁膜１３上に成膜することにより形成する。このとき、後の工程で形成される半導体膜１５のチャネル領域１５ａに対向する部分の半導体材料膜１４Ｍは、例えば、フォトリソグラフィおよびウェットエッチングを用いて除去しておく。
半導体補助材料膜１４Ｍを形成した後、図４Ｃに示したように、半導体膜１５および第２電極１５Ｃを形成する。半導体膜１５および第２電極１５Ｃは、半導体補助材料膜１４Ｍ上に、酸化物半導体材料を例えばスパッタ法等により成膜した後、例えばフォトリソグラフィおよびウェットエッチングを用いて、これを所定の形状にパターニングして形成する。この酸化物半導体材料のパターニングと連続して、半導体補助材料膜１４Ｍをパターニングする。これにより、半導体膜１５の直下に一対の半導体補助膜１４が形成されるとともに、第２電極１５Ｃの直下に半導体補助膜１４Ｃが形成される。この一対の半導体補助膜１４により、半導体膜１５には、一対の低抵抗領域１５ｂが形成される。
次に、図４Ｄに示したように、半導体膜１５および第２電極１５Ｃを覆うようにして基板１１の全面に第２絶縁膜１６を形成する。第２絶縁膜１６は、例えば、基板１１の全面に例えばＣＶＤ（Chemical Vapor Deposition）法を用いて酸化シリコン（ＳｉＯ）等の絶縁膜を成膜することにより形成する。この後、この絶縁膜に、フォトリソグラフィおよびドライエッチングを用いて孔部１６ＨＢを形成する。これにより、孔部１６ＨＢとともに、孔部１６ＨＢに対向する位置の第１絶縁膜１３に孔部１３Ｈが形成される。孔部１６ＨＢを形成した後、第２絶縁膜１６には孔部１６ＨＡ，１６ＨＣを形成しておく。
続いて、図４Ｅに示したように、第２絶縁膜１６上にゲート電極１７および接続配線１７Ａ，１７Ｂ，１７Ｃを形成する。ゲート電極１７および接続配線１７Ａ，１７Ｂ，１７Ｃは、例えば、以下のようにして形成する。まず、第２絶縁膜１６を覆うように、基板１１の全面に導電性の金属材料を成膜する。次に、この金属膜をフォトリソグラフィおよびドライエッチングを用いて所定の形状にパターニングする。これにより、一対の半導体補助膜１４に非対向の領域にゲート電極１７を形成するとともに、孔部１６ＨＡを埋める接続配線１７Ａ、孔部１６ＨＢを埋める接続配線１７Ｂおよび孔部１６ＨＣを埋める接続配線１７Ｃを形成することができる。
この後、図４Ｆに示したように、基板１１の全面に、パッシベーション膜１８および層間絶縁膜１９を形成する。パッシベーション膜１８および層間絶縁膜１９には、接続孔ＨＡ，ＨＢ，ＨＣを形成しておく。最後に、層間絶縁膜１９上に、ソース・ドレイン電極２１Ａおよび配線２１Ｂ，２１Ｃを形成することにより、図１に示した半導体装置１が完成する。
［作用、効果］
本実施の形態の半導体装置１では、ゲート電極１７に閾値電圧以上のオン電圧が印加されると、半導体膜１５のチャネル領域１５ａが活性化される。これにより、一対の低抵抗領域１５ｂ間に電流が流れる。これに応じて、接続配線１７Ｂを介して、半導体膜１５から第１電極１２に電流が流れ保持容量Ｃｓに電荷が保持される。
本実施の形態の半導体装置１では、第２絶縁膜１６が、半導体膜１５のチャネル領域１５ａから一対の低抵抗領域１５ｂの端部近傍までを覆っている。これにより、第２絶縁膜１６の端面の付着物を介したゲート電極１７と半導体膜１５との間の短絡の発生が抑えられる。以下、この作用効果について、比較例を用いて説明する。
図５は、比較例にかかる半導体装置（半導体装置１００）の要部の模式的な断面構成を表したものである。この半導体装置１００は、いわゆるセルフアライン構造のトランジスタＴｒを有している。具体的には、ゲート絶縁膜（ゲート絶縁膜１１６）が、ゲート電極１７と略同じ平面形状を有しており、平面視で、ゲート電極１７の端面と略同じ位置に、ゲート絶縁膜１１６の端面（後述の図６の端面Ｅ１１６）が設けられている。即ち、ゲート絶縁膜１１６は、半導体膜１５のうち、チャネル領域１５ａのみを覆っている。
また、半導体装置１００は、半導体膜１５の低抵抗領域１５ｂに接する金属酸化膜１１８を有している。金属酸化膜１１８は、例えば酸化アルミニウム（ＡｌＯ）等により構成されている。この金属酸化膜１１８は、半導体膜１５から酸素を引き抜くことにより、半導体膜１５を低抵抗化する役割を担っている。このような金属酸化膜１１８を設けることにより、半導体装置１００では、一対の半導体補助膜１４とゲート電極１７との間に合わせずれが生じても、半導体膜１５のチャネル領域１５ａに隣接する位置に、低抵抗領域１５ｂが形成されるようになっている。
しかし、このような半導体装置１００では、ゲート絶縁膜１１６の端面の付着物（後述の図６の付着物１１５）に起因して、ゲート電極１７と半導体膜１５との間に短絡が発生するおそれがある。
図６は、図５に示した部分Ｒの拡大図である。ゲート絶縁膜１１６は、ゲート電極１７を形成した後、このゲート電極１７の形状に対応させて絶縁膜をパターニングすることにより形成されている。この絶縁膜をパターニングする際のドライエッチングで、オーバーエッチングが行われると、半導体膜１５が逆スパッタされ、ゲート絶縁膜１１６の端面Ｅ１１６に半導体膜１５に起因した付着物１１５が設けられる。この付着物１１５により、ゲート電極１７および半導体膜１５の耐圧性が低下し、これらの間で短絡が発生するおそれがある。この短絡に起因して半導体装置１００では、不具合が発生しやすくなる。
これに対し、半導体装置１では、第２絶縁膜１６が、半導体膜１５のチャネル領域１５ａおよび一対の低抵抗領域１５ｂを覆っている。このため、第２絶縁膜１６の端面は、チャネル長方向において、ゲート電極１７から離間した位置に形成される。したがって、第２絶縁膜１６の端面の付着物（図６の付着物１１５）を介したゲート電極１７と半導体膜１５との間の短絡の発生が抑えられる。
また、半導体装置１では、ゲート電極１７の形状に対応させて第２絶縁膜１６をパターニングする工程が不要となるので、半導体装置１００に比べてタクトタイムを短縮することが可能となる。
また、半導体装置１では、半導体膜１５の一対の低抵抗領域１５ｂが、一対の半導体補助膜１４により形成されるので、金属酸化膜（半導体装置１００の金属酸化膜１１８）が不要となる。このため、半導体装置１００に比べてコストを抑えることが可能となる。
以上説明したように本実施の形態では、第２絶縁膜１６が、半導体膜１５のチャネル領域１５ａから低抵抗領域１５ｂの少なくとも一部まで覆うようにしたので、第２絶縁膜１６の端面の付着物を介したゲート電極１７と半導体膜１５との間の短絡の発生を抑えることができる。よって、短絡の発生に起因した不具合の発生を抑えることが可能となる。
＜適用例１＞
上記実施の形態において説明した半導体装置１は、例えば表示装置（後述の図７の表示装置２Ａ）および撮像装置（後述の図８の撮像装置２Ｂ）等の駆動回路に用いることができる。
図７は、表示装置２Ａの機能ブロック構成を示したものである。表示装置２Ａは、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、上述した有機ＥＬディスプレイの他にも、例えば液晶ディスプレイなどにも適用される。表示装置２Ａは、例えばタイミング制御部３１と、信号処理部３２と、駆動部３３と、表示画素部３４とを備えている。
タイミング制御部３１は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部３２等の駆動制御を行うものである。信号処理部３２は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部３３に出力するものである。駆動部３３は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部３４の各画素を駆動するものである。表示画素部３４は、例えば有機ＥＬ素子または液晶表示素子等の表示素子と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、駆動部３３または表示画素部３４の一部を構成する各種回路に、上述の半導体装置１が用いられる。
図８は、撮像装置２Ｂの機能ブロック構成を示したものである。撮像装置２Ｂは、例えば画像を電気信号として取得する固体撮像装置であり、例えばＣＣＤ(Charge Coupled Device)またはＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置２Ｂは、例えばタイミング制御部３５と、駆動部３６と、撮像画素部３７と、信号処理部３８とを備えている。
タイミング制御部３５は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部３６の駆動制御を行うものである。駆動部３６は、例えば行選択回路、ＡＤ変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部３７の各画素から信号を読み出す駆動を行うものである。撮像画素部３７は、例えばフォトダイオードなどの撮像素子（光電変換素子）と、信号読み出しのための画素回路とを含んで構成されている。信号処理部３８は、撮像画素部３７から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部３６または撮像画素部３７の一部を構成する各種回路に、上述の半導体装置１が用いられる。
＜電子機器の例＞
上記表示装置２Ａおよび撮像装置２Ｂ等は、様々なタイプの電子機器に用いることができる。図９に、電子機器３の機能ブロック構成を示す。電子機器３としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。
電子機器３は、例えば上述の表示装置２Ａ（または撮像装置２Ｂ）と、インターフェース部４０とを有している。インターフェース部４０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部４０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。
以上、実施の形態を挙げて説明したが、本技術は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。
また、上記実施の形態では、半導体補助膜１４，１４Ｃが半導体膜１５，第２電極１５Ｃの下面に接する場合について説明したが、半導体補助膜１４，１４Ｃは半導体膜１５，第２電極１５Ｃの上面に接していてもよい。
また、上記実施の形態では、トランジスタＴｒおよび保持容量Ｃｓを含む半導体装置１を例に挙げて説明したが、半導体装置１は、少なくともトランジスタＴｒを有していればよい。
上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
尚、本技術は以下のような構成を取ることも可能である。
（１）
基板と、
前記基板上の選択的な領域に設けられた第１半導体補助膜と、
酸化物半導体材料を含むともに、前記第１半導体補助膜に接する低抵抗領域と、前記低抵抗領域と異なる部分に設けられたチャネル領域とを有する半導体膜と、
前記半導体膜を前記チャネル領域から前記低抵抗領域の少なくとも一部まで覆うゲート絶縁膜と、
前記ゲート絶縁膜を間にして前記半導体膜の前記チャネル領域に対向するゲート電極と
を備えた半導体装置。
（２）
前記第１半導体補助膜は、前記半導体膜の前記低抵抗領域を介した電流の流れを促す
前記（１）に記載の半導体装置。
（３）
更に、前記半導体膜の前記低抵抗領域に対向する位置に設けられるとともに、前記ゲート絶縁膜を貫通する孔部と、
前記孔部を介して前記半導体膜の前記低抵抗領域に電気的に接続されたソース・ドレイン電極とを有する
前記（１）または（２）に記載の半導体装置。
（４）
前記基板上に、前記第１半導体補助膜、前記半導体膜、前記ゲート絶縁膜、前記ゲート電極および前記ソース・ドレイン電極の順に設けられている
前記（３）に記載の半導体装置。
（５）
前記第１半導体補助膜は金属を含む
前記（１）ないし（４）のうちいずれか１つに記載の半導体装置。
（６）
前記第１半導体補助膜はアルミニウムを含む
前記（１）ないし（５）のうちいずれか１つに記載の半導体装置。
（７）
前記第１半導体補助膜は金属酸化物を含む
前記（１）ないし（４）のうちいずれか１つに記載の半導体装置。
（８）
前記第１半導体補助膜は、酸化インジウムスズ（Indium Tin Oxide）または酸化インジウム亜鉛（Indium Zinc Oxide）を含む
前記（１）ないし（４）のうちいずれか１つに記載の半導体装置。
（９）
更に、
前記基板上に設けられるとともに、前記半導体膜の前記低抵抗領域に電気的に接続された第１電極と、
前記酸化物半導体材料を含むとともに、前記第１電極の少なくとも一部に対向して設けられた第２電極と、
前記第１半導体補助膜の構成材料と同じ材料を含むとともに、前記第２電極に接する第２半導体補助膜とを有する
前記（１）ないし（８）のうちいずれか１つ記載の半導体装置。
（１０）
前記基板上に、前記第１電極、前記第２半導体補助膜および前記第２電極の順に設けられている
前記（９）に記載の半導体装置。
（１１）
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
基板と、
前記基板上の選択的な領域に設けられた第１半導体補助膜と、
酸化物半導体材料を含むともに、前記第１半導体補助膜に接する低抵抗領域と、前記低抵抗領域と異なる部分に設けられたチャネル領域とを有する半導体膜と、
前記半導体膜を前記チャネル領域から前記低抵抗領域の少なくとも一部まで覆うゲート絶縁膜と、
前記ゲート絶縁膜を間にして前記半導体膜の前記チャネル領域に対向するゲート電極とを含む
表示装置。
１…半導体装置、Ｔｒ…トランジスタ、Ｃｓ…保持容量、１１…基板、１２…第１電極、１３…第１絶縁膜、１４，１４Ｃ…第１絶縁膜、１５…半導体膜、１５ａ…チャネル領域、１５ｂ…低抵抗領域、１５Ｃ…第２電極、１６…第２絶縁膜１６…第２絶縁膜、１７…ゲート電極、１７Ａ，１７Ｂ，１７Ｃ…接続配線、１８…パッシベーション膜、１９…層間絶縁膜、２１Ａ…ソース・ドレイン電極、２１Ｂ，２１Ｃ…配線、２Ａ…表示装置、２Ｂ…撮像装置、３…電子機器、３１，３５…タイミング制御部、３２，３８…信号処理部、３３，３６…駆動部、３４…表示画素部、３７…撮像画素部、４０…インターフェース部、１３Ｈ，１６Ｈ，１６ＣＨ…孔部、Ｓ…間隙、Ｅ１５，Ｅ１６，Ｅ１６Ｃ…間隙、ＨＡ，ＨＢ，ＨＣ…接続孔。

Claims (11)

  1. 基板と、
    前記基板上の選択的な領域に設けられた第１半導体補助膜と、
    酸化物半導体材料を含むともに、前記第１半導体補助膜に接する低抵抗領域と、前記低抵抗領域と異なる部分に設けられたチャネル領域とを有する半導体膜と、
    前記半導体膜を前記チャネル領域から前記低抵抗領域の少なくとも一部まで覆うゲート絶縁膜と、
    前記ゲート絶縁膜を間にして前記半導体膜の前記チャネル領域に対向するゲート電極と
    を備えた半導体装置。
  2. 前記第１半導体補助膜は、前記半導体膜の前記低抵抗領域を介した電流の流れを促す
    請求項１に記載の半導体装置。
  3. 更に、前記半導体膜の前記低抵抗領域に対向する位置に設けられるとともに、前記ゲート絶縁膜を貫通する孔部と、
    前記孔部を介して前記半導体膜の前記低抵抗領域に電気的に接続されたソース・ドレイン電極とを有する
    請求項１に記載の半導体装置。
  4. 前記基板上に、前記第１半導体補助膜、前記半導体膜、前記ゲート絶縁膜、前記ゲート電極および前記ソース・ドレイン電極の順に設けられている
    請求項３に記載の半導体装置。
  5. 前記第１半導体補助膜は金属を含む
    請求項１に記載の半導体装置。
  6. 前記第１半導体補助膜はアルミニウムを含む
    請求項１に記載の半導体装置。
  7. 前記第１半導体補助膜は金属酸化物を含む
    請求項１に記載の半導体装置。
  8. 前記第１半導体補助膜は、酸化インジウムスズ（Indium Tin Oxide）または酸化インジウム亜鉛（Indium Zinc Oxide）を含む
    請求項１に記載の半導体装置。
  9. 更に、
    前記基板上に設けられるとともに、前記半導体膜の前記低抵抗領域に電気的に接続された第１電極と、
    前記酸化物半導体材料を含むとともに、前記第１電極の少なくとも一部に対向して設けられた第２電極と、
    前記第１半導体補助膜の構成材料と同じ材料を含むとともに、前記第２電極に接する第２半導体補助膜とを有する
    請求項１記載の半導体装置。
  10. 前記基板上に、前記第１電極、前記第２半導体補助膜および前記第２電極の順に設けられている
    請求項９に記載の半導体装置。
  11. 表示素子および前記表示素子を駆動する半導体装置を備え、
    前記半導体装置は、
    基板と、
    前記基板上の選択的な領域に設けられた第１半導体補助膜と、
    酸化物半導体材料を含むともに、前記第１半導体補助膜に接する低抵抗領域と、前記低抵抗領域と異なる部分に設けられたチャネル領域とを有する半導体膜と、
    前記半導体膜を前記チャネル領域から前記低抵抗領域の少なくとも一部まで覆うゲート絶縁膜と、
    前記ゲート絶縁膜を間にして前記半導体膜の前記チャネル領域に対向するゲート電極とを含む
    表示装置。
JP2019080382A 2019-04-19 2019-04-19 半導体装置および表示装置 Pending JP2020178079A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019080382A JP2020178079A (ja) 2019-04-19 2019-04-19 半導体装置および表示装置
US16/736,814 US11081591B2 (en) 2019-04-19 2020-01-08 Semiconductor device and display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019080382A JP2020178079A (ja) 2019-04-19 2019-04-19 半導体装置および表示装置

Publications (2)

Publication Number Publication Date
JP2020178079A true JP2020178079A (ja) 2020-10-29
JP2020178079A5 JP2020178079A5 (ja) 2021-12-23

Family

ID=72831291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019080382A Pending JP2020178079A (ja) 2019-04-19 2019-04-19 半導体装置および表示装置

Country Status (2)

Country Link
US (1) US11081591B2 (ja)
JP (1) JP2020178079A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130126868A1 (en) * 2011-11-18 2013-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
JP2016057547A (ja) * 2014-09-11 2016-04-21 シャープ株式会社 Ｍｅｍｓディスプレイおよびその製造方法
JP2017228802A (ja) * 2011-04-22 2017-12-28 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032128A1 (ja) 2005-09-16 2007-03-22 Sharp Kabushiki Kaisha 薄膜トランジスタ
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
KR102437450B1 (ko) * 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228802A (ja) * 2011-04-22 2017-12-28 株式会社半導体エネルギー研究所 半導体装置
US20130126868A1 (en) * 2011-11-18 2013-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
JP2017152720A (ja) * 2011-11-18 2017-08-31 株式会社半導体エネルギー研究所 半導体装置
JP2016057547A (ja) * 2014-09-11 2016-04-21 シャープ株式会社 Ｍｅｍｓディスプレイおよびその製造方法

Also Published As

Publication number Publication date
US20200335627A1 (en) 2020-10-22
US11081591B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
JP6706570B2 (ja) 半導体装置、半導体装置の製造方法および表示装置
US10886411B2 (en) Semiconductor device and display unit
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
US11189735B2 (en) Semiconductor device and display apparatus
JP2021197416A (ja) 半導体装置の製造方法、及び、半導体装置
US10431603B2 (en) Semiconductor device
US20170053947A1 (en) Thin-film transistor, semiconductor unit, and electronic apparatus
JP2020178079A (ja) 半導体装置および表示装置
JP6811096B2 (ja) 半導体装置、表示装置および電子機器
JP6732829B2 (ja) 半導体装置および表示装置
JP2020136506A (ja) 半導体装置、表示装置および半導体装置の製造方法
US11239371B2 (en) Thin-film transistor including source-drain electrodes connected to a semiconducting film and extending through a semiconductor auxiliary film
JP6706587B2 (ja) 半導体装置、表示装置および電子機器
JP2019192851A (ja) 半導体装置
JP6732713B2 (ja) 半導体装置および表示装置
US11127762B2 (en) Semiconductor device and display including wiring line having protective metal film
JP7598749B2 (ja) 半導体装置
JP6781051B2 (ja) 半導体装置、表示装置および電子機器
JP2018170319A (ja) 半導体装置およびその製造方法、並びに表示装置
JP6795543B2 (ja) 半導体装置の製造方法
US10879402B2 (en) Thin film transistor and display unit
JP2018160518A (ja) 半導体装置、表示装置および電子機器
JP2018195630A (ja) トランジスタおよび表示装置
JP2018129431A (ja) 電子デバイス、半導体装置および表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230530

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230828