JP2020194977A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020194977A
JP2020194977A JP2020142389A JP2020142389A JP2020194977A JP 2020194977 A JP2020194977 A JP 2020194977A JP 2020142389 A JP2020142389 A JP 2020142389A JP 2020142389 A JP2020142389 A JP 2020142389A JP 2020194977 A JP2020194977 A JP 2020194977A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020142389A
Other languages
English (en)
Inventor
泰靖 保坂
Hiroyasu Hosaka
泰靖 保坂
行徳 島
Yukinori Shima
行徳 島
中田　昌孝
Masataka Nakata
昌孝 中田
正美 神長
Masami Kaminaga
正美 神長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020194977A publication Critical patent/JP2020194977A/ja
Priority to JP2022165318A priority Critical patent/JP7599462B2/ja
Priority to JP2024210038A priority patent/JP7771337B2/ja
Priority to JP2025186242A priority patent/JP2026015365A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させる。【解決手段】トランジスタ１００Ｂを有する半導体装置であって、トランジスタは、第１のゲート電極として機能する第１の導電膜１０６と、第１のゲート絶縁膜１０４と、チャネル領域１０８ｉを有する第１の酸化物半導体膜１０８と、第２のゲート絶縁膜１１０と、第２のゲート電極として機能する第２の酸化物半導体膜１１２と、第２の導電膜１１４と、を有する。第２の酸化物半導体膜１１２は、第１の酸化物半導体膜１０８よりキャリア密度が高い領域を有する。第２の導電膜１１４は、開口部１４３を介して第１の導電膜１０６と接する領域を有する。【選択図】図１

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。より具体的には、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トランジスタ（ＦＥＴ）または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜として、シリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、Ｉｎ−Ｇａ−Ｚｎ系酸化物を用いてトランジスタを作製する技術が開示されている（特許文献１参照）。また、自己整列トップゲート構造を有する酸化物薄膜のトランジスタを作製する技術が開示されている（特許文献２参照）。
また、チャネルを形成する酸化物半導体層の下地絶縁層に、加熱により酸素を放出する絶縁層を用い、該酸化物半導体層の酸素欠損を低減する半導体装置が開示されている（特許文献３参照）。
特開２００７−９６０５５号公報 特開２００９−２７８１１５号公報 特開２０１２−００９８３６号公報
酸化物半導体膜を有するトランジスタとしては、例えば、逆スタガ型（ボトムゲート構造ともいう）またはスタガ型（トップゲート構造ともいう）等が挙げられる。酸化物半導体膜を有するトランジスタを表示装置に適用する場合、スタガ型のトランジスタよりも逆スタガ型のトランジスタの方が、作製工程が比較的簡単であり製造コストを抑えられるため、利用される場合が多い。しかしながら、表示装置の画面の大型化、または表示装置の画質の高精細化が進むと、逆スタガ型のトランジスタでは、ゲート電極とソース電極及びドレイン電極との間の寄生容量によって信号遅延等が大きくなり、表示装置の画質が劣化するという問題がある。そこで、酸化物半導体膜を有するスタガ型のトランジスタにおいて、安定した電気特性及び高い信頼性を有する構造の開発が望まれている。
また、酸化物半導体膜をチャネル領域に用いてトランジスタを作製する場合、酸化物半導体膜のチャネル領域中に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜のチャネル領域中に酸素欠損が形成されると、該酸素欠損に起因してキャリアが生成される。酸化物半導体膜のチャネル領域中にキャリアが生成されると、酸化物半導体膜をチャネル領域に有するトランジスタの電気特性の変動、例えばしきい値電圧のシフトが生じる。また、トランジスタごとに電気特性がばらつくという問題が生じる。したがって、酸化物半導体膜のチャネル領域においては、酸素欠損が少ない方が好ましい。一方で、酸化物半導体膜をチャネル領域に用いるトランジスタにおいて、ソース電極及びドレイン電極と接する酸化物半導体膜としては、ソース電極及びドレイン電極との接触抵抗を低減するために酸素欠損が多く、抵抗が低い方が好ましい。
上記問題に鑑み、本発明の一態様では、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制することを課題の一つとする。または、本発明の一態様では、酸化物半導体を有するトランジスタにおいて、信頼性を向上させることを課題の一つとする。または、本発明の一態様では、酸化物半導体を有するオン電流が大きいトランジスタを提供することを課題の一つとする。または、本発明の一態様では、酸化物半導体を有するオフ電流が小さいトランジスタを提供することを課題の一つとする。または、本発明の一態様では、消費電力が低減された半導体装置を提供することを課題の一つとする。または、本発明の一態様では、新規な半導体装置を提供することを課題の一つとする。または、本発明の一態様では、新規な半導体装置の作製方法を提供することを課題の一つとする。
なお、上記の課題の記載は、他の課題の存在を妨げない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１の導電膜と、第１の導電膜上の第１の絶縁膜と、第１の絶縁膜を間に挟んで第１の導電膜と重なる領域を有する、第１の酸化物半導体膜と、第１の酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜を間に挟んで第１の酸化物半導体膜と重なる領域を有する、第２の酸化物半導体膜と、第２の酸化物半導体膜上の第２の導電膜と、第１の酸化物半導体膜上、第２の酸化物半導体膜上、及び第２の導電膜上の第３の絶縁膜と、を有し、第１の酸化物半導体膜は、第２の絶縁膜と接するチャネル領域と、第３の絶縁膜と接するソース領域と、第３の絶縁膜と接するドレイン領域と、を有し、第２の酸化物半導体膜は、チャネル領域よりキャリア密度が高い領域を有し、第２の導電膜は、第１の導電膜と接する領域を有する半導体装置である。
また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１の導電膜と、第１の導電膜上の第１の絶縁膜と、第１の絶縁膜を間に挟んで第１の導電膜と重なる領域を有する、第１の酸化物半導体膜と、第１の酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜を間に挟んで第１の酸化物半導体膜と重なる領域を有する、第２の酸化物半導体膜と、第２の酸化物半導体膜上の第２の導電膜と、第１の酸化物半導体膜上、第２の酸化物半導体膜上、及び第２の導電膜上の第３の絶縁膜と、を有し、第１の酸化物半導体膜は、第２の絶縁膜と接するチャネル領域と、第３の絶縁膜と接するソース領域と、第３の絶縁膜と接するドレイン領域と、を有し、第２の酸化物半導体膜は、チャネル領域よりキャリア密度が高い領域を有し、第１の絶縁膜、第２の絶縁膜、及び第２の酸化物半導体膜は、第１の開口部を有し、第２の導電膜は、第１の開口部において、第１の導電膜と接する領域を有する半導体装置である。
上記各構成において、第２の導電膜は、遮光性を有すると好ましい。また、第２の導電膜のシート抵抗が、１０Ω／ｓｑｕａｒｅ（Ω／ｓｑ．）以下であると好ましい。
また、上記各構成において、トランジスタは、さらに、第３の導電膜と、第４の導電膜と、を有し、第３の導電膜は、第３の絶縁膜に設けられた第２の開口部を介して、ソース領域において第１の酸化物半導体膜に電気的に接続する領域を有し、第４の導電膜は、第３の絶縁膜に設けられた第３の開口部を介して、ドレイン領域において第１の酸化物半導体膜に電気的に接続する領域を有すると好ましい。
また、上記各構成において、第１の酸化物半導体膜、及び第２の酸化物半導体膜の少なくとも一方は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎ）と、を有すると好ましい。
また、上記各構成において、第２の酸化物半導体膜がＩｎ、Ｚｎ、およびＭを有する場合、Ｉｎの含有量が、Ｍの含有量以上である領域を有すると好ましい。また、第１の酸化物半導体膜がＩｎ、Ｚｎ、およびＭを有する場合、Ｉｎの含有量が、Ｍの含有量以上である領域を有すると好ましい。
また、上記各構成において、第３の絶縁膜は、窒素および水素の少なくとも一方を有すると好ましい。
また、上記各構成において、第１の酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を有すると好ましい。
また、本発明の他の一態様は、上記各態様の半導体装置と表示素子とを有する表示装置である。また、本発明の他の一態様は、上記態様の半導体装置とセンサとを有する電子機器である。本明細書中における表示装置とは、画像表示デバイスを指す。また、表示装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示装置にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て本発明の一態様に含む。
本発明の一態様により、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制することができる。または、本発明の一態様により、酸化物半導体を有するトランジスタにおいて、信頼性を向上させることができる。または、本発明の一態様により、酸化物半導体を有するオン電流が大きいトランジスタを提供することができる。または、本発明の一態様により、酸化物半導体を有するオフ電流が小さいトランジスタを提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の上面及び断面を説明する図。 半導体装置の上面及び断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 本発明の一態様に係る酸化物半導体の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体の積層構造におけるバンド図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのグラフおよび回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのブロック図、回路図および波形図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 表示装置を説明する斜視図。 実施例に係る、シート抵抗の測定結果を説明する図。 実施例に係る、コンタクトチェーン抵抗の測定結果を説明する図。 実施例に係る、トランジスタの断面を説明する図。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、トランジスタの信頼性試験結果を説明する図。 実施例に係る、光照射時のトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、光照射時のトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、トランジスタのＴＥＭ像を説明する図。 実施例に係る、ＴＤＳ分析結果を説明する図。 実施例に係る、ＴＤＳ分析結果を説明する図。 実施例に係る、ＴＤＳ分析結果を説明する図。 実施例に係る、ＥＳＲ測定結果を説明する図。 実施例に係る、３本シグナルスピン密度の測定結果を説明する図。 実施例に係る、ＴＤＳ分析結果を説明する図。 実施例に係る、ＴＤＳ分析結果を説明する図。 実施例に係る、ＴＤＳ分析結果を説明する図。 実施例に係る、トランジスタの断面を説明する図。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、トランジスタの信頼性試験結果を説明する図。 実施例に係る、光照射時のトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、光照射時のトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、光照射時のトランジスタのＩｄ−Ｖｇ特性を説明する図。
以下、本発明の実施の態様について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることが可能である。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いており、工程順又は積層順を示さない場合がある。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができる。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受が可能なものであれば、特に限定されない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。そのため、電圧を電位と言い換えることが可能である。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃以上３５℃以下のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃以上３５℃以下のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
本実施の形態においては、本発明の一態様の半導体装置及び半導体装置の作製方法の一例について、図１乃至図１６を用いて以下説明する。
＜半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置が有するトランジスタ１００の上面図である。また、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図であり、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図である。なお、図１（Ａ）においては明瞭化のため、トランジスタ１００の構成要素の一部（基板１０２及び絶縁膜等）を省略して図示している。
また、図１（Ａ）における一点鎖線Ｘ１−Ｘ２方向をトランジスタ１００のチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をトランジスタ１００のチャネル幅（Ｗ）方向と呼称する場合がある。
トランジスタ１００は、基板１０２上の第１のゲート電極（ボトムゲート電極ともいう）として機能する導電膜１０６と、基板１０２及び導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の第２のゲート電極（トップゲート電極ともいう）として機能する酸化物半導体膜１１２及び導電膜１１４と、絶縁膜１０４、酸化物半導体膜１０８、酸化物半導体膜１１２、及び導電膜１１４上の絶縁膜１１６と、を有する。また、酸化物半導体膜１０８は、酸化物半導体膜１１２及び導電膜１１４と重なり、且つ絶縁膜１１０と接するチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
また、トランジスタ１００は、絶縁膜１１６上の絶縁膜１１８、絶縁膜１１６及び絶縁膜１１８に設けられた開口部１４１ｓを介して、ソース領域１０８ｓにおいて酸化物半導体膜１０８に電気的に接続される導電膜１２０ｓ、および絶縁膜１１６及び絶縁膜１１８に設けられた開口部１４１ｄを介して、ドレイン領域１０８ｄにおいて酸化物半導体膜１０８に電気的に接続される導電膜１２０ｄを有する。
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜、絶縁膜１１０を第２の絶縁膜、絶縁膜１１６を第３の絶縁膜、および絶縁膜１１８を第４の絶縁膜と、それぞれ呼称する場合がある。また、トランジスタ１００において、絶縁膜１０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。そのため、本明細書等において、絶縁膜１０４を第１のゲート絶縁膜と、絶縁膜１１０を第２のゲート絶縁膜と呼称する場合がある。また、導電膜１２０ｓは、ソース電極としての機能を有し、導電膜１２０ｄは、ドレイン電極としての機能を有する。そのため、本明細書等において、導電膜１２０ｓをソース電極と、導電膜１２０ｄをドレイン電極と呼称する場合がある。
酸化物半導体膜１１２は、絶縁膜１１０に酸素を供給する機能を有する。酸化物半導体膜１１２が、絶縁膜１１０に酸素を供給する機能を有することで、絶縁膜１１０中に過剰酸素を含ませることが可能となる。絶縁膜１１０が過剰酸素領域を有することで、酸化物半導体膜１０８、より具体的にはチャネル領域１０８ｉ中に当該過剰酸素を供給することができる。よって、信頼性の高い半導体装置を提供することができる。
なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。ただし、この場合、絶縁膜１０４中に含まれる酸素は、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びドレイン領域１０８ｄにも供給され得る。ソース領域１０８ｓ、及びドレイン領域１０８ｄ中に過剰酸素が供給されると、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなる場合がある。
一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。または、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ、及びドレイン領域１０８ｄのキャリア密度を選択的に高めればよい。
絶縁膜１１６は、窒素および水素の少なくとも一方を有する。絶縁膜１１６が窒素および水素の少なくとも一方を有する構成とすることで、酸化物半導体膜１０８、及び酸化物半導体膜１１２に窒素および水素の少なくとも一方を供給することができる。その結果、酸化物半導体膜１０８にソース領域１０８ｓ及びドレイン領域１０８ｄを形成することができる。
また、酸化物半導体膜１１２は、絶縁膜１１０に酸素を供給したのち、絶縁膜１１６または導電膜１１４から窒素および水素の少なくとも一方が供給されることで、伝導帯近傍にドナー準位が形成され、キャリア密度が高くなる。別言すると、酸化物半導体膜１１２は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）としての機能も有する。したがって、酸化物半導体膜１１２は、酸化物半導体膜１０８の少なくともチャネル領域１０８ｉよりもキャリア密度が高くなる。
一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。そのため、酸化物半導体膜１１２に光が入射しないようするためには、酸化物半導体膜１１２上に導電膜１１４を有することが好ましい。
導電膜１１４は、遮光性を有する材料が好ましい。また、導電性が高い材料が好ましく、すなわちシート抵抗が低いことが好ましい。具体的には、導電膜１１４のシート抵抗は、好ましくは１００Ω／ｓｑ．以下、より好ましくは１０Ω／ｓｑ．以下であるとよい。そのため、導電膜１１４は金属を有すると好ましい。
また、導電膜１１４が、過剰に窒素および水素の少なくとも一方を供給する機能を有すると、酸化物半導体膜１０８のチャネル領域１０８ｉに窒素および水素の少なくとも一方を供給してしまう場合がある。そのため、導電膜１１４は、窒素および水素の少なくとも一方を供給する機能が低いことが好ましい。また、導電膜１１４は、窒素および水素の少なくとも一方を透過する機能が低い方が好ましい。
また、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びドレイン領域１０８ｄ、及び酸化物半導体膜１１２は、それぞれ、酸素欠損を形成する元素を有していてもよい。上記酸素欠損を形成する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
また、トランジスタ１００において、絶縁膜１１０の側端部と、酸化物半導体膜１１２の側端部と、導電膜１１４の側端部とが、揃う領域を有すると好ましい。別言すると、トランジスタ１００において、絶縁膜１１０の上端部と酸化物半導体膜１１２の上端部とが概略揃う構成であり、酸化物半導体膜１１２の上端部と導電膜１１４の下端部とが概略揃う構成である。例えば、導電膜１１４をマスクとして絶縁膜１１０を加工することで、上記構造とすることができる。
また、トランジスタ１００は、絶縁膜１０４、絶縁膜１１０、及び酸化物半導体膜１１２に設けられた開口部１４３を介して、導電膜１０６と導電膜１１４とが接する領域を有し、両者が電気的に接続される。そのため、導電膜１０６と導電膜１１４には、同じ電位が与えられる。
トランジスタ１００の消費電力を低減するため、またはトランジスタ１００の電気特性を安定化させるためには、導電膜１０６と導電膜１１４とのコンタクト抵抗（接触抵抗）またはコンタクトチェーン抵抗は、低い方が好ましい。
このように、トランジスタ１００は、酸化物半導体膜１０８の上下にゲート電極として機能する導電膜を有する構成である。
≪Ｓ−ｃｈａｎｎｅｌ構造≫
図１（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート絶縁膜と、第２のゲート絶縁膜とを間に挟んで、第１のゲート電極として機能する導電膜１０６と、第２のゲート電極として機能する酸化物半導体膜１１２及び導電膜１１４とに挟持される。導電膜１０６のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも長い。また、酸化物半導体膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも長い。また、導電膜１１４のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも長い。また、導電膜１０６と導電膜１１４とは、絶縁膜１０４、絶縁膜１１０、及び酸化物半導体膜１１２に設けられる開口部１４３において接する領域を有し、両者が電気的に接続されているため、酸化物半導体膜１０８のチャネル幅方向の側面の少なくとも一方は、絶縁膜１１０を介して導電膜１１４と対向している。すなわち、酸化物半導体膜１０８のチャネル幅方向全体は、第１のゲート絶縁膜及び第２のゲート絶縁膜を介して導電膜１０６及び導電膜１１４に覆われている。
別言すると、トランジスタ１００のチャネル幅方向において、導電膜１０６、及び導電膜１１４は、第１のゲート絶縁膜及び第２のゲート絶縁膜を介して酸化物半導体膜１０８を囲む構成である。
このような構成とすることで、トランジスタ１００が有する酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０６、及び第２のゲート電極として機能する導電膜１１４の電界によって電気的に囲むことができる。トランジスタ１００のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（略称：Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００は、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜１０６及び導電膜１１４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができる。したがって、トランジスタ１００の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００を微細化することが可能となる。また、トランジスタ１００は、導電膜１０６及び導電膜１１４によって囲まれた構造を有するため、トランジスタ１００の機械的強度を高めることができる。
また、上記構成とすることによって、酸化物半導体膜１０８においてキャリアの流れる領域が、酸化物半導体膜１０８の絶縁膜１０４側と、酸化物半導体膜１０８の絶縁膜１１０側と、さらに酸化物半導体膜１０８の膜中との広い範囲となるため、トランジスタ１００はキャリアの移動量が増加する。その結果、トランジスタ１００のオン電流が大きくなると共に、電界効果移動度が大きくなり、具体的には電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけの電界効果移動度である。
なお、トランジスタ１００のチャネル幅方向において、開口部１４３が形成されている箇所と酸化物半導体膜１０８を挟んだ反対側に、開口部１４３と異なる開口部を形成してもよい。
＜半導体装置の構成要素＞
以下に本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
≪酸化物半導体膜≫
本発明の一態様であるトランジスタ１００における酸化物半導体膜１０８には、酸化物半導体を用いることができる。以下に、酸化物半導体について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない。
まず、図１４（Ａ）、図１４（Ｂ）、及び図１４（Ｃ）を用いて、本発明の一態様に係る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図１４には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、及び［Ｚｎ］とする。
図１４（Ａ）、図１４（Ｂ）、及び図１４（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１，αは−１以上１以下）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０，ベータは０以上）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、図１４に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。
図１４（Ａ）および図１４（Ｂ）では、本発明の一態様に係る酸化物半導体が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図１５に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図１５は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図１５に示す元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図１５に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物半導体は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］及び［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物半導体が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
ただし、酸化物半導体中において、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が非整数である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなるためである。
一方、酸化物半導体中のインジウム及び亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、及びその近傍値である原子数比（例えば図１４（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様に係る酸化物半導体は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図１４（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図１４（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、及びその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体である。
なお、酸化物半導体が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物半導体が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
続いて、酸化物半導体をトランジスタに用いる構成について説明する。
なお、酸化物半導体をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタのチャネル領域には、キャリア密度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、チャネル領域の酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体をチャネル領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、チャネル領域における酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体をチャネル領域に有するランジスタはノーマリーオン特性となりやすい。従って、チャネル領域の酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体をチャネル領域に有するトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、チャネル領域の酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル領域に用いることで、安定した電気特性を付与することができる。
また、酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上、または３ｅＶ以上であると好ましい。
また、酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
また、酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等が好ましい。
なお、成膜される酸化物半導体膜の金属元素の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％程度変動することがある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：７を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６近傍となる場合がある。
一方で、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、絶縁膜１１６と接する。ソース領域１０８ｓ、及びドレイン領域１０８ｄが絶縁膜１１６と接することで、絶縁膜１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに水素及び窒素の少なくとも一方が添加されるため、キャリア密度が高くなる。
なお、酸化物半導体膜１０８としては、上記の構造に限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成の材料を用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切にすることが好ましい。
また、酸化物半導体膜１０８は、非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、酸化物半導体膜１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、及び単結晶構造の領域の二種以上を有する単層膜、あるいはこの膜が積層された構造であってもよい。
なお、酸化物半導体膜１０８において、チャネル領域１０８ｉと、ソース領域１０８ｓ及びドレイン領域１０８ｄとの結晶性が異なる場合がある。具体的には、酸化物半導体膜１０８において、チャネル領域１０８ｉよりもソース領域１０８ｓ及びドレイン領域１０８ｄの方が、結晶性が低い場合がある。これは、ソース領域１０８ｓ及びドレイン領域１０８ｄに不純物元素が添加された際に、ソース領域１０８ｓ及びドレイン領域１０８ｄにダメージが入ってしまい、結晶性が低下するためである。
また、酸化物半導体膜１１２としては、先に示す酸化物半導体膜１０８と同様の材料、及び作製方法を用いて形成することができる。例えば、酸化物半導体膜１１２としては、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、またはＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。特に、Ｉｎ−Ｓｎ酸化物、またはＩｎ−Ｇａ−Ｚｎ酸化物を用いると好ましい。また、酸化物半導体膜１１２としては、インジウム錫酸化物（略称：ＩＴＯ）、シリコンを含むインジウム錫酸化物（略称：ＩＴＳＯ）など材料を用いることができる。また、酸化物半導体膜１１２と、酸化物半導体膜１０８と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可能となる。
例えば、酸化物半導体膜１１２として、Ｉｎ−Ｍ−Ｚｎ酸化物を用いる場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、ＩｎがＭ以上である領域を有することが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等およびその近傍が挙げられる。なお、酸化物半導体膜１１２としては、上記のスパッタリングターゲットの組成に限定されない。また、酸化物半導体膜１１２の構造としては、単層構造または２層以上の積層構造とすることができる。
なお、酸化物半導体膜１１２として、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体を用いることができる。該酸化物半導体は、絶縁膜１１６から窒素および水素の少なくとも一方が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体膜１１２が有する酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）として機能する。したがって、該酸化物半導体は、ゲート電極として用いることができる。
例えば、第２のゲート電極が、酸化物半導体膜１１２と、導電膜１１４とを有する構造の場合、酸化物半導体膜１１２に上述の酸化物導電体（ＯＣ）を用い、導電膜１１４に金属膜を用いる積層構造が好ましい。
第２のゲート電極として、酸化物半導体と遮光性を有する金属膜との積層構造を用いる場合、酸化物半導体膜１１２の下方に形成されるチャネル領域１０８ｉを遮光することができるため、好適である。また、酸化物半導体膜１１２として、酸化物半導体または酸化物導電体（ＯＣ）と、遮光性を有する金属膜との積層構造を用いる場合、酸化物半導体または酸化物導電体（ＯＣ）上に、金属膜（例えば、チタン膜、タングステン膜など）を形成することで、金属膜中の構成元素が酸化物半導体または酸化物導電体（ＯＣ）側に拡散し低抵抗化する、金属膜の成膜時のダメージ（例えば、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に酸化物半導体または酸化物導電体（ＯＣ）中の酸素が拡散することで、酸素欠損が形成され低抵抗化する。
≪第１のゲート絶縁膜として機能する絶縁膜≫
絶縁膜１０４は、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４は、例えば、酸化物絶縁膜および窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能である。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１０８ｉに含まれる酸素欠損を低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することができる。
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものを指し、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものを指し、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
なお、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０４は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０４に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０４を形成すればよい。または、成膜後の絶縁膜１０４に酸素を添加してもよい。成膜後の絶縁膜１０４に酸素を添加する方法については後述する。
また、絶縁膜１０４として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を好適に用いることができる。該ハフニウムやイットリウムを有する材料は、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、絶縁膜１０４に上記ｈｉｇｈ−ｋ材料を用いることで、酸化シリコン膜を用いる場合と比べて膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０４として導電膜１０６側に窒化シリコン膜を、酸化物半導体膜１０８側に酸化シリコン膜を、積層して形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きい。そのため、トランジスタ１００の第１のゲート絶縁膜として、窒化シリコン膜を含むことで、第１のゲート絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
≪第２のゲート絶縁膜として機能する絶縁膜≫
絶縁膜１１０は、トランジスタ１００のゲート絶縁膜として機能する。また、絶縁膜１１０は、酸化物半導体膜１０８、特にチャネル領域１０８ｉに酸素を供給する機能を有する。例えば、絶縁膜１１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１１０において、酸化物半導体膜１０８と接する領域は、少なくとも酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
また、絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁膜１１０として、二酸化窒素（ＮＯ２）起因のスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁膜を用いると好適である。
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁膜１１０中に準位を形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯｘ）が低減される。
なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。
また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いてもよい。当該ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
また、絶縁膜１１０を、有機シランガスを用いたＣＶＤ法を用いて成膜してもよい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜１１０を形成することができる。
≪第３の絶縁膜≫
絶縁膜１１６は、窒素および水素の少なくとも一方を有する。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、例えば、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸化物半導体膜１０８のソース領域１０８ｓ、及びドレイン領域１０８ｄと接する。また、絶縁膜１１６は、酸化物半導体膜１１２と接する領域を有する。したがって、絶縁膜１１６と接するソース領域１０８ｓ、ドレイン領域１０８ｄ、及び酸化物半導体膜１１２中の水素濃度が高くなり、ソース領域１０８ｓ、ドレイン領域１０８ｄ、及び酸化物半導体膜１１２のキャリア密度を高めることができる。なお、ソース領域１０８ｓ、ドレイン領域１０８ｄ、及び酸化物半導体膜１１２としては、それぞれ絶縁膜１１６と接することで、膜中の水素濃度が同じ領域を有する場合がある。
≪第４の絶縁膜≫
絶縁膜１１８としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。絶縁膜１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
≪第１のゲート電極、及び一対の電極として機能する導電膜≫
導電膜１０６、及び導電膜１２０ｓ、１２０ｄとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜１０６、及び導電膜１２０ｓ、１２０ｄとしては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜１０６、及び導電膜１２０ｓ、１２０ｄは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
特に、導電膜１０６、及び導電膜１２０ｓ、１２０ｄとしては、銅を含む材料を用いると好適である。導電膜１０６、１２０ｓ、１２０ｄに銅を含む材料を用いると、抵抗を低くすることができる。例えば、基板１０２として大面積の基板を用いた場合においても信号の遅延等を抑制することができる。
また、導電膜１０６、及び導電膜１２０ｓ、１２０ｄは、インジウムと錫と含む酸化物（略称：ＩＴＯ）、タングステンとインジウムとを含む酸化物、タングステンとインジウムと亜鉛とを含む酸化物、チタンとインジウムとを含む酸化物、チタンとインジウムと錫とを含む酸化物、インジウムと亜鉛とを含む酸化物、インジウムとガリウムと亜鉛とを含む酸化物、シリコンとインジウムと錫とを含む酸化物（略称：ＩＴＳＯ）等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
導電膜１０６、及び導電膜１２０ｓ、１２０ｄの厚さとしては、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
≪第２のゲート電極として機能する導電膜１１４≫
第２のゲート電極として機能する導電膜１１４は、先に示す第１のゲート電極として機能する導電膜１０６、及び一対の電極として機能する導電膜１２０ｓ、１２０ｄと同様の材料及び作製方法を用いて形成することができる。または、これらの積層構造であってもよい。
また、導電膜１１４は、窒素および水素の少なくとも一方を供給する機能が低いことが好ましい。また、導電膜１１４は、窒素および水素の少なくとも一方を透過する機能が低い方が好ましい。具体的には、例えば、銅、モリブデン、タングステン、チタン、及びタンタル、またはこれらの窒化物が好ましい。窒化モリブデン、窒化タンタル及び窒化チタンのような窒素と金属とを有する窒化物は、導電性が高く、銅または水素に対し高いバリア性を有し、安定であるため好ましい。
≪基板≫
基板１０２としては、様々な基板を用いることができ、特に限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、セラミック基板、サファイア基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下が挙げられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板１０２とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタを耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成、または基板上にポリイミド等の樹脂膜が形成された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
＜半導体装置の構成例２乃至６＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示す半導体装置と異なる構成について、図２乃至図７を用いて説明する。
≪半導体装置の構成例２≫
図２（Ａ）は、トランジスタ１００Ａの上面図であり、図２（Ｂ）は図２（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２（Ｃ）は図２（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、先に示すトランジスタ１００と酸化物半導体膜１１２及び導電膜１１４の形状が異なる。具体的には、トランジスタ１００Ａが有する酸化物半導体膜１１２の下端部は、絶縁膜１１０の上端部よりも内側に形成される。別言すると、絶縁膜１１０の側端部は、酸化物半導体膜１１２の側端部よりも外側に位置する。
例えば、酸化物半導体膜１１２と、導電膜１１４と、絶縁膜１１０と、を同じマスクで加工し、酸化物半導体膜１１２及び導電膜１１４をウェットエッチング法で、絶縁膜１１０をドライエッチング法で、それぞれ加工することで、上記構造とすることができる。
また、酸化物半導体膜１１２及び導電膜１１４を上記の構造とすることで、酸化物半導体膜１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する酸化物半導体膜１１２及び導電膜１１４が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合においては、トランジスタ１００Ａのオン電流の低下を抑制するために、チャネル長（Ｌ）方向において、領域１０８ｆを１μｍ以下とすればよい。
また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０８ｓ及びドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
なお、領域１０８ｆを低抵抗領域とする場合には、例えば、絶縁膜１１６から領域１０８ｆに水素および窒素の少なくとも一方を供給する、あるいは、絶縁膜１１０、酸化物半導体膜１１２、及び導電膜１１４をマスクとして、導電膜１１４の上方から不純物元素を添加することで、当該不純物が絶縁膜１１０を介し、酸化物半導体膜１０８に添加されることで形成される。
≪半導体装置の構成例３≫
次に、図２（Ａ）（Ｂ）（Ｃ）に示す半導体装置の変形例について、図３（Ａ）（Ｂ）を用いて説明する。
図３（Ａ）（Ｂ）は、トランジスタ１００Ｂの断面図である。トランジスタ１００Ｂの上面図としては、図２（Ａ）に示すトランジスタ１００Ａと同様であるため、図２（Ａ）を援用して説明する。図３（Ａ）は図２（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図３（Ｂ）は図２（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
トランジスタ１００Ｂは、先に示すトランジスタ１００Ａに平坦化絶縁膜として機能する絶縁膜１２２が設けられている点が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
なお、図３（Ａ）（Ｂ）においては、絶縁膜１２２が有する開口部の形状は、開口部１４１ｓ、１４１ｄよりも小さい形状としたが、これに限定されず、例えば、開口部１４１ｓ、１４１ｄと同じ形状、または開口部１４１ｓ、１４１ｄよりも大きい形状としてもよい。
また、図３（Ａ）（Ｂ）においては、絶縁膜１２２上に導電膜１２０ｓ、１２０ｄを設ける構成について例示したがこれに限定されず、例えば、絶縁膜１１８上に導電膜１２０ｓ、１２０ｄを設け、導電膜１２０ｓ、１２０ｄ上に絶縁膜１２２を設ける構成としてもよい。
≪半導体装置の構成例４≫
次に、図１（Ａ）（Ｂ）（Ｃ）に示す半導体装置の変形例について、図４及び図５を用いて説明する。
図４（Ａ）（Ｂ）は、トランジスタ１００Ｃの断面図である。トランジスタ１００Ｃの上面図としては、図１（Ａ）に示すトランジスタ１００と同様であるため、図１（Ａ）を援用して説明する。図４（Ａ）は図１（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図４（Ｂ）は図１（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
トランジスタ１００Ｃは、先に示すトランジスタ１００と絶縁膜１１０の形状が異なる。それ以外の構成については、先に示すトランジスタ１００と同様の構成であり、同様の効果を奏する。
トランジスタ１００Ｃが有する絶縁膜１１０は、酸化物半導体膜１１２よりも内側に位置する。別言すると、絶縁膜１１０の側面は、酸化物半導体膜１１２の下端部よりも内側に位置する。例えば、酸化物半導体膜１１２及び導電膜１１４を加工した後に、エッチャントを用いたウェットエッチング等により絶縁膜１１０をサイドエッチングすることで、図４（Ａ）（Ｂ）に示す構成とすることができる。なお、絶縁膜１１０を上記構造とすることで、酸化物半導体膜１１２の下方には、中空領域１４７が形成される。
中空領域１４７は、空気を有し、ゲート絶縁膜の一部として機能する。なお、中空領域１４７の比誘電率は、空気と同じく、概ね１となる。したがって、トランジスタ１００Ｃの構造とすることで、ゲート電極として機能する酸化物半導体膜１１２に電圧が印加された場合、中空領域１４７の下方のチャネル領域１０８ｉに与えられる電圧が、絶縁膜１１０の下方のチャネル領域１０８ｉに与えられる電圧よりも低くなる。よって、中空領域１４７の下方のチャネル領域１０８ｉは、実効的にオーバーラップ領域（Ｌｏｖ領域ともいう）として機能する。なお、Ｌｏｖ領域とは、ゲート電極として機能する酸化物半導体膜１１２と重なり、且つチャネル領域１０８ｉよりも抵抗が低い領域である。
図５（Ａ）（Ｂ）は、トランジスタ１００Ｄの断面図である。トランジスタ１００Ｄの上面図としては、図１（Ａ）に示すトランジスタ１００と同様であるため、図１（Ａ）を援用して説明する。図５（Ａ）は図１（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図５（Ｂ）は図１（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
トランジスタ１００Ｄは、先に示すトランジスタ１００と絶縁膜１１０と、絶縁膜１１６の形状が異なる。それ以外の構成については、先に示すトランジスタ１００と同様の構成であり、同様の効果を奏する。
トランジスタ１００Ｄが有する絶縁膜１１０は、酸化物半導体膜１１２及び導電膜１１４よりも内側に位置する。別言すると、絶縁膜１１０の側面は、酸化物半導体膜１１２の下端部よりも内側に位置する。例えば、酸化物半導体膜１１２及び導電膜１１４を加工したあとに、エッチャントを用いたウェットエッチング等により絶縁膜１１０をサイドエッチングすることで、図５（Ａ）（Ｂ）に示す構成とすることができる。また、絶縁膜１１０を上記構造としたのち、絶縁膜１１６を形成することで、絶縁膜１１６が、酸化物半導体膜１１２の下側にも入り込み、絶縁膜１１６が、酸化物半導体膜１１２の下方に位置する酸化物半導体膜１０８と接する。
上記構成とすることで、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、酸化物半導体膜１１２の下端部よりも内側に位置する。よって、トランジスタ１００Ｄは、Ｌｏｖ領域を有する。
トランジスタ１００Ｃ、及びトランジスタ１００ＤのようにＬｏｖ領域を有する構造とすることで、チャネル領域１０８ｉと、ソース領域１０８ｓ及びドレイン領域１０８ｄとの間に高抵抗領域が形成されないため、トランジスタのオン電流を高めることが可能となる。
≪半導体装置の構成例５≫
次に、図１（Ａ）（Ｂ）（Ｃ）に示す半導体装置の変形例について、図６及び図７を用いて説明する。
図６（Ａ）（Ｂ）は、トランジスタ１００Ｅの断面図である。トランジスタ１００Ｅの上面図としては、図１（Ａ）に示すトランジスタ１００と同様であるため、図１（Ａ）を援用して説明する。図６（Ａ）は図１（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図６（Ｂ）は図１（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
トランジスタ１００Ｅは、先に示すトランジスタ１００と酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００と同様の構成であり、同様の効果を奏する。
トランジスタ１００Ｅが有する酸化物半導体膜１０８は、絶縁膜１１６上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。
また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造である。
図７（Ａ）（Ｂ）は、トランジスタ１００Ｆの断面図である。トランジスタ１００Ｆの上面図としては、図１（Ａ）に示すトランジスタ１００と同様であるため、図１（Ａ）を援用して説明する。図７（Ａ）は図１（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図７（Ｂ）は図１（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
トランジスタ１００Ｆは、先に示すトランジスタ１００と酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００と同様の構成であり、同様の効果を奏する。
トランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶縁膜１１６上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。
また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造である。
また、トランジスタ１００Ｆは、チャネル領域１０８ｉにおいては、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の積層構造である。
≪バンド構造≫
ここで、酸化物半導体を２層構造、または３層構造とした場合について述べる。酸化物半導体Ｓ１、酸化物半導体Ｓ２、および酸化物半導体Ｓ３の積層構造に接する絶縁体のバンド図と、酸化物半導体Ｓ２および酸化物半導体Ｓ３の積層構造に接する絶縁体のバンド図と、について、図１６を用いて説明する。なお、図１６においては、酸化物半導体膜１０８＿１、１０８＿２、及び１０８＿３が有する酸化物半導体を酸化物半導体Ｓ１、Ｓ２、及びＳ３と表し、絶縁膜１０４及び１１０が有する絶縁体を絶縁体Ｉ１及びＩ２と表す。
図１６（Ａ）は、絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１６（Ｂ）は、絶縁体Ｉ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体Ｓ２の伝導帯下端のエネルギー準位と、酸化物半導体Ｓ１、酸化物半導体Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力と、酸化物半導体Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図１６（Ａ）、および図１６（Ｂ）に示すように、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、または酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物半導体Ｓ１と酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物半導体Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物半導体の場合、酸化物半導体Ｓ１、酸化物半導体Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物半導体、Ｇａ−Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物半導体Ｓ２となる。酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物半導体Ｓ１、酸化物半導体Ｓ３を設けることにより、トラップ準位を酸化物半導体Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ１との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物半導体Ｓ１、酸化物半導体Ｓ３には、図１４（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、図１４（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
特に、酸化物半導体Ｓ２に領域Ａで示される原子数比の酸化物半導体を用いる場合、酸化物半導体Ｓ１および酸化物半導体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物半導体を用いることが好ましい。また、酸化物半導体Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物半導体を用いることが好適である。
＜半導体装置の作製方法１＞
次に、図１に示すトランジスタ１００の作製方法の一例について、図８乃至図１１を用いて説明する。なお、図８乃至図１１は、トランジスタ１００の作製方法を説明するチャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向の断面図である。
まず、基板１０２上に導電膜１０６となる導電膜を形成し、その後、当該導電膜を島状に加工することで、導電膜１０６を形成する（図８（Ａ）参照）。
導電膜１０６としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、導電膜１０６として、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。または、厚さ１０ｎｍの窒化タンタル膜と厚さ１００ｎｍの銅膜をスパッタリング法により形成する。
次に、基板１０２、及び導電膜１０６上に、絶縁膜１０４を形成し、絶縁膜１０４上に酸化物半導体膜を形成する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０７を形成する（図８（Ｂ）参照）。
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、絶縁膜１０４として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。
また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、酸素の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜１０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素を有する金属窒化物、上述した金属元素を有する金属酸化物、上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる。
酸化物半導体膜１０７としては、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半導体膜１０７への加工には、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすること形成することができる。また、印刷法を用いて、素子分離された酸化物半導体膜１０７を直接形成してもよい。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また、酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、結晶性を高めることができる。
なお、本実施の形態においては、酸化物半導体膜１０７として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、膜厚４０ｎｍの酸化物半導体膜を成膜する。
また、酸化物半導体膜１０７を形成した後、加熱処理を行い、酸化物半導体膜１０７の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜中の、二次イオン質量分析法により得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０＿０を形成する（図８（Ｃ）参照）。
絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、ＰＥＣＶＤ法を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜１１０＿０として、堆積性気体の流量に対して酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁膜１１０＿０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０＿０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁膜１１０＿０を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波において、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形成することができる。
また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜１１０＿０を形成することができる。
本実施の形態では絶縁膜１１０＿０として、ＰＥＣＶＤ装置を用い、厚さ１５０ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜１１０＿０上に酸化物半導体膜１１２＿０を形成する。なお、酸化物半導体膜１１２＿０の形成時において、酸化物半導体膜１１２＿０から絶縁膜１１０＿０中に酸素が添加される（図８（Ｄ）参照）。
酸化物半導体膜１１２＿０の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成すると好ましい。形成時に酸素ガスを含む雰囲気で酸化物半導体膜１１２＿０を形成することで、絶縁膜１１０＿０中に酸素を好適に添加することができる。
なお、図８（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表している。なお、酸化物半導体膜１１２＿０としては、先に記載の酸化物半導体膜１０７と同様の材料を用いることができる。
本実施の形態においては、酸化物半導体膜１１２＿０として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］）を用いて、膜厚２０ｎｍの酸化物半導体膜を成膜する。
次に、酸化物半導体膜１１２＿０上の所望の位置に、リソグラフィによりマスクを形成した後、酸化物半導体膜１１２＿０、絶縁膜１１０＿０、及び絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達する開口部１４３を形成する（図９（Ａ）参照）。
開口部１４３の形成方法としては、ウェットエッチング法及び／またはドライエッチング法を適宜用いることができる。本実施の形態においては、ドライエッチング法を用い、開口部１４３を形成する。
次に、開口部１４３を覆うように、酸化物半導体膜１１２＿０上に導電膜１１４＿０を形成する。開口部１４３を覆うように、導電膜１１４＿０を形成することで、導電膜１０６と、導電膜１１４＿０とが電気的に接続される（図９（Ｂ）参照）。
次に、導電膜１１４＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図９（Ｃ）参照）。
次に、マスク１４０上から、エッチングを行うことで、導電膜１１４＿０と、酸化物半導体膜１１２＿０と、絶縁膜１１０＿０と、を加工したのち、マスク１４０を除去することで、島状の導電膜１１４と、島状の酸化物半導体膜１１２と、島状の絶縁膜１１０とを形成する（図９（Ｄ）参照）。
本実施の形態においては、導電膜１１４＿０、酸化物半導体膜１１２＿０、及び絶縁膜１１０＿０の加工としては、ドライエッチング法を用いて行う。
なお、導電膜１１４と、酸化物半導体膜１１２と、絶縁膜１１０との加工の際に、導電膜１１４が重畳しない領域の酸化物半導体膜１０７の膜厚が薄くなる場合がある。または、導電膜１１４と、酸化物半導体膜１１２と、絶縁膜１１０との加工の際に、酸化物半導体膜１０７が重畳しない領域の絶縁膜１０４の膜厚が薄くなる場合がある。
次に、絶縁膜１０４、酸化物半導体膜１０７、酸化物半導体膜１１２、及び導電膜１１４上から、不純物元素１４５の添加を行う（図１０（Ａ）参照）。
不純物元素１４５の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
なお、不純物元素１４５の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガスの一以上を用いることができる。または、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いることができる。希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いて不純物元素１４５を酸化物半導体膜１０７及び酸化物半導体膜１１２に添加することで、希ガス、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、及び塩素の一以上を酸化物半導体膜１０７及び酸化物半導体膜１１２に添加することができる。
または、希ガスを添加した後、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体膜１０７及び酸化物半導体膜１１２に添加してもよい。
または、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を添加した後、希ガスを酸化物半導体膜１０７及び酸化物半導体膜１１２に添加してもよい。
不純物元素１４５の添加は、加速電圧、ドーズ量などの注入条件を適宜設定して制御すればよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧１０ｋＶ以上１００ｋＶ以下、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１４ｉｏｎｓ／ｃｍ２とすればよい。また、イオン注入法でリンイオンの添加を行う場合、加速電圧３０ｋＶ、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１５ｉｏｎｓ／ｃｍ２とすればよい。
また、本実施の形態においては、マスク１４０を除去してから、不純物元素１４５を添加する構成について例示したが、これに限定されず、例えば、マスク１４０を残したままの状態で不純物元素１４５の添加を行ってもよい。
また、本実施の形態においては、不純物元素１４５として、ドーピング装置を用いて、アルゴンを酸化物半導体膜１０７及び酸化物半導体膜１１２に添加する。なお、本実施の形態においては、不純物元素１４５として、アルゴンを添加する構成について例示したがこれに限定されず、例えば、窒素を添加する構成であってもよい。また、例えば、不純物元素１４５を添加する工程を行わなくてもよい。
次に、絶縁膜１０４、酸化物半導体膜１０７、酸化物半導体膜１１２、及び導電膜１１４上に絶縁膜１１６を形成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜１０７は、ソース領域１０８ｓ及びドレイン領域１０８ｄとなる。また、絶縁膜１１６と接しない酸化物半導体膜１０７、別言すると絶縁膜１１０と接する酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導体膜１０８が形成される（図１０（Ｂ）参照）。
絶縁膜１１６としては、絶縁膜１１６に用いることのできる材料を選択することで形成できる。本実施の形態においては、絶縁膜１１６として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの窒化シリコン膜を形成する。
絶縁膜１１６として、窒化シリコン膜を用いることで、絶縁膜１１６に接する酸化物半導体膜１１２、ソース領域１０８ｓ、及びドレイン領域１０８ｄに窒化シリコン膜中の水素が入り込み、酸化物半導体膜１１２、ソース領域１０８ｓ、及びドレイン領域１０８ｄのキャリア密度を高めることができる。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図１０（Ｃ）参照）。
絶縁膜１１８としては、絶縁膜１１８に用いることのできる材料を選択することで形成できる。本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開口部１４１ｓと、ドレイン領域１０８ｄに達する開口部１４１ｄと、を形成する（図１１（Ａ）参照）。
絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウェットエッチング法及び／またはドライエッチング法を適宜用いることができる。本実施の形態においては、ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。
次に、開口部１４１ｓ、１４１ｄを覆うように、絶縁膜１１８上に導電膜１２０を形成する（図１１（Ｂ）参照）。
導電膜１２０としては、導電膜１２０ｓ、１２０ｄに用いることのできる材料を選択することで形成できる。本実施の形態においては、導電膜１２０として、スパッタリング装置を用い、厚さ５０ｎｍのチタン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜の積層膜を形成する。
次に、導電膜１２０上の所望の位置に、リソグラフィ工程によりマスクを形成した後、導電膜１２０の一部をエッチングすることで、導電膜１２０ｓ、１２０ｄを形成する（図１１（Ｃ）参照）。
導電膜１２０の加工方法としては、ウェットエッチング法及び／またはドライエッチング法を適宜用いることができる。本実施の形態では、ドライエッチング法を用い、導電膜１２０を加工し、導電膜１２０ｓ、１２０ｄを形成する。
以上の工程により、図１に示すトランジスタ１００を作製することができる。
なお、トランジスタ１００を構成する膜（絶縁膜、酸化物半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、原子層成膜（ＡＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらないように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。あるいは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、及びジメチル亜鉛を用いる（Ｚｎ（ＣＨ３）２）。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。
＜半導体装置の作製方法２＞
次に、図３に示すトランジスタ１００Ｂの作製方法の一例について、図１２及び図１３を用いて説明する。なお、図１２及び図１３は、トランジスタ１００Ｂの作製方法を説明するチャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向の断面図である。
まず、先に示したトランジスタ１００の作製方法と同様に、基板１０２上に、導電膜１０６、絶縁膜１０４、酸化物半導体膜１０７、酸化物半導体膜１１２＿０、及び導電膜１１４＿０を形成する（図８、及び図９（Ａ）（Ｂ）参照）。
次に、導電膜１１４＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図９（Ｃ）参照）。
次に、マスク１４０上から、エッチングを行うことで導電膜１１４＿０及び酸化物半導体膜１１２＿０を加工し、島状の導電膜１１４と、島状の酸化物半導体膜１１２とを形成する（図１２（Ａ）参照）。
本実施の形態においては、ウェットエッチング法を用い、導電膜１１４＿０及び酸化物半導体膜１１２＿０を加工する。
続けて、マスク１４０上から、エッチングを行うことで絶縁膜１１０＿０を加工し、島状の絶縁膜１１０を形成する（図１２（Ｂ）参照）。
本実施の形態においては、ドライエッチング法を用い、絶縁膜１１０＿０を加工する。
次に、マスク１４０を除去した後、絶縁膜１０４、酸化物半導体膜１０７、酸化物半導体膜１１２、及び導電膜１１４上から、不純物元素１４５の添加を行う（図１２（Ｃ）参照）。
なお、不純物元素１４５の添加の際に、酸化物半導体膜１０７の表面が露出している領域（後にソース領域１０８ｓ、及びドレイン領域１０８ｄとなる領域）には、多くの不純物が添加される。一方で、酸化物半導体膜１０７の酸化物半導体膜１１２が重畳しなく、且つ絶縁膜１１０が重畳する領域（後に領域１０８ｆとなる領域）には、絶縁膜１１０を介して不純物元素１４５が添加されるため、ソース領域１０８ｓ、及びドレイン領域１０８ｄよりも不純物元素１４５の添加量が少なくなる。
また、本実施の形態においては、不純物元素１４５として、ドーピング装置を用いて、アルゴンを酸化物半導体膜１０７及び酸化物半導体膜１１２に添加する。
なお、本実施の形態においては、不純物元素１４５として、アルゴンを添加する構成について例示したがこれに限定されず、例えば、窒素を添加する構成であってもよい。また、例えば、不純物元素１４５を添加する工程を行わなくてもよい。不純物元素１４５を添加する工程を行わない場合、領域１０８ｆは、チャネル領域１０８ｉと同等の不純物濃度となる。
次に、絶縁膜１０４、酸化物半導体膜１０７、絶縁膜１１０、酸化物半導体膜１１２、及び導電膜１１４上に絶縁膜１１６を形成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜１０７は、ソース領域１０８ｓ及びドレイン領域１０８ｄとなる。また、絶縁膜１１６と接しない酸化物半導体膜１０７、別言すると絶縁膜１１０と接する酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導体膜１０８が形成される（図１２（Ｄ）参照）。
なお、チャネル領域１０８ｉと、ソース領域１０８ｓとの間、及びチャネル領域１０８ｉと、ドレイン領域１０８ｄとの間には、領域１０８ｆが形成される。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図１３（Ａ）参照）。
次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開口部１４１ｓと、ドレイン領域１０８ｄに達する開口部１４１ｄと、を形成する（図１３（Ｂ）参照）。
次に、絶縁膜１１８上に絶縁膜１２２を形成する（図１３（Ｃ）参照）。
なお、絶縁膜１２２は、平坦化絶縁膜としての機能を有する。また、絶縁膜１２２は、開口部１４１ｓ、及び開口部１４１ｄに重畳する位置に開口部を有する。
本実施の形態としては、絶縁膜１２２として、スピンコーター装置を用いて感光性のアクリル系樹脂を塗布し、その後該アクリル系樹脂の所望の領域を感光させることで、開口部を有する絶縁膜１２２を形成する。
次に、開口部１４１ｓ、１４１ｄを覆うように、絶縁膜１２２上に導電膜１２０を形成する（図１３（Ｄ）参照）。
次に、導電膜１２０上の所望の位置に、リソグラフィ工程によりマスクを形成した後、導電膜１２０の一部をエッチングすることで、導電膜１２０ｓ、１２０ｄを形成する。
本実施の形態においては、導電膜１２０の加工にはドライエッチング法を用いる。また、導電膜１２０の加工の際に、絶縁膜１２２の上部の一部が除去される場合がある。
以上の工程により、図３に示すトランジスタ１００Ｂを作製することができる。
なお、上記のトランジスタ１００Ｂの作製時において、絶縁膜１０４、酸化物半導体膜１０７、絶縁膜１１０＿０、酸化物半導体膜１１２＿０、導電膜１１４、不純物元素１４５、絶縁膜１１６、絶縁膜１１８、開口部１４１ｓ、１４１ｄ、及び導電膜１２０としては、＜１−４．半導体装置の作製方法１＞に記載の内容を援用することで形成することができる。
また、本実施の形態において、トランジスタが酸化物半導体膜を有する場合の例を示したが、本発明の一態様は、これに限定されない。本発明の一態様では、トランジスタが酸化物半導体膜を有さなくてもよい。一例としては、トランジスタのチャネル領域、チャネル領域の近傍、ソース領域、またはドレイン領域において、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを有する材料で形成してもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態においては、酸化物半導体の構造等について、図１７乃至図２１を参照して説明する。
＜酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１７（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１７（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図１７（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１７（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１７（Ｅ）に示す。図１７（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１７（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１７（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図１８（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図１８（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図１８（Ｂ）および図１８（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１８（Ｄ）および図１８（Ｅ）は、それぞれ図１８（Ｂ）および図１８（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図１８（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残しマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図１８（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図１８（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１９（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図１９（Ｂ）に示す。図１９（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図１９（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図１９（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図２０に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２０（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２０（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２０（Ａ）および図２０（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２１は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさ（Ａｖｅｒａｇｅ ｃｒｙｓｔａｌ ｓｉｚｅ）を調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図２１より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量（Ｃｕｍｕｌａｔｉｖｅ ｅｌｅｃｔｒｏｎ ｄｏｓｅ）に応じて結晶部が大きくなっていくことがわかる。図２１より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図２１より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図２２乃至図３２を用いて以下説明を行う。
図２２は、表示装置の一例を示す上面図である。図２２に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図２２には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されず、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されず、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図２３及び図２４を用いて説明する。なお、図２３は、図２２に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図２４は、図２２に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
まず、図２３及び図２４に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
＜表示装置の共通部分に関する説明＞
図２３及び図２４に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００と同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する酸化物半導体膜と、同一の酸化物半導体膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と、同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第３の絶縁膜及び第４の絶縁膜と、同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体として機能する絶縁膜が挟持された積層型の構造である。
また、図２３及び図２４において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
また、図２３及び図２４においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。
なお、画素部７０２と、ソースドライバ回路部７０４とに、異なるトランジスタを用いる場合においては、実施の形態１に示すスタガ型のトランジスタと、逆スタガ型のトランジスタとを組み合わせて用いてもよい。具体的には、画素部７０２にスタガ型のトランジスタを用い、ソースドライバ回路部７０４に逆スタガ型のトランジスタを用いる構成、あるいは画素部７０２に逆スタガ型のトランジスタを用い、ソースドライバ回路部７０４にスタガ型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。また、逆スタガ型のトランジスタは、チャネルエッチ型の構造であってもよく、チャネル保護型の構造であってもよい。また、逆スタバ型のトランジスタにおいても、先に説明のＳ−ｃｈａｎｎｅｌ構造を有する構造が好ましい。また、これらのトランジスタの構造を、自由に組み合わせて用いてもよい。
信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。なお、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と異なる工程を経て形成された導電膜、例えば、ゲート電極として機能する酸化物半導体膜と同じ工程を経て形成される酸化物半導体膜を用いてもよい。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
＜液晶素子を用いる表示装置の構成例＞
図２３に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図２３に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極としての機能を有する。図２３に示す表示装置７００は、外光を利用し導電膜７７２で光を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
また、図２３に示す表示装置７００においては、画素部７０２の平坦化絶縁膜７７０の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を樹脂膜で形成し、該樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機能する導電膜７７２は、上記凹凸に沿って形成される。したがって、外光が導電膜７７２に入射した場合において、導電膜７７２の表面で光を乱反射することが可能となり、視認性を向上させることができる。
なお、図２３に示す表示装置７００は、反射型のカラー液晶表示装置について例示したが、これに限定されない、例えば、導電膜７７２を可視光において、透光性のある導電膜を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置の場合、平坦化絶縁膜７７０に設けられる凹凸については、設けない構成としてもよい。
ここで、透過型のカラー液晶表示装置の一例を図２５に示す。図２５は、図２２に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図２５に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図２５に示す構成の場合、画素電極として機能する導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
また、図２３及び図２５において図示しないが、導電膜７７２または導電膜７７４のいずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図２３及び図２５において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
＜発光素子を用いる表示装置＞
図２４に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７８４、ＥＬ層７８６、及び導電膜７８８を有する。図２４に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
また、導電膜７８４は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
また、図２４に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７８４上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７８４側に光を射出するボトムエミッション構造や、導電膜７８４及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２４に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
＜表示装置に入出力装置を設ける構成例＞
また、図２４及び図２５に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
図２４及び図２５に示す表示装置７００にタッチパネル７９１を設ける構成を図２６及び図２７に示す。
図２６は図２４に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であり、図２７は図２５に示す表示装置７００にタッチパネル７９１を設ける構成の断面図である。
まず、図２６及び図２７に示すタッチパネル７９１について、以下説明を行う。
図２６及び図２７に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８、及び着色膜７３６を形成する前に、基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近接することで、電極７９３と、電極７９４との相互容量の変化を検知することができる。
また、図２６及び図２７に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図２６及び図２７においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図２６に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。また、図２７に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極６６４、６６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／ｓｑ．以上１００Ω／ｓｑ．以下とすることができる。
また、図２６及び図２７においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２８を用いて説明を行う。
＜表示装置の回路構成＞
図２８（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図２８（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図２８（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図２８（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図２８（Ａ）に示す複数の画素回路５０１は、例えば、図２８（Ｂ）に示す構成とすることができる。
図２８（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２８（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２８（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２８（Ａ）に示す複数の画素回路５０１は、例えば、図２８（Ｃ）に示す構成とすることができる。
また、図２８（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ５５２は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図２８（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２８（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上述の実施の形態で説明したトランジスタの適用可能な回路構成の一例について、図２９乃至図３２を用いて説明する。
なお、本実施の形態においては、先の実施の形態で説明した酸化物半導体を有するトランジスタを、ＯＳトランジスタと呼称して以下説明を行う。
＜インバータ回路の構成例＞
図２９（Ａ）には、駆動回路が有するシフトレジスタやバッファ等に適用することができるインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理を反転した信号を出力端子ＯＵＴに出力する。インバータ８００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号である。
図２９（Ｂ）は、インバータ８００の一例である。インバータ８００は、ＯＳトランジスタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル型トランジスタのみで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
なお、ＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成されるＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１端子と、ソースまたはドレインの他方として機能する第２端子とを有する。
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳを与える配線に接続される。
図２９（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである。図２９（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０のしきい値電圧の変化について示している。
信号ＳＢＧをＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ８１０のしきい値電圧を制御することができる。
信号ＳＢＧは、しきい値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、しきい値電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えることで、ＯＳトランジスタ８１０はしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ８１０は、しきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図３０（Ａ）には、トランジスタの電気特性の一つである、Ｉｄ−Ｖｇカーブを示す。
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａのように大きくすることで、図３０（Ａ）中の破線８４０で表される曲線にシフトさせることができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図３０（Ａ）中の実線８４１で表される曲線にシフトさせることができる。図３０（Ａ）に示すように、ＯＳトランジスタ８１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、しきい値電圧をプラスシフトあるいはマイナスシフトさせることができる。
しきい値電圧をしきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができる。図３０（Ｂ）には、この状態を可視化して示す。
図３０（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させることができる。
図３０（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状態とすることができるため、図２９（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動作を行うことができる。
また、しきい値電圧をしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができる。図３０（Ｃ）には、この状態を可視化して示す。図３０（Ｃ）に図示するように、このとき流れる電流ＩＡを少なくとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を急峻に上昇させることができる。図３０（Ｃ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れやすい状態とすることができるため、図２９（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
なお、信号ＳＢＧによるＯＳトランジスタ８１０のしきい値電圧の制御は、ＯＳトランジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ましい。例えば、図２９（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ１よりも前に、しきい値電圧ＶＴＨ＿Ａから、しきい値電圧ＶＴＨ＿ＢにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。また、図２９（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、しきい値電圧ＶＴＨ＿Ｂからしきい値電圧ＶＴＨ＿ＡにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。
なお、図２９（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲートに保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図３１（Ａ）に示す。
図３１（Ａ）では、図２９（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図３１（Ａ）の動作について、図３１（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ８１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状態とし、ノードＮＢＧにしきい値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とする。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで、一旦ノードＮＢＧに保持させたしきい値電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお、図２９（Ｂ）及び図３１（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構成を実現可能な回路構成の一例について、図３２（Ａ）に示す。
図３２（Ａ）では、図２９（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトランジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳインバータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
図３２（Ａ）の動作について、図３２（Ｂ）のタイミングチャートを用いて説明する。図３２（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、及びＯＳトランジスタ８１０のしきい値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトランジスタ８１０のしきい値電圧を制御する信号とすることができる。したがって、図３０（Ａ）乃至図３０（Ｃ）で説明したように、ＯＳトランジスタ８１０のしきい値電圧を制御できる。例えば、図３２（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができ、出力端子ＯＵＴの電圧の上昇を急峻に下降させることができる。
また、図３２（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができ、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにおける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。入力端子ＩＮに与える信号によってＯＳトランジスタのしきい値電圧を制御することで、出力端子ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明した酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を、複数の回路に用いる半導体装置の一例について、図３３乃至図３６を用いて説明する。
＜半導体装置の回路構成例＞
図３３（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回路９０６を有する。
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部から与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、外部から電源電圧を複数与えることなく動作することができる。
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とによって印加される電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とによって印加される電圧である。また、例えば回路９０６の電源電圧は、電圧ＶＯＲＧと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とによって印加される電圧である。なお電圧ＶＳＳは、グラウンド（ＧＮＤ）と等電位とすれば、電源回路９０１で生成する電圧の種類を削減できる。
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
図３３（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図３３（Ｃ）は回路９０４を動作させるための信号の波形の一例である。
図３３（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧ＶＳＳとする。電圧ＶＰＯＧは、図３３（Ｃ）に図示するように、電圧ＶＯＲＧより大きい。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間を導通状態とする動作を、より確実に行うことができる。その結果、回路９０４は、誤動作が低減された回路とすることができる。
図３３（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図３３（Ｅ）は回路９０６を動作させるための信号の波形の一例である。
図３３（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジスタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＯＲＧ、非導通状態とする動作時に電圧ＶＳＳとする。また、トランジスタ９１２のバックゲートに与える電圧は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図３３（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２のしきい値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が図られた回路とすることができる。
なお、電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよい。
また図３４（Ａ）（Ｂ）には、図３３（Ｄ）（Ｅ）の変形例を示す。
図３４（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧは、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトランジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
図３４（Ｂ）のタイミングチャートには、制御信号ＳＢＧと、トランジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
また、図３５（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を示す。図３５（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとによって印加される電圧とすると、クロック信号ＣＬＫによって、電圧ＶＯＲＧの５倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。
また、図３５（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を示す。図３５（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとによって印加される電圧とすると、クロック信号ＣＬＫによって、グラウンド、すなわち電圧ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
なお、上述した電圧生成回路９０３の回路構成は、図３５（Ａ）で示す回路図の構成に限らない。例えば、電圧生成回路９０３の変形例を図３６（Ａ）乃至図３６（Ｃ）に示す。なお、電圧生成回路９０３の変形例は、図３６（Ａ）乃至図３６（Ｃ）に示す電圧生成回路９０３Ａ乃至９０３Ｃにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更することで実現可能である。
図３６（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる。クロック信号ＣＬＫによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。図３６（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また、図３６（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与えられる。クロック信号ＣＬＫによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。図３６（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また、図３６（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１、トランジスタＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧された電圧ＶＰＯＧを得ることができる。図３６（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことができる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の数を削減できる。
以上、本実施の形態で示す構成等は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図３７乃至図４０を用いて説明を行う。
＜表示モジュール＞
図３７に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２との間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続された表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１０、バッテリ７０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト７００７は、光源７００８を有する。なお、図３７において、バックライト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜電子機器１＞
次に、図３８（Ａ）乃至図３８（Ｅ）に電子機器の一例を示す。
図３８（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
なお、図３８（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
図３８（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図３８（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。
ヘッドマウントディスプレイ８３００は、筐体８３０１、表示部８３０２、バンド状の固定具８３０４、及び一対のレンズ８３０５を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。
表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度を高くすることができるため、図３８（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
＜電子機器２＞
次に、図３８（Ａ）乃至図３８（Ｅ）に示す電子機器と、異なる電子機器の一例を図３９（Ａ）乃至図３９（Ｇ）に示す。
図３９（Ａ）乃至図３９（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図３９（Ａ）乃至図３９（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図３９（Ａ）乃至図３９（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図３９（Ａ）乃至図３９（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図３９（Ａ）乃至図３９（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図３９（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
図３９（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図３９（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図３９（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図３９（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３９（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３９（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図３９（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
また、図４０（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図４０（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図４０（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
図４０（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
また、図４０（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２としてもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例においては、本発明の一態様のトランジスタのゲート電極に用いることができる材料について、シート抵抗及びコンタクト抵抗を測定した結果を示す。
本実施例で用いた試料の作製方法について、以下説明を行う。試料Ａ１及び試料Ａ２として、第２のゲート電極として用いることができる材料で薄膜を形成し、該膜のシート抵抗を測定した。また、試料Ａ３乃至試料Ａ５として、第１のゲート電極（ボトムゲート電極、ＢＧＥともいう）として用いることができる材料と、第２のゲート電極（トップゲート電極、ＴＧＥともいう）として用いることができる材料とで、積層膜を形成し、該積層膜のコンタクトチェーン抵抗を測定した。なお、本明細書等におけるコンタクトチェーン抵抗とは、導電膜同士のコンタクト構造（コンタクトホール）が１００個チェーン状に直列に接続した素子（コンタクトチェーン）の抵抗値である。また、試料Ａ１乃至Ａ５の構造を以下に示す。
＜試料Ａ１乃至Ａ５の作製＞
試料Ａ１としては、ガラス基板上に酸化物半導体膜１１２に相当する酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚さが１０ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。続いて、当該酸化物半導体膜上に、導電膜１１４に相当する導電膜を形成した。当該導電膜としては、厚さが５０ｎｍのタングステン膜と厚さが１００ｎｍのチタン膜を、スパッタリング装置を用いて順次形成した。
試料Ａ２としては、ガラス基板上に酸化物半導体膜１１２に相当する酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚さが１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。
試料Ａ３としては、ガラス基板上に導電膜１０６に相当する導電膜を形成した。当該導電膜としては、厚さが１０ｎｍのチタン膜と厚さが２００ｎｍの銅膜を、スパッタリング装置を用いて順次形成した。続いて、該導電膜上に絶縁膜を形成し、該絶縁膜上に酸化物半導体膜１１２に相当する酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚さが１０ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。続いて、当該絶縁膜及び酸化物半導体膜に開口部１４３に相当する開口部（コンタクトホール）を形成した。なお、該開口部（コンタクトホール）としては、直径２．５μｍの穴を１００個とした。続いて、当該開口部を有する絶縁膜及び酸化物半導体膜上に、導電膜１１４に相当する導電膜を形成した。当該導電膜としては、厚さが５０ｎｍのタングステン膜と厚さが１００ｎｍのチタン膜を、スパッタリング装置を用いて順次形成した。試料Ａ３においては、導電膜１０６に相当する導電膜と、導電膜１１４に相当する導電膜とが、開口部（コンタクトホール）において１００個が直列に接続する領域を有する構造である。
試料Ａ４としては、ガラス基板上に導電膜１０６に相当する導電膜を形成した。当該導電膜としては、厚さが１０ｎｍのチタン膜と厚さが２００ｎｍの銅膜を、スパッタリング装置を用いて順次形成した。続いて、該導電膜上に絶縁膜を形成し、該絶縁膜に開口部１４３に相当する開口部（コンタクトホール）を形成した。なお、該開口部（コンタクトホール）としては、直径２．５μｍの穴を１００個とした。続いて、当該開口部を有する絶縁膜上に酸化物半導体膜１１２に相当する酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚さが１０ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。続いて、当該酸化物半導体膜上に、導電膜１１４に相当する導電膜を形成した。当該導電膜としては、厚さが１５ｎｍのタングステン膜と厚さが１００ｎｍのチタン膜を、スパッタリング装置を用いて順次形成した。試料Ａ４においては、導電膜１０６に相当する導電膜と、酸化物半導体膜１１２に相当する酸化物半導体膜とが、開口部（コンタクトホール）において１００個が直列に接続する領域を有する構造である。
試料Ａ５としては、ガラス基板上に導電膜１０６に相当する導電膜を形成した。当該導電膜としては、厚さが１０ｎｍのチタン膜と厚さが２００ｎｍの銅膜を、スパッタリング装置を用いて順次形成した。続いて、該導電膜上に絶縁膜を形成し、該絶縁膜に開口部１４３に相当する開口部（コンタクトホール）を形成した。なお、該開口部（コンタクトホール）としては、直径２．５μｍの穴を１００個とした。続いて、当該開口部を有する絶縁膜上に酸化物半導体膜１１２に相当する酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚さが１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。試料Ａ５においては、導電膜１０６に相当する導電膜と、酸化物半導体膜１１２に相当する導電膜とが、開口部（コンタクトホール）において１００個が直列に接続する領域を有する構造である。
＜シート抵抗及びコンタクトチェーン抵抗の測定＞
上記作製した試料Ａ１及び試料Ａ２のシート抵抗を測定した。測定結果を図４１に示す。試料Ａ１及び試料Ａ２のシート抵抗は、それぞれ２．４１Ω／ｓｑ．、及び５０８Ω／ｓｑ．であった。
すなわち、試料Ａ１は、試料Ａ２より低いシート抵抗を有する。このように、酸化物半導体膜１１２に相当する酸化物半導体膜と、導電膜１１４に相当する導電膜とを積層した構造を第２のゲート電極に用いることで、第２のゲート電極のシート抵抗を低減できることが示された。
また、上記作製した試料Ａ３乃至試料Ａ５におけるコンタクトチェーン抵抗を測定した。測定結果を図４２に示す。試料Ａ３、試料Ａ４、及び試料Ａ５のコンタクトチェーン抵抗は、それぞれ３．０×１０２Ω、５．６×１０７Ω、及び１．９×１０８Ωであった。
すなわち、試料Ａ３は、試料Ａ４及び試料Ａ５より低いコンタクトチェーン抵抗を有する。このように、導電膜１０６に相当する導電膜と、導電膜１１４に相当する導電膜とが接する領域を有する構造を第１のゲート電極と第２のゲート電極とが接する領域が有することで、第１のゲート電極と第２のゲート電極とのコンタクトチェーン抵抗を低減できることが示された。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、本発明の一態様のトランジスタに相当する試料を作製し、当該トランジスタの電気特性の測定、及び断面形状の観察を行った。
本実施例で用いた試料の作製方法について、以下説明を行う。なお、本実施例においては、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当する試料Ｂ１を作製した。なお、以下の説明においては、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂが有する構成と同様の機能を有する構成については、同様の符号を用いて説明する。
また、比較として、図４３（Ａ）（Ｂ）で示すように、第２のゲート電極が導電膜１１４を有さない構成のトランジスタ１００Ｇに相当する試料Ｂ２も作製した。なお、図４３（Ａ）（Ｂ）において、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂが有する構成と同様の機能を有する構成については、同様の符号を用いて説明する。
＜トランジスタの作製方法＞
≪試料Ｂ１の作製≫
試料Ｂ１を作製する基板１０２としては、ガラス基板を用いた。基板１０２上に導電膜１０６を形成した。導電膜１０６としては、厚さが１０ｎｍの窒化タンタル膜と厚さが１００ｎｍの銅膜とを、スパッタリング装置を用いて順次形成した。
次に、基板１０２及び導電膜１０６上に絶縁膜１０４を形成した。なお、本実施例においては、絶縁膜１０４として、絶縁膜１０４＿１と、絶縁膜１０４＿２と、絶縁膜１０４＿３と、絶縁膜１０４＿４とを順に、ＰＥＣＶＤ装置を用いて、真空中で連続して形成した。なお、絶縁膜１０４＿１としては、厚さが５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿２としては、厚さが３００ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿３としては、厚さが５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿４としては、厚さが５０ｎｍの酸化窒化シリコン膜とした。
次に、絶縁膜１０４上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０８を形成した。酸化物半導体膜１０８としては、厚さが４０ｎｍの酸化物半導体膜を形成した。なお、酸化物半導体膜１０８としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。また、酸化物半導体膜１０８の加工には、ウェットエッチング法を用いた。
次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を形成した。当該絶縁膜としては、厚さが３０ｎｍの酸化窒化シリコン膜と、厚さが１００ｎｍの酸化窒化シリコン膜と、厚さが２０ｎｍの酸化窒化シリコン膜とを、ＰＥＣＶＤ装置を用いて真空中で連続して形成した。
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気の下、３５０℃で１時間の熱処理とした。
次に、該絶縁膜上に、後に酸化物半導体膜１１２となる酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚さが２０ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。
続いて、当該酸化物半導体膜上にマスクを形成し、当該マスクを用いて、該酸化物半導体膜、該酸化物半導体膜の下側に接する絶縁膜、及び絶縁膜１０４に開口部１４３を形成した。なお、開口部１４３の加工にはドライエッチング装置を用いた。
次に、後に酸化物半導体膜１１２となる酸化物半導体膜上に、後に導電膜１１４となる導電膜を形成した。当該導電膜としては、厚さが１５ｎｍのタングステン膜と厚さが１００ｎｍのチタン膜を、スパッタリング装置を用いて順次形成した。
次に、上記形成した導電膜及び酸化物半導体膜を島状に加工することで、導電膜１１４及び酸化物半導体膜１１２を形成した。また、導電膜１１４及び酸化物半導体膜１１２を形成後、続けて、酸化物半導体膜１１２の下側に接する絶縁膜を加工することで、絶縁膜１１０を形成した。
なお、導電膜１１４及び酸化物半導体膜１１２の加工には、ウェットエッチング法を用い、絶縁膜１１０の加工にはドライエッチング法を用いた。
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、酸化物半導体膜１１２、及び導電膜１１４上から不純物元素の添加処理を行った。不純物元素の添加処理としては、ドーピング装置を用い、不純物元素としてはアルゴンを用いた。
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、酸化物半導体膜１１２、導電膜１１４上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さが１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さが３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはドライエッチング装置を用いた。
次に、絶縁膜１１８上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。なお、絶縁膜１２２としては、開口部１４１ａ、１４１ｂと重なる領域に開口部を設けた。
次に、絶縁膜１２２上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し、当該導電膜を島状に加工することで、導電膜１２０ｓ、１２０ｄを形成した。
導電膜１２０ｓ、１２０ｄとしては、厚さが５０ｎｍのマンガンを含む銅膜と、厚さが１００ｎｍの銅膜とを、スパッタリング装置を用いて真空中で連続して形成した。
以上の工程により、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当する試料Ｂ１を作製した。
なお、本実施例においては、トランジスタ１００Ｂに相当する試料Ｂ１として、チャネル幅Ｗを５０μｍとし、チャネル幅Ｌを２．０μｍ、３．０μｍ、及び６．０μｍとした。なお、各チャネル幅Ｌのトランジスタを、それぞれ２０個ずつ基板上に形成した。
≪試料Ｂ２の作製≫
試料Ｂ２としては、試料Ｂ１と同様に、基板１０２上に導電膜１０６、絶縁膜１０４、及び酸化物半導体膜１０８を形成した。
次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を形成した。当該絶縁膜としては、厚さが３０ｎｍの酸化窒化シリコン膜と、厚さが１００ｎｍの酸化窒化シリコン膜と、厚さが２０ｎｍの酸化窒化シリコン膜とを、ＰＥＣＶＤ装置を用いて真空中で連続して形成した。
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気の下、３５０℃で１時間の熱処理とした。
続いて、該絶縁膜上にマスクを形成し、当該マスクを用いて、該絶縁膜、及び絶縁膜１０４に開口部１４３を形成した。なお、開口部１４３の加工にはドライエッチング装置を用いた。
次に、該絶縁膜上に後に酸化物半導体膜１１２となる酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚さが１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。
次に、上記形成した酸化物半導体膜を島状に加工することで、酸化物半導体膜１１２を形成した。また、酸化物半導体膜１１２を形成後、続けて、酸化物半導体膜１１２の下側に接する絶縁膜を加工することで、絶縁膜１１０を形成した。
なお、酸化物半導体膜１１２の加工には、ウェットエッチング法を用い、絶縁膜１１０の加工にはドライエッチング法を用いた。
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び酸化物半導体膜１１２上から不純物元素の添加処理を行った。不純物元素の添加処理としては、ドーピング装置を用い、不純物元素としてはアルゴンを用いた。
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び酸化物半導体膜１１２上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さが１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さが３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはドライエッチング装置を用いた。
次に、絶縁膜１１８上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。なお、絶縁膜１２２としては、開口部１４１ａ、１４１ｂと重なる領域に開口部を設けた。
次に、絶縁膜１２２上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し、当該導電膜を島状に加工することで、導電膜１２０ｓ、１２０ｄを形成した。
導電膜１２０ｓ、１２０ｄとしては、厚さが５０ｎｍのマンガンを含む銅膜と、厚さが１００ｎｍの銅膜とを、スパッタリング装置を用いて真空中で連続して形成した。
以上の工程により、図４３（Ａ）（Ｂ）に示すトランジスタ１００Ｇに相当する試料Ｂ２を作製した。
なお、本実施例においては、トランジスタ１００Ｇに相当する試料Ｂ２として、チャネル幅Ｗを５０μｍとし、チャネル幅Ｌを２．０μｍ、３．０μｍ、及び６．０μｍとした。なお、各チャネル幅Ｌのトランジスタを、それぞれ２０個ずつ基板上に形成した。
＜トランジスタの電気特性評価＞
図４４及び図４５に、本実施例で作製した試料Ｂ１及びＢ２のドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性をそれぞれ示す。なお、図４４が試料Ｂ１の測定結果であり、図４５が試料Ｂ２の測定結果である。
また、図４４（Ａ）及び図４５（Ａ）は、チャネル幅５０μｍ及びチャネル長２．０μｍサイズの特性であり、図４４（Ｂ）及び図４５（Ｂ）は、チャネル幅５０μｍ及びチャネル長３．０μｍサイズの特性であり、図４４（Ｃ）及び図４５（Ｃ）は、チャネル幅５０μｍ及びチャネル長６．０μｍサイズの特性である。また、図４４及び図４５において、第１縦軸がＩｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、横軸がＶｇ（Ｖ）を、それぞれ表す。
なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、トランジスタの第１のゲート電極として機能する導電膜１０６に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極として機能する酸化物半導体膜１１２及び導電膜１１４に印加する電圧（Ｖｂｇ）ともいう）としては、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極として機能する導電膜１２０ｓに印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導電膜１２０ｄに印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、１Ｖまたは１０Ｖとした。
図４４及び図４５に示すように、本実施例で作製した試料Ｂ１及び試料Ｂ２は、チャネル長（Ｌ）の長さに起因せずに、良好な電気特性であることが示された。
＜ゲートＢＴ試験における信頼性評価について＞
次に、上記作製したチャネル幅５０μｍ及びチャネル長６．０μｍサイズの試料Ｂ１及び試料Ｂ２の信頼性評価を行った。信頼性評価としては、ゲート電極にストレス電圧を印加する、ゲートＢＴ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）試験とした。なお、ゲートＢＴ試験としては、以下に示す４つの試験方法とした。
≪ＰＢＴＳ：Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を＋３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも高い（プラス側に印加）。
≪ＮＢＴＳ：Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を−３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも低い（マイナス側に印加）。
≪ＰＢＩＴＳ：Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を＋３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をフォト環境（白色ＬＥＤにて約１００００Ｌｘ）で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも高い（プラス側に印加）。
≪ＮＢＩＴＳ：Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を−３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をフォト環境（白色ＬＥＤにて約１００００Ｌｘ）で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも低い（マイナス側に印加）。
なお、ゲートＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ゲートＢＴ試験前後におけるトランジスタのしきい値電圧の変化量（ΔＶｔｈ）は、信頼性を調べるための重要な指標となる。ゲートＢＴ試験前後において、しきい値電圧の変化量（ΔＶｔｈ）が小さいほど信頼性が高い。
なお、ΔＶｔｈとは、しきい値電圧（Ｖｔｈ）の変化量を示しており、ストレス後のＶｔｈからストレス前のＶｔｈを差分した値である。
試料Ｂ１及び試料Ｂ２のゲートＢＴ試験結果を図４６に示す。
図４６の結果より、試料Ｂ１は試料Ｂ２よりＮＢＩＴＳ試験の変動が小さいことが分かった。これは、試料Ｂ１が導電膜１１４を有することで、酸化物半導体膜１０８のチャネル領域に光が照射されることを防いでいるためである。したがって、第２のゲート電極としては、導電膜１１４を有する構成が好ましい。
＜光照射時におけるトランジスタの電気特性評価＞
次に、上記作製したチャネル長６μｍ及びチャネル幅５０μｍサイズの試料Ｂ１及び試料Ｂ２について、光照射時のトランジスタの電気特性を測定した。トランジスタの電気特性としては、ドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性とした。光照射時の電気特性の測定環境としては、ストレス温度を６０℃とし、光照射は白色ＬＥＤにて約１００００Ｌｘで行った。
試料Ｂ１及び試料Ｂ２のトランジスタの電気特性を図４７及び図４８に示す。図４７及び図４８において、ソース電極（Ｖｓ）を０Ｖ（ｃｏｍｍ）とし、ドレイン電圧（Ｖｄ）を１Ｖ及び１０Ｖとし、ゲート電圧（Ｖｇ及びＶｂｇ）を−１５Ｖから＋１５Ｖまで０．２５Ｖ間隔で印加した結果を示している。また、図４７及び図４８において、縦軸がドレイン電流（Ｉｄ）を、横軸がゲート電圧（Ｖｇ）を、それぞれ表している。また、図４７は試料Ｂ１の測定結果であり、図４８は試料Ｂ２の測定結果である。また、図４７（Ａ）及び図４８（Ａ）に光照射時のトランジスタの電気特性を、図４７（Ｂ）及び図４８（Ｂ）に光照射しないときのトランジスタの電気特性を、それぞれ示す。
図４７及び図４８に示す電気特性の結果より、試料Ｂ２の光照射時におけるトランジスタの電気特性は、しきい値電圧がマイナスとなる電気特性（ノーマリーオン特性ともいう）となる結果が得られた。一方、試料Ｂ１においては光照射時においてもトランジスタの電気特性は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう）となる結果が得られた。すなわち、第２のゲート電極として、導電膜１１４を有する構成が好ましい。
以上のように、本発明の一態様のトランジスタは、光照射時においても電気特性の変動が小さく、消費電力が小さいトランジスタであるといえる。
＜トランジスタの断面観察＞
次に、上記作製したチャネル幅５０μｍ及びチャネル長２．０μｍサイズのトランジスタの断面観察を行った。当該トランジスタの断面観察の結果を図４９（Ａ）（Ｂ）に示す。なお、断面観察としては、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いた。
また、図４９（Ａ）は試料Ｂ１の断面であり、図４９（Ｂ）は試料Ｂ２の断面であり、それぞれ図２（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面に相当する。なお、図３（Ａ）あるいは、図４３（Ａ）に対応する要素には共通の符号を記している。
図４９（Ａ）（Ｂ）に示すように、本実施例で作製した試料Ｂ１及び試料Ｂ２は、良好な断面形状であった。また、試料Ｂ１の第２のゲート電極幅（ＴＧＥ幅）は１．７０μｍであった。また、試料Ｂ２の第２のゲート電極幅（ＴＧＥ幅）は１．７５μｍであった。
以上、本実施例に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例においては、本発明の一態様のトランジスタの第２のゲート電極に用いることができる導電膜について、水素及び酸素の放出量の評価を行った結果を示す。
第２のゲート電極に用いることができる導電膜の水素及び酸素の放出量を評価する方法としては、昇温脱離ガス分析法（ＴＤＳ）を用いた。導電膜のＴＤＳ分析において、導電膜が放出する水素分子、及び導電膜下の絶縁膜が放出する酸素分子の放出量を測定し、評価を行った。
まず、導電膜の水素の放出量を評価するため、以下の試料Ｃ１乃至試料Ｃ４を作製した。
＜試料Ｃ１乃至Ｃ４の作製＞
試料Ｃ１としては、ガラス基板上にスパッタリング装置を用いて厚さが３０ｎｍのタングステン膜を形成した。
試料Ｃ２としては、ガラス基板上にスパッタリング装置を用いて厚さが３０ｎｍのチタン膜を形成した。
試料Ｃ３としては、ガラス基板上にスパッタリング装置を用いて厚さが３０ｎｍの窒化タンタル膜を形成した。
試料Ｃ４としては、ガラス基板上にスパッタリング装置を用いて厚さが３０ｎｍの窒化チタン膜を形成した。
＜ＴＤＳ分析による水素の放出量の評価１＞
上記作製した試料Ｃ１乃至試料Ｃ４の水素分子の放出量を評価するため、ＴＤＳ分析を行った。ＴＤＳ分析結果を図５０（Ａ）乃至（Ｄ）に示す。
図５０（Ａ）乃至（Ｄ）に示すＴＤＳ分析の結果より、各種導電膜が放出する水素分子の量が評価できる。
図５０（Ａ）（Ｃ）及び（Ｄ）に示すように、タングステン膜、窒化タンタル膜、及び窒化チタン膜からは、水素の放出がほとんど観測されなかった。一方、図５０（Ｂ）に示すように、チタン膜からは多くの水素分子の放出が確認された。過剰な水素の放出は、チャネル領域の酸化物半導体膜をｎ型化させる可能性がある。したがって、導電膜１１４として用いる材料としては、タングステン、窒化タンタル及び窒化チタンが好ましいといえる。
次に、導電膜が透過する水素の量を評価するため、以下の試料Ｃ５乃至試料Ｃ９を作製した。
＜試料Ｃ５乃至Ｃ９の作製＞
試料Ｃ５としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化シリコン膜を形成した。
試料Ｃ６としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化シリコン膜を形成した。続いて、該窒化シリコン膜上に、スパッタリング装置を用いて厚さが３０ｎｍのタングステン膜を形成した。
試料Ｃ７としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化シリコン膜を形成した。続いて、該窒化シリコン膜上に、スパッタリング装置を用いて厚さが３０ｎｍのチタン膜を形成した。
試料Ｃ８としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化シリコン膜を形成した。続いて、該窒化シリコン膜上に、スパッタリング装置を用いて厚さが３０ｎｍの窒化タンタル膜を形成した。
試料Ｃ９としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化シリコン膜を形成した。続いて、該窒化シリコン膜上に、スパッタリング装置を用いて厚さが３０ｎｍの窒化チタン膜を形成した。
＜ＴＤＳ分析による水素の放出量の評価２＞
上記作製した試料Ｃ５乃至Ｃ９の水素分子の放出量を評価するため、ＴＤＳ分析を行った。ＴＤＳ分析結果を図５１（Ａ）乃至（Ｄ）に示す。
図５１に示すＴＤＳ分析の結果より、各種導電膜下の窒化シリコン膜が放出する水素分子の量が評価できる。すなわち、窒化シリコン膜が放出する水素分子の量が少ない場合、導電膜が該水素をブロックできることが分かる。
図５１（Ａ）乃至（Ｄ）に示すように、試料Ｃ５（窒化シリコン膜）からは、３５０℃以上で水素分子の放出が確認された。一方、図５１（Ａ）に示すように、試料Ｃ６（窒化シリコン膜上のタングステン膜）からは、３５０℃以上４８０℃以下で水素分子の放出が確認されなかった。すなわち、窒化シリコン膜上にタングステン膜を形成することで、窒化シリコンが放出する水素分子をブロックすることができることが示された。また、図５１（Ｃ）（Ｄ）に示すように、試料Ｃ８（窒化シリコン膜上の窒化タンタル膜）及び試料Ｃ９（窒化シリコン膜上の窒化チタン膜）からは、３５０℃以上でも水素分子の放出が少ないことが確認された。すなわち、窒化シリコン膜上に窒化タンタル膜または窒化チタン膜を形成することで、窒化シリコンが放出する水素分子をブロックすることができることが示された。しかしながら、図５１（Ｂ）に示すように、試料Ｃ７（窒化シリコン膜上のチタン膜）からは、チタン膜からの水素放出に加えて２５０℃以上で多くの水素分子の放出が確認された。すなわち、窒化シリコン膜上にタングステン膜、窒化タンタル膜、または窒化チタン膜を形成することで、窒化シリコンが放出する水素分子をブロックすることができることが示された。したがって、導電膜１１４として用いる材料としては、タングステン、窒化タンタル、及び窒化チタンが好ましいといえる。
次に、導電膜が吸収する酸素の量を評価するため、以下の試料Ｃ１０、及びＣ１１−１乃至試料Ｃ１４−２を作製した。
＜試料Ｃ１０、及びＣ１１−１乃至Ｃ１４−２の作製＞
試料Ｃ１０としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化酸化シリコン膜を形成した。
試料Ｃ１１−１としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化酸化シリコン膜を形成した。続いて、該窒化酸化シリコン膜上に、スパッタリング装置を用いてタングステン膜を形成した。続いて、２５０℃で１時間の熱処理を行った後、ウェットエッチング法を用いてタングステン膜を除去し、窒化酸化シリコン膜を露出させた。
試料Ｃ１１−２としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化酸化シリコン膜を形成した。続いて、該窒化酸化シリコン膜上に、スパッタリング装置を用いて厚さが１０ｎｍの酸化物半導体膜を形成した。該酸化物半導体膜としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。続いて、該酸化物半導体膜上に、スパッタリング装置を用いてタングステン膜を形成した。続いて、２５０℃で１時間の熱処理を行った後、ウェットエッチング法を用いて酸化物半導体膜及びタングステン膜を除去し、窒化酸化シリコン膜を露出させた。
試料Ｃ１２−１としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化酸化シリコン膜を形成した。続いて、該窒化酸化シリコン膜上に、スパッタリング装置を用いてチタン膜を形成した。続いて、２５０℃で１時間の熱処理を行った後、ウェットエッチング法を用いてチタン膜を除去し、窒化酸化シリコン膜を露出させた。
試料Ｃ１２−２としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化酸化シリコン膜を形成した。続いて、該窒化酸化シリコン膜上に、スパッタリング装置を用いて厚さが１０ｎｍの酸化物半導体膜を形成した。該酸化物半導体膜としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。続いて、該酸化物半導体膜上に、スパッタリング装置を用いてチタン膜を形成した。続いて、２５０℃で１時間の熱処理を行った後、ウェットエッチング法を用いて酸化物半導体膜及びチタン膜を除去し、窒化酸化シリコン膜を露出させた。
試料Ｃ１３−１としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化酸化シリコン膜を形成した。続いて、該窒化酸化シリコン膜上に、スパッタリング装置を用いて窒化タンタル膜を形成した。続いて、２５０℃で１時間の熱処理を行った後、ウェットエッチング法を用いて窒化タンタル膜を除去し、窒化酸化シリコン膜を露出させた。
試料Ｃ１３−２としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化酸化シリコン膜を形成した。続いて、該窒化酸化シリコン膜上に、スパッタリング装置を用いて厚さが１０ｎｍの酸化物半導体膜を形成した。該酸化物半導体膜としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。続いて、該酸化物半導体膜上に、スパッタリング装置を用いて窒化タンタル膜を形成した。続いて、２５０℃で１時間の熱処理を行った後、ウェットエッチング法を用いて酸化物半導体膜及び窒化タンタル膜を除去し、窒化酸化シリコン膜を露出させた。
試料Ｃ１４−１としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化酸化シリコン膜を形成した。続いて、該窒化酸化シリコン膜上に、スパッタリング装置を用いて窒化チタン膜を形成した。続いて、２５０℃で１時間の熱処理を行った後、ウェットエッチング法を用いて窒化チタン膜を除去し、窒化酸化シリコン膜を露出させた。
試料Ｃ１４−２としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化酸化シリコン膜を形成した。続いて、該窒化酸化シリコン膜上に、スパッタリング装置を用いて厚さが１０ｎｍの酸化物半導体膜を形成した。該酸化物半導体膜としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。続いて、該酸化物半導体膜上に、スパッタリング装置を用いて窒化チタン膜を形成した。続いて、２５０℃で１時間の熱処理を行った後、ウェットエッチング法を用いて酸化物半導体膜及び窒化チタン膜を除去し、窒化酸化シリコン膜を露出させた。
＜ＴＤＳ分析による酸素の放出量の評価＞
上記作製した試料Ｃ１０、及び試料Ｃ１１−１乃至Ｃ１４−２の酸素分子の放出量を評価するため、ＴＤＳ分析を行った。ＴＤＳ分析結果を図５２（Ａ）乃至（Ｅ）に示す。
図５２に示すＴＤＳ分析の結果より、窒化酸化シリコン膜が放出する酸素分子の量が評価できる。すなわち、窒化酸化シリコン膜が放出する酸素分子の量が少ない場合、窒化酸化シリコン膜が有する酸素を導電膜が吸収したことが分かる。
図５２（Ａ）に示すように、試料Ｃ１０（窒化酸化シリコン膜）からは、酸素分子の放出が確認された。また、図５２（Ｂ）乃至（Ｅ）に示すように、窒化酸化シリコン膜上に酸化物半導体膜を形成後に各種導電膜を形成した試料Ｃ１１−２、試料Ｃ１２−２、試料Ｃ１３−２、及び試料Ｃ１４−２からも、試料Ｃ１０と同様に、窒化酸化シリコン膜から酸素分子の放出が確認された。一方、窒化酸化シリコン膜上に直接各種導電膜を形成した試料Ｃ１１−１、試料Ｃ１２−１、試料Ｃ１３−１、及び試料Ｃ１４−１からは、窒化酸化シリコン膜から酸素分子がほとんど確認されなかった。
すなわち、窒化酸化シリコン膜上に酸化物半導体膜を形成し、該酸化物半導体膜上に導電膜を形成することで、窒化酸化シリコンが有する酸素を該導電膜が吸収してしまうことを抑制できることが示された。
絶縁膜１１０が酸素を十分に有することで、チャネル領域の酸化物半導体膜に酸素を供給することができ、チャネル領域の酸素欠損を少なくすることができる。すなわち、絶縁膜１１０に用いる絶縁膜は、酸素放出量が多い方が好ましい。
したがって、絶縁膜１１０上に形成する第２のゲート電極としては、酸化物半導体膜と導電膜とを有する構成が好ましいといえる。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、本発明の一態様のトランジスタの第２のゲート電極に用いることができる導電膜の成膜時における絶縁膜の成膜ダメージについて評価を行った。
導電膜の成膜時の絶縁膜の成膜ダメージ評価としては、電子スピン共鳴（Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ、略称：ＥＳＲ）測定を用いて行った。
本実施例で用いた試料の作製方法について、以下説明を行う。また、試料Ｄ１−１乃至試料Ｄ６−２の構造を以下に示す。
＜試料Ｄ１−１乃至Ｄ６−２の作製＞
試料Ｄ１−１及び試料Ｄ１−２としては、石英基板上に酸化物半導体膜１０８に相当する酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚さが４０ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。続いて、当該酸化物半導体膜上に、絶縁膜１１０に相当する絶縁膜を形成した。当該絶縁膜としては、厚さが１００ｎｍの酸化窒化シリコン膜を形成した。続いて、当該絶縁膜上に、酸化物半導体膜１１２に相当する酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚さが１０ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。以上の工程で試料Ｄ１−２を作製した。また、試料Ｄ１−１としては、上記成膜した酸化物半導体膜１１２に相当する酸化物半導体膜をウェットエッチング法にて除去することで得た。
試料Ｄ２−１及び試料Ｄ２−２としは、試料Ｄ１−１及び試料Ｄ１−２上に導電膜１１４に相当する導電膜を形成することで作製した。当該導電膜としては、スパッタリング装置を用いてタングステン膜を形成した。
試料Ｄ３−１及び試料Ｄ３−２としては、試料Ｄ１−１及び試料Ｄ１−２上に導電膜１１４に相当する導電膜を形成することで作製した。当該導電膜としては、スパッタリング装置を用いてチタン膜を形成した。
試料Ｄ４−１及び試料Ｄ４−２としては、試料Ｄ１−１及び試料Ｄ１−２上に導電膜１１４に相当する導電膜を形成することで作製した。当該導電膜としては、スパッタリング装置を用いて窒化タンタル膜を形成した。
試料Ｄ５−１及び試料Ｄ５−２としては、試料Ｄ１−１及び試料Ｄ１−２上に導電膜１１４に相当する導電膜を形成することで作製した。当該導電膜としては、スパッタリング装置を用いて窒化チタン膜を形成した。
試料Ｄ６−１及び試料Ｄ６−２としては、試料Ｄ１−１及び試料Ｄ１−２上に導電膜１１４に相当する導電膜を形成することで作製した。当該導電膜としては、スパッタリング装置を用いて銅膜を形成した。
＜ＥＳＲ測定＞
上記作製した試料Ｄ１−１乃至Ｄ６−２についてＥＳＲ測定を行った。ＥＳＲ測定は、測定温度を８５Ｋとし、８．９２ＧＨｚの高周波電力（マイクロ波パワー）を１０ｍＷとし、磁場の向きは作製した試料の膜表面と平行とした。なお、ＮＯｘに起因するシグナルのスピン密度の検出下限は１．０×１０１６ｓｐｉｎｓ／ｃｍ３であった。スピン数が小さいほど絶縁膜中欠損が少ないといえる。
測定したＥＳＲシグナルを図５３に示す。なお、絶縁膜が窒化酸化物（ＮＯｘ）を有する場合、ＮＯｘに由来する特徴的な３本線を有するシグナルが観測される場合がある。これらの３本シグナルは、ｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルとして観測される。これらの３つのシグナルは、ＮＯｘに起因し、Ｎの核スピンによる超微細構造を有するシグナルと理解される。また、ＮＯｘに起因するシグナルは、スピン種が異方性を有するため非対称な波形である。
試料Ｄ１−１乃至試料Ｄ６−２における、ＮＯｘに起因する３本シグナルのスピン密度の測定結果を図５４に示す。なお、ここでは、測定されたスピン数を単位体積当たりに換算したスピン密度を示している。
酸化物半導体膜１１２に相当する酸化物を有さず、導電膜として窒化タンタルまたは窒化チタンを有する試料Ｄ４−１及び試料Ｄ５−１は、３本シグナルのスピン密度が大きく、欠陥量の多い絶縁膜であることがわかる。これは、窒素を用いた反応性スパッタで導電膜を形成する際に、ＮＯｘが生成しているためと考えられる。一方、酸化物半導体膜１１２に相当する酸化物半導体を有する試料Ｄ１−２、Ｄ２−２、Ｄ３−２、Ｄ４−２、Ｄ５−２、及びＤ６−２は、ＮＯｘに起因するシグナルのスピン密度が小さく、測定下限以下であった。
このことから、絶縁膜１１０に相当する絶縁膜上に酸化物半導体膜１１２に相当する酸化物半導体膜を形成することで、導電膜を形成する際に発生する該絶縁膜のダメージを抑制できることが示された。
したがって、第２のゲート電極として、酸化物半導体膜１１２と導電膜１１４とを有する構成が好ましいといえる。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、本発明の一態様のトランジスタの第２のゲート電極に用いることができる導電膜について、水素及び酸素の放出量の評価を行った結果を示す。
第２のゲート電極に用いることができる導電膜の水素及び酸素の放出量を評価する方法としては、昇温脱離ガス分析法（ＴＤＳ）を用いた。導電膜のＴＤＳ分析において、導電膜が放出する水素分子、及び導電膜下の絶縁膜が放出する酸素分子の放出量を測定し、評価を行った。
まず、導電膜の水素の放出量を評価するため、試料Ｅ１を作製した。
＜試料Ｅ１の作製＞
試料Ｅ１としては、ガラス基板上にスパッタリング装置を用いて厚さが５０ｎｍの銅膜を形成した。
＜ＴＤＳ分析による水素の放出量の評価３＞
上記作製した試料Ｅ１の水素分子の放出量を評価するため、ＴＤＳ分析を行った。ＴＤＳ分析結果を図５５に示す。
図５５に示すＴＤＳ分析の結果より、銅膜からは、水素の放出がほとんど観測されなかった。過剰な水素の放出は、チャネル領域の酸化物半導体膜をｎ型化させる可能性がある。したがって、導電膜１１４として用いる材料としては、銅が好ましいといえる。
次に、導電膜が透過する水素の量を評価するため、以下の試料Ｅ２乃至試料Ｅ６を作製した。
＜試料Ｅ２乃至Ｅ６の作製＞
試料Ｅ２としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化シリコン膜を形成した。
試料Ｅ３としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化シリコン膜を形成した。続いて、該窒化シリコン膜上に、スパッタリング装置を用いて厚さが１００ｎｍの銅膜を形成した。
試料Ｅ４としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化シリコン膜を形成した。続いて、該窒化シリコン膜上に、スパッタリング装置を用いて厚さが１００ｎｍの銅膜を形成した。続いて、該銅膜上に、スパッタリング装置を用いて厚さが５０ｎｍのチタン膜を形成した。
試料Ｅ５としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化シリコン膜を形成した。続いて、該窒化シリコン膜上に、スパッタリング装置を用いて厚さが１００ｎｍの銅膜を形成した。続いて、該銅膜上に、スパッタリング装置を用いて厚さが５０ｎｍのタングステン膜を形成した。
試料Ｅ６としては、ガラス基板上にＰＥＣＶＤ装置を用いて厚さが１００ｎｍの窒化シリコン膜を形成した。続いて、該窒化シリコン膜上に、スパッタリング装置を用いて厚さが１００ｎｍの銅膜を形成した。続いて、該銅膜上に、スパッタリング装置を用いて厚さが５０ｎｍの窒化チタン膜を形成した。
＜ＴＤＳ分析による水素の放出量の評価４＞
上記作製した試料Ｅ２乃至Ｅ６の水素分子の放出量を評価するため、ＴＤＳ分析を行った。ＴＤＳ分析結果を図５６及び図５７に示す。
図５６及び図５７に示すＴＤＳ分析の結果より、各種導電膜下の窒化シリコン膜が放出する水素分子の量が評価できる。すなわち、窒化シリコン膜が放出する水素分子の量が少ない場合、導電膜が該水素をブロックできることが分かる。
図５６に示すように、試料Ｅ２（窒化シリコン膜）からは、２５０℃以上で水素分子の放出が確認された。一方、試料Ｅ３（窒化シリコン膜上の銅膜）からは、３５０℃程度まで水素分子の放出が確認されなかった。すなわち、窒化シリコン膜上に銅膜を形成することで、窒化シリコンが放出する水素分子をブロックすることができることが示された。
また、図５７（Ｂ）（Ｃ）に示すように、試料Ｅ５（窒化シリコン膜上の銅膜及びタングステン膜）及び試料Ｅ６（窒化シリコン膜上の銅膜及び窒化チタン膜）からは、３５０℃程度まで水素分子の放出が少ないことが確認された。すなわち、窒化シリコン膜上に銅膜を形成し、該銅膜上にタングステン膜または窒化チタン膜を形成することで、窒化シリコンが放出する水素分子をブロックすることができることが示された。しかしながら、図５７（Ａ）に示すように、試料Ｅ４（窒化シリコン膜上の銅膜及びチタン膜）からは、チタン膜からの水素放出に加えて２５０℃以上で多くの水素分子の放出が確認された。すなわち、窒化シリコン膜上に銅膜、タングステン膜、及び窒化チタン膜を形成することで、窒化シリコンが放出する水素分子をブロックすることができることが示された。したがって、導電膜１１４として用いる材料としては、銅、タングステン、及び窒化チタンが好ましいといえる。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、本発明の一態様のトランジスタに相当する試料を作製し、当該トランジスタの電気特性の測定、及び断面形状の観察を行った。
本実施例で用いた試料の作製方法について、以下説明を行う。なお、本実施例においては、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当する試料Ｆ１及び試料Ｆ２を作製した。なお、以下の説明においては、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂが有する構成と同様の機能を有する構成については、同様の符号を用いて説明する。
また、比較として、図４３（Ａ）（Ｂ）で示すように、第２のゲート電極が導電膜１１４を有さない構成のトランジスタ１００Ｇに相当する試料Ｆ３、及び図５８（Ａ）（Ｂ）で示すように、第２のゲート電極が酸化物半導体膜１１２を有さない構成のトランジスタ１００Ｈに相当する試料Ｆ４及び試料Ｆ５も作製した。なお、図５８（Ａ）（Ｂ）において、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂが有する構成と同様の機能を有する構成については、同様の符号を用いて説明する。
＜トランジスタの作製方法＞
≪試料Ｆ１の作製≫
試料Ｆ１を作製する基板１０２としては、ガラス基板を用いた。基板１０２上に導電膜１０６を形成した。導電膜１０６としては、厚さが１０ｎｍのチタン膜と厚さが１００ｎｍの銅膜とを、スパッタリング装置を用いて順次形成した。
次に、基板１０２及び導電膜１０６上に絶縁膜１０４を形成した。なお、本実施例においては、絶縁膜１０４として、絶縁膜１０４＿１と、絶縁膜１０４＿２と、絶縁膜１０４＿３と、絶縁膜１０４＿４とを順に、ＰＥＣＶＤ装置を用いて、真空中で連続して形成した。なお、絶縁膜１０４＿１としては、厚さが５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿２としては、厚さが３００ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿３としては、厚さが５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿４としては、厚さが５０ｎｍの酸化窒化シリコン膜とした。
次に、絶縁膜１０４上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０８を形成した。酸化物半導体膜１０８としては、厚さが４０ｎｍの酸化物半導体膜を形成した。なお、酸化物半導体膜１０８としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。また、酸化物半導体膜１０８の加工には、ウェットエッチング法を用いた。
次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を形成した。当該絶縁膜としては、厚さが３０ｎｍの酸化窒化シリコン膜と、厚さが５０ｎｍの酸化窒化シリコン膜と、厚さが２０ｎｍの酸化窒化シリコン膜とを、ＰＥＣＶＤ装置を用いて真空中で連続して形成した。
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気の下、３５０℃で１時間の熱処理とした。
次に、該絶縁膜上に、後に酸化物半導体膜１１２となる酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚さが１０ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。
続いて、当該酸化物半導体膜上にマスクを形成し、当該マスクを用いて、該酸化物半導体膜、該酸化物半導体膜の下側に接する絶縁膜、及び絶縁膜１０４に開口部１４３を形成した。なお、開口部１４３の加工にはドライエッチング装置を用いた。
次に、後に酸化物半導体膜１１２となる酸化物半導体膜上に、後に導電膜１１４となる導電膜を形成した。当該導電膜としては、厚さが５０ｎｍの窒化チタン膜と厚さが１００ｎｍの銅膜を、スパッタリング装置を用いて順次形成した。
次に、上記形成した導電膜及び酸化物半導体膜を島状に加工することで、導電膜１１４及び酸化物半導体膜１１２を形成した。また、導電膜１１４及び酸化物半導体膜１１２を形成後、続けて、酸化物半導体膜１１２の下側に接する絶縁膜を加工することで、絶縁膜１１０を形成した。
なお、導電膜１１４及び酸化物半導体膜１１２の加工には、ウェットエッチング法を用い、絶縁膜１１０の加工にはドライエッチング法を用いた。
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、酸化物半導体膜１１２、及び導電膜１１４上から不純物元素の添加処理を行った。不純物元素の添加処理としては、ドーピング装置を用い、不純物元素としてはアルゴン及び窒素を用いた。
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、酸化物半導体膜１１２、導電膜１１４上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さが１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さが３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはドライエッチング装置を用いた。
次に、絶縁膜１１８上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。なお、絶縁膜１２２としては、開口部１４１ａ、１４１ｂと重なる領域に開口部を設けた。
次に、絶縁膜１２２上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し、当該導電膜を島状に加工することで、導電膜１２０ｓ、１２０ｄを形成した。
導電膜１２０ｓ、１２０ｄとしては、厚さが１０ｎｍのチタン膜と、厚さが１００ｎｍの銅膜とを、スパッタリング装置を用いて真空中で連続して形成した。
以上の工程により、図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当する試料Ｆ１を作製した。
なお、本実施例においては、トランジスタ１００Ｂに相当する試料Ｆ１として、チャネル幅Ｗを５０μｍとし、チャネル幅Ｌを１．５μｍ、２．０μｍ、３．０μｍ、及び６．０μｍとした。なお、各チャネル幅Ｌのトランジスタを、それぞれ２０個ずつ基板上に形成した。
≪試料Ｆ２の作製≫
試料Ｆ２としては、試料Ｆ１と導電膜１１４を形成する材料のみ異なり、それ以外の工程は試料Ｆ１と同様である。
試料Ｆ２の導電膜１１４となる導電膜としては、厚さが１０ｎｍのチタン膜と厚さが１００ｎｍの銅膜を、スパッタリング装置を用いて順次形成した。
なお、本実施例においては、トランジスタ１００Ｂに相当する試料Ｆ２として、チャネル幅Ｗを５０μｍとし、チャネル幅Ｌを１．５μｍ、２．０μｍ、３．０μｍ、及び６．０μｍとした。なお、各チャネル幅Ｌのトランジスタを、それぞれ２０個ずつ基板上に形成した。
≪試料Ｆ３の作製≫
試料Ｆ３としては、試料Ｆ１と同様に、基板１０２上に導電膜１０６、絶縁膜１０４、及び酸化物半導体膜１０８を形成した。
次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を形成した。当該絶縁膜としては、厚さが３０ｎｍの酸化窒化シリコン膜と、厚さが５０ｎｍの酸化窒化シリコン膜と、厚さが２０ｎｍの酸化窒化シリコン膜とを、ＰＥＣＶＤ装置を用いて真空中で連続して形成した。
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気の下、３５０℃で１時間の熱処理とした。
続いて、該絶縁膜上にマスクを形成し、当該マスクを用いて、該絶縁膜、及び絶縁膜１０４に開口部１４３を形成した。なお、開口部１４３の加工にはドライエッチング装置を用いた。
次に、該絶縁膜上に後に酸化物半導体膜１１２となる酸化物半導体膜を形成した。当該酸化物半導体膜としては、厚さが１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。
次に、上記形成した酸化物半導体膜を島状に加工することで、酸化物半導体膜１１２を形成した。また、酸化物半導体膜１１２を形成後、続けて、酸化物半導体膜１１２の下側に接する絶縁膜を加工することで、絶縁膜１１０を形成した。
なお、酸化物半導体膜１１２の加工には、ウェットエッチング法を用い、絶縁膜１１０の加工にはドライエッチング法を用いた。
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び酸化物半導体膜１１２上から不純物元素の添加処理を行った。不純物元素の添加処理としては、ドーピング装置を用い、不純物元素としてはアルゴン及び窒素を用いた。
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び酸化物半導体膜１１２上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さが１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さが３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはドライエッチング装置を用いた。
次に、絶縁膜１１８上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。なお、絶縁膜１２２としては、開口部１４１ａ、１４１ｂと重なる領域に開口部を設けた。
次に、絶縁膜１２２上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し、当該導電膜を島状に加工することで、導電膜１２０ｓ、１２０ｄを形成した。
導電膜１２０ｓ、１２０ｄとしては、厚さが１０ｎｍのチタン膜と、厚さが１００ｎｍの銅膜とを、スパッタリング装置を用いて真空中で連続して形成した。
以上の工程により、図４３（Ａ）（Ｂ）に示すトランジスタ１００Ｇに相当する試料Ｆ３を作製した。
なお、本実施例においては、トランジスタ１００Ｇに相当する試料Ｆ３として、チャネル幅Ｗを５０μｍとし、チャネル幅Ｌを１．５μｍ、２．０μｍ、３．０μｍ、及び６．０μｍとした。なお、各チャネル幅Ｌのトランジスタを、それぞれ２０個ずつ基板上に形成した。
≪試料Ｆ４の作製≫
試料Ｆ４としては、試料Ｆ１と同様に、基板１０２上に導電膜１０６、絶縁膜１０４、及び酸化物半導体膜１０８を形成した。
次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を形成した。当該絶縁膜としては、厚さが３０ｎｍの酸化窒化シリコン膜と、厚さが５０ｎｍの酸化窒化シリコン膜と、厚さが２０ｎｍの酸化窒化シリコン膜とを、ＰＥＣＶＤ装置を用いて真空中で連続して形成した。
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気の下、３５０℃で１時間の熱処理とした。
続いて、該絶縁膜上にマスクを形成し、当該マスクを用いて、該絶縁膜、及び絶縁膜１０４に開口部１４３を形成した。なお、開口部１４３の加工にはドライエッチング装置を用いた。
次に、該絶縁膜上に後に導電膜１１４となる導電膜を形成した。当該導電膜としては、厚さが５０ｎｍの窒化チタン膜と厚さが１００ｎｍの銅膜を、スパッタリング装置を用いて順次形成した。
次に、上記形成した導電膜を島状に加工することで、導電膜１１４を形成した。また、導電膜１１４を形成後、続けて、導電膜１１４の下側に接する絶縁膜を加工することで、絶縁膜１１０を形成した。
なお、導電膜１１４の加工には、ウェットエッチング法を用い、絶縁膜１１０の加工にはドライエッチング法を用いた。
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１４上から不純物元素の添加処理を行った。不純物元素の添加処理としては、ドーピング装置を用い、不純物元素としてはアルゴン及び窒素を用いた。
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１４上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さが１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さが３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはドライエッチング装置を用いた。
次に、絶縁膜１１８上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。なお、絶縁膜１２２としては、開口部１４１ａ、１４１ｂと重なる領域に開口部を設けた。
次に、絶縁膜１２２上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し、当該導電膜を島状に加工することで、導電膜１２０ｓ、１２０ｄを形成した。
導電膜１２０ｓ、１２０ｄとしては、厚さが１０ｎｍのチタン膜と、厚さが１００ｎｍの銅膜とを、スパッタリング装置を用いて真空中で連続して形成した。
以上の工程により、図５８（Ａ）（Ｂ）に示すトランジスタ１００Ｈに相当する試料Ｆ４を作製した。
なお、本実施例においては、トランジスタ１００Ｈに相当する試料Ｆ４として、チャネル幅Ｗを５０μｍとし、チャネル幅Ｌを１．５μｍ、２．０μｍ、３．０μｍ、及び６．０μｍとした。なお、各チャネル幅Ｌのトランジスタを、それぞれ２０個ずつ基板上に形成した。
≪試料Ｆ５の作製≫
試料Ｆ５としては、試料Ｆ３と導電膜１１４を形成する材料のみ異なり、それ以外の工程は試料Ｆ４と同様である。
試料Ｆ５の導電膜１１４となる導電膜としては、厚さが１０ｎｍのチタン膜と厚さが１００ｎｍの銅膜を、スパッタリング装置を用いて順次形成した。
なお、本実施例においては、トランジスタ１００Ｈに相当する試料Ｆ５として、チャネル幅Ｗを５０μｍとし、チャネル幅Ｌを１．５μｍ、２．０μｍ、３．０μｍ、及び６．０μｍとした。なお、各チャネル幅Ｌのトランジスタを、それぞれ２０個ずつ基板上に形成した。
＜トランジスタの電気特性評価＞
図５９乃至図６３に、本実施例で作製した試料Ｆ１乃至Ｆ５のドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性をそれぞれ示す。なお、図５９が試料Ｆ１の測定結果であり、図６０が試料Ｆ２の測定結果であり、図６１が試料Ｆ３の測定結果であり、図６２が試料Ｆ４の測定結果であり、図６３が試料Ｆ５の測定結果である。
また、図５９（Ａ）、図６０（Ａ）、図６１（Ａ）、図６２（Ａ）、及び図６３（Ａ）は、チャネル幅５０μｍ及びチャネル長１．５μｍサイズの特性であり、図５９（Ｂ）、図６０（Ｂ）、図６１（Ｂ）、図６２（Ｂ）、及び図６３（Ｂ）は、チャネル幅５０μｍ及びチャネル長２．０μｍサイズの特性であり、図５９（Ｃ）、図６０（Ｃ）、図６１（Ｃ）、図６２（Ｃ）、及び図６３（Ｃ）は、チャネル幅５０μｍ及びチャネル長３．０μｍサイズの特性であり、図５９（Ｄ）、図６０（Ｄ）、図６１（Ｄ）、図６２（Ｄ）、及び図６３（Ｄ）は、チャネル幅５０μｍ及びチャネル長６．０μｍサイズの特性である。また、図５９乃至図６３において、第１縦軸がＩｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、横軸がＶｇ（Ｖ）を、それぞれ表す。
なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、トランジスタの第１のゲート電極として機能する導電膜１０６に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極として機能する酸化物半導体膜１１２及び導電膜１１４に印加する電圧（Ｖｂｇ）ともいう）としては、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極として機能する導電膜１２０ｓに印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導電膜１２０ｄに印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、１Ｖまたは１０Ｖとした。
図５９乃至図６３に示すように、本実施例で作製した試料Ｆ１乃至試料Ｆ３は、チャネル長（Ｌ）の長さに起因せずに、良好な電気特性であることが示された。一方、試料４及び試料Ｆ５は、チャネル長が短い１．５μｍ及び２μｍでバラツキが大きく、しきい値電圧がマイナスとなる電気特性（ノーマリーオン特性ともいう）となる結果が得られた。したがって、第２のゲート電極として酸化物半導体膜１１２を有する本発明の一態様の構造が好ましいといえる。
＜ゲートＢＴ試験における信頼性評価について＞
次に、上記作製したチャネル幅５０μｍ及びチャネル長３．０μｍサイズの試料Ｆ１乃至Ｆ３の信頼性評価を行った。信頼性評価としては、ゲート電極にストレス電圧を印加する、ゲートＢＴ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）試験とした。なお、ゲートＢＴ試験としては、以下に示す４つの試験方法とした。
≪ＰＢＴＳ：Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を＋２０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも高い（プラス側に印加）。
≪ＮＢＴＳ：Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を−２０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも低い（マイナス側に印加）。
≪ＰＢＩＴＳ：Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を＋２０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をフォト環境（白色ＬＥＤにて約１００００Ｌｘ）で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも高い（プラス側に印加）。
≪ＮＢＩＴＳ：Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ≫
ゲート電圧（Ｖｇ）を−２０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をフォト環境（白色ＬＥＤにて約１００００Ｌｘ）で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも低い（マイナス側に印加）。
なお、ゲートＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ゲートＢＴ試験前後におけるトランジスタのしきい値電圧の変化量（ΔＶｔｈ）は、信頼性を調べるための重要な指標となる。ゲートＢＴ試験前後において、しきい値電圧の変化量（ΔＶｔｈ）が小さいほど信頼性が高い。
なお、ΔＶｔｈとは、しきい値電圧（Ｖｔｈ）の変化量を示しており、ストレス後のＶｔｈからストレス前のＶｔｈを差分した値である。
試料Ｆ１乃至試料Ｆ３のゲートＢＴ試験結果を図６４に示す。
図６４の結果より、試料Ｆ１乃至試料Ｆ３は各種ゲートＢＴ試験の変動が小さいことが分かった。
＜光照射時におけるトランジスタの電気特性評価＞
次に、上記作製したチャネル長３μｍ及びチャネル幅５０μｍサイズの試料Ｆ１乃至試料Ｆ３について、光照射時のトランジスタの電気特性を測定した。トランジスタの電気特性としては、ドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性とした。光照射は白色ＬＥＤにて約１００００Ｌｘで行った。
試料Ｆ１乃至試料Ｆ３のトランジスタの電気特性を図６５及び図６７に示す。図６５乃至図６７において、ソース電極（Ｖｓ）を０Ｖ（ｃｏｍｍ）とし、ドレイン電圧（Ｖｄ）を１Ｖ及び１０Ｖとし、ゲート電圧（Ｖｇ及びＶｂｇ）を−１５Ｖから＋１５Ｖまで０．２５Ｖ間隔で印加した結果を示している。また、図６５乃至図６７において、縦軸がドレイン電流（Ｉｄ）を、横軸がゲート電圧（Ｖｇ）を、それぞれ表している。また、図６５は試料Ｆ１の測定結果であり、図６６は試料Ｆ２の測定結果であり、図６７は試料Ｆ３の測定結果である。また、図６５（Ａ）、図６６（Ａ）、及び図６７（Ａ）に光照射時のトランジスタの電気特性を、図６５（Ｂ）、図６６（Ｂ）、及び図６７（Ｂ）に光照射しないときのトランジスタの電気特性を、それぞれ示す。
図６７に示すように、試料Ｆ３の光照射時におけるトランジスタの電気特性は、しきい値電圧がマイナスとなる電気特性（ノーマリーオン特性ともいう）となる結果が得られた。一方、図６５及び図６６に示すように、試料Ｆ１及びＦ２においては光照射時においてもトランジスタの電気特性は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう）となる結果が得られた。すなわち、第２のゲート電極として、酸化物半導体膜１１２及び導電膜１１４を有する本発明の一態様の構成が好ましい。
以上のように、本発明の一態様のトランジスタは、光照射時においても電気特性の変動が小さく、消費電力が小さいトランジスタである。
以上、本実施例に示す構成は、他の実施の形態、または他の実施例に示す構成と適宜組み合わせて用いることができる。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｆ トランジスタ
１００Ｇ トランジスタ
１００Ｈ トランジスタ
１０２ 基板
１０４ 絶縁膜
１０４＿１ 絶縁膜
１０４＿２ 絶縁膜
１０４＿３ 絶縁膜
１０４＿４ 絶縁膜
１０６ 導電膜
１０７ 酸化物半導体膜
１０８ 酸化物半導体膜
１０８＿１ 酸化物半導体膜
１０８＿２ 酸化物半導体膜
１０８＿３ 酸化物半導体膜
１０８ｄ ドレイン領域
１０８ｆ 領域
１０８ｉ チャネル領域
１０８ｓ ソース領域
１１０ 絶縁膜
１１０＿０ 絶縁膜
１１２ 酸化物半導体膜
１１２＿０ 酸化物半導体膜
１１４ 導電膜
１１４＿０ 導電膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 導電膜
１２０ｄ 導電膜
１２０ｓ 導電膜
１２２ 絶縁膜
１４０ マスク
１４１ａ 開口部
１４１ｂ 開口部
１４１ｄ 開口部
１４１ｓ 開口部
１４３ 開口部
１４５ 不純物元素
１４７ 中空領域
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６６４ 電極
６６５ 電極
６６７ 電極
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８４ 導電膜
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

Claims (4)

  1. 第１の導電膜と、
    前記第１の導電膜上の第１の絶縁膜と、
    前記第１の絶縁膜上に位置し、前記第１の導電膜と重なる領域を有する半導体膜と、
    前記半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上に位置し、前記半導体膜と重なる領域を有するゲート電極と、
    前記ゲート電極上に位置し、窒化シリコンを有する第３の絶縁膜と、
    前記第３の絶縁膜上に位置し、酸化シリコンを有する第４の絶縁膜と、
    前記第４の絶縁膜上に位置し、有機材料を有する第５の絶縁膜と、
    前記第５の絶縁膜上に位置し、ソース電極又はドレイン電極としての機能を有する第２の導電膜と、を有し、
    前記第３の絶縁膜及び前記第４の絶縁膜は、第１の開口部を有し、
    前記第５の絶縁膜は、前記第１の開口部と重なる第２の開口部を有し、
    前記第２の導電膜は、前記第１の開口部及び前記第２の開口部と重なる領域において、前記半導体膜の上面と接する領域を有する半導体装置。
  2. 第１の導電膜と、
    前記第１の導電膜上の第１の絶縁膜と、
    前記第１の絶縁膜上に位置し、前記第１の導電膜と重なる領域を有する半導体膜と、
    前記半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上に位置し、前記半導体膜と重なる領域を有するゲート電極と、
    前記ゲート電極上に位置し、窒化シリコンを有する第３の絶縁膜と、
    前記第３の絶縁膜上に位置し、酸化シリコンを有する第４の絶縁膜と、
    前記第４の絶縁膜上に位置し、有機材料を有する第５の絶縁膜と、
    前記第５の絶縁膜上に位置し、ソース電極又はドレイン電極としての機能を有する第２の導電膜と、を有し、
    前記第３の絶縁膜及び前記第４の絶縁膜は、第１の開口部を有し、
    前記第５の絶縁膜は、前記第１の開口部と重なる第２の開口部を有し、
    前記第２の導電膜は、前記第１の開口部及び前記第２の開口部と重なる領域において、前記半導体膜の上面と接する領域を有し、
    前記第５の絶縁膜は、平坦化絶縁膜としての機能を有する半導体装置。
  3. 第１の導電膜と、
    前記第１の導電膜上の第１の絶縁膜と、
    前記第１の絶縁膜上に位置し、前記第１の導電膜と重なる領域を有する半導体膜と、
    前記半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上に位置し、前記半導体膜と重なる領域を有するゲート電極と、
    前記ゲート電極上に位置し、窒化シリコンを有する第３の絶縁膜と、
    前記第３の絶縁膜上に位置し、酸化シリコンを有する第４の絶縁膜と、
    前記第４の絶縁膜上に位置し、有機材料を有する第５の絶縁膜と、
    前記第５の絶縁膜上に位置し、ソース電極又はドレイン電極としての機能を有する第２の導電膜と、を有し、
    前記第３の絶縁膜及び前記第４の絶縁膜は、第１の開口部を有し、
    前記第５の絶縁膜は、前記第１の開口部と重なる第２の開口部を有し、
    前記第２の導電膜は、前記第１の開口部及び前記第２の開口部と重なる領域において、前記半導体膜の上面と接する領域を有し、
    前記第２の開口部の径は、前記第１の開口部の径よりも大きい半導体装置。
  4. 第１の導電膜と、
    前記第１の導電膜上の第１の絶縁膜と、
    前記第１の絶縁膜上に位置し、前記第１の導電膜と重なる領域を有する半導体膜と、
    前記半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上に位置し、前記半導体膜と重なる領域を有するゲート電極と、
    前記ゲート電極上に位置し、窒化シリコンを有する第３の絶縁膜と、
    前記第３の絶縁膜上に位置し、酸化シリコンを有する第４の絶縁膜と、
    前記第４の絶縁膜上に位置し、有機材料を有する第５の絶縁膜と、
    前記第５の絶縁膜上に位置し、ソース電極又はドレイン電極としての機能を有する第２の導電膜と、を有し、
    前記第３の絶縁膜及び前記第４の絶縁膜は、第１の開口部を有し、
    前記第５の絶縁膜は、前記第１の開口部と重なる第２の開口部を有し、
    前記第２の導電膜は、前記第１の開口部及び前記第２の開口部と重なる領域において、前記半導体膜の上面と接する領域を有し、
    前記第２の開口部の径は、前記第１の開口部の径よりも大きく、
    前記第５の絶縁膜は、平坦化絶縁膜としての機能を有する半導体装置。
JP2020142389A 2015-11-20 2020-08-26 半導体装置 Withdrawn JP2020194977A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022165318A JP7599462B2 (ja) 2015-11-20 2022-10-14 液晶表示装置
JP2024210038A JP7771337B2 (ja) 2015-11-20 2024-12-03 液晶表示装置
JP2025186242A JP2026015365A (ja) 2015-11-20 2025-11-05 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015227617 2015-11-20
JP2015227617 2015-11-20
JP2015237207 2015-12-04
JP2015237207 2015-12-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017551393A Division JPWO2017085591A1 (ja) 2015-11-20 2016-11-09 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022165318A Division JP7599462B2 (ja) 2015-11-20 2022-10-14 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2020194977A true JP2020194977A (ja) 2020-12-03

Family

ID=58718458

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2017551393A Withdrawn JPWO2017085591A1 (ja) 2015-11-20 2016-11-09 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
JP2020142389A Withdrawn JP2020194977A (ja) 2015-11-20 2020-08-26 半導体装置
JP2022165318A Active JP7599462B2 (ja) 2015-11-20 2022-10-14 液晶表示装置
JP2024210038A Active JP7771337B2 (ja) 2015-11-20 2024-12-03 液晶表示装置
JP2025186242A Pending JP2026015365A (ja) 2015-11-20 2025-11-05 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017551393A Withdrawn JPWO2017085591A1 (ja) 2015-11-20 2016-11-09 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2022165318A Active JP7599462B2 (ja) 2015-11-20 2022-10-14 液晶表示装置
JP2024210038A Active JP7771337B2 (ja) 2015-11-20 2024-12-03 液晶表示装置
JP2025186242A Pending JP2026015365A (ja) 2015-11-20 2025-11-05 半導体装置

Country Status (5)

Country Link
US (4) US11329166B2 (ja)
JP (5) JPWO2017085591A1 (ja)
KR (3) KR102792931B1 (ja)
CN (2) CN116154003A (ja)
WO (1) WO2017085591A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068903A (zh) * 2017-04-07 2017-08-18 惠科股份有限公司 一种显示面板和显示装置
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN107623042A (zh) * 2017-09-21 2018-01-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法
JP7194122B2 (ja) * 2018-01-05 2022-12-21 株式会社半導体エネルギー研究所 半導体装置
JP7245788B2 (ja) 2018-02-01 2023-03-24 株式会社半導体エネルギー研究所 表示装置
US11482626B2 (en) * 2018-03-29 2022-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11552111B2 (en) 2018-04-20 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPWO2020012276A1 (ja) * 2018-07-09 2021-08-12 株式会社半導体エネルギー研究所 半導体装置
WO2020089726A1 (ja) * 2018-11-02 2020-05-07 株式会社半導体エネルギー研究所 半導体装置
JPWO2020089762A1 (ja) * 2018-11-02 2020-05-07
KR102655208B1 (ko) * 2018-12-21 2024-04-04 엘지디스플레이 주식회사 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102551581B1 (ko) * 2018-12-26 2023-07-04 엘지디스플레이 주식회사 이종의 절연막을 포함하는 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN110085678A (zh) * 2019-04-18 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板和薄膜晶体管的制作方法
KR102658007B1 (ko) * 2019-07-30 2024-04-17 삼성디스플레이 주식회사 표시패널, 이에 포함되는 박막 트랜지스터, 및 이의 제조 방법
CN110880518B (zh) 2019-11-28 2021-07-13 云谷（固安）科技有限公司 一种阵列基板及其制备方法和显示面板
KR102711918B1 (ko) * 2019-12-27 2024-09-27 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP7444436B2 (ja) * 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
US11631704B2 (en) 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
US11450686B2 (en) 2020-06-29 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. High density 3D FERAM
KR102819101B1 (ko) 2020-12-01 2025-06-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US11581340B2 (en) 2020-12-15 2023-02-14 Sharp Kabushiki Kaisha Active matrix substrate
JP7796046B2 (ja) * 2020-12-15 2026-01-08 株式会社半導体エネルギー研究所 半導体装置
US20240213335A1 (en) * 2021-05-13 2024-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and manufacturing method of the semiconductor device
JP2022178523A (ja) 2021-05-20 2022-12-02 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
JP2023038651A (ja) 2021-09-07 2023-03-17 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
CN114122014A (zh) * 2021-11-12 2022-03-01 惠州华星光电显示有限公司 阵列基板及其制备方法、显示面板
CN116300243A (zh) * 2023-04-21 2023-06-23 上海天马微电子有限公司 液晶光栅和全息三维显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219453A (ja) * 1995-11-27 1997-08-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10335672A (ja) * 1997-05-30 1998-12-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP2004046110A (ja) * 2002-05-13 2004-02-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2007293155A (ja) * 2006-04-27 2007-11-08 Epson Imaging Devices Corp 液晶表示装置
JP2008277804A (ja) * 2007-04-04 2008-11-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009036947A (ja) * 2007-08-01 2009-02-19 Seiko Epson Corp 液晶装置の製造方法、および液晶装置
JP2012028761A (ja) * 2010-06-25 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013062499A (ja) * 2011-08-23 2013-04-04 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2015135961A (ja) * 2013-12-19 2015-07-27 株式会社半導体エネルギー研究所 半導体装置
JP2015144265A (ja) * 2013-12-27 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JP2015188079A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146118A (ja) 1995-11-27 1997-06-06 Sanyo Electric Co Ltd 半導体装置及び液晶表示装置
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6310363B1 (en) 1998-05-15 2001-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors with N and P impurities in the source and drain regions
JPH1197660A (ja) 1997-09-19 1999-04-09 Semiconductor Energy Lab Co Ltd イメージセンサおよびそれを用いた装置
JP4115654B2 (ja) 1999-04-30 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4731718B2 (ja) * 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
JPWO2002095834A1 (ja) * 2001-05-18 2004-09-09 三洋電機株式会社 薄膜トランジスタ及びアクティブマトリクス型表示装置及びそれらの製造方法
JP5046445B2 (ja) 2001-07-31 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003152086A (ja) * 2001-11-15 2003-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP4409196B2 (ja) 2002-04-09 2010-02-03 株式会社半導体エネルギー研究所 半導体装置及びそれを用いた表示装置、並びに半導体装置の作製方法
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5248846B2 (ja) 2007-07-23 2013-07-31 シャープ株式会社 加湿装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
KR101872927B1 (ko) 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8941113B2 (en) 2012-03-30 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and manufacturing method of semiconductor element
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP6433757B2 (ja) 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN107683531B (zh) 2015-05-22 2022-04-29 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219453A (ja) * 1995-11-27 1997-08-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10335672A (ja) * 1997-05-30 1998-12-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP2004046110A (ja) * 2002-05-13 2004-02-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2007293155A (ja) * 2006-04-27 2007-11-08 Epson Imaging Devices Corp 液晶表示装置
JP2008277804A (ja) * 2007-04-04 2008-11-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009036947A (ja) * 2007-08-01 2009-02-19 Seiko Epson Corp 液晶装置の製造方法、および液晶装置
JP2012028761A (ja) * 2010-06-25 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013062499A (ja) * 2011-08-23 2013-04-04 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2015135961A (ja) * 2013-12-19 2015-07-27 株式会社半導体エネルギー研究所 半導体装置
JP2015144265A (ja) * 2013-12-27 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JP2015188079A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
KR102792931B1 (ko) 2025-04-07
JPWO2017085591A1 (ja) 2018-09-06
KR20240158375A (ko) 2024-11-04
US20240266443A1 (en) 2024-08-08
US11329166B2 (en) 2022-05-10
JP2025026492A (ja) 2025-02-21
JP2022186808A (ja) 2022-12-15
JP7771337B2 (ja) 2025-11-17
JP2026015365A (ja) 2026-01-29
KR20250050134A (ko) 2025-04-14
CN108292683A (zh) 2018-07-17
KR20180084819A (ko) 2018-07-25
US20220149205A1 (en) 2022-05-12
US20210005754A1 (en) 2021-01-07
WO2017085591A1 (ja) 2017-05-26
US11942554B2 (en) 2024-03-26
US20180350994A1 (en) 2018-12-06
JP7599462B2 (ja) 2024-12-13
CN116154003A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
JP7599462B2 (ja) 液晶表示装置
JP6999758B2 (ja) 半導体装置
JP6803682B2 (ja) 半導体装置の作製方法
US12170337B2 (en) Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
JP6851166B2 (ja) 半導体装置の作製方法
JP2022031732A (ja) 半導体装置、表示装置、表示モジュール、及び電子機器
JP7066324B2 (ja) 表示装置、表示モジュール、および電子機器
JP6867792B2 (ja) 半導体装置、表示装置、表示モジュール、及び電子機器
JP2022008388A (ja) 半導体装置の作製方法
JP6942845B2 (ja) 半導体装置
JP6942486B2 (ja) 半導体装置および表示装置
JP2017005064A (ja) 半導体装置、該半導体装置を有する表示装置
JP7026717B2 (ja) 半導体装置
WO2017122110A1 (ja) 表示装置、表示モジュール、および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220719

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20221017