JP2021069165A - 絶縁型ｄｃｄｃコンバータ - Google Patents

Abstract

【課題】より高効率な絶縁型ＤＣＤＣコンバータを提供する。【解決手段】絶縁型ＤＣＤＣコンバータ１００は第１導電路１と第２導電路２との間の電圧値を検出する第１電圧検出部４０Ａと、インダクタ１３の電流値を検出する第１電流検出部４０Ｃとを備えている。絶縁型ＤＣＤＣコンバータ１００は、第１導電路１と第２導電路２との間に第１スイッチ素子２０Ａと第２スイッチ素子２０Ｂとが直列に接続されて第１アームＡ１が構成され、第１導電路１と第２導電路２との間に第３スイッチ素子２０Ｃと第４スイッチ素子２０Ｄとが直列に接続されて第２アームＡ２が構成される。制御部４０は、第１アームＡ１を進相とし第２アームＡ２を遅相とする第１動作と、第２アームＡ２を進相とし第１アームＡ１を遅相とする第２動作とを切り替える制御を行い、電流値が所定の閾値未満のとき、第１アームＡ１を遅相として動作させ、第２アームＡ２を進相として動作させる。【選択図】図１

Description

本開示は、絶縁型ＤＣＤＣコンバータに関するものである。

高圧用の絶縁型ＤＣＤＣコンバータに用いられる１つの回路の形態としてフルブリッジ回路がある。フルブリッジ回路は２つのアームで構成されている。各アームの内、先にターンオン及びターンオフするアームを進相、遅れてターンオン及びターンオフするアームを遅相と呼ぶ。一般的に遅相側のアームのほうが進相側のアームよりもアームを構成する素子における損失が大きく、アーム間での損失にアンバランスが発生する。特許文献１では、進相用のアーム、及び遅相用のアームの各々を駆動するために用いる２種類のＰＷＭ信号を独立して用意しておき、特定の周期毎に切り替えることで各アームの進相、遅相の動作を切り替えて各アームを構成する素子における損失をバランスさせている。

欧州特許公報第１９９８４３２号

このようなフルブリッジ回路では２次側で生じるサージに起因する電流が１次側に流れる場合がある。したがって、絶縁型ＤＣＤＣコンバータには、サージに起因して１次側に流れる電流（以下、サージ電流ともいう）から各アームを構成する素子を保護する保護回路を組み込むことが好ましい。例えば、保護回路の一例として、１つのインダクタと２つのダイオードとで構成された回路をフルブリッジ回路に接続する方法がある。

このような構成のものでは、保護回路（クランプ回路）を進相に接続する構成と遅相側に接続する構成とが考えられる。本発明者らはどちらが望ましいかは動作状態によって変わり得ることに着目するに至った。

そこで、本開示ではより高効率な絶縁型ＤＣＤＣコンバータを提供する。

１つ目の開示の絶縁型ＤＣＤＣコンバータは、
一次側コイル及び二次側コイルを有するトランスと、
第１スイッチ素子と第２スイッチ素子と第３スイッチ素子と第４スイッチ素子とを備えるフルブリッジ型のスイッチング回路と、
第１ダイオードと第２ダイオードとを有する保護回路と、
前記スイッチング回路の動作を制御する制御部と、
インダクタと、
前記二次側コイルに接続される出力回路と、
を備え、
第１導電路と第２導電路との間に前記第１スイッチ素子と前記第２スイッチ素子とが直列に接続されて第１アームが構成され、
前記第１導電路と前記第２導電路との間に前記第３スイッチ素子と前記第４スイッチ素子とが直列に接続されて第２アームが構成され、
前記インダクタの一端が、前記第１スイッチ素子と前記第２スイッチ素子との間の第１接続点に電気的に接続され、
前記インダクタの他端が、前記一次側コイルの一端と前記第１ダイオードのアノードと前記第２ダイオードのカソードとに電気的に接続され、
前記第３スイッチ素子と前記第４スイッチ素子との間の第２接続点に前記一次側コイルの他端が電気的に接続され、
前記第１ダイオードのカソードが前記第１導電路に電気的に接続され、
前記第２ダイオードのアノードが前記第２導電路に電気的に接続された位相シフト方式の絶縁型ＤＣＤＣコンバータであって、
前記出力回路に流れる電流の電流値を検出する電流検出部と、を備え、
前記制御部は、前記第１アームを進相とし前記第２アームを遅相とする第１動作と、前記第２アームを進相とし前記第１アームを遅相とする第２動作とを切り替える制御を行い、前記電流検出部が検出した前記電流値に基づき、少なくとも前記電流値が所定の閾値未満のとき、前記第１アームと前記第２アームとに前記第２動作をさせる。

２つ目の開示の絶縁型ＤＣＤＣコンバータは、
一次側コイル及び二次側コイルを有するトランスと、
第１スイッチ素子と第２スイッチ素子と第３スイッチ素子と第４スイッチ素子とを備えるフルブリッジ型のスイッチング回路と、
第１ダイオードと第２ダイオードとを有する保護回路と、
前記スイッチング回路の動作を制御する制御部と、
インダクタと、
前記二次側コイルに接続される出力回路と、
を備え、
第１導電路と第２導電路との間に前記第１スイッチ素子と前記第２スイッチ素子とが直列に接続されて第１アームが構成され、
前記第１導電路と前記第２導電路との間に前記第３スイッチ素子と前記第４スイッチ素子とが直列に接続されて第２アームが構成され、
前記インダクタの一端が、前記第１スイッチ素子と前記第２スイッチ素子との間の第１接続点に電気的に接続され、
前記インダクタの他端が、前記一次側コイルの一端と前記第１ダイオードのアノードと前記第２ダイオードのカソードとに電気的に接続され、
前記第３スイッチ素子と前記第４スイッチ素子との間の第２接続点に前記一次側コイルの他端が電気的に接続され、
前記第１ダイオードのカソードが前記第１導電路に電気的に接続され、
前記第２ダイオードのアノードが前記第２導電路に電気的に接続された位相シフト方式の絶縁型ＤＣＤＣコンバータであって、
前記出力回路に流れる電流の電流値を検出する電流検出部と、を備え、
前記制御部は、前記第１アームを進相とし前記第２アームを遅相とする第１動作と、前記第２アームを進相とし前記第１アームを遅相とする第２動作とを切り替える制御を行い、前記電流検出部が検出した前記電流値に基づき、少なくとも前記電流値が所定の閾値より大きいとき、前記第１アームと前記第２アームとに前記第１動作をさせる。

これらの開示によれば、より高効率な絶縁型ＤＣＤＣコンバータを実現することができる。

図１は、実施形態１の絶縁型ＤＣＤＣコンバータを示す回路図である。 図２は、実施形態１の絶縁型ＤＣＤＣコンバータにおいて、第１スイッチ素子、第２スイッチ素子、第３スイッチ素子、及び第４スイッチ素子のそれぞれをオンとオフとに切り替えるタイミングを示すタイミングチャートである。 図３は、図２における時間Ｔ２の第１スイッチ素子、第２スイッチ素子のタイミングチャートの拡大図を上側に示し、時間Ｔ２における第２スイッチ素子のドレインとソースとの間に印加される電圧の変化を示すグラフを下側に示す。 図４は、実施形態１の絶縁型ＤＣＤＣコンバータにおいて、第１スイッチ素子及び第４スイッチ素子がオン状態のときのトランスの一次側、二次側に流れる電流の経路を示す回路図である。 図５は、実施形態１の絶縁型ＤＣＤＣコンバータにおいて、第１アームが遅相側アーム、第２アームが進相側アームとして動作した状態において、第１スイッチ素子、第３スイッチ素子がオン状態のときのトランスの一次側に流れる電流の経路を示す回路図である。 図６は、実施形態１の絶縁型ＤＣＤＣコンバータにおいて、第２スイッチ素子及び第３スイッチ素子がオン状態のときのトランスの一次側、二次側に流れる電流の経路を示す回路図である。 図７は、実施形態１の絶縁型ＤＣＤＣコンバータにおいて、第１アームが遅相側アーム、第２アームが進相側アームとして動作した状態において、第２スイッチ素子、第４スイッチ素子がオン状態のときのトランスの一次側に流れる電流の経路を示す回路図である。 図８は、実施形態１の絶縁型ＤＣＤＣコンバータにおいて、第１アームが進相側アーム、第２アームが遅相側アームとして動作した状態において、第２スイッチ素子、第４スイッチ素子がオン状態のときのトランスの一次側に流れる電流の経路を示す回路図である。 図９は、実施形態１の絶縁型ＤＣＤＣコンバータにおいて、第１アームが進相側アーム、第２アームが遅相側アームとして動作した状態において、第１スイッチ素子、第３スイッチ素子がオン状態のときのトランスの一次側に流れる電流の経路を示す回路図である。 図１０は、実施形態１の絶縁型ＤＣＤＣコンバータにおいて、第１スイッチ素子、第２スイッチ素子、第３スイッチ素子、及び第４スイッチ素子のそれぞれをオンとオフとに切り替えるタイミングを示すタイミングチャートである。詳しくは、所定の時刻において、第１アームを遅相側アームとし、第２アームを進相側アームとして動作した状態から、第１アームを進相側アームとし、第２アームを遅相側アームとして動作した状態に切り替えた状態を示すタイミングチャートである。 図１１は、インダクタを進相側のアームに接続したとき及び遅相側のアームに接続したときの各々で出力電流を変化させた場合における効率を示す実験結果の一例である。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。
（１）１つ目の開示の絶縁型ＤＣＤＣコンバータは、トランス、スイッチング回路、保護回路、制御部、インダクタ、及び出力回路を備えている。トランスは一次側コイル及び二次側コイルを有する。スイッチング回路は第１スイッチ素子と第２スイッチ素子と第３スイッチ素子と第４スイッチ素子とを備えるフルブリッジ型である。保護回路は第１ダイオードと第２ダイオードとを有する。制御部は前記スイッチング回路の動作を制御する。出力回路は二次側コイルに接続される。第１導電路と第２導電路との間に第１スイッチ素子と前記第２スイッチ素子とが直列に接続されて第１アームが構成されている。第１導電路と第２導電路との間に第３スイッチ素子と第４スイッチ素子とが直列に接続されて第２アームが構成されている。インダクタの一端が第１スイッチ素子と第２スイッチ素子との間の第１接続点に電気的に接続されている。インダクタの他端が一次側コイルの一端と第１ダイオードのアノードと第２ダイオードのカソードとに電気的に接続されている。第３スイッチ素子と第４スイッチ素子との間の第２接続点に一次側コイルの他端が電気的に接続されている。第１ダイオードのカソードが第１導電路に電気的に接続されている。１つ目の開示の絶縁型ＤＣＤＣコンバータは第２ダイオードのアノードが第２導電路に電気的に接続された位相シフト方式の絶縁型ＤＣＤＣコンバータである。１つ目の開示の絶縁型ＤＣＤＣコンバータは出力回路に流れる電流の電流値を検出する電流検出部を備えている。制御部は、第１アームを進相とし第２アームを遅相とする第１動作と、第２アームを進相とし第１アームを遅相とする第２動作とを切り替える制御を行う。制御部は、電流検出部が検出した電流値に基づき、少なくとも電流値が所定の閾値未満のとき、第１アームと第２アームとに第２動作をさせる。

このため、この絶縁型ＤＣＤＣコンバータはトランスの二次側コイルで発生するリカバリーサージを保護回路によって吸収することができる。これと共に、この絶縁型ＤＣＤＣコンバータは電流検出部で検出した電流値が所定の閾値未満である（すなわち、負荷に流れる電流が比較的小さいと想定される）とき、遅相として動作する第１アームにインダクタを介して電流を供給することになる。このとき、第１ダイオード及び第２ダイオードに電流が流れることによってインダクタに流れる電流の大きさが維持し易くなるため、遅相として動作する第１アームのターンオン損失を低減する効果が大きくなる。これにより第１アームのＺＶＳ（Zero Voltage Switching）を実現し易くなるため、効率を高くすることができる。この場合、第１ダイオード及び第２ダイオードに電流が流れることによって導通損が生じることになるが、この導通損以上に第１アームのターンオン損失を低減する利点が大きい。

本開示において、「電気的に接続される」とは、接続対象の両方の電位が等しくなるように互いに導通した状態（電流を流せる状態）で接続される構成であることが望ましい。ただし、この構成に限定されない。例えば、「電気的に接続される」とは、両接続対象の間に電気部品が介在しつつ両接続対象が導通し得る状態で接続された構成であってもよい。

（２）２つ目の開示の絶縁型ＤＣＤＣコンバータは、トランス、スイッチング回路、保護回路、制御部、インダクタ、及び出力回路を備えている。トランスは一次側コイル及び二次側コイルを有する。スイッチング回路は第１スイッチ素子と第２スイッチ素子と第３スイッチ素子と第４スイッチ素子とを備えるフルブリッジ型である。保護回路は第１ダイオードと第２ダイオードとを有する。制御部は前記スイッチング回路の動作を制御する。出力回路は二次側コイルに接続される。第１導電路と第２導電路との間に第１スイッチ素子と前記第２スイッチ素子とが直列に接続されて第１アームが構成されている。第１導電路と第２導電路との間に第３スイッチ素子と第４スイッチ素子とが直列に接続されて第２アームが構成されている。インダクタの一端が第１スイッチ素子と第２スイッチ素子との間の第１接続点に電気的に接続されている。インダクタの他端が一次側コイルの一端と第１ダイオードのアノードと第２ダイオードのカソードとに電気的に接続されている。第３スイッチ素子と第４スイッチ素子との間の第２接続点に一次側コイルの他端が電気的に接続されている。第１ダイオードのカソードが第１導電路に電気的に接続されている。１つ目の開示の絶縁型ＤＣＤＣコンバータは第２ダイオードのアノードが第２導電路に電気的に接続された位相シフト方式の絶縁型ＤＣＤＣコンバータである。１つ目の開示の絶縁型ＤＣＤＣコンバータは出力回路に流れる電流の電流値を検出する電流検出部を備えている。制御部は、第１アームを進相とし第２アームを遅相とする第１動作と、第２アームを進相とし第１アームを遅相とする第２動作とを切り替える制御を行う。制御部は、電流検出部が検出した電流値に基づき、少なくとも電流値が所定の閾値より大きいとき、第１アームと第２アームとに第１動作をさせる。

このため、この絶縁型ＤＣＤＣコンバータはトランスの二次側コイルで発生するリカバリーサージを保護回路によって吸収することができる。これと共に、この絶縁型ＤＣＤＣコンバータは電流検出部で検出した電流値が所定の閾値より大きい（すなわち、負荷に流れる電流が比較的大きいと想定される）とき、インダクタに流れる電流が大きくなるため、遅相として動作する第２アームにおけるＺＶＳを実現できるだけのエネルギーをインダクタが蓄えることができる。さらに、インダクタが接続される第１アームを進相として動作させることによって、還流期間中に第１ダイオードと第２ダイオードとに電流が流れないようにすることができる。したがって、第１ダイオードと第２ダイオードとに電流が流れる際に生じる導通損が生じないため、効率を高くすることができる。

（３）１つ目の開示の絶縁型ＤＣＤＣコンバータの制御部は、電流検出部が検出した電流値に基づき、電流値が閾値より大きいとき、第１アームと第２アームとに第１動作をさせ得る。
この構成によれば、電流値が所定の閾値未満であるとき及び大きいときの両方で効率を高くすることができる。

（４）１つ目及び２つ目の開示の絶縁型ＤＣＤＣコンバータの閾値は、第１アームと第２アームとに第１動作をさせた場合と、第１アームと第２アームとに第２動作をさせた場合とで、入力電力に対する出力電力の割合である効率が同じになる場合の出力電流値に基づく値であり得る。
この構成によれば、このような閾値を用いることによって、閾値未満の領域と大きい領域の両方で効率が高くなるように第１アームと第２アームとの動作を適切に切り替えることができる。
［本開示の実施形態の詳細］

＜実施形態１＞
〔絶縁型ＤＣＤＣコンバータの概要〕

実施形態１の絶縁型ＤＣＤＣコンバータ１００（以下、単にコンバータ１００ともいう）は、ハイブリッド自動車又は電気自動車（ＥＶ（Electric Vehicle））などの車両における電動駆動装置（モータ等）を駆動するための電力を出力する電源として用いられる。コンバータ１００は第１導電路１と第２導電路２との間に与えられる入力電圧Ｖinを変圧して出力電圧Ｖoutを生成し、これを第３導電路３と第４導電路４との間に印加する。コンバータ１００は、図１に示すように、トランス１０、第１導電路１とトランス１０との間に設けられたスイッチング回路２０、トランス１０と第３導電路３との間に接続された出力回路３０、及びスイッチング回路２０の動作を制御する制御部４０を備えている。実使用時においては、第１導電路１と第２導電路２との間には直流電源（図示せず）が接続され、第３導電路３と第４導電路４との間には負荷６が接続される。また、第１導電路１と第２導電路２との間には入力電圧Ｖinを安定化させるための入力コンデンサ７が接続されている。

トランス１０は、一次側コイル１１及び二次側コイル１２Ａ，１２Ｂを備えている。一次側コイル１１の巻き数はＮ１である。二次側コイル１２Ａ，１２Ｂの巻き数は共にＮ２である。二次側コイル１２Ａ，１２Ｂは第３接続点Ｐ３において互いに電気的に直列に接続されている。トランス１０の巻数比ＮはＮ２／Ｎ１で表される。

スイッチング回路２０は、第１導電路１と第２導電路２とに与えられる直流電圧である入力電圧Ｖinを交流に変換し、トランス１０の一次側コイル１１に供給する。スイッチング回路２０は第１スイッチ素子２０Ａ、第２スイッチ素子２０Ｂ、第３スイッチ素子２０Ｃ、及び第４スイッチ素子２０Ｄ（以下、スイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄともいう）がフルブリッジ接続された構成を有する。

スイッチング回路２０は、スイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ、第１ダイオード２０Ｅ、第２ダイオード２０Ｆ、及びインダクタ１３を有している。スイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄには、公知である種々のスイッチ素子を用いることができるが、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いることが好ましい。

スイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄのそれぞれには寄生成分である寄生ダイオード２０Ｇ，２０Ｈ，２０Ｊ，２０Ｋが設けられた構成とされている。具体的には、スイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄのそれぞれにおいて、各寄生ダイオード２０Ｇ，２０Ｈ，２０Ｊ，２０Ｋのカソードはドレイン側、アノードがソース側に電気的に接続される構成とされている。なお、寄生ダイオード２０Ｇ，２０Ｈ，２０Ｊ，２０Ｋに加えて、ダイオードを別個の素子として付加してもよい。

スイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄのそれぞれには寄生成分である寄生コンデンサが電気的に並列に接続されている（図示せず。）。具体的には、スイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄのそれぞれのドレインに各寄生コンデンサの一方の端子が電気的に接続され、ソースに各寄生コンデンサの他方の端子が電気的に接続されている。なお、寄生コンデンサに加えて、コンデンサを別個の素子として付加してもよい。

第１スイッチ素子２０Ａ及び第２スイッチ素子２０Ｂは、スイッチング回路２０に入力電圧を入力する第１導電路１と第２導電路２との間に直列に接続され、互いが第１接続点Ｐ１において電気的に接続している。第３スイッチ素子２０Ｃ及び第４スイッチ素子２０Ｄは、第１導電路１と第２導電路２との間に直列に接続され、互いが第２接続点Ｐ２において電気的に接続している。スイッチング回路２０は第１スイッチ素子２０Ａ及び第２スイッチ素子２０Ｂによって第１アームＡ１が構成され、第３スイッチ素子２０Ｃ及び第４スイッチ素子２０Ｄによって第２アームＡ２が構成されている。

第１ダイオード２０Ｅのカソードは第１導電路１（高電位側の導電路）に電気的に接続され、第２ダイオード２０Ｆのアノード端子は第２導電路２（低電位側の導電路）に電気的に接続されている。第１ダイオード２０Ｅのアノード端子と第２ダイオード２０Ｆのカソード端子とが電気的に接続している。第１ダイオード２０Ｅ及び第２ダイオード２０Ｆはインダクタ１３と共に、トランス１０の二次側の第５スイッチ素子３０Ａ、及び第６スイッチ素子３０Ｂに発生するサージに起因してトランス１０の１次側に流れる電流（以下、サージ電流ともいう）を吸収する保護回路２１を構成している。

インダクタ１３の一端は第１接続点Ｐ１に電気的に接続されている。インダクタ１３の他端は、第１ダイオード２０Ｅのアノード端子、第２ダイオード２０Ｆのカソード端子、及びトランス１０の一次側コイル１１の一端に電気的に接続されている。第２接続点Ｐ２は一次側コイル１１の他端に電気的に接続されている。インダクタ１３はスイッチング回路２０において発生するスイッチングロスを低減するために寄生コンデンサとＬＣ共振させる目的で設けられている。インダクタ１３のインダクタンスの値はトランス１０の漏れインダクタンス（図示せず）よりも十分大きい値としておくことが好ましい。

出力回路３０は、トランス１０の二次側コイル１２Ａ，１２Ｂに現れる交流電圧を整流・平滑して直流電圧である出力電圧Ｖoutを生成し、この出力電圧Ｖoutを第３導電路３と第４導電路４との間に印加する。出力回路３０は第５スイッチ素子３０Ａ、第６スイッチ素子３０Ｂ、整流出力経路３０Ｃ、チョークコイル３３、及び出力コンデンサ３４を備えている。第５スイッチ素子３０Ａはトランス１０の二次側コイル１２Ａの一端とグラウンド経路Ｇとの間に接続されている。第６スイッチ素子３０Ｂはトランス１０の二次側コイル１２Ｂの一端とグラウンド経路Ｇとの間に接続されている。

整流出力経路３０Ｃの一端は二次側コイル１２Ａの他端と二次側コイル１２Ｂの他端とが電気的に接続する第３接続点Ｐ３に電気的に接続される。整流出力経路３０Ｃの他端にはチョークコイル３３の一端が電気的に接続される。チョークコイル３３の他端（すなわち、第３接続点Ｐ３側から離れた側の端）は第３導電路３に電気的に接続されると共に、出力コンデンサ３４を介して第４導電路４に電気的に接続されている。つまり、チョークコイル３３は第３接続点Ｐ３と第３導電路３との間に介在する。出力コンデンサ３４は第３導電路３と第４導電路４との間に電気的に接続されている。第４導電路４はグラウンド経路Ｇに電気的に接続されている。

第５スイッチ素子３０Ａ及び第６スイッチ素子３０Ｂには、公知である種々のスイッチ素子を用いることができるが、ＭＯＳＦＥＴを用いることが好ましい。第５スイッチ素子３０Ａのドレインは二次側コイル１２Ａの一端に電気的に接続され、ソースはグラウンド経路Ｇに電気的に接続されている。第６スイッチ素子３０Ｂのドレインは二次側コイル１２Ｂの一端に電気的に接続され、ソースはグラウンド経路Ｇに電気的に接続されている。第５スイッチ素子３０Ａ、及び第６スイッチ素子３０Ｂのそれぞれには寄生成分である寄生ダイオードが設けられた構成とされている。具体的には、第５スイッチ素子３０Ａ及び第６スイッチ素子３０Ｂのそれぞれにおいて、寄生ダイオードのカソードはドレイン側、アノードがソース側に電気的に接続される構成とされている。

このような構成を有する出力回路３０の内、第５スイッチ素子３０Ａ及び第６スイッチ素子３０Ｂはトランス１０の二次側コイル１２Ａ，１２Ｂに現れる交流電圧を整流する整流回路を構成する。チョークコイル３３及び出力コンデンサ３４は整流出力経路３０Ｃに現れる整流出力を平滑する。

制御部４０は、例えばマイクロコンピュータを主体として構成されており、ＣＰＵ（Central Processing Unit）などの演算装置、ＲＯＭ（Read Only Memory）又はＲＡＭ（Random Access Memory）などのメモリ、Ａ／Ｄ変換器等を有している。制御部４０は第１電圧検出部４０Ａによって第１導電路１の電圧値を把握し得る構成とされている。制御部４０は第２電圧検出部４０Ｂによって第３導電路３の電圧値を把握し得る構成とされている。第１電圧検出部４０Ａ及び第２電圧検出部４０Ｂは公知の電圧検出回路として構成される。制御部４０は第１電流検出部４０Ｃによって第１導電路１に流れる電流値を把握し得る構成とされている。制御部４０は第２電流検出部４０Ｄによって第３導電路３に流れる電流値を把握し得る構成とされている。第１電流検出部４０Ｃ及び第２電流検出部４０Ｄは、例えばカレントトランスやシャント抵抗等を用いた公知の電流検出回路として構成される。

制御部４０は第１電圧検出部４０Ａ、第２電圧検出部４０Ｂ、第１電流検出部４０Ｃ、及び第２電流検出部４０Ｄから入力される値に基づいて位相シフト方式によってスイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄの各々のゲートに向けてＰＷＭ信号を出力する。これにより、スイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄは位相シフト方式によりスイッチング動作をする。制御部４０は第１電圧検出部４０Ａ、第２電圧検出部４０Ｂ、第１電流検出部４０Ｃ、及び第２電流検出部４０Ｄから入力される値等に基づいて第５スイッチ素子３０Ａ及び第６スイッチ素子３０Ｂの各々のゲートに向けて所定のタイミングのスイッチング信号を出力し得る構成とされている。

〔絶縁型ＤＣＤＣコンバータの動作〕
次に、コンバータ１００の動作を説明する。コンバータ１００が搭載された車両において、例えば、イグニッションスイッチがオフ状態からオン状態に切り替えられる。すると、制御部４０からスイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０ＤのそれぞれにＰＷＭ信号が出力され、第５スイッチ素子３０Ａ及び第６スイッチ素子３０Ｂのそれぞれに所定のタイミングのスイッチング信号を出力する。

コンバータ１００は、第１アームＡ１及び第２アームＡ２が、それぞれを構成するスイッチ素子のターンオン及びターンオフするタイミングが互いに所定の位相ずれて動作する位相シフト方式によりスイッチング動作をする。位相シフト方式は、第１アームＡ１及び第２アームＡ２の内の一方のアームのスイッチ素子が先にターンオン及びターンオフし、このアームに対して所定の位相遅れて他方のアームがターンオン及びターンオフする。第１アームＡ１及び第２アームＡ２の内、スイッチ素子が先にターンオン及びターンオフするアームは進相として動作する進相側アームと呼ぶ。進相側アームに対して所定の位相遅れてスイッチ素子がターンオン及びターンオフするアームは遅相として動作する遅相側アームと呼ぶ。

詳しくは、コンバータ１００は第１スイッチ素子２０Ａと第４スイッチ素子２０Ｄとの間、第２スイッチ素子２０Ｂと第３スイッチ素子２０Ｃとの間、及びスイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄの互いの間においてオンオフ動作のタイミングをずらして動作する（図２参照。）。図２において時間Ｔ１の開始点と時間Ｔ２の開始点との間の時間が第１アームＡ１と第２アームＡ２との間の位相θである。

第２アームＡ２が進相側アームであり、第１アームＡ１が遅相側アームである場合について説明する。この場合、図２に示すように、第２アームＡ２のスイッチ素子２０Ｄ（すなわちローサイド側のスイッチ素子）がオン期間（立ち上がりの後、且つ立ち下がりの前）に第１アームＡ１のスイッチ素子２０Ａ（すなわちハイサイド側のスイッチ素子）のオン期間が開始する。そして、第２アームＡ２のスイッチ素子２０Ｄ（すなわちローサイド側のスイッチ素子）がオフ期間（立ち下がりの後、且つ立ち上がりの前）に第１アームＡ１のスイッチ素子２０Ａ（すなわちハイサイド側のスイッチ素子）のオン期間が終了する。

第１アームＡ１が進相側アームであり、第２アームＡ２が遅相側アームである場合について説明する。この場合、図１０における時刻Ｂ以降に示すように、第１アームＡ１のスイッチ素子２０Ａ（すなわちハイサイド側のスイッチ素子）がオン期間（立ち上がりの後、且つ立ち下がりの前）に第２アームＡ２のスイッチ素子２０Ｄ（すなわちローサイド側のスイッチ素子）のオン期間が開始する。そして、第１アームＡ１のスイッチ素子２０Ａ（すなわちハイサイド側のスイッチ素子）がオフ期間（立ち下がりの後、且つ立ち上がりの前）に第２アームＡ２のスイッチ素子２０Ｄ（すなわちハイサイド側のスイッチ素子）のオン期間が終了する。

図２において第１アームＡ１は遅相側アームであり、第２アームＡ２は進相側アームである。これにより、スイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄがオフからオンにスイッチングする際にＺＶＳを実現し、コンバータ１００をより高効率に動作させることができる。図２において、スイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０ＤのオンにはＰＷＭ信号のハイレベル又はローレベルのいずれか一方が対応し、スイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０ＤのオフにはＰＷＭ信号のハイレベル又はローレベルのいずれか他方が対応している。

ここで、時間Ｔ２に着目して、第１デッドタイムにおいて第２スイッチ素子２０Ｂがオフからオンに切り替わる場合について説明する。図３に示すように、時刻Ｔ2Sより前（すなわち、第１スイッチ素子２０Ａがオン）において、第２スイッチ素子２０Ｂのドレインとソースとの間には直流の入力電圧Ｖinが印加された状態である（図３の下側参照。）。このとき、第２スイッチ素子２０Ｂの寄生コンデンサにも直流の入力電圧Ｖinが印加された状態である。

そして、時刻Ｔ2Sにおいて、第１スイッチ素子２０Ａがオンからオフに切り替わると、第１スイッチ素子２０Ａには電流が流れなくなる。このとき、第２スイッチ素子２０Ｂの寄生コンデンサとインダクタ１３との間でＬＣ共振が開始し、第２スイッチ素子２０Ｂのドレインとソースとの間の電圧が直流の入力電圧Ｖinの半分の大きさに近づいていく。第２スイッチ素子２０Ｂのドレインとソースとの間の電圧はＬＣ共振が開始して最初に電圧が降下した時刻Ｔ2Eに０Ｖに最も近くなる（図３下側参照。）。従って、第２スイッチ素子２０Ｂをオフからオンに切り替える時刻をＴ2Eとすることによって、第２スイッチ素子２０ＢにおけるＺＶＳを実現することができる。このＺＶＳの動作は図２における他の時間Ｔ１、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８、及び他のスイッチ素子２０Ａ，２０Ｃ，２０Ｄがオフからオンに切り替わる場合についても同様である。

〔制御部が把握した電流値が閾値未満であるときの動作〕
制御部４０は第２電流検出部４０Ｄによって第３導電路３に流れる電流（すなわち、出力回路に流れる電流）の電流値が入力される。制御部４０は第２電流検出部４０Ｄから入力された電流値（以下、単に把握した電流値ともいう）と、自身のメモリ等に記憶している閾値（以下、単に閾値ともいう）とを比較する。閾値はインダクタ１３やトランス１０の仕様等に基づいて決定される。閾値は第１アームＡ１を進相側アームとして動作させ且つ第２アームＡ２を遅相側アームとして動作させた場合と、第１アームＡ１を遅相側アームとして動作させ且つ第２アームＡ２を進相側アームとして動作させた場合とで、効率が同じになる場合の出力電流値に基づく値である。

インダクタを遅相のアームと進相のアームとの各々に接続した場合の効率を測定した結果の一例を図１１に示す。本発明者らはインダクタの一端を進相側アームに接続した場合と遅相側アームに接続した場合との各々で、ＤＣＤＣコンバータを動作させた場合における入力電力に対する出力電力の大きさの割合（すなわち、効率）が異なることを見出した。

具体的には、図１１に示すように、所定の出力電流値より大きい領域ではインダクタの一端を進相側アームに接続した方がインダクタの一端を遅相側アームに接続した場合より効率が高い。そして、所定の出力電流値未満の領域ではインダクタの一端を遅相側アームに接続した方がインダクタの一端を進相側アームに接続した場合より効率が高い。つまり、本発明者らは、インダクタを遅相側アームに接続した場合と、インダクタを進相側アームに接続した場合とで、出力電流が所定の値Ｋにおいて大小が入れ替わることを見出したのである。制御部４０のメモリ等に記憶している閾値はこの値Ｋに基づいている。つまり、閾値は、第１アームＡ１と第２アームＡ２とに第１動作をさせた場合と、第１アームＡ１と第２アームＡ２とに第２動作をさせた場合とで、入力電力に対する出力電力の割合である効率が同じになる場合の出力電流値に基づく値である。閾値は値Ｋそのものでもよく、値Ｋに所定の値を加算又は減算してマージンを設けた値でもよい。制御部４０は、入力された電流値が閾値未満（すなわち、負荷６に向けて出力する電流が小さい）であると判別すると、第１アームＡ１を遅相側アームとして動作させ、第２アームＡ２を進相側アームとして動作させるようにスイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄの各々のゲートに向けてＰＷＭ信号を出力する。つまり、制御部４０は、第２アームＡ２を進相とし第１アームＡ１を遅相とする第２動作を行うように第１アームＡ１及び第２アームＡ２を制御する。

具体的には、制御部４０から出力されたＰＷＭ信号に基づいてスイッチング回路２０の第１スイッチ素子２０Ａ及び第４スイッチ素子２０Ｄと、第２スイッチ素子２０Ｂ及び第３スイッチ素子２０Ｃとが交互にオンとオフとを繰り返す。これにより直流電源からトランス１０の一次側コイル１１に交流の電圧を印加するように動作して出力回路３０側に出力電圧を発生させることができる。

先ず、図４に示すように、第１スイッチ素子２０Ａ及び第４スイッチ素子２０Ｄがオンして第２スイッチ素子２０Ｂ及び第３スイッチ素子２０Ｃがオフした状態では、スイッチング回路２０側（トランス１０の一次側）に矢印Ｃ１に示す経路で電流が流れる。矢印Ｃ１に示す経路は第１導電路１→第１スイッチ素子２０Ａ→インダクタ１３→一次側コイル１１→第４スイッチ素子２０Ｄ→第２導電路２の経路である。インダクタ１３は自身に電流が流れることによって電気エネルギーを蓄積する。矢印Ｃ１に示す経路に流れる電流に対応して出力回路３０側（トランス１０の二次側）に矢印Ｃ２に示す経路で電流が流れる。矢印Ｃ２に示す経路は、第４導電路４→第６スイッチ素子３０Ｂ→二次側コイル１２Ｂ→整流出力経路３０Ｃ→チョークコイル３３→第３導電路３の経路である。このとき、トランス１０の一次側からトランス１０の二次側に電力が伝達する伝達期間である。

次に、第２アームＡ２のスイッチ素子２０Ｃ，２０Ｄがターンオン及びターンオフする。具体的には、先ず、第４スイッチ素子２０Ｄがターンオフして、スイッチ素子２０Ｃ，２０Ｄが共にオフした状態になる。すると、第４スイッチ素子２０Ｄの寄生コンデンサが蓄電されると共に、第３スイッチ素子２０Ｃの寄生コンデンサに蓄電されていた電荷が放電される。そして、第３スイッチ素子２０Ｃがターンオンする。すると、インダクタ１３に蓄えられた電気エネルギーによってスイッチング回路２０側（トランス１０の一次側）に矢印Ｃ３に示す経路で電流が流れる（図５参照。）。矢印Ｃ３に示す経路はインダクタ１３→一次側コイル１１→第３スイッチ素子２０Ｃ→第１導電路１→第１スイッチ素子２０Ａの経路である。また、矢印Ｃ３はインダクタ１３と一次側コイル１１との間で分岐しており、一次側コイル１１→第１ダイオード２０Ｅ→第１導電路１の経路でも電流が流れる（図５参照。）。このとき、トランス１０の一次側において環状の経路を電流が流れる還流期間である。

次に、第１アームＡ１のスイッチ素子２０Ａ，２０Ｂがターンオン及びターンオフする。具体的には、先ず、第１スイッチ素子２０Ａがターンオフして、スイッチ素子２０Ａ，２０Ｂが共にオフした状態になる。すると、第１スイッチ素子２０Ａの寄生コンデンサが蓄電されると共に、第２スイッチ素子２０Ｂの寄生コンデンサに蓄電されていた電荷が放電される。このとき、第１ダイオード２０Ｅに電流が流れることによってインダクタ１３に流れる電流の減少は抑えられる。そして、第２スイッチ素子２０Ｂがターンオンする。このとき、インダクタ１３に流れる電流の減少が抑えられているため、第２スイッチ素子２０Ｂがターンオンする際のターンオン損失は抑えられる。第１ダイオード２０Ｅに電流が流れることによって導通損が生じることになるが、導通損が生じても、第２スイッチ素子２０Ｂにおけるターンオン損失を抑えることの利点が大きい。すると、スイッチング回路２０側（トランス１０の一次側）に矢印Ｃ４に示す経路で電流が流れる（図６参照。）。矢印Ｃ４に示す経路は、第１導電路１→第３スイッチ素子２０Ｃ→一次側コイル１１→インダクタ１３→第２スイッチ素子２０Ｂ→第２導電路２の経路である（図６参照。）。インダクタ１３は自身に電流が流れることによって電気エネルギーを蓄積する。

矢印Ｃ４に示す経路に流れる電流に対応して出力回路３０側（トランス１０の二次側）に矢印Ｃ５に示す経路で電流が流れる（図６参照。）。矢印Ｃ５に示す経路は、第４導電路４→第５スイッチ素子３０Ａ→二次側コイル１２Ａ→整流出力経路３０Ｃ→チョークコイル３３→第３導電路３の経路である。矢印Ｃ５に示す経路に電流が流れ始めると、トランス１０の二次側の第５スイッチ素子３０Ａ、及び第６スイッチ素子３０Ｂにサージが発生する。すると、サージ電流Ｓｃが第２ダイオード２０Ｆからインダクタ１３の他端に向けて流れる（図６参照。）。このとき、トランス１０の一次側からトランス１０の二次側に電力が伝達する伝達期間である。

次に、第２アームＡ２のスイッチ素子２０Ｃ，２０Ｄがターンオン及びターンオフする。具体的には、先ず、第３スイッチ素子２０Ｃがターンオフして、スイッチ素子２０Ｃ，２０Ｄが共にオフした状態になる。すると、第３スイッチ素子２０Ｃの寄生コンデンサが蓄電されると共に、第４スイッチ素子２０Ｄの寄生コンデンサに蓄電されていた電荷が放電される。そして、第４スイッチ素子２０Ｄがターンオンする。すると、インダクタ１３に蓄えられた電気エネルギーによってスイッチング回路２０側（トランス１０の一次側）に矢印Ｃ６に示す経路で電流が流れる（図７参照。）。矢印Ｃ６に示す経路はインダクタ１３→第２スイッチ素子２０Ｂ→第２導電路２→第４スイッチ素子２０Ｄ→一次側コイル１１の経路である。また、矢印Ｃ６は第２導電路２で分岐しており、第２導電路２→第２ダイオード２０Ｆ→インダクタ１３の経路でも電流が流れる（図７参照。）。このとき、トランス１０の一次側において環状の経路を電流が流れる還流期間である。

そして、第１アームＡ１のスイッチ素子２０Ａ，２０Ｂがターンオン及びターンオフする。具体的には、先ず、第２スイッチ素子２０Ｂがターンオフして、スイッチ素子２０Ａ，２０Ｂが共にオフした状態になる。すると、第２スイッチ素子２０Ｂの寄生コンデンサが蓄電されると共に、第１スイッチ素子２０Ａの寄生コンデンサに蓄電されていた電荷が放電される。このとき、第２ダイオード２０Ｆに電流が流れることによってインダクタ１３に流れる電流の減少は抑えられる。そして、第１スイッチ素子２０Ａがターンオンする。このとき、インダクタ１３に流れる電流の減少が抑えられているため、第１スイッチ素子２０Ａがターンオンする際のターンオン損失は抑えられる。第２ダイオード２０Ｆに電流が流れることによって導通損が生じることになるが、導通損が生じても、第２スイッチ素子２０Ｂにおけるターンオン損失を抑えることの利点が大きい。第１スイッチ素子２０Ａがターンオンした後、矢印Ｃ２に示す経路で電流が流れ始めると、トランス１０の二次側の第５スイッチ素子３０Ａ、及び第６スイッチ素子３０Ｂにサージが発生する。すると、サージ電流Ｓｃが第１ダイオード２０Ｅから第１導電路１に向けて流れる（図４参照。）。こうして、制御部４０において、把握した電流値が閾値未満である場合、図４〜図７に示す経路で電流が流れることを繰り返す。

〔制御部が把握した電流値が閾値より大きいときの動作〕
制御部４０は把握した電流値が閾値より大きい（すなわち、負荷６に向けて出力する電流が大きい）と判別すると、第１アームＡ１を進相側アームとして動作させ、第２アームＡ２を遅相側アームとして動作させるようにスイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄの各々のゲートに向けてＰＷＭ信号を出力する。つまり、制御部４０は、第１アームＡ１を進相とし第２アームＡ２を遅相とする第１動作を行うように第１アームＡ１及び第２アームＡ２を制御する。これにより、スイッチング回路２０の第１スイッチ素子２０Ａ及び第４スイッチ素子２０Ｄと、第２スイッチ素子２０Ｂ及び第３スイッチ素子２０Ｃとが交互にオンとオフとを繰り返す。

先ず、図４に示すように、第１スイッチ素子２０Ａ及び第４スイッチ素子２０Ｄがオンして第２スイッチ素子２０Ｂ及び第３スイッチ素子２０Ｃがオフした状態では、スイッチング回路２０側（トランス１０の一次側）に矢印Ｃ１に示す経路で電流が流れる。矢印Ｃ１に示す経路は第１導電路１→第１スイッチ素子２０Ａ→インダクタ１３→一次側コイル１１→第４スイッチ素子２０Ｄ→第２導電路２の経路である。インダクタ１３は自身に電流が流れることによって電気エネルギーを蓄積する。矢印Ｃ１に示す経路に流れる電流に対応して出力回路３０側（トランス１０の二次側）に矢印Ｃ２に示す経路で電流が流れる。矢印Ｃ２に示す経路は、第４導電路４→第６スイッチ素子３０Ｂ→二次側コイル１２Ｂ→整流出力経路３０Ｃ→チョークコイル３３→第３導電路３の経路である。このとき、トランス１０の一次側からトランス１０の二次側に電力が伝達する伝達期間である。

次に、第１アームＡ１のスイッチ素子２０Ａ，２０Ｂがターンオン及びターンオフする。具体的には、先ず、第１スイッチ素子２０Ａがターンオフして、スイッチ素子２０Ａ，２０Ｂが共にオフした状態になる。すると、第１スイッチ素子２０Ａの寄生コンデンサが蓄電されると共に、第２スイッチ素子２０Ｂの寄生コンデンサに蓄電されていた電荷が放電される。そして、第２スイッチ素子２０Ｂがターンオンする。すると、インダクタ１３に蓄えられた電気エネルギーによってスイッチング回路２０側（トランス１０の一次側）に矢印Ｃ７に示す経路で電流が流れる（図８参照。）。矢印Ｃ７に示す経路はインダクタ１３→一次側コイル１１→第４スイッチ素子２０Ｄ→第２導電路２→第２スイッチ素子２０Ｂの経路である（図８参照。）。このとき、トランス１０の一次側において環状の経路を電流が流れる還流期間である。

次に、第２アームＡ２のスイッチ素子２０Ｃ，２０Ｄがターンオン及びターンオフする。具体的には、先ず、第４スイッチ素子２０Ｄがターンオフして、スイッチ素子２０Ｃ，２０Ｄが共にオフした状態になる。すると、第４スイッチ素子２０Ｄの寄生コンデンサが蓄電されると共に、第３スイッチ素子２０Ｃの寄生コンデンサに蓄電されていた電荷が放電される。このとき、インダクタ１３に流れる電流は急激に減少する。このとき、第１ダイオード２０Ｅ、第２ダイオード２０Ｆには電流が流れないため、第１ダイオード２０Ｅ、第２ダイオード２０Ｆにおいて導通損は生じない。そして、第３スイッチ素子２０Ｃがターンオンする。すると、スイッチング回路２０側（トランス１０の一次側）に矢印Ｃ４に示す経路で電流が流れる（図６参照。）。矢印Ｃ４に示す経路は、第１導電路１→第３スイッチ素子２０Ｃ→一次側コイル１１→インダクタ１３→第２スイッチ素子２０Ｂ→第２導電路２の経路である（図６参照。）。インダクタ１３は自身に電流が流れることによって電気エネルギーを蓄積する。

矢印Ｃ４に示す経路に流れる電流に対応して出力回路３０側（トランス１０の二次側）に矢印Ｃ５に示す経路で電流が流れる（図６参照。）。矢印Ｃ５に示す経路は、第４導電路４→第５スイッチ素子３０Ａ→二次側コイル１２Ａ→整流出力経路３０Ｃ→チョークコイル３３→第３導電路３の経路である。矢印Ｃ５に示す経路に電流が流れ始めると、トランス１０の二次側の第５スイッチ素子３０Ａ、及び第６スイッチ素子３０Ｂにサージが発生する。するとサージ電流Ｓｃが第２ダイオード２０Ｆからインダクタ１３の他端に向けて流れる（図６参照。）。このとき、トランス１０の一次側からトランス１０の二次側に電力が伝達する伝達期間である。

次に、第１アームＡ１のスイッチ素子２０Ａ，２０Ｂがターンオン及びターンオフする。具体的には、先ず、第２スイッチ素子２０Ｂがターンオフして、スイッチ素子２０Ａ，２０Ｂが共にオフした状態になる。すると、第２スイッチ素子２０Ｂの寄生コンデンサが蓄電されると共に、第１スイッチ素子２０Ａの寄生コンデンサに蓄電されていた電荷が放電される。そして、第１スイッチ素子２０Ａがターンオンする。すると、インダクタ１３に蓄えられた電気エネルギーによってスイッチング回路２０側（トランス１０の一次側）に矢印Ｃ８に示す経路で電流が流れる（図９参照。）。矢印Ｃ８に示す経路はインダクタ１３→第１スイッチ素子２０Ａ→第１導電路１→第３スイッチ素子２０Ｃ→一次側コイル１１の経路である（図９参照。）。このとき、トランス１０の一次側において環状の経路を電流が流れる還流期間である。

そして、第２アームＡ２のスイッチ素子２０Ｃ，２０Ｄがターンオン及びターンオフする。具体的には、先ず、第３スイッチ素子２０Ｃがターンオフして、スイッチ素子２０Ｃ，２０Ｄが共にオフした状態になる。すると、第３スイッチ素子２０Ｃの寄生コンデンサが蓄電されると共に、第４スイッチ素子２０Ｄの寄生コンデンサに蓄電されていた電荷が放電される。このとき、インダクタ１３に流れる電流は急激に減少する。このとき、第１ダイオード２０Ｅ、第２ダイオード２０Ｆには電流が流れないため、第１ダイオード２０Ｅ、第２ダイオード２０Ｆにおいて導通損は生じない。そして、第４スイッチ素子２０Ｄがターンオンする。第４スイッチ素子２０Ｄがターンオンした後、矢印Ｃ２に示す経路で電流が流れ始めると、トランス１０の二次側の第５スイッチ素子３０Ａ、及び第６スイッチ素子３０Ｂにサージが発生する。すると、サージ電流Ｓｃが第１ダイオード２０Ｅから第１導電路１に向けて流れる（図４参照。）。こうして、制御部４０において、把握した電流値が閾値より大きい場合、図４、８、６、９に示す経路で電流が流れることを繰り返す。

〔制御部が把握した電流値が閾値未満である状態から大きい状態に変化したときの動作〕
制御部４０は把握した電流値が閾値未満である状態から大きい状態に変化したと判別する。すると、制御部４０は第１アームＡ１を遅相側アームから進相側アームとして動作させ、第２アームＡ２を進相側アームから遅相側アームとして動作させるようにスイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄの各々のゲートに向けてＰＷＭ信号を出力する。つまり、制御部４０は、第１アームＡ１を進相とし第２アームＡ２を遅相とする第１動作と、第２アームＡ２を進相とし第１アームＡ１を遅相とする第２動作とを切り替える制御を行う。例えば、図１０に示すように、時刻Ｓから時刻Ｂまでは、制御部４０は第１アームＡ１を遅相側アームとし、第２アームＡ２を進相側アームとして動作させるようにスイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄの各々のゲートに向けてＰＷＭ信号を出力する。時刻Ｓから時刻Ｂまでの間は、第２アームＡ２に対して第１アームＡ１は位相θ１遅れた状態である。

時刻Ｂに制御部４０が把握した電流値が閾値より大きい状態に変化したと判別する。すると、時刻Ｂ以降では、制御部４０は第１アームＡ１を進相側アームとして動作させ、第２アームＡ２を遅相側アームとして動作させるようにスイッチ素子２０Ａ，２０Ｂ，２０Ｃ，２０Ｄの各々のゲートに向けてＰＷＭ信号を出力する。時刻Ｂ以降は、第１アームＡ１に対して第２アームＡ２が位相θ２遅れた状態である。位相θ１,θ２は同じでもよく、異なっていてもよい。

時間Ｔ６において、第１アームＡ１のスイッチ素子２０Ａ，２０Ｂがターンオン及びターンオフする。具体的には、先ず、第１スイッチ素子２０Ａがターンオフする。すると、第１スイッチ素子２０Ａの寄生コンデンサが蓄電されると共に、第２スイッチ素子２０Ｂの寄生コンデンサに蓄電されていた電荷が放電される。そして、第２スイッチ素子２０Ｂがターンオンする。すると、インダクタ１３に蓄えられた電気エネルギーによってスイッチング回路２０側（トランス１０の一次側）に矢印Ｃ４に示す経路で電流が流れる（図６参照。）。

そして、時刻Ｂに制御部４０が把握した電流値が閾値より大きい状態に変化したと判別する。すると、時間Ｔ７において、第１アームＡ１のスイッチ素子２０Ａ，２０Ｂがターンオン及びターンオフする。具体的には、先ず、第２スイッチ素子２０Ｂがターンオフした後、第１スイッチ素子２０Ａがターンオンする。

そして、時間Ｔ８において、第２アームＡ２のスイッチ素子２０Ｃ，２０Ｄがターンオン及びターンオフする。具体的には、先ず、第３スイッチ素子２０Ｃがターンオフした後、第４スイッチ素子２０Ｄがターンオンする。すると、図４に示す矢印Ｃ１に示す経路で電流が流れる。こうして、制御部４０において、把握した電流値が閾値より大きい場合、図４、８、６、９に示す経路で電流が流れることを繰り返すのである。

次に、本構成の効果を例示する。
１つ目の開示の絶縁型ＤＣＤＣコンバータ１００は、トランス１０、スイッチング回路２０、保護回路２１、制御部４０、インダクタ１３、及び出力回路３０を備えている。トランス１０は一次側コイル１１及び二次側コイル１２Ａ，１２Ｂを有する。スイッチング回路２０は第１スイッチ素子２０Ａと第２スイッチ素子２０Ｂと第３スイッチ素子２０Ｃと第４スイッチ素子２０Ｄとを備えるフルブリッジ型である。保護回路２１は第１ダイオード２０Ｅと第２ダイオード２０Ｆとを有する。制御部４０はスイッチング回路２０の動作を制御する。出力回路３０は二次側コイル１２Ａ，１２Ｂに接続される。第１導電路１と第２導電路２との間に第１スイッチ素子２０Ａと第２スイッチ素子２０Ｂとが直列に接続されて第１アームＡ１が構成されている。第１導電路１と第２導電路２との間に第３スイッチ素子２０Ｃと第４スイッチ素子２０Ｄとが直列に接続されて第２アームＡ２が構成されている。第１スイッチ素子２０Ａと第２スイッチ素子２０Ｂとの間の第１接続点Ｐ１にインダクタ１３の一端が電気的に接続されている。インダクタ１３の他端が、一次側コイル１１の一端と第１ダイオード２０Ｅのアノードと第２ダイオード２０Ｆのカソードとに電気的に接続されている。第３スイッチ素子２０Ｃと第４スイッチ素子２０Ｄとの間の第２接続点Ｐ２に一次側コイル１１の他端が電気的に接続されている。第１ダイオード２０Ｅのカソードが第１導電路１に電気的に接続されている。１つ目の開示の絶縁型ＤＣＤＣコンバータ１００は第２ダイオード２０Ｆのアノードが第２導電路２に電気的に接続された位相シフト方式の絶縁型ＤＣＤＣコンバータである。１つ目の開示の絶縁型ＤＣＤＣコンバータ１００は出力回路３０に流れる電流の電流値を検出する第２電流検出部４０Ｄを備えている。制御部４０は、第１アームＡ１を進相とし第２アームＡ２を遅相とする第１動作と、第２アームＡ２を進相とし第１アームＡ１を遅相とする第２動作とを切り替える制御を行う。制御部４０は、第２電流検出部４０Ｄが検出した電流値に基づき、電流値が所定の閾値未満のとき、第１アームＡ１と第２アームＡ２とに第２動作をさせる。

このため、この絶縁型ＤＣＤＣコンバータ１００はトランス１０の二次側コイル１２Ａ，１２Ｂで発生するリカバリーサージを保護回路２１によって吸収することができる。これと共に、この絶縁型ＤＣＤＣコンバータ１００は第２電流検出部４０Ｄで検出した電流値が所定の閾値未満である（すなわち、負荷６に流れる電流が比較的小さいと想定される）とき、遅相として動作する第１アームＡ１にインダクタ１３を介して電流を供給することになる。このとき、第１ダイオード２０Ｅ及び第２ダイオード２０Ｆに電流が流れることによってインダクタ１３に流れる電流の大きさが維持し易くなるため、遅相として動作する第１アームＡ１のターンオン損失を低減する効果が大きくなる。これにより第１アームＡ１のＺＶＳを実現し易くなるため、効率を高くすることができる。この場合、第１ダイオード２０Ｅ及び第２ダイオード２０Ｆに電流が流れることによって導通損が生じることになるが、この導通損以上に第１アームＡ１のターンオン損失を低減する利点が大きい。

２つ目の開示の絶縁型ＤＣＤＣコンバータ１００は、トランス１０、スイッチング回路２０、保護回路２１、制御部４０、インダクタ１３、及び出力回路３０を備えている。トランス１０は一次側コイル１１及び二次側コイル１２Ａ，１２Ｂを有する。スイッチング回路２０は第１スイッチ素子２０Ａと第２スイッチ素子２０Ｂと第３スイッチ素子２０Ｃと第４スイッチ素子２０Ｄとを備えるフルブリッジ型である。保護回路２１は第１ダイオード２０Ｅと第２ダイオード２０Ｆとを有する。制御部４０はスイッチング回路２０の動作を制御する。出力回路３０は二次側コイル１２Ａ，１２Ｂに接続される。第１導電路１と第２導電路２との間に第１スイッチ素子２０Ａと第２スイッチ素子２０Ｂとが直列に接続されて第１アームＡ１が構成されている。第１導電路１と第２導電路２との間に第３スイッチ素子２０Ｃと第４スイッチ素子２０Ｄとが直列に接続されて第２アームＡ２が構成されている。第１スイッチ素子２０Ａと第２スイッチ素子２０Ｂとの間の第１接続点Ｐ１にインダクタ１３の一端が電気的に接続されている。インダクタ１３の他端が、一次側コイル１１の一端と第１ダイオード２０Ｅのアノードと第２ダイオード２０Ｆのカソードとに電気的に接続されている。第３スイッチ素子２０Ｃと第４スイッチ素子２０Ｄとの間の第２接続点Ｐ２に一次側コイル１１の他端が電気的に接続されている。第１ダイオード２０Ｅのカソードが第１導電路１に電気的に接続されている。２つ目の開示の絶縁型ＤＣＤＣコンバータ１００は第２ダイオード２０Ｆのアノードが第２導電路２に電気的に接続された位相シフト方式の絶縁型ＤＣＤＣコンバータである。２つ目の開示の絶縁型ＤＣＤＣコンバータ１００は出力回路３０に流れる電流の電流値を検出する第２電流検出部４０Ｄを備えている。制御部４０は、第１アームＡ１を進相とし第２アームＡ２を遅相とする第１動作と、第２アームＡ２を進相とし第１アームＡ１を遅相とする第２動作とを切り替える制御を行う。制御部４０は、第２電流検出部４０Ｄが検出した電流値に基づき、電流値が所定の閾値より大きいとき、第１アームＡ１と第２アームＡ２とに第１動作をさせる。

このため、この絶縁型ＤＣＤＣコンバータ１００はトランス１０の二次側コイル１２Ａ，１２Ｂで発生するリカバリーサージを保護回路２１によって吸収することができる。これと共に、この絶縁型ＤＣＤＣコンバータ１００は第２電流検出部４０Ｄで検出した電流値が所定の閾値より大きい（すなわち、負荷６に流れる電流が比較的大きいと想定される）とき、インダクタ１３に流れる電流が大きくなるため、遅相として動作する第２アームＡ２におけるＺＶＳを実現できるだけのエネルギーをインダクタ１３が蓄えることができる。さらに、インダクタ１３が接続される第１アームＡ１を進相として動作させることによって、還流期間中に第１ダイオード２０Ｅと第２ダイオード２０Ｆとに電流が流れないようにすることができる。したがって、第１ダイオード２０Ｅと第２ダイオード２０Ｆとに電流が流れる際に生じる導通損が生じないため、効率を高くすることができる。

図１１に示すように、インダクタを遅相のアームに接続した場合、インダクタを進相のアームに接続した場合とでは、出力電流が所定の値Ｋにおいて大小が入れ替わる。特に、出力電流が所定の値Ｋよりも大きい場合、インダクタを進相のアームに接続する方がインダクタを遅相のアームに接続するよりも効率が高い。図１１に示す結果は、上記した作用及び効果によってもたらされたことを示している。

本開示の絶縁型ＤＣＤＣコンバータ１００の制御部４０は、第２電流検出部４０Ｄが検出した電流値に基づき、電流値が所定の閾値より大きいとき、第１アームＡ１と第２アームＡ２とに第１動作をさせる。
この構成によれば、電流値が所定の閾値未満であるとき及び大きいときの両方で効率を高くすることができる。また、制御部４０によって各アームの動作を制御する構成であるため、実際にインダクタ１３の一端の接続を切り替えるような仕組みは必要としない。つまり、本開示の絶縁型ＤＣＤＣコンバータ１００は部品を追加することなく各アームにおける進相又は遅相を切り替えることができる。

本開示の絶縁型ＤＣＤＣコンバータの閾値は、第１アームＡ１と第２アームＡ２とに第１動作をさせた場合と、第１アームＡ１と第２アームＡ２とに第２動作をさせた場合とで、入力電力に対する出力電力の割合である効率が同じになる場合の出力電流値に基づく値である。
この構成によれば、このような閾値を用いることによって、閾値未満の領域と大きい領域の両方で効率が高くなるように第１アームＡ１と第２アームＡ２との動作を適切に切り替えることができる。

＜他の実施形態＞
本構成は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

実施形態１では、時間Ｔ６と時間Ｔ７との間の時刻Ｂで制御部４０が第１アームＡ１及び第２アームＡ２の動作を切り替えているが、第１アームＡ１及び第２アームＡ２の動作を切り替えるタイミングは他のタイミングで行ってもよい。なお、スイッチ素子２０Ａ，２０Ｄがオンしている期間で第１アームＡ１及び第２アームＡ２の動作を切り替える場合には、スイッチ素子２０Ａ，２０Ｄがオンしている状態を所定の時間よりも長く継続させておく必要がある。

実施形態１では、第５スイッチ素子３０Ａ及び第６スイッチ素子３０ＢにＭＯＳＦＥＴを用いているが、ダイオードを用いる構成としてもよい。

実施形態１では、制御部４０がマイクロコンピュータを主体として構成されているが、マイクロコンピュータ以外の複数のハードウェア回路によって実現されてもよい。

実施形態１では、第２電流検出部４０Ｅで検出した電流値と閾値とを比較しているが、第１電流検出部４０Ｃで検出した電流値、第１電圧検出部４０Ａ又は第２電圧検出部４０Ｂで検出した電圧値に基づいて出力回路に流れる電流を求めてもよい。

実施形態１では、第１アームＡ１を遅相側アームとし第２アームＡ２を進相アームとした状態から、負荷６に向けて出力する電流が閾値より大きくなったときに第１アームＡ１を進相側アームとし第２アームＡ２を遅相アームに切り替えている。これに対して、第１アームＡ１を進相側アームとし第２アームＡ２を遅相アームとした状態から、負荷６に向けて出力する電流が閾値より小さくなったときに第１アームＡ１を遅相側アームとし第２アームＡ２を進相アームに切り替えてもよい。

図１１にインダクタ１３を遅相のアームと進相のアームとの各々に接続した場合の効率を測定した結果の一例を例示したが、本開示は測定結果に限定されない。

今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、今回開示された実施の形態に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

１…第１導電路
２…第２導電路
３…第３導電路
４…第４導電路
６…負荷
７…入力コンデンサ
１０…トランス
１１…一次側コイル
１２Ａ，１２Ｂ…二次側コイル
１３…インダクタ
１４…励磁インダクタンス
２０…スイッチング回路
２０Ａ…第１スイッチ素子
２０Ｂ…第２スイッチ素子
２０Ｃ…第３スイッチ素子
２０Ｄ…第４スイッチ素子
２０Ｅ…第１ダイオード
２０Ｆ…第２ダイオード
２０Ｇ，２０Ｈ，２０Ｊ，２０Ｋ…寄生ダイオード
２１…保護回路
３０…出力回路
３０Ａ…第５スイッチ素子
３０Ｂ…第６スイッチ素子
３０Ｃ…整流出力経路
３３…チョークコイル
３４…出力コンデンサ
４０…制御部
４０Ａ…第１電圧検出部（電圧検出部）
４０Ｃ…第１電流検出部（電流検出部）
１００…絶縁型ＤＣＤＣコンバータ
Ｇ…グラウンド経路
Ｐ１…第１接続点
Ｐ２…第２接続点
Ｐ３…第３接続点
Ａ１…第１アーム
Ａ２…第２アーム
Ｖin…入力電圧
Ｖout…出力電圧

Claims (4)

1. 一次側コイル及び二次側コイルを有するトランスと、
   第１スイッチ素子と第２スイッチ素子と第３スイッチ素子と第４スイッチ素子とを備えるフルブリッジ型のスイッチング回路と、
   第１ダイオードと第２ダイオードとを有する保護回路と、
   前記スイッチング回路の動作を制御する制御部と、
   インダクタと、
   前記二次側コイルに接続される出力回路と、
   を備え、
   第１導電路と第２導電路との間に前記第１スイッチ素子と前記第２スイッチ素子とが直列に接続されて第１アームが構成され、
   前記第１導電路と前記第２導電路との間に前記第３スイッチ素子と前記第４スイッチ素子とが直列に接続されて第２アームが構成され、
   前記インダクタの一端が、前記第１スイッチ素子と前記第２スイッチ素子との間の第１接続点に電気的に接続され、
   前記インダクタの他端が、前記一次側コイルの一端と前記第１ダイオードのアノードと前記第２ダイオードのカソードとに電気的に接続され、
   前記第３スイッチ素子と前記第４スイッチ素子との間の第２接続点に前記一次側コイルの他端が電気的に接続され、
   前記第１ダイオードのカソードが前記第１導電路に電気的に接続され、
   前記第２ダイオードのアノードが前記第２導電路に電気的に接続された位相シフト方式の絶縁型ＤＣＤＣコンバータであって、
   前記出力回路に流れる電流の電流値を検出する電流検出部と、を備え、
   前記制御部は、前記第１アームを進相とし前記第２アームを遅相とする第１動作と、前記第２アームを進相とし前記第１アームを遅相とする第２動作とを切り替える制御を行い、前記電流検出部が検出した前記電流値に基づき、少なくとも前記電流値が所定の閾値未満のとき、前記第１アームと前記第２アームとに前記第２動作をさせる絶縁型ＤＣＤＣコンバータ。
2. 一次側コイル及び二次側コイルを有するトランスと、
   第１スイッチ素子と第２スイッチ素子と第３スイッチ素子と第４スイッチ素子とを備えるフルブリッジ型のスイッチング回路と、
   第１ダイオードと第２ダイオードとを有する保護回路と、
   前記スイッチング回路の動作を制御する制御部と、
   インダクタと、
   前記二次側コイルに接続される出力回路と、
   を備え、
   第１導電路と第２導電路との間に前記第１スイッチ素子と前記第２スイッチ素子とが直列に接続されて第１アームが構成され、
   前記第１導電路と前記第２導電路との間に前記第３スイッチ素子と前記第４スイッチ素子とが直列に接続されて第２アームが構成され、
   前記インダクタの一端が、前記第１スイッチ素子と前記第２スイッチ素子との間の第１接続点に電気的に接続され、
   前記インダクタの他端が、前記一次側コイルの一端と前記第１ダイオードのアノードと前記第２ダイオードのカソードとに電気的に接続され、
   前記第３スイッチ素子と前記第４スイッチ素子との間の第２接続点に前記一次側コイルの他端が電気的に接続され、
   前記第１ダイオードのカソードが前記第１導電路に電気的に接続され、
   前記第２ダイオードのアノードが前記第２導電路に電気的に接続された位相シフト方式の絶縁型ＤＣＤＣコンバータであって、
   前記出力回路に流れる電流の電流値を検出する電流検出部と、を備え、
   前記制御部は、前記第１アームを進相とし前記第２アームを遅相とする第１動作と、前記第２アームを進相とし前記第１アームを遅相とする第２動作とを切り替える制御を行い、前記電流検出部が検出した前記電流値に基づき、少なくとも前記電流値が所定の閾値より大きいとき、前記第１アームと前記第２アームとに前記第１動作をさせる絶縁型ＤＣＤＣコンバータ。
3. 前記制御部は、前記電流検出部が検出した前記電流値に基づき、前記電流値が前記閾値より大きいとき、前記第１アームと前記第２アームとに前記第１動作をさせる請求項１に記載の絶縁型ＤＣＤＣコンバータ。
4. 前記閾値は、前記第１アームと前記第２アームとに前記第１動作をさせた場合と、前記第１アームと前記第２アームとに前記第２動作をさせた場合とで、入力電力に対する出力電力の割合である効率が同じになる場合の出力電流値に基づく値である請求項１から請求項３のいずれか一項に記載の絶縁型ＤＣＤＣコンバータ。

Images