JP2021190896A - 制御回路 - Google Patents

Abstract

【課題】ドハティ増幅器の特性のばらつきを抑制する制御回路を提供する。【解決手段】電力増幅モジュール１において、第２集積回路３は、第１集積回路２が有する、キャリア増幅器１２及びピーク増幅器１３で構成するドハティ増幅器を制御する制御回路であって、抵抗アレイ３２において抵抗値が不可逆に調整可能であり、抵抗値に基づいてピーク増幅器のバイアスを定める抵抗素子ＲＦ−１〜ＲＦ−ｎを含む。【選択図】図５

Description

本発明は、ドハティ増幅器を制御する制御回路に関する。

下記の特許文献１には、ドハティ（Doherty）増幅器のバイアス回路に関する技術が記載されている。下記の特許文献２には、増幅回路の温度特性を補償する技術が記載されている。

特開２０１２−１９９７４６号公報 特開２０１４−１７１１７０号公報

特許文献１記載の技術では、ピーク増幅器のＦＥＴ（Field Effect Transistor）のゲート電圧を、キャリア増幅器のＦＥＴのゲート電圧をオフセットした電圧に設定している。これは、キャリア増幅器及びピーク増幅器の各々を構成するＦＥＴが同ウェハロットである場合や、製造時期が同じである場合には、ピーク増幅器及びキャリア増幅器の各々のＦＥＴのゲート電圧に対するドレイン電流特性がほぼ揃っていることが期待できることを利用している。

しかしながら、特許文献１記載の技術は、ピーク増幅器及びキャリア増幅器の個体差による動作閾値のばらつきに起因する、ピーク増幅器及びキャリア増幅器の出力電力−利得特性、及び、出力電力−位相特性のばらつきについては、考慮していない。

本発明は、上記に鑑みてなされたものであって、特性のばらつきを抑制することを目的とする。

本発明の一側面の制御回路は、キャリア増幅器及びピーク増幅器を含むドハティ増幅器を制御する制御回路であって、抵抗値が不可逆に調整可能であり、抵抗値に基づいてピーク増幅器のバイアスを定める抵抗を含む。

本発明によれば、特性のばらつきを抑制することが可能となる。

比較例のドハティ増幅器の構成を示す図である。 ＡＢ級増幅器の入出力特性を示す図である。 Ｃ級増幅器の入出力特性を示す図である。 本発明のコンセプトとなる電力増幅モジュールの回路構成を示す図である。 第１の実施の形態の電力増幅モジュールの回路構成を示す図である。 ドハティ増幅器の特性を示す図である。 ドハティ増幅器の特性を示す図である。 抵抗アレイの他の例を示す図である。 第１の実施の形態の電力増幅モジュールの第１の調整手順を示す図である。 第１の実施の形態の電力増幅モジュールの第２の調整手順を示す図である。 第１の実施の形態の電力増幅モジュールの第３の調整手順を示す図である。 第２の実施の形態の電力増幅モジュールの回路構成を示す図である。 第３の実施の形態の電力増幅モジュールの回路構成を示す図である。 第４の実施の形態の電力増幅モジュールの回路構成を示す図である。 第５の実施の形態の電力増幅モジュールの回路構成を示す図である。 第６の実施の形態の電力増幅モジュールの回路構成を示す図である。

以下に、本発明の制御回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施の形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

＜第１の実施の形態及び比較例＞
以下、第１の実施の形態について説明するが、第１の実施の形態の理解を容易にするため、先に比較例について説明する。

（比較例）
図１は、比較例のドハティ（Doherty）増幅器の構成を示す図である。ドハティ増幅器１００は、入力電力分配回路１１１と、キャリア増幅器１１２と、ピーク増幅器１１３と、出力電力合成回路１１４と、を含む。

入力電力分配回路１１１は、ＲＦ（Radio Frequency）入力端子１２１から入力される高周波入力信号ＲＦｉｎを２つの経路に分配して出力する。入力電力分配回路１１１の一方の出力信号である高周波信号ＲＦ１１は、ＤＣカットコンデンサ１２２を介して、キャリア増幅器１１２を構成するＦＥＴ（Field Effect Transistor）のゲートに供給される。入力電力分配回路１１１の他方の出力信号である高周波信号ＲＦ１２は、ＤＣカットコンデンサ１２３を介して、ピーク増幅器１１３を構成するＦＥＴのゲートに供給される。

キャリア増幅器１１２は、例えばＦＥＴを用いた電力増幅器であり、入力電力分配回路１１１から入力される高周波信号ＲＦ１１を常時増幅する。キャリア増幅器１１２を構成するＦＥＴのゲートには、直流電源１２４から、チョークコイル１２５を介して、バイアス電圧Ｖｇ１が印加される。バイアス電圧Ｖｇ１は、キャリア増幅器１１２をＡＢ級（或いは、Ａ級又はＢ級）バイアスするように設定される。また、キャリア増幅器１１２を構成するＦＥＴのドレインには、直流電源１２８から、チョークコイル１２９を介して、直流電圧（ 例えば、＋２８Ｖ）が印加される。

また、直流電源１２４から出力されるバイアス電圧Ｖｇ１は、電圧オフセット回路１２６にも供給される。電圧オフセット回路１２６は、バイアス電圧Ｖｇ１を所定の電圧Ｖｏｆｆｓｅｔだけオフセットさせて、ピーク増幅器１１３に対するバイアス電圧Ｖｇ２を生成する。

ピーク増幅器１１３は、例えばＦＥＴを用いた電力増幅器であり、入力電力分配回路１１１から入力される高周波信号ＲＦ１２のピークを増幅する。ピーク増幅器１１３を構成するＦＥＴのゲートには、電圧オフセット回路１２６から、チョークコイル１２７を介して、バイアス電圧Ｖｇ２が印加される。バイアス電圧Ｖｇ２は、ピーク増幅器１１３をＣ級バイアスするように設定される。また、ピーク増幅器１１３を構成するＦＥＴのドレインには、チョークコイル１３０を介して、直流電圧（例えば、＋２８Ｖ）が印加される。

ここで、キャリア増幅器１１２とピーク増幅器１１３とは、ウェハロットや製造時期等のデバイスに関する共通要素を有するものが用いられる。

キャリア増幅器１１２の出力信号である高周波信号ＲＦ１３は、ＤＣカットコンデンサ１３１を介して、出力電力合成回路１１４に供給される。また、ピーク増幅器１１３の出力信号である高周波信号ＲＦ１４は、ＤＣカットコンデンサ１３２を介して、出力電力合成回路１１４に供給される。出力電力合成回路１１４は、高周波信号ＲＦ１３と高周波信号ＲＦ１４とを合成した高周波出力信号ＲＦｏｕｔを、出力端子１３３から出力する。

このように、ドハティ増幅器１００では、キャリア増幅器１１２に対するバイアス電圧Ｖｇ１は、直流電源１２４から供給される。一方、ピーク増幅器１１３に対するバイアス電圧Ｖｇ２は、バイアス電圧Ｖｇ１を電圧Ｖｏｆｆｓｅｔだけオフセットさせることで電圧オフセット回路１２６により生成され、電圧オフセット回路１２６からピーク増幅器１１３を構成するＦＥＴのゲートに供給される。

ドハティ増幅器１００の特徴として、キャリア増幅器１１２はＡＢ級（或いは、Ａ級又はＢ級）で動作し、ピーク増幅器１１３はＣ級で動作する。この動作に対応するため、バイアス電圧Ｖｇ２は、キャリア増幅器１１２のバイアス電圧Ｖｇ１よりも電圧Ｖｏｆｆｓｅｔだけ低い電圧に設定される。

ドハティ増幅器１００は、高周波入力信号ＲＦｉｎが小さいうちは、ＡＢ級バイアスで動作するキャリア増幅器１１２だけが動作する。ドハティ増幅器１００は、高周波入力信号ＲＦｉｎが大きくなると、Ｃ級バイアスで動作するピーク増幅器１１３が動作を開始する。ドハティ増幅器１００は、ピーク増幅器１１３の動作開始とともに、キャリア増幅器１１２の負荷インピーダンスが低くなることで、大きな出力電力を出す動作に移行する。

このように、ドハティ増幅器１００の増幅動作は、高周波入力信号ＲＦｉｎのレベルに応じて途中で切り替わる。従って、ドハティ増幅器１００の出力電力−利得特性、及び、出力電力−位相特性は、ピーク増幅器１１３が動作を開始するタイミングで変化する。この変化は、高周波出力信号ＲＦｏｕｔに歪みを与え、隣接チャネル漏洩電力（ＡＣＬＲ）の増加（悪化）、エラーベクトル振幅（ＥＶＭ）の増加（悪化）を招く。ドハティ増幅器１００を使用する場合、高周波出力信号ＲＦｏｕｔの歪を抑制する（打ち消す）ために、ドハティ増幅器１００の歪の逆特性の歪を予め高周波入力信号ＲＦｉｎに数値的に加えるデータテーブルを用いたデジタルプリディストーション（ＤＰＤ）技術が用いられる。

しかしながら、比較例のドハティ増幅器１００は、キャリア増幅器１１２及びピーク増幅器１１３のトランジスタの個体差による動作閾値のばらつきに起因する、キャリア増幅器１１２及びピーク増幅器１１３のトランジスタの出力電力−利得特性、及び、出力電力−位相特性のばらつきについては、考慮していない。

例えば、キャリア増幅器１１２を構成するトランジスタ及びピーク増幅器１１３を構成するトランジスタの動作閾値が相対的に異なると、電圧Ｖｏｆｆｓｅｔが一定であっても、相対的なバイアス条件が異なる。このため、ピーク増幅器１１３が動作を開始する高周波入力信号ＲＦｉｎのレベルがずれ、ピーク増幅器１１３の出力電力−利得特性、及び、出力電力−位相特性のばらつきが生じる。

図２は、ＡＢ級増幅器の入出力特性を示す図である。図２において、横軸は、入力電力Ｐｉｎであり、縦軸は、出力電力Ｐｏｕｔである。線１４１は、ＡＢ級増幅器の入出力特性の一例を示す線である。入力電力Ｐｉｎがあるレベルに到達するまでは、入力電力と出力電力との関係は線形である。出力電力Ｐｏｕｔが大きくなりトランジスタが飽和するようになると、出力電力Ｐｏｕｔが頭打ち（飽和）となる。ＡＢ級増幅器の利得は、トランジスタのバイアス電流（バイアス電圧）レベル、トランジスタの特性、入出力整合回路などの個体差により、例えば、線１４２から線１４３までに示すように、ばらつきが生じる。このばらつきは、バイアス電圧もしくはバイアス電流を調整することで、抑制することが可能である。

図３は、Ｃ級増幅器の入出力特性を示す。図３において、横軸は、入力電力Ｐｉｎであり、縦軸は、出力電力Ｐｏｕｔである。線１５１は、Ｃ級増幅器の入出力特性の一例を示す線である。Ｃ級増幅器は、入力電力Ｐｉｎがあるレベルに達するまでは、動作しない。入力電力Ｐｉｎがあるレベルに達して、Ｃ級増幅器が動作を開始すると、入力電力Ｐｉｎの増加に伴ってＣ級増幅器の利得も増加する。最終的には、ＡＢ級増幅器と同様に、出力電力Ｐｏｕｔが大きくなりトランジスタが飽和するようになると、出力電力Ｐｏｕｔが頭打ち（飽和）となる。Ｃ級増幅器の利得は、トランジスタのバイアス電流（バイアス電圧）レベル、トランジスタの特性、入出力整合回路などの個体差により、例えば、線１５２から線１５３までに示すように、ばらつきが生じる。

Ｃ級増幅器が動作を開始する高周波入力信号ＲＦｉｎのレベルは、トランジスタのバイアス電流（バイアス電圧）レベルとトランジスタのベース（ゲート）での高周波信号振幅に依存しており、バイアス電流レベル、入力整合回路の個体差によってばらつく。キャリア増幅器１１２及びピーク増幅器１１３の特性のばらつきは、要因が異なるので、必ずしも相関が強くなく、別々に変動する場合もある。

ドハティ増幅器１００を例えば携帯電話基地局に用いる場合、デジタルプリディストーションの設定を変えて歪を少なくするため、テーブルを適宜設定するトレーニング専用のタイミングが存在するので、上記ばらつきは本質的な問題とはならない。

ところが、ドハティ増幅器１００を例えば携帯電話装置等の無線通信端末装置に用いる場合は、トレーニング専用のタイミングが存在せず、個体差による特性のばらつきを抑制するのは難しい。無線通信端末装置の工場出荷前に端末ごとにデジタルプリディストーションのテーブルを作成することで個体差による特性のばらつきを抑制することも考えられるが、無線通信端末装置出荷時のテスティングコストが上昇する問題がある。従って、個体差に起因する出力信号−利得特性、及び、出力信号−位相特性のばらつきを抑制することが望まれる。

図４は、本発明の考えを示す、コンセプトの回路図である。

図１に示す、比較例のドハティ（Doherty）増幅器に対して、図４の構成では、ピーク増幅器１３の動作を確実にさせるため、基準電圧出力回路Ｖｒｅｆの電圧に基づいて、ヒューズ調整機能付きオフセット回路３０を介して第２バイアス回路１８を駆動させる。ヒューズ調整機能付きオフセット回路３０で電圧値もしくは電流値を調整することで、ピーク増幅器１３を確実に動作させる。

（第１の実施の形態）
図５は、第１の実施の形態の電力増幅モジュールの回路構成を示す図である。

電力増幅モジュール１は、１つの基板上に複数の部品（半導体集積回路等）が実装されたハイブリッドＩＣ（モジュールと称しても良い）で実現されても良いが、本開示はこれに限定されない。電力増幅モジュール１は、例えば、携帯電話装置等の無線通信端末装置において、音声、データ等の各種信号を基地局へ送信するために用いられる。

電力増幅モジュール１は、第１集積回路（第１ＩＣチップ）２と、第２集積回路（第２ＩＣチップ）３と、を含む。第１集積回路２は、化合物半導体基板（例えば、ＧａＡｓ基板）上に形成されることが例示されるが、本開示はこれに限定されない。第２集積回路３は、半導体基板（例えばＳｉ基板）上に形成されることが例示されるが、本開示はこれに限定されない。

第２集積回路３が、本開示の「制御回路」の一例に相当する。

第１集積回路２は、初段（ドライバ段）のドライバ増幅器１１と、最終段（パワー段）のキャリア増幅器１２及びピーク増幅器１３と、を含む。キャリア増幅器１２及びピーク増幅器１３は、ドハティ増幅器を構成する。

キャリア増幅器１２は、トランジスタＱ１を含む。ピーク増幅器１３は、トランジスタＱ２を含む。トランジスタＱ１は、第１バイアス回路１７により、ＡＢ級（或いは、Ａ級又はＢ級）バイアスされる。トランジスタＱ２は、第２バイアス回路１８により、Ｃ級バイアスされる。

以降において、第１バイアス回路１７及びキャリア増幅器１２を、「キャリア増幅系」と総称する場合がある。また、第２バイアス回路１８及びピーク増幅器１３を、「ピーク増幅系」と総称する場合がある。

本開示では、各トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。トランジスタは、例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であっても良い。トランジスタは、複数の単位トランジスタを電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。

ドライバ増幅器１１には、端子１ａを介して、高周波入力信号ＲＦｉｎが入力される。ドライバ増幅器１１は、高周波入力信号ＲＦｉｎを増幅した高周波信号ＲＦ１を出力する。

ドライバ増幅器１１の出力端子には、ＤＣカットコンデンサＣ１の一端及び位相シフタ１４の一端が電気的に接続されている。ＤＣカットコンデンサＣ１の他端は、トランジスタＱ１のベースに電気的に接続されている。高周波信号ＲＦ１は、ＤＣカットコンデンサＣ１を介して、トランジスタＱ１のベースに供給される。

位相シフタ１４は、高周波信号ＲＦ１の位相をおおよそ９０度（degree）進めた又は遅らせた高周波信号ＲＦ２を、出力する。本開示では、おおよそ９０度は、９０度プラスマイナス２０度とする。

位相シフタ１４の他端は、ＤＣカットコンデンサＣ２を介して、トランジスタＱ２のベースに電気的に接続されている。高周波信号ＲＦ２は、ＤＣカットコンデンサＣ２を介して、トランジスタＱ２のベースに供給される。

トランジスタＱ１のエミッタは、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。トランジスタＱ１のコレクタは、チョークインダクタＬを介して、電源電位Ｖｃｃに電気的に接続されている。トランジスタＱ１は、高周波信号ＲＦ１を増幅した高周波信号ＲＦ３を、コレクタから出力する。

位相シフタ１５の一端は、トランジスタＱ１のコレクタに電気的に接続されている。位相シフタ１５の他端は、トランジスタＱ２のコレクタに電気的に接続されている。

位相シフタ１５は、高周波信号ＲＦ３の位相をおおよそ９０度進めた又は遅らせた高周波信号ＲＦ４を、出力する。

位相シフタ１５は、位相シフタ１４が高周波信号ＲＦ１の位相をおおよそ９０度進める場合には、高周波信号ＲＦ３の位相をおおよそ９０度進める。位相シフタ１５は、位相シフタ１４が高周波信号ＲＦ１の位相をおおよそ９０度遅らせる場合には、高周波信号ＲＦ３の位相を９０度遅らせる。

トランジスタＱ２のエミッタは、基準電位に電気的に接続されている。トランジスタＱ２は、高周波信号ＲＦ２を増幅した高周波信号ＲＦ５を、コレクタから出力する。

位相シフタ１５の他端及びトランジスタＱ２のコレクタは、整合回路１６を介して、端子１ｂに電気的に接続されている。高周波信号ＲＦ４と高周波信号ＲＦ５とは、重ね合わされ、整合回路１６を介して、端子１ｂから高周波出力信号ＲＦｏｕｔとして出力される。

高周波入力信号ＲＦｉｎが小さい場合、キャリア増幅器１２（トランジスタＱ１）は動作するが、ピーク増幅器１３（トランジスタＱ２）は動作しない。この場合、キャリア増幅器１２の負荷インピーダンスは、整合回路１６のインピーダンスＲＬになる。これは、位相シフタ１５ではインピーダンスの変化が発生しないからである。

高周波入力信号ＲＦｉｎが大きくなると、キャリア増幅器１２（トランジスタＱ１）が飽和に近づき、同時にピーク増幅器１３（トランジスタＱ２）が動作を開始する。この場合、ピーク増幅器１３から整合回路１６に印加される高周波信号ＲＦ５の位相は、キャリア増幅器１２から位相シフタ１５を介して整合回路１６に印加される高周波信号ＲＦ４の位相と同じになる。このとき、トランジスタＱ２のコレクタでの信号振幅が大きくなるので、ピーク増幅器１３からは、等価的に負荷インピーダンス（整合回路１６のインピーダンス）が増加したように見える。このインピーダンスの等価的な変化は、位相シフタ１５を介して、キャリア増幅器１２に伝わる。キャリア増幅器１２からは、負荷インピーダンスが逆に減少したように見えるので、キャリア増幅器１２の飽和電力（最大電力）が大きくなる。

最終的にピーク増幅器１３が飽和する状態では、ピーク増幅器１３からは、負荷インピーダンス（整合回路１６のインピーダンス）は２ＲＬに見え、キャリア増幅器１２からは、負荷インピーダンスはＲＬ／２に見える。

この動作により、キャリア増幅器１２は、一旦飽和に近づくが、負荷インピーダンスが下がって見えることで、さらに大きな出力を出すことが出来る。キャリア増幅器１２は、飽和近傍で動作するので、広い電力範囲で高い効率を実現できる。

図６及び図７は、ドハティ増幅器の特性を示す図である。詳しくは、図６は、ドハティ増幅器の出力電力と、効率と、の関係を示す図である。図７は、ドハティ増幅器の出力電力と、利得と、の関係を示す図である。

図６において、横軸は、出力電力Ｐｏｕｔであり、縦軸は、効率である。矢印１６１は、キャリア増幅器１２が動作する、出力電力Ｐｏｕｔの範囲を示す。矢印１６２は、ピーク増幅器１３が動作する、出力電力Ｐｏｕｔの範囲を示す。線１６３で示すように、キャリア増幅器１２が飽和近傍で動作する出力電力Ｐｏｕｔのレベルから負荷インピーダンスが半分になり飽和するレベルまで、高い効率が達成される。

図７において、横軸は、出力電力Ｐｏｕｔであり、縦軸は、利得である。線１７１で示すように、ピーク増幅器１３が動作を開始する領域１７２の近辺で、ドハティ増幅器の非線形性が特に顕在化する。

このように、ドハティ増幅器の増幅動作は、ピーク増幅器１３が動作を開始するタイミングである領域１７２で切り替わる。従って、ドハティ増幅器の出力電力−利得特性、及び、出力電力−位相特性は、領域１７２で変化する。この変化は、高周波出力信号ＲＦｏｕｔに歪みを与え、隣接チャネル漏洩電力（ＡＣＬＲ）の増加（悪化）、エラーベクトル振幅（ＥＶＭ）の増加（悪化）を招く。

先述したように、デジタルプリディストーション（ＤＰＤ）技術は、領域１７２でのドハティ増幅器の歪の逆特性の歪を送信回路のデジタル信号処理部で生成して高周波入力信号ＲＦｉｎに加え、高周波出力信号ＲＦｏｕｔの歪によるＡＣＬＲやＥＶＭの悪化を抑制する。ドハティ増幅器の歪は、第１集積回路２上のバイポーラトランジスタの個体差などによって、変化しやすい。例えば、トランジスタＱ１及びトランジスタＱ２に個体差があり、動作閾値が相対的に異なると、相対的なバイアス条件が異なる。すると、ピーク増幅器１３（トランジスタＱ２）が動作を開始するタイミングが前後する。つまり、領域１７２が、図７中の左右方向に移動する。ドハティ増幅器の歪の変化を抑制すること、つまり、領域１７２の図７中の左右方向への移動を抑制することが、ドハティ増幅器を無線通信端末装置に適用するには重要である。

再び図５を参照し、キャリア増幅器１２及びピーク増幅器１３のバイアスについて説明する。第２集積回路３は、電流Ｉ１を第１バイアス回路１７に出力し、電圧Ｖ２を第２バイアス回路１８に出力する。

電流Ｉ１の生成について説明する。第２集積回路３内の基準電圧出力回路Ｖｒｅｆは、基準電圧Ｖ２１を基準電流出力回路Ｉｒｅｆに出力する。

基準電流出力回路Ｉｒｅｆは、基準電圧Ｖ２１に応じた基準電流Ｉ２１を、可変定電流出力回路３１に出力する。可変定電流出力回路３１は、基準電流Ｉ２１に比例した電流Ｉ１を、第１集積回路２の端子Ｂ１に出力する。

第１集積回路２は、抵抗Ｒｐ１と、第１バイアス回路１７と、を含む。第１バイアス回路１７は、ダイオードＤ１１及びＤ１２と、トランジスタＱ１１と、抵抗Ｒｂｉａｓ１と、を含む。ダイオードＤ１１及びＤ１２の各々は、ＨＢＴのベースとコレクタとが電気的に接続された、つまりダイオード接続されたものが例示される。

抵抗Ｒｐ１の一端は、端子Ｂ１に電気的に接続されている。抵抗Ｒｐ１の他端は、ダイオードＤ１１のアノードに電気的に接続されている。ダイオードＤ１１のカソードは、ダイオードＤ１２のアノードに電気的に接続されている。ダイオードＤ１２のカソードは、基準電位に電気的に接続されている。ダイオードＤ１１及びＤ１２の直列接続回路は、一定の電圧を発生させる。例えば、ダイオードＤ１１及びＤ１２の各々が約１．３Ｖ（ボルト）の電圧を発生させるとすると、ダイオードＤ１１及びＤ１２の直列接続回路は、約２．６Ｖの電圧を発生させる。

ダイオードＤ１１及びＤ１２の直列接続回路の電圧は、トランジスタＱ１１のベースに印加される。トランジスタＱ１１のコレクタは、端子ＣＱ１１及び端子１ｃを介して、電源電位Ｖｃｂｉａｓに電気的に接続されている。トランジスタＱ１１のエミッタは、抵抗Ｒｂｉａｓ１を介して、トランジスタＱ１のベースに電気的に接続されている。つまり、トランジスタＱ１１及び抵抗Ｒｂｉａｓ１は、エミッタフォロワ接続されている。トランジスタＱ１のベース電流は、トランジスタＱ１１のベースに印加される電圧に基づいて定まる。

電圧Ｖ２の生成について説明する。第２集積回路３内のバッファアンプＡＭＰ１は、基準電圧Ｖ２１に基づく電圧Ｖ２２を、可変抵抗ＶＲ１の一端に出力する。電圧Ｖ２２は、基準電圧Ｖ２１と同じであることが例示されるが、本開示はこれに限定されない。可変抵抗ＶＲ１と抵抗アレイ３２との直列回路は、電圧Ｖ２２を抵抗分圧し、電圧Ｖ２３を出力する。

抵抗アレイ３２は、ｎ個（ｎは、自然数）の抵抗素子ＲＦ−１、ＲＦ−２、・・・、ＲＦ−ｎと、ｎ個のＥヒューズ（電子ヒューズ）Ｆ−１、Ｆ−２、・・・、Ｆ−ｎと、を含む。抵抗素子ＲＦ−１、ＲＦ−２、・・・、ＲＦ−ｎの一端は、互いに電気的に接続され、可変抵抗ＶＲ１の他端に電気的に接続されている。抵抗素子ＲＦ−１、ＲＦ−２、・・・、ＲＦ−ｎの他端は、ＥヒューズＦ−１、Ｆ−２、・・・、Ｆ−ｎを夫々介して、互いに電気的に接続され、基準電位に電気的に接続されている。つまり、抵抗素子ＲＦ−１、ＲＦ−２、・・・、ＲＦ−ｎは、並列接続されている。

抵抗素子ＲＦ−１、ＲＦ−２、・・・、ＲＦ−ｎの抵抗値は、同じであっても良いし、異なっていても良い。以降において、抵抗素子ＲＦ−１、ＲＦ−２、・・・、ＲＦ−ｎを、抵抗素子ＲＦと総称する場合がある。

ＥヒューズＦ−１、Ｆ−２、・・・、Ｆ−ｎは、ｎ個の端子３ａ−１、３ａ−２、・・・、３ａ−ｎに電気的に夫々接続されている。端子３ａ−１、３ａ−２、・・・、３ａ−ｎに選択的に電圧又は電流を印加することにより、ＥヒューズＦ−１、Ｆ−２、・・・、Ｆ−ｎを選択的に溶断することができる。抵抗アレイ３２の抵抗値は、ＥヒューズＦ−１、Ｆ−２、・・・、Ｆ−ｎを選択的に溶断することにより、可変することができる。例えば、ＥヒューズＦ−１が溶断されると、抵抗素子ＲＦ−１は抵抗アレイ３２の抵抗値に関係しなくなるので、抵抗アレイ３２の抵抗値は大きくなる。

以降において、ＥヒューズＦ−１、Ｆ−２、・・・、Ｆ−ｎを、ＥヒューズＦと総称する場合がある。

ＥヒューズＦは、溶断されると元には戻らない、不可逆性の素子である。抵抗アレイ３２の抵抗値は、初期時（ＥヒューズＦが１つも溶断されていない時）に最も小さく、ＥヒューズＦが溶断されるにつれて、不可逆的に大きくなる。つまり、抵抗アレイ３２の抵抗値は、不可逆に調整可能である。

図８は、抵抗アレイの他の例を示す図である。

抵抗アレイ３２Ａは、ｎ個の抵抗素子ＲＦ−１、ＲＦ−２、・・・、ＲＦ−ｎと、ｎ個のスイッチＳ−１、Ｓ−２、・・・、Ｓ−ｎと、を含む。抵抗素子ＲＦ−１、ＲＦ−２、・・・、ＲＦ−ｎの一端は、互いに電気的に接続されている。抵抗素子ＲＦ−１、ＲＦ−２、・・・、ＲＦ−ｎの他端は、スイッチＳ−１、Ｓ−２、・・・、Ｓ−ｎを夫々介して、互いに電気的に接続されている。

不揮発性メモリ５１は、ｎビットのデータを記憶しており、ｎビット幅の信号を、スイッチＳ−１、Ｓ−２、・・・、Ｓ−ｎに出力する。スイッチＳ−１、Ｓ−２、・・・、Ｓ−ｎの各々は、供給される信号に応じて、オン又はオフする。抵抗アレイ３２Ａの抵抗値は、スイッチＳ−１、Ｓ−２、・・・、Ｓ−ｎを選択的にオン又はオフすることにより、可変することができる。例えば、スイッチＳ−１がオフされると、抵抗素子ＲＦ−１は抵抗アレイ３２Ａの抵抗値に関係しなくなるので、抵抗アレイ３２Ａの抵抗値は大きくなる。不揮発性メモリ５１にデータを書き込むことにより、スイッチＳ−１、Ｓ−２、・・・、Ｓ−ｎのオン又はオフを切り替えることができ、抵抗アレイ３２Ａの抵抗値を可変することができる。

不揮発性メモリ５１は、ワンタイムＲＯＭ（Read Only Memory）が例示される。ワンタイムＲＯＭは、データが書き込まれると書き換えできない、不可逆性の素子である。つまり、抵抗アレイ３２Ａの抵抗値は、不可逆である。

抵抗アレイ３２及び３２Ａが、本開示の「抵抗」の一例に相当する。

なお、可変抵抗ＶＲ１は、図８と同様の回路構成で実現することが例示される。可変抵抗ＶＲ１は、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、フラッシュメモリ（登録商標）等を不揮発性メモリ５１として用いることにより、抵抗値を可逆的に可変できる。

再び図５を参照すると、電圧Ｖ２３は、抵抗アレイ３２の抵抗値（及び可変抵抗ＶＲ１の抵抗値）を調整することにより、調整することが可能である。

可変抵抗ＶＲ１の抵抗値を一定に維持した場合、電圧Ｖ２３は、抵抗アレイ３２の抵抗値が上がるのに応じて、上がる。つまり、電圧Ｖ２３は、電圧Ｖ２２が抵抗アレイ３２の抵抗値に応じて調整された電圧である。

バッファアンプＡＭＰ２は、電圧Ｖ２３に基づく電圧Ｖ２を、第１集積回路２の端子Ｂ２に出力する。電圧Ｖ２は、電圧Ｖ２３と同じであることが例示されるが、本開示はこれに限定されない。電圧Ｖ２３は、抵抗アレイ３２の抵抗値（及び可変抵抗ＶＲ１の抵抗値）を調整することにより、調整することが可能である。従って、電圧Ｖ２は、抵抗アレイ３２（及び可変抵抗ＶＲ１の抵抗値）の抵抗値を調整することにより、調整することが可能である。

第１集積回路２は、抵抗Ｒｐ２と、第２バイアス回路１８と、を含む。第２バイアス回路１８は、ダイオードＤ２１及びＤ２２と、トランジスタＱ２１と、抵抗Ｒｂｉａｓ２と、を含む。ダイオードＤ２１及びＤ２２の各々は、ダイオード接続されたＨＢＴが例示される。

抵抗Ｒｐ２の一端は、端子Ｂ２に電気的に接続されている。抵抗Ｒｐ２の他端は、ダイオードＤ２１のアノードに電気的に接続されている。ダイオードＤ２１のカソードは、ダイオードＤ２２のアノードに電気的に接続されている。ダイオードＤ２２のカソードは、基準電位に電気的に接続されている。

ダイオードＤ１１のアノードは、トランジスタＱ２１のベースに電気的に接続されている。トランジスタＱ２１のコレクタは、端子ＣＱ２１及び端子１ｃを介して、電源電位Ｖｃｂｉａｓに電気的に接続されている。トランジスタＱ２１のエミッタは、抵抗Ｒｂｉａｓ２を介して、トランジスタＱ２のベースに電気的に接続されている。つまり、トランジスタＱ２１及び抵抗Ｒｂｉａｓ２は、エミッタフォロワ接続されている。

電圧Ｖ２の電圧値は、ダイオード接続されたＨＢＴであるダイオードＤ２１及びＤ２２の各々のオン電圧（例えば、１．３Ｖ程度）の２段積み（例えば、２．６Ｖ程度）以下の電圧とし、２．１Ｖから２．２Ｖまで程度が例示される。電圧Ｖ２が端子Ｂ２に印加されても、電圧Ｖ２がダイオードＤ２１及びＤ２２の直列接続回路のオン電圧以下であるので、ダイオードＤ２１及びＤ２２に電流は流れない。同様に、トランジスタＱ２１及びＱ２も動作しない。

高周波入力信号ＲＦｉｎが入力されると、入力ＲＦ信号の増加に応じてトランジスタに流れる電流が増加する。この時直流的にはベース−エミッタ間ダイオードのオン電圧が減少するセルフバイアス効果がおこる。このセルフバイアス効果によりトランジスタＱ２及びトランジスタＱ２１のダイオード（ベース−エミッタ間のｐｎ接合）のオン閾値電圧が低下し始めると、トランジスタＱ２及びＱ２１が動作を開始する。これにより、端子Ｂ２→抵抗Ｒｐ２→トランジスタＱ２１→トランジスタＱ２の経路に電流が流れ始める。トランジスタＱ２１のエミッタと位相シフタ１４の他端との間に電気的に接続されたコンデンサＣＢ２は、トランジスタＱ２１のエミッタに高周波信号ＲＦ２を効率的に加え、トランジスタＱ２１のオン閾値電圧低下を促進する働きがある。なお、コンデンサＣＢ２は、設けられることが好ましいが、必須ではなく、無くても良い。

各トランジスタのダイオードのオン閾値電圧は、製造プロセスによりばらつく。同じウェハ上の別チップ上のトランジスタであっても、オン閾値電圧に違いがあり、同じウェハ上の同じチップ上のトランジスタＱ１とトランジスタＱ２との間でも、偏差がある。電力増幅モジュール１は、この偏差を、先に述べたＥヒューズＦを選択的に溶断することにより抑制する。

図９は、第１の実施の形態の電力増幅モジュールの第１の調整手順を示す図である。図９に示す手順は、半導体検査装置（半導体テスタ）が、第１集積回路２がダイシングされる前の化合物半導体ウェハに対して実施することが例示される。

ウェハ上の複数の第１集積回路２の中から第１集積回路２を選択し、ウェハ上の座標を記録する（ステップＳ１００）。なお、ウェハ上の座標は、選択した第１集積回路２を識別する識別情報の一例であり、選択した第１集積回路２を識別できれば他の情報でも良い。

端子Ｂ１及びＢ２に、所定電位（又は、所定電流）を印加する（ステップＳ１０２）。所定電位は、予め定められた、２．６Ｖ程度以上の電位が例示されるが、本開示はこれに限定されない。このとき、もし、第１集積回路２上の各トランジスタ及び各ダイオードにばらつき（個体差）がなければ、トランジスタＱ１１のコレクタ電流とトランジスタＱ２１のコレクタ電流とは同じになり、また、トランジスタＱ１のコレクタ電流とトランジスタＱ２のコレクタ電流とは同じになる。しかし、現実には、第１集積回路２上の各トランジスタ及び各ダイオードにばらつきがあるので、トランジスタＱ１１のコレクタ電流とトランジスタＱ２１のコレクタ電流とは同じにならず、また、トランジスタＱ１のコレクタ電流とトランジスタＱ２のコレクタ電流とは同じにならない。

トランジスタＱ１及びＱ２（或いは、トランジスタＱ１１及びＱ２１）の各々のコレクタ電流値を測定する（ステップＳ１０４）。最終的に高周波出力信号ＲＦｏｕｔに直接影響するのはトランジスタＱ１及びＱ２のコレクタ電流であるので、トランジスタＱ１及びＱ２の各々のコレクタ電流値を測定することが好ましい。しかし、トランジスタＱ１及びＱ２の各々のコレクタ電流値が、半導体テスタが測定可能な最大電流値よりも大きければ、トランジスタＱ１１及びＱ２１の各々のコレクタ電流値を測定することとしても良い。

トランジスタＱ１１及びＱ２１のコレクタが、チップ面積抑制のために、１個のパッドに電気的に接続されている場合は、トランジスタＱ１１のコレクタ電流値と、トランジスタＱ２１のコレクタ電流値とを、時分割で測定すれば良い。なお、例えば、トランジスタＱ１１及びＱ２１のコレクタが、他の回路、例えばドライバ増幅器１１にバイアスを与えるバイアス回路に接続されていると、測定精度が低下する。従って、図５で示すように、トランジスタＱ１１及びＱ２１のコレクタは、他の回路に接続されていないことが好ましい。

測定した２つのコレクタ電流値を、第１集積回路２の座標に関連付けて記録する（ステップＳ１０６）。

トランジスタＱ１をＡＢ級（或いは、Ａ級又はＢ級）バイアスで動作させ且つトランジスタＱ２をＣ級バイアスで動作させた場合の、トランジスタＱ１のコレクタ電流値とトランジスタＱ２のコレクタ電流値との間の差を最小にする電圧Ｖ２を、ダイオード特性に基づいて算出する。算出した電圧Ｖ２を、第１集積回路２の座標に関連付けて記録する（ステップＳ１０８）。

ステップＳ１００からステップＳ１０８までは、化合物半導体ウェハ上の全部の第１集積回路２に対して実施する。

複数の第１集積回路２を化合物半導体ウェハからダイシングして複数の基板に夫々実装し、複数の電力増幅モジュール１を組み立てる（ステップＳ１１０）。

複数の電力増幅モジュール１の各々に対して、バッファアンプＡＭＰ２がステップＳ１０８で算出された電圧Ｖ２を出力するように、１個又は複数個のＥヒューズＦを溶断する（ステップＳ１１２）。ＥヒューズＦで調整しきれない場合は、可変抵抗ＶＲ１を調整する。

第１の調整手順は、電力増幅モジュール１のダイオード（トランジスタのｐｎ接合）の動作閾値のばらつきを抑制することができる。

図１０は、第１の実施の形態の電力増幅モジュールの第２の調整手順を示す図である。図１０に示す手順は、電力増幅モジュール検査装置が、組み立て後の電力増幅モジュール１に対して実施することが例示される。

第１集積回路２及び第２集積回路３を基板上に実装し、電力増幅モジュール１を組み立てる（ステップＳ２００）。

スイッチＳＷ２をオフにする。スイッチＳＷ２をオフすることに代えて、可変定電流出力回路３１をオフにしても良い。また、スイッチＳＷ１を端子Ｂ１側に接続する（ステップＳ２０２）。これにより、トランジスタＱ１１及びＱ１が動作する。

トランジスタＱ１（又はＱ１１）のコレクタ電流値を測定する（ステップＳ２０４）。

スイッチＳＷ２をオフにする。また、スイッチＳＷ１を端子Ｂ２側に接続する（ステップＳ２０６）。これにより、トランジスタＱ２１及びＱ２が動作する。

トランジスタＱ２（又はＱ２１）のコレクタ電流値を測定する（ステップＳ２０８）。

トランジスタＱ１（又はＱ１１）のコレクタ電流値と、トランジスタＱ２（又はＱ２１）のコレクタ電流値との差Δｉｃｃを求める（ステップＳ２１０）。

差Δｉｃｃの絶対値Ａｂｓ（Δｉｃｃ）が予め定められた許容差εより小さいか否かを、判定する（ステップＳ２１２）。絶対値Ａｂｓ（Δｉｃｃ）が許容差εより小さくないと判定されたら（ステップＳ２１２でＮｏ）、処理をステップＳ２１４に進める。絶対値Ａｂｓ（Δｉｃｃ）が許容差εより小さいと判定されたら（ステップＳ２１２でＹｅｓ）、処理をステップＳ２１６に進める。

絶対値Ａｂｓ（Δｉｃｃ）が許容差εより小さくないと判定されたら（ステップＳ２１２でＮｏ）、１個又は複数個のＥヒューズＦを溶断し（ステップＳ２１４）、処理をステップＳ２０２に進める。

絶対値Ａｂｓ（Δｉｃｃ）が許容差εより小さいと判定されたら（ステップＳ２１２でＹｅｓ）、スイッチＳＷ２をオンにし、スイッチＳＷ１を端子Ｂ２側に接続し（ステップＳ２１６）、処理を終了する。

第２の調整手順は、先の第１の調整手順と同様に、電力増幅モジュール１のダイオード（トランジスタのｐｎ接合）の動作閾値のばらつきを抑制することができる。更に、第２の調整手順は、先の第１の調整手順と比べて、第１集積回路２の座標、ウェハ評価の履歴等を管理する必要がなく、電力増幅モジュール１の良品試験の時点で同時に実行することができる。

図１１は、第１の実施の形態の電力増幅モジュールの第３の調整手順を示す図である。図１１に示す手順は、電力増幅モジュール検査装置が、組み立て後の電力増幅モジュール１に対して実施することが例示される。

第１集積回路２及び第２集積回路３を基板上に実装し、電力増幅モジュール１を組み立てる（ステップＳ３００）。

スイッチＳＷ２をオフにする。スイッチＳＷ２をオフすることに代えて、可変定電流出力回路３１をオフにしても良い。また、スイッチＳＷ１を端子Ｂ２側に接続する（ステップＳ３０２）。これにより、トランジスタＱ１１及びＱ１が停止し、トランジスタＱ２１及びＱ２が動作可能になる。

予め定められた第１の高周波信号を端子１ａに入力する（ステップＳ３０４）。第１の高周波信号の電力は、例えばピーク増幅器１３がＣ級動作を開始する（図３参照）近辺に設定する。

トランジスタＱ２（又はＱ２１）のコレクタ電流値を測定する（ステップＳ３０６）。

予め定められた第２の高周波信号を端子１ａに入力する（ステップＳ３０８）。第２の高周波信号の電力は、例えばピーク増幅器１３がＣ級動作を開始する（図３参照）近辺に設定する。

トランジスタＱ２（又はＱ２１）のコレクタ電流値を測定する（ステップＳ３１０）。

なお、ステップＳ３０８及びＳ３１０は、判定精度を向上させるためのものであり、省略しても良い。

ステップＳ３０６及びＳ３１０で測定されたコレクタ電流値が予め定められた設定範囲内であるか否かを、判定する（ステップＳ３１２）。コレクタ電流値が設定範囲内ではないと判定されたら（ステップＳ３１２でＮｏ）、処理をステップＳ３１４に進める。コレクタ電流値が設定範囲内であると判定されたら（ステップＳ３１２でＹｅｓ）、処理をステップＳ３１６に進める。

コレクタ電流値が設定範囲内ではないと判定されたら（ステップＳ３１２でＮｏ）、１個又は複数個のＥヒューズＦを溶断し（ステップＳ３１４）、処理をステップＳ３０２に進める。

コレクタ電流値が設定範囲内であると判定されたら（ステップＳ３１２でＹｅｓ）、スイッチＳＷ２をオンにし、スイッチＳＷ１を端子Ｂ２側に接続し（ステップＳ３１６）、処理を終了する。

第３の調整手順は、先の第１及び第２の調整手順がダイオード（トランジスタのｐｎ接合）の動作閾値のばらつきだけを抑制していたのに対して、位相シフタ１４及び１５、整合回路１６を含む素子の個体差の影響を抑制することができる。

図５に示す電力増幅モジュール１の回路構成は、上記した第１から第３までの調整手順のいずれにも対応可能である。

以上説明したように、電力増幅モジュール１は、ドハティ増幅器の内で個体差の影響をうけやすい、Ｃ級動作するピーク増幅系の特性のばらつきを、ＥヒューズＦにより抑制することができる。電力増幅モジュール１は、ピーク増幅系の特性のばらつきが抑制された状態で、無線通信端末装置メーカへ出荷できる。従って、電力増幅モジュール１は、無線通信端末装置メーカにおいて無線通信端末装置へデジタルプリディストーションを適用するためのテスティングコストを、抑制することができる。

＜第２の実施の形態＞
図１２は、第２の実施の形態の電力増幅モジュールの回路構成を示す図である。

第２の実施の形態の電力増幅モジュール１Ａの構成要素のうち、第１の実施の形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。

電力増幅モジュール１Ａは、第１集積回路２Ａと、第２集積回路３Ａと、を含む。

第１集積回路２Ａは、第１の実施の形態の第１集積回路２（図５参照）と比較して、トランジスタＱ２１のエミッタと位相シフタ１４の他端との間に、コンデンサＣＢ２を含んでいない。コンデンサＣＢ２は、トランジスタＱ２１のエミッタに高周波信号ＲＦ２を効率的に加え、トランジスタＱ２１のオン閾値電圧低下を促進する働きがあるので、設けられることが好ましいが、必須ではなく、無くても良い。

第２集積回路３Ａは、第１の実施の形態の第２集積回路３（図５参照）と比較して、基準電圧出力回路Ｖｒｅｆ２を更に含む。

基準電圧出力回路Ｖｒｅｆ２は、基準電圧Ｖ３１をバッファアンプＡＭＰ１に出力する。バッファアンプＡＭＰ１は、基準電圧Ｖ２１に基づく電圧Ｖ２２を、可変抵抗ＶＲ１の一端に出力する。

第１の実施の形態の第２集積回路３は、基準電圧出力回路Ｖｒｅｆから出力される基準電圧Ｖ２１に基づいて、電圧Ｖ２を生成している。一方、第２の実施の形態の第２集積回路３Ａは、基準電圧出力回路Ｖｒｅｆ２から出力される基準電圧Ｖ３１に基づいて、電圧Ｖ２を生成する。その理由は、次の通りである。

ＨＢＴのダイオード（ｐｎ接合）特性は、温度依存性がある。例えば、キャリア増幅系では、ダイオードＤ１１及びＤ１２の直列接続は、温度が上がると電圧が下がり、温度が下がると電圧が上がるという、温度特性を有する。ダイオードＤ１１及びＤ１２は、この温度特性により、トランジスタＱ１１及びＱ１の温度特性を抑制することができる。

一方、ピーク増幅系では、あるレベルの高周波入力信号ＲＦｉｎが入力されるまで電流が流れない。特に、ダイオードＤ２１及びＤ２２は、テスティング時にキャリア増幅系と条件を同じにするために設けられているものであり、実際の増幅動作時には、電流が流れない。従って、ダイオードＤ２１及びＤ２２は、トランジスタＱ２１及びＱ２の温度特性を抑制することができない。

そこで、基準電圧出力回路Ｖｒｅｆ２は、トランジスタＱ２１及びＱ２の温度特性を打ち消す特性を有するものとする。具体的には、基準電圧出力回路Ｖｒｅｆ２は、温度が上がると基準電圧Ｖ３１が下がり、温度が下がると基準電圧Ｖ３１が上がる、負の温度依存性を有するものとする。これにより、基準電圧出力回路Ｖｒｅｆ２は、トランジスタＱ２１及びＱ２の温度特性を抑制することができる。

以上説明したように、電力増幅モジュール１Ａは、電力増幅モジュール１と同様に、ドハティ増幅器の内でも個体差の影響をうけやすい、Ｃ級動作するピーク増幅系の特性のばらつきを、ＥヒューズＦにより抑制することができる。更に、電力増幅モジュール１Ａは、ピーク増幅系の温度による特性変動を抑制することもできる。

＜第３の実施の形態＞
図１３は、第３の実施の形態の電力増幅モジュールの回路構成を示す図である。

第３の実施の形態の電力増幅モジュール１Ｂの構成要素のうち、第１又は第２の実施の形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。

電力増幅モジュール１Ｂは、第１集積回路２Ｂと、第２集積回路３Ｂと、を含む。

第１集積回路２Ｂは、第１の実施の形態の第１集積回路２（図５参照）と比較して、ダイオードＤＲ１及びＤＲ２を、更に含む。ダイオードＤＲ１及びＤＲ２の各々は、ＨＢＴをダイオード接続したものが例示される。ダイオードＤＲ１のカソードは、ダイオードＤＲ２のアノードに電気的に接続されている。

ダイオードＤＲ１及びＤＲ２が、本開示の「複数のダイオード」の一例に相当する。

また、第１集積回路２Ｂは、第１集積回路２と比較して、コンデンサＣＢ２を含んでいない。コンデンサＣＢ２は、トランジスタＱ２１のエミッタに高周波信号ＲＦ２を効率的に加え、トランジスタＱ２１のオン閾値電圧低下を促進する働きがあるので、設けられることが好ましいが、必須ではなく、無くても良い。

また、第１集積回路２Ｂは、第１集積回路２と比較して、ダイオードＤ２１及びＤ２２を含んでいない。第１の実施の形態では、ダイオードＤ２１及びＤ２２は、テスティング時にキャリア増幅系と条件を同じにするために設けられているものであり、実際の増幅動作時には、電流が流れない。そこで、第１集積回路２Ｂは、ダイオードＤ２１及びＤ２２を省略している。

第２集積回路３Ｂは、第１の実施の形態の第２集積回路３（図５参照）と比較して、バッファアンプＡＭＰ３及びＡＭＰ４と、可変抵抗ＶＲ２と、抵抗Ｒｃｏｎｔと、スイッチＳＷ３と、基準電流出力回路Ｉｒｅｆ２と、減算回路４１とを、更に含む。

基準電流出力回路Ｉｒｅｆ２が、本開示の「定電流出力回路」の一例に相当する。

バッファアンプＡＭＰ３は、基準電圧Ｖ２１に基づく電圧Ｖ４２を、可変抵抗ＶＲ２の一端に出力する。電圧Ｖ４２は、基準電圧Ｖ２１と同じであることが例示されるが、本開示はこれに限定されない。可変抵抗ＶＲ２と抵抗Ｒｃｏｎｔとの直列回路は、電圧Ｖ４２を抵抗分圧し、電圧Ｖ４３を出力する。バッファアンプＡＭＰ４は、電圧Ｖ４３に基づく電圧Ｖｏｆｆｓｅｔを、出力する。電圧Ｖｏｆｆｓｅｔは、電圧Ｖ４３と同じであることが例示されるが、本開示はこれに限定されない。電圧Ｖｏｆｆｓｅｔは、キャリア増幅器１２を駆動するＡＢ級（或いは、Ａ級又はＢ級）バイアスと、ピーク増幅器１３を駆動するＣ級バイアスと、のバイアスの差電圧に相当する。電圧Ｖｏｆｆｓｅｔは、基準電圧Ｖ２１に応じた電圧である。

基準電流出力回路Ｉｒｅｆ２は、電圧Ｖ４１に応じた電流Ｉ４１を、ダイオードＤＲ１のアノードに出力する。ダイオードＤＲ１及びＤＲ２の直列接続回路は、一定の電圧Ｖ４４を発生させる。例えば、ダイオードＤＲ１及びＤＲ２の各々が約１．３Ｖの電圧を発生させるとすると、ダイオードＤＲ１及びＤＲ２の直列接続回路は、約２．６Ｖの電圧を発生させる。

減算回路４１は、電圧Ｖ４４と電圧Ｖｏｆｆｓｅｔとの差の電圧Ｖ２を、第１集積回路２Ｂの端子Ｂ２に出力する。減算回路４１は、オペアンプ４１ａを用いた差動増幅器が例示される。

電圧Ｖ４４は、抵抗４１ｂを介してオペアンプ４１ａの非反転入力端子に入力される。オペアンプ４１ａの非反転入力端子は、抵抗４１ｃを介して基準電位に電気的に接続されている。電圧Ｖｏｆｆｓｅｔは、抵抗４１ｄを介してオペアンプ４１ａの反転入力端子に入力される。オペアンプ４１ａの反転入力端子は、抵抗４１ｅを介してオペアンプ４１ａの出力端子に電気的に接続されている。

抵抗４１ｄの抵抗値をＲ_１とし、抵抗４１ｅの抵抗値をＲ_２とし、抵抗４１ｂの抵抗値をＲ_３とし、抵抗４１ｄの抵抗値をＲ_４とする。Ｒ_１＝Ｒ_３、且つ、Ｒ_２＝Ｒ_４とすると、電圧Ｖ２は、次の式（１）で表される。
Ｖ２＝Ｒ_２／Ｒ_１（Ｖ４４−Ｖｏｆｆｓｅｔ） ・・・（１）
つまり、減算回路４１の利得は、Ｒ_２／Ｒ_１となる。減算回路４１は、抵抗Ｒ_１からＲ_４までを調整することで、電圧Ｖ２を調整可能である。

第２の実施の形態の電力増幅モジュール１Ａは、温度特性を有する基準電圧出力回路Ｖｒｅｆ２を備えることで、トランジスタＱ２１及びＱ２の温度特性を抑制している。一方、本実施の形態の電力増幅モジュール１Ｂは、第１集積回路２Ｂ上にダイオードＤＲ１及びＤＲ２を備え、ダイオードＤＲ１及びＤＲ２に電流Ｉ４１を供給することにより、ダイオード２段分の電圧を発生させている。ダイオードＤＲ１及びＤＲ２、並びに、ダイオードＤ１１及びＤ１２は、第１集積回路２Ｂ上に形成されている。従って、ダイオードＤＲ１及びＤＲ２の電圧は、ダイオードＤ１１及びＤ１２の電圧と同じであることが期待できる。

ダイオードＤ１１及びＤ１２が、温度が上がると電圧が下がり、温度が下がると電圧が上がるという温度特性を有するのと同様に、ダイオードＤ１１及びＤ１２も、温度が上がると電圧が下がり、温度が下がると電圧が上がるという温度特性を有する。

電流Ｉ４１の電流値は、基準電圧Ｖ２１を、変抵抗ＶＲ１と抵抗アレイ３２との抵抗分圧回路で調整した電圧に応じた電流値である。電圧Ｖｏｆｆｓｅｔの電圧値は、基準電圧Ｖ２１を、バッファアンプＡＭＰ３、可変抵抗ＶＲ２と抵抗Ｒｃｏｎｔとの抵抗分圧回路、及びバッファアンプＡＭＰ４で調整した電圧値である。

第１の実施の形態で説明した第２及び第３の調整手順を電力増幅モジュール１Ｂに適用する場合は、スイッチＳＷ３を閉じる（オンにする）ことで、電圧Ｖｏｆｆｓｅｔを終端し、減算回路４１をバッファアンプとして動作させる。この場合、電圧Ｖ２は、ダイオードＤＲ１及びＤＲ２の電圧、つまりダイオードＤ１１及びＤ１２の電圧と同じになる。これにより、電力増幅モジュール１Ｂは、ピーク増幅系をキャリア増幅系と同様に動作させることができるので、第２及び第３の調整手順を適用できる。

以上説明したように、電力増幅モジュール１Ｂは、電力増幅モジュール１と同様に、ドハティ増幅器の内でも個体差の影響をうけやすい、Ｃ級動作するピーク増幅系の特性のばらつきを、ＥヒューズＦにより抑制することができる。更に、電力増幅モジュール１Ｂは、温度による特性変動を、電力増幅モジュール１Ａよりも精度良く、抑制することができる。

＜第４の実施の形態＞
図１４は、第４の実施の形態の電力増幅モジュールの回路構成を示す図である。

第４の実施の形態の電力増幅モジュール１Ｃの構成要素のうち、第１から第３までの実施の形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。

電力増幅モジュール１Ｃは、第１集積回路２Ｃと、第２集積回路３Ｃと、を含む。

第１集積回路２Ｃは、第３の実施の形態の第１集積回路２Ｂ（図１３参照）と比較して、ダイオードＤＲ１及びＤＲ２を含んでいない。

第２集積回路３Ｃは、第３の実施の形態の第２集積回路３Ｂ（図１３参照）と比較して、ダイオードＤＲ１及びＤＲ２を更に含む。

ダイオードＤＲ１及びＤＲ２が、本開示の「複数のダイオード」の一例に相当する。

つまり、第３の実施の形態の電力増幅モジュール１Ｂでは、ダイオードＤＲ１及びＤＲ２は、第１集積回路２Ｂ（化合物半導体基板のＩＣチップ）上に形成されている。それに対して、第４の実施の形態の電力増幅モジュール１Ｃでは、ダイオードＤＲ１及びＤＲ２は、第２集積回路３Ｂ（Ｓｉ基板のＩＣチップ）上に形成されている。

Ｓｉ基板のＩＣチップ上に形成されたダイオードＤＲ１及びＤＲ２は、化合物半導体基板のＩＣチップに形成されたダイオードＤ１１及びＤ１２と同じ傾向の温度特性を有するが、オン閾値電圧の絶対値が異なる。そこで、電圧Ｖ４４を増幅する機能を有する減算回路４１が、電圧Ｖ２を発生するようにしている。

以上説明したように、電力増幅モジュール１Ｃは、電力増幅モジュール１と同様に、ドハティ増幅器の内でも個体差の影響をうけやすい、Ｃ級動作するピーク増幅系の特性のばらつきを、ＥヒューズＦにより抑制することができる。更に、電力増幅モジュール１Ｃは、第１集積回路２Ｃと第２集積回路３Ｃとの間の接続配線数を増加させることなく、温度による特性変動を、電力増幅モジュール１Ａよりも精度良く、抑制することができる。

＜第５の実施の形態＞
図１５は、第５の実施の形態の電力増幅モジュールの回路構成を示す図である。

第５の実施の形態の電力増幅モジュール１Ｄの構成要素のうち、第１から第４までの実施の形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。

電力増幅モジュール１Ｄは、第１集積回路２Ｃと、第２集積回路３Ｄと、を含む。

第２集積回路３Ｄは、基準電圧出力回路Ｖｒｅｆと、基準電流出力回路Ｉｒｅｆと、可変定電流出力回路３１と、を含む。また、第２集積回路３Ｄは、バッファアンプＡＭＰ１と、可変抵抗ＶＲ１と、抵抗アレイ３２と、バッファアンプＡＭＰ２と、を含む。また、第２集積回路３Ｄは、バッファアンプＡＭＰ３と、可変抵抗ＶＲ２と、抵抗Ｒｃｏｎｔと、バッファアンプＡＭＰ４と、スイッチＳＷ３と、減算回路４１と、を含む。

可変定電流出力回路３１が、本開示の「定電流出力回路」の一例に相当する。

第３の実施の形態の電力増幅モジュール１Ｂ（図１３参照）では、第２集積回路３Ｂは、第１集積回路２Ｂ内に設けられたダイオードＤＲ１及びＤＲ２の電圧に基づいて、電圧Ｖ２を出力している。一方、本実施の形態の電力増幅モジュール１Ｄでは、第２集積回路３Ｄは、第１バイアス回路１７内のダイオードＤ１１及びＤ１２の電圧に基づいて、電圧Ｖ２を出力する。

バッファアンプＡＭＰ１の入力端子は、端子Ｂ１に電気的に接続されている。つまり、バッファアンプＡＭＰ１に印加される電圧Ｖ５１は、ダイオードＤ１１及びＤ１２の電圧である。

バッファアンプＡＭＰ１は、電圧Ｖ５１に基づく電圧Ｖ５２を、可変抵抗ＶＲ１の一端に出力する。可変抵抗ＶＲ１と抵抗アレイ３２との直列回路は、電圧Ｖ５２を抵抗分圧し、電圧Ｖ５３を出力する。バッファアンプＡＭＰ２は、電圧Ｖ５３に基づく電圧Ｖ５４を、抵抗４１ｂを介して、オペアンプ４１ａの非反転入力端子に出力する。

以上説明したように、電力増幅モジュール１Ｄは、電力増幅モジュール１と同様に、ドハティ増幅器の内でも個体差の影響をうけやすい、Ｃ級動作するピーク増幅系の特性のばらつきを、ＥヒューズＦにより抑制することができる。更に、電力増幅モジュール１Ｄは、第１集積回路２Ｃと第２集積回路３Ｄとの間の接続配線数を増加させることなく、温度による特性変動を、電力増幅モジュール１Ｃよりも精度良く、抑制することができる。

＜第６の実施の形態＞
図１６は、第６の実施の形態の電力増幅モジュールの回路構成を示す図である。

第６の実施の形態の電力増幅モジュール１Ｅの構成要素のうち、第１から第５までの実施の形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。

電力増幅モジュール１Ｅは、第１集積回路２Ｅと、第２集積回路３Ｅと、を含む。第２集積回路３Ｅは、整合回路６１と、ＤＣカットコンデンサＣＤ１と、ドライバ増幅器１１と、第３バイアス回路６２と、整合回路６３と、を含む。

整合回路６１には、端子１ａを介して、高周波入力信号ＲＦｉｎが入力される。高周波信号ＲＦ１は、整合回路６１及びＤＣカットコンデンサＣＤ１を介して、ドライバ増幅器１１内のトランジスタＱＤ１のベースに供給される。

トランジスタＱＤ１のエミッタは、基準電位に電気的に接続されている。トランジスタＱＤ１のコレクタは、チョークインダクタＬ２を介して、電源電位Ｖｃｃに電気的に接続されている。トランジスタＱＤ１は、高周波入力信号ＲＦｉｎを増幅した高周波信号ＲＦ６を、整合回路６３を介して、ＤＣカットコンデンサＣ１及び位相シフタ１４に出力する。

第３バイアス回路６２は、ダイオードＤＤ１及びＤＤ２と、トランジスタＱＤＤと、抵抗ＲｂｉａｓＤ１と、を含む。ダイオードＤＤ１及びＤＤ２の各々は、ダイオード接続されたＨＢＴが例示される。

ダイオードＤＤ１のアノードには、端子Ｂ３を介して、バイアス電流（バイアス電圧）が第２集積回路３Ｅから入力される。ダイオードＤＤ１のカソードは、ダイオードＤＤ２のアノードに電気的に接続されている。ダイオードＤＤ２のカソードは、基準電位に電気的に接続されている。ダイオードＤＤ１及びＤＤ２の直列接続回路は、一定の電圧を発生させる。

ダイオードＤＤ１及びＤＤ２の直列接続回路の電圧は、トランジスタＱＤＤのベースに入力される。トランジスタＱＤＤのコレクタは、端子ＣＱ３１及び端子１ｄを介して、電源電位Ｖｃｂｉａｓ２に電気的に接続されている。トランジスタＱＤＤのエミッタは、抵抗ＲｂｉａｓＤ１を介して、トランジスタＱＤ１のベースに電気的に接続されている。つまり、トランジスタＱＤＤ及び抵抗ＲｂｉａｓＤ１は、エミッタフォロワ接続されている。トランジスタＱＤ１のベース電流は、トランジスタＱＤＤのベースに印加される電圧に基づいて定まる。

このように、第３バイアス回路６２に電力を供給するための端子１ｄが、第１バイアス回路１７及び第２バイアス回路１８に電力を供給するための端子１ｃと異なっている。そのため、第３バイアス回路６２が、第１バイアス回路１７内のトランジスタＱ１１のコレクタ電流及び第２バイアス回路１８内のトランジスタＱ２１のコレクタ電流の測定に影響を与えることが抑制される。これにより、電力増幅モジュール１Ｅは、キャリア増幅器１２及びピーク増幅器１３のバイアスの設定を精度良く行うことが可能である。

なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ 電力増幅モジュール
２、２Ａ、２Ｂ、２Ｃ、２Ｅ 第１集積回路
３、３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ 第２集積回路
１１ ドライバ増幅器
１２ キャリア増幅器
１３ ピーク増幅器
１４、１５ 位相シフタ
１６ 整合回路
１７ 第１バイアス回路
１８ 第２バイアス回路
３１ 可変定電流出力回路
３２、３２Ａ 抵抗アレイ
４１ 減算回路
ＡＭＰ１、ＡＭＰ２、ＡＭＰ３、ＡＭＰ４ バッファアンプ
Ｄ１１、Ｄ１２、Ｄ２１、Ｄ２２、ＤＲ１、ＤＲ２、ＤＤ１、ＤＤ２ ダイオード
Ｑ１、Ｑ２、Ｑ１１、Ｑ２１、ＱＤ１、ＱＤＤ トランジスタ
Ｉｒｅｆ、Ｉｒｅｆ２ 基準電流出力回路
Ｖｒｅｆ、Ｖｒｅｆ２ 基準電圧出力回路
ＲＦ−１、ＲＦ−２、・・・、ＲＦ−ｎ 抵抗素子
Ｆ−１、Ｆ−２、・・・、Ｆ−ｎ Ｅヒューズ
Ｓ−１、Ｓ−２、・・・、Ｓ−ｎ スイッチ
ＶＲ１、ＶＲ２ 可変抵抗

Claims (9)

1. キャリア増幅器及びピーク増幅器を含むドハティ増幅器を制御する制御回路であって、
   抵抗値が不可逆に調整可能であり、前記抵抗値に基づいて前記ピーク増幅器のバイアスを定める抵抗
   を含む、
   制御回路。
2. 請求項１に記載の制御回路であって、
   前記抵抗は、
   一端が互いに電気的に接続された、複数の抵抗素子と、
   一端が前記複数の抵抗素子の他端に夫々電気的に接続され、他端が互いに電気的に接続された、複数の電子ヒューズと、
   を含む、
   制御回路。
3. 請求項１に記載の制御回路であって、
   前記抵抗は、
   一端が互いに電気的に接続された、複数の抵抗素子と、
   一端が前記複数の抵抗素子の他端に夫々電気的に接続され、他端が互いに電気的に接続された、複数のスイッチと、
   前記複数のスイッチをオン又はオフに制御する複数の信号を出力する、ワンタイムＲＯＭと、
   を含む、
   制御回路。
4. 請求項１から３のいずれか１項に記載の制御回路であって、
   基準電圧が前記抵抗によって調整された電圧を、前記ピーク増幅器をバイアスするバイアス回路に出力する、電圧出力回路
   を含む、
   制御回路。
5. 請求項１から３のいずれか１項に記載の制御回路であって、
   温度が上がると下がり、温度が下がると上がる基準電圧が前記抵抗によって調整された電圧を、前記ピーク増幅器をバイアスするバイアス回路に出力する、電圧出力回路と、
   を含む、
   制御回路。
6. 請求項１から３のいずれか１項に記載の制御回路であって、
   基準電圧が前記抵抗によって調整された電圧に応じた定電流を、直列接続された複数のダイオードに出力する、定電流出力回路と、
   前記複数のダイオードの電圧と、前記基準電圧に応じた電圧と、の差の電圧を、前記ピーク増幅器をバイアスするバイアス回路に出力する、差動増幅器と、
   を含む、
   制御回路。
7. 請求項６に記載の制御回路であって、
   前記複数のダイオードは、前記ドハティ増幅器が形成されているチップ上に形成されている、
   制御回路。
8. 請求項６に記載の制御回路であって、
   前記複数のダイオードは、前記抵抗、前記定電流出力回路及び前記差動増幅器が形成されているチップ上に形成されている、
   制御回路。
9. 請求項１から３のいずれか１項に記載の制御回路であって、
   基準電圧に応じた定電流を、前記キャリア増幅器をバイアスする第１バイアス回路に出力する、定電流出力回路と、
   前記第１バイアス回路の入力端子の電圧が前記抵抗によって調整された電圧と、前記基準電圧に応じた電圧と、の差の電圧を、前記ピーク増幅器をバイアスする第２バイアス回路に出力する、差動増幅器と、
   を含む、
   制御回路。

Images