JP2022158017A - 信号処理装置 - Google Patents

Abstract

【課題】出力信号の品質を向上する信号処理装置を提供する。
【解決手段】光電変換装置において、第１基板と、第１基板に配され、画素から出力された信号との比較に用いられる参照信号を生成する参照信号生成回路２０と、第１基板に配され、参照信号生成回路２０とは異なる回路要素と、第１基板と、第１基板の上に配された配線層とを接続するコンタクトが配されたウェルコンタクト領域２１０と、を有する。第１基板に対する平面視において、ウェルコンタクト領域２１０は、参照信号生成回路２０と回路要素との間に配されている。
【選択図】図５

Description

本発明は、信号処理装置に関する。

特許文献１には、アナログデジタル変換に用いられる参照信号を生成する信号生成回路を有する固体撮像装置が開示されている。

特開２０１３－３０９９７号公報

しかしながら、特許文献１に記載されているような信号生成回路は、電力の消費により発熱する。信号生成回路で発生した熱は、出力信号の品質に影響を与えることがある。

本発明は、出力信号の品質を向上し得る信号処理装置を提供することを目的とする。

本発明の一観点によれば、第１基板と、前記第１基板に配され、画素から出力された信号との比較に用いられる参照信号を生成する信号生成回路と、前記第１基板に配され、前記信号生成回路とは異なる回路要素と、前記第１基板と、前記第１基板の上に配された配線層とを接続するコンタクトが配されたコンタクト領域と、を有し、前記第１基板に対する平面視において、前記コンタクト領域は、前記信号生成回路と前記回路要素との間に配されていることを特徴とする信号処理装置が提供される。

本発明によれば、出力信号の品質を向上し得る信号処理装置が提供される。

第１実施形態に係る光電変換装置のブロック図である。 第１実施形態に係る画素の等価回路図である。 第１実施形態に係る光電変換装置の動作を示すタイミングチャートである。 第１実施形態に係る参照信号生成回路のブロック図である。 第１実施形態に係る光電変換装置における参照信号生成回路の周辺の構成を示す模式図である。 第１実施形態に係るウェルコンタクト領域への電源電位供給を示す模式図である。 第１実施形態に係るウェルコンタクト領域の変形例を示す模式図である。 第１実施形態に係るウェルコンタクト領域の変形例を示す模式図である。 第１実施形態に係る光電変換装置における参照信号生成回路の周辺の構成の変形例を示す模式図である。 第１実施形態に係る光電変換装置における参照信号生成回路の周辺の構成を示す断面模式図である。 第２実施形態に係る光電変換装置の模式図である。 第２実施形態に係る光電変換装置の模式図である。 第２実施形態に係る信号処理回路の構成を説明するための図である。 第３実施形態に係る機器のブロック図である。 第４実施形態に係る機器のブロック図である。

以下、図面を参照しつつ、本発明の実施形態を説明する。複数の図面にわたって同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。

［第１実施形態］
図１は、本実施形態に係る光電変換装置のブロック図である。光電変換装置は、画素アレイ１００、垂直走査回路１１、列回路１２、参照信号生成回路２０、カウンタ１６及び出力回路１７を備える。これらの回路は半導体基板上に形成される。なお、本実施形態の光電変換装置は、画像を取得する撮像装置であるものとするが、これに限定されるものではない。例えば、光電変換装置は、焦点検出装置、測距装置、ＴＯＦ（Ｔｉｍｅ－Ｏｆ－Ｆｌｉｇｈｔ）カメラ等であってもよい。

画素アレイ１００は、複数の行及び複数の列をなすように配され、入射光に応じた画素信号を出力する複数の画素１０を備える。複数の画素１０の各々は、入射光に基づいて信号電荷を生成及び蓄積する光電変換部を備える。なお、本明細書において、第１方向Ｄ１は図１における垂直方向を示し、第２方向Ｄ２は図１において第１方向Ｄ１に交差する水平方向を示すものとする。図１には、行Ｒ１～Ｒｎ及び列Ｃ１～Ｃｍのｎ行ｍ列の画素１０が示されている。画素１０上にはマイクロレンズ及びカラーフィルタが配置され得る。カラーフィルタは、例えば赤（Ｒ）、青（Ｂ）及び緑（Ｇｒ、Ｇｂ）の原色フィルタであって、ベイヤー配列に従って各画素１０に設けられている。

画素アレイ１００は、開口画素領域と、遮光膜が形成された遮光画素領域とを含む。開口画素領域に含まれる画素１０には遮光膜が形成されておらず、入射光に応じた画素信号を出力可能である。遮光画素領域は、開口画素領域に対して第２方向Ｄ２に沿って隣接して配置された水平オプティカル・ブラック（ＨＯＢ）画素領域である。遮光画素領域の画素１０からはノイズ成分に相当するダーク信号が出力される。

また、画素アレイ１００には、焦点検出用の画素信号を出力する焦点検出画素が配された測距行と、画像を生成するための画素信号を出力する撮像画素が配された複数の撮像行とが設けられ得る。列信号線１０１ａに接続された複数の画素１０と列信号線１０１ｂに接続された画素１０とは、互いに異なる２列にそれぞれ配されている。すなわち、列信号線１０１ａ、１０１ｂは複数の画素１０の列に接続されており、同一列の複数の画素１０は順次、共通の列信号線１０１ａ、１０１ｂに画素信号を出力する。

列信号線１０１ａ、１０１ｂは画素１０の列ごとに設けられ、同一列の画素１０は共通の列信号線１０１ａ、１０１ｂに画素信号を出力する。本実施形態において、奇数列の列信号線１０１ａ、偶数列の列信号線１０１ｂはそれぞれ異なる回路に接続され得る。すなわち、奇数列の画素１０は、列信号線１０１ａを介して列回路１２によって読み出され、偶数列の画素１０は列信号線１０１ｂを介して列回路１２によって読み出される。１列の画素１０に配される列信号線の数は１本に限定されず、２～２４本のように複数であってもよい。また、図１には、４列の列回路１２が示されているが、実際にはより多くの数の列回路１２が配される。典型的には、列回路１２の列数は数百～数千である。

垂直走査回路１１はシフトレジスタ、ゲート回路、バッファ回路等を含む。垂直走査回路１１は、垂直同期信号、水平同期信号、クロック信号等に基づいて制御信号を画素１０に出力し、行ごとに画素１０を駆動する。

列回路１２は、列信号線１０１ａ、１０１ｂに接続されており、画素１０から出力される画素信号を処理する。具体的には、列回路１２は、列信号線１０１ａ、１０１ｂにおける画素信号を増幅するとともに、ＡＤ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換を行う。列回路１２は、列信号線１０１ａ、１０１ｂに接続された電流源１２１、参照信号と画素信号とを比較する比較器１２２、比較器による比較結果に応じてカウント信号を保持する第１メモリ１２３、第２メモリ１２４等を含み得る。電流源１２１は、列信号線１０１ａ、１０１ｂに接続されており、画素１０からの信号出力のための駆動電流を供給する負荷回路として機能する。

比較器１２２は、差動増幅回路等を含み、反転入力ノード、非反転入力ノード及び出力ノードを有する。反転入力ノードには画素信号が入力され、非反転入力ノードには参照信号ＲＡＭＰが入力され得る。比較器１２２は、参照信号ＲＡＭＰと画素信号とを比較し、比較結果を表す比較信号を出力ノードから出力する。

参照信号生成回路２０は、不図示のクロック生成回路から出力されるクロックパルスに基づいて、時間に依存して電圧が変化する参照信号（ランプ信号）ＲＡＭＰを生成する。参照信号生成回路２０は、容量充放電方式、ＤＡＣ方式、カレントステアリング方式等、様々な方式を用いて構成され得る。参照信号ＲＡＭＰは、時間とともに電圧が上昇するアップスロープであってもよく、時間とともに電圧が低下するダウンスロープであってもよい。また、参照信号ＲＡＭＰは、単位時間あたりの電圧変化率が異なる複数のスロープ波形を含み得る。

カウンタ１６は、不図示のクロック生成回路から出力されるクロックパルスをカウントし、所定のビット数を有するデジタル信号であるカウント信号のカウントアップ又はカウントダウンを行う。クロック生成回路は、発振回路等を含み、クロックパルスをカウンタ１６に供給する。カウンタ１６は、参照信号生成回路２０の参照信号ＲＡＭＰの電圧変化の開始と同時にクロックパルスの計数を開始し、配線を介してクロック信号を第１メモリ１２３に出力する。

第１メモリ１２３には、比較器１２２からの比較信号及びカウンタ１６からのカウント値が入力される。第１メモリ１２３は、比較結果が反転したタイミングにおけるカウント信号をラッチする。第１メモリ１２３に保持されたカウント信号は、画素信号をアナログデジタル変換して得られたデジタル値を表している。第２メモリ１２４は、第１メモリ１２３から転送されたカウント値を保持可能である。第１メモリ１２３及び第２メモリ１２４の各々は、画素１０のリセット時におけるカウント信号及び画素１０の光電変換に基づくカウント信号を保持し得る。

出力回路１７は、水平走査回路及び信号処理回路を含み得る。水平走査回路は、デコーダ又はシフトレジスタを備える。水平走査回路は、第２メモリ１２４に保持されたカウント信号を、順次、信号処理回路に出力させる。信号処理回路は、デジタル・シグナル・プロセッサを備えており、デジタルゲイン、デジタル相関二重サンプリング、デジタルオフセット、リニアリティ補正等のデジタル信号処理を行う。また、信号処理回路は、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）方式のシリアル出力回路を備えており、信号処理されたデジタル信号を高速、低消費電力にて光電変換装置の外部へと出力する。

なお、図１には、複数の第１メモリ１２３に共通のカウンタ１６からカウント信号が入力される例が図示されているがこれに限られない。例えば、複数の第１メモリ１２３にそれぞれ対応するように複数のカウンタ１６が配されていてもよい。この場合には、複数のカウンタ１６にはクロック生成回路から共通のクロックパルスが入力され得る。

また、図１では、列回路１２、参照信号生成回路２０、カウンタ１６及び出力回路１７については、列信号線１０１ａに対応するもののみが図示されており、列信号線１０１ｂに対応するものの図示は省略されている。列信号線１０１ｂに対応する列回路１２、参照信号生成回路２０、カウンタ１６及び出力回路１７は、図１に示されているような列信号線１０１ａに対応するものと同様の構成であり得る。

図２は、本実施形態に係る画素１０の等価回路図である。画素１０は、光電変換部ＰＤ、転送トランジスタＭ１、フローティングディフュージョンＦＤ、ソースフォロワトランジスタＭ４、選択トランジスタＭ５及びリセットトランジスタＭ６を含み得る。以下の説明では、特に断りのない限り、これらのトランジスタはＮ型ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタによって構成されるものとする。これらのトランジスタのバックゲートノード（不図示）には基準電圧（例えば、接地電圧ＧＮＤ）が供給される。また、リセットトランジスタＭ６及びソースフォロワトランジスタＭ４のドレインノードは電源電圧Ｖｄｄに接続されている。なお、Ｎ型ＭＯＳトランジスタに代えて、Ｐ型ＭＯＳトランジスタが用いられてもよい。この場合には、Ｐ型ＭＯＳトランジスタのゲートノードに印加される制御信号の電圧は、Ｎ型ＭＯＳトランジスタのゲートノードに印加される制御信号の電圧に対して反転したものとなる。

光電変換部ＰＤは、例えばフォトダイオードであって、入射光の光電変換による電荷の生成及び生成された電荷の蓄積を行う。なお、フォトダイオードに代えて、有機材料の光電変換膜、フォトゲート等のように光電効果を生じさせる構成が用いられてもよい。光電変換部ＰＤにはマイクロレンズが設けられており、マイクロレンズにより集光された光が光電変換部ＰＤに入射する。１つの画素１０に含まれる光電変換部ＰＤの数は限定されない。例えば、２個、４個又はそれ以上の個数の光電変換部ＰＤが１つのマイクロレンズを共有するように設けられてもよい。これにより、位相差オートフォーカス等に用いられる測距用の信号を取得することができる。また、光電変換部ＰＤに埋め込み型のフォトダイオードを採用することにより、暗電流ノイズを低減できる。

転送トランジスタＭ１は光電変換部ＰＤに対応して設けられ、転送トランジスタＭ１のゲートノードには制御信号ＴＸが与えられる。制御信号ＴＸがハイレベルになると、光電変換部ＰＤにおいて受光により発生し、蓄積された電荷が、転送トランジスタＭ１を介してフローティングディフュージョンＦＤに転送される。

ソースフォロワトランジスタＭ４のドレインノードには電源電圧Ｖｄｄが印加される。ソースフォロワトランジスタＭ４のソース電位は、フローティングディフュージョンＦＤに転送された電荷量に応じて変化する。

選択トランジスタＭ５はソースフォロワトランジスタＭ４と列信号線１０１ａ（１０１ｂ）との間に設けられている。同一の列の複数行の画素１０の選択トランジスタＭ５は、共通の列信号線１０１ａ（１０１ｂ）に接続されている。電流源１２１とソースフォロワトランジスタＭ４は、ソースフォロワを構成する。選択トランジスタＭ５のゲートノードには、制御信号ＳＥＬが与えられる。制御信号ＳＥＬがハイレベルになると、選択トランジスタＭ５は、ソースフォロワトランジスタＭ４のソース電位に応じた信号を列信号線１０１ａに出力する。

リセットトランジスタＭ６のソースノードはフローティングディフュージョンＦＤに接続され、リセットトランジスタＭ６のドレインノードには電源電圧Ｖｄｄが印加される。リセットトランジスタＭ６のゲートノードには、制御信号ＲＥＳが与えられる。制御信号ＲＥＳがハイレベルとなると、リセットトランジスタＭ６は、フローティングディフュージョンＦＤの電位をリセットする。

図３は、本実施形態に係る光電変換装置の動作を示すタイミングチャートである。図３は、制御信号ＴＸ、ＲＥＳ、参照信号ＲＡＭＰ、列信号線１０１ａ（１０１ｂ）の電位、カウンタ１６に供給されるクロック信号及びカウンタ１６から出力されるカウント信号のそれぞれの時間変化を示している。なお、図３に示されている期間において、複数の行のうちのある行の制御信号ＳＥＬがハイレベルであり、その行に配されている画素１０の選択トランジスタＭ５がオンになっている。以下では、制御信号ＳＥＬがハイレベルになっている行の動作を説明する。

時刻ｔ０において、制御信号ＴＸはローレベルであり、転送トランジスタＭ１はオフとなっている。また、クロック生成回路はクロックパルスの出力を停止しており、カウンタ１６にはクロックパルスは入力されていない。すなわち、時刻ｔ０においてカウント信号は初期値である。またこのとき、参照信号ＲＡＭＰも初期値である。

時刻ｔ０～ｔ１において、制御信号ＲＥＳがハイレベルとなり、リセットトランジスタＭ６がオンとなることで、フローティングディフュージョンＦＤがリセットされる。このとき、選択トランジスタＭ５はオンとなっており、列信号線１０１ａ（１０１ｂ）の電位はフローティングディフュージョンＦＤの電位に応じたリセットレベルとなる。時刻ｔ１において、制御信号ＲＥＳがハイレベルからローレベルに遷移し、リセットトランジスタＭ６がオフとなり、フローティングディフュージョンＦＤのリセットが終了する。

時刻ｔ２において、参照信号生成回路２０は参照信号ＲＡＭＰのスロープ動作を開始する。すなわち、参照信号ＲＡＭＰの電位が時間に応じて低下する。また、クロック生成回路はカウンタ１６へのクロックパルスの出力を開始し、カウンタ１６はクロックパルスをカウントし始める。

時刻ｔ３において、列信号線１０１ａ（１０１ｂ）における画素信号と参照信号ＲＡＭＰとの大小関係が反転し、比較器１２２の出力ノードにおける比較信号のレベルが反転する。第１メモリ１２３は、比較信号の反転に応じて、カウンタ１６におけるカウント値を保持する。これにより、画素１０のリセット時の画素信号がデジタル信号に変換される。

時刻ｔ４において、参照信号ＲＡＭＰはリセットされ、カウンタ１６におけるカウント値もリセットされる。時刻ｔ５～ｔ６において、制御信号ＴＸがハイレベルとなり、転送トランジスタＭ１がオンとなる。光電変換部ＰＤに蓄積された電荷が転送トランジスタＭ１を介してフローティングディフュージョンＦＤに転送され、フローティングディフュージョンＦＤの電位は転送された電荷に応じて低下する。ソースフォロワトランジスタＭ４はフローティングディフュージョンＦＤの電位に応じた電圧を選択トランジスタＭ５を介して列信号線１０１ａ（１０１ｂ）に出力する。これにより、列信号線１０１ａ（１０１ｂ）には光電変換時における電荷に応じた信号（検出信号）が出力される。

時刻ｔ７において、参照信号生成回路２０は参照信号ＲＡＭＰのスロープ動作を開始する。また、また、クロック生成回路はカウンタ１６へのクロックパルスの出力を開始し、カウンタ１６はクロックパルスをカウントし始める。

時刻ｔ８において、列信号線１０１ａ（１０１ｂ）における画素信号と参照信号ＲＡＭＰとの大小関係が反転し、比較器１２２の出力ノードにおける比較信号のレベルが反転する。第１メモリ１２３は、比較信号の反転に応じて、カウンタ１６におけるカウント値を保持する。これにより、画素１０の光電変換に基づく画素信号がデジタル信号に変換される。

時刻ｔ９において、参照信号ＲＡＭＰはリセットされ、カウンタ１６におけるカウント値もリセットされる。時刻ｔ１０～ｔ１１において、再び、制御信号ＲＥＳがハイレベルとなり、リセットトランジスタＭ６がオンとなることで、フローティングディフュージョンＦＤがリセットされる。以下、同様に、列回路１２は、画素１０から画素信号を読み出して、画素信号のアナログデジタル変換を実行する。

次に、参照信号生成回路２０及びその周辺に配された要素の構成について説明する。図４は、本実施形態に係る参照信号生成回路２０のブロック図である。参照信号生成回路２０は、図３に示されるように、時間に応じて電位が変化するランプ信号を生成する回路である。参照信号生成回路２０は、ＤＡ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）変換回路２１、バイアス回路２２、カウンタ２３及び可変抵抗２４を備える。ＤＡ変換回路２１は、複数の電流源２１ａ及び複数のスイッチ２１ｂを備える。複数の電流源２１ａの各々は、対応するスイッチ２１ｂを介して参照信号生成回路２０の出力ノードに接続されている。また、可変抵抗２４は、参照信号生成回路２０の出力ノードと接地電位を供給する電源線の間に配されている。

バイアス回路２２は、電流源２１ａにバイアス電圧を供給する。カウンタ２３には、クロック生成回路からクロックパルスＣＬＫが入力される。カウンタ２３はクロックパルスＣＬＫをカウントしてカウント値をＤＡ変換回路２１に出力する。ＤＡ変換回路２１は、カウント値に応じて複数のスイッチ２１ｂの各々をオン又はオフに制御する。より具体的には、初期状態（例えば、図３の時刻ｔ２）においてすべてのスイッチ２１ｂをオンに制御し、その後、カウント値の上昇に応じてスイッチ２１ｂの一部を順次オフに制御する。可変抵抗２４を流れる電流量が時間経過に応じて減少するため、可変抵抗２４における電圧降下の量が時間経過に応じて減少する。したがって、出力ノードの電位が時間経過に応じて低下する。このようにして、参照信号生成回路２０は時間に応じて電位が変化するランプ信号を生成することができる。

図５は、本実施形態に係る光電変換装置における参照信号生成回路２０の周辺の構成を示す模式図である。図５には、図１の説明において述べた画素アレイ１００、電流源１２１、比較器１２２、第１メモリ１２３、参照信号生成回路２０及びカウンタ１６の配置が模式的に示されている。また、図５には、バイアス回路１８、ウェル領域２００及びウェルコンタクト領域２１０の配置が模式的に示されている。

バイアス回路１８は、電流源１２１にバイアス電圧を供給する回路である。ウェル領域２００は、光電変換装置が形成される半導体基板内にウェルが配されている領域を模式的に示している。ウェルコンタクト領域２１０は、ウェル領域２００内のウェルコンタクトが形成されている領域を模式的に示している。ウェルコンタクトは、半導体基板内のウェルと半導体基板の上に配された配線層とを電気的に接続する導電部材である。

ウェル領域２００及びウェルコンタクト領域２１０は、半導体基板に対する平面視において、参照信号生成回路２０の三方を囲うように配されている。すなわち、半導体基板に対する平面視において、参照信号生成回路２０とそれ以外の回路要素との間にウェルコンタクト領域２１０内のウェルコンタクトが配されている。ここで、上述の参照信号生成回路２０以外の回路要素とは、例えば、比較器１２２、バイアス回路１８及びカウンタ１６であり得る。

参照信号生成回路２０は、例えば図４のように電力消費を伴う回路構成を有している。したがって、参照信号生成回路２０は、参照信号を生成する際に電力を消費して熱を発生する。この熱は参照信号生成回路２０の近傍の部材の温度を上昇させるため、参照信号生成回路２０の近傍に配されている回路要素の特性が変動する場合がある。

特性変動の例を説明する。例えば、比較器１２２の温度が上昇する場合、温度に依存して比較器１２２によるＡＤ変換の精度が変化する場合がある。図１の回路のように、列ごとに複数の比較器１２２が配されている場合には、参照信号生成回路２０に近い列の比較器１２２と、参照信号生成回路２０から遠い列の比較器１２２とで温度が異なる。そのため、出力信号のデジタル値の精度が比較器１２２の位置に応じて異なることがある。このように、参照信号生成回路２０が生成する熱による温度勾配によって、出力画像にシェーディングが発生する場合がある。また、バイアス回路１８の温度が上昇すると、バイアス電圧が変化し、電流源１２１が供給する駆動電流に影響を与える場合がある。また、カウンタ１６の温度が上昇すると、カウント信号のパルスの周期等の時間精度に影響を与える場合がある。このように、参照信号生成回路２０の発熱は、列回路１２における信号処理に影響することから、出力信号の品質を低下させ得る。

そこで、本実施形態では、図５に示されているように、参照信号生成回路２０と参照信号生成回路２０とは異なる回路要素との間にウェルコンタクト領域２１０が配されている。ウェルコンタクト領域２１０内のウェルコンタクトが配されていることにより、参照信号生成回路２０で生成された熱がウェルコンタクトに流れる。これにより、放熱性が向上し、参照信号生成回路２０の近傍の回路要素の温度上昇が低減される。したがって、上述の要因による熱の影響が低減され、出力信号の品質が向上する。

なお、ウェルコンタクト又は配線層には、アルミニウム、銅、タングステン等の金属の導電部材が好適に用いられる。これらの導電部材は、シリコン等の半導体基板材料に比べて熱伝導率が高く放熱性向上の効果が大きいため、出力信号の品質が更に向上する。

ウェルコンタクト領域２１０の構成及びその周辺の構成についてより詳細に説明する。図６は、本実施形態に係るウェルコンタクト領域２１０への電源電位供給を示す模式図である。図６には、ボンディングパッド２６０及び電源配線２７０が更に示されている。図６に示されているように、ウェルコンタクト領域２１０には、ウェルコンタクトを介して電源配線２７０が接続されている。電源配線２７０は、ボンディングパッド２６０に向かって第２方向Ｄ２に延在している。ボンディングパッド２６０は、ボンディングワイヤ等の実装部材により光電変換装置の外部と接続される外部端子である。

図７及び図８は、本実施形態に係るウェルコンタクト領域の変形例を示す模式図である。図７では、図５におけるウェルコンタクト領域２１０が複数のウェルコンタクト領域２１１～２１８に分割されている。複数のウェルコンタクト領域２１１～２１８の各々には、ウェルコンタクトが形成されている。このように、ウェルコンタクト領域が複数個であってもよい。これにより、ウェルコンタクト領域の間隙に配線を通しやすくすることができ、設計の自由度が向上する。

図８は、図７におけるウェルコンタクト領域２１１のより詳細な構成を示す模式図である。図８に示されているように、ウェルコンタクト領域２１１は、第２方向Ｄ２に並ぶ複数の半導体領域２２０を有している。半導体領域２２０は、不純物拡散層領域である。複数の半導体領域２２０の各々は、第１方向Ｄ１に延在する帯状をなしている。

複数の半導体領域２２０の各々は、第１方向Ｄ１に並ぶ複数のウェルコンタクト２３０を介して第１配線層の配線２４０に接続されている。ウェルコンタクト２３０が複数であることにより、放熱性が向上されている。配線２４０は、第１方向Ｄ１に延在する帯状をなしている。また、図８に示されているように、第１配線層の上の第２配線層には配線２５０が配されており、配線２５０は、第１方向Ｄ１と交差する第２方向Ｄ２に延在する帯状をなしている。配線２５０は不図示のビアを介して配線２４０と接続されている。複数の配線２４０と複数の配線２５０は平面視において格子状をなしている。これにより、放熱性が向上されている。

なお、図８では、複数のウェルコンタクト２３０は第１方向Ｄ１に並んでいるが、この配列方向は特に限定されない。複数のウェルコンタクト２３０の配列方向は、例えば、比較器１２２を構成する回路内のウェルコンタクトの配列方向と統一されていてもよい。

図９は、本実施形態に係る光電変換装置における参照信号生成回路２０の周辺の構成の変形例を示す模式図である。本変形例では、参照信号生成回路２０とウェル領域２００の間に複数のダミー半導体領域２８０が配されている。ダミー半導体領域２８０は、参照信号生成回路２０とウェル領域２００の間のフィルパターンとしての活性領域である。このようにフィルパターンを配することにより、製造プロセスが安定化し得る。

図１０は、本実施形態に係る光電変換装置における参照信号生成回路２０の周辺の構成を示す断面模式図である。図１０は、図６におけるＸ－Ｘ’線の断面の一例を示している。図１０に示されている第３方向Ｄ３は、基板２の主面に対して垂直な方向を示している。光電変換装置が形成される基板２（第１基板）は、Ｐ型基板領域３０１、Ｎ型ウェル領域３０２、３０３、Ｎ型拡散領域３１１及びＰ型拡散領域３１２、３１３を有している。また、基板２の上には、ゲート電極３４０、ビア３２１、３２２、３２３及び配線３３１、３３２、３３３が配されている。配線３３１、３３２、３３３は第１配線層に含まれる配線である。ゲート電極３４０はポリシリコン等により形成されている。

Ｎ型ウェル領域３０３、Ｐ型拡散領域３１２、３１３及びゲート電極３４０により構成されるＰ型ＭＯＳトランジスタは、参照信号生成回路２０の中のトランジスタの１つである。このＰ型ＭＯＳトランジスタの主電極（ドレイン又はソース）であるＰ型拡散領域３１２、３１３は、ビア３２２、３２３を介して、配線３３２、３３３にそれぞれ接続されている。

Ｎ型ウェル領域３０２は、図６におけるウェル領域２００に相当する。また、ビア３２１は、図６におけるウェルコンタクト領域２１０に形成されるウェルコンタクトに相当する。ウェル領域３０２には、配線３３１、ビア３２１、Ｎ型拡散領域３１１を順に介して電源電位が供給される。

本実施形態の光電変換装置においては、画素から出力される信号を処理する信号処理装置として機能する領域の平面視において、参照信号生成回路２０と参照信号生成回路２０とは異なる回路要素との間にウェルコンタクト領域２１０が配されている。これにより、参照信号生成回路２０の発熱の影響が低減され、出力信号の品質が向上する。したがって、本実施形態によれば、出力信号の品質を向上し得る信号処理装置が提供される。また、この信号処理装置を備えることにより、出力信号の品質を向上し得る光電変換装置が提供される。

［第２実施形態］
図１１及び図１２は本実施形態に係る光電変換装置の模式図である。以下、第１実施形態と異なる構成を中心に説明する。

本実施形態における光電変換装置はいわゆる裏面照射型であって、積層用の基板１（第２基板）及び基板２（第１基板）を備える。基板１及び基板２は、それぞれ画素基板及び回路基板とも呼ばれ得る。基板１には複数の行及び複数の列をなすように配され、複数の画素１０を含む画素アレイ１００が形成されている。更に、基板１には、画素１０を駆動するための制御線と、画素１０から信号を読み出すための信号線とが配される。

基板２は基板１に積層される。基板２には、２つの信号処理回路５ａ、５ｂが第２方向Ｄ２に並んで形成されている。信号処理回路５ａ、５ｂは略同一に構成され得る。基板２の信号処理回路５ａ、５ｂのそれぞれは、共通のマスクセットを用いて２回の露光を行うことによって形成されてもよい。なお、２つの信号処理回路５ａ、５ｂの上層の配線（メタル）層は一括露光により形成されてもよい。これにより、信号処理回路５ａ、５ｂのそれぞれにおける配線を適宜異ならせることが可能である。

基板２において、信号処理回路５ａは、ＡＤ変換回路（ＡＤＣ）５０ａ、５０ｂ、出力回路５１ａ、５１ｂ及び行選択回路（垂直走査回路）１１ａ、１１ｂを含む。同様に、信号処理回路５ｂは、ＡＤ変換回路５０ｃ、５０ｄ、出力回路５１ｃ、５１ｄ及び行選択回路１１ｃ、１１ｄを含む。ＡＤ変換回路５０ａ～５０ｄのそれぞれは、画素アレイ１００の所定の領域に対応して設けられ得る。例えば、ＡＤ変換回路５０ａ、５０ｃは、画素アレイ１００の奇数列の列信号線１０１ａに対応し、ＡＤ変換回路５０ｂ、５０ｄは、偶数列の列信号線１０１ｂに対応し得る（図１参照）。

行選択回路１１ａ～１１ｄは、基板１と基板２との接合部を介して制御信号を画素アレイ１００に供給し、行ごとに画素１０を駆動する。行選択回路１１ａ、１１ｂはＡＤ変換回路５０ａ、５０ｂの両側に配置され、行選択回路１１ｃ、１１ｄはＡＤ変換回路５０ｃ、５０ｄの両側に配置される。

ＡＤ変換回路５０ａ～５０ｄは、比較器、カウンタ及びメモリを含み、画素１０からの画素信号をデジタル信号に変換する。出力回路５１ａ～５１ｄはＡＤ変換回路５０ａ～５０ｄからのデジタル信号において、デジタルゲイン、デジタル相関二重サンプリング、デジタルオフセット、リニアリティ補正等のデジタル信号処理を行い得る。更に、出力回路５１ａ～５１ｄは信号処理されたデジタル信号を光電変換装置の外部へ出力する。

信号処理回路５ａ、５ｂは、配線群１０５、１０６によって互いに接続されている。すなわち、ＡＤ変換回路５０ａとＡＤ変換回路５０ｃとは配線群１０５によって互いに接続され、ＡＤ変換回路５０ｂとＡＤ変換回路５０ｄとは配線群１０６によって互いに接続されている。配線群１０５、１０６は、参照信号を供給するための配線を含み得る。

また、ＡＤ変換回路５０ａとＡＤ変換回路５０ｂの間には、参照信号生成回路２０ａが配されている。参照信号生成回路２０ａの機能は第１実施形態における参照信号生成回路２０と同様である。また、本実施形態においても、ウェル領域２００及びウェルコンタクト領域２１０が、基板２に対する平面視において、参照信号生成回路２０ａの三方を囲うように配されている。すなわち、基板２に対する平面視において、参照信号生成回路２０ａとそれ以外の回路要素（ＡＤ変換回路５０ａ、５０ｂ）との間にウェルコンタクト領域２１０内のウェルコンタクトが配されている。

また、ＡＤ変換回路５０ｃとＡＤ変換回路５０ｄの間には、参照信号生成回路２０ｂが配されている。参照信号生成回路２０ｂは、後述するように参照信号を生成する動作を行わないダミーの回路であるが、共通のマスクセットを用いて２回の露光を行うことによって形成されるため、参照信号生成回路２０ａと同様の構造を有している。参照信号生成回路２０ｂの周囲にも参照信号生成回路２０ａと同様にウェル領域２００及びウェルコンタクト領域２１０が配されている。なお、製造プロセスによっては、参照信号生成回路２０ｂ、ウェル領域２００及びウェルコンタクト領域２１０が配されていなくてもよい。

図１３は、本実施形態に係る信号処理回路の構成を説明するための図であって、図１２におけるＡＤ変換回路５０ａ（第１回路領域）、ＡＤ変換回路５０ｃ（第２回路領域）を示している。ＡＤ変換回路５０ａ、５０ｃの各々は、電流源１２１、比較器１２２、カウンタ１６、第１メモリ１２３、第２メモリ１２４及び出力回路１７を含む。電流源１２１、比較器１２２、第１メモリ１２３及び第２メモリ１２４は列ごとに設けられ、列回路を構成している。

ＡＤ変換回路５０ａにおける複数の比較器１２２とＡＤ変換回路５０ｃにおける複数の比較器１２２には、１つの参照信号生成回路２０ａから配線群１０５を介して共通の参照信号ＲＡＭＰが供給される。これにより、ＡＤ変換回路５０ａとＡＤ変換回路５０ｃの特性差が低減され得る。なお、この回路構成においては、参照信号生成回路２０ｂは比較器１２２に接続されておらず、非動作である。したがって、参照信号生成回路２０ｂは電力消費による発熱を生じない。

本実施形態においても、カウンタ１６は、複数の第１メモリ１２３にカウント信号を供給する。複数のＡＤ変換回路５０ａ～５０ｄにおいて、複数のカウンタ１６は互いに同期して動作するように構成されてもよい。例えば、複数のカウンタ１６における動作の開始及び停止が共通の制御信号によって制御されてもよく、複数のクロック信号の位相がＰＬＬ回路などにより互いに同期するように制御されてもよい。

ＡＤ変換回路５０ａにおける複数の電流源１２１とＡＤ変換回路５０ｃにおける複数の電流源１２１には、それぞれ共通のバイアス電圧が供給され得る。このような構成により、ＡＤ変換回路５０ａ、５０ｃにおける特性差を低減することが可能となる。

本実施形態においても、画素から出力される信号を処理する信号処理装置である基板２における平面視において、参照信号生成回路２０ａと参照信号生成回路２０ａとは異なる回路要素との間にウェルコンタクト領域２１０が配されている。これにより、参照信号生成回路２０ａの発熱の影響が低減され、出力信号の品質が向上する。したがって、本実施形態によれば、出力信号の品質を向上し得る信号処理装置が提供される。また、この信号処理装置を備えることにより、出力信号の品質を向上し得る光電変換装置が提供される。

また、基板２に基板１が積層される構成においては、基板１の画素１０が発熱の影響を受ける可能性もある。例えば、画素アレイ１００内の熱勾配により画素１０の暗電流にシェーディング成分が生じる場合がある。これに対し、本実施形態においては、参照信号生成回路２０ａの発熱の影響が低減されているため、上述のような画素１０が受ける熱の影響も低減され得る。

なお、画素１０が受ける発熱の影響は、画素１０が平面視において参照信号生成回路２０ａと重なる位置に配されている場合に大きくなる。そのため、本実施形態による発熱低減効果は画素１０が平面視において参照信号生成回路２０ａと重なっている場合により顕著となる。また、画素１０が平面視において参照信号生成回路２０ａと重なるように配置することにより、画素１０が平面視において参照信号生成回路２０ａとずれた位置に配置されている場合と比べて面積効率が高くなり、チップコストが低減され得る。

なお、本実施形態においては２つの基板１、２が積層されている構造を例示しているが、３つ以上の基板が積層される構造であってもよい。また、本実施形態では、２つの信号処理回路５ａ、５ｂが配されている例が例示されているが、信号処理回路の個数は１つであってもよく、３つ以上であってもよい。

［第３実施形態］
上述の実施形態における光電変換装置は種々の機器に適用可能である。機器として、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星、監視カメラ等があげられる。図１４に、機器の例としてデジタルスチルカメラのブロック図を示す。

図１４に示す機器７は、バリア７０６、レンズ７０２、絞り７０４、撮像装置７０（光電変換装置の一例）を含む。また、機器７は、更に、信号処理部（処理装置）７０８、タイミング発生部７２０、全体制御・演算部７１８（制御装置）、メモリ部７１０（記憶装置）、記録媒体制御Ｉ／Ｆ部７１６、記録媒体７１４、外部Ｉ／Ｆ部７１２を含む。バリア７０６、レンズ７０２、絞り７０４の少なくとも１つは、機器に対応する光学装置である。バリア７０６はレンズ７０２を保護し、レンズ７０２は被写体の光学像を撮像装置７０に結像させる。絞り７０４はレンズ７０２を通った光量を可変にする。撮像装置７０は上述の実施形態のように構成され、レンズ７０２により結像された光学像を画像データ（画像信号）に変換する。信号処理部７０８は撮像装置７０より出力された撮像データに対し各種の補正、データ圧縮等を行う。タイミング発生部７２０は撮像装置７０及び信号処理部７０８に、各種タイミング信号を出力する。全体制御・演算部７１８はデジタルスチルカメラ全体を制御し、メモリ部７１０は画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部７１６は記録媒体７１４に画像データの記録又は読み出しを行うためのインターフェースであり、記録媒体７１４は撮像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部７１２は外部コンピュータ等と通信するためのインターフェースである。タイミング信号等は機器の外部から入力されてもよい。また、更に機器７は光電変換装置で得られた情報を表示する表示装置（モニター、電子ビューファインダ等）を備えてもよい。機器は少なくとも光電変換装置を備える。更に、機器７は、光学装置、制御装置、処理装置、表示装置、記憶装置、及び光電変換装置で得られた情報に基づいて動作する機械装置の少なくともいずれかを備える。機械装置は、光電変換装置の信号を受けて動作する可動部（たとえばロボットアーム）である。

それぞれの画素が、複数の光電変換部（第１の光電変換部と、第２の光電変換部）を含んでもよい。信号処理部７０８は、第１の光電変換部で生じた電荷に基づく画素信号と、第２の光電変換部で生じた電荷に基づく画素信号とを処理し、撮像装置７０から被写体までの距離情報を取得するように構成されてもよい。

［第４実施形態］
図１５（ａ）、図１５（ｂ）は、本実施形態における車載カメラに関する機器のブロック図である。機器８は、上述した実施形態の撮像装置８０（光電変換装置の一例）と、撮像装置８０からの信号を処理する信号処理装置（処理装置）を有する。機器８は、撮像装置８０により取得された複数の画像データに対し、画像処理を行う画像処理部８０１と、機器８より取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部８０２を有する。また、機器８は、算出された視差に基づいて対象物までの距離を算出する距離計測部８０３と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部８０４とを有する。ここで、視差算出部８０２、距離計測部８０３は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部８０４はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）によって実現されてもよいし、これらの組合せによって実現されてもよい。

機器８は車両情報取得装置８１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、機器８には、衝突判定部８０４での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ８２０が接続されている。また、機器８は、衝突判定部８０４での判定結果に基づいて、ドライバーへ警報を発する警報装置８３０とも接続されている。例えば、衝突判定部８０４の判定結果として衝突可能性が高い場合、制御ＥＣＵ８２０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置８３０は音等の警報を鳴らす、カーナビゲーションシステム等の画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。機器８は上述のように車両を制御する動作の制御を行う制御手段として機能する。

本実施形態では車両の周囲、例えば前方又は後方を機器８で撮像する。図１５（ｂ）は、車両前方（撮像範囲８５０）を撮像する場合の機器を示している。撮像制御手段としての車両情報取得装置８１０が、撮像動作を行うように機器８又は撮像装置８０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上述では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、機器は、自動車等の車両に限らず、例えば、船舶、航空機、人工衛星、産業用ロボット及び民生用ロボット等の移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）、監視システム等、広く物体認識又は生体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

上述の実施形態において、光電変換装置の構成は上述の実施形態で述べたものに限られない。例えば、フローティングディフュージョンＦＤの容量は可変であってもよい。この構成は、例えば、可変容量、スイッチにより接続を切替可能な容量等を追加することにより実現され得る。また、画素アレイ１００の１つの列に複数の列信号線が配されていてもよく、１つの画素に複数の選択トランジスタを配することにより、信号を出力する列信号線を切り替えることが可能な構成であってもよい。また、画素１０のリセット時におけるアナログ信号を保持するための容量及びスイッチが比較器１２２に更に接続されていてもよい。この場合、比較器１２２はオートゼロ動作を行うことができる。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１、２ 基板
１０ 画素
１６ カウンタ
１８ バイアス回路
２０ 参照信号生成回路
１００ 画素アレイ
１２２ 比較器
２００ ウェル領域
２１０ ウェルコンタクト領域

Claims (16)

1. 第１基板と、
   前記第１基板に配され、画素から出力された信号との比較に用いられる参照信号を生成する信号生成回路と、
   前記第１基板に配され、前記信号生成回路とは異なる回路要素と、
   前記第１基板と、前記第１基板の上に配された配線層とを接続するコンタクトが配されたコンタクト領域と、
   を有し、
   前記第１基板に対する平面視において、前記コンタクト領域は、前記信号生成回路と前記回路要素との間に配されている
   ことを特徴とする信号処理装置。
2. 前記回路要素は、前記画素から出力された信号と前記参照信号とを比較する比較器を含む
   ことを特徴とする請求項１に記載の信号処理装置。
3. 前記回路要素は、時間に応じたデジタル信号を出力するカウンタを含む
   ことを特徴とする請求項１又は２に記載の信号処理装置。
4. 前記回路要素は、前記画素からの信号出力のための駆動電流を供給する電流源のバイアス回路を含む
   ことを特徴とする請求項１乃至３のいずれか１項に記載の信号処理装置。
5. 前記コンタクトは、前記第１基板に配されたウェルと、電源電位が供給される配線とを接続する
   ことを特徴とする請求項１乃至４のいずれか１項に記載の信号処理装置。
6. 前記コンタクトの熱伝導率は、前記第１基板の熱伝導率よりも高い
   ことを特徴とする請求項１乃至５のいずれか１項に記載の信号処理装置。
7. 互いに間隙を介して配されている複数の前記コンタクト領域を有する
   ことを特徴とする請求項１乃至６のいずれか１項に記載の信号処理装置。
8. 前記コンタクト領域は、第１方向に並ぶように配された複数の前記コンタクトを含む
   ことを特徴とする請求項１乃至７のいずれか１項に記載の信号処理装置。
9. 前記平面視において、前記配線層は、第１方向に延在する第１配線と、前記第１方向と交差する第２方向に延在する第２配線とを含む
   ことを特徴とする請求項１乃至８のいずれか１項に記載の信号処理装置。
10. 前記平面視において、前記コンタクト領域と前記信号生成回路の間に配されたダミー半導体領域を更に有する
    ことを特徴とする請求項１乃至９のいずれか１項に記載の信号処理装置。
11. 複数の前記信号生成回路が前記第１基板に配されており、
    前記複数の信号生成回路のうちの１つは前記参照信号を生成する動作を行わない
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の信号処理装置。
12. 請求項１乃至１１のいずれか１項に記載の信号処理装置と、
    前記画素と、
    を有することを特徴とする光電変換装置。
13. 前記第１基板に積層された第２基板を更に有し、
    前記画素は、前記第２基板に配されている
    ことを特徴とする請求項１２に記載の光電変換装置。
14. 前記信号生成回路は、前記平面視において前記画素と重なる位置に配されている
    ことを特徴とする請求項１３に記載の光電変換装置。
15. 請求項１２乃至１４のいずれか１項に記載の光電変換装置と、
    前記光電変換装置に対応した光学装置、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報を表示する表示装置、
    前記光電変換装置で得られた情報を記憶する記憶装置、及び
    前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備える
    ことを特徴とする機器。
16. 前記処理装置は、複数の光電変換部にて生成された画像信号をそれぞれ処理し、前記光電変換装置から被写体までの距離情報を取得する
    ことを特徴とする請求項１５に記載の機器。

Images