JP2024123796A - パッケージと伝送路の接続構造 - Google Patents
パッケージと伝送路の接続構造 Download PDFInfo
- Publication number
- JP2024123796A JP2024123796A JP2023031483A JP2023031483A JP2024123796A JP 2024123796 A JP2024123796 A JP 2024123796A JP 2023031483 A JP2023031483 A JP 2023031483A JP 2023031483 A JP2023031483 A JP 2023031483A JP 2024123796 A JP2024123796 A JP 2024123796A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- package
- transmission path
- ground pattern
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】コネクタ50が取り付けられた金属製のパッケージ40と、パッケージ内に収容され、誘電体からなる基板本体11の表面に信号線パターン12と該信号線パターンの両側に間隔を開けて配置されたグランドパターン13,13とからなる伝送路14が形成され、基板本体の裏面に裏面グランドパターン15が形成され、コネクタの中心導体51が信号線パターンの端部に電気的に接続され、コネクタの外部導体52が裏面グランドパターンに電気的に接続されている伝送路基板10と、を備える。表面のグランドパターン13において信号線パターンに対向する側の縁部に沿って、グランドパターンと裏面グランドパターンとを導通させるビアホール16が形成され、グランドパターンの縁部とビアホールとの距離がデザインルールの下限値に等しい。
【選択図】図2
Description
図2に示すように、入力側の伝送路基板10は、例えば石英などの誘電体からなる基板本体11の表面11aに、金属箔からなる線状の信号線パターン12と、信号線パターン12の両側に間隔を開けて配置されたグランド(GND)パターン13,13とが形成されている。以下では、信号線パターン12とGNDパターン13,13との組み合わせを伝送路14という。裏面11bあるいは中間層には、GNDパターン15(裏面GNDパターンともいう)が形成されている。すなわち、伝送路基板10には、グランデッドコプレーナー線路型の伝送路14が形成されている。
図1に示すように、出力側の伝送路基板20は、入力側の伝送路基板10と同様の構成を有している。
集積回路素子30は、半導体基板(又はチップ)上に例えばアンプなどの集積回路(IC)31が形成されている。集積回路31の入力側は、伝送路基板10の信号線パターン12の一端に例えばワイヤーで接続され、集積回路31のGNDは、伝送路基板10のGNDパターン13に例えばワイヤーで接続されている。集積回路31の出力側は、伝送路基板20の信号線パターン22の一端に例えばワイヤーで接続され、集積回路31のGNDは、伝送路基板20のGNDパターン23に例えばワイヤーで接続されている。
パッケージ40は、金属製であり、具体的には金属製の容器41と金属製の蓋とを有し、容器41に蓋が取り付けられて金属壁で囲まれた内部空間を形成し、内部空間に伝送路基板10、集積回路素子30、及び伝送路基板20が収容されるようになっている。容器41の対向する壁部43a,43bには、それぞれ貫通孔が形成され、貫通孔に例えばWコネクタなどの同軸型のコネクタ50及びコネクタ60が取り付けられている。入力用のコネクタ50は、先端が伝送路基板10の信号線パターン12に接続された中心導体51と、絶縁材を介して中心導体51に対し同軸状に形成された外部導体52とを備えている。出力用のコネクタ60は、先端が伝送路基板20の信号線パターン22に接続された中心導体61と、絶縁材を介して中心導体61に対し同軸状に形成された外部導体62とを備えている。また、金属製の蓋の裏側には電波吸収体が取り付けられており、形成された内部空間での空間共振が抑制されるようになっている。
次に、金属製のパッケージ40と伝送路基板10の伝送路14との接続構造100について説明する。
伝送路基板10には、GNDパターン13において信号線パターン12に対向する側の縁部に沿って、GNDパターン13と裏面GNDパターン15とを導通させるビアホール16が1列で形成され、ビアホール16は、GNDパターン13の縁部(すなわちGNDパターン13を画する境界又は端)とビアホール16との距離が、製造上の制限であるデザインルールの下限値に等しいように配置される。ここで、GNDパターン13の縁部とビアホール16との距離とは、GNDパターン13の信号線パターン12に対向する側の縁部(境界)からビアホール16の信号線パターン12側の端までの最短距離を指すものとする。また、ビアホール16は、隣接するビアホール16,16の間隔がデザインルールの下限値に等しいように配置される。ここで、隣接するビアホール16,16の間隔とは、ビアホール16の相手側寄りの端同士の間隔を指すものとする。具体的には、本実施形態では、例えば、GNDパターン13の縁部からビアホール16との距離を0.05mm、隣接ビアホール16,16の間隔を0.2mmとした。
デザインルールにより、ビアホール16は伝送路基板10の基板端に配置することができない。そのため、伝送路基板10においてパッケージ40の壁部43a側の基板端からビアホール16間は、金属製のパッケージ40と伝送路基板10の表面11aのGNDパターン13とが直接的には接続されていない領域となる。そこで、この領域の伝送路基板10の側面11cをメタライズするキャスタレーション17を設けることにより、伝送路基板10の基板端まで十分に金属製のパッケージ40とGNDパターン13とが電気的に接続されるようになる。
図3(a)は、本実施形態に係る接続構造100に用いられる伝送路基板10Aのシミュレーションモデルを示し、(b)は反射特性、(c)は透過特性のシミュレーション結果を示す。図3(b)及び(c)において、破線は、GNDパターン13の縁部とビアホール16との距離d1が168μmに設定されたケース(構成例1)を示し、実線は、GNDパターン13の縁部とビアホール16との距離d1がデザインルールの下限値の50μmに設定されたケース(構成例2)を示す。図3(b)及び(c)に示すように、構成例1では、120GHz付近に反射特性のディップが生じること、構成例2でGNDパターン13の縁部とビアホール16との距離d1を小さくすると伝送性能が改善することが確認できた。
上述のように、本実施形態の金属製のパッケージ40と伝送路14の接続構造100は、GNDパターン13において信号線パターン12に対向する側の縁部に沿って、GNDパターン13と裏面GNDパターン15とを導通させるビアホール16が形成され、GNDパターン13の縁部とビアホール16との距離がデザインルールの下限値に等しい構成となっている。従来の接続構造では、信号線パターン12近傍のGNDパターン13においてビアホール16が存在しない領域を信号が伝搬することにより、伝送特性におけるディップが生じる原因になっていた。これに対し、上記構成により、信号が伝搬する上記領域においてGNDパターン13と裏面GNDパターン15とを直接接続して電気的に一体化することにより、高周波数での反射特性や通過特性などの高周波伝送特性を改善することができる。
10、10A、10B、10C、20 伝送路基板
11 基板本体
11a 表面
11b 裏面
11c 側面
12、22 信号線パターン
13、23 GNDパターン
14、24 伝送路
15 裏面GNDパターン
16 ビアホール
17 キャスタレーション
18 接続導体
19 シリコンキャパシタ
30 集積回路素子
31 集積回路
40 パッケージ
41 容器
43、43a、43b 壁部
50、60 コネクタ
51、61 中心導体
52、62 外部導体
100 接続構造
Claims (5)
- コネクタ(50)が取り付けられた金属製のパッケージ(40)と、
前記パッケージ内に収容され、誘電体からなる基板本体(11)の表面に信号線パターン(12)と該信号線パターンの両側に間隔を開けて配置されたグランドパターン(13,13)とからなる伝送路(14)が形成され、前記基板本体の裏面に裏面グランドパターン(15)が形成され、前記コネクタの中心導体(51)が前記信号線パターンの端部に電気的に接続され、前記コネクタの外部導体(52)が前記裏面グランドパターンに電気的に接続されている伝送路基板(10)と、
を備え、
前記グランドパターンにおいて前記信号線パターンに対向する側の縁部に沿って、前記グランドパターンと前記裏面グランドパターンとを導通させるビアホール(16)が形成され、前記グランドパターンの前記縁部と前記ビアホールとの距離がデザインルールの下限値に等しいことを特徴とするパッケージと伝送路の接続構造。 - 隣接する前記ビアホールの間隔がデザインルールの下限値に等しい、請求項1に記載のパッケージと伝送路の接続構造。
- 前記グランドパターンにおいて前記信号線パターンに対向する側とは反対側の縁部に沿って、前記グランドパターンと前記裏面グランドパターンとを導通させるビアホールが形成されている、請求項2に記載のパッケージと伝送路の接続構造。
- 前記基板本体において前記コネクタが取り付けられた側の前記パッケージの壁部(43)に対向する側の縁部に、前記基板本体の側面がメタライズされて前記グランドパターンと前記裏面グランドパターンとを導通させるキャスタレーション(17)が形成されている、請求項3に記載のパッケージと伝送路の接続構造。
- 前記コネクタの前記外部導体又は前記外部導体に接続された前記パッケージと前記表面の前記グランドパターンとを接続する金属製の接続導体(18)が設けられる、請求項4に記載のパッケージと伝送路の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023031483A JP7711114B2 (ja) | 2023-03-02 | 2023-03-02 | パッケージと伝送路の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023031483A JP7711114B2 (ja) | 2023-03-02 | 2023-03-02 | パッケージと伝送路の接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024123796A true JP2024123796A (ja) | 2024-09-12 |
| JP7711114B2 JP7711114B2 (ja) | 2025-07-22 |
Family
ID=92676456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023031483A Active JP7711114B2 (ja) | 2023-03-02 | 2023-03-02 | パッケージと伝送路の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7711114B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224604A (ja) * | 1993-01-22 | 1994-08-12 | Shinko Electric Ind Co Ltd | 高周波用信号線路 |
| JP2012060533A (ja) * | 2010-09-10 | 2012-03-22 | Fujitsu Ltd | 高周波回路用パッケージ及び高周波回路装置 |
| JP2016181737A (ja) * | 2015-03-23 | 2016-10-13 | アンリツ株式会社 | 伝送線路 |
| WO2022220176A1 (ja) * | 2021-04-14 | 2022-10-20 | 京セラ株式会社 | 電子素子収容用パッケージ及び電子装置 |
-
2023
- 2023-03-02 JP JP2023031483A patent/JP7711114B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224604A (ja) * | 1993-01-22 | 1994-08-12 | Shinko Electric Ind Co Ltd | 高周波用信号線路 |
| JP2012060533A (ja) * | 2010-09-10 | 2012-03-22 | Fujitsu Ltd | 高周波回路用パッケージ及び高周波回路装置 |
| JP2016181737A (ja) * | 2015-03-23 | 2016-10-13 | アンリツ株式会社 | 伝送線路 |
| WO2022220176A1 (ja) * | 2021-04-14 | 2022-10-20 | 京セラ株式会社 | 電子素子収容用パッケージ及び電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7711114B2 (ja) | 2025-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5235208A (en) | Package for microwave integrated circuit | |
| CN102593565B (zh) | 电介质波导管的输入输出连接构造 | |
| JPH03165058A (ja) | 半導体装置 | |
| CN102318134A (zh) | 波导微带线转换器 | |
| US9083313B2 (en) | Substrate, duplexer and substrate module | |
| JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
| JP4081284B2 (ja) | 高周波集積回路モジュール | |
| US10588215B2 (en) | Inter-board connection structure | |
| CN110875722B (zh) | 高频放大器 | |
| CN112119489B (zh) | 布线基板、封装体及模块 | |
| JP2016194600A (ja) | 光変調器モジュール | |
| JP7711114B2 (ja) | パッケージと伝送路の接続構造 | |
| JP2571029B2 (ja) | マイクロ波集積回路 | |
| JP6907916B2 (ja) | 高周波回路 | |
| JP7686025B2 (ja) | 高周波モジュール | |
| JP5964785B2 (ja) | 高周波伝送線路 | |
| JP2013197435A (ja) | 配線基板 | |
| JP6282944B2 (ja) | 配線基板およびこれを用いた高周波装置 | |
| JP2009224566A (ja) | 回路、半導体回路 | |
| WO2016098340A1 (ja) | 半導体チップおよび導波管変換システム | |
| JPH02156702A (ja) | マイクロ波デバイス用パッケージ | |
| JP2001068596A (ja) | 誘電体回路基板およびそれを含むミリ波半導体装置 | |
| JPH11346106A (ja) | マイクロストリップ線路の接続方法 | |
| JP4329702B2 (ja) | 高周波デバイス装置 | |
| JP2010206084A (ja) | Icモジュール装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250709 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7711114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
