JP2515569B2 - 液晶交流化用駆動電圧発生回路 - Google Patents
液晶交流化用駆動電圧発生回路Info
- Publication number
- JP2515569B2 JP2515569B2 JP62331763A JP33176387A JP2515569B2 JP 2515569 B2 JP2515569 B2 JP 2515569B2 JP 62331763 A JP62331763 A JP 62331763A JP 33176387 A JP33176387 A JP 33176387A JP 2515569 B2 JP2515569 B2 JP 2515569B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- source bus
- generating
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明はアクティブ液晶表示パネルのソースバスを
交流駆動するための新しい駆動電圧発生回路に関する。
交流駆動するための新しい駆動電圧発生回路に関する。
「従来の技術」 従来の駆動電圧発生回路1は第11図に示すように、負
極が接地された直流電源2の正極が出力端子3に接続さ
れ、また正極が接地された直流電源4の負極が出力端子
5に接続され、出力端子3及び5にはそれぞれ正の電圧
V1(第1の電圧)及び負の電圧V3(第3の電圧)が供給
される。また直流電源の電圧V1及びV3は平均化回路6に
も供給されて平均化され、平均化回路6より(V1+V3)
/2で表わされる電圧V2(第2の電圧)が出力端子7に供
給される。これらの電圧V1〜V3の相対的な大きさは例え
ばV1>0>V2>V3とされる。
極が接地された直流電源2の正極が出力端子3に接続さ
れ、また正極が接地された直流電源4の負極が出力端子
5に接続され、出力端子3及び5にはそれぞれ正の電圧
V1(第1の電圧)及び負の電圧V3(第3の電圧)が供給
される。また直流電源の電圧V1及びV3は平均化回路6に
も供給されて平均化され、平均化回路6より(V1+V3)
/2で表わされる電圧V2(第2の電圧)が出力端子7に供
給される。これらの電圧V1〜V3の相対的な大きさは例え
ばV1>0>V2>V3とされる。
駆動電圧発生回路1で発生された電圧はソースバス駆
動回路8を介して液晶表示パネル10のソースバス111〜1
1nに供給される。液晶表示パネル10においては液晶画素
がm行、n列のマトリックス状に配列され、これら各画
素の表示電極Pij(i=1〜m,j=1〜n)はそれぞれTF
T(トランジスタ)のドレインに接続され、各TFTのソー
スはソースバス11jに、またゲートはゲートバス(ソー
スバスと直交する)12iにそれぞれ接続される。各表示
電極Pijと対向して共通電極が設けられるが図示してい
ない。
動回路8を介して液晶表示パネル10のソースバス111〜1
1nに供給される。液晶表示パネル10においては液晶画素
がm行、n列のマトリックス状に配列され、これら各画
素の表示電極Pij(i=1〜m,j=1〜n)はそれぞれTF
T(トランジスタ)のドレインに接続され、各TFTのソー
スはソースバス11jに、またゲートはゲートバス(ソー
スバスと直交する)12iにそれぞれ接続される。各表示
電極Pijと対向して共通電極が設けられるが図示してい
ない。
駆動電圧発生回路1で発生された電圧V1及びV3はそれ
ぞれスイッチ手段S0の固定接点a及びbに供給され、可
動接点cの切替により一方の電圧が選択されて各ソース
バス11jと対応して設けられたスイッチ手段Sjの固定接
点aに供給される。各スイッチ手段Sjの固定接点bには
第2電圧V2が供給され、可動接点cの切替により選択さ
れたV1〜V3のいずれかの電圧が各ソースバス11jに供給
される。
ぞれスイッチ手段S0の固定接点a及びbに供給され、可
動接点cの切替により一方の電圧が選択されて各ソース
バス11jと対応して設けられたスイッチ手段Sjの固定接
点aに供給される。各スイッチ手段Sjの固定接点bには
第2電圧V2が供給され、可動接点cの切替により選択さ
れたV1〜V3のいずれかの電圧が各ソースバス11jに供給
される。
スイッチ手段S0は制御回路8aから供給される交流化指
令信号Mにより制御される。交流化指令信号Mは表示画
面の1フィールド毎に論理1(例えば高レベル)及び論
理0(例えば低レベル)を交互にとる信号(第12図c)
であり、それぞれのレベルに応じて可動接点cは切替え
られる。制御回路8aは表示パネルの各行の画素に同時に
表示すべき1行分の画素データ信号SD1〜SDnを水平起動
信号STH(第12図A)に同期して順次出力しスイッチ手
段S1〜Snを制御する。従ってスイッチ手段Sjには制御信
号として1水平時間毎にj列の第1〜第n行の画素に順
次表示すべき画素データ信号が与えられる。この画素デ
ータ信号(画素列信号とも言われる)SDjの例を第12図
Bに示してある。画素列信号DSjの“1",“0"に応じてス
イッチ手段Sjは1水平時間毎にa側又はb側に切替えら
れ、ソースバス11jには第12図Dに示すようなソースバ
ス駆動信号VSjが印加される。
令信号Mにより制御される。交流化指令信号Mは表示画
面の1フィールド毎に論理1(例えば高レベル)及び論
理0(例えば低レベル)を交互にとる信号(第12図c)
であり、それぞれのレベルに応じて可動接点cは切替え
られる。制御回路8aは表示パネルの各行の画素に同時に
表示すべき1行分の画素データ信号SD1〜SDnを水平起動
信号STH(第12図A)に同期して順次出力しスイッチ手
段S1〜Snを制御する。従ってスイッチ手段Sjには制御信
号として1水平時間毎にj列の第1〜第n行の画素に順
次表示すべき画素データ信号が与えられる。この画素デ
ータ信号(画素列信号とも言われる)SDjの例を第12図
Bに示してある。画素列信号DSjの“1",“0"に応じてス
イッチ手段Sjは1水平時間毎にa側又はb側に切替えら
れ、ソースバス11jには第12図Dに示すようなソースバ
ス駆動信号VSjが印加される。
駆動電圧発生回路1の第2電圧V2は直接液晶表示パネ
ル10にも供給されて画素の共通電極(図示せず)に常に
供給されている。
ル10にも供給されて画素の共通電極(図示せず)に常に
供給されている。
ソースバス駆動信号VSjの各ビットを表示電極Pij〜P
mjの対応する1つに順次印加するために、ゲートバス駆
動回路9より1水平時間(1H)長の方形波、つまりゲー
トバス駆動信号GS1〜GSmがそれぞれ1Hずつ遅れてゲート
バス121,〜12mに与えられ、これにより各行のTFTは1行
毎に順次オンとされ、1垂直時間の間の全てのゲートバ
ス121〜12mが駆動されて1フィールドの画面が表示され
る。
mjの対応する1つに順次印加するために、ゲートバス駆
動回路9より1水平時間(1H)長の方形波、つまりゲー
トバス駆動信号GS1〜GSmがそれぞれ1Hずつ遅れてゲート
バス121,〜12mに与えられ、これにより各行のTFTは1行
毎に順次オンとされ、1垂直時間の間の全てのゲートバ
ス121〜12mが駆動されて1フィールドの画面が表示され
る。
ノーマリ白色(黒色)モードの液晶表示素子では、表
示電極に印加される電圧がV2のとき、従って共通電極
(V2が印加されている)との間に印加される電圧がゼロ
のとき、画素は白色(黒色)を表示し、画面の背景とな
る色が白色(黒色)となる。一方表示電極にV1又はV3が
印加されるとき画素は黒色(白色)を表示する。V1−V2
及びV2−V3の大きさは画面のコントラストの強さと対応
し、所定の大きさに固定されている。
示電極に印加される電圧がV2のとき、従って共通電極
(V2が印加されている)との間に印加される電圧がゼロ
のとき、画素は白色(黒色)を表示し、画面の背景とな
る色が白色(黒色)となる。一方表示電極にV1又はV3が
印加されるとき画素は黒色(白色)を表示する。V1−V2
及びV2−V3の大きさは画面のコントラストの強さと対応
し、所定の大きさに固定されている。
各表示電極に印加される電圧は交流化指令信号Mの値
に応じてフィールド毎に極性が反転され、所謂交流駆動
が行われる。(交流駆動を行う理由は、液晶が寿命の点
より直流駆動できないためである。) 「発明が解決しようとする問題点」 (a)液晶表示装置を明るさの大幅に異なる種々の室
内で使用するため、最近コントラストを調整する機能が
要求されるようになって来た。(b)また表示パネルを
前方斜めより見たとき実像に対する影が見え画質を低下
させる問題があり、背景の色を白色でなく灰色にし、灰
色の濃さを調整できるようにして上記影を目につきにく
くし、全体として最も見易い画面を得ようとする考えが
この発明者により提案された。即ち上記(a)の場合に
はソースバス駆動信号(第12図E)の振幅を調整できる
ようにすることが必要となり、上記(b)の場合には第
12図Fに示すように、ソースバス駆動信号VSjは画素列
信号DSjの“1",“0"に応じてそれぞれ第1電圧V1,第2
電圧V2(又は第4電圧V4,第3電圧V3)の各電圧を1水
平時間(1H)毎にとる信号である必要がある。ここで、
V1>V2≧Vr≧V3>V4、基準電圧Vr=(V1+V4)/2=(V2
+V3)/2である。また第2電圧V2及び第3電圧V3の基準
電圧Vrに対する大きさは画面の背景となる灰色の濃さと
対応するものであるから、可変できるようにすることが
必要である。なおソースバス駆動回路8においては第13
図に示すように、第1電圧V1と第2電圧V2の第1組と第
3電圧V3と第4電圧V4の第2組とを交流化指令信号Mに
よりスイッチ手段S0a,S0bをフィールド毎に切替えるこ
とにより選択する必要がある。その他の動作は第11図の
従来例と同様である。
に応じてフィールド毎に極性が反転され、所謂交流駆動
が行われる。(交流駆動を行う理由は、液晶が寿命の点
より直流駆動できないためである。) 「発明が解決しようとする問題点」 (a)液晶表示装置を明るさの大幅に異なる種々の室
内で使用するため、最近コントラストを調整する機能が
要求されるようになって来た。(b)また表示パネルを
前方斜めより見たとき実像に対する影が見え画質を低下
させる問題があり、背景の色を白色でなく灰色にし、灰
色の濃さを調整できるようにして上記影を目につきにく
くし、全体として最も見易い画面を得ようとする考えが
この発明者により提案された。即ち上記(a)の場合に
はソースバス駆動信号(第12図E)の振幅を調整できる
ようにすることが必要となり、上記(b)の場合には第
12図Fに示すように、ソースバス駆動信号VSjは画素列
信号DSjの“1",“0"に応じてそれぞれ第1電圧V1,第2
電圧V2(又は第4電圧V4,第3電圧V3)の各電圧を1水
平時間(1H)毎にとる信号である必要がある。ここで、
V1>V2≧Vr≧V3>V4、基準電圧Vr=(V1+V4)/2=(V2
+V3)/2である。また第2電圧V2及び第3電圧V3の基準
電圧Vrに対する大きさは画面の背景となる灰色の濃さと
対応するものであるから、可変できるようにすることが
必要である。なおソースバス駆動回路8においては第13
図に示すように、第1電圧V1と第2電圧V2の第1組と第
3電圧V3と第4電圧V4の第2組とを交流化指令信号Mに
よりスイッチ手段S0a,S0bをフィールド毎に切替えるこ
とにより選択する必要がある。その他の動作は第11図の
従来例と同様である。
上述の新しいソースバス駆動信号VSjを得るためには
従来にない新奇な駆動電圧発生回路が必要であり、それ
を提供することがこの発明の目的である。
従来にない新奇な駆動電圧発生回路が必要であり、それ
を提供することがこの発明の目的である。
「問題点を解決するための手段」 この発明の駆動電圧発生回路には、 (a) 可変の調整電圧を発生する調整電圧発生手段
と、 (b) その調整電圧が所定値以下で調整電圧の増加に
従い一定の傾斜で第1レベルから直線的に増加し、所定
値以上で第2レベルに飽和する第1電圧を発生する手段
と、 (c) 上記調整電圧が所定値以下で調整電圧の増加に
従い上記傾斜と逆の傾斜で第3レベル(しかし第1レベ
ルよりも低い)から直線的に減少し、所定値以上で第4
レベルに飽和する第4電圧を発生する手段と、 (d) 上記調整電圧が所定値以下で上記第1、第3レ
ベルの平均レベルをとり、所定値以上で上記第1電圧と
同じ傾斜で増加する第2電圧を発生する手段と、 (e) 上記調整電圧が所定値以下で上記第1、第3レ
ベルの平均レベルをとり、所定値以上で上記第4電圧と
同じ傾斜で減少する第3電圧を発生する手段と、 が設けられる。
と、 (b) その調整電圧が所定値以下で調整電圧の増加に
従い一定の傾斜で第1レベルから直線的に増加し、所定
値以上で第2レベルに飽和する第1電圧を発生する手段
と、 (c) 上記調整電圧が所定値以下で調整電圧の増加に
従い上記傾斜と逆の傾斜で第3レベル(しかし第1レベ
ルよりも低い)から直線的に減少し、所定値以上で第4
レベルに飽和する第4電圧を発生する手段と、 (d) 上記調整電圧が所定値以下で上記第1、第3レ
ベルの平均レベルをとり、所定値以上で上記第1電圧と
同じ傾斜で増加する第2電圧を発生する手段と、 (e) 上記調整電圧が所定値以下で上記第1、第3レ
ベルの平均レベルをとり、所定値以上で上記第4電圧と
同じ傾斜で減少する第3電圧を発生する手段と、 が設けられる。
「実施例」 この発明の駆動電圧発生回路は例えば第1図に示すよ
うに構成される。正極が接地された電源50の負極より基
準電圧Vrが出力端子51a及び他の回路に供給される。一
方、負極が接地された電源53に並列に抵抗器54a,54bよ
りなる直列回路が接続され、電源53の電圧が分圧され
て、それら抵抗器の接続点には後述する折点指定電圧Vp
が発生され、非直線回路63に供給される。また電源53と
並列に可変抵抗器55が接続され、その可動子には振動可
変の調整電圧Vaが発生され、増幅器62及び非直線回路63
に供給される。上記可変抵抗器55は調整電圧発生手段を
構成するものである。回路の動作は後に詳しく説明する
が、出力端子51b,51c,51d及び51eからそれぞれ第1電圧
V1、第2電圧V2、第3電圧V3及び第4電圧V4が出力され
る。これらの電圧と基準電圧Vrとの間には後に説明する
がVr=(V1+V4)/2=(V2+V3)/2の関係が与えられ
る。以下第1電圧V1乃至第4電圧V4及び基準電圧Vrは単
にV1乃至V4及びVrと略称する場合も多い。
うに構成される。正極が接地された電源50の負極より基
準電圧Vrが出力端子51a及び他の回路に供給される。一
方、負極が接地された電源53に並列に抵抗器54a,54bよ
りなる直列回路が接続され、電源53の電圧が分圧され
て、それら抵抗器の接続点には後述する折点指定電圧Vp
が発生され、非直線回路63に供給される。また電源53と
並列に可変抵抗器55が接続され、その可動子には振動可
変の調整電圧Vaが発生され、増幅器62及び非直線回路63
に供給される。上記可変抵抗器55は調整電圧発生手段を
構成するものである。回路の動作は後に詳しく説明する
が、出力端子51b,51c,51d及び51eからそれぞれ第1電圧
V1、第2電圧V2、第3電圧V3及び第4電圧V4が出力され
る。これらの電圧と基準電圧Vrとの間には後に説明する
がVr=(V1+V4)/2=(V2+V3)/2の関係が与えられ
る。以下第1電圧V1乃至第4電圧V4及び基準電圧Vrは単
にV1乃至V4及びVrと略称する場合も多い。
可変抵抗器55により調整電圧Vaの大きさを可変する
と、第2図に示すように、V1〜V4は同時に変化される。
調整電圧Vaをゼロより折点指定電圧Vpまで増加させる
と、V1は最小値V1min(共通電位に等しく、第1レベル
と言う)から最大値V1max(第2レベルと言う)まで直
線的に増加し、V2及びV3は共にVrに等しい一定値を保持
し、またV4は最大電圧V4max(2Vrに等しく、第3レベル
と言う)より最小電圧V4min(第4レベルと言う)まで
直線的に減少する。
と、第2図に示すように、V1〜V4は同時に変化される。
調整電圧Vaをゼロより折点指定電圧Vpまで増加させる
と、V1は最小値V1min(共通電位に等しく、第1レベル
と言う)から最大値V1max(第2レベルと言う)まで直
線的に増加し、V2及びV3は共にVrに等しい一定値を保持
し、またV4は最大電圧V4max(2Vrに等しく、第3レベル
と言う)より最小電圧V4min(第4レベルと言う)まで
直線的に減少する。
調整電圧Vaを接点指定電圧Vpより2Vpまで増加させる
と、V1は最大電圧V1maxに等しい一定値を保持し、V2はV
rより最大値V2maxまで直線的に増加し、V3はVrより最小
値V3minまで直線的に減少し、またV4は最小電圧V4minに
等しい一定値を保持する。このようにV1〜V4は調整電圧
Vaの値が折点指定電圧Vpに等しい点で折点をもった特性
となる。V1の傾斜部の傾斜をαとすれば α=V1max/Vp (1) で与えられる。V2の傾斜部の傾斜は上記αに等しくさ
れ、またV3及びV4の傾斜部の傾斜はそれぞれ−αに等し
くされる。従ってV1乃至V4それぞれの最小値から最大値
までの変化幅は等しくなり、Vrに対するV1とV4の値は大
きさが等しく極性が逆となり、V2とV3についても同様で
ある。従ってV1とV4の平均値及びV2とV3の平均値は共に
基準電圧Vrに等しくなる。
と、V1は最大電圧V1maxに等しい一定値を保持し、V2はV
rより最大値V2maxまで直線的に増加し、V3はVrより最小
値V3minまで直線的に減少し、またV4は最小電圧V4minに
等しい一定値を保持する。このようにV1〜V4は調整電圧
Vaの値が折点指定電圧Vpに等しい点で折点をもった特性
となる。V1の傾斜部の傾斜をαとすれば α=V1max/Vp (1) で与えられる。V2の傾斜部の傾斜は上記αに等しくさ
れ、またV3及びV4の傾斜部の傾斜はそれぞれ−αに等し
くされる。従ってV1乃至V4それぞれの最小値から最大値
までの変化幅は等しくなり、Vrに対するV1とV4の値は大
きさが等しく極性が逆となり、V2とV3についても同様で
ある。従ってV1とV4の平均値及びV2とV3の平均値は共に
基準電圧Vrに等しくなる。
なお液晶表示パネルの共通電極には従来と同様に基準
電圧Vrが供給される。
電圧Vrが供給される。
調整電圧Vaが(a)0≦Va≦Vpの範囲では調整電圧Va
(以下単にVaと略称する場合も多い)の大きさに応じて
V1及びV4のVrに対する大きさを連続的に可変でき、表示
画面のコントラストを調整できる。またVa>Vpの範囲で
は相異なるV1乃至V4の電圧を供給でき、かつVaの大きさ
に応じてV2及びV3のVrに対する大きさを連続的に可変で
き、表示画面の背景となる灰色の濃さを調整できる。
(以下単にVaと略称する場合も多い)の大きさに応じて
V1及びV4のVrに対する大きさを連続的に可変でき、表示
画面のコントラストを調整できる。またVa>Vpの範囲で
は相異なるV1乃至V4の電圧を供給でき、かつVaの大きさ
に応じてV2及びV3のVrに対する大きさを連続的に可変で
き、表示画面の背景となる灰色の濃さを調整できる。
第1図の増幅器62の電圧利得はV1のVaに対する変化特
性の傾斜α=V1max/Vpに等しくされ、増幅器62の出力は
加算回路64に与えられる。第3図にV63として示すよう
に、非直線回路63では後に詳述するが、Va及びVpより、
調整電圧VaがVp以下ではゼロであり、Vp以上ではVaに対
する傾斜が−αに等しい直線に沿って変化する電圧V63
が作成されて、加算回路64及び66に供給される。加算回
路64において、αVaとV63とが加算されて、 V64=αVa+V63(=V1) (2) で表わされる電圧V64がバッファ(利得を1とする。他
のバッファも同様)671及び増幅器70bに供給され、バッ
ファ671の出力は出力端子51bに供給される。加算回路64
の出力電圧V64は第4図に示すように、V63とαVaとが加
算されたものであるから、第2図に示したV1に等しいこ
とがすぐ分る。
性の傾斜α=V1max/Vpに等しくされ、増幅器62の出力は
加算回路64に与えられる。第3図にV63として示すよう
に、非直線回路63では後に詳述するが、Va及びVpより、
調整電圧VaがVp以下ではゼロであり、Vp以上ではVaに対
する傾斜が−αに等しい直線に沿って変化する電圧V63
が作成されて、加算回路64及び66に供給される。加算回
路64において、αVaとV63とが加算されて、 V64=αVa+V63(=V1) (2) で表わされる電圧V64がバッファ(利得を1とする。他
のバッファも同様)671及び増幅器70bに供給され、バッ
ファ671の出力は出力端子51bに供給される。加算回路64
の出力電圧V64は第4図に示すように、V63とαVaとが加
算されたものであるから、第2図に示したV1に等しいこ
とがすぐ分る。
電源50より与えられたVrは加算回路66、増幅器69a,70
a及び出力端子51aに供給される。加算回路66では非直線
回路63の出力V63とVrとが加算され、 V66=V63+Vr(=V3) (3) で表わされる電圧V66がバッファ673及び増幅器69bに供
給され、バッファ673の出力は出力端子51dに供給され
る。この電圧V66は第4図に示すように、非直線回路63
の出力電圧V63を下方へ|Vr|だけ並行移動した特性であ
るから、これ即ち第2図に示したV3に他ならない。
a及び出力端子51aに供給される。加算回路66では非直線
回路63の出力V63とVrとが加算され、 V66=V63+Vr(=V3) (3) で表わされる電圧V66がバッファ673及び増幅器69bに供
給され、バッファ673の出力は出力端子51dに供給され
る。この電圧V66は第4図に示すように、非直線回路63
の出力電圧V63を下方へ|Vr|だけ並行移動した特性であ
るから、これ即ち第2図に示したV3に他ならない。
増幅器69a及び69bはそれぞれ電圧利得2及び−1をも
ち、それぞれの出力電圧2Vr及び−V3が共に加算回路69c
に供給される。加算回路69cにおいて、これら両電圧が
加算され、 V69c=−V3+2Vr(=V2) (4) で表わされる電圧V69cがバッファ672に供給され、バッ
ファ672の出力は出力端子51cに供給される。上記電圧V
69cは第5図に示すように、−V3を下方へ2|Vr|だけ平行
移動した特性であるから、これは第2図に示したV2に等
しいことが分る。
ち、それぞれの出力電圧2Vr及び−V3が共に加算回路69c
に供給される。加算回路69cにおいて、これら両電圧が
加算され、 V69c=−V3+2Vr(=V2) (4) で表わされる電圧V69cがバッファ672に供給され、バッ
ファ672の出力は出力端子51cに供給される。上記電圧V
69cは第5図に示すように、−V3を下方へ2|Vr|だけ平行
移動した特性であるから、これは第2図に示したV2に等
しいことが分る。
増幅器70a及び70bはそれぞれ電圧利得2及び−1をも
ち、それぞれの出力電圧2Vr及び−V1が加算回路70cに供
給される。加算回路70cでこれら両電圧が加算されて、 V70c=−V1+2Vr(=V4) (5) で表わされる電圧V70cがバッファ674に供給され、バッ
ファ674の出力は出力端子51eに供給される。上記電圧V
70cは第6図に示すように、−V1を下方へ2|Vr|だけ平行
移動した特性であるから、これは第2図に示したV4に等
しいことが分る。
ち、それぞれの出力電圧2Vr及び−V1が加算回路70cに供
給される。加算回路70cでこれら両電圧が加算されて、 V70c=−V1+2Vr(=V4) (5) で表わされる電圧V70cがバッファ674に供給され、バッ
ファ674の出力は出力端子51eに供給される。上記電圧V
70cは第6図に示すように、−V1を下方へ2|Vr|だけ平行
移動した特性であるから、これは第2図に示したV4に等
しいことが分る。
なお第1図においてバッファ671〜674は演算増幅器等
により構成されるが、適宜に省略することもできる。
により構成されるが、適宜に省略することもできる。
非直線回路63 非直線回路63は例えば第7図に示すように構成され
る。端子81に与えられた調整電圧Vaは抵抗器R1を介して
演算増幅器82の反転入力端子に供給され、端子83に与え
られた折点指定電圧Vpは同増幅器82の非反転入力端子及
び増幅器84に供給される。増幅器82の出力端子はダイオ
ードD1、抵抗器R2を順次経由して反転入力端子に接続さ
れ、その抵抗器R2にダイオードD2が並列に接続される。
ダイオードD1と抵抗器R2との接続点uは抵抗器R3を介し
て増幅器85の入力端子に接続され、その入力端子は抵抗
器R4を介して接地される。増幅器84及び85はそれぞれ電
圧利得−1及び2を有する増幅器で、それぞれの出力は
加算回路86に与えられる。加算回路86ではこれら両入力
が加算され、その加算出力が端子87に供給される。
る。端子81に与えられた調整電圧Vaは抵抗器R1を介して
演算増幅器82の反転入力端子に供給され、端子83に与え
られた折点指定電圧Vpは同増幅器82の非反転入力端子及
び増幅器84に供給される。増幅器82の出力端子はダイオ
ードD1、抵抗器R2を順次経由して反転入力端子に接続さ
れ、その抵抗器R2にダイオードD2が並列に接続される。
ダイオードD1と抵抗器R2との接続点uは抵抗器R3を介し
て増幅器85の入力端子に接続され、その入力端子は抵抗
器R4を介して接地される。増幅器84及び85はそれぞれ電
圧利得−1及び2を有する増幅器で、それぞれの出力は
加算回路86に与えられる。加算回路86ではこれら両入力
が加算され、その加算出力が端子87に供給される。
いまダイオードD1,D2が無いものとすれば、接続点u
から抵抗器R2を通じて入力側に流れる電流Iは、その反
転入力端子より増幅器82を見たインピーダンスが抵抗器
R1,R2の抵抗値より極めて高いので、全て抵抗器R1を流
れるものと見倣せる。演算増幅器82の入力電圧をVi、出
力電圧をVuとすれば、上記電流Iは抵抗器R1,R2それぞ
れの両端電圧をそれぞれの抵抗値(簡単化のため符号
R1,R2により抵抗値をも表示させる、他も同様)で割れ
ば求められる。従って、 の関係が成り立つ。一方、演算増幅器82の電圧利得をA
とすれば、入、出力電圧Vi,Vuの間には、 Vi=Vu/A (7) の関係がある。利得Aは一般に極めて大きいので、その
入力電圧Viは(7)式より明らかなように極めてゼロに
近い値であるので、(6)式において、Vi=0と置け
ば、 なる関係が得られる。上式を変形すれば、 となる。ここで抵抗器R1,R2の抵抗値を R2/R1=α (9) を満足するように選定すれば、 Vu=−α(Va−Vp)+Vp (10) となる。ここでαは(1)式で示した傾斜である。この
VuのVaに対する変化を図示すれば、第3図に点線で示す
ように、傾斜が−αに等しい直線の特性となる。そこで
ダイオードD2を付加し、そのダイオードが理想的なオ
ン、オフ特性であるとすれば、Vu≧Vpのとき、つまりVa
≦VpのときダイオードD2には順方向電圧が印加されてオ
ンとされ、これにより抵抗器R2の両端は短絡され、u点
の電圧Vu′(ダイオードを挿入した場合のVuをVu′で表
わす)は反転入力端子の電圧(Vpにほぼ等しい)に等し
くされる。即ち、 Vu′=Vp(しかしVa≦Vp) (11) となる。従ってVaに対するVu′の特性は第3図に示した
ように、Va=Vpの点に折点をもつ非直線特性となる。実
際にはダイオードD2は理想的なオン、オフ特性でなく、
その両端に印加される順電圧がほぼ0.6ボルトの範囲
で、動作抵抗が連続的に減少するので、Va=Vpの近傍に
おけるVu′の特性は湾曲した特性となる。これを補償す
るためにダイオードD1を挿入している。
から抵抗器R2を通じて入力側に流れる電流Iは、その反
転入力端子より増幅器82を見たインピーダンスが抵抗器
R1,R2の抵抗値より極めて高いので、全て抵抗器R1を流
れるものと見倣せる。演算増幅器82の入力電圧をVi、出
力電圧をVuとすれば、上記電流Iは抵抗器R1,R2それぞ
れの両端電圧をそれぞれの抵抗値(簡単化のため符号
R1,R2により抵抗値をも表示させる、他も同様)で割れ
ば求められる。従って、 の関係が成り立つ。一方、演算増幅器82の電圧利得をA
とすれば、入、出力電圧Vi,Vuの間には、 Vi=Vu/A (7) の関係がある。利得Aは一般に極めて大きいので、その
入力電圧Viは(7)式より明らかなように極めてゼロに
近い値であるので、(6)式において、Vi=0と置け
ば、 なる関係が得られる。上式を変形すれば、 となる。ここで抵抗器R1,R2の抵抗値を R2/R1=α (9) を満足するように選定すれば、 Vu=−α(Va−Vp)+Vp (10) となる。ここでαは(1)式で示した傾斜である。この
VuのVaに対する変化を図示すれば、第3図に点線で示す
ように、傾斜が−αに等しい直線の特性となる。そこで
ダイオードD2を付加し、そのダイオードが理想的なオ
ン、オフ特性であるとすれば、Vu≧Vpのとき、つまりVa
≦VpのときダイオードD2には順方向電圧が印加されてオ
ンとされ、これにより抵抗器R2の両端は短絡され、u点
の電圧Vu′(ダイオードを挿入した場合のVuをVu′で表
わす)は反転入力端子の電圧(Vpにほぼ等しい)に等し
くされる。即ち、 Vu′=Vp(しかしVa≦Vp) (11) となる。従ってVaに対するVu′の特性は第3図に示した
ように、Va=Vpの点に折点をもつ非直線特性となる。実
際にはダイオードD2は理想的なオン、オフ特性でなく、
その両端に印加される順電圧がほぼ0.6ボルトの範囲
で、動作抵抗が連続的に減少するので、Va=Vpの近傍に
おけるVu′の特性は湾曲した特性となる。これを補償す
るためにダイオードD1を挿入している。
電圧Vu′は抵抗器R3とR4とで分圧されるが、両方の抵
抗値を等しく選ぶと、抵抗器R4の両端にはVu′/2の電圧
が発生する。この電圧は利得が2の増幅器85により再た
びVu′に増幅される。一方、増幅器84に入力された折点
指定電圧Vpは極性を反転されて出力され、加算回路86で
Vu′と−Vpとが加算され、その出力には V86=Vu′−Vp(=V63) (12) で表わされる電圧V86が得られる。つまりこのV86は第3
図のVu′を下方へVpだけ平行移動させた特性であり、非
直線回路63の出力電圧V63の特性に一致することが分
る。
抗値を等しく選ぶと、抵抗器R4の両端にはVu′/2の電圧
が発生する。この電圧は利得が2の増幅器85により再た
びVu′に増幅される。一方、増幅器84に入力された折点
指定電圧Vpは極性を反転されて出力され、加算回路86で
Vu′と−Vpとが加算され、その出力には V86=Vu′−Vp(=V63) (12) で表わされる電圧V86が得られる。つまりこのV86は第3
図のVu′を下方へVpだけ平行移動させた特性であり、非
直線回路63の出力電圧V63の特性に一致することが分
る。
第7図において、点線で囲まれた増幅器84,85及び加
算回路86により増幅加算回路88が構成されるが、この回
路は演算増幅器を用いると第8図に示すように極めて簡
単に構成できる。同図で端子90及び91にはそれぞれ上記
Vp及びVu′/2が供給される。第8図の回路は第7図の演
算増幅器82を用いた前段の増幅回路(しかしダイオード
D1,D2は除く)と同じ構成であるから、(8)式のR1,
R2,Va,Vpをそれぞれ、Ra,Rb,Vp,Vu′/2に置換えれば出
力電圧V0が得られ、 となる。ここで Ra=Rb (14) に選定すれば、(13)式は、 V0=Vu′−Vp となる。この式は増幅加算回路88の出力電圧V86を表わ
す式(12)と同じである。よって、第7図の増幅加算回
路88は第8図の回路で簡単に実現できることが分る。
算回路86により増幅加算回路88が構成されるが、この回
路は演算増幅器を用いると第8図に示すように極めて簡
単に構成できる。同図で端子90及び91にはそれぞれ上記
Vp及びVu′/2が供給される。第8図の回路は第7図の演
算増幅器82を用いた前段の増幅回路(しかしダイオード
D1,D2は除く)と同じ構成であるから、(8)式のR1,
R2,Va,Vpをそれぞれ、Ra,Rb,Vp,Vu′/2に置換えれば出
力電圧V0が得られ、 となる。ここで Ra=Rb (14) に選定すれば、(13)式は、 V0=Vu′−Vp となる。この式は増幅加算回路88の出力電圧V86を表わ
す式(12)と同じである。よって、第7図の増幅加算回
路88は第8図の回路で簡単に実現できることが分る。
第1図において増幅加算回路69,70の構成は共に第7
図の増幅加算回路88と同じであるから、同様に第8図の
回路で構成できることは明らかである。
図の増幅加算回路88と同じであるから、同様に第8図の
回路で構成できることは明らかである。
駆動電圧発生回路の消費電力 第13図のソースバス駆動回路において、各ソースバス
11jに同時に接続される液晶画素数は1個であり、その
液晶画素の電極間静電容量はソースバス11jの大地浮遊
容量(以下ソースバス容量と言う)Cjに比較して可成り
小さい値であるので省略し、電源回路の負荷としてソー
スバス容量C1〜Cnのみを考えることにする。
11jに同時に接続される液晶画素数は1個であり、その
液晶画素の電極間静電容量はソースバス11jの大地浮遊
容量(以下ソースバス容量と言う)Cjに比較して可成り
小さい値であるので省略し、電源回路の負荷としてソー
スバス容量C1〜Cnのみを考えることにする。
第1図の駆動電圧発生回路から1つのソースバス容量
Cjを駆動する場合の消費電力を考察しよう。第9図に示
すように、ソースバス駆動回路(第13図)におけるスイ
ッチ手段S0a,S0b及びSjとを簡略化のため組合せて、1
つのスイッチ回路SWで表わし、そのスイッチ回路SWを介
してバッファ671〜674よりソースバス容量Cjにソースバ
ス駆動信号VSj(第12図F)を供給するものとする。ま
たバッファ671〜674には動作電圧VDD,VEE(しかしVDD>
V1,VEE<V4とする)が供給されているものとする。
Cjを駆動する場合の消費電力を考察しよう。第9図に示
すように、ソースバス駆動回路(第13図)におけるスイ
ッチ手段S0a,S0b及びSjとを簡略化のため組合せて、1
つのスイッチ回路SWで表わし、そのスイッチ回路SWを介
してバッファ671〜674よりソースバス容量Cjにソースバ
ス駆動信号VSj(第12図F)を供給するものとする。ま
たバッファ671〜674には動作電圧VDD,VEE(しかしVDD>
V1,VEE<V4とする)が供給されているものとする。
(a) 交流化指令信号M=1のフィールド この場合には第9図Aに示すように、スイッチ回路SW
の可動接点fが1水平時間(1H)毎に固定接点のa側か
らb側に、或いはb側からa側に切替られ、ソースバス
容量CjにはV1及びV2が交互に供給される。つまりj列の
画素に第1行から順次,1,0,1,0,…のデータを供給する
場合に相当する。
の可動接点fが1水平時間(1H)毎に固定接点のa側か
らb側に、或いはb側からa側に切替られ、ソースバス
容量CjにはV1及びV2が交互に供給される。つまりj列の
画素に第1行から順次,1,0,1,0,…のデータを供給する
場合に相当する。
(a1) 可動接点fが固定接点a側に切替えられると、
動作電圧VDDを供給する電源(図示せず、以下電源VDDと
言う)よりバッファ671を通じてソースバス容量Cjに充
電電流i1が流れる。この充電によりCjに蓄えられた電荷
q1は、 q1=Cj(V1−V2) (15) で与えられる。充電電流i1の平均値をI1とすれば、 I1=q1/H (16) である。この電流I1によりバッファ671において消費さ
れる電力をp1とすれば、 p1=(VDD−V1)I1 (17) となる。
動作電圧VDDを供給する電源(図示せず、以下電源VDDと
言う)よりバッファ671を通じてソースバス容量Cjに充
電電流i1が流れる。この充電によりCjに蓄えられた電荷
q1は、 q1=Cj(V1−V2) (15) で与えられる。充電電流i1の平均値をI1とすれば、 I1=q1/H (16) である。この電流I1によりバッファ671において消費さ
れる電力をp1とすれば、 p1=(VDD−V1)I1 (17) となる。
(a2) 可動接点fが固定接点b側に切替えられると、
ソースバス容量Cjからバッファ672に向けて放電電流i2
が流れ、この電流はバッファ内を経由して電圧VEEを供
給している電源(図示せず、以後電源VEEと言う)に流
れ込む。この放電によりソースバス容量Cjより電源VEE
へ移動した電荷q2は、 q2=Cj(V1−V2)(=q1) (18) で与えられる。即ち上記q1に相等しい。i2の1H期間での
平均電流をI2とし、こ電流によりバッファ672で消費さ
れる電力をp2とすれば、それぞれ I2=q2/H(=q1/H=I1) (19) p2=(V2−VEE)I2 (20) で与えられる。
ソースバス容量Cjからバッファ672に向けて放電電流i2
が流れ、この電流はバッファ内を経由して電圧VEEを供
給している電源(図示せず、以後電源VEEと言う)に流
れ込む。この放電によりソースバス容量Cjより電源VEE
へ移動した電荷q2は、 q2=Cj(V1−V2)(=q1) (18) で与えられる。即ち上記q1に相等しい。i2の1H期間での
平均電流をI2とし、こ電流によりバッファ672で消費さ
れる電力をp2とすれば、それぞれ I2=q2/H(=q1/H=I1) (19) p2=(V2−VEE)I2 (20) で与えられる。
上記(a1),(a2)の充電と放電とが交互に、それぞ
れm/2回づつ繰返されたとすれば、電源VDDよりソースバ
ス容量Cjを経由して電源VEEへ Qa=mq1/2=mCj(V1−V2)/2 (21) で表わされる電荷Qaが移動される。
れm/2回づつ繰返されたとすれば、電源VDDよりソースバ
ス容量Cjを経由して電源VEEへ Qa=mq1/2=mCj(V1−V2)/2 (21) で表わされる電荷Qaが移動される。
(b) 交流化指令信号M=0のフィールド (b1) 可動接点fを固定接点c側よりd側に切替えれ
ば、第9図Bに示すように、ソースバス容量Cjよりバッ
ファ674を経由して電源VEEへ放電電流i4が流れる。この
電流の平均値をI4とし、1Hの間にCjより移動される電荷
をq4,I4によりバッファ674で消費される電力をp4とすれ
ば、 q4=Cj(V3−V4)(=q1=q2) (22) I4=q4/H(=q1/H=I1=I2) (23) p4=(V4−VEE)I4 (24) で与えられる。
ば、第9図Bに示すように、ソースバス容量Cjよりバッ
ファ674を経由して電源VEEへ放電電流i4が流れる。この
電流の平均値をI4とし、1Hの間にCjより移動される電荷
をq4,I4によりバッファ674で消費される電力をp4とすれ
ば、 q4=Cj(V3−V4)(=q1=q2) (22) I4=q4/H(=q1/H=I1=I2) (23) p4=(V4−VEE)I4 (24) で与えられる。
(b2) 可動接点fが固定接点d側よりc側に切替えら
れると、電源VDDよりバッファ673を経由してソースバス
容量Cjに充電電流i3が流れる。i3の平均値をI3、このと
き充電された電荷をq3、I3によりバッファ673内で消費
される電力をp3すれば、 q3=Cj(V3−V4)(=q4=q1=q2) (25) I3=q3/H(=q4/H=I4=I1=I2) (26) p3=(VDD−V3)I3 (27) で与えられる。
れると、電源VDDよりバッファ673を経由してソースバス
容量Cjに充電電流i3が流れる。i3の平均値をI3、このと
き充電された電荷をq3、I3によりバッファ673内で消費
される電力をp3すれば、 q3=Cj(V3−V4)(=q4=q1=q2) (25) I3=q3/H(=q4/H=I4=I1=I2) (26) p3=(VDD−V3)I3 (27) で与えられる。
上記放電と充電とが交互にそれぞれm/2回繰返された
とすれば、ソースバス容量Cjを経由して電源VDDより電
源VEEへ移動された電荷の総量Qbは Qb=mq4/2=mCj(V3−V4)/2(=Qa) (28) で与えられる。この電荷QbはV1−V2=V3−V4であるか
ら、(21)式の電荷Qaに等しい。
とすれば、ソースバス容量Cjを経由して電源VDDより電
源VEEへ移動された電荷の総量Qbは Qb=mq4/2=mCj(V3−V4)/2(=Qa) (28) で与えられる。この電荷QbはV1−V2=V3−V4であるか
ら、(21)式の電荷Qaに等しい。
駆動電圧発生回路の消費電力の低減 ソースバスを駆動中にはソースバス容量Cjを充/放電
させねばならず、上記したようにバッファ671〜674中に
充/放電電流が流れて電力を消費する。この電力消費を
低減するために、第10図では、バッファ672及び673の出
力側にそれぞれトランジスタQ1及びQ2(互に相捕形とす
る)のベースが接続され、それぞれのコレクタは互に接
続されて、その接続点lには大容量コンデンサCAの一端
が接続され、そのCAの他端は接地される。トランジスタ
Q1のベースには抵抗器Rb1が挿入され、エミッタは抵抗
器Re1を介して電源VDDに接続される。またトランジスタ
Q2のベースには抵抗器Rb2が挿入され、エミッタは抵抗
器Re2を介して電源VEEに接続される。トランジスタQ1,Q
2のエミッタはそれぞれバッファ672,673の反転入力端子
に接続(負帰還)されると共に出力端子51c,51dに接続
される。バッファの共通電位を基準とする出力電圧v
0は、非反転入力端子の電圧を基準とする反転入力端子
の電圧をvi、バッファの電圧利得をAとすれば、 v0=−Avi (29) で与えられる。Aの値は極めて大きく、また出力電圧v0
は有限で確定した値であるから、上記両端子間の入力電
圧viは極めてゼロに近い値となる。従ってバッファの両
入力端子の電圧(共通電位を基準にした電圧)は実用上
相等しいものと見倣せる。よってトラジスタQ1,Q2のエ
ミッタの電圧はそれぞれV2,V3に相等しい。
させねばならず、上記したようにバッファ671〜674中に
充/放電電流が流れて電力を消費する。この電力消費を
低減するために、第10図では、バッファ672及び673の出
力側にそれぞれトランジスタQ1及びQ2(互に相捕形とす
る)のベースが接続され、それぞれのコレクタは互に接
続されて、その接続点lには大容量コンデンサCAの一端
が接続され、そのCAの他端は接地される。トランジスタ
Q1のベースには抵抗器Rb1が挿入され、エミッタは抵抗
器Re1を介して電源VDDに接続される。またトランジスタ
Q2のベースには抵抗器Rb2が挿入され、エミッタは抵抗
器Re2を介して電源VEEに接続される。トランジスタQ1,Q
2のエミッタはそれぞれバッファ672,673の反転入力端子
に接続(負帰還)されると共に出力端子51c,51dに接続
される。バッファの共通電位を基準とする出力電圧v
0は、非反転入力端子の電圧を基準とする反転入力端子
の電圧をvi、バッファの電圧利得をAとすれば、 v0=−Avi (29) で与えられる。Aの値は極めて大きく、また出力電圧v0
は有限で確定した値であるから、上記両端子間の入力電
圧viは極めてゼロに近い値となる。従ってバッファの両
入力端子の電圧(共通電位を基準にした電圧)は実用上
相等しいものと見倣せる。よってトラジスタQ1,Q2のエ
ミッタの電圧はそれぞれV2,V3に相等しい。
大容量コンデンサCAはトランジスタQ1のコレクタ電流
により充電され、ソースバスを駆動していない定常状態
においてはl点の電圧(CAの電圧)VlはV2とV3の間の電
圧をとる。もしトランジスタQ1とQ2の特性がそろってい
れば、 Vl=(V2+V3)/2=Vr (30) 即ち、基準電圧Vrに等しい。
により充電され、ソースバスを駆動していない定常状態
においてはl点の電圧(CAの電圧)VlはV2とV3の間の電
圧をとる。もしトランジスタQ1とQ2の特性がそろってい
れば、 Vl=(V2+V3)/2=Vr (30) 即ち、基準電圧Vrに等しい。
(A)交流化指令信号M=1のフィールド (A1)可動接点fを固定接点b側よりa側に切替えた場
合、 (a1)と同じであるので省略する。
合、 (a1)と同じであるので省略する。
(A2)可動接点fを固定接点a側よりb側に切替えた場
合、 第10図Aに示すように、ソースバス容量Cjよりトラン
ジスタQ1のエミッタ〜コレクタを介して大容量コンデン
サCaに放電電流i2′が流れる。i2′の平均値をI2′,
i2′により移動した電荷をq2′,I2′が流れたためトラ
ンジスタQ1で消費された電力をp2′とすれば、これらは q2′=Cj(V1−V2) (=q1=q2=q3=q4) (31) I3′=q2′/H(=I1=I2=I3=I4) (32) p2′=(V2−Vr)I2′ =(V2−Vr)I2 (33) で与えられる。(33)式を(20)式と比較すれば、第9
図の場合に比較して節減される電力Δp2=p2−p2′は Δp2=(V2−VEE)I2−(V2−Vr)I2 =(Vr−VEE)I2 (34) となる。
合、 第10図Aに示すように、ソースバス容量Cjよりトラン
ジスタQ1のエミッタ〜コレクタを介して大容量コンデン
サCaに放電電流i2′が流れる。i2′の平均値をI2′,
i2′により移動した電荷をq2′,I2′が流れたためトラ
ンジスタQ1で消費された電力をp2′とすれば、これらは q2′=Cj(V1−V2) (=q1=q2=q3=q4) (31) I3′=q2′/H(=I1=I2=I3=I4) (32) p2′=(V2−Vr)I2′ =(V2−Vr)I2 (33) で与えられる。(33)式を(20)式と比較すれば、第9
図の場合に比較して節減される電力Δp2=p2−p2′は Δp2=(V2−VEE)I2−(V2−Vr)I2 =(Vr−VEE)I2 (34) となる。
M=1のフィールドにおいて電源VDDよりソースバス
容量Cjを介して大容量コンデンサCAに蓄積された電荷の
総量QAは(31)式より、 QA=mCj(V1−V2)/2 (=Qa=Qb) (35) となる。
容量Cjを介して大容量コンデンサCAに蓄積された電荷の
総量QAは(31)式より、 QA=mCj(V1−V2)/2 (=Qa=Qb) (35) となる。
(B)交流化指令信号M=0のフィールド (B1)可動接点fを固定接点c側よりd側に切替えた場
合、 既に(b1)で述べたので省略する。
合、 既に(b1)で述べたので省略する。
(B2)可動接点fを固定接点d側よりc側に切替えた場
合、 第10図Bに示すように、大容量コンデンサCAからトラ
ンジスタQ2のコレクタ〜エミッタを経由してソースバス
容量Cjに放電電流i3′が流れる。i3′の平均値をI3′,I
3′が流れることによりトランジスタQ2で消費される電
力をp3′、移動した電荷をq3′とすれば、これらは q3′=Cj(V3−V4) (=q4=q3=q2=q1) (36) I3′=q3′/H(=I4=I3=I2=I1) (37) p3′=(Vr−V3)I3′ =(Vr−V3)I3 (38) で与えられる。(38)式を(27)式と比較すれば、第9
図の場合に比較して節減された電力Δp3=p3−p3′は Δp3=(VDD−V3)I3−(Vr−V3)I3 =(VDD−Vr)I3 (39) となる。
合、 第10図Bに示すように、大容量コンデンサCAからトラ
ンジスタQ2のコレクタ〜エミッタを経由してソースバス
容量Cjに放電電流i3′が流れる。i3′の平均値をI3′,I
3′が流れることによりトランジスタQ2で消費される電
力をp3′、移動した電荷をq3′とすれば、これらは q3′=Cj(V3−V4) (=q4=q3=q2=q1) (36) I3′=q3′/H(=I4=I3=I2=I1) (37) p3′=(Vr−V3)I3′ =(Vr−V3)I3 (38) で与えられる。(38)式を(27)式と比較すれば、第9
図の場合に比較して節減された電力Δp3=p3−p3′は Δp3=(VDD−V3)I3−(Vr−V3)I3 =(VDD−Vr)I3 (39) となる。
M=0のフィールドにおいて、大容量コンデンサCAよ
りソースバス容量を介して電源VEEに移動される電荷の
総量QBは(36)式より、 QB=mCj(V3−V4)/2 (=QA) (40) となる。従ってM=1のフィールドで大容量コンデンサ
CAに蓄積された電荷がM=0のフィールドでCAより放電
することが分る。ソースバスを駆動しない定常状態にお
いて、トランジスタQ1,Q2を直列に流れる電流I0は で与えられる。この電流によって、P0=(VDD−VEE)I0
の電力がRe1,Q1,Q2,Re2の直列回路で消費されるので、
この電力P0を小さく抑えるために、I0を小さく設定しな
ければならず、それに見合って、抵抗値Re1,Re2を大き
く選ばねばならない。
りソースバス容量を介して電源VEEに移動される電荷の
総量QBは(36)式より、 QB=mCj(V3−V4)/2 (=QA) (40) となる。従ってM=1のフィールドで大容量コンデンサ
CAに蓄積された電荷がM=0のフィールドでCAより放電
することが分る。ソースバスを駆動しない定常状態にお
いて、トランジスタQ1,Q2を直列に流れる電流I0は で与えられる。この電流によって、P0=(VDD−VEE)I0
の電力がRe1,Q1,Q2,Re2の直列回路で消費されるので、
この電力P0を小さく抑えるために、I0を小さく設定しな
ければならず、それに見合って、抵抗値Re1,Re2を大き
く選ばねばならない。
またベース抵抗Rb1,Rb2の値は、定常時の電流I0とソ
ースバス駆動時の大容量コンデンサCAの充/放電電流と
の和より成るエミッタ〜コレクタ間の電流値に見合った
ベース電流が流れ得るように選ばねばならない。
ースバス駆動時の大容量コンデンサCAの充/放電電流と
の和より成るエミッタ〜コレクタ間の電流値に見合った
ベース電流が流れ得るように選ばねばならない。
M=1のフィールドで、CAVrの大きさの電荷を保持し
ている大容量コンデンサCAに更に電荷QAが蓄積される
と、l点の電圧V1はVrよりΔV=QA/CAだけ電圧が増加
する。これまではソースバス11jのみの駆動を考えた
が、他のソースバスも同様に駆動したとすれば、 nΔV=nQA/CA =mnCj(V1−V2)/2CA (41) だけ電圧が上昇する。従ってトランジスタQ1のエミッタ
〜コレクタ電圧の大きさはV2−VrよりnΔVだけ小さく
なる。
ている大容量コンデンサCAに更に電荷QAが蓄積される
と、l点の電圧V1はVrよりΔV=QA/CAだけ電圧が増加
する。これまではソースバス11jのみの駆動を考えた
が、他のソースバスも同様に駆動したとすれば、 nΔV=nQA/CA =mnCj(V1−V2)/2CA (41) だけ電圧が上昇する。従ってトランジスタQ1のエミッタ
〜コレクタ電圧の大きさはV2−VrよりnΔVだけ小さく
なる。
M=0のフィールドでは逆に電圧VlはnΔVだけ減少
するが、トランジスタQ2のエミッタ〜コレクタ電圧の大
きさは前と同様にnΔVだけ小さくなる。これらの電圧
変動によりエミッタ〜コレクタ電圧がほぼゼロとなっ
て、トランジスタが飽和し増幅機能を失わないようにす
ることは勿論であるが、電流増幅率等にも影響を与える
から、これらの電圧変動はある程度以下に抑えねばなら
ない。そのためには(41)式より分るようにコンデンサ
CAの容量値は大きくなければならない。しかしながら、
あまり大きすぎて電源投入時に安定状態に達する時間が
長すぎないように注意する必要がある。
するが、トランジスタQ2のエミッタ〜コレクタ電圧の大
きさは前と同様にnΔVだけ小さくなる。これらの電圧
変動によりエミッタ〜コレクタ電圧がほぼゼロとなっ
て、トランジスタが飽和し増幅機能を失わないようにす
ることは勿論であるが、電流増幅率等にも影響を与える
から、これらの電圧変動はある程度以下に抑えねばなら
ない。そのためには(41)式より分るようにコンデンサ
CAの容量値は大きくなければならない。しかしながら、
あまり大きすぎて電源投入時に安定状態に達する時間が
長すぎないように注意する必要がある。
これまでの説明では大容量コンデンサCAの他端を接地
する(共通電位点に接続する)ものとしたが、必ずしも
これに限らず、定電圧源(例えば電源VDD又はVEE)に接
続してもよい。
する(共通電位点に接続する)ものとしたが、必ずしも
これに限らず、定電圧源(例えば電源VDD又はVEE)に接
続してもよい。
「発明の効果」 この発明によれば、調整電圧を所定値迄増加させるこ
とにより、表示画像のコントラストを最大コントラスト
迄連続的に可変することができ、いろいろの照度条件に
適したコントラストが選べてはなはだ便利である。また
調整電圧を上記所定値より増加させれば、画面の背景と
なる色を白色から灰色に変化させ、その濃さを連続的に
増加させることができ、これにより画像の影を目立たな
くし、全体として最も見易い画面を得ることができる。
とにより、表示画像のコントラストを最大コントラスト
迄連続的に可変することができ、いろいろの照度条件に
適したコントラストが選べてはなはだ便利である。また
調整電圧を上記所定値より増加させれば、画面の背景と
なる色を白色から灰色に変化させ、その濃さを連続的に
増加させることができ、これにより画像の影を目立たな
くし、全体として最も見易い画面を得ることができる。
駆動電圧発生回路の第2及び第3電圧を出力するバッ
ファの出力側に、それぞれ相補形のトランジスタを接続
し、各トランジスタを直列に接続し、その接続点に大容
量コンデンサを接続し、各トランジスタのエミッタより
第2電圧、第3電圧を得るようにした場合には、駆動電
圧発生回路の消費電力を可成り節減することが期待でき
る。
ファの出力側に、それぞれ相補形のトランジスタを接続
し、各トランジスタを直列に接続し、その接続点に大容
量コンデンサを接続し、各トランジスタのエミッタより
第2電圧、第3電圧を得るようにした場合には、駆動電
圧発生回路の消費電力を可成り節減することが期待でき
る。
第1図はこの発明の液晶交流化用駆動電圧発生回路の実
施例を示す回路図、第2図は第1図の回路より出力され
る第1乃至第4電圧対調整電圧Vaの関係を示す図、第3
図は第1図の非直線回路63の出力電圧V63の誘導過程を
説明するのに供され、上記電圧V63及び他の関連電圧対
調整電圧の関係を示す図、第4図は第1図における第1
電圧V1及び第3電圧V3それぞれの誘導過程を説明するの
に供され、第1、第3電圧及び他の関連電圧対調整電圧
Vaの関係を示す図、第5図は第1図における第2電圧V2
の誘導過程を説明するのに供され、第2電圧V2及び他の
関連電圧と調整電圧Vaとの関係を示す図、第6図は第1
図における第4電圧V4の誘導過程を説明するのに供さ
れ、第4電圧V4及びその他の関連電圧対調整電圧Vaの関
係を示す図、第7図は第1図の非直線回路63の1例を示
す回路図、第8図は第7図の増幅加算回路88を演算増幅
器を用いて構成した場合の例を示す回路図、第9図はソ
ースバスを駆動するために第1図のバッファ671乃至674
に発生する電力消費を説明するのに供され、バッファと
ソースバス容量との接続図、第10図は消費電力を節減す
るために第1図のバッファ672及び673の出力側に付加回
路を追加した場合の、バッファ671乃至674及び上記付加
回路の電力消費を説明するのに供され、バッファ、付加
回路及びソースバス容量相互の接続図、第11図は従来の
液晶交流化用駆動電圧発生回路を、液晶パネル駆動回路
及び液晶表示パネルと共に示す回路図、第12図は第11図
及び第13図のソースバス駆動回路の要部の信号波形図、
第13図はこの発明の駆動電圧発生回路より得られる第1
乃至第4電圧を切替えて、ソースバスに供給するソース
バス駆動回路の回路図である。
施例を示す回路図、第2図は第1図の回路より出力され
る第1乃至第4電圧対調整電圧Vaの関係を示す図、第3
図は第1図の非直線回路63の出力電圧V63の誘導過程を
説明するのに供され、上記電圧V63及び他の関連電圧対
調整電圧の関係を示す図、第4図は第1図における第1
電圧V1及び第3電圧V3それぞれの誘導過程を説明するの
に供され、第1、第3電圧及び他の関連電圧対調整電圧
Vaの関係を示す図、第5図は第1図における第2電圧V2
の誘導過程を説明するのに供され、第2電圧V2及び他の
関連電圧と調整電圧Vaとの関係を示す図、第6図は第1
図における第4電圧V4の誘導過程を説明するのに供さ
れ、第4電圧V4及びその他の関連電圧対調整電圧Vaの関
係を示す図、第7図は第1図の非直線回路63の1例を示
す回路図、第8図は第7図の増幅加算回路88を演算増幅
器を用いて構成した場合の例を示す回路図、第9図はソ
ースバスを駆動するために第1図のバッファ671乃至674
に発生する電力消費を説明するのに供され、バッファと
ソースバス容量との接続図、第10図は消費電力を節減す
るために第1図のバッファ672及び673の出力側に付加回
路を追加した場合の、バッファ671乃至674及び上記付加
回路の電力消費を説明するのに供され、バッファ、付加
回路及びソースバス容量相互の接続図、第11図は従来の
液晶交流化用駆動電圧発生回路を、液晶パネル駆動回路
及び液晶表示パネルと共に示す回路図、第12図は第11図
及び第13図のソースバス駆動回路の要部の信号波形図、
第13図はこの発明の駆動電圧発生回路より得られる第1
乃至第4電圧を切替えて、ソースバスに供給するソース
バス駆動回路の回路図である。
Claims (1)
- 【請求項1】可変の調整電圧を発生する調整電圧発生手
段と、 その調整電圧が所定値以下で調整電圧の増加に従い一定
の傾斜で第1レベルから直線的に増加し、所定値以上で
第2レベルに飽和する第1電圧を発生する手段と、 上記調整電圧が所定値以下で調整電圧の増加に従い上記
傾斜と逆の傾斜で第3レベル(しかし第1レベルよりも
低い)から直線的に減少し、所定値以上で第4レベルに
飽和する第4電圧を発生する手段と、 上記調整電圧が所定値以下で上記第1、第3レベルの平
均レベルをとり、所定値以上で上記第1電圧と同じ傾斜
で増加する第2電圧を発生する手段と、 上記調整電圧が所定値以下で上記第1、第3レベルの平
均レベルをとり、所定値以上で上記第4電圧と同じ傾斜
で減少する第3電圧を発生する手段と、 を具備することを特徴とする液晶交流化用駆動電圧発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331763A JP2515569B2 (ja) | 1987-12-25 | 1987-12-25 | 液晶交流化用駆動電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331763A JP2515569B2 (ja) | 1987-12-25 | 1987-12-25 | 液晶交流化用駆動電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01170920A JPH01170920A (ja) | 1989-07-06 |
| JP2515569B2 true JP2515569B2 (ja) | 1996-07-10 |
Family
ID=18247345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62331763A Expired - Lifetime JP2515569B2 (ja) | 1987-12-25 | 1987-12-25 | 液晶交流化用駆動電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515569B2 (ja) |
-
1987
- 1987-12-25 JP JP62331763A patent/JP2515569B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01170920A (ja) | 1989-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3329077B2 (ja) | 電源供給装置、液晶表示装置及び電源供給方法 | |
| JP3478989B2 (ja) | 出力回路 | |
| US6310616B1 (en) | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device | |
| JP4437378B2 (ja) | 液晶駆動装置 | |
| US6762565B2 (en) | Display apparatus and power supply device for displaying | |
| US7078864B2 (en) | Display apparatus and power supply device for displaying | |
| US6476591B2 (en) | Power supply device for driving liquid crystal, liquid crystal device and electronic equipment using the same | |
| JP3132470B2 (ja) | 液晶表示パネル駆動用電源回路とその消費電力低減方法 | |
| JPWO2000041028A1 (ja) | 液晶駆動用電源装置並びにそれを用いた液晶装置及び電子機器 | |
| JP2515569B2 (ja) | 液晶交流化用駆動電圧発生回路 | |
| KR101015163B1 (ko) | 공통전압 발생회로 | |
| JP3431014B2 (ja) | 電源供給装置、液晶表示装置及び電源供給方法 | |
| JP3230721B2 (ja) | 液晶表示装置の駆動回路 | |
| JP3981526B2 (ja) | 液晶駆動用電源回路並びにそれを用いた液晶装置及び電子機器 | |
| JP3705116B2 (ja) | 電源供給装置 | |
| KR100557362B1 (ko) | 전원 회로 | |
| US8736594B2 (en) | Potential generation circuit and liquid crystal display device | |
| KR101186005B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
| JP3059050B2 (ja) | 電源回路 | |
| JP2965822B2 (ja) | 電源回路 | |
| JP3121714B2 (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 | |
| JPH11271711A (ja) | 液晶駆動用電源制御回路 | |
| US20060044248A1 (en) | Display panel driving circuit | |
| JP3395543B2 (ja) | 液晶装置及び電子機器 | |
| JPH07318892A (ja) | 表示装置の駆動方法および表示装置ならびに駆動電源 |