JP2543177B2 - クランプ装置と自動利得制御装置 - Google Patents
クランプ装置と自動利得制御装置Info
- Publication number
- JP2543177B2 JP2543177B2 JP1072412A JP7241289A JP2543177B2 JP 2543177 B2 JP2543177 B2 JP 2543177B2 JP 1072412 A JP1072412 A JP 1072412A JP 7241289 A JP7241289 A JP 7241289A JP 2543177 B2 JP2543177 B2 JP 2543177B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- control
- amplitude
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、アナログ信号をディジタル信号に変換する
際に、信号の直流レベルを一定の値に調節するクランプ
装置、および振幅を一定の値に調節する自動利得制御装
置に関するものであって、特に映像信号のディジタル化
の際に使用されるものである。
際に、信号の直流レベルを一定の値に調節するクランプ
装置、および振幅を一定の値に調節する自動利得制御装
置に関するものであって、特に映像信号のディジタル化
の際に使用されるものである。
従来の技術 近年、放送機器をはじめ、テレビジョン受像機やビデ
オテープ・レコーダなどの家庭用映像機器や音響機器に
おいても、アナログ信号をディジタル信号に変換し、デ
ィジタル信号の形態で信号処理を行うことが盛んであ
る。アナログ信号をディジタル信号に変換する際には、
AD変換機に入力されるアナログ信号の直流レベルや振幅
を、一定の値に調節する必要がある。このため、直流レ
ベルを一定に調節するためのクランプ装置や、振幅を一
定に調節するための自動利得制御装置などが用いられて
いる。
オテープ・レコーダなどの家庭用映像機器や音響機器に
おいても、アナログ信号をディジタル信号に変換し、デ
ィジタル信号の形態で信号処理を行うことが盛んであ
る。アナログ信号をディジタル信号に変換する際には、
AD変換機に入力されるアナログ信号の直流レベルや振幅
を、一定の値に調節する必要がある。このため、直流レ
ベルを一定に調節するためのクランプ装置や、振幅を一
定に調節するための自動利得制御装置などが用いられて
いる。
以下に、従来の映像信号に対するクランプ装置につい
て説明する。
て説明する。
第13図は、従来のクランプ装置の一例を示す構成図で
ある。入力アナログ映像信号は入力端子１より入力され
る。入力された信号は電圧加算回路２において、後述す
るDA変換回路６により与えられる電圧を加算され、AD変
換回路３に入力される。AD変換回路３では、信号をディ
ジタル信号４に変換する。直流誤差制御回路５は、ディ
ジタル化された映像信号の直流レベルを同期信号から検
出し、目標値との誤差に対して積分等の必要な処理を行
う。こうして得られた信号は、DA変換回路６に供給さ
れ、アナログ信号に変換されて、電位加算回路３に帰還
される。以上の動作の結果、AD変換回路３より得られる
ディジタル映像信号は、直流レベルが常に目標値に等し
い信号となる。
ある。入力アナログ映像信号は入力端子１より入力され
る。入力された信号は電圧加算回路２において、後述す
るDA変換回路６により与えられる電圧を加算され、AD変
換回路３に入力される。AD変換回路３では、信号をディ
ジタル信号４に変換する。直流誤差制御回路５は、ディ
ジタル化された映像信号の直流レベルを同期信号から検
出し、目標値との誤差に対して積分等の必要な処理を行
う。こうして得られた信号は、DA変換回路６に供給さ
れ、アナログ信号に変換されて、電位加算回路３に帰還
される。以上の動作の結果、AD変換回路３より得られる
ディジタル映像信号は、直流レベルが常に目標値に等し
い信号となる。
次に、従来の自動利得制御装置について簡単に説明す
る。従来の自動利得制御装置は、第13図に示した従来の
クランプ装置において、電位加算回路２を可変利得増幅
器に、また直流誤差制御回路を振幅誤差制御回路に置き
換えることによって得られる。その結果、AD変換回路に
よって得られるディジタル信号は、振幅が目標値に等し
い信号となる。
る。従来の自動利得制御装置は、第13図に示した従来の
クランプ装置において、電位加算回路２を可変利得増幅
器に、また直流誤差制御回路を振幅誤差制御回路に置き
換えることによって得られる。その結果、AD変換回路に
よって得られるディジタル信号は、振幅が目標値に等し
い信号となる。
このような従来のクランプ装置や自動利得制御装置
は、例えば、特開昭63−164767号公報に示されている。
は、例えば、特開昭63−164767号公報に示されている。
発明が解決しようとする課題 しかしながら上記した装置では、精度の高いDA変換回
路を必要とするため，回路が複雑になり、また装置が高
価になってしまうという課題があった。
路を必要とするため，回路が複雑になり、また装置が高
価になってしまうという課題があった。
本発明は上記の課題に着目し、DA変換回路を必要とせ
ず、簡易な回路構成で安価に実現できるクランプ装置、
および自動利得制御装置を提供することを目的とする。
ず、簡易な回路構成で安価に実現できるクランプ装置、
および自動利得制御装置を提供することを目的とする。
課題を解決するための手段 上記目的を達成するために、本発明のクランプ装置
は、ディジタル化された信号から直流誤差を検出して制
御信号を出力する直流誤差制御手段と、前記制御信号に
もとずいて高電圧 低電圧または高インピーダンスのい
ずれかを出力する信号変換手段と、前記信号変換手段の
出力を積分する積分手段と、前記積分手段による積分出
力にもとずいて入力アナログ信号に直流電圧を加算する
電圧加算手段と、前記電圧加算手段の出力をディジタル
信号に変換し、直流直流誤差制御手段の入力とするAD変
換手段とを備え、前記信号変換手段は、前記制御信号が
示す振幅値の絶対値に比例した期間だけ前記制御信号の
示す符号に応じて高電圧もしくは低電圧を出力し、それ
以外の期間は高インピーダンス状態を出力するものであ
る。
は、ディジタル化された信号から直流誤差を検出して制
御信号を出力する直流誤差制御手段と、前記制御信号に
もとずいて高電圧 低電圧または高インピーダンスのい
ずれかを出力する信号変換手段と、前記信号変換手段の
出力を積分する積分手段と、前記積分手段による積分出
力にもとずいて入力アナログ信号に直流電圧を加算する
電圧加算手段と、前記電圧加算手段の出力をディジタル
信号に変換し、直流直流誤差制御手段の入力とするAD変
換手段とを備え、前記信号変換手段は、前記制御信号が
示す振幅値の絶対値に比例した期間だけ前記制御信号の
示す符号に応じて高電圧もしくは低電圧を出力し、それ
以外の期間は高インピーダンス状態を出力するものであ
る。
また、本発明の自動利得制御装置は、ディジタル化さ
れた信号から振幅誤差を検出して制御信号を出力する振
幅誤差制御手段と、前記制御信号にもとずいて高電圧
低電圧または高インピーダンスのいずれかを出力する信
号変換手段と、前記信号変換手段の出力を積分する積分
手段と、前記積分手段による積分出力にもとずいて入力
アナログ信号を増幅する可変利得増幅手段と、前記可変
利得増幅手段の出力をディジタル信号に変換し、前記振
幅誤差制御手段の入力するAD変換手段とを備え、前記信
号変換手段は、前記制御信号が示す振幅値の絶対値に比
例した期間だけ前記制御信号の示す符号に応じて高電圧
もしくは低電圧を出力し、それ以外の期間は高インピー
ダンス状態を出力するものである。
れた信号から振幅誤差を検出して制御信号を出力する振
幅誤差制御手段と、前記制御信号にもとずいて高電圧
低電圧または高インピーダンスのいずれかを出力する信
号変換手段と、前記信号変換手段の出力を積分する積分
手段と、前記積分手段による積分出力にもとずいて入力
アナログ信号を増幅する可変利得増幅手段と、前記可変
利得増幅手段の出力をディジタル信号に変換し、前記振
幅誤差制御手段の入力するAD変換手段とを備え、前記信
号変換手段は、前記制御信号が示す振幅値の絶対値に比
例した期間だけ前記制御信号の示す符号に応じて高電圧
もしくは低電圧を出力し、それ以外の期間は高インピー
ダンス状態を出力するものである。
作用 本発明は上記した構成によって、検出した誤差信号に
もとずく制御信号を、高インピーダンスを含む３つの状
態の信号に変換し、これを積分することにより電圧加算
手段、もしくは可変利得増幅手段を制御する。したがっ
て、DA変換回路を必要とせず、簡易な回路構成で安価に
実現できる。
もとずく制御信号を、高インピーダンスを含む３つの状
態の信号に変換し、これを積分することにより電圧加算
手段、もしくは可変利得増幅手段を制御する。したがっ
て、DA変換回路を必要とせず、簡易な回路構成で安価に
実現できる。
実施例 以下に本発明のクランプ装置の一実施例について図面
を用いて説明する。
を用いて説明する。
第１図は本発明のクランプ装置の一実施例を示す構成
図である。第１図において、第13図に示した従来例と同
機能のブロックには同番号を付した。第１図において、
入力アナログ映像信号は入力端子１より入力される。入
力された信号は電圧加算回路２において、後述する積分
回路12より与えられる電圧を加算され、AD変換回路３に
入力される。AD変換回路３では、信号をディジタル信号
４に変換する。ディジタル信号４は、直流誤差制御回路
７に入力される。
図である。第１図において、第13図に示した従来例と同
機能のブロックには同番号を付した。第１図において、
入力アナログ映像信号は入力端子１より入力される。入
力された信号は電圧加算回路２において、後述する積分
回路12より与えられる電圧を加算され、AD変換回路３に
入力される。AD変換回路３では、信号をディジタル信号
４に変換する。ディジタル信号４は、直流誤差制御回路
７に入力される。
直流誤差制御回路７は、第２図のように構成される。
すなわち、ディジタル化された映像信号４の同期信号か
ら、直流レベル検出回路51において直流レベルを検出す
る。つぎに、検出された直流レベルと直流レベルの基準
を示す直流レベル基準信号54との差を減算回路52により
求め、誤差信号を得る。得られた誤差信号は、係数回路
53において所定の係数を乗じられ、制御信号61となる。
すなわち、ディジタル化された映像信号４の同期信号か
ら、直流レベル検出回路51において直流レベルを検出す
る。つぎに、検出された直流レベルと直流レベルの基準
を示す直流レベル基準信号54との差を減算回路52により
求め、誤差信号を得る。得られた誤差信号は、係数回路
53において所定の係数を乗じられ、制御信号61となる。
さて、再び第１図に戻って、直流誤差制御回路７で得
られた制御信号61は、三状態変換回路11に入力される。
られた制御信号61は、三状態変換回路11に入力される。
ここで、三状態変換回路11の構成を第３図に示す。制
御信号61は、絶対値回路62に入力され、その絶対値を取
り出される。パルス発生回路63は、絶対値に比例したパ
ルス幅のパルス信号65を出力する。一方、制御信号61の
正負の符号を示す符号ビット64は、スイッチ66に導かれ
る。このスイッチ66は、パルス信号65が存在する場合の
み閉じるよう制御される。その結果、スイッチ66の出力
である三状態信号67は、制御信号61の絶対値に比例した
期間だけ、制御信号61の符号に応じて高電圧もくしは低
電圧となる。その他の期間は高インピーダンス状態とな
る。
御信号61は、絶対値回路62に入力され、その絶対値を取
り出される。パルス発生回路63は、絶対値に比例したパ
ルス幅のパルス信号65を出力する。一方、制御信号61の
正負の符号を示す符号ビット64は、スイッチ66に導かれ
る。このスイッチ66は、パルス信号65が存在する場合の
み閉じるよう制御される。その結果、スイッチ66の出力
である三状態信号67は、制御信号61の絶対値に比例した
期間だけ、制御信号61の符号に応じて高電圧もくしは低
電圧となる。その他の期間は高インピーダンス状態とな
る。
さて、第１図に戻って説明を続ける。前述のようにし
て、三状態変換回路11によって得られた三状態信号67
は、積分回路12に入力される。積分回路12は、例えば第
４図にその構成を示すように、抵抗21およびコンデンサ
22より構成され、積分出力23を出力する。
て、三状態変換回路11によって得られた三状態信号67
は、積分回路12に入力される。積分回路12は、例えば第
４図にその構成を示すように、抵抗21およびコンデンサ
22より構成され、積分出力23を出力する。
したがって、第１図の積分出力23は、直流誤差制御回
路７によって得られる、直流誤差信号にもとずいた制御
信号61の示す値を、アナログ信号に変換し、随時積分し
て保持したものに等しい。そして、この積分出力23は、
電圧加算回路２に帰還され、入力アナログ信号に加算さ
れる。
路７によって得られる、直流誤差信号にもとずいた制御
信号61の示す値を、アナログ信号に変換し、随時積分し
て保持したものに等しい。そして、この積分出力23は、
電圧加算回路２に帰還され、入力アナログ信号に加算さ
れる。
以上に述べた構成および動作の結果、AD変換回路３よ
り得られるディジタル映像信号は、直流レベルが常に目
標値に等しくなるよう制御された信号となる。
り得られるディジタル映像信号は、直流レベルが常に目
標値に等しくなるよう制御された信号となる。
このように本実施例によれば、検出した誤差信号にも
とずく制御信号を、高インピーダンスを含む３つの状態
の信号に変換し、これを積分した信号により電圧加算回
路を制御する。したがって、DA変換回路を必要とせず、
簡易な回路構成で安価に高精度のクランプ装置を実現で
きる。
とずく制御信号を、高インピーダンスを含む３つの状態
の信号に変換し、これを積分した信号により電圧加算回
路を制御する。したがって、DA変換回路を必要とせず、
簡易な回路構成で安価に高精度のクランプ装置を実現で
きる。
なお、本実施例では直流誤差制御回路７を第２図に示
す構成としたが、第５図の構成としてもよい。すなわ
ち、減算回路52より得られる誤差信号に乗じる係数を、
係数制御回路56からの制御信号に応じて、可変係数回路
55において可変する。例えば、誤差が大きい場合には係
数を大きくし、誤差が小さい場合には係数を小さくす
る。これにより、信号の切り換わりや電源投入時などに
おける大きな変化には急速に直流誤差を小さくするよう
動作し、誤差の小さい場合には雑音等に強く安定な動作
をするようになる。
す構成としたが、第５図の構成としてもよい。すなわ
ち、減算回路52より得られる誤差信号に乗じる係数を、
係数制御回路56からの制御信号に応じて、可変係数回路
55において可変する。例えば、誤差が大きい場合には係
数を大きくし、誤差が小さい場合には係数を小さくす
る。これにより、信号の切り換わりや電源投入時などに
おける大きな変化には急速に直流誤差を小さくするよう
動作し、誤差の小さい場合には雑音等に強く安定な動作
をするようになる。
また、直流誤差制御回路７は第６図の構成としてもよ
い。すなわち、減算回路52より得られる誤差信号に低域
通過フィルタ57を施して制御信号61とする。これによ
り、信号の切り換わり時などの過渡特性や雑音等に対す
る安全性を増すことができる。また、低域通過フィルタ
57を完全積分項を含む構成とすることにより、第４図に
示した積分回路において電流洩れなどにより積分出力23
の電位が徐々に低下していく場合にも、これを随時補
い、安定な動作を実現することができる。
い。すなわち、減算回路52より得られる誤差信号に低域
通過フィルタ57を施して制御信号61とする。これによ
り、信号の切り換わり時などの過渡特性や雑音等に対す
る安全性を増すことができる。また、低域通過フィルタ
57を完全積分項を含む構成とすることにより、第４図に
示した積分回路において電流洩れなどにより積分出力23
の電位が徐々に低下していく場合にも、これを随時補
い、安定な動作を実現することができる。
またさらに、直流誤差制御回路７は第７図の構成とし
てもよい。これにより、第５図と第６図の構成による特
徴を合せ持つことができる。
てもよい。これにより、第５図と第６図の構成による特
徴を合せ持つことができる。
さて次に、本発明の自動利得制御装置の一実施例につ
いて説明する。
いて説明する。
第８図は本発明の自動利得制御装置の一実施例を示す
構成図である。第８図において、入力アナログ映像信号
は入力端子101より入力される。入力された信号は、後
述する積分回路112より与えられる電圧により制御され
る可変利得増幅器102において増幅され、AD変換回路103
に入力される。AD変換回路103では、信号をディジタル
信号104に変換する。ディジタル信号104は、振幅誤差制
御回路105に入力される。
構成図である。第８図において、入力アナログ映像信号
は入力端子101より入力される。入力された信号は、後
述する積分回路112より与えられる電圧により制御され
る可変利得増幅器102において増幅され、AD変換回路103
に入力される。AD変換回路103では、信号をディジタル
信号104に変換する。ディジタル信号104は、振幅誤差制
御回路105に入力される。
振幅誤差制御回路105は、第９図のように構成され
る。すなわち、ディジタル化された映像信号104の同期
信号などから、振幅検出回路151において信号振幅を検
出する。つぎに、検出された振幅と振幅の基準を示す振
幅基準信号154との差を減算回路152により求め、誤差信
号を得る。得られた誤差信号は、係数回路153において
所定の係数を乗じられ、制御信号161となる。
る。すなわち、ディジタル化された映像信号104の同期
信号などから、振幅検出回路151において信号振幅を検
出する。つぎに、検出された振幅と振幅の基準を示す振
幅基準信号154との差を減算回路152により求め、誤差信
号を得る。得られた誤差信号は、係数回路153において
所定の係数を乗じられ、制御信号161となる。
さて、再び第８図に戻って、振幅誤差制御回路105で
得られた制御信号161は、三状態変換回路111に入力され
る。三状態変換回路111は、先のクランプ装置の実施例
で示した、第３図の構成と同様の構成である。したがっ
て、三状態信号167は、制御信号161の絶対値に比例した
期間だけ、制御信号161の符号に応じて高電圧もしくは
低電圧となり、その他の期間は高インピーダンス状態と
なる。この三状態信号167は、積分回路112に入力され
る。積分回路112も、先のクランプ装置の実施例で示し
た、第４図の構成と同様の構成である。よって、積分出
力123は、振幅誤差制御回路105によって得られる、振幅
誤差信号にもとずいた制御信号161の示す値を、アナロ
グ信号に変換し、随時積分して保持したものに等しい。
そして、その積分出力123は、可変利得増幅器102に帰還
され、利得を制御する。
得られた制御信号161は、三状態変換回路111に入力され
る。三状態変換回路111は、先のクランプ装置の実施例
で示した、第３図の構成と同様の構成である。したがっ
て、三状態信号167は、制御信号161の絶対値に比例した
期間だけ、制御信号161の符号に応じて高電圧もしくは
低電圧となり、その他の期間は高インピーダンス状態と
なる。この三状態信号167は、積分回路112に入力され
る。積分回路112も、先のクランプ装置の実施例で示し
た、第４図の構成と同様の構成である。よって、積分出
力123は、振幅誤差制御回路105によって得られる、振幅
誤差信号にもとずいた制御信号161の示す値を、アナロ
グ信号に変換し、随時積分して保持したものに等しい。
そして、その積分出力123は、可変利得増幅器102に帰還
され、利得を制御する。
以上に述べた構成および動作の結果、AD変換回路103
より得られるディジタル映像信号は、振幅が常に目標値
に等しくなるよう制御された信号となる。
より得られるディジタル映像信号は、振幅が常に目標値
に等しくなるよう制御された信号となる。
このように本実施例によれば、検出した誤差信号にも
とずく制御信号は、高インピーダンスを含む３つの状態
の信号に変換し、これを積分した信号で可変利得増幅器
を制御する。したがって、DA変換回路を必要とせず、簡
易な回路構成で安価に高精度の自動利得制御装置を実現
できる。
とずく制御信号は、高インピーダンスを含む３つの状態
の信号に変換し、これを積分した信号で可変利得増幅器
を制御する。したがって、DA変換回路を必要とせず、簡
易な回路構成で安価に高精度の自動利得制御装置を実現
できる。
なお、本実施例では振幅誤差検出回路105を第９図に
示す構成としたが、第10図，第11図，または第12図の構
成としてもよい。これらの動作は、先のクランプ装置の
実施例において直流誤差制御回路の構成例として述べた
第５図，第６図，および第７図の動作にそれぞれ対応し
ており、容易に推察できる。すなわち、振幅誤差検出回
路105をこれらの構成とすることにより、信号の切り換
わり時などの過渡特性や雑音等に対する安定性を増すと
ともに、積分回路112の不完全性についても補い、振幅
を安定して一定の値に制御することができる。
示す構成としたが、第10図，第11図，または第12図の構
成としてもよい。これらの動作は、先のクランプ装置の
実施例において直流誤差制御回路の構成例として述べた
第５図，第６図，および第７図の動作にそれぞれ対応し
ており、容易に推察できる。すなわち、振幅誤差検出回
路105をこれらの構成とすることにより、信号の切り換
わり時などの過渡特性や雑音等に対する安定性を増すと
ともに、積分回路112の不完全性についても補い、振幅
を安定して一定の値に制御することができる。
さて、これまで述べてきたクランプ装置、および自動
利得制御装置の実施例は映像信号を対称としていたが、
本発明はこれに限られるものではなく、音響信号などさ
まざまな信号に適応できる。
利得制御装置の実施例は映像信号を対称としていたが、
本発明はこれに限られるものではなく、音響信号などさ
まざまな信号に適応できる。
発明の効果 以上のように本発明によれば、検出した誤差信号にも
とずく制御信号を、高インピーダンスを含む３つの状態
の信号に変換し、これを積分した信号により電圧加算回
路、もしくは可変利得増幅回路を制御する。したがっ
て、高速にかつ高精度にディジタル化された信号の直流
レベルあるいは信号振幅を補正できるとともに、誤差が
ない場合には、直流レベルあるいは信号振幅は外乱がな
い限り誤差のない一定値で維持され、さらに、このよう
な高速、高精度な直流補正ないし振幅補正が、高精度で
規模の大きな回路を必要とすることなく極めて簡易な構
成で実現できる。
とずく制御信号を、高インピーダンスを含む３つの状態
の信号に変換し、これを積分した信号により電圧加算回
路、もしくは可変利得増幅回路を制御する。したがっ
て、高速にかつ高精度にディジタル化された信号の直流
レベルあるいは信号振幅を補正できるとともに、誤差が
ない場合には、直流レベルあるいは信号振幅は外乱がな
い限り誤差のない一定値で維持され、さらに、このよう
な高速、高精度な直流補正ないし振幅補正が、高精度で
規模の大きな回路を必要とすることなく極めて簡易な構
成で実現できる。
また、直流誤差制御回路，ないしは振幅誤差制御回路
に、可変係数回路や低域通過フィルタなどを設けること
により、信号の切り換わりや電源投入時などにおける過
渡特性や、雑音等に対する安定性を増すことができる。
さらに、積分回路の不安全性についても補い、安定な動
作をさせることが可能となる。
に、可変係数回路や低域通過フィルタなどを設けること
により、信号の切り換わりや電源投入時などにおける過
渡特性や、雑音等に対する安定性を増すことができる。
さらに、積分回路の不安全性についても補い、安定な動
作をさせることが可能となる。
第１図は本発明のクランプ装置の一実施例の構成図、第
２図は本発明のクランプ装置の実施例における直流誤差
制御回路の構成図、第３図は本発明のクランプ装置の実
施例における三状態変換回路の構成図、第４図は本発明
のクランプ装置の実施例における積分回路の構成図、第
５図，第６図，および第７図は本発明のクランプ装置の
実施例における直流誤差制御回路の他実施例を示す構成
図、第８図は本発明の自動利得制御装置の一実施例の構
成図、第９図，第10図，第11図，および第12図は本発明
の自動利得制御装置の実施例における振幅誤差制御回路
の実施例を示す構成図、第13図は従来のクランプ装置の
構成図である。 ２……電圧加算回路、102……可変利得増幅器、3,103…
…AD変換回路、７……直流誤差制御回路、105……振幅
誤差制御回路、11,111……三状態変換回路、12,112……
積分回路。
２図は本発明のクランプ装置の実施例における直流誤差
制御回路の構成図、第３図は本発明のクランプ装置の実
施例における三状態変換回路の構成図、第４図は本発明
のクランプ装置の実施例における積分回路の構成図、第
５図，第６図，および第７図は本発明のクランプ装置の
実施例における直流誤差制御回路の他実施例を示す構成
図、第８図は本発明の自動利得制御装置の一実施例の構
成図、第９図，第10図，第11図，および第12図は本発明
の自動利得制御装置の実施例における振幅誤差制御回路
の実施例を示す構成図、第13図は従来のクランプ装置の
構成図である。 ２……電圧加算回路、102……可変利得増幅器、3,103…
…AD変換回路、７……直流誤差制御回路、105……振幅
誤差制御回路、11,111……三状態変換回路、12,112……
積分回路。
Claims (8)
- 【請求項１】ディジタル化された信号から直流誤差を検
出して制御信号を出力する直流誤差制御手段と、前記制
御信号にもとずいて高電圧 低電圧または高インピーダ
ンスのいずれかを出力する信号変換手段と、前記信号変
換手段の出力を積分する積分手段と、前記積分手段によ
る積分出力にもとずいて入力アナログ信号に直流電圧を
加算する電圧加算手段と、前記電圧加算手段の出力をデ
ィジタル信号に変換し、直流直流誤差制御手段の入力と
するAD変換手段とを備え、前記信号変換手段は、前記制
御信号が示す振幅値の絶対値に比例した期間だけ前記制
御信号の示す符号に応じて高電圧もしくは低電圧を出力
し、それ以外の期間は高インピーダンス状態を出力する
ことを特徴とするクランプ装置。 - 【請求項２】直流誤差制御手段は、ディジタル化された
信号の直流誤差を検出して誤差信号を得る直流誤差検出
手段と、前記誤差信号に応じた係数を誤差信号に乗じて
制御信号とする可変係数手段とを備えたことを特徴とす
る請求項（１）記載のクランプ装置。 - 【請求項３】直流誤差制御手段は、ディジタル化された
信号の直流誤差を検出して誤差信号を得る直流誤差検出
手段と、前記誤差信号の低域成分を通過させて制御信号
を得る低域通過フィルタ手段とを備えたことを特徴とす
る請求項（１）記載のクランプ装置。 - 【請求項４】直流誤差制御手段は、ディジタル化された
信号の直流誤差を検出して誤差信号を得る直流誤差検出
手段と、前記誤差信号に応じた係数を誤差信号に乗じる
可変係数手段と、前記可変係数手段の出力の低域成分を
通過させて制御信号を得る低域通過フィルタ手段とを備
えたことを特徴とする請求項（１）記載のクランプ装
置。 - 【請求項５】ディジタル化された信号から振幅誤差を検
出して制御信号を出力する振幅誤差制御手段と、前記制
御信号にもとずいて高電圧 低電圧または高インピーダ
ンスのいずれかを出力する信号変換手段と、前記信号変
換手段の出力を積分する積分手段と、前記積分手段によ
る積分出力にもとずいて入力アナログ信号を増幅する可
変利得増幅手段と、前記可変利得増幅手段の出力をディ
ジタル信号に変換し、前記振幅誤差制御手段の入力する
AD変換手段とを備え、前記信号変換手段は、前記制御信
号が示す振幅値の絶対値に比例した期間だけ前記制御信
号の示す符号に応じて高電圧もしくは低電圧を出力し、
それ以外の期間は高インピーダンス状態を出力する自動
利得制御装置。 - 【請求項６】振幅誤差制御手段は、ディジタル化された
信号の振幅誤差を検出して誤差信号を得る振幅誤差検出
手段と、前記誤差信号に応じた係数を誤差信号に乗じて
制御信号とする可変係数手段とを備えたことを特徴とす
る請求項（５）記載の自動利得制御装置。 - 【請求項７】振幅誤差制御手段は、ディジタル化された
信号の振幅誤差を検出して誤差信号を得る振幅誤差検出
手段と、前記誤差信号の低域成分を通過させて制御信号
を得る低域通過フィルタ手段とを備えたことを特徴とす
る請求項（５）記載の自動利得制御装置。 - 【請求項８】振幅誤差制御手段は、ディジタル化された
信号の振幅誤差を検出して誤差信号を得る振幅誤差検出
手段と、前記誤差信号に応じた係数を誤差信号に乗じる
可変係数手段と、前記可変係数手段の低域成分を通過さ
せて制御信号を得る低域通過フィルタ手段とを備えたこ
とを特徴とする請求項（５）記載の自動利得制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1072412A JP2543177B2 (ja) | 1989-03-24 | 1989-03-24 | クランプ装置と自動利得制御装置 |
| US07/497,253 US4982191A (en) | 1989-03-24 | 1990-03-22 | Clamping apparatus and gain control apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1072412A JP2543177B2 (ja) | 1989-03-24 | 1989-03-24 | クランプ装置と自動利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02250564A JPH02250564A (ja) | 1990-10-08 |
| JP2543177B2 true JP2543177B2 (ja) | 1996-10-16 |
Family
ID=13488545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1072412A Expired - Fee Related JP2543177B2 (ja) | 1989-03-24 | 1989-03-24 | クランプ装置と自動利得制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4982191A (ja) |
| JP (1) | JP2543177B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084700A (en) * | 1991-02-04 | 1992-01-28 | Thomson Consumer Electronics, Inc. | Signal clamp circuitry for analog-to-digital converters |
| US5371552A (en) * | 1991-10-31 | 1994-12-06 | North American Philips Corporation | Clamping circuit with offset compensation for analog-to-digital converters |
| FR2691026B1 (fr) * | 1992-05-07 | 1997-01-03 | Thomson Csf | Convertisseur analogique-numerique et boucle d'asservissement utilisant un tel convertisseur. |
| JP2809577B2 (ja) * | 1993-09-24 | 1998-10-08 | 富士通株式会社 | ゼロレベル設定回路 |
| US5523756A (en) * | 1994-01-18 | 1996-06-04 | The Grass Valley Group, Inc. | Analog-to-digital converter with offset reduction loop |
| JP3457068B2 (ja) * | 1994-09-14 | 2003-10-14 | アジレント・テクノロジー株式会社 | 適正な出力信号を得る装置および方法 |
| US6128339A (en) * | 1997-02-13 | 2000-10-03 | Samsung Electronics Co., Ltd. | Apparatus and method for masking video data errors |
| US6608583B1 (en) * | 2002-04-30 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Analog signal input circuit in analog signal processing apparatus |
| JP2005094678A (ja) * | 2003-09-19 | 2005-04-07 | Sanyo Electric Co Ltd | ビデオ信号処理装置及びテレビジョン受像装置 |
| US7652723B1 (en) | 2004-04-19 | 2010-01-26 | Video Accessory Corporation | Composite video signal correction unit for video imaging and video recording systems |
| US7098833B2 (en) * | 2004-06-04 | 2006-08-29 | Texas Instruments Incorporated | Tri-value decoder circuit and method |
| US11469088B2 (en) | 2020-10-19 | 2022-10-11 | Thermo Finnigan Llc | Methods and apparatus of adaptive and automatic adjusting and controlling for optimized electrometer analog signal linearity, sensitivity, and range |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3882488A (en) * | 1973-12-26 | 1975-05-06 | Bendix Corp | Analog to digital converter system including computer controlled feedback means |
| JPS588614B2 (ja) * | 1974-04-26 | 1983-02-16 | 株式会社日立製作所 | キジユンデンイセイギヨカイロ |
| JPS6016769A (ja) * | 1983-07-08 | 1985-01-28 | Toshiba Corp | ペデスタル・クランプ回路 |
| EP0162315B1 (de) * | 1984-05-15 | 1989-12-06 | BBC Brown Boveri AG | Analog-Digital-Wandler |
| EP0162314A1 (de) * | 1984-05-15 | 1985-11-27 | BBC Brown Boveri AG | Analog-Digital-Wandler |
| US4903023A (en) * | 1985-11-06 | 1990-02-20 | Westinghouse Electric Corp. | Subranging analog-to-digital converter with digital error correction |
| JP2553534B2 (ja) * | 1986-12-26 | 1996-11-13 | 松下電器産業株式会社 | テレビジヨン映像信号制御装置 |
| JPS63176070A (ja) * | 1987-01-16 | 1988-07-20 | Matsushita Electric Ind Co Ltd | 映像信号クランプ装置 |
-
1989
- 1989-03-24 JP JP1072412A patent/JP2543177B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-22 US US07/497,253 patent/US4982191A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02250564A (ja) | 1990-10-08 |
| US4982191A (en) | 1991-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| JP2501686B2 (ja) | 平衡増幅器 | |
| JPH0818353A (ja) | 演算増幅回路 | |
| JP5284875B2 (ja) | オフセット電圧補正回路 | |
| US6121829A (en) | Frequency demodulator | |
| US4405901A (en) | Signal processing circuit | |
| JPH0534855B2 (ja) | ||
| JPH11122041A (ja) | 振幅検出回路および等化回路 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| EP1164695B1 (en) | Circuit for detecting distortion in an amplifier, in particular an audio amplifier | |
| JPH0522159A (ja) | 高周波電力増幅器の出力レベル制御回路 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| KR950010890B1 (ko) | 영상신호 자동이득제어장치 | |
| JPH05219406A (ja) | ビデオ信号のレベル調整回路 | |
| JPS5912837Y2 (ja) | 光信号受信装置 | |
| JP2522425B2 (ja) | 映像信号のクランプ回路 | |
| JP2861191B2 (ja) | Ｃｃｄ信号処理装置 | |
| KR910006481Y1 (ko) | 텔레비젼의 비데오 시그널 입력회로 | |
| JP2765879B2 (ja) | パイロット信号除去回路 | |
| SU1429088A1 (ru) | Измерительный преобразователь с коррекцией характеристики | |
| JPS61208385A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JPS61208386A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JP2617616B2 (ja) | パイロット信号除去回路 | |
| JPH06318869A (ja) | ビデオ信号用ａ／ｄ変換回路ならびにａｇｃ回路 | |
| KR900004794Y1 (ko) | 2가지 기울기를 갖는 구간 증폭회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |