JP2547314B2 - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JP2547314B2 JP2547314B2 JP6260068A JP26006894A JP2547314B2 JP 2547314 B2 JP2547314 B2 JP 2547314B2 JP 6260068 A JP6260068 A JP 6260068A JP 26006894 A JP26006894 A JP 26006894A JP 2547314 B2 JP2547314 B2 JP 2547314B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- drive circuit
- signal
- liquid crystal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は表示領域に配置された各
絵素にスイッチング素子を付加したマトリックス型液晶
表示装置の駆動回路に関するものである。
絵素にスイッチング素子を付加したマトリックス型液晶
表示装置の駆動回路に関するものである。
【０００２】
【従来の技術】互いに直交する方向に線電極群を配列し
たマトリックス型液晶表示装置は、低電圧で駆動するこ
とができ低消費電力であるという特徴を有し、ポケッタ
ブル機器の文字・画像表示手段として広く使用されてい
るが、マルチプレックス駆動を行なった場合、デューテ
ィ比を漸次小さくするとクロストーク現象により表示コ
ントラストが次第に低下するため、大容量表示で十分な
鮮明なコントラストの表示を得ることは困難であるとい
う欠点がある。これに対して表示領域に配置された各絵
素にスイッチングトランジスタを付加したマトリックス
型液晶表示装置はスイッチングトランジスタによりクロ
ストークを抑制することができるため、デューティ比の
小さいマルチプレックス駆動を行なった場合でもスタテ
ィック駆動と同等の鮮明な表示コントラストを得ること
ができ、大容量の表示装置として適している。
たマトリックス型液晶表示装置は、低電圧で駆動するこ
とができ低消費電力であるという特徴を有し、ポケッタ
ブル機器の文字・画像表示手段として広く使用されてい
るが、マルチプレックス駆動を行なった場合、デューテ
ィ比を漸次小さくするとクロストーク現象により表示コ
ントラストが次第に低下するため、大容量表示で十分な
鮮明なコントラストの表示を得ることは困難であるとい
う欠点がある。これに対して表示領域に配置された各絵
素にスイッチングトランジスタを付加したマトリックス
型液晶表示装置はスイッチングトランジスタによりクロ
ストークを抑制することができるため、デューティ比の
小さいマルチプレックス駆動を行なった場合でもスタテ
ィック駆動と同等の鮮明な表示コントラストを得ること
ができ、大容量の表示装置として適している。
【０００３】図２(Ａ)(Ｂ)はマトリックス型液晶表示装
置の基本的なブロック回路を示す回路構成図及び行・列
電極に加えられる信号波形の１例を示すタイミング波形
図である。１１は液晶表示パネルであり直交する方向に
多数本配列された行電極１１−ａと列電極１１−ｂの各
交点でスイッチングトランジスタ１１−ｃが形成され、
スイッチングトランジスタ１１−ｃのゲート電極が行電
極１１−ａに、ソース電極が列電極１１−ｂに、ドレイ
ン電極がマトリックス状に配置された表示絵素電極にそ
れぞれ接続されることにより構成されている。１２は行
電極駆動回路であり図２(Ｂ)に示すＰｓのような走査パ
ルスを各行電極に出力する。１３は列電極駆動回路でＰ
Dのような表示内容に対応したデータ波形を各列電極に
出力する。１４は行および列電極駆動回路を動作させる
ための制御回路である。
置の基本的なブロック回路を示す回路構成図及び行・列
電極に加えられる信号波形の１例を示すタイミング波形
図である。１１は液晶表示パネルであり直交する方向に
多数本配列された行電極１１−ａと列電極１１−ｂの各
交点でスイッチングトランジスタ１１−ｃが形成され、
スイッチングトランジスタ１１−ｃのゲート電極が行電
極１１−ａに、ソース電極が列電極１１−ｂに、ドレイ
ン電極がマトリックス状に配置された表示絵素電極にそ
れぞれ接続されることにより構成されている。１２は行
電極駆動回路であり図２(Ｂ)に示すＰｓのような走査パ
ルスを各行電極に出力する。１３は列電極駆動回路でＰ
Dのような表示内容に対応したデータ波形を各列電極に
出力する。１４は行および列電極駆動回路を動作させる
ための制御回路である。
【０００４】このような表示装置において、走査パルス
Ｐｓにより表示領域のある行が選択されスイッチングト
ランジスタ１１−ｃがオン状態となると、データ波形Ｐ
Dのその行に対応する電圧がスイッチングトランジスタ
１１−ｃを介して表示絵素電極に供給され、表示絵素電
極とこれに対向する対向電極間に位置する液晶１１−ｄ
に電圧が印加される。次にこの行が非選択となるとスイ
ッチングトランジスタはオフ状態となり、表示絵素電極
と列電極は切り離されるため、液晶１１−ｄに印加され
ていた電圧はデータ波形の影響を受けることなくそのま
ま保持され、これが行方向に順次反復されてクロストー
クのない鮮明な表示パターンが得られる。
Ｐｓにより表示領域のある行が選択されスイッチングト
ランジスタ１１−ｃがオン状態となると、データ波形Ｐ
Dのその行に対応する電圧がスイッチングトランジスタ
１１−ｃを介して表示絵素電極に供給され、表示絵素電
極とこれに対向する対向電極間に位置する液晶１１−ｄ
に電圧が印加される。次にこの行が非選択となるとスイ
ッチングトランジスタはオフ状態となり、表示絵素電極
と列電極は切り離されるため、液晶１１−ｄに印加され
ていた電圧はデータ波形の影響を受けることなくそのま
ま保持され、これが行方向に順次反復されてクロストー
クのない鮮明な表示パターンが得られる。
【０００５】図３(Ａ)(Ｂ)は行電極駆動回路の一般的な
ブロック回路構成図及び主な電圧波形を示すタイミング
波形図である。行電極駆動回路は主にシフトレジスタ２
１とバッファ回路２２で構成され、駆動デューティ比に
対応した選択期間Ｈを周期としたクロックφ1によりパ
ルスＳをシフトさせ、バッファ回路２２を介して行電極
に順次走査パルスを出力する。
ブロック回路構成図及び主な電圧波形を示すタイミング
波形図である。行電極駆動回路は主にシフトレジスタ２
１とバッファ回路２２で構成され、駆動デューティ比に
対応した選択期間Ｈを周期としたクロックφ1によりパ
ルスＳをシフトさせ、バッファ回路２２を介して行電極
に順次走査パルスを出力する。
【０００６】図４(Ａ)(Ｂ)は、画像表示のような中間調
表示を行なう場合に一般的に用いられている列電極駆動
回路のブロック回路構成図及び主な電圧波形を示すタイ
ミング波形図である。図中ａの部分は、表示内容に応じ
て順次送られてくる表示信号電圧Ｖを受け、該当する列
の絵素の表示内容に相当する電圧だけをサンプリングす
る回路部で、シフトレジスタ３１、電気的スイッチ３２
およびサンプリングコンデンサ３３から成っている。シ
フトレジスタ３１は１絵素分に相当する時間ｔを周期と
するクロックφ2でパルスＤを順次シフトし、各列のス
イッチ３２を順次オンにすることにより表示信号電圧Ｖ
のある瞬間の電圧をコンデンサ３３にサンプリングす
る。図中ｂの部分はサンプリングされた電圧を少なくと
も次の１選択期間(Ｈ)ホールドする回路でサンプリング
コンデンサ３３の電圧をスイッチ３４を介してホールド
コンデンサ３５に移しホールドする。図中ｃの部分はバ
ッファ回路でホールドコンデンサ３５の電圧をバッファ
アンプ３６を介して各列電極に出力する。以上の結果列
電極には図４(Ｂ)に示したように、その列の表示内容に
対応した電圧が１Ｈの間出力される。
表示を行なう場合に一般的に用いられている列電極駆動
回路のブロック回路構成図及び主な電圧波形を示すタイ
ミング波形図である。図中ａの部分は、表示内容に応じ
て順次送られてくる表示信号電圧Ｖを受け、該当する列
の絵素の表示内容に相当する電圧だけをサンプリングす
る回路部で、シフトレジスタ３１、電気的スイッチ３２
およびサンプリングコンデンサ３３から成っている。シ
フトレジスタ３１は１絵素分に相当する時間ｔを周期と
するクロックφ2でパルスＤを順次シフトし、各列のス
イッチ３２を順次オンにすることにより表示信号電圧Ｖ
のある瞬間の電圧をコンデンサ３３にサンプリングす
る。図中ｂの部分はサンプリングされた電圧を少なくと
も次の１選択期間(Ｈ)ホールドする回路でサンプリング
コンデンサ３３の電圧をスイッチ３４を介してホールド
コンデンサ３５に移しホールドする。図中ｃの部分はバ
ッファ回路でホールドコンデンサ３５の電圧をバッファ
アンプ３６を介して各列電極に出力する。以上の結果列
電極には図４(Ｂ)に示したように、その列の表示内容に
対応した電圧が１Ｈの間出力される。
【０００７】
【発明が解決しようとする課題】以上のような液晶表示
装置をポケッタブル機器の表示装置として用いる場合、
その表示品質と同時に駆動回路の消費電力が大きな問題
となる。特に前述したように中間調表示を行なう場合に
は列電極駆動回路にかなりのアナログ回路が含まれるた
め、消費電力が多くなり、また表示情報が大容量化され
るとそれにつれてクロック周波数が高くなって消費電力
が一層増大するといった問題がある。
装置をポケッタブル機器の表示装置として用いる場合、
その表示品質と同時に駆動回路の消費電力が大きな問題
となる。特に前述したように中間調表示を行なう場合に
は列電極駆動回路にかなりのアナログ回路が含まれるた
め、消費電力が多くなり、また表示情報が大容量化され
るとそれにつれてクロック周波数が高くなって消費電力
が一層増大するといった問題がある。
【０００８】本発明はマトリックス型液晶表示装置の駆
動回路における上述の問題点に鑑みてなされたものであ
り、表示品質が良好で消費電力の少ない新規有用な液晶
表示装置の駆動回路を提供することを目的とするもので
ある。
動回路における上述の問題点に鑑みてなされたものであ
り、表示品質が良好で消費電力の少ない新規有用な液晶
表示装置の駆動回路を提供することを目的とするもので
ある。
【０００９】
【課題を解決するための手段】本発明はマトリックス型
液晶表示装置の駆動回路における上述の問題点に鑑みて
なされたものであり、表示の各絵素にスイッチングトラ
ンジスタを付加したマトリックス型液晶表示装置の駆動
回路において、前記各スイッチングトランジスタを選択
的に線順次駆動し入力される映像信号に基づいて駆動信
号を出力する駆動回路が複数個のブロックに分割され、
総ての該ブロックの総ての動作をブランキング期間で停
止させると共に、前記表示信号の入力をブランキング期
間で停止させ該ブロックを外部信号回路から電気的に切
り離す信号遮断手段が具備されてなる液晶表示装置の駆
動回路を構成することにより、表示品位が良好で消費電
力の少ない新規有用な液晶表示装置の駆動回路を提供す
ることを目的とするものである。
液晶表示装置の駆動回路における上述の問題点に鑑みて
なされたものであり、表示の各絵素にスイッチングトラ
ンジスタを付加したマトリックス型液晶表示装置の駆動
回路において、前記各スイッチングトランジスタを選択
的に線順次駆動し入力される映像信号に基づいて駆動信
号を出力する駆動回路が複数個のブロックに分割され、
総ての該ブロックの総ての動作をブランキング期間で停
止させると共に、前記表示信号の入力をブランキング期
間で停止させ該ブロックを外部信号回路から電気的に切
り離す信号遮断手段が具備されてなる液晶表示装置の駆
動回路を構成することにより、表示品位が良好で消費電
力の少ない新規有用な液晶表示装置の駆動回路を提供す
ることを目的とするものである。
【００１０】
【実施例】本実施例の駆動回路の特徴は、回路をいくつ
かのブロックに分割し、ある瞬間においてはそれらのう
ちの必要なブロックのみを動作させ、他のブロックは電
気的に駆動回路から切り離し、ブランキング期間で総て
の回路ブロックの総ての動作を停止させることにより消
費電力を低減したことにある。
かのブロックに分割し、ある瞬間においてはそれらのう
ちの必要なブロックのみを動作させ、他のブロックは電
気的に駆動回路から切り離し、ブランキング期間で総て
の回路ブロックの総ての動作を停止させることにより消
費電力を低減したことにある。
【００１１】液晶表示パネルはパネルを構成する一方の
基板の内面に例えば薄膜トランジスタ、ＭＯＳトランジ
スタ等のスイッチング素子が形成され、各スイッチング
素子に表示パターンを得るための絵素電極が連結されか
つマトリックス状に配置された電極構造を有している。
スイッチング素子は互いに直交する方向に配設された行
電極線と列電極線から成る駆動用電極線の各交点に対応
して行及び列電極線に連結されている。液晶表示パネル
を構成する他方の基板には上記絵素電極に対する対向電
極と必要に応じて前記絵素電極の各々に対応した赤、
緑、青の三原色カラーフィルタが配設されている。双方
の基板間にツィステッドネマティック液晶層の如き電界
効果型液晶層が封入されている。
基板の内面に例えば薄膜トランジスタ、ＭＯＳトランジ
スタ等のスイッチング素子が形成され、各スイッチング
素子に表示パターンを得るための絵素電極が連結されか
つマトリックス状に配置された電極構造を有している。
スイッチング素子は互いに直交する方向に配設された行
電極線と列電極線から成る駆動用電極線の各交点に対応
して行及び列電極線に連結されている。液晶表示パネル
を構成する他方の基板には上記絵素電極に対する対向電
極と必要に応じて前記絵素電極の各々に対応した赤、
緑、青の三原色カラーフィルタが配設されている。双方
の基板間にツィステッドネマティック液晶層の如き電界
効果型液晶層が封入されている。
【００１２】スイッチング素子のオン・オフ動作に同期
して絵素電極と対向電極間に印加される電界に応答する
液晶層の光学的特性の変化により液晶層を透過する光量
が変調され、絵素単位の表示が実行される。
して絵素電極と対向電極間に印加される電界に応答する
液晶層の光学的特性の変化により液晶層を透過する光量
が変調され、絵素単位の表示が実行される。
【００１３】スイッチング素子をオン・オフ制御する行
電極線と列電極線はそれぞれ行電極駆動回路と列電極駆
動回路に接続されている。行電極駆動回路は図３と同様
の構成を有し、行電極線に走査パルスを印加する。一方
列電極駆動回路は行電極線に印加される走査パルスに同
期して色信号を含む表示信号を列電極線に印加するもの
であり図１(Ａ)に示す如く構成される。図１(Ａ)(Ｂ)は
本発明の一実施例の説明に供する液晶表示装置の駆動回
路における列電極駆動回路の構成図及び列電極駆動回路
の主要部の電圧波形を示すタイミング波形図であり、サ
ンプリング回路部を４つのブロックに分割した場合を例
示したものである。
電極線と列電極線はそれぞれ行電極駆動回路と列電極駆
動回路に接続されている。行電極駆動回路は図３と同様
の構成を有し、行電極線に走査パルスを印加する。一方
列電極駆動回路は行電極線に印加される走査パルスに同
期して色信号を含む表示信号を列電極線に印加するもの
であり図１(Ａ)に示す如く構成される。図１(Ａ)(Ｂ)は
本発明の一実施例の説明に供する液晶表示装置の駆動回
路における列電極駆動回路の構成図及び列電極駆動回路
の主要部の電圧波形を示すタイミング波形図であり、サ
ンプリング回路部を４つのブロックに分割した場合を例
示したものである。
【００１４】図において、４１はサンプリング回路部で
４１ａ〜４１ｄの４つのブロックに分割されている。各
ブロックの動作はコントロール信号Ｅａ〜Ｅｄで制御さ
れ、例えばコントロール信号がハイレベルの時に動作
し、ローレベルの時には電気的に回路から切り離され
る。４２，４３はそれぞれホールド回路、バッファ回路
である。
４１ａ〜４１ｄの４つのブロックに分割されている。各
ブロックの動作はコントロール信号Ｅａ〜Ｅｄで制御さ
れ、例えばコントロール信号がハイレベルの時に動作
し、ローレベルの時には電気的に回路から切り離され
る。４２，４３はそれぞれホールド回路、バッファ回路
である。
【００１５】本実施例の列電極駆動回路において、ある
瞬間だけに着目するとサンプリングを行っているのは４
つのブロック４１ａ〜４１ｄのうちの１つだけであり、
他のブロックはサンプリングを行なっていない。例えば
図１(Ｂ)に示すｔ1の瞬間にはブロック４１ｂのみがサ
ンプリングを行なっている。従って、各ブロック４１ａ
〜４１ｄにＥａ〜Ｅｄのようなコントロール信号を加え
て、常に１つのブロックのみを動作させるようにしても
全体の動作には変わりはなく、かつ回路数は平均すると
１／４に減少したことになり消費電力が大幅に軽減され
る。また、テレビ画像表示の様に表示に関与しないブラ
ンキング期間で総てのブロックの動作を停止する。
瞬間だけに着目するとサンプリングを行っているのは４
つのブロック４１ａ〜４１ｄのうちの１つだけであり、
他のブロックはサンプリングを行なっていない。例えば
図１(Ｂ)に示すｔ1の瞬間にはブロック４１ｂのみがサ
ンプリングを行なっている。従って、各ブロック４１ａ
〜４１ｄにＥａ〜Ｅｄのようなコントロール信号を加え
て、常に１つのブロックのみを動作させるようにしても
全体の動作には変わりはなく、かつ回路数は平均すると
１／４に減少したことになり消費電力が大幅に軽減され
る。また、テレビ画像表示の様に表示に関与しないブラ
ンキング期間で総てのブロックの動作を停止する。
【００１６】図５(Ａ)(Ｂ)は図１(Ａ)に示したサンプリ
ング回路部４１の実際の回路構成と主な駆動波形の１例
を示したものである。図４と同様にシフトレジスタ５
１、スイッチ５２、サンプリングコンデンサ５３からな
り、動作を制御するためにクロックφ2を止めるための
ゲート回路５４、表示信号Ｖの入力を止めるためのスイ
ッチ５５が新たに付加されている。本回路においてコン
トロール信号Ｅがローレベルになるとゲート回路５４お
よびスイッチ５５によりクロックφ2および表示信号Ｖ
の入力が止まり、本回路は他の回路から電気的にほぼ切
り離された状態となる。尚、図中の信号Ｒは動作が止ま
っている間、シフトレジスタの出力ｑ1ｑmをすべてロー
レベルに保持するためのリセット信号である。
ング回路部４１の実際の回路構成と主な駆動波形の１例
を示したものである。図４と同様にシフトレジスタ５
１、スイッチ５２、サンプリングコンデンサ５３からな
り、動作を制御するためにクロックφ2を止めるための
ゲート回路５４、表示信号Ｖの入力を止めるためのスイ
ッチ５５が新たに付加されている。本回路においてコン
トロール信号Ｅがローレベルになるとゲート回路５４お
よびスイッチ５５によりクロックφ2および表示信号Ｖ
の入力が止まり、本回路は他の回路から電気的にほぼ切
り離された状態となる。尚、図中の信号Ｒは動作が止ま
っている間、シフトレジスタの出力ｑ1ｑmをすべてロー
レベルに保持するためのリセット信号である。
【００１７】図６(Ａ)(Ｂ)はサンプリング回路部４１の
他の実施例を示したものである。本回路の構成も図５と
同様シフトレジスタ６１、スイッチ６２，６５、コンデ
ンサ６３、ゲート回路６４から成っており、さらに、制
御用フリップフロップ回路６６が加わっている。またシ
フトレジスタ６１はその最終段に動作の終了を検知する
ためのレジスタが１段付加されている。本回路において
シフトさせるべきパルスＤ（ハイレベル）が入力される
とフリップフロップ回路６６の出力ＱはハイレベルＱは
ローレベルとなり、クロックφ2、表示信号Ｖが入力さ
れ、回路は動作状態となる。そしてパルスが順次シフト
し、最終段ｑmに達すると、ｑmは次のブロックの入力パ
ルスＤ'となり次のブロックを動作状態にする。さらに
次のクロックでパルスがｑm＋１に移り、パルスＤ'が次
のブロックの第１段に読み込まれた瞬間フリップフロッ
プ６６の出力は反転し、クロックφ2、表示信号Ｖの入
力が停止し、シフトレジスタ６１はリセット状態に保た
れ動作は休止状態になる。この様に本回路は、入力パル
スＤにより自動的に動作が開始され動作終了と同時に自
動的に休止状態となるため、外部からコントロール信号
を入力する必要がなく、非常に有効な駆動回路である。
他の実施例を示したものである。本回路の構成も図５と
同様シフトレジスタ６１、スイッチ６２，６５、コンデ
ンサ６３、ゲート回路６４から成っており、さらに、制
御用フリップフロップ回路６６が加わっている。またシ
フトレジスタ６１はその最終段に動作の終了を検知する
ためのレジスタが１段付加されている。本回路において
シフトさせるべきパルスＤ（ハイレベル）が入力される
とフリップフロップ回路６６の出力ＱはハイレベルＱは
ローレベルとなり、クロックφ2、表示信号Ｖが入力さ
れ、回路は動作状態となる。そしてパルスが順次シフト
し、最終段ｑmに達すると、ｑmは次のブロックの入力パ
ルスＤ'となり次のブロックを動作状態にする。さらに
次のクロックでパルスがｑm＋１に移り、パルスＤ'が次
のブロックの第１段に読み込まれた瞬間フリップフロッ
プ６６の出力は反転し、クロックφ2、表示信号Ｖの入
力が停止し、シフトレジスタ６１はリセット状態に保た
れ動作は休止状態になる。この様に本回路は、入力パル
スＤにより自動的に動作が開始され動作終了と同時に自
動的に休止状態となるため、外部からコントロール信号
を入力する必要がなく、非常に有効な駆動回路である。
【００１８】以上は、本発明を列電極駆動回路のサンプ
リング回路部に適用した場合を例にとって説明したもの
であるが、本発明は、駆動回路の他の部分例えば行電極
駆動回路のシフトレジスタ部等にも適用可能であること
はこの説明により明らかである。ただし、列電極駆動回
路のサンプリング回路部は駆動回路中で動作周波数が最
も高いため、この部分における消費電力はかなりの割合
を占める。従ってこの部分に消費電力軽減対策を施すこ
とが全体の消費電力を軽減する上で非常に効果的であ
る。
リング回路部に適用した場合を例にとって説明したもの
であるが、本発明は、駆動回路の他の部分例えば行電極
駆動回路のシフトレジスタ部等にも適用可能であること
はこの説明により明らかである。ただし、列電極駆動回
路のサンプリング回路部は駆動回路中で動作周波数が最
も高いため、この部分における消費電力はかなりの割合
を占める。従ってこの部分に消費電力軽減対策を施すこ
とが全体の消費電力を軽減する上で非常に効果的であ
る。
【００１９】
【発明の効果】以上の如く本発明は、液晶表示装置の駆
動に際して、表示信号が必要な回路ブロックのみに供給
されることになり、駆動回路の消費電力を低減すること
が可能となります。液晶表示装置の駆動における駆動回
路の消費電力はクロック等の制御信号より表示信号、走
査信号のごとく直接スイッチングトランジスタの動作に
関与する信号電圧の方がはるかに大きいので、これらの
スイッチングトランジスタの動作に関与する信号電圧の
消費電力を低減することが駆動回路全体の消費電力低減
に非常に効果的である。
動に際して、表示信号が必要な回路ブロックのみに供給
されることになり、駆動回路の消費電力を低減すること
が可能となります。液晶表示装置の駆動における駆動回
路の消費電力はクロック等の制御信号より表示信号、走
査信号のごとく直接スイッチングトランジスタの動作に
関与する信号電圧の方がはるかに大きいので、これらの
スイッチングトランジスタの動作に関与する信号電圧の
消費電力を低減することが駆動回路全体の消費電力低減
に非常に効果的である。
【図１】本発明の１実施例を示し、（Ａ）は列電極駆動
回路の回路ブロック図、（Ｂ）は主要部の駆動波形図で
ある。
回路の回路ブロック図、（Ｂ）は主要部の駆動波形図で
ある。
【図２】スイッチングトランジスタを付加したマトリッ
クス型液晶表示装置を示し、（Ａ）はブロック図、
（Ｂ）は駆動波形図である。
クス型液晶表示装置を示し、（Ａ）はブロック図、
（Ｂ）は駆動波形図である。
【図３】従来の行電極駆動回路を示し、（Ａ）は回路
図、（Ｂ）は駆動波形図である。
図、（Ｂ）は駆動波形図である。
【図４】従来の行電極駆動回路を示し、（Ａ）は回路
図、（Ｂ）は駆動波形図である。
図、（Ｂ）は駆動波形図である。
【図５】図１に示す駆動回路におけるサンプリング回路
部の１実施例を示し、（Ａ）は回路図、（Ｂ）は駆動波
形図である。
部の１実施例を示し、（Ａ）は回路図、（Ｂ）は駆動波
形図である。
【図６】図１に示す駆動回路におけるサンプリング回路
部の他の実施例を示し、（Ａ）は回路図、（Ｂ）は駆動
波形図である。
部の他の実施例を示し、（Ａ）は回路図、（Ｂ）は駆動
波形図である。
１２ 行電極ドライバ １３ 列電極ドライバ ２１，３１，５１，６１ シフトレジスタ ３２，３４，５２，５５，６２，６５ スイッチ ３３，３５，５３，６３， コンデンサ ２２，３６，４３ 出力バッファ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武 宏 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭55−164889（ＪＰ，Ａ) 特公 平５−81913（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】 表示の各絵素にスイッチングトランジス
タを付加したマトリックス型液晶表示装置の駆動回路に
おいて、前記各スイッチングトランジスタを選択的に線
順次駆動し入力される映像信号に基づいて駆動信号を出
力する駆動回路が複数個のブロックに分割され、総ての
該ブロックの総ての動作をブランキング期間で停止させ
ると共に、前記表示信号の入力をブランキング期間で停
止させ該ブロックを外部信号回路から電気的に切り離す
信号遮断手段が具備されてなることを特徴とする液晶表
示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260068A JP2547314B2 (ja) | 1994-10-25 | 1994-10-25 | 液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260068A JP2547314B2 (ja) | 1994-10-25 | 1994-10-25 | 液晶表示装置の駆動回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15505184A Division JPS6132093A (ja) | 1984-07-23 | 1984-07-23 | 液晶表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07175455A JPH07175455A (ja) | 1995-07-14 |
| JP2547314B2 true JP2547314B2 (ja) | 1996-10-23 |
Family
ID=17342868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6260068A Expired - Lifetime JP2547314B2 (ja) | 1994-10-25 | 1994-10-25 | 液晶表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2547314B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490059B1 (ko) * | 1998-03-13 | 2005-08-29 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157780A (en) * | 1979-05-28 | 1980-12-08 | Suwa Seikosha Kk | Liquid crystal image display unit |
| JPS55164889A (en) * | 1979-06-11 | 1980-12-22 | Hitachi Ltd | Matrix display unit |
-
1994
- 1994-10-25 JP JP6260068A patent/JP2547314B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07175455A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799057A (en) | Circuit for driving a matrix display device with a plurality of isolated driving blocks | |
| KR100242443B1 (ko) | 도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치 | |
| JP3175001B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US5801673A (en) | Liquid crystal display device and method for driving the same | |
| EP0466378B1 (en) | Liquid crystal display panel for reduced flicker | |
| KR20000059665A (ko) | 액정표시장치의 구동방법 | |
| CN1326109C (zh) | 液晶电光器件 | |
| KR100317823B1 (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| JP3090922B2 (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
| EP0213630A2 (en) | Liquid crystal device and method of driving same | |
| JP2547314B2 (ja) | 液晶表示装置の駆動回路 | |
| JPH07253566A (ja) | 液晶表示装置 | |
| JPH05260418A (ja) | 液晶表示装置 | |
| JP2760785B2 (ja) | マトリクス画像表示装置 | |
| JPH0132995B2 (ja) | ||
| JPH0458036B2 (ja) | ||
| JP2835254B2 (ja) | 表示装置の駆動回路 | |
| JP2718835B2 (ja) | 液晶表示装置 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JPH0342680B2 (ja) | ||
| JP3495745B2 (ja) | アクティブマトリクスパネル | |
| JPS63304294A (ja) | 液晶表示装置 | |
| JPH0314354B2 (ja) | ||
| JPH04140788A (ja) | 液晶表示装置 | |
| KR100543023B1 (ko) | 액정표시장치용구동회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |