JP2574902B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2574902B2 JP2574902B2 JP1242191A JP24219189A JP2574902B2 JP 2574902 B2 JP2574902 B2 JP 2574902B2 JP 1242191 A JP1242191 A JP 1242191A JP 24219189 A JP24219189 A JP 24219189A JP 2574902 B2 JP2574902 B2 JP 2574902B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal expansion
- substrate
- coefficient
- expansion coefficient
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子を搭載した半導体装置における
素子搭載用基板及びその製造方法に関する。
素子搭載用基板及びその製造方法に関する。
従来の半導体装置には、熱膨張係数の異なるSi素子と
GaAs素子同一基板上に搭載するものはなく、Si素子のみ
またはGaAs素子のみを搭載していた。
GaAs素子同一基板上に搭載するものはなく、Si素子のみ
またはGaAs素子のみを搭載していた。
また、特開昭63−111659号公報に記載のように、Si素
子の上にGaAs素子を形成していた。また、従来の素子搭
載用基板は、素子の熱膨張係数とモジユール基板の熱膨
張係数の間の均一な熱膨張係数を有する基板であつた。
子の上にGaAs素子を形成していた。また、従来の素子搭
載用基板は、素子の熱膨張係数とモジユール基板の熱膨
張係数の間の均一な熱膨張係数を有する基板であつた。
上記従来技術は、Si素子とGaAs素子を別別の基板上に
搭載していたため、半導体素子間の配線長が長くなり、
信号伝播遅延が大きいという問題があつた。
搭載していたため、半導体素子間の配線長が長くなり、
信号伝播遅延が大きいという問題があつた。
またSi素子の上にGaAs素子を形成した場合には、Siと
GaAsの熱膨張係数が異なるため、Si部とGaAs部の接続信
頼性が低く、温度サイクルによるはがれ、破壊が生じや
すいという問題があつた。
GaAsの熱膨張係数が異なるため、Si部とGaAs部の接続信
頼性が低く、温度サイクルによるはがれ、破壊が生じや
すいという問題があつた。
本発明の目的は熱膨張係数の異なる複数の種類の素子
を素子間の配線長を短かく、信頼性を良く基板上に搭載
することにより、信号伝播遅延を小さくすることにあ
る。いいかえると、熱膨張係数の異なる複数の種類の素
子を同一基板上に近接して信頼性良く搭載すること及び
素子搭載用基板を提供することにある。
を素子間の配線長を短かく、信頼性を良く基板上に搭載
することにより、信号伝播遅延を小さくすることにあ
る。いいかえると、熱膨張係数の異なる複数の種類の素
子を同一基板上に近接して信頼性良く搭載すること及び
素子搭載用基板を提供することにある。
本発明の他の目的は、基板の上に基板の熱膨張係数と
異なる熱膨張係数を有する素子を信頼性良く搭載するこ
とにある。
異なる熱膨張係数を有する素子を信頼性良く搭載するこ
とにある。
上記目的を達成するために、熱膨張係数の異なる複数
の成分からなり、該成分の配合比が少しずつ異なる複数
枚のグリーンシートを積層，熱圧着，脱バインダ，焼結
し、厚さ方向に熱膨張係数の傾斜を有する基板を作製す
る。熱膨張係数の異なる複数の種類の半導体素子のうち
最も熱膨張係数の小さい素子の熱膨張係数以上かつ最も
熱膨張係数の大きい素子の熱膨張係数以下の熱膨張係数
を有するモジユール基板上に、前述の方法で作製した、
モジユール基板側から素子側に行くに従つて、熱膨張係
数を該モジユール基板の熱膨張係数の値から、各素子の
熱膨張係数の値まで逐次変化させた素子搭載用の基板を
搭載し、その上に各素子を搭載したものである。
の成分からなり、該成分の配合比が少しずつ異なる複数
枚のグリーンシートを積層，熱圧着，脱バインダ，焼結
し、厚さ方向に熱膨張係数の傾斜を有する基板を作製す
る。熱膨張係数の異なる複数の種類の半導体素子のうち
最も熱膨張係数の小さい素子の熱膨張係数以上かつ最も
熱膨張係数の大きい素子の熱膨張係数以下の熱膨張係数
を有するモジユール基板上に、前述の方法で作製した、
モジユール基板側から素子側に行くに従つて、熱膨張係
数を該モジユール基板の熱膨張係数の値から、各素子の
熱膨張係数の値まで逐次変化させた素子搭載用の基板を
搭載し、その上に各素子を搭載したものである。
また、複数の種類の半導体素子のうちの１種類の半導
体素子の熱膨張係数に等しい熱膨張係数を有するモジユ
ール基板上に、その１種類の半導体素子のみは直接搭載
もしくは該半導体素子および該モジユール基板の熱膨張
係数に等しい熱膨張係数を有する素子搭載用基板を介し
て搭載し、他の半導体素子は該モジユール基板上に、モ
ジユール基板側から素子側に行くに従つて、熱膨張係数
を該モジユール基板の熱膨張係数の値から、各素子の熱
膨張係数の値まで逐次変化させた素子搭載用基板を介し
て搭載してもよい。
体素子の熱膨張係数に等しい熱膨張係数を有するモジユ
ール基板上に、その１種類の半導体素子のみは直接搭載
もしくは該半導体素子および該モジユール基板の熱膨張
係数に等しい熱膨張係数を有する素子搭載用基板を介し
て搭載し、他の半導体素子は該モジユール基板上に、モ
ジユール基板側から素子側に行くに従つて、熱膨張係数
を該モジユール基板の熱膨張係数の値から、各素子の熱
膨張係数の値まで逐次変化させた素子搭載用基板を介し
て搭載してもよい。
また前述の手段において、該モジユール基板と該素子
搭載用基板の一部もしくは全部を作製時に一括積層して
１つの基板とし、その上に素子を搭載してもよい。
搭載用基板の一部もしくは全部を作製時に一括積層して
１つの基板とし、その上に素子を搭載してもよい。
また複数の種類の半導体素子のうち最も熱膨張係数の
小さい素子の熱膨張係数以上かつ最も熱膨張係数の大き
い素子の熱膨張係数以下の熱膨張係数を有するモジユー
ル基板上に、該モジユール基板の熱膨張係数の値と各素
子の熱膨張係数の値の間の熱膨張係数の値を有する素子
搭載用基板をそれぞれ搭載し、その上に各素子を搭載し
てもよい。
小さい素子の熱膨張係数以上かつ最も熱膨張係数の大き
い素子の熱膨張係数以下の熱膨張係数を有するモジユー
ル基板上に、該モジユール基板の熱膨張係数の値と各素
子の熱膨張係数の値の間の熱膨張係数の値を有する素子
搭載用基板をそれぞれ搭載し、その上に各素子を搭載し
てもよい。
また、複数の種類の半導体素子のうちの１種類の半導
体素子の熱膨張係数に等しい熱膨張係数を有するモジユ
ール基板上に、その１種類の半導体素子のみは直接搭載
もしくは該半導体素子および該モジユール基板の熱膨張
係数に等しい熱膨張係数を有する素子搭載用基板を介し
て搭載し、他の半導体素子は、該モジユール基板上に、
該モジユール基板の熱膨張係数の値と各素子の熱膨張係
数の値の間の熱膨張係数の値を有する素子搭載用基板を
それぞれ搭載し、その上に各素子を搭載してもよい。
体素子の熱膨張係数に等しい熱膨張係数を有するモジユ
ール基板上に、その１種類の半導体素子のみは直接搭載
もしくは該半導体素子および該モジユール基板の熱膨張
係数に等しい熱膨張係数を有する素子搭載用基板を介し
て搭載し、他の半導体素子は、該モジユール基板上に、
該モジユール基板の熱膨張係数の値と各素子の熱膨張係
数の値の間の熱膨張係数の値を有する素子搭載用基板を
それぞれ搭載し、その上に各素子を搭載してもよい。
また前述の熱膨張係数が均一な素子搭載用基板の上
に、該素子搭載用基板の熱膨張係数の値と各素子の熱膨
張係数の値の間の熱膨張係数の値を有する素子搭載用基
板をさらにそれぞれ１ケずつもしくは複数搭載し、その
上に各素子を搭載してもよい。
に、該素子搭載用基板の熱膨張係数の値と各素子の熱膨
張係数の値の間の熱膨張係数の値を有する素子搭載用基
板をさらにそれぞれ１ケずつもしくは複数搭載し、その
上に各素子を搭載してもよい。
また、素子搭載用基板の厚さ方向に熱膨張の傾斜を設
ける際、傾斜は直線的でなく、実際に素子を搭載し作動
させたときの該素子搭載用基板の厚さ方向の熱応力分布
が等しくなるように設けた方がより良い。
ける際、傾斜は直線的でなく、実際に素子を搭載し作動
させたときの該素子搭載用基板の厚さ方向の熱応力分布
が等しくなるように設けた方がより良い。
また、モジユール基板と熱膨張係数の傾斜を有する素
子搭載用基板の一部もしくは全部を作製時に一括積層し
て１つの基板とするには、同組成のグリーンシート複数
枚を積層した上に、前述の熱膨張係数の値を逐次変化さ
せた複数枚のグリーンシートを積層，熱圧着後，脱バイ
ンダ，焼結して作製すればよい。
子搭載用基板の一部もしくは全部を作製時に一括積層し
て１つの基板とするには、同組成のグリーンシート複数
枚を積層した上に、前述の熱膨張係数の値を逐次変化さ
せた複数枚のグリーンシートを積層，熱圧着後，脱バイ
ンダ，焼結して作製すればよい。
また上記の手段を用いて多層配線基板を作製する場合
には、グリーンシートを積層する前に、該グリーンシー
トの所定位置に穴あけ、導体印刷後、上記手段を用いて
作製すればよい。
には、グリーンシートを積層する前に、該グリーンシー
トの所定位置に穴あけ、導体印刷後、上記手段を用いて
作製すればよい。
また、基板の上に基板の熱膨張係数と異なる熱膨張係
数を有する素子を搭載するには、基板の上に、前述の方
法で作製した、熱膨張係数の値を厚さ方向に、基板の熱
膨張係数の値から素子の熱膨張係数の値まで逐次変化さ
せた素子搭載用基板を搭載し、その上に素子を搭載すれ
ばよい。
数を有する素子を搭載するには、基板の上に、前述の方
法で作製した、熱膨張係数の値を厚さ方向に、基板の熱
膨張係数の値から素子の熱膨張係数の値まで逐次変化さ
せた素子搭載用基板を搭載し、その上に素子を搭載すれ
ばよい。
上記方法で作製した半導体装置では、半導体素子とモ
ジユール基板との間に、熱膨張係数の値をモジユール基
板側から素子側に行くに従つて、該モジユール基板の熱
膨張係数の値から、各素子の熱膨張係数の値まで逐次変
化させた素子搭載用基板を介するため、半導体素子と素
子搭載用基板との接続部分および素子搭載用基板とモジ
ユール基板との接続部分における熱膨張係数の大きな差
がなく、それによつて、各接続部分において熱応力によ
る破壊が生じない。よつてこの方法を用いると、熱膨張
係数の異なる複数の種類の半導体素子を同一モジユール
基板上に近接して、信頼性良く搭載することができる。
ジユール基板との間に、熱膨張係数の値をモジユール基
板側から素子側に行くに従つて、該モジユール基板の熱
膨張係数の値から、各素子の熱膨張係数の値まで逐次変
化させた素子搭載用基板を介するため、半導体素子と素
子搭載用基板との接続部分および素子搭載用基板とモジ
ユール基板との接続部分における熱膨張係数の大きな差
がなく、それによつて、各接続部分において熱応力によ
る破壊が生じない。よつてこの方法を用いると、熱膨張
係数の異なる複数の種類の半導体素子を同一モジユール
基板上に近接して、信頼性良く搭載することができる。
（実施例１） 本発明の半導体装置の一実施例を第１図に断面図とし
て示す。第１図において、1,2はそれぞれ、Si半導体素
子およびGaAs半導体素子である。SiとGaAsのほぼ中間の
熱膨張係数を有するムライト（3Al2O3・2SiO2）モジユ
ール基板３の上にはんだボール４を介して、ムライト−
シリカ（SiO2）−ガラス（Al2O3 35wt％,MgO 14wt％,Si
O2 51wt％）複合焼結基板５および、ムライト−アルミ
ナ（Al2O3）−ガラス（Al2O3 35wt％,MgO 14wt％,SiO2
51wt％）複合焼結基板６を搭載し、それらの上にさらに
はんだボール４を介して、それぞれSi半導体素子１およ
びGaAs半導体素子２を搭載したものである。ここで3a,5
aおよび6aは導体配線であり、７は入出力用または電源
用コバールピンである。
て示す。第１図において、1,2はそれぞれ、Si半導体素
子およびGaAs半導体素子である。SiとGaAsのほぼ中間の
熱膨張係数を有するムライト（3Al2O3・2SiO2）モジユ
ール基板３の上にはんだボール４を介して、ムライト−
シリカ（SiO2）−ガラス（Al2O3 35wt％,MgO 14wt％,Si
O2 51wt％）複合焼結基板５および、ムライト−アルミ
ナ（Al2O3）−ガラス（Al2O3 35wt％,MgO 14wt％,SiO2
51wt％）複合焼結基板６を搭載し、それらの上にさらに
はんだボール４を介して、それぞれSi半導体素子１およ
びGaAs半導体素子２を搭載したものである。ここで3a,5
aおよび6aは導体配線であり、７は入出力用または電源
用コバールピンである。
次に本発明の半導体装置の作製方法の実施例を説明す
る。平均粒径2.5μｍのムライト粉末（3Al2O3・2SiO2）
90.0重量部、平均粒径1.0μｍのガラス粉末（Al2O3 3wt
％,MgO 14wt％,SiO2 51wt％）10重量部に樹脂として平
均重合度1000のポリビニルブチラール5.9重量部をボー
ルミルに入れ、３時間乾式混合する。更に、可塑剤とし
てブチルフタリルグリコール酸ブチル1.9ml,溶剤として
トリクロロエチレン46.0ml,テトラクロロエチレン17.0m
l,ヘーブチルアルコール18.0重量部を加え12時間湿式混
合しスラリを作成する。次に、真空脱泡処理によりスラ
リから気泡を除去し、粘度調整を行なう。次いで、スラ
リをドクターブレードを用いてシリコーン処理したポリ
エステルフイルム支持体上に乾燥後0.23mmの厚さになる
ように塗布し、炉を通して乾燥し、セラミツクグリーン
シートを作製する。このセラミツクグリーンシートをシ
リコーン処理したポリエステルフイルム支持体より取り
外し、切断する。このようにして作製したセラミツクグ
リーンシートをグリーンシートパンチ器を用いて、切断
するとともに、ガイド用の穴を形成する。その後、この
ガイド用の穴を利用してセラミツクスグリーンシートを
固定し、パンチ法により直径0.3mmのスルーホールを所
定位置にあけた。更にタングステン粉末：エチルセルロ
ース：ポリビニルブチラール:n−ブチルカルビトールア
セテート＝79.1:1.59:0.61:18.7（重量比）の導体ペー
ストをセラミツクグリーンシートにあけたスルーホール
に充填し、次に、スクリーン印刷法により所定回路パタ
ーンに従つて上述の導体ペーストをセラミツクグリーン
シートの両面に印刷した。次に、このセラミツクスグリ
ーンシートを切断し、位置合わせ後、120℃,5分,25kg/c
m2の圧力で積層・熱圧着した後、基板焼成炉中にセツト
し、水分を含有した窒素及び水素の混合ガス中で、１時
間に200℃の昇温速度で加熱し、1630℃で1.5時間保持し
て焼結し、ムライト・モジユール基板３を作製した。
る。平均粒径2.5μｍのムライト粉末（3Al2O3・2SiO2）
90.0重量部、平均粒径1.0μｍのガラス粉末（Al2O3 3wt
％,MgO 14wt％,SiO2 51wt％）10重量部に樹脂として平
均重合度1000のポリビニルブチラール5.9重量部をボー
ルミルに入れ、３時間乾式混合する。更に、可塑剤とし
てブチルフタリルグリコール酸ブチル1.9ml,溶剤として
トリクロロエチレン46.0ml,テトラクロロエチレン17.0m
l,ヘーブチルアルコール18.0重量部を加え12時間湿式混
合しスラリを作成する。次に、真空脱泡処理によりスラ
リから気泡を除去し、粘度調整を行なう。次いで、スラ
リをドクターブレードを用いてシリコーン処理したポリ
エステルフイルム支持体上に乾燥後0.23mmの厚さになる
ように塗布し、炉を通して乾燥し、セラミツクグリーン
シートを作製する。このセラミツクグリーンシートをシ
リコーン処理したポリエステルフイルム支持体より取り
外し、切断する。このようにして作製したセラミツクグ
リーンシートをグリーンシートパンチ器を用いて、切断
するとともに、ガイド用の穴を形成する。その後、この
ガイド用の穴を利用してセラミツクスグリーンシートを
固定し、パンチ法により直径0.3mmのスルーホールを所
定位置にあけた。更にタングステン粉末：エチルセルロ
ース：ポリビニルブチラール:n−ブチルカルビトールア
セテート＝79.1:1.59:0.61:18.7（重量比）の導体ペー
ストをセラミツクグリーンシートにあけたスルーホール
に充填し、次に、スクリーン印刷法により所定回路パタ
ーンに従つて上述の導体ペーストをセラミツクグリーン
シートの両面に印刷した。次に、このセラミツクスグリ
ーンシートを切断し、位置合わせ後、120℃,5分,25kg/c
m2の圧力で積層・熱圧着した後、基板焼成炉中にセツト
し、水分を含有した窒素及び水素の混合ガス中で、１時
間に200℃の昇温速度で加熱し、1630℃で1.5時間保持し
て焼結し、ムライト・モジユール基板３を作製した。
同様の方法で、ムライト粉末90.0重量部、ガラス粉末
10.0重量部、ポリビニルブチラール5.9重量部に平均粒
径1.0μｍの石英粉末をそれぞれ10,20,30,40,50重量部
加えた５種類のセラミツクグリーンシートを作製する。
これらのグリーンシートをムライトモジユール基板同
様，穴あけ，導体充填，印刷後，石英粉末量が少ない順
に下から上に位置合わせして積層，熱圧着した後、モジ
ユール基板と同様に焼成して、Si半導体素子搭載用基板
５を作製した。
10.0重量部、ポリビニルブチラール5.9重量部に平均粒
径1.0μｍの石英粉末をそれぞれ10,20,30,40,50重量部
加えた５種類のセラミツクグリーンシートを作製する。
これらのグリーンシートをムライトモジユール基板同
様，穴あけ，導体充填，印刷後，石英粉末量が少ない順
に下から上に位置合わせして積層，熱圧着した後、モジ
ユール基板と同様に焼成して、Si半導体素子搭載用基板
５を作製した。
また同様の方法で、ムライト粉末90.0重量部，ガラス
粉末10.0重量部，ポリビニルブチラール5.9重量部に、
平均粒径1.0μｍのアルミナ粉末をそれぞれ10,20,30,4
0,50重量部和えた５種類のセラミツクスグリーンシート
を作製する。これらのグリーンシートを穴あけ導体充
填、印刷後、アルミナ粉末量が少ない順に下から上に位
置合わせして積層・熱圧着した後、焼成して、GaAs半導
体素子搭載用基板６を作製した。
粉末10.0重量部，ポリビニルブチラール5.9重量部に、
平均粒径1.0μｍのアルミナ粉末をそれぞれ10,20,30,4
0,50重量部和えた５種類のセラミツクスグリーンシート
を作製する。これらのグリーンシートを穴あけ導体充
填、印刷後、アルミナ粉末量が少ない順に下から上に位
置合わせして積層・熱圧着した後、焼成して、GaAs半導
体素子搭載用基板６を作製した。
モジユール基板３の下面スルーホール部ＷにNiめつき
を施した後、コバールピン７を接続する。一方、Si半導
体素子１及びGaAs半導体素子２をそれぞれの素子搭載用
基板の上に95Pb−5Srはんだボール４を用いてCCB接続す
る。
を施した後、コバールピン７を接続する。一方、Si半導
体素子１及びGaAs半導体素子２をそれぞれの素子搭載用
基板の上に95Pb−5Srはんだボール４を用いてCCB接続す
る。
最後に、これら素子を搭載した素子搭載用基板をモジ
ユール基板の上に60Pb−40Srはんだボール４′を用いて
CCB接続することにより、半導体装置を作製した。信号
及び電源は素４及び４′のはんだボール、素子搭載用基
板５及び６中のスルーホール導体5a及び6a、モジユール
基板３中のスルーホール導体3aを介して、ピン７から入
出力される。また素子間の信号のやり取りはモジユール
基板３内の横方向の配線36を通して行なわれる。
ユール基板の上に60Pb−40Srはんだボール４′を用いて
CCB接続することにより、半導体装置を作製した。信号
及び電源は素４及び４′のはんだボール、素子搭載用基
板５及び６中のスルーホール導体5a及び6a、モジユール
基板３中のスルーホール導体3aを介して、ピン７から入
出力される。また素子間の信号のやり取りはモジユール
基板３内の横方向の配線36を通して行なわれる。
第１図の各部分の熱膨張係数の値を第２に図に示し
た。
た。
モジユール基板３はSi素子１及びGaAs素子２の中間の
熱膨張係数を有し、素子搭載用基板５及び６はそれぞ
れ、厚さ方向に熱膨張係数の勾配を有する。
熱膨張係数を有し、素子搭載用基板５及び６はそれぞ
れ、厚さ方向に熱膨張係数の勾配を有する。
本半導体装置では、熱膨張係数が大きく異なるSi素子
とGaAs素子を同一モジユール基板上に近接して、信頼性
良く搭載することができた。またそれにより、Si素子と
GaAs素子を高密度に実装することが出来、信号伝播速度
を従来の装置に比べ約1.5倍速くすることができた。
とGaAs素子を同一モジユール基板上に近接して、信頼性
良く搭載することができた。またそれにより、Si素子と
GaAs素子を高密度に実装することが出来、信号伝播速度
を従来の装置に比べ約1.5倍速くすることができた。
（実施例２） 本発明の半導体装置の一実施例を第２図に断面図とし
て示す。第２図において1,2はそれぞれSiおよびGaAs半
導体素子である。Siの熱膨張係数に近い熱膨張係数を有
するムライト（3Al2O3・2SiO2）−シリカ（SiO2）−ガ
ラス（Al2O3 35wt％,MgO 14wt％,SiO2 51wt％）からな
るモジユール基板３の上に、Si半導体素子１ははんだボ
ール４′を介して直接搭載し、GaAs半導体素子２は、ム
ライト−シリカ（SiO2）−アルミナ（Al2O3）−ガラス
（Al2O3 35wt％,MgO 14wt％,SiO2 51wt％）からなる素
子搭載用基板５およびはんだボール４及び４′を介して
搭載したものである。６は入出力用または電源用コバー
ルピンである。
て示す。第２図において1,2はそれぞれSiおよびGaAs半
導体素子である。Siの熱膨張係数に近い熱膨張係数を有
するムライト（3Al2O3・2SiO2）−シリカ（SiO2）−ガ
ラス（Al2O3 35wt％,MgO 14wt％,SiO2 51wt％）からな
るモジユール基板３の上に、Si半導体素子１ははんだボ
ール４′を介して直接搭載し、GaAs半導体素子２は、ム
ライト−シリカ（SiO2）−アルミナ（Al2O3）−ガラス
（Al2O3 35wt％,MgO 14wt％,SiO2 51wt％）からなる素
子搭載用基板５およびはんだボール４及び４′を介して
搭載したものである。６は入出力用または電源用コバー
ルピンである。
作製方法は実施例１とほぼ同様である。モジユール基
板３は、平均粒径2.5μｍのムライト粉末90.0重量部、
平均粒径1.0μｍのガラス粉末10重量部、平均粒径1.0μ
ｍの石英（SiO2）粉末50重量部に平均重量度1000のポリ
ビニルブチラール5.9重量部を添加したものを出発原料
とした。
板３は、平均粒径2.5μｍのムライト粉末90.0重量部、
平均粒径1.0μｍのガラス粉末10重量部、平均粒径1.0μ
ｍの石英（SiO2）粉末50重量部に平均重量度1000のポリ
ビニルブチラール5.9重量部を添加したものを出発原料
とした。
また、GaAs素子搭載用基板５は、ムライト粉末90.0重
量部、ガラス粉末10.0重量部、ポリビニルブチラール5.
9重量部に、平均粒径1.0μｍの石英粉末をそれぞれ45,3
5,15,5重量部加えた５種類のグリーンシートと、平均粒
径1.0μｍのアルミナ粉末をそれぞれ5,15,25,35,45重量
部加えた５種類のグリーンシート計10種類のグリーンシ
ートを作製し、これらのグリーンシートを穴あけ、導体
充填、印刷後、先に示した順序で下から上に位置合わせ
して積層熱圧した後、焼成して作製した。
量部、ガラス粉末10.0重量部、ポリビニルブチラール5.
9重量部に、平均粒径1.0μｍの石英粉末をそれぞれ45,3
5,15,5重量部加えた５種類のグリーンシートと、平均粒
径1.0μｍのアルミナ粉末をそれぞれ5,15,25,35,45重量
部加えた５種類のグリーンシート計10種類のグリーンシ
ートを作製し、これらのグリーンシートを穴あけ、導体
充填、印刷後、先に示した順序で下から上に位置合わせ
して積層熱圧した後、焼成して作製した。
またSi半導体素子１はGaAs素子を搭載した素子搭載用
基板と同時に、モジユール基板上に60Pb−40Srはんだボ
ール４′を用いてCCB接続した。
基板と同時に、モジユール基板上に60Pb−40Srはんだボ
ール４′を用いてCCB接続した。
本半導体装置の信号伝播速度は、実施例１同様、従来
の装置の約1.5倍であつた。
の装置の約1.5倍であつた。
（実施例３） 本発明の半導体装置の一実施例を第３図に断面図とし
て示す。第３図において1,2はそれぞれSiおよびGaAs半
導体素子である。Siの熱膨張係数に近い熱膨張係数を有
するムライト（3Al2O3・2SiO2）−シリカ（SiO2）−ガ
ラス（Al2O3 35wt％・MgO 14wt％,SiO2 51wt％）からな
り、GaAs半導体素子２を搭載する部分のみはその上にム
ライト−シリカ（SiO2）−アルミナ（Al2O3）−ガラス
（Al2O3 35wt％,MgO 14wt％,SiO2 51wt％）からなる素
子搭載部分を形成してある基板３の上に、はんだボール
４を介して、Si及びGaAs素子をそれぞれ搭載したもので
ある。５は入出力用または電源用コバールピンである。
て示す。第３図において1,2はそれぞれSiおよびGaAs半
導体素子である。Siの熱膨張係数に近い熱膨張係数を有
するムライト（3Al2O3・2SiO2）−シリカ（SiO2）−ガ
ラス（Al2O3 35wt％・MgO 14wt％,SiO2 51wt％）からな
り、GaAs半導体素子２を搭載する部分のみはその上にム
ライト−シリカ（SiO2）−アルミナ（Al2O3）−ガラス
（Al2O3 35wt％,MgO 14wt％,SiO2 51wt％）からなる素
子搭載部分を形成してある基板３の上に、はんだボール
４を介して、Si及びGaAs素子をそれぞれ搭載したもので
ある。５は入出力用または電源用コバールピンである。
作製方法は実施例１および２とほぼ同様である。基板
３は、平均粒径2.5μｍのムライト粉末90.0重量部、平
均粒径1.0μｍのガラス粉末10重量部、平均粒径1.0μｍ
の石英（SiO2）粉末50重量部に平均重合度1000のポリビ
ニルブチラール5.9重量部を添加したものを出発原料と
したグリーンシートを穴あけ、導体充填、印刷した。こ
のシートを位置合わせして積層した上に、ムライト粉末
90.9重量部、ガラス粉末10.0重量部、ポリビニルブチラ
ール5.9重量部に平均粒径1.0μｍの石英粉末をそれぞれ
45,35,25,15,5重量部加えた５種類のグリーンシート
と、平均粒径1.0μｍのアルミナ粉末をそれぞれ5,15,2
5,35,45重量部加えた５種類のグリーンシート計10種類
のグリーンシートを作製し、穴あけ、導体充填・印刷し
たものを先に示した順序で下から上に位置合わせして積
層して、全体を一括熱圧着した後、焼成して作製した。
３は、平均粒径2.5μｍのムライト粉末90.0重量部、平
均粒径1.0μｍのガラス粉末10重量部、平均粒径1.0μｍ
の石英（SiO2）粉末50重量部に平均重合度1000のポリビ
ニルブチラール5.9重量部を添加したものを出発原料と
したグリーンシートを穴あけ、導体充填、印刷した。こ
のシートを位置合わせして積層した上に、ムライト粉末
90.9重量部、ガラス粉末10.0重量部、ポリビニルブチラ
ール5.9重量部に平均粒径1.0μｍの石英粉末をそれぞれ
45,35,25,15,5重量部加えた５種類のグリーンシート
と、平均粒径1.0μｍのアルミナ粉末をそれぞれ5,15,2
5,35,45重量部加えた５種類のグリーンシート計10種類
のグリーンシートを作製し、穴あけ、導体充填・印刷し
たものを先に示した順序で下から上に位置合わせして積
層して、全体を一括熱圧着した後、焼成して作製した。
またSi及びGaAs半導体素子は基板３上に60Pb−40Srは
んだボール４を用いてCCB接続した。
んだボール４を用いてCCB接続した。
本半導体装置の信号伝播速度は、従来の装置の約1.6
倍であつた。
倍であつた。
本発明は、以上説明したように構成されているので以
下に記載されるような効果を奏する。
下に記載されるような効果を奏する。
すなわち、熱膨張係数の異なる複数の種類の半導体素
子を同一モジユール基板上に近接して信頼性良く搭載す
ることができる。
子を同一モジユール基板上に近接して信頼性良く搭載す
ることができる。
それにより半導体装置内全体の配線長を短かくするこ
とができ、信号伝播速度が高速化される。
とができ、信号伝播速度が高速化される。
第１図，第３図，第４図は本発明の半導体装置の断面
図、第２図は第１図の各部分の熱膨張係数の値を示した
説明図である。 １……Si半導体素子、２……GaAs半導体素子、３……モ
ジユール基板、3a……モジユール基板内スルーホール配
線、3b……モジユール基板内横方向配線、４……95Pb−
5Srはんだボール、４′……60Pb−40Srはんだボール、
５……Si半導体素子搭載用基板、5a……Si半導体素子搭
載用基板内スルーホール配線、６……GaAs半導体素子搭
載用基板、6a……GaAs半導体素子搭載用基板内スルーホ
ール配線、７……入出力または電源供給用ピン、８……
モジユール基板、９……GaAs半導体素子搭載用基板、10
……基板。
図、第２図は第１図の各部分の熱膨張係数の値を示した
説明図である。 １……Si半導体素子、２……GaAs半導体素子、３……モ
ジユール基板、3a……モジユール基板内スルーホール配
線、3b……モジユール基板内横方向配線、４……95Pb−
5Srはんだボール、４′……60Pb−40Srはんだボール、
５……Si半導体素子搭載用基板、5a……Si半導体素子搭
載用基板内スルーホール配線、６……GaAs半導体素子搭
載用基板、6a……GaAs半導体素子搭載用基板内スルーホ
ール配線、７……入出力または電源供給用ピン、８……
モジユール基板、９……GaAs半導体素子搭載用基板、10
……基板。
フロントページの続き (72)発明者 田中 明 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 牛房 信之 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内
Claims (22)
- 【請求項１】熱膨張係数の異なる複数の種類の半導体素
子のうち最も熱膨張係数の小さい素子の熱膨張係数以上
かつ最も熱膨張係数の大きい素子の熱膨張係数以下の熱
膨張係数を有するモジユール基板上に、モジユール基板
の熱膨張係数と各素子の熱膨張係数の間の熱膨張係数を
有し、かつ厚さ方向に熱膨張係数の勾配を有する素子搭
載用基板を搭載し、その上に各素子を搭載したことを特
徴とする半導体装置。 - 【請求項２】熱膨張係数の異なる複数の種類の半導体素
子のうちの１種類の半導体素子の熱膨張係数に等しい熱
膨張係数を有するモジユール基板上に、その１種類の半
導体素子のみは直接搭載もしくは該半導体素子および該
モジユール基板の熱膨張係数に等しい熱膨張係数を有す
る素子搭載用基板を介して搭載し、他の半導体素子は該
モジユール基板上に、モジユール基板の熱膨張係数と各
素子の熱膨張係数の間の熱膨張係数を有し、かつ厚さ方
向に熱膨張係数の勾配を有する素子搭載用基板を介して
搭載したことを特徴とする半導体装置。 - 【請求項３】室温から液体窒素温度までの温度サイクル
試験を1000サイクル行なつても熱応力による破壊が生じ
ないことを特徴とする請求項１または２に記載の半導体
装置。 - 【請求項４】請求項１または２に記載の半導体装置にお
いて、該モジユール基板と該素子搭載用基板を作製時に
一括積層して１つの基板とし、その上に素子を搭載した
ことを特徴する半導体装置。 - 【請求項５】請求項１または２記載の半導体装置におい
て、該モジユール基板と該素子搭載用基板の一部を作製
時に一括積層として１つの基板としたことを特徴とする
半導体装置。 - 【請求項６】熱膨張係数の異なる複数の種類の半導体素
子のうち最も熱膨張係数の小さい素子の熱膨張係数以上
かつ最も熱膨張係数の大きい素子の熱膨張係数以下の熱
膨張係数を有するモジユール基板上に、該モジユール基
板の熱膨張係数の値と各素子の熱膨張係数の値の間の均
一な熱膨張係数の値を有する素子搭載用基板をそれぞれ
搭載し、その上に各素子を搭載したことを特徴とする半
導体装置。 - 【請求項７】請求項６または７記載の半導体装置におい
て、該素子搭載用基板の上に、該素子搭載用基板の熱膨
張係数の値と各素子の熱膨張係数の値の間の均一な熱膨
張係数の値を有する素子搭載用基板をさらにそれぞれ搭
載し、その上に各素子を搭載したことを特徴とする半導
体装置。 - 【請求項８】熱膨張係数の異なる複数の種類の半導体素
子のうちの１種類の半導体素子の熱膨張係数に等しい熱
膨張係数を有するモジユール基板上に、その１種類の半
導体素子のみは直接搭載もしくは該半導体素子および該
モジユール基板の熱膨張係数に等しい熱膨張係数を有す
る素子搭載用基板を介して搭載し、他の半導体素子は、
該モジユール基板上に該モジユール基板の熱膨張係数の
値と各素子の熱膨張係数の値の間の均一な熱膨張係数の
値を有する素子搭載用基板をそれぞれ搭載し、その上に
各素子を搭載したことを特徴とする半導体装置。 - 【請求項９】請求項1,2,4または５に記載の半導体装置
において、該素子搭載用基板の熱膨張係数の勾配が直線
的でなく、実際に素子を搭載し作動させたときの該素子
搭載用基板の熱応力の厚さ方向の分布が等しくなるよう
に、熱膨張係数の勾配つけたことを特徴とする半導体装
置。 - 【請求項１０】厚さ方向に熱膨張係数の勾配を有するこ
とを特徴とする基板。 - 【請求項１１】請求項４または５記載の、該モジユール
基板と該素子搭載用基板を一括積層したことを特徴とす
る基板。 - 【請求項１２】請求項１ないし９記載の半導体装置にお
いて、該モジユール基板および該素子搭載用基板が多層
配線基板であることを特徴とする半導体装置。 - 【請求項１３】請求項10または11記載の基板において、
該基板が多層配線基板であることを特徴とする基板。 - 【請求項１４】熱膨張係数の異なる複数の成分からな
り、該成分の配合比が少しずつ異なる複数枚のグリーン
シートを積層、焼結することを特徴とする厚さ方向に熱
膨張係数の勾配を有する基板の製造方法。 - 【請求項１５】同組成のグリーンシート複数枚を積層し
た上に、請求項14記載の複数枚のグリーンシートを積層
後、焼結することを特徴とする基板の製造方法。 - 【請求項１６】請求項14または15において、該グリーン
シートを穴あけ、導体印刷後，積層，焼結することを特
徴とする基板の製造方法。 - 【請求項１７】請求項１ないし９または12に記載の半導
体装置において、該半導体素子が封止されていることを
特徴とする半導体装置。 - 【請求項１８】請求項10,11または13記載の基板を用い
たことを特徴とする半導体パツケージ。 - 【請求項１９】請求項１ないし９または12または17に記
載の半導体装置を用いたことを特徴とする電子計算機。 - 【請求項２０】請求項10,11または13に記載の基板を用
いたことを特徴とする電子計算機。 - 【請求項２１】請求項18に記載の半導体パツケージを用
いたことを特徴とする電子計算機。 - 【請求項２２】請求項19ないし21に記載の電子計算機に
おいて、各半導体素子の上面から同じ手段の冷却装置を
設けたことを特徴とする電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242191A JP2574902B2 (ja) | 1989-09-20 | 1989-09-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242191A JP2574902B2 (ja) | 1989-09-20 | 1989-09-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03105954A JPH03105954A (ja) | 1991-05-02 |
| JP2574902B2 true JP2574902B2 (ja) | 1997-01-22 |
Family
ID=17085649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1242191A Expired - Lifetime JP2574902B2 (ja) | 1989-09-20 | 1989-09-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574902B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2960276B2 (ja) * | 1992-07-30 | 1999-10-06 | 株式会社東芝 | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 |
| US5888630A (en) * | 1996-11-08 | 1999-03-30 | W. L. Gore & Associates, Inc. | Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly |
| JP4844392B2 (ja) * | 2004-05-21 | 2011-12-28 | 日本電気株式会社 | 半導体装置及び配線基板 |
| JP4840245B2 (ja) * | 2007-04-27 | 2011-12-21 | 株式会社日立製作所 | マルチチップモジュール |
| JP5367523B2 (ja) | 2009-09-25 | 2013-12-11 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| JP7056620B2 (ja) * | 2019-03-28 | 2022-04-19 | 株式会社デンソー | 電子装置 |
| DE102020205686A1 (de) | 2020-05-06 | 2021-11-11 | Robert Bosch Gesellschaft mit beschränkter Haftung | Elektronikvorrichtung |
-
1989
- 1989-09-20 JP JP1242191A patent/JP2574902B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03105954A (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000881B1 (ko) | 세라믹 다층 회로판 및 반도체 모듈 | |
| KR0179404B1 (ko) | 세라믹기판과 그 제조방법 | |
| JPS60136294A (ja) | セラミック多層配線回路板 | |
| EP0244696A2 (en) | Method of fabricating a multilayered ceramic substrate having solid non-porous metal conductors | |
| JP3426926B2 (ja) | 配線基板およびその実装構造 | |
| JPH10284836A (ja) | セラミック一括積層配線基板及びその製造方法 | |
| JP2574902B2 (ja) | 半導体装置 | |
| JP3061282B2 (ja) | セラミック多層回路板および半導体モジュール | |
| JP4059406B2 (ja) | ガラスセラミックス多層基板の製造方法 | |
| JP2006140537A (ja) | 配線基板およびその製造方法 | |
| JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
| JP2002050869A (ja) | 多層配線基板の製造方法 | |
| JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
| JPH1084056A (ja) | セラミック基板の製造方法 | |
| JP4071908B2 (ja) | 多層配線基板およびその製造方法 | |
| KR20050086589A (ko) | 다층 ｌｔｃｃ 및 ｌｔｃｃ―ｍ 기판상에 고전력 소자의향상된 온도 제어를 위한 방법 및 구조물 | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| KR20010056608A (ko) | 표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그제작방법 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JP3188911B2 (ja) | 多層セラミック基板及びその作製方法、並びに半導体パッケージ | |
| JPH0470124B2 (ja) | ||
| JP3426920B2 (ja) | 配線基板 | |
| JPS6293961A (ja) | 多層配線回路板 | |
| JP3582975B2 (ja) | 配線基板 | |
| JP3420447B2 (ja) | 配線基板の実装構造 |