JP2576191B2

JP2576191B2 - 記録再生装置

Info

Publication number: JP2576191B2
Application number: JP12090488A
Authority: JP
Inventors: 由香里荒能; 健大西; 清志松谷
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-05-17
Filing date: 1988-05-17
Publication date: 1997-01-29
Anticipated expiration: 2012-01-29
Also published as: JPH01290173A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、映像信号とデイジタル音声信号等、非同
期である２種類の信号を同時に記録する記録再生装置に
関するものである。

〔従来の技術〕

非同期である２種類の信号を同時に記録する記録再生
装置としては、例えば特願昭61−174126号に示されるも
のがある。この装置における記録時の信号処理の一例を
ブロツク図として第４図に示す。

まず、記録時アナログ音声入力信号はアナログ音声信
号入力端子（10）から入力されアナログ／デイジタル変
換（以下A/D変換と記す）され、また、デイジタル音声
入力信号はデイジタル音声信号入力端子（21）から入力
され、インター・フエース回路（22）を通つた後、デイ
ジタル音声信号処理回路（12）にて、誤り訂正符号が付
加されたり（この装置では２重リード・ソロモン符号と
する）インターリーブがなされるなどして、所定の記録
フオーマツトのデイジタル信号にエンコードされ、変調
回路（13）にて変調され、記録増幅器−Ｉ（14）を通
り、磁気ヘツド−Ｉ（15）にて磁気テープ（20）に記録
される。一方、映像入力信号は、映像信号入力端子（1
6）より入力され、映像信号処理回路（17）によつて、
変調等の信号処理をなされた後、記録増幅器−II（18）
を通り磁気ヘツドII（19）にて、同一の磁気テープ（2
0）に記録される。

この装置は、１フイールド当り、チヤンネル当りのデ
イジタル音声信号の標本数Ｎがという２種類の値をとり、１フイールドに記録可能な最
大標本数Nmaxに記録すべきフイールドの標本数が達しな
い場合には、その差分（Nmax−Ｎ）の標本分のダミー・
データを記録し、かつ、該ダミー・データを連続したデ
ータ列とした後、デイジタル音声信号とともに配列し、かつ、１フイールドに記録すべきデイジタル音声信号
やその誤り訂正符号などのデータがある一定数のデータ
・ブロツクから成るとき、デイジタル音声信号の標本数
がとなるフイールドととなるフイールドとの識別信号を、該データ・ブロツク
毎に記録することを特徴とするものである。

第３図（ａ）はNTSC方式におけるVHS方式VTRの記録映
像信号のスペクトラムで、同図（ｂ）は、同VTRの記録H
i−Fi FM音声信号のスペクトラムであり、記録Hi−Fi F
M信号は、記録映像信号の磁気テープ上の下層に深層記
録される。ここでは、デイジタル音声信号を映像信号と
共に記録するときには、FM音声信号同様に、同図（ｃ）
に示すような帯域にて記録映像信号の下層に深層記録す
るものとして考える。

さて、以下、この装置の一例を図について説明する。
第６図において、（39）は、L,Rチヤンネル入力データ
（ダミー・データを含む）、（35）は、3Dブロツク遅延
回路、（34）は、Ｄブロツク遅延回路、（40）は、Ｄ〜
29Dブロツク遅延回路、（36）は、C₂パリテイー符号化
回路、（37）は、C₁パリテイー・符号化回路、（38）は
出力データ群、である。但し、この例では、Ｄ＝４であ
り、Ｄは、第７図において、１ブロツク分に相当する遅
延量を示すものであり、第８図のように、１ブロツクず
つ直列データとして記録するときのくり返し周期と等し
くなる。また第１図の右端に記した記録データに付した
０〜37の番号を以後、ワードNO.と呼ぶ。

上記の記録再生装置における記録データ構造を第７図
に示す。１フイールド内のデータは、プリ・アンブル、
134ブロツクから成るデータ・エリア、ポスト・アンプ
ルで構成される。さらに、１ブロツクの中のデータは、
ヘツダー（4Byte）、偶数番目の標本化によるPCMデータ
（L,R2Byteずつ計12Byte＝６標本）、誤り訂正符号であ
るC₂パリテイ（計6Byte中3Byte）、奇数番目の標本化に
よるPCMデータ、誤り訂正符号であるC₂パリテイー（計6
Byte中の残りの3Byte）とC₁パリテイー（4Byte）から成
る。

このようなデータ構造をもつたデータが、所定の変調
をなされた後、第８図に示すように、VTRのトラツク上
に記録されていく。

ここで、１フイールドに記録されるチヤンネル当りの
最大標本数Nmax＝６×134＝804標本となる。標本数N_E＝
804のフイールトについては、NmaxとＮが等しいので、
１フイールド内のPCMデータ・エリアには、すべてPCMデ
ータが記録される。一方、標本数N_D＝798のフイールド
については、（Nmax−N_D＝６（標本）のデータをダミー
・データとする。

標本数N_Dのフイールドと標本数N_Eのフイールドそれぞ
れにおけるフイールド内のデータ構成の模式図を第９図
に示す。

まず、標本数N_E＝804のフイールドの場合には、入力
データ群（39）における各データL₀,R₀,L₁,R₁,…,L₈₀₃,
R₈₀₃は、ダミー・データは記録されないので、すべての
入力データがPCMデータとなる。入力データ群（39）の
各データ▲Ｌ^′ _０▼，▲Ｒ^′ _０▼，▲Ｌ^′ _１▼，▲Ｒ^′
_１▼，…，▲Ｌ^′ ₈₀₃▼，▲Ｒ^′ ₈₀₃▼は、Ｄブロツク
（ここではＤ＝４とする。）遅延回路（34）、3Dブロツ
ク遅延回路（35）により、それぞれＤブロツク分、3Dブ
ロツク分遅延され、C₂パリテイー符号化回路（36）によ
りC₂パリテイーが生成された後、偶数番目に標本化され
たPCMデータと奇数番目に標本化されたPCMデータが分離
され、C₂パリテイーと共にそれぞれＤ〜29Dブロツク分
の遅延を行うＤ〜29Dブロツク遅延回路（40）によつて
インターリーブがなされ、C₁パリテイー符号化回路（3
7）でC₁パリテイーを生成した後、出力データ群として
出力端子群（38）から出力され、ヘツダーを付加され
て、１ブロツク記録データとなる。実際には、NO.i番目
ブロツクのデータ列の次にNO.（ｉ＋１）番目のブロツ
クのデータ列が、それぞれ直列データとして変調され、
第８図のように記録される。

次に、標本数N_D＝798のフイールドについては、１フ
イールドに記録される最初の入力データから連続して６
標本分のデータにダミー・データが入力され、その後
は、標本数N_E＝804のフイールドと同様にして、PCMデー
タが記録される。

〔発明が解決しようとする課題〕

従来の記録再生装置は以上のように構成されているの
で、標本数がであるフイールドにおいて、ダミー・データの入れ方や
PCMデータとダミー・データとの入力のタイミングにつ
いては明確でないなどの問題点があつた。

この発明は上記のような問題点を解決する為になされ
たもので、２種類の非同期である信号を同時に記録しよ
うとする場合に、簡単な回路構成で確実に記録すること
ができる記録再生装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る記録再生装置は、例えば、VTRに２種
類の非同期である映像信号とPCMデータとを同時に記録
しようとする場合に、１フイールドに記録するPCMデー
タの標本数をの２種類の値の間の値に設定する為にメモリを用い、メ
モリへのデータの書きこみはfsに関連したクロツクで行
い、メモリからのデータの読み出しは１フイールドあた
りNmaxに相当するクロツクで行うようにすると共に、デ
ータの書きこみ時にはPCMデータに先行して予めダミー
・データをPCMデータの書きこみ時と同一レートのクロ
ツクで書きこむようにし、かつ、標本数がN_EもしくはN_D
であるフイールドにおいては、書きこみ側のアドレスを
標本数Nmax−N_EもしくはNmax−N_Dに相当する数だけ飛ば
すようにしたものである。

〔作用〕

この発明においては、１フイールドに記録するPCMデ
ータの標本数をの２種類の値の間の値に設定することにより、fs/fvの
端数分を調整して２つの信号を疑似的に同期させ、ま
た、装置内部でPCMデータを処理するデイジタル音声信
号処理回路においてメモリを用い、メモリへのデータの
書き込みはfsに関連した同一レートのクロツクで行い、
メモリからのデータの読み出しは１フイールドあたりNm
axに相当するクロツクで行うことによりPCMデータをト
ラツクへの記録フオーマツトに変換する。この時、フイ
ールド当りの標本数はN_EもしくはN_D（NmaxN_E＞N_D）で
あるので、書きこみ速度に対して読み出し速度の方が速
くなる為、読み出し側のアドレスが書きこみ側のアドレ
スに追いついてくるという現象が起こる。その為、書き
こみ側のアドレスを標本数Nmax−N_EもしくはNmax−N_Dに
相当する数だけ飛ばし、読み出し側のアドレスに追いつ
かれないようにする。また、メモリへのデータの書きこ
み時に、RCMデータにある決まつたアドレスだけ先行し
て予めダミー・データをPCMデータと同一レートのクロ
ツクで書きこむことにより、ダミー・データの書きこみ
をスムーズに行うことができ、かつ、書きこみ側のアド
レスを飛ばした場合に、飛ばされたアドレスにもすでに
ダミー・データが確実に書きこまれているようにする。

〔発明の実施例〕

この発明の実施例として映像信号をNTSC方式カラーテ
レビジョン信号（フイールド周波数fv＝59.94Hz）とす
るTVRにfs＝48KHzのデイジタル音声信号を記録する場合
について述べる。

以下、この発明の一実施例を図について説明する。第
１図は、本実施例におけるデイジタル音声信号処理回路
のブロツク図である。

第１図において、（12）はデイジタル音声信号処理回
路、（41）はPCMデータセレクタ、（42）はダミー・デ
ータ発生回路、（33）はPCMデータとダミー・データを
選択するセレクタ１、（23）はデータの書きこみと読み
出しを行うメモリ、（24）はデータを誤り訂正符号する
為の符号器、（25）はメモリ（23）に供給するアドレス
を選択するセレクタ２、（26）はメモリ（23）にデータ
を書きこむアドレスを発生するA/D側アドレス発生回
路、（27）は、誤り訂正符号化を行う為のアドレスを発
生する符号化アドレス発生回路、（28）は、メモリ（2
3）からデータを読み出すアドレスを発生する変調（以
下MOD.と略す）側アドレス発生回路、（29）はフラグ発
生回路、（30）はジヤンプタイミングパルス発生回路、
（31）は符号化されたデータにヘツダー部を付加するヘ
ツダー付加回路、（13）は変調回路である。

また、メモリ（23）内部におけるデータの構成の模式
図をメモリーマツプとして第３図に示す。マツプの縦軸
及び横軸の数字はメモリのアドレスを表している。縦軸
のアドレス（以下ｘとする）は０〜255（８ビツト）で
あり、横軸のアドレス（以下ｙとする）は０〜63（６ビ
ツト）である。このうち、１ブロツク中のデータのシン
ボル数からヘツダー部を除いたシンボル数に等しい数、
つまり、０〜33の間に、アドレス１個につき１シンボル
（＝８ビツト）ずつデータを書きこむ。以下、アドレス
の表示は（ｘ、ｙ）の形で行う。

ここで示しているのは、MOD.側アドレス、つまり読み
出しを開始するアドレスを（０、ｙ）（ｙ＝０、１、
…、33）とした場合に、各データを書きこんでいるアド
レスの相対的な位置である。例えば、この時、ダミー・
データの書きこみを行なつている位置は、「Ｄ・Ｄ」で
示される、アドレス（25、０）、（29.1）、…、（14
1、26）である。また、PCMデータの書きこみを行なつて
いる位置は、「A/D」で表される、アドレス（21、
０）、（25、１）、…、（137、26）である。つまり、
ダミー・データとPCMデータのそれぞれを書きこむ位置
は、ダミー・データの方がPCMデータより縦軸のｘアド
レス４個分だけ先行している。さらに、C₂符号、C₁符号
で誤り訂正符号化されたデータはそれぞれ「C₂ENc」で
示されるアドレス（３、０）、（７、１）、…、（11
9、26）及び「C₁ENc」で示されるアドレス（１、０）、
（１、１）、…、（１、26）に書きこまれる。

実際のメモリ上でのデータの読み書きは、「Ｄ・Ｄ」
等の書きこみ位置が第３図のメモリーマツプ上で上から
下へ平行移動する様に行われ、ｘアドレス255に達する
とまたアドレス０に戻り、ｘアドレス０〜255の間で巡
回して行われる。

回路上では、まず、PCMデータセレクタ（41）から出
力したPCMデータとダミー・データ発生回路（42）で発
生したダミー・データとをセレクタ１（33）に入力す
る。セレクタ１（33）では、メモリ（23）上でダミー・
データの書きこみ位値がPCMデータの書きこみ位置より
もｘアドレス４個分先行するように制御して、各データ
をメモリ（23）に送る。PCMデータ及びダミー・データ
のメモリ（23）への書きこみは、同一レートのクロツク
により行なう。

メモリ（23）から読み出したデータは、符号器（24）
において所定の記録フオーマツトに符号化がなされた
後、ヘツダー付加回路（31）においてヘツダー部（４バ
イト）が付加され、変調器（13）へ送られる。このと
き、メモリ（23）へのデータの書きこみ、あるいは読み
出し等の処理に合わせて、この回路では、A/D側アドレ
ス発生回路（26）、符号化アドレス発生回路（27）、MO
D.側アドレス発生回路（28）においてアドレスを発生
し、セレクタ（25）で選択している。

今、データを１フイールドにつき804サンプルずつ書
きこむ場合は、であるので、α＝４となり、ダミーデータはNmax−N_E＝
０である。

次に、標本数の時はβ＝２となりダミーデータはNmax−N_D＝６であ
る。このフイールドにおいては、書きこみサンプルが79
8個であるのに対し、読み出しサンプルは804個である
為、読み出し側のアドレスが書きこみ側のアドレスにだ
んだん追いついてくるという問題が生じる。そこで、読
み出し側のアドレスに追いつかれないようにする為に、
書きこみ側のアドレスを、798サンプル目のPCMデータを
メモリ（23）に書きおえた時点で、ダミーデータの６サ
ンプル、つまり、１ブロツク分だけメモリのアドレスを
飛ばす。この処理を行う為に、フラグ発生回路（29）、
及び、アドレスを飛ばすタイミングを制御するジヤンプ
タイミングパルス発生回路（30）を設ける。

以下、実施例についてさらに詳細に説明する。第２図
は、第１図におけるフラグ発生回路（29）及びジヤンプ
タイミングパルス発生回路（30）の部分に相当する。

第２図において、（１）は定数発生器１、（２）は定
数発生器２、（３）はラツチ１、（４）は１の補数器、
（５）は加算器１、（６）はコンパレータ１、（７）は
加算器２、（８）はラツチ２、（９）はコンパレータ
２、（32）はANDゲートである。

第３図より、メモリへのデータの書きこみや読み出し
が通常の状態で行われると、MODのアドレスが（０、
ｙ）であるとき、A/D側の書込みアドレスの終端は（13
7、26）である。

第２図においては、メモリ（23）のデータの読み書き
を行うアドレスは、各アドレス発生回路から発生する。
このとき、MOD側アドレス発生回路（28）が発生したMO
D.のｘアドレスをいつたんラツチ（13）で記録してお
く。続いて、A/Dのｘアドレスを１の補数器（４）に入
力して、A/Dのｘアドレスの１の補数とMOD.のｘアドレ
スを同じタイミングで加算器１（５）に出力して、両者
の差をとる。このアドレス差は通常は137であるが、MO
D.のｘアドレスとA/Dのｘアドレスの進行スピードが違
う為、137より小さくなつてくる場合がある。そこで、
このアドレス差をコンパレータ１（６）に入力し、ま
た、定数発生器１（１）より定数137を発生させてコン
パレータ（６）に入力し、アドレス差と比較し、アドレ
ス差が137より小さくなつた場合に、そのフイールドに
フラグを立てて、標本数N_Dのフイールドを設定する。

今、MOD.のアドレス（０、ｙ）のところから１フイー
ルド分のデータ書きこみを行なつたとすると、次のフイ
ールドの先頭アドレスは（134、０）である。このアド
レスの直前のA/D側（書きこみ）アドレスを検出する。A
/Dデータの書きこまれるのに必要なｘアドレス数は116
個であるから、このｘアドレスは134＋116−１＝249と
なり、つまり、求めるアドレスは（249、26）である。

従つて、今、標本数がN_Dであるｎフイールド目（ｎ＝
１、２、…）にデータを書きこむ場合を考えると、（ｎ
−１）フイールド目におけるMOD.のアドレスをｍとすれ
ば、ｎフイールド目におけるA/Dの終端のｘアドレスは
（ｍ＋249）となるため、このアドレス（ｍ＋249）を検
出した時点でタイミングパルスを発生し、このパルスの
タイミングによりアドレスを飛ばす。

第２図の回路においては、まず定数発生器２（２）で
予めオフセツト量「249」を設定して加算器（７）に与
えておく。各アドレス発生回路より、メモリの読み書き
を行うアドレスが送られるが、このうち、（ｎ−１）フ
イールド目におけるMOD.のｘアドレスは加算器（７）に
送られ、オフセツト量「249」が加算されてアドレス
（ｍ＋249）が発生する。一方、ｎフイールド目におけ
るA/Dの終端のｘアドレスはいつたんラツチ２（８）に
おいてラツチされる。このA/Dの終端のアドレスと前述
のアドレス（ｍ＋249）を同タイミングでコンパレータ
２（９）に送り、両者を比較する。そして、両者が一致
し、かつフラグ発生回路によりフラグが立てられている
場合に限りANDゲート（32）の出力としてジヤンプパル
スを発生する。

尚、上記の実施例においては、VTRに映像信号とデイ
ジタル音声信号を記録する場合を示したが、この場合に
限らず、VTRに非同期である２種類の信号を記録しよう
とする場合において、本実施例と同様の効果を発揮す
る。さらに、上記の実施例においては、アドレスを飛ば
す周期がフイールド周期である場合を示したが、他のあ
る一定な周期により行うことも可能である。また、本実
施例においては、１フイールドに記録する標本数がNmax
＝N_Eである場合について示したが、Nmax＞N_Eの場合にお
いても本実施例と同様の効果を発揮する。

〔発明の効果〕

以上のように、この発明によれば、記録再生装置内の
ディジタル音声信号処理回路にメモリを設け、ダミー・
データとディジタル音声信号とをfs（標本化周波数）に
関連した同一レートのクロックでメモリに書きこむ手段
と、１フイールドあたりNmaxに相当するクロックでメモ
リからデータを読み出す手段とを備え、かつ、各フィー
ルドにおいて、記録するデータの標本数をN_EとN_Dの間の
値に設定する手段と、各フィールド単位で標本数（Nmax
−N_E）または（Nmax−N_D）に相当する数だけメモリの書
き込みアドレスを飛ばす手段とを備えたので、非同期で
ある２つの信号を同時に記録しようとする記録再生装置
が簡単に、かつ確実に得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデイジタル音声信号
処理回路のブロツク図、第２図は、本発明の一実施例で
ある記録再生装置におけるフラグ発生回路及びタイミン
グパルス発生回路のブロツク図、第３図は本発明の一実
施例におけるメモリ内のデータの構造を示す概念図、第
４図は従来のVTRにおける信号記録時の信号処理の一例
のブロツク図、第５図は従来例におけるデイジタル音声
信号変調波と、VHS方式Hi−Fi FM音声信号並びに映像信
号の周波数アロケーシヨンを示す周波数スペクトラム
図、第６図は、従来例による記録時の構成を示すブロツ
ク図、第７図は、従来例における１フイールド内のデー
タの構造を示す概念図、第８図は、従来例におけるVTR
の記録トラツクと記録データの関係を示す概念図、第９
図は、標本数がN_Eのフイールドと、標本数がN_Dのフイー
ルドとの内部におけるデータ構成を比較した概念図であ
る。図中、（３）はラツチ１、（４）は１の補数器、（５）
は加算器１、（６）はコンパレータ１、（７）は加算器
２、（８）はラツチ２、（９）はコンパレータ２、（3
2）はANDゲート、（12）はデイジタル信号処理回路であ
る。なお、図中、同一符号は同一、または相当部分を示す。

Claims

(57)【特許請求の範囲】

【請求項１】映像信号とディジタル音声信号等、非同期
である２つの信号を同時に記録しようとするものにおい
て、１フィールドに記録するデータの標本数を、の間の値に設定し、１フィールドに記録可能なデータの
最大標本数Nmax（NmaxはN_E以上の整数）とN_EまたはN_Dと
の差分に相当する個数のデータをダミー・データとする
記録再生装置であって、該記録再生装置内のディジタル音声信号処理回路にメモ
リを設け、ダミー・データとディジタル音声信号とをfs
に関連した同一レートのクロックでメモリに書きこむ手
段と、１フィールドあたりNmaxに相当するクロックでメモリか
らデータを読み出す手段とを備え、かつ、各フィールドにおいて、記録するデータの標本数
をN_EとN_Dの間の値に設定する手段と、各フィールド単位で標本数（Nmax−N_E）または（Nmax−
N_D）に相当する数だけメモリの書き込みアドレスを飛ば
す手段とを備えた記録再生装置。
【請求項２】ディジタル音声信号処理回路内のメモリに
ダミー・データとディジタル音声信号とを同一レートの
クロックにより書きこむ手段は、ディジタル音声信号よ
り少なくとも標本数（Nmax−N_D）に相当する数のアドレ
スだけ先行してダミー・データを書きこむことを特徴と
する特許請求の範囲第１項記載の記録再生装置。
【請求項３】各フィールドにおいて、記録するデータの
標本をN_EとN_Dの間の値に設定する手段は、ｎ（ｎ＝１、
２、…）フィールド目の先頭部において、その時点で、
１フィールドあたりN_Eに相当するクロックでデータを読
み出しているメモリのアドレスと、次の（ｎ＋１）フィ
ールド目においてfsに関連したクロックでディジタル音
声信号を書きこんでいるメモリのアドレスとを検出し、
両者の差をとり、その差がある一定の値より小さくなっ
た場合に、（ｎ＋１）フィールド目が記録するデータの
サンプル数がN_Dであるフィールドであるとすることを特
徴とする特許請求の範囲第１項記載の記録再生装置。
【請求項４】各フィールドにおいて、標本数（Nmax−
N_E）または（Nmax−N_D）に相当する数だけメモリのアド
レスを飛ばす手段は、ｎフィールド目の先頭部において
データを読み出しているメモリのアドレスから、（ｎ＋
１）フィールド目の先頭部においてデータが読み出され
るメモリのアドレスを算出する手段と、メモリへデータ
の書きこみ時に、ディジタル音声信号を算出された該ア
ドレスのひとつ手前のアドレスに書きこんでから、該ア
ドレスに書きこむまでの間にアドレスを飛ばす手段とを
備えたことを特徴とする特許請求の範囲第１項記載の記
録再生装置。