JP2632151B2 - Manufacturing method of circuit block - Google Patents
Manufacturing method of circuit blockInfo
- Publication number
- JP2632151B2 JP2632151B2 JP25225986A JP25225986A JP2632151B2 JP 2632151 B2 JP2632151 B2 JP 2632151B2 JP 25225986 A JP25225986 A JP 25225986A JP 25225986 A JP25225986 A JP 25225986A JP 2632151 B2 JP2632151 B2 JP 2632151B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- circuit
- manufacturing
- circuit block
- release layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Road Signs Or Road Markings (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、基板(ベース材)を必要としない回路ブロ
ックの製造方法に関する。Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a circuit block that does not require a substrate (base material).
〔従来技術及び問題点〕 従来の回路ブロックとしては、ハイブリッドICのよう
に、セラミック,紙エポキシ樹脂等の材質よりなる基板
(ベース材)上に回路パターンを形成し、電子部品を実
装したものがある。[Prior art and problems] As a conventional circuit block, like a hybrid IC, a circuit pattern is formed on a substrate (base material) made of a material such as ceramic or paper epoxy resin and electronic components are mounted. is there.
しかし、これら回路ブロックにあっては、本質的に基
板(ベース材)を使用しているために、 (1)基板(ベース材)以上の薄形化,軽量化が図れな
い。However, since these circuit blocks essentially use a substrate (base material), (1) a thinner and lighter weight than the substrate (base material) cannot be achieved.
(2)基板(ベース材)上に回路を形成しているため、
基板(ベース材)のもつ電気的性能(体積抵抗,表面抵
抗,絶縁抵抗,誘電率,誘電正接等)以上の性能を得る
ことができない。(2) Since a circuit is formed on a substrate (base material),
It is impossible to obtain a performance higher than the electrical performance (volume resistance, surface resistance, insulation resistance, dielectric constant, dielectric loss tangent, etc.) of the substrate (base material).
(3)基板(ベース材)を使用しているために、それだ
けコストアップになっている。(3) Since the substrate (base material) is used, the cost is increased accordingly.
という欠点を有していた。Had the disadvantage that
本発明は上述の欠点を解決するために成されたもので
あり、基板(ベース材)を省略した回路ブロックの製造
方法を提供することを目的とするものである。The present invention has been made in order to solve the above-described drawbacks, and has as its object to provide a method of manufacturing a circuit block in which a substrate (base material) is omitted.
本発明に係る回路ブロックの製造方法は、支持体上に
剥離層を形成する工程と、前記剥離層上に回路パターン
を形成する工程と、前記回路パターン間に絶縁剤を充填
し絶縁層を形成する工程と、前記回路パターンの所定位
置に電子部品を装着する工程と、前記支持体を剥離層か
ら剥離する工程とを含むことを特徴とするものである。The method for manufacturing a circuit block according to the present invention includes a step of forming a release layer on a support, a step of forming a circuit pattern on the release layer, and forming an insulating layer by filling an insulating agent between the circuit patterns. And a step of mounting an electronic component at a predetermined position of the circuit pattern, and a step of peeling the support from a peeling layer.
本発明の一実施例を第1図に基づいて説明する。 One embodiment of the present invention will be described with reference to FIG.
図において、1は支持体であって、第1図(a)に示
されるように支持体1の上面に剥離剤を塗布し、剥離層
2を形成する。In FIG. 1, reference numeral 1 denotes a support, and a release agent is applied to the upper surface of the support 1 to form a release layer 2 as shown in FIG.
前記剥離層2上に光硬化型焼成ペーストを用いて所定
の回路パターン3の形状に塗布する(第1図(b))。
前記光硬化型焼成ペーストは、導電性微粉末,ガラス質
フリット,光硬化型樹脂等を含むものである。A predetermined circuit pattern 3 is applied on the release layer 2 using a photo-curing type baking paste (FIG. 1 (b)).
The photocurable firing paste contains conductive fine powder, vitreous frit, photocurable resin, and the like.
次に、前記回路パターン3の形状に塗布された光硬化
型焼成ペーストを硬化させるために、光を照射し(第1
図(c))、回路パターン3を形成する(第1図
(d))。Next, in order to cure the photo-curing type firing paste applied in the shape of the circuit pattern 3, light is irradiated (first
(FIG. 1 (c)), a circuit pattern 3 is formed (FIG. 1 (d)).
続いて、形成された回路パターン3間に接着性,絶縁
性を有する絶縁剤4を充填し、絶縁層4を形成する(第
1図(e))。これによって、回路パターン3間は絶縁
され、かつ接着される。Subsequently, an insulating agent 4 having an adhesive property and an insulating property is filled between the formed circuit patterns 3 to form an insulating layer 4 (FIG. 1E). Thereby, the circuit patterns 3 are insulated and bonded.
更に、回路パターン3の上面を研摩する(第1図
(f))。第1図(f)は研摩終了の状態を示してい
る。この研摩は後工程で電子部品を実装するにあたり、
ズレを防止したり、回路パターン3の上面に前記絶縁層
4が付着したものを除去するために行なわれるものであ
る。Further, the upper surface of the circuit pattern 3 is polished (FIG. 1 (f)). FIG. 1 (f) shows a state where polishing has been completed. This polishing involves mounting electronic components in the post-process.
This is performed in order to prevent misalignment and to remove the insulating layer 4 adhered to the upper surface of the circuit pattern 3.
この研摩工程は絶縁層4の絶縁剤の充填方法,充填厚
さを適切に管理できれば、省略することもできる。This polishing step can be omitted if the method of filling the insulating layer 4 with the insulating agent and the thickness of the filling can be appropriately controlled.
次に、所定の回路パターン3上に電子部品6(チップ
部品等のフラット形状の電子部品)を実装し、半田付け
する。半田付け7はリフロー半田,ディップ半田,ポイ
ント半田のいずれでも良く、溶着で行うこともできる。
この半田付け7によって、電子部品6は回路パターン3
に電気的に接続され、また機械的に固定される。Next, an electronic component 6 (a flat electronic component such as a chip component) is mounted on a predetermined circuit pattern 3 and soldered. The soldering 7 may be any of reflow soldering, dip soldering, and point soldering, and may be performed by welding.
Due to this soldering 7, the electronic component 6 becomes the circuit pattern 3
And is mechanically fixed.
次に、第1図(h)に示されるように、回路パターン
3の上面から電子部品を含めて、絶縁性を有する接着剤
によりオーバーコート5を行う。このオーバーコート5
は回路パターン3,電子部品6の絶縁状態を図りショート
を防止すると共に、電子部品6を堅固に固定するもので
ある。しかし、回路ブロックの使用状態を考慮し、不必
要と考えられる場合には省略しても良い。Next, as shown in FIG. 1 (h), an overcoat 5 is formed from the upper surface of the circuit pattern 3 including the electronic components using an adhesive having an insulating property. This overcoat 5
Is to insulate the circuit pattern 3 and the electronic component 6 to prevent a short circuit and firmly fix the electronic component 6. However, in consideration of the usage state of the circuit block, it may be omitted when it is considered unnecessary.
最後に、第1図(i)に示されるように剥離層2から
支持体1を除去する。Finally, the support 1 is removed from the release layer 2 as shown in FIG. 1 (i).
尚、本実施例にあっては、絶縁剤4を回路パターン3
間充填したが、第2図(a)に示されるように回路パタ
ーン3を覆うように塗布しても良い。この場合、研摩工
程は省略することはできず、研摩し第2図(b)に示さ
れるような状態を作り、その後は第1図(g)に示され
る工程以降を行う。In this embodiment, the insulating material 4 is used for the circuit pattern 3.
Although the space is filled, it may be applied so as to cover the circuit pattern 3 as shown in FIG. In this case, the polishing step cannot be omitted, and is polished to form a state as shown in FIG. 2 (b), and thereafter the steps shown in FIG. 1 (g) and thereafter are performed.
また、本実施例にあっては、回路パターン3を光硬化
型焼成ペーストで製作したが、これ以外に銅箔を貼付け
エッチングしたり、あるいは触媒を使用して銅を析出す
ることによって、所定の回路パターンを形成しても良
い。Further, in the present embodiment, the circuit pattern 3 was made of a photo-curing type baked paste, but in addition to this, a copper foil was adhered and etched, or a predetermined amount of copper was deposited using a catalyst. A circuit pattern may be formed.
本発明によれば、基板(ベース材)を用いていないた
めに、回路ブロックの極薄形化,軽量化を図ることがで
きる。According to the present invention, since no substrate (base material) is used, the circuit block can be made extremely thin and lightweight.
また、基板上に回路を形成していないために、基板
(ベース材)に起因する電気性能の悪化を排除でき、電
気性能の良好な回路ブロックを得ることができる。Further, since a circuit is not formed on the substrate, deterioration of electric performance due to the substrate (base material) can be eliminated, and a circuit block having good electric performance can be obtained.
第1図は本発明の一実施例である製造工程を示す図、第
2図は第1図に示された工程の一部を変更した場合を示
す図である。 1……支持体 2……剥離層 3……回路パターン 4……絶縁層 5……オーバーコート 6……電子部品 7……半田FIG. 1 is a diagram showing a manufacturing process according to one embodiment of the present invention, and FIG. 2 is a diagram showing a case where a part of the process shown in FIG. 1 is changed. DESCRIPTION OF SYMBOLS 1 ... Support body 2 ... Release layer 3 ... Circuit pattern 4 ... Insulating layer 5 ... Overcoat 6 ... Electronic components 7 ... Solder
Claims (1)
剥離層の上面に光硬化型焼成ペーストを用いて、あるい
は銅管をを貼付けエッチング、若しくは銅を析出させる
ことによって回路パターンを形成する工程と、前記回路
パターン間に接着性を有する絶縁剤を充填し絶縁層を形
成する工程と、前記回路パターンの所定位置に電子部品
を装着する工程と、前記支持体を剥離層から剥離する工
程とを備えることを特徴とする回路ブロックの製造方
法。1. A step of forming a release layer on a support, and a step of forming a circuit pattern on the upper surface of the release layer by using a photocurable baking paste, or by attaching a copper tube and etching or depositing copper. Forming, filling an insulating agent having adhesiveness between the circuit patterns to form an insulating layer, mounting an electronic component at a predetermined position of the circuit pattern, and peeling the support from the release layer And a method of manufacturing a circuit block.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25225986A JP2632151B2 (en) | 1986-10-23 | 1986-10-23 | Manufacturing method of circuit block |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25225986A JP2632151B2 (en) | 1986-10-23 | 1986-10-23 | Manufacturing method of circuit block |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63107085A JPS63107085A (en) | 1988-05-12 |
| JP2632151B2 true JP2632151B2 (en) | 1997-07-23 |
Family
ID=17234740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25225986A Expired - Fee Related JP2632151B2 (en) | 1986-10-23 | 1986-10-23 | Manufacturing method of circuit block |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2632151B2 (en) |
-
1986
- 1986-10-23 JP JP25225986A patent/JP2632151B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63107085A (en) | 1988-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005142523A (en) | Method of manufacturing printed circuit board including buried resistor | |
| US4528748A (en) | Method for fabricating a printed circuit board of desired shape | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JPS583397B2 (en) | Conservancy service | |
| JPH0888470A (en) | Ceramic multilayer substrate for mounting electronic parts and its manufacturing method | |
| JP2632151B2 (en) | Manufacturing method of circuit block | |
| JPS6138863B2 (en) | ||
| JPH0722725A (en) | Circuit board with thin film capacitor and manufacturing method thereof | |
| JPH05327249A (en) | Electronic circuit module and manufacture thereof | |
| JP2849607B2 (en) | Method of manufacturing ceramic substrate having metallized metal layer | |
| JPH08107257A (en) | Method for manufacturing printed wiring board having electromagnetic wave shield | |
| JP3582975B2 (en) | Wiring board | |
| JPH0365651B2 (en) | ||
| EP0914758B1 (en) | Method of manufacturing enveloped electric, electronic or electromechanical components of small dimensions | |
| JPS62596B2 (en) | ||
| JPS595987Y2 (en) | High frequency circuit equipment | |
| JPS582066Y2 (en) | multilayer wiring board | |
| JPH10107576A (en) | Piezoelectric vibrator and method of manufacturing the same | |
| JPH0758456A (en) | Manufacture of ceramic circuit board | |
| JPH05235196A (en) | Manufacture of fired wiring board | |
| JPS6333317B2 (en) | ||
| JPS5818997A (en) | Method of producing hybrid integrated circuit substrate | |
| JPS5957495A (en) | Printed circuit board | |
| JPH0345524B2 (en) | ||
| JPH0327588A (en) | Manufacture of circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |