JP2659005B2

JP2659005B2 - 高周波増幅回路

Info

Publication number: JP2659005B2
Application number: JP8140144A
Authority: JP
Inventors: 和男加藤; 秀夫佐藤; 隆志佐瀬; 賢吉山下
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-06-03
Filing date: 1996-06-03
Publication date: 1997-09-30
Anticipated expiration: 2016-06-03
Also published as: JPH08307170A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、相補トランジスタ
回路、及びその相補トランジスタ回路を用いた増幅器
（特にビデオ信号を増幅するビデオ増幅器）並びにＣＲ
Ｔディスプレイ装置に係り、特にＣＲＴディスプレイ装
置の高精細化，低消費電力化に好適に要素回路及びシス
テムを提供するものである。

【０００２】

【従来の技術】いわゆるコンピュータ用ＣＲＴディスプ
レイ装置として知られる高精細ＣＲＴディスプレイ装置
は、現在主流となっている１Ｍピクセル表示から２Ｍ，
４Ｍピクセルへと高精細化の要求があり、それに伴って
ビデオ増幅系は１００ＭＨｚから１５０ＭＨｚ，３００
ＭＨｚへと益々広帯域化が必要となってきている。ま
た、出力は４０〜５０Ｖppの大振幅と１００Ｖ及ぶ直流
バイアスレベルを必要とするため高精度，低消費電力化
も併せて要求されている。

【０００３】本発明の主たる対象の一つであるビデオ増
幅器については、本願の発明者の一部を含む発明者らに
よる、例えば特開昭61−228778号公報「増幅回路」に記
載されており、ビデオマルチプレクサ，ゲインコントロ
ーラ，電流増幅器等の機能を含むモノリシック段により
駆動される高電圧カスコード増幅器として開示されてい
る。

【０００４】また、USP4,494,075には、乗算器の負荷側
の反対極性からなるカレントミラーの一方をダーリント
ン形回路にして信号電流の変化に応じてカレントミラー
のＶ_BEが変化して歪が生じるのを除去するものが記載さ
れている。また、USP4,293,875には、ＣＲＴのカソード
をレベルシフトを施したバイアス回路を用いた相補トラ
ンジスタプッシュプル回路で駆動する形式のビデオアン
プが記載されている。更に、USP4,051,521には低電圧の
コンプリメンタリエミッタホロワアンプで高電圧のカス
コードアンプを駆動する複合信号のビデオ増幅器が記載
されている。

【０００５】更には、「新・低周波高周波回路設計マニ
ユアル」ＣＱ出版、１９８８，４，３０初版発行）ｐ２
５８〜２５９には、相補トランジスタ回路を差動アナロ
グスイッチとして用いたものが記載されている。

【０００６】また、高精細ＣＫＴディスプレイ装置の広
帯域ビデオ増幅系の比較的最近の研究成果は、高精度の
高周波出力段帰還を行う型式として、１９８９年、アイ
・イー・イー・イー・インタナショナル・ソリッドステ
ート・サーキット・カンファレンス・ダイジェスト・オ
ブ・テクニカル・ペーパーズ，７０頁から７１頁（１９
８９ IEEE International Solid−State Circuits Conf
erence Digest ofTechnical Papers pp.７０−７１（Fe
b.１９８９)）において論じられている。さらに、高周
波出力段から高周波帰還を行わないカスコード形式のも
のについてはアイ・イー・イー・イー・トランザクショ
ン・オン・コンシューマ・エレクトロニクス第３４巻，
第３号１９８９年８月４２６頁から４３３頁(IEEE Tran
sactionson Consumer Electronics，Ｖol.３４，Ｎo.
３，AUGUST １９８８pp.４２６−４３３）に開示されて
いる。

【０００７】

【発明が解決しようとする課題】ここで、上記特開昭61
−228778号公報に記載された従来技術は機能面では必要
を満たしうるも、各機能回路の簡略化や増幅段数の削減
については十分な配慮がなされておらず、回路構成が複
雑化して将来の動作周波数の広帯域化に応じ難い問題が
あった。また、先に挙げたＵＳＰ３件及び差動アナログ
スイッチなどの文献は、相補トランジスタ回路などの要
素技術が個々に記載されているものの、本発明のよう
に、相補トランジスタ回路をビデオ増幅器のゲインコン
トローラや、出力段のカレントミラー回路等に全面的に
用いて簡略化することに関しては何等言及されていな
い。

【０００８】更に、上記従来技術のうち、高周波負帰還
方式は回路の一巡ループの遅れのために高周波において
利得余裕，位相余裕が不足して発振等の不安定現象が顕
在化し、また高電圧出力段からの負帰還ループ自体が増
幅器の負荷となって高周波電力を消費するため、広帯域
動作を制限する要因となっている。

【０００９】前述の従来技術のうちカスコード増幅方式
ではカスコード段の信号電流を精度良く維持することに
より出力段からの高周波信号負帰還路は省略することが
可能であり、高周波負帰還に伴う前述の不安定性の問題
を回避できるためより広帯域化が可能である。しかしな
がらカスコード方式も増幅器出力電圧にビデオ信号のバ
ツクポーチ点に対応して基準直流電圧を発生するための
直流再生用の負帰還路は省略し得ないから依然として高
電圧高帯域出力段に接続される帰還路は残って負荷とな
るため、広帯域化，低消費電力化の制限要因となってい
る。それは、高電圧出力段に接続される高精度の帰還用
抵抗は比較的大きな消費電力に耐えるため大形となりそ
の寄生容量による消費電力（∝ΔＣＶ²ｆ)が大きいため
である。またこの寄生負荷（１例として１〜２ＰＦ）は
高精細ＣＲＴのカソード負荷容量（１例として４〜６Ｐ
Ｆ）が技術進歩により年々小さくなる傾向にあってその
比率を増す結果になっている。

【００１０】本発明の目的は広帯域，低消費電力の高周
波増幅回路を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
本発明では、負荷を駆動するための複数の駆動信号を入
力し、負荷の駆動電流を発生する低電圧の駆動段と、駆
動電流を高電圧増幅し、負荷に駆動電圧を供給する高電
圧の出力段とを有し、低電圧の駆動段は、１対のｎｐｎ
トランジスタで構成され、一方のベースには制御信号
が、他方のベースには入力信号が入力される第１の差動
段と、１対のｎｐｎトランジスタで構成され、一方のベ
ースには制御信号が、他方のベースには入力信号が入力
される第２の差動段と、エミッタ及びコレクタをそれぞ
れ接続した第１，第２のｐｎｐトランジスタとこの第
１，第２のｐｎｐトランジスタの共通エミッタと抵抗を
介して接続する第３のｐｎｐトランジスタで構成された
Ｖ−Ｉ変換回路と、ベースに基準電圧が入力される第４
のｎｐｎトランジスタと抵抗で構成されたエミッタフォ
ロワ回路とを少なくとも有し、差動回路を構成する第１
のｐｎｐトランジスタのベースには第１の差動段のエミ
ッタ出力が、第２のｐｎｐトランジスタのベースには第
２の差動段の出力が入力され、第３のｐｎｐトランジス
タのベースにはエミッタフォロワ回路の出力が入力され
ることを特徴としている。

【００１２】

【発明の実施の形態】以下、本発明の一実施例を図１に
より説明する。

【００１３】まず、全体の回路方式などについて説明
し、その後、詳細回路変形例について述べることとす
る。

【００１４】図１は本発明の間接帰還型のビデオ増幅器
とそれを用いたＣＲＴディスプレイ装置の回路ブロック
図を示している。

【００１５】図１におけるビテオ増幅器は、相補形バイ
ポーラトランジスタのＬＳＩ回路で構成されている低電
圧の駆動段８０と高電圧増幅の出力段７０で構成され、
駆動段８０と高電圧出力段７０はカスコード増幅器を構
成するように接続されている。

【００１６】低電圧の駆動ＬＳＩ８０の入力には信号源
Ｅ_Sから７５Ωの終端抵抗Ｒ_S，大容量の結合キヤパシ
タＣ_Xiを介してアナログビデオ信号が印加されている。
高電圧出力段７０の出力はブライトネス制御のバイアス
電圧源７５を介してＣＲＴのカソード電極へ接続されて
おり、駆動段ＬＳＩ８０の入力端子Ｔ１１に印加された
ビデオ信号は増幅されてＣＲＴのカソード電極を駆動
し、印加された信号に応じてＣＲＴを表示する。

【００１７】駆動段ＬＳＩ８０は相補形バイポーラトラ
ンジスタのＬＳＩで作られており、その構成は、入力段
の２入力のバッファ付マルチプレクサ１０，その出力側
に接続される変換インピーダンスＺ_xを有する電圧／電
流（Ｖ／Ｉ）変換回路２０、さらに、その次には乗算機
能を用いたゲインコントローラ３１が接続されている。
ゲインコントローラ３１は制御回路３２，抵抗Ｒ_G1を介
して抵抗Ｒ_G2から制御電圧が与えられている。

【００１８】ゲインコントローラ３１の出力は互いに逆
相の２つの電流出力を有しており、その出力は補助カレ
ントミラーアンプ４０で減算され、出力段カレントミラ
ーアンプ５１〜５４を駆動するよう接続されている。

【００１９】帰還用カレントミラーアンプ６９は外付抵
抗Ｒ_Fを介して５Ｖ電源Ｖ_CCへ接続されると共に、その
出力はサンプリングスイッチ６１，キャパシタＣ_X2，ア
ンプ６２，抵抗Ｒ８０，Ｒ９０を介して入力に負帰還さ
れるよう接続されている。

【００２０】出力段カレントミラーアンプ５１〜５４の
出力はまとめられてカスコード高電圧出力段７０へ接続
されている。高電圧出力段７０は高電圧パワートランジ
スタ７１，ダイオード７２，負荷抵抗Ｒ_Lからなるカス
コード回路とトランジスタ７３，７４からなるバッファ
アンプで構成されている。

【００２１】以上のように構成されているビデオ増幅器
は利得が１００倍余の高電圧出力の反転形アンプで、そ
の入出力の利得は次の関係で表わせる。

【００２２】

【数１】

【００２３】ただし、Ｚ_XはＶ／Ｉ変換部の外付インピ
ーダンス、Ｒ_Lはカスコードの高電圧出力段の負荷抵
抗、ＫはビデオＬＳＩの利得でゲインコントローラの制
御電圧によって変化する値である。

【００２４】さて、図２（ａ)，(ｂ）で示すようにビデ
オ入力信号は最大１Ｖ_PP程度の交流信号として与えられ
るのに対し、ＣＲＴのカソードを制御する出力信号は所
定の直流の高電圧が重畳された直流信号として与える必
要があるため、安定かつ正確な直流分を再生する必要が
ある。この基準直流レベルは図２（ａ)，(ｂ）の波形，
水平同期パルス後のバックポーチとして示されている時
点で行われる。図１の本発明の実施例における動作は次
のようにして行われる。

【００２５】図１のサンプルホールドスイッチ６１のサ
ンプリング制御端子Ｔ６１にバックポーチ時点の周期的
なサンプリングパルスが加えられると帰還用カレントミ
ラー回路６９からの帰還電圧はサンプリングスイッチ６
１を介してホールド回路のキャパシタＣ_X2を充電し、ア
ンプ６２，バイアス抵抗Ｒ８９を介し入力へ帰還され
る。この帰還ループの直流一巡利得は数１００倍であ
る。この帰還は、正相のカレントミラー６９の外付抵抗
Ｒ_F12による電圧降下を帰還する負帰還であるから入力
段のＣ_X1・Ｒ８９の時定数よりも十分長い時間後には増
幅器は一定値に落ちつく。この時の出力段のカレントミ
ラーの電流をＩ_O，帰還用カレントミラーの電流をＩ_O
／Ｎとすると、高電圧出力段の直流電圧をＶ_O，帰還用
カレントミラーからの帰還電圧をＶ_F，高電圧段の電源
電圧をＶ_H，低電圧段の電源電圧をＶ_CCとして次の関係
がなり立つ。

【００２６】

【数２】

【００２７】Ｉ_Oを消去すると次のように表わせる。

【００２８】

【数３】

【００２９】すなわち、（２）式は高電圧出力段のＶ_O
を帰還せずとも低電圧のＶ_Fを帰還することでＶ_Cを正
確に定めることを示している。具体的なＶ_Oの設定は、
所望のＶ_OとなるようにＲ_Fを変えるか、若しくはＶ_F
を変える（アンプ６２の基準端子Ｔ６３の電圧で変え
る）方法の何れかで行える。この帰還は、出力電流と相
似な帰還用の電流を発生させて行う間接帰還であるが、
カレントミラー回路を利用した場合の比率Ｎはトランジ
スタのエミッタ寸法比に依存しているため電流Ｉ_Oの
大，小範囲に拘らず安定なため高精度な出力電圧の制御
が可能である。

【００３０】かくして、高電圧出力段には一切の帰還用
インピーダンス素子が不要となり、その分の寄生容量に
よる消費電力（ΔＣＶ²ｆ)がなくなり、低消費電力で広
帯域動作が可能になる。また低電圧振幅の帰還なので帰
還の応答が高速である。さらに、小形化や信頼性の面で
も有用である。

【００３１】次により詳細な実施例回路図を基に、本発
明の他の実施例を説明する。図３は既に説明した図１に
対応した詳細な実施例回路図である。同一部所若しくは
等効部所は同一符号を付してある。

【００３２】高速，高精度な帰還回路にあっては、サン
プルホールドにおいても同様な工夫が必要とされる。図
３のサンプリングスイッチ６１においては高精度化のア
ナログスイッチ４と高速化の低出力インピーダンス充電
スイッチを組合せて構成している。サンプリングスイッ
チ６１のアナログスイッチとしてのトランジスタＱ73は
そのベースがトランジスタＱ７０，Ｑ７１対による定電
流回路に接続されると共に、差動トランジスタ対の一方
のＱ７６に接続されている。トランジスタＱ73のコレク
タは抵抗Ｒ_Fを介して電極Ｖ_CCに接続されている帰還用
カレントミラートランジスタＱ６９のコレクタに接続さ
れている。またＱ７３のエミッタ側はエミッチホロワの
トランジスタＱ７２を介してホールドキャパシタＣ_X2へ
接続されている。前述の定電流回路Ｑ７１の電流はスイ
ッチトランジスタＱ７３のオフセット電圧が最小となる
約１０μＡ程度の電極に設定されており、別に駆動時に
はスピードアップ用のキャパシタＣ１１が接続され、最
大３００μＡの微分電流を加えて最小サンプル時間（実
施例では約５０ｎｓ）で整定する値に選ばれている。ト
ランジスタＱ７２のエミッタにはパルス電流バイアイ源
としての差動対のもう一方のトランジスタＱ７５が接続
されている。

【００３３】以上のように接続されているサンプリング
スイッチ６１の動作は次のようになる。定常状態ではト
ランジスタ対のＱ７６はオン、Ｑ７５はオフであり、し
たがってトランジスタＱ７３，Ｑ７２は共にオフしてい
る。サンプル制御端子Ｔ６１に“Ｌ”レベルのサンプル
信号が加えられると差動対のトランジスタＱ７６はオ
フ、Ｑ７５はオンしてＱ７３を微分的に駆動して導通さ
せると共にＱ７２にパルス電流を流してＱ７２のエミッ
タ出力インピーダンスを下げて急速にサンプリングを行
う。サンプリング期間は後半ではＱ７３のベース・コレ
クタ逆方向電流はＱ７３が最小オフセット電圧を与える
定常値（約１０μＡ）に達しスイッチ４の低オフセット
と高速サンプリングが両立した動作となる。

【００３４】ホールドキャパシタＣ_X2の端子電圧はトラ
ンジスタＱ７８，Ｑ７９，Ｑ８０からなる差動アンプを
介してビデオ増幅器の入力側へ帰還される。サンプルホ
ールド回路の精度はサンプリングスイッチ６１とホール
ドアンプ６２を合せたものとして管理される必要がある
ため、トランジスタＱ７２のＶ_BEとトランジスタＱ81の
Ｖ_BEはマッチングするようＱ７２に流れる電流とＱ８１
に流れる電流は可及的に等しく設計されている。それゆ
え、このサンプルホールド回路の精度は１ｍＶで最小サ
ンプル時間は５０ｎｓが可能である。

【００３５】本発明の特徴の一つは相補形バイポーラト
ランジスタ回路による回路の簡略化と性能の向上であ
る。以下、Ｖ／Ｉ変換回路の一部を兼ねる２入力のバッ
ファ付マルチプレクサ１０の実施例を説明する。図３の
２入力バッファ付マルチプクレサ１０は、３つの差動対
トランジスタ回路で構成している。すなわち、トランジ
スタＱ１，Ｑ２対、トランジスタＱ３，Ｑ４対、トラン
ジスタＱ５，Ｑ６対で、このうちＱ１，Ｑ２対、Ｑ３，
Ｑ４対は入力スイッチでＮＰＮトランジスタで構成して
おり、Ｑ５，Ｑ６対は反対極性のｐｎｐトランジスタで
構成しておりＶ／Ｉ変換器の一部を兼ねている。Ｑ１，
Ｑ２対及びＱ３，Ｑ４対はそれぞれＲ１，Ｒ２のエミッ
タ抵抗でバイアスされており、Ｖ／Ｉ変換を兼ねるＱ
５，Ｑ６対はトランジスタＱ１２による定電流回路でバ
イアスされている。各バイアス電流は各トランジスタの
しゃ断周波数ｆ_Tが高く、かつ動作点におけるｎｐｎト
ランジスタとｐｎｐトランジスタのベース・エミッタ間
電圧の温度変化率が等しくなるような相補性を考慮して
決定され、一例として共に約１ｍＡ程度である。入力の
トランジスタ対Ｑ１，Ｑ２でＱ１のベースは信号入力端
子Ｔ１１へ接続され、Ｑ２のベースは抵抗Ｒ３でＶ_CCへ
バイアスされると共に制御端子Ｔ１３へ接続される。そ
して共通エミッタの出力はｐｎｐトランジスタ対のＱ５
のベースへ接続される。同様にして他方のＱ３，Ｑ４対
のベースはＱ３が入力端子Ｔ１２，Ｑ４が制御端子Ｔ１
４で、共通エミッタはＶ／Ｉ変換のトランジスタ対のＱ
６のベースへ接続されている。

【００３６】次にこの回路の動作を説明する。端子Ｔ１
１からの入力を選択し、端子Ｔ１２の信号を非選択にす
るには、制御入力端子Ｔ１３を“Ｌ”レベル、端子Ｔ１
４を“Ｈ”レベルにする。するとトランジスタ対Ｑ１，
Ｑ２は、Ｑ２がカットオフし、Ｑ１がエミッタホロアと
してその信号がＱ５に伝えられる。また、もう一方のト
ランジスタ対Ｑ３，Ｑ４はベース電圧のより高いＱ４の
みが導通し、そのエミッタ電圧はＱ６に入力される。し
たがってｐｎｐトランジスタ対Ｑ５，Ｑ６はベース電圧
が相対的に低いＱ５のみが導通し、結局、入力端子Ｔ１
１の信号がＶ／Ｉ変換信号として選択される。端子Ｔ１
２側を選択し、端子Ｔ１１側を非選択にするには、上述
の動作は逆の関係になる。端子Ｔ１１の入力信号をＶＩ
１とし、Ｖ／Ｉ変換を兼ねるトランジスタ対Ｑ５，Ｑ６
の共通エミッタの電圧をＶ_Oとして前述の回路の選択時
及び非選択時の等価回路をＺ_Xによる負荷効果を除いて
示すと、それぞれ図４（ａ)，(ｂ）のようになる。すな
わち、２段の直並列スイッチとして表され、ｒ_eはトラ
ンジスタのエミッタ抵抗（１ｍＡで約２６Ω）で極めて
小さく、Ｚ_offは逆バイアスされたベース・エミッタ間
の寄生インピーダンスなので、２段スイッチとしてのオ
ンオフ比は極めて大きく、数１００ＭＨｚに至るまで５
０ｄＢ以上である。またオン時はエミッタホロワとして
動くので信号減衰は数１００ＭＨｚまで１％以下の小さ
い減衰が可能である。

【００３７】さらに本発明のバッファ付マルチプレクサ
１０は、僅か２段のエミッタホロワ段でＶ／Ｉ変換動作
も実質兼ねるため動作が極めて広帯域にできる。

【００３８】図３の２入力のバッファ付マルチプレクサ
１０におけるｐｎｐトランジスタＱ７，Ｑ８とＱ９，Ｑ
１０による２つのカレントミラーは２入力のバッファ付
マルチプレクサ１０の入力電流補償である。これにより
マルチプレクサがエミッタホロワ入力形であることと相
まって常に高い入力インピーダンスを維持し、ビデオア
ンプの低域特性を安定なものにする。

【００３９】以上述べた本発明の２入力のバッファ付マ
ルチプレクサ１０は、本発明の主要な手段の一つである
相補形バイポーラトランジスタ回路方式による回路の簡
略化と高性能化を実現している具体例である。

【００４０】次に図３のＶ／Ｉ変換回路２０における実
施例を説明する。本発明によるビデオ増幅器の広帯域化
のための主要な手段の一つは回路の可及的な電流動作化
である。それゆえ、電圧のビデオ入力信号はＳ／Ｎの劣
化がない段階で速かに電流信号に変換される。Ｖ／Ｉ変
換回路２０は、前述のマルチプレクサの出力段を兼ねる
ｐｎｐトランジスタＱ５，Ｑ６と新たなｐｎｐトランジ
スタＱ１６による差動回路である。その各々のエミッタ
にはカレントミラーを構成するｐｎｐトランジスタＱ１
２，Ｑ１３からそれぞれバイアス電流が供給されると共
に、Ｖ／Ｉ変換の変換利得を決める変換インピーダンス
Ｚ_Xが接続されている。トランジスタＱ１６側は動作範
囲の中心を決める基準で、そのベースにはエミッタホロ
ワＱ15を介して抵抗Ｒ１４，Ｒ１５の分圧回路で基準電
圧が与えられている。この基準電圧はビデオアンプとし
ての信号入力が交流入力になっているため厳密さは要せ
ず回路の最大許容入力を大きくする点から電源Ｖ_CCの１
／２近傍に設定される。この基準と２入力のバッファ付
マルチプレクサ１０の入力端子Ｔ１１，Ｔ１３とはＶ／
Ｉ変換回路として同一のレベルシフト量で温度変化に対
してもオフセットが同一になるようにトランジスタＱ１
６の動作電流はマルチプレクサの動作電流にほぼ等しく
設定される。

【００４１】このＶ／Ｉ変換回路は２入力のバッファ付
マルチプレクサ１０によって選択された入力信号が、Ｑ
５，Ｑ６の共通エミッタに伝えられ、その電圧とＱ１６
のエミッタ電圧との差動圧（ΔＶ）が、Ｖ／Ｉ変換イン
ピーダンスで電流（ΔＩ＝ΔＶ／Ｚ_X)に変換され、ト
ランジスタＱ５，Ｑ６のコレクタ及びトランジスタＱ１
５のコレクタ電流はＩ±ΔＩの形で変化する信号とな
る。変換インピーダンスＺ_Xは通常抵抗のみでも良い
が、Ｖ／Ｉ変換の周波数特性を積極的に変化させる場合
にはキャパシタ、或いはインダクタが併用される。

【００４２】このＶ／Ｉ変換回路は平衡回路であるが、
入力信号はシングルエンデッド入力なので、通常高周波
領域での差動出力回路の周波数レスポンスは同一にはな
らない。それゆえ、本発明の実施例では出力側に抵抗Ｒ
１２，Ｒ１３、キャパシタＣ２を挿入して周波数レスポ
ンス特性を合せている。

【００４３】次に、電流出力型のビデオゲインコントロ
ーラについて説明する。図３において、ゲインコントロ
ーラ３１は、ｎｐｎトランジスタＱ３７〜Ｑ４０のコレ
クタが交叉結合された差動段からなるいわゆる可変コン
ダクタンス形乗算回路、npnトランジスタＱ３５，Ｑ３
６からなるカスコード増幅回路、ｎｐｎトランジスタＱ
４１，Ｑ４２、抵抗Ｒ３９，Ｒ４０からなるバイアス回
路で構成されている。また、制御回路３２は、ｎｐｎト
ランジスタＱ２６〜Ｑ２９と抵抗Ｒ２７〜Ｒ29からなる
電圧電流変換回路，ベース接地のｎｐｎトランジスタＱ
２４，Ｑ２５による線形化対数バイアス回路，トランジ
スタＱ３０〜Ｑ３４と抵抗Ｒ３０〜Ｒ38からなる制御電
圧分圧回路，ｐｎｐトランジスタＱ４３〜Ｑ４５，抵抗
Ｒ２１〜Ｒ２６からなる可変バイアス電流発生回路で構
成されている。

【００４４】この構成の基本原理は、例えばグレーベン
著，中沢他訳，アナログ集積回路，近代科学社（昭５９
−９），２３４頁−２４２頁に四象限乗算器として詳細
に論じられている。図３に示すビデオゲインコントロー
ラはこの基本構成に対して、Ｑ３５，Ｑ３６の前記カス
コード増幅回路，前記制御電圧分圧回路，前記可変バイ
アス電流発生回路を付加している点が異なる。ここで、
前記カスコード増幅器は、前記可変コンダクタンス乗算
器の出力に接続して、本乗算回路の負荷インピーダンス
を下げることで、帯域改善を図っている。

【００４５】また、前記制御電圧分圧回路は、利得制御
端子Ｔ３１の電圧を抵抗Ｒ３７，Ｒ３８で分圧して前記
電圧電流変換回路の一つの入力であるＱ２６のベースに
供給するとともに、Ｒ３２〜Ｒ３４で発生する基準電圧
をトランジスタＱ３０〜Ｑ３４と抵抗Ｒ３０，Ｒ３１，
Ｒ３５，Ｒ３６で構成するバッファアンプを介して前記
電圧電流変換回路の他方の入力であるＱ２７のベースに
供給している。このような構成にすることで、前記電圧
電流変換回路の他方の入力であるＱ２７のベース点は低
インピーダンスとなり、分圧抵抗Ｒ２７の電流による基
準電圧の変動を大幅に低減し、利得を精度良く制御でき
る。また、利得制御端子Ｔ３１の電圧を分圧して前記電
圧電流変換回路に供給するので、前記電圧電流変換回路
に必要な電源電圧を下げることができ、駆動ＬＳＩ８０
を低電圧電源（例えば５Ｖ単一電源）で動作することが
可能となる。

【００４６】つづいて、可変バイアス電流発生回路につ
いて説明する。本回路はコントラストゲインによって変
化するブライトネスレベルを補正する回路である。図３
において、前記ゲインコントローラ３１の出力電流差Ｉ
_OGは

【００４７】

【数４】

【００４８】となる。ここで、Ｋ_Gはゲインコントロー
ラ３１の利得、Ｚ_Xは変換インピーダンス、Ｖ_R1は電
圧電流変換回路の基準電圧である。通常、Ｖ_iはＶ_R1±
ΔＶの範囲で変化し、ブライトネスレベルはＶ_R1−Δ
Ｖに設定する。このとき、Ｉ_OGは−Ｋ_G・ΔＶ／Ｚ_Xとな
り、利得Ｋ_Gに比例して変化する。本バイアス電流発生
回路はこの電流変化と逆極性の電流を発生するよう構成
している。すなわち、トランジスタＱ２０，Ｑ２１、抵
抗Ｒ２１，Ｒ２２からなるカレントミラー回路で前記電
圧電流変換回路の電流差を検出して利得Ｋ_Gに比例した
電流を発生し、この電流利得をトランジスタＱ２２，Ｑ
２３、抵抗Ｒ２５，Ｒ２６からなる電流分流回路でゲイ
ンコントローラ３１の出力電流変化と等しくなるよう調
整している。以上のように構成することで、本バイアス
電流発生回路の出力は利得変化に対するブライトネスレ
ベルの変化と極性が逆で等しくできるため、この出力電
流を補助カレントミラーアンプ４０で加算し、ブライト
ネスレベルの変動を補正することができる。

【００４９】また、Ｒ２３，Ｒ２４からなるオフセット
加算回路はブライトネスレベルの出力電流を制御する回
路であり、Ｒ２３，Ｒ２４の値、及び制御端子Ｔ３２の
電圧でブライトネスレベルの出力電流値を調整する。

【００５０】次に、補助カレントミラーアンプ４０につ
いて説明する。図３において、本アンプ４０はゲインコ
ントローラ３１の差動電流出力をシングルエンド信号に
変換する差動−シングル変換回路，増幅した複数の電流
を出力するｐｎｐカレントミラー増幅回路，ｐｎｐカレ
ントミラー増幅回路の不感帯を補正するベース電流補正
回路で構成している。

【００５１】ここで、差動−シングル変換回路は、ｐｎ
ｐトランジスタＱ４３〜Ｑ４５と抵抗Ｒ４１〜Ｒ４３か
らなるカレントミラー回路で構成し、本カレントミラー
の入出力端子であるＱ４３，Ｑ４４のコレクタはそれぞ
れゲインコントローラの出力Ｑ３５，Ｑ３６のコレクタ
と接続している。この構成により、カレントミラー回路
の出力Ｑ４４のコレクタ電流はゲインコントローラ３１
の一方の出力であるＱ３５のコレクタ電流と等しくなる
ため、差動−シングル変換回路の出力はゲインコントロ
ーラ３１の出力であるＱ３５とＱ３６のコレクタ電流差
となる。このため、電源ノイズ等によって生ずるコモン
モードノイズは、この差動−シングル変換回路で大幅に
減衰できるので、電源ラインを介した帰還ループによる
寄生発振を防止できる効果がある。

【００５２】つづいて、ｐｎｐカレントミラー増幅回路
について説明する。本回路は出力電流が最小サイズの最
大定格電流以下で動作している。ここに、通常のエミッ
タ面積比（個数比）で増幅するカレントミラーを適用す
ると出力トランジスタは電流密度に関係なくＮ個必要と
なる。このため、出力トランジスタの容量が多くなり、
高速動作の障害となる。

【００５３】本回路は入出力トランジスタを同一サイズ
で実現するものであり、この原理を図５，図６に示す。
図５はトランジスタのベース・エミッタ電圧Ｖ_BEとエミ
ッタ電流Ｉ_Eの関係である。本図より、同一サイズのト
ランジスタでＮ倍の電流利得を得るには、出力トランジ
スタのＶ_BEを入力トランジスタのＶ_BEよりもΔＶ（＝Ｖ
_TＩ_nＮ)だけ多い電圧で駆動すればよい。図６はこの
考えに基づいて立案した電流増幅回路である。ここで、
ベース共通のトランジスタＱ４７とＱ４８のエミッタ電
流比はＱ４７１〜Ｑ４７３とＱ４８１で構成するカレン
トミラーでＮ：１に制御されるため、Ｑ４８のＶ_BEはＱ
４７よりＶ_TＩ_nＮだけ小さくなる。この結果、出力
トランジスタＱ４９のＶ_BEは入力トランジスタよりもＶ
_TＩ_nＮだけ高い電圧で駆動することとなり、出力電流
は入力電流のＮ倍となる。

【００５４】以上のように、図６の電流増幅回路によれ
ば、同一サイズの入出力トランジスタでＮ倍の利得を得
ることができるため、出力トランジスタの寄生容量の影
響が少なく高周波特性の改善が図れる。

【００５５】図３においてｐｎｐカレントミラー増幅回
路は、ｐｎｐトランジスタＱ４６〜Ｑ５２，抵抗Ｒ４４
〜Ｒ５１で構成されている。本構成で、利得設定のＶ_T
Ｉ_nＮの電圧は抵抗Ｒ４６，Ｒ４７の抵抗比を１：Ｎに
してベース共通トランジスタＱ４７，Ｑ４８のエミッタ
電流をＮ：１にすることで発生している。これは、Ｒ４
６，Ｒ４７の端子電圧がＱ４６とＱ４９のＶ_BEで決定さ
れ、実用的に等しいと見なせることによる。また、入力
トランジスタＱ４６と出力トランジスタＱ49〜Ｑ５２の
エミッタに接続している抵抗Ｒ４４とＲ４８〜Ｒ５１は
各トランジスタのＶ_BEばらつきによる特性劣化を防止す
るものであり、その抵抗比はＮ：１に設定している。

【００５６】更に、入力トランジスタＱ４６のベースに
接続している抵抗Ｒ４５はｐｎｐトランジスタの電流利
得ｈ_ieの変動によるカレントミラーの利得変化を補正す
るものである。図３において、利得設定電圧を発生する
Ｑ４７，Ｑ４８のエミッタには入力トランジスタＱ４６
と出力トランジスタＱ４９〜Ｑ５２のベース電流が加算
される。ここで、Ｑ４９〜Ｑ５２のベース電流和は、出
力トランジスタ数をＭ（図３では４）とすると、Ｑ４６
に対してＭ・Ｎ倍となる。このため、ｈ_ieが減少すると
Ｑ４８のエミッタ電流が増加し、利得が減少する。一
方、入力トランジスタＱ４６のベースに接続した抵抗Ｒ
４５はエミッタ抵抗に換算すると等価的にＲ４５／ｈ_ie
となる。この抵抗はエミッタ抵抗Ｒ４４に加算されるこ
ととなり、ｈ_feが減少すると入力トランジスタのエミッ
タ抵抗が増加し、利得が増加する。このように、出力ト
ランジスタのベース電流と抵抗Ｒ４５でｈ_ieによる利得
変化は逆極性となるので、Ｒ４５でｈ_ieによる利得変化
を補正できる。ｈ_ieは通常、温度で大きく変化する。こ
のため、本回路は温度による利得変化も小さくできる効
果がある。

【００５７】次に、ベース電流補正回路について説明す
る。上記ｐｎｐカレントミラー増幅回路で、ベース共通
トランジスタＱ４７，Ｑ４８のエミッタ電流は入力電流
によらずほぼ一定電流となり、この電流の１／ｈ_ieがベ
ース電流Ｉ_Bとなる。このベース電流Ｉ_Bは入力電流か
らとられるため、入出力特性に不感帯を生ずる。ベース
電流補正回路はこの不感帯を補正する回路であり、トラ
ンジスタＱ５３〜Ｑ５５、抵抗Ｒ５２，Ｒ５３、コンデ
ンサＣ６で構成している。本回路はＱ４７，Ｑ４８のコ
レクタ電流和をＱ５３に流し、Ｑ５３のベース電流をＱ
５４，Ｑ５５とＲ52，Ｒ５３で構成するカレントミラー
で折り返えし、Ｑ４７，Ｑ４８のベースに流すよう構成
している。ここで、Ｑ４７，Ｑ４８とＱ５３のｈ_ieはほ
ぼ等しいので、Ｑ５３のベース電流はＱ４７，Ｑ４８の
ベース電流和と等しい。このため、Ｑ４７，Ｑ４８のベ
ース電流はＱ５３のベース電流と等しい電流で供給され
ることとなり、入出力特性の不感帯を除去できる。

【００５８】また、本補助カレントミラーアンプ４０で
は、可変バイアス電流発生回路の出力トランジスタＱ２
３のコレクタをカレントミラー入力トランジスタＱ５５
のコレクタと接続することで、ゲインコントローラ３１
の出力電流差と可変バイアス電流発生回路の出力電流が
加算されるように構成している。

【００５９】次に、ｎｐｎトランジスタによるカレント
ミラー電流増幅回路について説明する。図３においてｎ
ｐｎカレントミラー電流増幅回路は５１〜５４の４ブロ
ックに用いている。本回路の構成及び動作を５１のブロ
ック回路で説明する。本回路は、ベース電流補正形のカ
レントミラー回路を基本に構成している。すなわち、ミ
ラー比を設定するトランジスタＱ５６，Ｑ５８、抵抗Ｒ
５４，Ｒ５５とベース電流を補正するトランジスタＱ５
７，抵抗Ｒ５８を基本とし、高周波応答の安定化のため
に、抵抗Ｒ５６，Ｒ５７、コンデンサＣ７を加えて構成
している。

【００６０】ここで、Ｑ５６とＱ５８のエミッタ面積比
は電流増幅率と比例し、Ｒ５４とＲ５５及びＲ５６とＲ
５７の抵抗比は反比例するように設定する。この設定に
より、Ｒ５４とＲ５５の電圧降下が等しくなり、Ｑ５６
とＱ５８を等しいベース・エミッタ間電圧で駆動でき
る。この結果、入出力電流比は設定した電流増幅率と等
しくなる。

【００６１】本回路で、ベース電流補正トランジスタＱ
５７はエミッタホロワとして動作し、出力トランジスタ
Ｑ５８を駆動している。この出力トランジスタは電流増
幅率を大きくすると、エミッタ面積を大きくするととも
に、エミッタ抵抗Ｒ５５が小さくなるため、大きな容量
負荷となる。このようなエミッタホロワ回路で容量を駆
動する構成はその応答に振動が生ずることが知られてい
る。本回路のＲ５７は負荷の高周波インピーダンス低下
を制限することで振動を防止している。

【００６２】また、コンデンサＣ７は、Ｑ５６とＱ５７
の負帰還ループによるｆ特ピークをＱ５６のエミッタの
高周波インピーダンスを下げることで低減している。

【００６３】以上述べた図３の動作は、本発明で採用し
ている電流動作，相補形バイポーラトランジスタ回路に
よって容易になっている。

【００６４】図７に間接帰還型ビデオ増幅器の他の実施
例を示す。同図において、ビデオアンプは低電圧部の駆
動段ＬＳＩ８０，高電圧出力段７０，サンプルホールド
回路６０、などからなっており、低電圧部の入力端子Ｔ
１１には入力キャパシタＣ_X1を介して端子１に入力信号
(図示せず)が加えられる。出力段７０の出力はＣＲＴの
カソードＲに接続される。図７の電圧供給電源は高電圧
電源＋Ｖ_H（例えば１２０Ｖ）と低電圧電源＋Ｖ_CC（例
えば１０Ｖ）である。

【００６５】高電圧出力段７０は数１００Ωの負荷抵抗
Ｒ_Lと高周波パワートランジスタ７１で構成され、その
ベースには＋Ｖ_CCの固定電圧が与えられている。パワー
トランジスタ７１のエミッタには低圧部の出力段カレン
トミラー５１，５２，５３とそのエミッタ抵抗Ｒ_E1から
なるエミッタホロワが直列に接続されており、いわゆる
カスコード増幅器を構成している。またカスコードのエ
ミッタホロワにはベースを共通にしたトランジスタＱ６
９とエミッタ抵抗Ｒ_E2からなる小容量のエミッタホロワ
が並列に接続され、それらの共通ベースは前置増幅器８
１の出力に接続される。トランジスタＱ６９のコレクタ
は抵抗Ｒ_Fを介して電源＋Ｖ_CCに接続されると共に、サ
ンプルホールド回路６０のスイッチ６１に入力される。
スイッチ６１の出力側はホールドキャパシタＣ_X2及び増
幅器６２の入力側に接続される。増幅器６２の他方の入
力には抵抗Ｒ６０１，Ｒ６０２からなる電源＋Ｖ_CCの分
圧電圧が入力され、増幅器６２の出力側６３は抵抗Ｒ８
９を介して前置増幅器８１の入力に接続されている。こ
の閉ループの一巡利得は数１００程度になっている。

【００６６】図７において、高電圧出力段の所望の直流
バイアス出力をＶ_O，対応するトランジスタＱ６９より
の帰還電圧をＶ_F、トランジスタＱ６９，５１，５２，
５３のエミッタベース間電圧をＶ_BE，増幅器８１の出力
電圧をＶ_Aとすれば、Ｖ_O，Ｖ_Fはそれぞれ次のような
関係で表わせる。

【００６７】

【数５】

【００６８】

【数６】

【００６９】（５)，(６）式より

【００７０】

【数７】

【００７１】ただし、（７）式におけるｋはサンプルホ
ールド回路の増幅器６２の基準入力分圧比（≡Ｒ６０２
／Ｒ６０１＋Ｒ６０２）である。したがって、所望のＶ
_Oについて（７）式を満足するように図７の可変抵抗Ｒ
_Fが設定される。

【００７２】以上のように構成されているので、サンプ
ルホールド回路６０の制御入力端子Ｔ６１にさきの図２
の波形のバックポーチとして示した期間にサンプリング
パルスが印加されるとバックポーチの期間の出力電圧に
相当する電圧がサンプルホールドされ基準値と比較され
て増幅器６２，抵抗Ｒ８９を介して出力電圧を修正する
ように負帰還される。サンプリングパルスは水平同期
（１Ｈ期間）毎に周期的に加えられるから、ついには出
力電圧の直流電圧は設定した所望の値に等しくなり、そ
の値を保持する。上述した（７）式及び図７の構成にお
いては、出力電圧と帰還電圧の関係は温度等に依存しな
い対称な差動関係になっていることに注目されたい。そ
のため、高電圧出力部からの帰還と同様な良好な精度で
制御されるのである。

【００７３】このように総て低圧部の回路のみで出力，
電圧のバイアス制御が可能になった結果、高電圧出力部
の負荷は軽減され（１〜２ＰＦ程度）、数１０％の帯域
向上と、高周波電力消費の軽減が可能になるのである。
また、高電圧部の帰還抵抗の省略はコストや信頼性の点
からも望ましく、また、回路の集積もし易くなる。

【００７４】図８は図１の実施例に適用した間接帰還形
ビデオ増幅器の実施例であり、図９は図３の実施例に適
用したサンプルホールド回路の実施例である。図８，図
９の構成及び動作は図１及び図３と等価であるので、こ
こでは説明を省略する。

【００７５】図１０は間接帰還型ビデオ増幅器の他の一
実施例であり、図８の実施例と異なる点は、図８のサン
プルホールド回路６０の代わりにピークホールド回路６
５を用いたことにある。このピークホールド回路６５は
ダイオード６６，６７、抵抗Ｒ６０１〜Ｒ６０３，コン
デンサＣ_X，増幅器６２からなり、ダイオード６６とコ
ンデンサＣ_Xにより端子Ｔ８５に発生する電圧のピーク
値（端子Ｔ８５に発生する電圧極性は出力の極性と同じ
である）をホールドするものである。これにより、映像
信号のバックポーチレベルに相当する電圧を図８のよう
にタイミング信号を用いずとも得ることができ、図８と
同様の効果が得られる。なお、ダイオード６７，抵抗Ｒ
６０３からなる回路は増幅器６２の入力動作点を合わせ
るためのものである。

【００７６】次に、間接帰還型ビデオ増幅器のもう一つ
の実施例を図１１に示す。図７の実施例と異なる点は、
前置増幅器８１に反転増幅器を用い、低圧部の出力段カ
レントミラーアンプ５１，５２，５３をｐｎｐトランジ
スタに置換し、これらのトランジスタのエミッタ側にエ
ミッタ抵抗Ｒ_Eを接続してエミッタホロワを構成したこ
とである。更に、サンプルホールド回路６０への帰還電
圧を端子Ｔ５１からとるようにしている。

【００７７】図１１において、出力段カレントミラーア
ンプ７１，５１，５２，５３のエミッタ・ベース電圧を
Ｖ_BE，増幅器８１の出力電圧をＶ_Aとすれば、高電圧出
力段の所望の直流バイアス出力Ｖ_O、及びサンプルホー
ルド回路６０への帰還電圧Ｖ_Fはそれぞれ次のような関
係で表わせる。

【００７８】

【数８】

【００７９】

【数９】Ｖ_F＝Ｖ_A＋Ｖ_BE…（９）（８)，(９）式より、

【００８０】

【数１０】

【００８１】が成立し、（７）式と同様の関係が得ら
れ、総て低圧部の回路のみで出力，電圧のバイアス制御
が可能になる。

【００８２】更に、間接帰還型ビデオ増幅器の他の一実
施例を図１２に示す。図１２は、サンプルホールド回路
６０に入力する帰還電圧を前置増幅器８１の出力、即
ち、低電圧回路部の中間段から得るようにした一実施例
である。この場合も（７）式と同様の関係が得られるの
で、総て低圧部の回路のみで出力、電圧のバイアス制御
が可能となる。

【００８３】このように、ビデオ増幅器の出力電圧（Ｃ
ＲＴディスプレイのカソードに印加される高電圧）より
も低電圧となる部分から間接的に入力側に負帰還すれば
よく、種々な変形が含まれる。

【００８４】図１３に図３の実施例に適用したマルチプ
レクサの実施例を示す。本実施例の構成及び動作は図３
で説明したとおりである。

【００８５】図１４にマルチプレクサの他の実施例を示
す。本実施例はマルチプレクサをトランジスタＱ５，Ｑ
６，Ｑ２０１〜Ｑ２０３，定電流源Ｉ₃で構成する差動
増幅回路に適用したものである。本実施例においても、
入力信号Ｖ_IN1を選択するときは、制御信号Ｖ_SW1とＶ
_SW2にそれぞれＧＮＤとＶ_CCを入力する。この結果、Ｑ
３，Ｑ６はカットオフし、Ｑ１，Ｑ５はエミッタホロワ
として動作する。このため、差動増幅回路の入力にはＶ
_IN1が選択される。このとき、差動増幅回路の一方の入
力であるＱ５のベース電圧はＶ_IN1−Ｖ_BEとなり、他方
の入力であるＱ１６のベース電圧はＶ_REF−Ｖ_BEとな
る。このため、本実施例においても、Ｑ１，Ｒ１及びＱ
１５，Ｒ１６をマッチング良く設計することでオフセッ
ト電圧を小さくできる。

【００８６】次に、補助カレントミラーアンプ４０に用
いる電流増幅回路の他の実施例を図１５から図１９を用
いて説明する。

【００８７】図１５において、４１は入力端子、４２は
出力端子、４３は電源端子である。また、Ｑ４０１，Ｑ
４０２はエミッタが共通接続の２つのトランジスタ、Ｑ
403,Ｑ４０４はベースが共通接続の２つのトランジスタ
で、Ｑ４０１〜Ｑ４０４のベース・エミッタ間のダイオ
ードによるブリッジ回路を構成している。また、トラン
ジスタＱ４０１，Ｑ４１１〜Ｑ４１Ｎ，Ｑ４２１はカレ
ントミラー構成であり、トランジスタＱ４０１のコレク
タは入力端子４１に、トランジスタＱ４１１〜Ｑ４１Ｎ
のコレクタはトランジスタＱ４０３のエミッタに、トラ
ンジスタＱ421はトランジスタＱ４０４のエミッタにそ
れぞれ接続される。また、トランジスタＱ４０３，Ｑ４
０４のベースは入力端子４１に、コレクタは電源端子４
３に接続される。また、トランジスタＱ４０１のコレク
タは出力端子４１に接続される。この図１２の構成にお
いて、トランジスタＱ４１，Ｑ４１１〜Ｑ４１Ｎのカレ
ントミラーはトランジスタＱ４０３を介した帰還ループ
で閉じること、トランジスタＱ４１１〜Ｑ４１Ｎはトラ
ンジスタＱ４０１と同一のエミッタ面積のものをＮ個使
用することとすると、入力端子４１に加えられた入力電
流Ｉ_iは、トランジスタＱ４０１にＩ_i，トランジスタ
Ｑ４１１〜Ｑ４１ＮにそれぞれのＩ_i（合計でＮＩ_i)が
流れる。一方、トランジスタＱ４２１はトランジスタＱ
４０１とカレントミラーの関係にあるので、トランジス
タＱ４２１もトランジスタＱ４０１と同一のエミッタ面
積のものを使用しているので、トランジスタＱ４２１も
Ｉ_iが流れる。このため、エミッタが共通接続の２つの
トランジスタＱ４０３，Ｑ404にはそれぞれＮＩ_i，Ｉ
_iが流れることになる。

【００８８】次に、トランジスタＱ４０１，Ｑ４０２，
Ｑ４０４のダイオードブリッジ回路では、トランジスタ
のベース・エミッタ間電圧をそれぞれＶ_BE1，Ｖ_BE2，Ｖ
_BE3，Ｖ_BE4とすると、

【００８９】

【数１１】Ｖ_BE1＋Ｖ_BE3＝Ｖ_BE4＋Ｖ_BE2…（１１）が成り立つ。また、（１１）式のそれぞれのベース・エ
ミッタ間電圧は次のように表わされる。

【００９０】

【数１２】

【００９１】

【数１３】

【００９２】

【数１４】

【００９３】

【数１５】

【００９４】ここで、Ｖ_Tはサーマル電圧Ａ_Eはトランジスタのエミッタ面積Ｉ_SOは単位面積当りのコレクタ逆方向飽和電流Ｉ_OはトランジスタＱ４０４のコレクタ電流、即ち出力
端子４２から取り出す出力電流である。（１１）式に（１２)〜(１５）式を代入して整
理すると、（１６）式になる。

【００９５】Ｉ_O＝ＮＩ_i…（１６）即ち、トランジスタＱ４１１〜Ｑ４１ＮとＱ４２１のカ
レントミラー比Ｎ：１が電流利得Ｎ倍になることを示し
ており、カレントミラー電流の絶対値には関係しない。

【００９６】この原理は、同一エミッタ面積のトランジ
スタＱ４０１〜Ｑ４０４でダイオードブリッジ回路を組
み、ベースが共通接続の２つのトランジスタＱ４０３，
Ｑ４０４のエミッタ間に電位差ΔＶ(＝Ｖ_BE3−Ｖ_BE4＝
Ｖ_TＩ_nＮ）を発生させて、このΔＶをエミッタが共通
接続の２つのトランジスタＱ４０１，Ｑ４０２のベース
間に加えることにより、トランジスタＱ４０２のベース
・エミッタ間電圧Ｖ_BE2が見掛上ΔＶだけ増加したこと
による。したがって、このΔＶが加算されたトランジス
タＱ４０２のコレクタには(１６)式のようにトランジス
タＱ４０１のコレクタ電流、即ち入力電流Ｉ_iのＮ倍の
出力電流Ｉ_Oを得ることができる。以上述べたように本
実施例によれば、ダイオードブリッジ回路は高速動作
（ダイオード接続のためトランジスタのベース・エミッ
タ間電圧は変動しないためトランジスタの寄生容量の影
響が少ない）であること、出力トランジスタも最小個数
で帯域を制限する寄生容量を小さくできることにより、
高周波特性の改善が図れる。

【００９７】また、入力電流Ｉ_iにリンクしてトランジ
スタＱ４０３，Ｑ４０４電流値が設定できること、ダイ
オードブリッジ回路の対向トランジスタに流れる電流を
等しくできることから、入力電流Ｉ_iが０から動作し
(図１７の(ａ)のような特性)、かつ入出力特性の直線性
も良い。

【００９８】上述した実施例においては、入力電流Ｉ_i
にリンクした電流がトランジスタＱ４０４，Ｑ４２１の
トーテムポールに流れるが、トランジスタＱ４０４とＱ
４２１の動作が相殺する方向に働くため、高周波での出
力電流Ｉ_Oが制限されることになる。高周波特性を改善
するには、トーテムポールのトランジスタＱ４２１に定
電流を流すことにより、トランジスタＱ４０４とＱ４２
１の相殺作用がなくなり、より高周波特性が良くなる。

【００９９】即ち、これを実現するための本発明の他の
一実施例を図１６に示す。図１６において、図１５の実
施例と異なる点は、トランジスタＱ４１１〜Ｑ４１Ｎ，
Ｑ４２１，Ｑ４３１によりカレントミラーを構成し、定
電流をベースが共通接続の２つのトランジスタＱ４０
３，Ｑ４０４に流したことにある。この場合もトランジ
スタＱ４１１〜Ｑ４１ＮとＱ４２１のカレントミラー比
をＮ：１に設定しておくと、（１６）式が成立し、電流
利得はＮ倍が得られる。

【０１００】上述図１６の実施例においては、ベースが
共通接続の２つのトランジスタＱ４０３，Ｑ４０４に定
電流を流しているので、トランジスタの電流増幅率分の
１の電流だけは入力電流Ｉ_iからベース電流ΔＩとして
とられ、入出力特性が図１７の（ｂ）の直線のようにな
る。このΔＩは不感帯となり、入力電流Ｉ_iがΔＩ以上
にならないと出力電流Ｉ_Oが得られない。このため、図
１７（ａ）のように入力電流Ｉ_iが０から出力電流Ｉ_O
を得るための本発明の実施例を図１８に示す。

【０１０１】即ち、図１８において、トランジスタＱ４
４１，Ｑ４４２，Ｑ４４３を設けて、ベースが共通接続
の２つのトランジスタＱ４０３，Ｑ４０４に流れる和の
電流の電流増幅率分の１の電流をトランジスタＱ４４１
（トランジスタＱ４０３，Ｑ４０４と同一エミッタ面積
のものを使用）により取り出し、次に、トランジスタＱ
４４２，Ｑ４４３のカレントミラーにより入力端子４１
に加算して、ベース電流補正により不感帯ΔＩをなくす
ようにしている。

【０１０２】以上述べた図１５，図１６，図１８の実施
例は、１出力の電流増幅器構成で説明したが、マルチ出
力も可能である。この場合、出力トランジスタがマルチ
数だけ増えるだけで実現できるので、１出力に比べ高周
波特性はあまり損なわれない。

【０１０３】また、エミッタが共通接続の２つのトラン
ジスタやカレントミラー回路のトランジスタのエミッタ
側に抵抗を入れることにより、高周波特性がより向上で
きる効果がある。この場合、抵抗値の設定は、トランジ
スタに流す電流比によって抵抗にかかる電圧が一定とな
るような値に選ぶ。

【０１０４】また、電流利得として１／Ｎを得ようとす
る場合には、ベースが共通接続の２つのトランジスタに
流す電流のカレントミラー比をＮ：１から１：Ｎに変え
ることにより実現できる。

【０１０５】また、電流増幅器に使用するトランジスタ
はｎｐｎで説明したが、ｐｎｐに置換してソースタイプ
の出力を得る電流増幅器も可能である。図１９に、図１
８の実施例をｐｎｐに置換した実施例を示す。この場合
も高周波特性については図１８と同等の効果が得られ
る。特に、トランジスタＱ４４１のベースと接地電位間
に挿入したコンデンサＣ４０１は高周波でのベース電流
補正帰還量を抑えて、周波数特性を平坦にする効果があ
る。また、ｐｎｐでも縦形トランジスタといえどトラン
ジション周波数ｆ_Tはｎｐｎより低いので、本発明はｐ
ｎｐの方が効果が大きい。

【０１０６】次に、相補トランジスタ回路を用いた本発
明の他の一実施例を図２０から図３１を用いて具体的に
説明する。

【０１０７】図２０は本発明の他の実施例にかかるビデ
オ増幅器及びそれを用いたＣＲＴディスプレイ装置を示
している。

【０１０８】尚、本実施例は、間接帰還型ではなく、直
接帰還型のビデオ増幅器及びそれを用いたＣＲＴディス
プレイ装置である。

【０１０９】本実施例におけるビデオ増幅器は、バッフ
ァ付マルチプレクサ１００，電流出力形のビデオゲイン
コントローラ３００，複数出力のカレントミラー回路４
００，複数出力カレントミラー回路の増幅器５００から
なる相補形ビデオ増幅回路であり、出力はＣＲＴ７００
のカソードに印加される。

【０１１０】まず、図２０において、バッファ付マルチ
プレクサ１００の構成は、ｎｐｎトランジスタ対２１
１，２１２の差動段とその共通エミッタ側の電流バイア
ス用の定電流回路２１３、およびこれと対称なｐｎｐト
ランジスタ対２３１，２３２とその共通エミッタ側の電
流バイアス用の定電流回路２３３からなっている。そし
てｎｐｎトランジスタの差動段のエミッタ出力は次段の
差動段のｐｎｐトランジスタ２３１のベースに配線２３
４を介して接続されている。同様に他方のｐｎｐトラン
ジスタ２３２のベースには別のｎｐｎの差動段（図示省
略）の信号が接続される。この回路１００の入力は端子
２０１で出力はｐｎｐ差動段の共通エミッタから配線２
３５を介して出力されるようになっている。定電流回路
２１３と２３３の値は相補性良くほぼ同じ値、例えば共
に１ｍＡ程度に設定されている。以上のような構成にお
けるバッファ付マルチプレクサ１００の動作は次のよう
になる。入力電圧信号が端子２０１に印加され、制御端
子２０４の電圧が入力端子２０１の電位よりも低い場
合、トランジスタ２１２はしゃ断となり入力信号はトラ
ンジスタ２１１のエミッタフォロワとして次段のトラン
ジスタ２３１に伝達され、トランジスタ２３２の入力が
しゃ断状態とすると同様に次段もエミッタホロワ動作と
なり出力は信号線２３５より出力される。すなわち、こ
の出力が選択状態における等価回路は図２１（ａ）に示
すように、エミッタホロワの低出力インピーダンスＺ
_O(＝ｋＴ／ｑＩ_Eで表わせＩ_E＝１ｍＡでは〜２６Ω）
と高インピーダンスＺ_off′(定電位回路の出力インピー
ダンスとしゃ断トランジスタのしゃ断リークインピーダ
ンス）の２段回路となり、入力信号は高入力インピーダ
ンス，低出力インピーダンスのバッファとして働き、ま
た信号は極めて減衰が少なく（例えば通常１％よりも少
ない）、また、広帯域動作する回路となる。

【０１１１】次いで、入力信号をしゃ断する場合には制
御入力端子２０４の電圧を入力より高くし、信号源側の
トランジスタ２１１をしゃ断状態にする。同様に次段の
pnp段もトランジスタ２３１をしゃ断状態にする。この
場合の等価回路は図２１(ｂ)に示すようになりトランジ
スタの入力しゃ断インピーダンスＺ_offはエミッタの出
力インピーダンスＺ_onと比較すると高周波においてもＺ
_on≪Ｚ_offの関係にあるためしゃ断時の減衰量は（Ｚ
_off≪Ｚ_on)²で極めて大きくなり、具体的な１計算例を
示すと３００ＭＨｚにおいても５５ｄＢと極めて優れた
ビデオマルチプレクサが実現できる。また、初段の差動
段と２段目の差動段はそれぞれｎｐｎ，ｐｎｐの相補ト
ランジスタを用いているので、入出力間のレベルシフト
が温度変化も含めて相殺し合い、ほとんどシフトしな
い。また、トランジスタは電源電圧に直列に２個直列に
なっているのみなので、低い電源電圧でも比較的大きな
信号入力範囲を許容できることになる。これらの特徴
は、従来の同一極性のトランジスタからなるカスケード
接続の差動２段スイッチにはない特徴である。

【０１１２】次に電流出力形のビデオゲインコントロー
ラ３００について説明する。

【０１１３】図２０におけるビデオゲインコントローラ
３００は図３に示す本発明の実施例と同様にｎｐｎのト
ランジスタ３１１〜３１４のコレクタ電極が交叉結合さ
れた差動段からなるいわゆる可変コンダクタンス形乗算
回路と、トランジスタ３３１，３３２及び電圧電流変換
回路３５，抵抗３３３，３３４の分圧回路とからなる線
形化対数バイアス回路を主体にしている。トランジスタ
対３１１，３１２及び３１３，３１４の共通エミッタに
はそれぞれトランジスタ３１５，３１６及び抵抗３２
３，定電流回路３２１，３２２からなる電圧電流変換回
路が接続されている。交叉接続されたトランジスタ対の
一方にはダイオード３１８，３１９（アーリ効果のバラ
ンス用ダイオード）が接続され、他方には乗算回路のト
ランジスタと相補な極性のｐｎｐのトランジスタ３１
７，４０１，４１１等からなるカレントミラー回路が接
続される。

【０１１４】入力信号の電圧電源変換回路のバイアス端
子３０３の電圧は入力信号範囲のほぼ中間的な値に固定
される。それゆえ、トランジスタ３１５のベースに印加
された入力信号電圧は端子３０３のバイアス電圧との差
分が、抵抗３２３によって電流信号によって変換され、
乗算回路を構成する交叉接続された差動トランジスタ３
１１〜３１４に供給される。一方差動トランジスタ３１
１〜３１４のベース側に接続されているトランジスタ３
３１，３３２、電圧電流変換回路３５は前述したように
線形化バイアス回路であり、制御入力端子３５１，３５
２間の電圧に比例的に差動トランジスタ対に流れる電流
を変化させる。したがって、ゲインコントローラ３００
の負荷側のトランジスタ３２０に流れる出力電流は、ト
ランジスタ３１５のベース入力電圧に比例し、かつ、利
得制御端子３５１，３５２間の制御電圧によって直線的
に変化し、ゲインコントローラとなる。

【０１１５】開示したゲインコントローラ３００におい
て実際上重要な点の一つは、出力信号を相補対のトラン
ジスタ３１７を介して電流信号として利用する点にあ
る。したがって、本発明に適用できる乗算器の基本形と
してはこのトランジスタコンダクタンス形以外にも有効
に適用できる。例えば利得加算形可変利得増幅回路とし
て知られる差動段の電流振り分けを利用した乗算器でも
同様の利点を享受できる。また、実施例に開示した乗算
器は、エミッタ電流バイアス量に対するトランジスタの
トランスコンダクタンスの従属性を利用するものなの
で、精度，速度の両面から電圧出力よりも電流出力の形
で利用するのが有利である。また、電流出力の方が限ら
れた電源電圧において大きなダイナミックレンジ（Ｓ／
Ｎ比大）が得られること、さらに電流出力は出力ノード
の電圧変化による寄生容量の充放電の影響が少ないため
高速に動作しえる大きな利点がある。

【０１１６】さらに、出力段について相補トランジスタ
回路の利点を示す。ビデオゲインコントローラ３００の
出力に挿入されたｐｎｐトランジスタ３１７はｐｎｐ形
のカレントミラー回路４００の基準トランジスタになっ
ている。すなわち、ベース電流補正トランジスタ４０１
を有するカレントミラー回路４００の各出力トランジス
タ４１１〜４１ｎのコレクタには、正確に基準トランジ
スタに対する設計倍率比でもってゲインコントローラ３
００の出力電流が流れる。すなわち、カレントミラー回
路４００は、電流分配及び電流増幅（１倍の増幅も含
む）の機能を持つ。カレントミラー回路４００からの各
電流出力は電流信号のままカレントミラー増幅器５００
に入力され、増幅される。電流増幅率は基本的には、入
力側トランジスタ５１１〜５１ｎと出力側トランジスタ
５２１〜５２ｎのエミッタ寸法比によって決められる
が、電流比精度を向上し応答速度の線形性と高速性を良
好にするため各入出力トランジスタのエミッタにはエミ
ッタ寸法比に反比例したエミッタ抵抗５４１〜５４ｎ，
５５１〜５５ｎを挿入すると共に、ベース電流補正用ト
ランジスタ５３１〜５３ｎが使用される。カレントミラ
ー増幅器５００の出力は各々端子５７１〜５７ｎを介し
てトランジスタ７１のエミッタ電流として供給される。

【０１１７】トランジスタ７１のコレクタ電圧はCRT700
のカソード７０１にコントラスト信号として印加され、
これらの信号のＲＧＢの合成としてCRT700は色信号とな
る。尚、７６１は電圧源、７６３は負荷抵抗である。

【０１１８】以上のような相補形カレントミラー回路に
よる電流増幅は、電流動作なので高速であり、低い電源
電圧下においても大きなダイナミックレンジが得られ、
また、電流信号なのでカレントミラー回路の接地インピ
ーダンスによる電位変動の影響を受けない。このことは
大電流出力段においては特に大きな利点となる。また相
補形トランジスタによるときは、回路及び接続が簡単に
できるので、本質的に高速化に適し、寸法も小形にな
る。

【０１１９】次に本発明の具体的なシステム応用の実施
例について、図２２を用いて説明する。図２２は本発明
の他の一実施例にかかる高精細ＣＲＴディスプレイ装置
のビデオ増幅系のブロック図である。図２２において、
１チップ化されたビデオアンプＩＣ８０内にデュアル入
力バッファ１００，ビデオゲインコントローラ３００，
信号分配のカレントミラー４００，複数のカレントミラ
ーアンプ５０１〜50ｎがあり、図示のように従属接続さ
れている。さらに、サンプリングスイッチ６１，アンプ
６２，バイアス抵抗Ｒ８９，Ｒ９０等を含んでいる。上
記の各機能のブロックの符号は、既に詳述した図３又は
図２０と同等、若しくは等価物には同一符号を付して示
している。

【０１２０】複数のカレントミラーアンプ５０１〜５０
ｎの各出力端子は各々のグランド端子と交互に配置され
ており、それらはチップ８０の外で各々１本の出力端子
及びグランド端子にまとめられる。カレントミラーアン
プ５０１〜５０ｎのまとめられた出力線は、高周波のパ
ワートランジスタ７１のエミッタへ接続される。また、
パワートランジスタ７１のベースには数Ｖ程度の順バイ
アス電源７６２が印加され、さらにコレクタには負荷抵
抗Ｒ_Lを介して出力用の高電圧電源７６１が接続され
る。すなわちＩＣ８０とパワートランジスタ７１は電流
駆動電圧出力のカスケード増幅器を構成している。パワ
ートランジスタ７１のコレクタ出力は、一定のカソード
バイアス電源（図示せず）を介してＣＲＴのカソードへ
導くと共に、直流動作点を定めるための帰還抵抗７７
１，７７２を介してビデオＩＣ８０のサンプリング入力
端子６０１へ供給されている。この信号はサンプリング
スイッチ６１，ホールドキャパシタＣ_X2，アンプ６２，
高抵抗Ｒ８９，Ｒ９０を介して増幅器の入力側に入り、
ネガティブフィードバックとなるように接続されてい
る。サンプリングスイッチ６１の入力端子Ｔ６３には増
幅器の高電圧出力が所望の値となるような基準電圧が与
えられる。このビデオＩＣ８０の入力端子２０２には交
流結合用のキャパシタＣ_X1を介して図示のようなアナロ
グビデオインタフェース信号が加えられる。この信号電
圧は通常ビデオメモリ，Ｄ／Ａコンバータ（何れも図示
せず）により発生され、その振幅は１Ｖないしそれ以下
である。高精細ＣＲＴにおけるカソード電極駆動のコン
トラスト信号電圧は４０Ｖ程度必要であるから、ビデオ
増幅器としては最大１００倍程の利得を持つ反転形の電
圧増幅器を構成している。ビデオゲインコントローラの
外部端子Ｔ２１，Ｔ２２間に接続される抵抗と抵抗キャ
パシタからなるインピーダンスはビデオゲインコントロ
ーラの電圧電流変換インピーダンスである。したがって
このインピーダンスをＺ_Xとし、負荷抵抗Ｒ_Lの抵抗値
をＲ_Lとすると図２２におけるビデオアンプの出力Ｖ_O
は入力Ｖ_iに対して、図１で示す実施例と同様に（１）
式で示す関係となる。図２３は図２２の詳細回路図であ
る。

【０１２１】図２２の実施例回路に示したように、ビデ
オＩＣ８０の電流出力端子５７１〜５７ｎは、グランド
端子５８１〜５８ｎとペアで出力するよう構成されてい
る。そして各グランド端子は、図２３の詳細回路図に示
すように、各出力回路毎に共通グランド端子７８２に接
続されている。このようにすることにより出力電流は共
通線に流れず各グランド線に流れ、さきに述べた電流信
号インタフェースの効果と共に、出力電流によるインピ
ーダンス降下の影響を軽減し、広帯域かつ低ノイズ動作
に寄与する。

【０１２２】この観点からのＩＣ出力段のもう一つの特
徴は図２４（ａ）のパッケージの端子配列図に示されて
いる。図２４（ａ）に示すように、各電流増幅器の出力
端子（Ｏ_i）とグランド端子（Ｇ_i）は隣接して交互に配
置される。各出力端子に流れる電流と各グランド端子に
流れる電流は極性が逆で、かつ大きさは等しい。そのた
め図２４（ａ）に示すような密でほぼ等しい端子長を有
するパッケージにおいて各出力端子と各グランド端子間
相互インダクタンス効果が作用する。したがって各端子
の実効リードインダクタンスは大幅に減少する。

【０１２３】このため、ＩＣ内のグランド電位の変化に
起因する不安定な帰還効果を排除することができ、広帯
域信号の出力を可能にする。また出力リードに流れる電
流の誘導は打消し合うため外部リードが発生するノイズ
を大幅に低減でき、他に妨害を与えない。

【０１２４】本実施例においては、分割した電流出力段
を備えているため、高速動作に対応する多様な高電圧出
力段に対応できる。

【０１２５】図２４（ａ）に示したような分割多出力の
ＩＣパッケージをプリント板上に実行するのに際して
は、プリント板側の導体パターン配置についても分割多
出力によるリードインダクタンス低減に対応した工夫が
有効である。図２４（ｂ）はそのようなプリント板側の
導体パターン配置の一実施例を示す。

【０１２６】図２４(ｂ)において、実線はプリント板上
の導体パターンを示し、点線はリードを含むＩＣパッケ
ージを示す。すなわち、ＩＣパッケージの出力リード５
７１〜５７６を集合する出力導体パターン５７０とグラ
ンドリード５８１〜５８６を集合するグランド導体パタ
ーンは櫛歯状に入りくんで対面している。ＩＣパッケー
ジのリード電極は５８１′の如く先端が導体パターンに
対して平行になるよう予め折り曲げられており、リード
の折り曲げ部が前記導体パターンの櫛歯状の上に重ねら
れ、半田等により電気的に接合される。さらに、内側の
出力導体パターンは複数のスルーホール導体（図示せ
ず）を介して裏面に導かれ、グランド側の導体パターン
と共に平衡した低インピーダンスの配線を形成する。こ
のような、インラインの櫛歯状電極は、パッケージのリ
ード長を短く、かつ実効長を平衡させるに適した実施例
である。

【０１２７】図２５〜図２７は出力段の他の実施例を示
す。

【０１２８】図２５は多数の電流出力増幅器５００のう
ちの１個の５０１でトランジスタ７１と抵抗Ｒ_Lからな
る回路との直列接続で既に説明したカスコード増幅器を
構成し、残りの５０２〜５０ｎでバッファ増幅器を駆動
する。すなわち、パワートランジスタ７５１はエミッタ
ホロワで、パワートランジスタ７５２はエミッタホロワ
の定電流バイアス源となっている。このような図２５の
構成においては、トータルの消費電流を増加することな
くエミッタホロワにより出力インピーダンスを下げ高速
な負荷容量駆動を可能にする。

【０１２９】図２６は本発明を利用する出力段構成の一
実施例を示す。図２６の実施例においては、電流増幅器
５０２〜５０ｎとパワートランジスタ７１，負荷抵抗Ｒ
_Lでカスケード増幅器を構成し、電流増幅器５０１でカ
スケード増幅器の入力側に設けたパルストランス７６５
を駆動する。パルストランス７６５は二次側に微分用の
キャパシタ７６７を備えており、パルストランスと併せ
て微分回路を構成する。抵抗７６４は回路のダンピング
抵抗である。この微分の極性は変化を加速する極性にな
っている。すなわち、各電流増幅器の電流が増加方向変
化に対してパルストランスは図示の極性の正電圧パルス
を発生し、トランジスタ７１のベース電圧を正にしてト
ランジスタ７１に流れる電流を加速する。電流が減少方
向に対しても同様の理由で加速される。したがって終段
増幅器の帯域はより広帯域にできる。

【０１３０】図２７は本発明を適用した出力段構成の他
の実施例を示す。図２７においては、カスケード増幅器
のパワートランジスタ７１と負荷抵抗Ｒ_Lの間にパルス
トランス７６５を介し、その一次側を電流増幅器５０１
で駆動するものである。この場合の駆動の極性もトラン
ジスタ７６５のコレクタ電圧の変化を助長するように選
んでおく。そうすることにより微分利得は増加し、広帯
域化することができる。このような方法はある種のピー
キングであるからパルストランスのインダクタンスは、
帯域が減少しつつある範囲で効果をもたらすように、使
用するトランジスタや負荷の容量に依存して適切な範囲
に選定される必要がある。

【０１３１】以上図２５から図２７の実施例を通して、
本発明を利用して多様な高電圧出力段とその広帯域化に
対応しうることを示した。これらは例示であり、更に多
くの変形がありうる。これらの多様化への対応は、ＩＣ
部の出力段が、複数に分割されたオープンコレクタ形の
電流出力形として構成されている点に起因する。すなわ
ち、本発明における複数に分割された出力段は複数の負
荷を相互干渉なしに駆動しうるため、多様な出力形式が
可能になる。

【０１３２】本発明の他の実施例における相補対性回路
は応用上多くの好ましい特性を発揮しうる。その一つ
は、ＣＲＴビデオ増幅器の利得調整時におけるコントラ
スト信号とブライトネス信号の無干渉化である。ビデオ
増幅器のゲインコントロールに用いる四象現乗算器の入
出力特性は、中心値（平衡状態）が０なのに対し、ビデ
オアンプ出力としては片極性の出力であるからバイアス
を持つ。その結果図２８（ａ）の入出力特性図に示すよ
うに、入力ｖ_iに対して利得１，２に対応する出力波形
はｖ_O1，ｖ_O2のように利得を変えると出力波形の基準レ
ベルが図示のようにＶ_bなる変動となる。このようにコ
ントラストのゲインを変えるとブライトネスレベルも変
動するので好ましくない。動作範囲を半分（図２８
（ａ）で入力を点線の右側に限定）すれば変動は除きう
るも、ダイナミックレンジが半分になり不利である。

【０１３３】そのため、本発明では図２９のように、利
得に比例したバイアス発生回路で対応した。図２９にお
いては、ビデオゲインコントローラ３００の回路中に、
可変バイアス回路３０８を設ける。バイアス回路３０８
は一定のｐｎｐトランジスタ３８１，３８２を用いたカ
レントミラー回路であり、その入力側のトランジスタ３
８１はトランジスタ３３２に直列に挿入され、出力側は
ゲインコントローラ出力に並列に挿入されている。こう
すると可変バイアス回路３０８にはゲイン可変の電流を
発生させることができ、ゲインコントローラ３００の出
力は利得に応じてバイアスされることになり、その特性
は図２８（ｂ）の如きものとなる。すなわち、利得を
１，２，……の如く変化してもそれに応じてバイアス補
正分も変化するので、出力はｖ_O1，ｖ_O2の如く基準レベ
ルの変化がなく安定でかつ広い入出力ダイナミックレン
ジで動作できる。

【０１３４】図３０は本発明の他の一実施例を示す。図
３０は、ゲインコントローラ３００の電流出力をｐｎｐ
トランジスタ３４３，３４５からなる電流差動回路で差
動に変換し、差動電流をカレントミラーの基準トランジ
スタ３１７に流し、出力トランジスタ４１１からの信号
電流Ｉ_Oを得るものである。この差動出力特性を図３１
の特性２に示す。図３１は横軸を入力信号電圧ΔＶ_i，
縦軸を出力電流Ｉ_O，パラメータをゲインコントローラ
３００の利得制御電圧ΔＶ_C＝０，Ｖ₁，Ｖ₂とした場合
のシングルエンド特性１と差動特性２を比較して示して
いる。差動特性はΔＶ_iの動作範囲は半分になるが、利
得は２倍になりまたΔＶ_C＝０（利得が０）における出
力電流は０になるので、その状態をビデオ信号のブラツ
クレベルに対応させておけば、さきの図２９に示したよ
うな目的、すなわち、利得変化時の基準動作点の変動防
止を図ることができる。

【０１３５】以上述べた図２８，図３０の動作は、本発
明で採用している電流動作，相補形トランジスタ回路に
よって容易になっている。

【０１３６】尚、以上本発明の種々の実施例においては
バイポーラトランジスタを用いて説明してきたが、相補
型ＪＦＥＴなどを用いても構成できる。更に、高周波ｐ
ｎｐトランジスタとして縦形ｐｎｐを用いたり、ラテラ
ルｐｎｐを用いることも適宜可能である。

【０１３７】更には、本発明にかかる相補トランジスタ
回路を用いる用途として、高周波を扱うレーザドライ
バ，超音波ドライバ，ラインドライバ，パルスアンプ，
カレント出力伝送器，定電流出力回路など増幅器を用い
る広範なアプリケーションが考えられる。

【０１３８】

【発明の効果】

（１）本発明によれば、増幅器出力側の等価負荷が軽減
でき、また大部分の回路が電流モードで動作するので高
速，広帯域動作が可能になる。具体的にはビデオ増幅器
の帯域は２５０ＭＨｚ〜３００ＭＨｚで５Ｍピクセル以
上の高精細ＣＲＴディスプレイ装置が実現でき、ＩＣド
ライバのみで帯域５００ＭＨｚが実現される。

【０１３９】（２）本発明によれば、電流信号で動作で
きるので、信号のダイナミックレンジを大きくでき、高
精度にできる。本発明により、必要な信号レンジで±
０.５％以下の精度が容易に達成できる。

【０１４０】（３）上述の理由で、低電圧電源で動作可
能であり、低消費電力化が図れ、集積化し易くなる。

【０１４１】（４）本発明によれば、回路規模が小形で
簡単になるので安価にできるとともに信頼性が向上でき
る。

【０１４２】（５）本発明によれば、電流信号で動作さ
せるのでグランドの電位変動等に対して強くＳ／Ｎ比が
向上できる。

【０１４３】（６）同上の理由により、信号の加減算レ
ベルシフトが容易になり、新しい機能に対応し易い。

【０１４４】（７）本発明の出力段分割により、端子の
実効リードインダクタンスを小さくでき、また高電圧出
力段の広帯域化が容易になる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路ブロック図。

【図２】ビデオ信号の入出力波形を示す図。

【図３】本発明の一実施例を示す詳細回路図。

【図４】図３のマルチプレクサの等価回路を示す図。

【図５】図３の電流増幅回路の動作原理を示す特性図。

【図６】電流増幅回路の動作原理を示す回路図。

【図７】間接帰還型ビデオ増幅器の他の実施例を示す回
路図。

【図８】図１の実施例に示した間接帰還型ビデオ増幅器
の回路図。

【図９】図３の実施例に示したサンプルホールド回路の
回路図。

【図１０】間接帰還型ビデオ増幅器の他の実施例を示す
回路図。

【図１１】間接帰還型ビデオ増幅器の他の実施例を示す
回路図。

【図１２】間接帰還型ビデオ増幅器の他の実施例を示す
回路図。

【図１３】図３の実施例に示したマルチプレクサの回路
図。

【図１４】マルチプレクサの他の実施例を示す回路図。

【図１５】電流増幅回路の他の実施例を説明する図。

【図１６】電流増幅回路の他の実施例を説明する図。

【図１７】電流増幅回路の他の実施例を説明する図。

【図１８】電流増幅回路の他の実施例を説明する図。

【図１９】電流増幅回路の他の実施例を説明する図。

【図２０】本発明の他の実施例を示す回路図。

【図２１】図２０のマルチプレクサの等価回路を示す
図。

【図２２】本発明の他の実施例を示す回路ブロック図。

【図２３】図２２のＩＣ部の詳細回路図。

【図２４】（ａ)，(ｂ）は本発明の一実施例を示すＩＣ
の端子を示す図。

【図２５】本発明のカスケード増幅器の構成を示す回路
図。

【図２６】本発明のカスケード増幅器の構成を示す回路
図。

【図２７】本発明のカスケード増幅器の構成を示す回路
図。

【図２８】本発明のゲインコントローラの特性説明図。

【図２９】ゲインコントローラの他の実施例を示す回路
図。

【図３０】ゲインコントローラの他の実施例を示す回路
図。

【図３１】図３０の特性を説明する図。

【符号の説明】

１０…バッファ付マルチプレクサ、２０…Ｖ／Ｉ変換回
路、３１…ゲインコントローラ、４０…補助カレントミ
ラーアンプ、５１〜５４…出力段カレントミラーアン
プ、６１…サンプリングスイッチ、６２…アンプ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者山下賢吉茨城県日立市大みか町五丁目２番１号株式会社日立製作所大みか工場内 (56)参考文献特開昭61−274410（ＪＰ，Ａ) 実開昭58−164339（ＪＰ，Ｕ)

Claims

(57)【特許請求の範囲】

【請求項１】負荷を駆動するための複数の駆動信号を入
力し、上記負荷の駆動電流を発生する低電圧の駆動段
と、上記駆動電流を高電圧増幅し、上記負荷に駆動電圧
を供給する高電圧の出力段とを有し、上記低電圧の駆動段は、１対のｎｐｎトランジスタで構
成され、一方のベースには制御信号が、他方のベースに
は入力信号が入力される第１の差動段と、１対のｎｐｎトランジスタで構成され、一方のベースに
は制御信号が、他方のベースには入力信号が入力される
第２の差動段と、エミッタ及びコレクタをそれぞれ接続した第１，第２の
ｐｎｐトランジスタと上記第１，第２のｐｎｐトランジ
スタの共通エミッタと抵抗を介して接続する第３のｐｎ
ｐトランジスタで構成されたＶ−Ｉ変換回路と、ベースに基準電圧が入力される第４のｎｐｎトランジス
タと抵抗で構成されたエミッタフォロワ回路とを少なく
とも有し、上記差動回路を構成する上記第１のｐｎｐトランジスタ
のベースには上記第１の差動段のエミッタ出力が、上記
第２のｐｎｐトランジスタのベースには上記第２の差動
段の出力が入力され、上記第３のｐｎｐトランジスタの
ベースには上記エミッタフォロワ回路の出力が入力され
ることを特徴とする高周波増幅回路。