JP2674032B2 - クロック抽出回路 - Google Patents
クロック抽出回路Info
- Publication number
- JP2674032B2 JP2674032B2 JP62223490A JP22349087A JP2674032B2 JP 2674032 B2 JP2674032 B2 JP 2674032B2 JP 62223490 A JP62223490 A JP 62223490A JP 22349087 A JP22349087 A JP 22349087A JP 2674032 B2 JP2674032 B2 JP 2674032B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- extraction circuit
- drop
- signal
- clock extraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000605 extraction Methods 0.000 title claims description 17
- 238000001514 detection method Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
- C07C45/00—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds
- C07C45/27—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by oxidation
- C07C45/32—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by oxidation with molecular oxygen
- C07C45/33—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by oxidation with molecular oxygen of CHx-moieties
- C07C45/34—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by oxidation with molecular oxygen of CHx-moieties in unsaturated compounds
- C07C45/35—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by oxidation with molecular oxygen of CHx-moieties in unsaturated compounds in propene or isobutene
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
- C07C45/00—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds
- C07C45/27—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by oxidation
- C07C45/32—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by oxidation with molecular oxygen
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
- C07C45/00—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds
- C07C45/27—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by oxidation
- C07C45/32—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by oxidation with molecular oxygen
- C07C45/37—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by oxidation with molecular oxygen of >C—O—functional groups to >C=O groups
Landscapes
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタル信号再生装置において、デジタル信
号中に含まれるクロック成分を抽出して再生用クロック
を発生させるクロック抽出回路に関するものである。 従来の技術 従来から再生用クロックを発生させるためにフェイズ
・ロックド・ループ（以下PLLと略す）を用いており、
ドロップ・アウト時はPLLが振られないよう位相比較器
の出力をゲートしていた。 以下図面を参照しながら、従来のクロック抽出回路の
一例について説明する。 第５図は従来のクロック抽出回路のブロック図で、第
６図はその各部の動作波形を示すタイミング・チャート
である。第５図において１は位相比較器、2,3はゲー
ト、４はループ・フィルタ、５は電圧制御発振器（以後
VCOと略す）、６はドロップ・アウト検出回路である。
第６図においてａはVCO5の出力であるクロック、ｂはデ
ジタル信号、ｃは位相比較器１の第１の出力である加速
パルス、ｄは位相比較器１の第２の出力である減速パル
ス、ｅはドロップ・アウト検出回路の出力であるドロッ
プ・アウト信号、ｇはゲート２の出力、ｈはゲート３の
出力である。 以上のように構成されたクロックロック抽出回路につ
いて、以下その動作を説明する。 まず、位相比較器１とループ・フィルタ４とVCO5でPL
Lが構成されており、また通常時はドロップ・アウト信
号ｅはＨになっているのでゲート２及び３は開いてい
る。デジタル信号ｂとクロックａは位相比較器１によっ
てデジタル信号ｂの立上り及び立下りからクロックａの
立下りまでの間にt1の長さの加速パルスｃを発生し、続
いてそこからクロックａの立上りまでの間t2の長さの減
速パルスｄが発生する。加速パルスｃの長さt1はデジタ
ル信号ｂのエッジとクロックａの立上りがそろっている
時クロックａの周期の半分の長さになり、クロックａが
遅いと長くなり、速いと短かくなる。減速パルスｄの長
さt2は常にクロックａの周期の半分の長さである。加速
パルスｃはゲート２を通して、減速パルスｄはゲート３
を通してループ・フィルタ４に入力され、それぞれ減算
された後低域成分のみがVCO5に入力される。PLL動作はt
1＝t2になるようVCO5が制御され、t1＞t2の時はVCO5は
加速され、t1＜t2の時はVCO5は減速され、デジタル信号
ｂのエッジとクロックａの立上りエッジがそろうように
制御され、デジタル信号ｂからクロックａが抽出され
る。 また、再生された信号にドロップ・アウトが発生する
とデジタル信号ｂはでたらめな信号になってクロックａ
を乱すので、ドロップ・アウト検出回路６でドロップ・
アウト信号を作り出し、ドロップ・アウト中はドロップ
・アウト信号ｅはＬとなってゲート２及び３を閉じて位
相比較動作を停止する。 発明が解決しようとする問題点 しかしながら上記の従来の構成では、ドロップ・アウ
ト信号ｅで直接ゲート２及び３をコントロールしていた
ため、第６図に示すようにドロップ・アウトに突入時に
加速方向に異常なパルスが出て、ドロップ・アウトから
脱出時に減速方向に異常なパルスが出ることがあるので
クロックａがドロップ・アウト時に振られるという問題
点があった。 本発明は上記問題点を解消するもので、ドロップ・ア
ウト時にクロックが振られないクロック抽出回路を提供
できるものである。 問題点を解決するための手段 本発明は前記問題点を解決するために、ゲート開閉の
コントロールをドロップ・アウト信号で直接行なわず、
ドロップ・アウト信号の状態変化が起こってから次のク
ロックのエッジにて、または次のデジタル信号のエッジ
にて、あるいは一連の位相比較動作終了時にてのタイミ
ングでコントロールすることによって異常パルスの発生
を防止できるものである。 作 用 本発明は上記手段によって異常パルスの発生が防止で
きるため、ドロップ・アウトがあってもクロックが振ら
れることがない安定なクロック抽出回路が構成できる。 実施例 第１図は本発明のクロック抽出回路の第１の実施例の
ブロック図で、第２図はその各部の動作波形を示すタイ
ミング・チャートである。第１図において１〜６は第５
図における従来例と同様であり、７はＴ入力の立上りで
Ｄ入力をラッチするフリップ・フロップである。第２図
においてａ〜ｅとg,hは第６図における従来例と同様で
あり、ｆはフリップ・フロップ７の出力信号である。 以上のように構成されたクロック抽出回路について、
従来例と異なる所の動作を以下に説明する。 ドロップ・アウト検出回路６によって検出されたドロ
ップ・アウト信号ｅはフリップ・フロップ７によってク
ロックａの立上りでラッチされ、その出力信号ｆでゲー
ト２及び３をコントロールする。 フリップ・フロップ７の出力信号ｆはクロックａの立
上りと同期しているため、ループ・フィルタ４に異常な
パルスが入力されることはない。 第３図及び第４図は本発明のクロック抽出回路の第２
及び第３の実施例のブロック図である。第３図及び第４
図において１〜６は第５図における従来例と同様であ
り、第３図は７′はＴ入力の立上りでＤ入力をラッチす
るフリップ・フロップであり、第４図の７″はＴ入力の
立下りでＤ入力をラッチするフリップ・フロップであ
る。 以上のように構成されたクロック抽出回路について従
来例と異なる所の動作を以下に説明する。 ドロップ・アウト検出回路６によって検出されたドロ
ップ・アウト信号は第２の実施例においてはデジタル信
号の立上り及び立下りエッジで、すなわち位相比較動作
の開始時点で、第３の実施例においては一連の位相比較
動作の終了時点でフリップ・フロップ７′,7″にそれぞ
れラッチされ、ゲート２及び３で位相比較動作がコント
ロールされる。 従って一連の位相比較動作の途中でゲートされること
がないので、ループ・フィルタ４に異常なパルスが入力
されることはない。 発明の効果 本発明によれば異常パルスが出ないタイミングでゲー
トがコントロールできるため、ドロップ・アウトがあっ
てもクロックが振られることがない安定なクロック抽出
回路が実現できるという効果がある。
号中に含まれるクロック成分を抽出して再生用クロック
を発生させるクロック抽出回路に関するものである。 従来の技術 従来から再生用クロックを発生させるためにフェイズ
・ロックド・ループ（以下PLLと略す）を用いており、
ドロップ・アウト時はPLLが振られないよう位相比較器
の出力をゲートしていた。 以下図面を参照しながら、従来のクロック抽出回路の
一例について説明する。 第５図は従来のクロック抽出回路のブロック図で、第
６図はその各部の動作波形を示すタイミング・チャート
である。第５図において１は位相比較器、2,3はゲー
ト、４はループ・フィルタ、５は電圧制御発振器（以後
VCOと略す）、６はドロップ・アウト検出回路である。
第６図においてａはVCO5の出力であるクロック、ｂはデ
ジタル信号、ｃは位相比較器１の第１の出力である加速
パルス、ｄは位相比較器１の第２の出力である減速パル
ス、ｅはドロップ・アウト検出回路の出力であるドロッ
プ・アウト信号、ｇはゲート２の出力、ｈはゲート３の
出力である。 以上のように構成されたクロックロック抽出回路につ
いて、以下その動作を説明する。 まず、位相比較器１とループ・フィルタ４とVCO5でPL
Lが構成されており、また通常時はドロップ・アウト信
号ｅはＨになっているのでゲート２及び３は開いてい
る。デジタル信号ｂとクロックａは位相比較器１によっ
てデジタル信号ｂの立上り及び立下りからクロックａの
立下りまでの間にt1の長さの加速パルスｃを発生し、続
いてそこからクロックａの立上りまでの間t2の長さの減
速パルスｄが発生する。加速パルスｃの長さt1はデジタ
ル信号ｂのエッジとクロックａの立上りがそろっている
時クロックａの周期の半分の長さになり、クロックａが
遅いと長くなり、速いと短かくなる。減速パルスｄの長
さt2は常にクロックａの周期の半分の長さである。加速
パルスｃはゲート２を通して、減速パルスｄはゲート３
を通してループ・フィルタ４に入力され、それぞれ減算
された後低域成分のみがVCO5に入力される。PLL動作はt
1＝t2になるようVCO5が制御され、t1＞t2の時はVCO5は
加速され、t1＜t2の時はVCO5は減速され、デジタル信号
ｂのエッジとクロックａの立上りエッジがそろうように
制御され、デジタル信号ｂからクロックａが抽出され
る。 また、再生された信号にドロップ・アウトが発生する
とデジタル信号ｂはでたらめな信号になってクロックａ
を乱すので、ドロップ・アウト検出回路６でドロップ・
アウト信号を作り出し、ドロップ・アウト中はドロップ
・アウト信号ｅはＬとなってゲート２及び３を閉じて位
相比較動作を停止する。 発明が解決しようとする問題点 しかしながら上記の従来の構成では、ドロップ・アウ
ト信号ｅで直接ゲート２及び３をコントロールしていた
ため、第６図に示すようにドロップ・アウトに突入時に
加速方向に異常なパルスが出て、ドロップ・アウトから
脱出時に減速方向に異常なパルスが出ることがあるので
クロックａがドロップ・アウト時に振られるという問題
点があった。 本発明は上記問題点を解消するもので、ドロップ・ア
ウト時にクロックが振られないクロック抽出回路を提供
できるものである。 問題点を解決するための手段 本発明は前記問題点を解決するために、ゲート開閉の
コントロールをドロップ・アウト信号で直接行なわず、
ドロップ・アウト信号の状態変化が起こってから次のク
ロックのエッジにて、または次のデジタル信号のエッジ
にて、あるいは一連の位相比較動作終了時にてのタイミ
ングでコントロールすることによって異常パルスの発生
を防止できるものである。 作 用 本発明は上記手段によって異常パルスの発生が防止で
きるため、ドロップ・アウトがあってもクロックが振ら
れることがない安定なクロック抽出回路が構成できる。 実施例 第１図は本発明のクロック抽出回路の第１の実施例の
ブロック図で、第２図はその各部の動作波形を示すタイ
ミング・チャートである。第１図において１〜６は第５
図における従来例と同様であり、７はＴ入力の立上りで
Ｄ入力をラッチするフリップ・フロップである。第２図
においてａ〜ｅとg,hは第６図における従来例と同様で
あり、ｆはフリップ・フロップ７の出力信号である。 以上のように構成されたクロック抽出回路について、
従来例と異なる所の動作を以下に説明する。 ドロップ・アウト検出回路６によって検出されたドロ
ップ・アウト信号ｅはフリップ・フロップ７によってク
ロックａの立上りでラッチされ、その出力信号ｆでゲー
ト２及び３をコントロールする。 フリップ・フロップ７の出力信号ｆはクロックａの立
上りと同期しているため、ループ・フィルタ４に異常な
パルスが入力されることはない。 第３図及び第４図は本発明のクロック抽出回路の第２
及び第３の実施例のブロック図である。第３図及び第４
図において１〜６は第５図における従来例と同様であ
り、第３図は７′はＴ入力の立上りでＤ入力をラッチす
るフリップ・フロップであり、第４図の７″はＴ入力の
立下りでＤ入力をラッチするフリップ・フロップであ
る。 以上のように構成されたクロック抽出回路について従
来例と異なる所の動作を以下に説明する。 ドロップ・アウト検出回路６によって検出されたドロ
ップ・アウト信号は第２の実施例においてはデジタル信
号の立上り及び立下りエッジで、すなわち位相比較動作
の開始時点で、第３の実施例においては一連の位相比較
動作の終了時点でフリップ・フロップ７′,7″にそれぞ
れラッチされ、ゲート２及び３で位相比較動作がコント
ロールされる。 従って一連の位相比較動作の途中でゲートされること
がないので、ループ・フィルタ４に異常なパルスが入力
されることはない。 発明の効果 本発明によれば異常パルスが出ないタイミングでゲー
トがコントロールできるため、ドロップ・アウトがあっ
てもクロックが振られることがない安定なクロック抽出
回路が実現できるという効果がある。
【図面の簡単な説明】
第１図は本発明のクロック抽出回路の第１の実施例のブ
ロック図、第２図はその各部の動作波形を示すタイミン
グ・チャート、第３図は本発明の第２の実施例のブロッ
ク図、第４図は本発明の第３の実施例のブロック図、第
５図は従来例のブロック図、第６図はその各部の動作波
形を示すタイミング・チャートである。 １……位相比較器、2,3……ゲート、４……ループ・フ
ィルタ、５……VCO、６……ドロップ・アウト検出回
路、7,7′,7″……フリップ・フロップ。
ロック図、第２図はその各部の動作波形を示すタイミン
グ・チャート、第３図は本発明の第２の実施例のブロッ
ク図、第４図は本発明の第３の実施例のブロック図、第
５図は従来例のブロック図、第６図はその各部の動作波
形を示すタイミング・チャートである。 １……位相比較器、2,3……ゲート、４……ループ・フ
ィルタ、５……VCO、６……ドロップ・アウト検出回
路、7,7′,7″……フリップ・フロップ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 西岡 昭彦
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(72)発明者 平田 稔
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
Claims (1)
- (57)【特許請求の範囲】 １．デジタル信号に同期したクロックを発生させるフェ
イズ・ロックト・ループと、前記デジタル信号の欠落時
にドロップ・アウト信号を発生させるドロップアウト検
出回路と、前記ドロップ・アウト信号をあらかじめ決め
られたタイミングまで遅延するタイミング回路と、前記
タイミング回路の出力で前記フェイズ・ロックド・ルー
プを不活性状態にするゲートから構成されていることを
特徴とするクロック抽出回路。 ２．タイミング回路はドロップ・アウト信号をクロック
のエッジでラッチするフリップ・フロップで構成されて
いることを特徴とする特許請求の範囲第１項記載のクロ
ック抽出回路。 ３．タイミング回路はドロップ・アウト信号をデジタル
信号のエッジでラッチするフリップ・フロップで構成さ
れていることを特徴とする特許請求の範囲第１項記載の
クロック抽出回路。 ４．タイミング回路はドロップ・アウト信号を前記フェ
イズ・ロックト・ループの一連の位相比較動作終了時に
ラッチするフリップ・フロップで構成されていることを
特徴とする特許請求の範囲第１項記載のクロック抽出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62223490A JP2674032B2 (ja) | 1987-09-07 | 1987-09-07 | クロック抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62223490A JP2674032B2 (ja) | 1987-09-07 | 1987-09-07 | クロック抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6466874A JPS6466874A (en) | 1989-03-13 |
| JP2674032B2 true JP2674032B2 (ja) | 1997-11-05 |
Family
ID=16798952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62223490A Expired - Lifetime JP2674032B2 (ja) | 1987-09-07 | 1987-09-07 | クロック抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674032B2 (ja) |
-
1987
- 1987-09-07 JP JP62223490A patent/JP2674032B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6466874A (en) | 1989-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3810234A (en) | Data recovery circuit | |
| US3939438A (en) | Phase locked oscillator | |
| JP2674032B2 (ja) | クロック抽出回路 | |
| KR940027385A (ko) | 비트 클럭 재생장치 | |
| JPS63249976A (ja) | クロツク抽出回路 | |
| JPH0250655B2 (ja) | ||
| JPS6128220A (ja) | 同期回路 | |
| JP4606533B2 (ja) | Ｐｌｌ回路 | |
| JPS63151218A (ja) | デイジタルｐｌｌ回路 | |
| JP3212658B2 (ja) | パルス信号発生回路 | |
| US4083014A (en) | Frequency lock loop | |
| JPS6336510Y2 (ja) | ||
| JP2669949B2 (ja) | 位相同期回路 | |
| JPH039180Y2 (ja) | ||
| JPS5918894B2 (ja) | デジタル位相同期回路 | |
| JPS6030130B2 (ja) | 可変パルス幅ワンシヨツトマルチバイブレ−タ | |
| JPS60104927A (ja) | シヤツタ制御装置 | |
| JP2591201B2 (ja) | 信号切替装置 | |
| JP2581098Y2 (ja) | クロックパルス再生回路 | |
| JPH02152323A (ja) | 位相同期回路 | |
| JP2556542B2 (ja) | 同期回路 | |
| JPH02153626A (ja) | バッファ発振器 | |
| SU1337918A1 (ru) | Устройство дл синхронизации воспроизведени цифровой магнитной записи | |
| JPH0452553B2 (ja) | ||
| JPH04301926A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |