JP2687501B2 - 印字データ制御回路 - Google Patents

印字データ制御回路

Info

Publication number
JP2687501B2
JP2687501B2 JP63286839A JP28683988A JP2687501B2 JP 2687501 B2 JP2687501 B2 JP 2687501B2 JP 63286839 A JP63286839 A JP 63286839A JP 28683988 A JP28683988 A JP 28683988A JP 2687501 B2 JP2687501 B2 JP 2687501B2
Authority
JP
Japan
Prior art keywords
signal
data
printing
register
image memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63286839A
Other languages
English (en)
Other versions
JPH02134262A (ja
Inventor
克則 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63286839A priority Critical patent/JP2687501B2/ja
Publication of JPH02134262A publication Critical patent/JPH02134262A/ja
Application granted granted Critical
Publication of JP2687501B2 publication Critical patent/JP2687501B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はドットマトリックスプリンタのデータ制御回
路に係わり、特に印字用紙の表裏両面に印字を行うこと
のできる印字データ制御回路に関する。
〔従来の技術〕
一般にドットマトリックスプリンタには、マイクロプ
ロセッサを配置した印字データ制御回路が備えられてい
る。
第10図は、この従来の印字データ制御回路におけるア
ドレス空間とメモリ等の配置関係を表わしたものであ
る。この図aに示したメモリ11は、アドレス信号の値に
対応して図示しないマイクロプロセッサから書き込みお
よび読み出しが可能な、すなわちアクセス可能な記憶媒
体である。今、仮にこのメモリ11内に画像メモリが16進
数で800000番地からBFFFFF番地までの領域に設定されて
いるものとする。マイクロプロセッサおよび画像メモリ
のデータのアクセスの単位を8ビットすなわち1バイト
とし、印字データの幅を4096ドットとする。
このような場合に、マイクロプロセッサは同図bに示
したように画像メモリが配置されているとみたてて、印
字データの作成すなわち文字パターンの画像メモリへの
書き込みを行う。この第10図bで、X軸方向は印字デー
タの幅方向に、またY軸方向は印字データの高さ方向に
それぞれ対応する。この例では、印字データの幅は4096
ドットであり、画像メモリのアクセスの単位は8ビット
である。一般に2値の印字データの場合には1ドットが
1ビットに対応する。そこで、X軸方向の4096ドット分
の2値画像データは、512バイトすなわち16進数で200バ
イトのデータとして表わすことができる。また、Y軸方
向の長さは、印字データの高さ、すなわち印字用紙の長
さで決定されるが、ここでは8192ドット分の長さする。
このように考えると、画像メモリはアドレス800000値
から順にX軸方向に200バイトずつY軸方向に8192列に
わたって並べられ、Y軸方向の最後の第8192ドットライ
ンはアドレスBFFE00からBFFFFFまでの200バイトとな
る。マイクロプロセッサは、仮想的に画像メモリをこの
ような印字用紙の大きさのメモリとみて、メモリ11内の
文字パターンメモリから読み出した文字パターンを書き
込んで印字データを作成する。
第11図は、ドットマトリックスプリンタにおける印字
用紙の走行を説明するためのものである。ここでは、ド
ットマトリックスプリンタとして電子写真式プリンタ21
の例を示している。電子写真式プリンタ21は、レーザ光
等を射出する光源22を備えている。この光源22から図示
しない変調器を介して出力される光線は印字データに応
じてオン・オフし、感光ドラム24の所定位置をライン状
に走査する。感光ドラム24は、用紙カセット25から送り
出され走行経路26、27上を搬送される印字用紙の走行と
タイミングを合わせて図で時計方向に定速回転を行う。
この感光ドラム24は図示しない帯電器でその表面を一様
に帯電され、この後、前記した光源22から光線の走査を
受け、その部分に静電潜像を形成する。このようにして
感光ドラム24上に形成された静電潜像は、現像器28でト
ナーによって現像される。トナーは通常黒色の荷電粒子
からなり、静電潜像に選択的に付着してトナー像を形成
させる。
感光ドラム24の下方にはこれと対向して転写器29が配
置されている。感光ドラム24の回転と共にトナー像は転
写器29の真上の位置を通過し、このときトナー粒子が走
行経路27を搬送されている印字用紙上には転写される。
トナー像の転写された印字用紙は、定着器31を通過す
る。定着器31は、加熱あるいは加圧によって印字用紙上
のトナー像を溶融しあるいは圧接してその定着を行う。
定着の終了した印字用紙は、走行経路32、33を搬送され
た後、用紙スタッカ35上に排出される。
以上の動作は印字用紙の表面に印字を行う場合であ
る。このとき、感光ドラム24上に静電潜像を形成するた
めの光源22による光の走査は第12図に示すようなものと
なる。すなわち、印字結果に対して定義したX−Y座標
で考えると、主走査、副走査共に正の方向に行われる。
一方、印字用紙の裏面に印字を行う場合の印字プロセ
スは次のようになる。すなわち表面に印字されて定着器
31から排出された印字用紙は、走行経路32から上方に折
れ曲がって走行経路36上に搬送され、ここで一旦スタッ
クされる。この後、印字用紙は逆方向、すなわち印字用
紙の後端から走行経路36の延長上に配置された走行経路
37上を進行する。走行経路37の終端は走行経路27の先端
に接続されている。従って、走行経路37を搬送された印
字用紙はこの走行経路27に印字用紙の裏面を上にした状
態で印字用紙の後端から進入する。そして感光ドラム24
と転写器29の間を通過する際にトナー粒子を今度はその
裏面に転写され、定着器31でこのトナー粒子の定着を終
了させた後、用紙スタッカ35上に排出されることにな
る。
第13図は、第12図に対応させたもので、印字用紙の裏
面に印字を行う際に感光ドラム上に静電潜像を形成する
場合の光源による光の走査の状態を表わしたものであ
る。この場合には、印字結果に対して定義したX−Y座
標で考えると、感光ドラム24上への帯電のための光源22
による光の走査は、表面の場合とは逆となり、主走査方
向、副走査方向共に負の方向に行われることになる。
以上説明したように、ドットマトリックスプリンタで
印字用紙の表面に印字を行う場合、第10図に示した画像
メモリ上の2値の画像データは、アドレスの昇順に、言
い換えればアドレスの小さい方から順に読み出されて走
査されていくことになる。また印字用紙の裏面に印字を
行う場合には、画像メモリ上の2値画像データは、アド
レスの降順に、言い換えればアドレスの大きい方から順
に読み出されて走査されていくことがわかる。
第14図Aは印字用紙の表面に印字を行う場合の画像メ
モリ上の2値画像データの1アクセス単位のデータに対
する走査順を表わしたものであり、同図Bは印字用紙の
裏面についての同様の走査順を表わしたものである。こ
のように、表面に対する印字の場合には、MSB側からLSB
側に走査が行われ、裏面の場合にはこの逆にLSBからMSB
の方向に走査されることになる。
従って、従来の印字データ制御回路では、第12図に示
したように、一旦画像メモリ上に印字するすべての文字
パターンを書き込んで、1ページ分の2値画像データを
完成させ、画像メモリからこの2値画像データを読み出
して印字機構に送り出す印字データ送信回路を使用し、
かつ読み出した1アクセス単位のデータ内ではLSBからM
SBの方向に送信を行うことで裏面の印字を可能にしてい
た。
〔発明が解決しようとする課題〕
以上説明したように従来の印字データ制御回路では、
特に裏面の印字を行う場合に、一旦画像メモリに1ペー
ジ分の2値画像データをすべて書き込んだ後でなけれ
ば、印字データ送信回路による画像メモリ上の2値画像
データの読み出しおよび印字機構へのデータの送信を開
始することができなかった。すなわち、一般には画像メ
モリへの文字パターンの書き込みは、印字用紙の上側、
すなわち第10図bでいえばアドレスの小さい方から、印
字用紙の下側、第10図bでいえばアドレスの大きい方に
順に実行される。従って上述したように画像メモリのア
ドレスの大きい方から順にこのデータを読み出して印字
機構に送信する従来の裏面印字の方法では、ページの最
後まで2値画像を形成した後でなければ、印字のための
画像メモリの読み出しおよび印字機構へのデータの送信
を行うことができない。この結果、印字用紙の表面の印
字が終了してから裏面の印字が終了するまでの時間は、
表面の印字だけが行われるときの1ページの印字終了か
ら次のページの同じく表面についての印字が終了するま
での時間に比べて長くなり、印字速度が低下することに
なる。
更には、このような印字用紙の裏面に対する印字の方
法では、裏面の印字の実行中のとき、1ページ分の全2
値画像データを印字機構に送信し終えるまで、この裏面
印字のために使用している画像メモリの領域を次のペー
ジの表面の印字のための2値画像データの形成のために
使用することができない。従って、別の1ページ分の画
像メモリを用意するか、この裏面側の印字が終了するま
で待たなければならなくなる。前者の場合には、印字用
紙の表面に加えて裏面の印字を行おうとすると高価なメ
モリを2画面分用意する必要があり、不経済となる。ま
た、後者のように裏面の印字の終了を待って次の印字用
紙の表面の印字を行うために2値画像データを画像メモ
リに書き込んだり、その読み出しと印字機構への送信を
行う場合には、裏面側の印字の開始から次のページの表
面側の印字開始までの時間が、表面だけの印字開始から
次のページの表面に対する印字開始までの時間に比べて
長くなり、やはり印字速度の低下を招いてしまう。
そこで本発明は、印字用紙の両面に印字を行う場合で
も印字速度の低下を抑えることのできる印字データ制御
回路を提供することをその目的とする。
〔課題を解決するための手段〕
本発明は、プログラムメモリと、マイクロプロセッサ
と、文字パターンメモリと、2値画像データを記憶する
画像メモリと、マイクロプロセッサが制御する第1のア
ドレス信号と第1のデータ信号および第1の制御信号を
入力し、このマイクロプロセッサが画像メモリをアクセ
スするとき第2のアドレス信号と第2のデータ信号およ
び第2の制御信号を発生させる画像メモリ制御回路と、
第1のアドレス信号と第1のデータ信号および第1の制
御信号を入力し、マイクロプロセッサによって予め設定
される値によって第2のアドレス信号と第2の制御信号
を発生し画像メモリに記憶された2値画像データを第2
のデータ信号を介して読み出し、印字のための2値画像
データとして送り出す印字データ送信回路とを備えたド
ットマトリックスプリンタに使用される印字データ制御
回路であり、この印字データ制御回路は(i)第1のア
ドレス信号と第1の制御信号とを入力しデータセットパ
ルス信号と第2の制御信号を発生するタイミング制御回
路と、(ii)第1のデータ信号とデータセットパルス信
号とを入力しマイクロプロセッサからのデータを入力す
ることが可能な第1および第2のレジスタと、(iii)
第1のレジスタの出力信号ならびに第1のアドレス信号
を入力し第1のレジスタの出力信号に第1のアドレス信
号を加算した結果または第1のレジスタの出力信号から
第1のアドレス信号を減算した結果を前記画像メモリの
第2のアドレス信号として出力する加減算回路と、(i
v)第1のデータ信号ならびに第2のレジスタの出力信
号が入力され第2のレジスタの出力信号によって第1の
データ信号の通過方法を制御して第2のデータ信号とし
て送出する選択回路とを具備している。
〔実施例〕
以下実施例につき本発明を詳細に説明する。
第2図は、本発明の一実施例におけるドットマトリッ
クスプリンタの印字データ制御回路を表わしたものであ
る。
この印字データ制御回路はマイクロプロセッサ41を備
えている。マイクロプロセッサ41は第1のアドレス信号
42と第1のデータ信号43、ならびに第1の制御信号44を
それぞれ制御するようになっている。プログラムを格納
したプログラムメモリ45および文字パターンを格納した
文字パターンメモリ46は、それぞれ第1のアドレス信号
42と第1の制御信号44を入力し、第1のデータ信号43を
出力するようになっている。画像メモリ制御回路47は、
マイクロプロセッサ41が画像メモリ49をアクセスするた
めの回路である。画像メモリ制御回路47からは、マイク
ロプロセッサ41が画像メモリ49をアクセスする際に第2
のアドレス信号51と第2のデータ信号52、ならびに第2
の制御信号53がそれぞれ発生し、画像メモリ49に供給さ
れるようになっている。印字データ送信回路54は、印字
機構55に対して2値画像データ56を供給し、プリントア
ウトを行わせるようになっている。ここで2値画像デー
タ56とは、画像の白および黒を信号の“1"および“0"で
表現した信号をいう。印字データ送信回路54は、マイク
ロプロセッサ41によって予め設定される値によって第2
のアドレス信号51と第2の制御信号53をそれぞれ発生さ
せる。そして、画像メモリ49に格納された2値画像デー
タを第2のデータ信号52を介して読み出すようになって
いる。
さて、この印字データ制御回路では、プログラムメモ
リ45に格納されているプログラムに従って、文字パター
ンメモリ46から文字パターンを読み出す。そして、画像
メモリ制御回路47を介して画像メモリ49に書き込みを行
う。すなわち、2値画像データの画像メモリ49への形成
を実行する。一方では、マイクロプロセッサ41は印字デ
ータ送信回路54に読出開始アドレス、2値画像データの
幅および高さを設定し、この後、印字データ送信回路54
を起動させて、画像メモリ49の読み出しと読み出したデ
ータの印字機構55への送信を実行させる。
ところで、この実施例で用いられているような電子写
真式プリンタの多くは、印字機構55を一旦起動させて印
字用紙の走行や感光ドラム24(第11図)の回転等の印字
プロセスを開始させると、少なくとも1ページ分の印字
を終了させるまでこの印字プロセスを停止させることが
できない。これ故、印字データ送信回路54のの動作につ
いても、一旦起動されると1ページ分については途中で
停止することなく連続的に実行されるべきものである。
従って、画像メモリ49への2値画像データの形成は、印
字プロセス、言い換えれば印字データ送信回路54の読み
出し以前の段階で終了していなければならない。
しかしながら、印字機構55のプロセススピードが比較
的遅い場合、すなわち印字速度が比較的遅いプリンタが
使用された場合、制御回路の構成によっては画像メモリ
49への2値画像データの形成のスピードが印字データ送
信回路54の画像メモリ49からの読出スピードを上回る。
このような場合、従来ではマイクロプロセッサ41が1ペ
ージ分の2値画像の形成が終了する以前の段階で印字デ
ータ送信回路54を起動し、その後も印字のための読み出
しに必ず先行するように2値画像データの形成を継続し
て実行することで、印字機構55の印字スピードをすべて
引き出すような制御が一般に行われていた。
第3図および第4図は、これを説明するためのもので
ある。このうち第3図は1ページ分の画像データが形成
された後に印字データの送信と印字プロセスが起動され
る場合を表わしたタイミング図である。この第3図で同
図aは2値画像データの形成のタイミングを、同図bは
印字データの送信のタイミングを、また同図cは印字プ
ロセスのタイミングをそれぞれ表わしている。横軸は経
過時間tである。
これに対して第4図は、1ページ分の2値画像データ
を形成している途中で印字データの送信や印字プロセス
の起動を行う場合を表わしている。同図a〜cは、第3
図a〜cとそれぞれ対応している。これらの図から了解
されるように、第4図に示した印字制御の方がページ間
に存在する時間が短縮されており、印字速度がそれだけ
速くなっている。しかしながら、印字用紙の表面のみに
対する印字の場合にはこのような方法が可能であるが、
裏面に対する印字も行う場合には、このような印字制御
で印字速度を向上させることはできない。そこで本発明
の印字データ制御回路では、第2図に示した印字データ
制御回路の一部に特徴を持たせている。
第1図は、第2図に示した印字データ制御回路の特徴
ある部分として画像メモリ制御回路を中心とした回路構
成を表わしたものである。
この第1図に示したように、画像メモリ制御回路47は
タイミング制御回路61を備えている。タイミング制御回
路61には、マイクロプロセッサ41が制御する第1のアド
レス信号42と第1の制御信号44が入力され、データセッ
トパルス信号62、63と第2の制御信号53が出力されるよ
うになっている。このうち、第2図で示した第2の制御
信号53は、画像メモリ49に供給される。また、一方のデ
ータセットパルス信号62は第1のレジスタ64に、他方の
データセットパルス信号63は第2のレジスタ65にそれぞ
れ供給されるようになっている。これら第1および第2
のレジスタ64、65には第1のデータ信号43も供給され、
それぞれマイクロプロセッサ41から送られてくるデータ
のセットを行う。
この画像メモリ制御回路47には、加減算回路66と選択
回路67も設けられている。加減算回路66は、第1のレジ
スタ64から出力される出力信号68にマイクロプロセッサ
41の制御する第1のアドレス信号42を加算した結果、あ
るいは減算した結果を第2のアドレス信号51として画像
メモリ49に供給するようになっている。選択回路67には
第2のレジスタ65の出力信号71と第1のデータ信号43が
供給されるようになっており、出力信号71によって第1
のデータ信号43の通過方法を制御し、この結果を第2の
データ信号52として画像メモリ49に出力するようになっ
ている。
この第1図でタイミング制御回路61は、マイクロプロ
セッサ41が第1のアドレス信号42と第1の第1のデータ
信号43ならびに第1の制御信号44を発生して、画像メモ
リ49をアクセスしようとすると、第2の制御信号53とし
て書込パルスを発生させる。加減算回路66は、マイクロ
プロセッサ41が画像メモリ49をアクセスするときに発生
する第1のアドレス信号42を入力し、第1のレジスタ64
の出力する出力信号68に加算し、その結果、あるいはこ
の出力信号68からマイクロプロセッサ41が画像メモリ49
をアクセスするときに発生する第1のアドレス信号42を
減算した結果を第2のアドレス信号51として画像メモリ
49に出力する。加減算回路66が加算を行うか減算を行う
かの選択は、第2のレジスタ65の出力信号71によって行
われる。
第5図および第6図は、加減算回路の動作を説明する
ための図である。このうち第5図は印字用紙の表面に印
字を行う場合を表わしており、第6図は裏面に印字を行
う場合を表わしている。
第5図に示すように印字用紙の表面に対する2値画像
形成時には、第2のレジスタ65には“0"が設定され、加
算モードとなる。このとき第1のレジスタ64には“0000
00"が設定され、マイクロプロセッサ41が発生する第1
のアドレス信号42にこの値が加えられる。従って、第2
のアドレス信号51として出力されるアドレスは、第1の
アドレス信号42が“800000"から“BFFFFF"まで変化する
とすれば、これに対応して同様に“800000"から“BFFFF
F"まで変化する。
一方、印字用紙の裏面に対する2値画像形成時には、
画像メモリ49として使用するアドレス空間が“800000"
から“BFFFFF"までに限られているものとすると、第6
図に示すようになる。すなわち、第2のレジスタ65には
“1"が設定されて、加算モードとなり、このとき第1の
レジスタ64には例えば“800000+BFFFFF"すなわち“13F
FFFF"が設定されれば、第1のアドレス信号42の“80000
0"から“BFFFFF"までの変化に対応して、第2のアドレ
ス信号51には“BFFFFF"から“800000"が出力されること
になる。
選択回路67は、マイクロプロセッサ41が第1のデータ
信号43として発生する書込データの配列を第2のレジス
タ65の出力信号71によって制御する。この様子を次に説
明する。
第7図は、印字用紙の表面に対する2値画像形成時に
おける選択回路の動作を説明するためのものである。
この第7図に示すように、表面に対する2値画像形成
時には、第5図で説明したように第2のレジスタ65の出
力信号71の値が“0"となっている。このとき、選択回路
67はMSBから順にn0,n1,n2,……n6,n7の並びで入力され
た例えば8ビットの並列な第1のデータ信号43を、その
まま順番を変えずに第2のデータ信号52として出力す
る。
第8図は、これに対して印字用紙の裏面に対する2値
画像形成時における選択回路の動作を説明するためのも
のである。
この図に示すように、両面に対する2値画像形成時に
は、第5図で説明したように第2のレジスタ65の出力信
号71の値が“1"となっている。このとき、選択回路67は
MSBから順にn0,n1,n2,……n6,n7の並びで入力された例
えば8ビットの並列な第1のデータ信号43を、順番に全
く逆にしてn7,n6,n5,……n1,n0の並びとし、第2のデー
タ信号52として出力する。
以上説明したように、印字用紙に対する表面印字の場
合には、マイクロプロセッサ41は予め第1のレジスタ64
に“000000"を、また第2のレジスタ65には“0"を設定
しておき、第9図Aに示すように論理的には、すなわち
プログラム上は画像メモリ49のアドレスの下位番地、つ
まりアドレスの小さい方から文字パターンの書き込みを
行う。この場合、加減算回路66はマイクロプロセッサ41
の発生する第1のアドレス信号42を、また選択回路67は
第1のデータ信号43を共にそのまま通過させる。このた
め、第9図Bに示すように画像メモリ49上には物理的に
も、すなわち実際のハードウェアでもアドレスの小さい
方から順に2値画像の形成が実行されることになる。
一方、印字用紙に対する裏面印字が行われる場合に
は、マイクロプロセッサ41は予め第1のレジスタ64に
“13FFFFF"を、また第2のレジスタ65には“1"を設定し
ておき、第9図Cに示すように論理的には、すなわちプ
ログラム上は画像メモリ49のアドレスの上位番地、つま
りアドレスの大きい方から文字パターンの書き込みを行
う。この場合、加減算回路66はマイクロプロセッサ41の
発生する第1のアドレス信号42を、また選択回路67は第
1のデータ信号43を共に逆にして通過させる。このた
め、第9図Dに示すように画像メモリ49上に物理的に
は、すなわち実際のハードウェアではアドレスの小さい
方から順に2値画像の形成が実行されることになる。
このようにすれば、表面に対する印字の場合でも裏面
に対する印字の場合でも画像メモリ49に対する2値画像
形成は、物理的には画像メモリ49のアドレスの下位、す
なわちアドレスの小さい方から実行することができる。
従って、前述したような画像メモリ49への2値画像の形
成が1ページ分すべてに満たない時点で印字データ送信
回路54および印字機構55を起動する制御方法を採用する
ことができ、印字速度を向上させることができる。
〔発明の効果〕
以上詳細に説明したように、本発明ではドットマトリ
ックスプリンタで裏面の印字を行う場合でも画像メモリ
に1ページ分の2値画像データすべてを形成する必要が
ない。すなわち2値画像データの形成途中であっても、
その後の2値画像で形成スピードが印字データ送信回路
による画像メモリの読出スピードに比べて速ければ、印
字データ送信回路および印字機構を起動して印字プロセ
スを開始させることができる。この結果、表裏両面の印
字を行うような場合でも印字速度の低下を抑えることが
でき、従来に比べて高速化された両面印字プリンタを実
現させることができる。
【図面の簡単な説明】
第1図〜第9図は本発明の一実施例を説明するためのも
ので、このうち第1図は印字データ制御回路の要部を表
わしたブロック図、第2図は印字データ制御回路の全体
的な構成を示すブロック図、第3図は1ページ分の画像
データが形成された後に印字データの送信と印字プロセ
スが起動される場合を表わしたタイミング図、第4図は
1ページ分の2値画像データを形成している途中で印字
データの送信や印字プロセスの起動を行う場合を表わし
たタイミング図、第5図は印字用紙の表面に印字を行う
場合の各種信号の状態を示す説明図、第6図は裏面に印
字を行う場合の各種信号の状態を示す説明図、第7図は
印字用紙の表面に対する2値画像形成時における選択回
路の動作を表わした説明図、第8図は印字用紙の裏面に
対する2値画像形成時における選択回路の動作を表わし
た説明図、第9図Aは表面印字が行われる場合の画像メ
モリに対する書き込みを示す説明図、同図Bは表面印字
が行われる場合の画像メモリにおける2値画像の形成の
様子を示す説明図、同図Cは裏面印字が行われる場合の
画像メモリに対する書き込みを示す説明図、同図Dは裏
面印字が行われる場合の画像メモリにおける2値画像の
形成の様子を示す説明図、第10図は従来の印字データ制
御回路におけるアドレス空間とメモリ等の配置関係を表
わした説明図、第11図はドットマトリックスプリンタと
しての電子写真式プリンタの概略構成図、第12図は従来
における印字用紙の表面に印字を行う場合の走査状態を
示す説明図、第13図は従来における印字用紙の裏面に印
字を行う場合の走査状態を示す説明図、第14図Aは従来
において印字用紙の表面に印字を行う場合の画像メモリ
上の2値画像データの1アクセス単位のデータに対する
走査順を表わした説明図、同図Bは同じく従来における
印字用紙の裏面についての同様の走査順を表わした説明
図である。 41……マイクロプロセッサ、 42……第1のアドレス信号、 43……第1のデータ信号、 44……第1の制御信号、 45……プログラムメモリ、 46……文字パターンメモリ、 47……画像メモリ制御回路、 49……画像メモリ、 51……第2のアドレス信号、 52……第2のデータ信号、 53……第2の制御信号、 54……印字データ送信回路、 61……タイミング制御回路、 62、63……データセットパルス信号、 64……第1のレジスタ、 65……第2のレジスタ、 66……加減算回路、67……選択回路、 68、71……出力信号。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】プログラムを格納したプログラムメモリ
    と、前記プログラムによって各種制御を行うマイクロプ
    ロセッサと、文字パターンを格納した文字パターンメモ
    リと、画像の白および黒を信号の“1"および“0"と対応
    させて2値で表現した2値画像データを記憶する画像メ
    モリと、前記マイクロプロセッサが制御する第1のアド
    レス信号と第1のデータ信号および第1の制御信号を入
    力し、このマイクロプロセッサが前記画像メモリをアク
    セスするとき第2のアドレス信号と第2のデータ信号お
    よび第2の制御信号を発生させる画像メモリ制御回路
    と、前記第1のアドレス信号と第1のデータ信号および
    第1の制御信号を入力し、前記マイクロプロセッサによ
    って予め設定される値によって前記第2のアドレス信号
    と第2の制御信号を発生し前記画像メモリに記憶された
    2値画像データを前記第2のデータ信号を介して読み出
    し、印字のための2値画像データとして送り出す印字デ
    ータ送信回路とを備えたドットマトリックスプリンタに
    おいて、 前記第1のアドレス信号と第1の制御信号とを入力しデ
    ータセットパルス信号と前記第2の制御信号を発生する
    タイミング制御回路と、 前記第1のデータ信号とデータセットパルス信号とを入
    力し前記マイクロプロセッサからのデータを入力するこ
    とが可能な第1および第2のレジスタと、 第1のレジスタの出力信号ならびに第1のアドレス信号
    を入力し第1のレジスタの出力信号に第1のアドレス信
    号を加算した結果または第1のレジスタの出力信号から
    第1のアドレス信号を減算した結果を前記画像メモリの
    第2のアドレス信号として出力する加減算回路と、 前記第1のデータ信号ならびに第2のレジスタの出力信
    号が入力され第2のレジスタの出力信号によって第1の
    データ信号の通過方法を制御して第2のデータ信号とし
    て送出する選択回路 とを具備し印字用紙に表裏両面の印字を可能とすること
    を特徴とする印字データ制御回路。
JP63286839A 1988-11-15 1988-11-15 印字データ制御回路 Expired - Fee Related JP2687501B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63286839A JP2687501B2 (ja) 1988-11-15 1988-11-15 印字データ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63286839A JP2687501B2 (ja) 1988-11-15 1988-11-15 印字データ制御回路

Publications (2)

Publication Number Publication Date
JPH02134262A JPH02134262A (ja) 1990-05-23
JP2687501B2 true JP2687501B2 (ja) 1997-12-08

Family

ID=17709704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63286839A Expired - Fee Related JP2687501B2 (ja) 1988-11-15 1988-11-15 印字データ制御回路

Country Status (1)

Country Link
JP (1) JP2687501B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009074361A (ja) * 2008-11-14 2009-04-09 Sato Benec Co Ltd 建物の構造

Also Published As

Publication number Publication date
JPH02134262A (ja) 1990-05-23

Similar Documents

Publication Publication Date Title
US4213694A (en) Copy production machines
US7268908B2 (en) Image processing system and its control method
EP0365254B1 (en) Memory device for a page printer
JP2911896B2 (ja) 多色印字データ制御装置
JP2687501B2 (ja) 印字データ制御回路
US4686545A (en) Laser recording apparatus
JP3000494B2 (ja) 両面画像形成装置
US5170265A (en) Image forming apparatus using a sequencer storing print start commands
JPH0624043A (ja) 画像形成装置
JPS60176138A (ja) プリンタ装置
JPH03213370A (ja) ページプリンタ
JP2643140B2 (ja) プリンタ用アドレス制御装置
JPH0390371A (ja) 出力制御装置
JP2758262B2 (ja) ノンインパクトプリンタ
JPS59221069A (ja) メモリ制御方式
JPH0250862A (ja) 画像形成装置
JP2767245B2 (ja) 記録ヘッドのプリント制御方法
JPH07299945A (ja) 印字装置
JP3036547B2 (ja) プリンタ
JP3089114B2 (ja) 印刷装置
JP2521918B2 (ja) 文字発生装置
JPH0467178A (ja) 画像記録装置
JP2908571B2 (ja) ページプリンタ
JPH0570172B2 (ja)
EP0398294A2 (en) Electrophotographic printer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees