JP2710558B2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP2710558B2
JP2710558B2 JP6110851A JP11085194A JP2710558B2 JP 2710558 B2 JP2710558 B2 JP 2710558B2 JP 6110851 A JP6110851 A JP 6110851A JP 11085194 A JP11085194 A JP 11085194A JP 2710558 B2 JP2710558 B2 JP 2710558B2
Authority
JP
Japan
Prior art keywords
instruction
processing
supply
pipeline
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6110851A
Other languages
English (en)
Other versions
JPH07319696A (ja
Inventor
勉幸 鈴木
誠 小俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6110851A priority Critical patent/JP2710558B2/ja
Publication of JPH07319696A publication Critical patent/JPH07319696A/ja
Application granted granted Critical
Publication of JP2710558B2 publication Critical patent/JP2710558B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はパイプライン処理を行な
う情報処理装置に関し、特に論理不正存在時における論
理不正を回避する情報処理装置に関する。
【0002】
【従来の技術】計算機におけるデータ処理の高速化のた
め、従来よりデータのパイプライン処理を行なう技術が
多くの計算機において使用されている。データをパイプ
ライン処理することにより1クロックごとにデータの処
理結果を出力することが可能となる。
【0003】パイプライン上になんらかの論理不正が存
在した場合、通常は計算機を運用することは不可能とな
る。しかし、論理不正の内容が、ある命令の実行がパイ
プライン上連続的に行なわれるときにのみ実行結果が不
正になるような場合は、その命令の実行がパイプライン
上連続的に行なわれないように制御することにより、処
理性能は低下するものの、論理不正を回避して計算機を
運用することが可能となる。そして、論理不正を回避し
て運用することにより、論理不正を修正したハードウエ
アに交換するまでの間もハードウエアの評価を行なうこ
とが可能となる。
【0004】上記のような論理不正の回避を行なうた
め、従来の情報処理装置では、通常の命令供給制御方式
(アドバンスオン)のモードの他、命令の実行がパイプ
ライン上連続的に行なわれないよるにするため、あらゆ
る種別の命令に関し、命令の先取りを行なわず、パイプ
ライン上1つの命令の処理しか行なわないように制御す
る完全逐次処理型の命令処理制御方式(アドバンスオ
フ)のモードや、また特開昭63−240634号公
報、特開平2−100138号公報に開示されているよ
うに、ある特定の種別の命令または命令列に関し、命令
先取りを行わず、かつ、その特定の命令または命令列の
パイプライン処理が終了するまで、後続命令の供給を行
なわないように制御する命令逐次処理型の命令処理制御
方式(命令アドバンスオフ)のモードを設けることによ
り実現していた。
【0005】
【発明が解決しようとする課題】上述した従来の情報処
理装置での論理不正回避方式では、完全逐次処理型、命
令逐次処理型の命令先取り制御方式とも、処理中の全
て、あるいはある特定の種別の命令の処理が終了するま
で、全ての種別の後続命令の命令処理パイプラインへの
供給を行なっていない。従って、従来のアドバンスオフ
や命令アドバンスオフのモードにした場合には、処理性
能は大きく低下する。
【0006】従来のアドバンスオフや、命令アドバンス
オフのモードにしなければ論理不正を回避できないケー
スも確かに存在するが、論理不正の内容によっては、後
続命令がある特定の種別の命令の場合のみ、先行命令の
処理が終了しないうちにその後続命令を命令処理パイプ
ラインに供給することで、論理不正が生じるケースも存
在する。
【0007】この場合、実際は後続命令が論理不正を生
じさせない種別の命令であれば、後続命令の命令処理パ
イプラインへの供給を行なうことが可能であるにもかか
わらず、従来のアドバンスオフや命令アドバンスオフの
モードにした場合には、後続命令がいかなる種別の命令
であっても、先行処理中の全て、あるいはある特定の種
別の命令が終了しない限り、命令処理パイプラインに後
続命令を供給できないため、必要以上に性能低下を引き
起こすという問題点がある。
【0008】さらに、従来の論理不正回避方式における
アドバンスオフや命令アドバンスオフモードをハードウ
エア評価中に使用した場合、未検出の論理不正(バグ)
が覆い隠され、評価もれを生じるという問題点も抱えて
いる。
【0009】例えば、命令種別Aの命令を処理中に種別
Bの命令をパイプライン実行開始した場合の種別Bの処
理論理に論理不正があることを設計者が評価中に見つけ
たとする。この論理不正を回避して評価を継続する際、
種別Bの命令を登録して命令アドバンスオフを行なうこ
とになる。この場合従来の命令アドバスオフのハードウ
エアの動作は、種別Bの命令がパイプライン上で処理さ
れている間は、すべての後続命令のパイプラインへの供
給は中断され、種別Bの命令処理終了を待った後に後続
命令のパイプラインへの供給を開始することになる。従
って、設計者が未発見の論理不正として、種別Bの命令
実行中に種別Cの実行を開始した場合に前述の論理不正
とは異なる論理不正がある場合、本論理不正は覆い隠さ
れて発見が遅れるという問題点がある。
【0010】本発明の目的は、アドバンスオフモードの
実行時における性能低下を回避し、かつ、未発見論理不
正の検出/評価ができなくなる問題点を解決したデバッ
グ効率を向上できる情報処理装置を提供することにあ
る。
【0011】
【課題を解決するための手段】第1の発明の情報処理装
置は、命令実行のパイプライン処理を行なう情報処理装
置において、命令処理パイプラインに命令を供給する命
令供給手段と、前記命令供給手段に対し命令の供給を制
御する命令供給制御手段と、前記命令供給手段から供給
された命令のパイプライン処理を行なう命令処理手段
と、任意の命令を格納するように設定可能な1ないし複
数個の第1の命令格納手段と、前記命令処理手段におい
て処理中の命令を格納する処理命令格納手段と、前記第
1の命令格納手段に格納されているそれぞれの命令と前
記命令供給手段から供給された命令とを比較する第1の
比較手段とを有し、前記第1の比較手段における比較結
果のいずれかが一致した場合には前記命令供給手段から
前記命令処理手段への前記後続命令の供給を中断し前記
処理命令格納手段に格納された全ての命令について前記
命令処理手段における処理が終了した後命令の供給を再
開してパイプライン処理を継続するように前記命令供給
手段と前記命令処理手段とを制御して構成されている。
【0012】第2の発明の情報処理装置は命令実行のパ
イプライン処理を行なう情報処理装置において、命令処
理パイプラインに命令を供給する命令供給手段と、前記
命令供給手段に対し命令の供給を制御する命令供給制御
手段と、前記命令供給手段から供給された命令のパイプ
ライン処理を行なう命令処理手段と、任意の命令を格納
するように設定可能な1ないし複数個の第1の命令格納
手段と、前記命令処理手段において処理中の命令を格納
する処理命令格納手段と、前記第1の命令格納手段に格
納されているそれぞれの命令と前記命令供給手段から供
給された命令とを比較する第1の比較手段と、任意の命
令を格納するように設定可能な1ないし複数個の第2の
命令格納手段と、前記第2の命令格納手段に格納されて
いる命令と前記処理命令格納手段に格納されているそれ
ぞれの命令とを比較する第2の比較手段とを有し、前記
第1の比較手段における比較結果のいずれかが一致しか
つ前記第2の比較手段における比較結果のいずれかが一
致した場合には前記命令供給手段から前記命令処理手段
への命令の供給を中断し前記第2の比較手段における比
較結果で一致するものがなくなって後に命令供給を再開
しパイプライン処理を継続するように前記命令供給手段
と前記命令処理手段とを制御して構成されている。
【0013】第3の発明の情報処理装置は、第2の発明
の情報処理装置において、第1の発明の情報処理装置の
命令処理制御と第2の発明の情報処理装置の命令処理制
御との切り換え指定を設定可能な制御モード保持手段
と、前記制御モード保持手段に格納された値により前記
2つの命令命令処理制御の内の1つに切り換え選択を行
なう選択手段とを有して構成されている。
【0014】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0015】図1は本発明の情報処理装置の第1の実施
例の要部を示すブロック図である。
【0016】命令供給回路10はこれから実行される命
令を命令処理回路30に供給する回路であり、Fステー
ジ(命令フエッチ)レジスタ301に格納された命令フ
エッチアドレスで示された主記憶上のアドレスより後続
命令を読み出す。命令供給回路10は、命令供給制御回
路20により命令供給の制御が行なわれる。
【0017】命令処理回路30では、通常動作時(アド
バンスオンモード)は、Fステージでフエッチされた命
令が毎クロックサイクルで命令処理回路30へ送られ、
Dステージ(命令デコード)、Rステージ(レジスタ読
み出し)、Aステージ(オペランドアドレス生成)、B
ステージ(オペランドデータ読み出し)、Eステージ
(オペランド演算実行)、Wステージ(実行結果格納)
までの一連のパイプライン処理が行なわれる。
【0018】命令アドバンスオフモードに設定する場
合、命令処理回路30における処理中の全命令の処理が
終了するまで命令処理回路30への供給を行なわないよ
うにさせたい後続命令の種別を、命令格納回路40にお
ける命令格納レジスタ401〜404のいずれかに初期
設定により登録する。本実施例の場合、その命令の種別
を4種類まで登録することが可能である。
【0019】命令供給回路10から供給された後続命令
は、後続命令比較回路50におけるコンパレータ51〜
54において、それぞれ命令格納レジスタ401〜40
4に格納された命令と比較され、それらの比較結果はO
Rゲート55に送られ、前記4つの比較結果の論理和が
後続命令比較回路50よりANDゲート80へ対して出
力される。
【0020】命令供給回路10より供給された後続命令
は処理命令保持回路60へも送られる。処理命令保持回
路60は、命令処理回路30における命令パイプライン
上で処理中の命令の種別を登録する回路であり、処理命
令種別保持レジスタ601b〜606bに登録される。
本実施例の場合、命令処理回路30における命令処理パ
イプラインが6段なので、処理命令保持レジスタは6個
用意されている。
【0021】処理命令保持レジスタ601〜606はそ
れぞれ実行中フラグ601a〜606aと処理命令種別
保持レジスタ601b〜606bとから構成されてい
る。実行中フラグの値が1であるのは、対応する処理命
令保持レジスタに格納された命令が命令処理回路30で
処理中であることを示している。
【0022】処理命令保持レジスタ601〜606への
処理命令の新規登録、および登録解除は処理命令保持レ
ジスタ制御回路61により行なわれる。命令供給回路1
0より命令処理回路30へ供給された後続命令は処理命
令保持レジスタ制御回路61へも送られ、処理命令保持
レジスタ制御回路61は実行中フラグ601a〜606
aの中より0であるものをサーチし、最初に見つかった
実行中フラグに1をたて、対応する処理命令種別保持レ
ジスタに後続命令の命令種別を新規登録する。
【0023】命令処理回路30におけるWステージまで
のパイプライン処理が終了すると、処理の終了した命令
の種別情報が命令処理回路30からから処理命令保持レ
ジスタ制御回路61へ送られ、処理命令保持レジスタ制
御回路61は処理命令保持レジスタ601〜606の中
から、実行中フラグに1がセットされ、かつ処理命令種
別保持レジスタに登録されている命令種別と命令処理回
路30から送られてきた命令種別と一致するものをサー
チし、最初に見つかった処理命令保持レジスタにおける
実行中フラグを0にリセットする。
【0024】実行中フラグ601a〜606aの出力は
ORゲート70へ送られ、ORゲート70で全ての実行
中フラグの論理和をとってANDゲート80へ出力す
る。ORゲート70からの出力が1であることは命令処
理回路30において処理中の命令が存在することを示し
ている。
【0025】ORゲート55からの出力とORゲート7
0からの出力とは、ANDゲート80で論理積をとって
命令供給制御回路20、命令処理回路30および処理命
令保持回路60へ送出される。ANDゲート80からの
出力信号が1であることは、命令供給回路10より供給
された後続命令が、命令格納回路40に格納されている
命令と種別が一致し、かつ命令処理回路30で処理中の
先行命令が存在することを示している。
【0026】ANDゲート80からの出力が1であるこ
とを受けて、命令処理回路30は供給された後続命令を
Dステージレジスタ302へ格納せず、命令処理パイプ
ラインを入り口で遮断し、命令供給制御回路20は再度
同じ主記憶アドレスに命令フエッチするように命令供給
回路10を制御する。
【0027】また、ANDゲート80からの出力が1で
あることを受けて、処理命令保持回路60においては、
処理命令保持レジスタ制御回路61が命令供給回路10
より供給された後続命令を処理命令種別保持レジスタ6
01b〜606bに新規登録しないように制御する。
【0028】図5に通常動作時であるアドバンスオンモ
ードにおける命令処理のタイムチャートを、図6に図1
の構成で、命令3の命令種別を命令格納レジスタ401
に登録し、アドバンスオフモードにした場合のタイムチ
ャートを示す。
【0029】図6の場合、後続命令の命令3については
先行命令の命令1、命令2の命令処理回路30における
処理が終了するまで、Fステージレジスタ301に格納
されたフエッチアドレスが保持され、命令2の命令処理
回路30における処理が終了し、命令処理回路30にお
ける処理中の命令がなくなった後、命令3の処理が再会
される、と同時にこれに続く命令4以降についてもパイ
プライン処理が継続され、従来のように命令3の終了ま
で命令4の実行が待たされるということがないので、性
能低下が防止され、かつ、命令4以降の未発見論理不正
の検出/評価ができなくなることがなくなる。
【0030】図2は本発明の情報処理装置の第2の実施
例の要部を示すブロック図である。
【0031】図2の第2の実施例は図1の第1の実施例
に対して命令格納回路90、処理命令比較回路100を
追加した構成となっている。
【0032】命令格納回路90は命令格納レジスタ90
1〜904から構成され、4種類の命令種別を初期設定
により登録することが可能である。
【0033】処理命令比較回路100の詳細論理を図3
に示す。
【0034】コンパレータ1001〜1004はそれぞ
れ処理命令種別保持レジスタ601bと命令格納レジス
タ901〜904に格納された命令種別とを比較し、比
較結果をORゲート1005へ出力する。ORゲート1
005はこの4個の比較結果の論理和をとりANDゲー
ト1006へ出力し、ANDゲート1006で上述の論
理和と実行中フラグ601aの出力との論理積をとって
ORゲート70へ出力する。ANDゲート1006から
の出力が1であることは、命令格納回路90に種別を登
録されている命令が、命令処理回路30で実行中である
ことを示している。
【0035】処理命令比較回路100には上述の回路と
同様の構成の回路が計6個存在し、それぞれの回路では
同様に処理命令種別保持レジスタ601b〜606bに
登録された命令が命令格納レジスタ901〜904に登
録されている命令の種別と一致するかどうかを示してお
り、それぞれの出力結果であるANDゲート1006、
1016、1026、1036、1046および105
6の出力の論理和と後続命令比較回路50の出力との論
理積をとることにより、ANDゲート80の出力に1が
たつのは、命令格納回路90に登録された命令種別と等
しい命令が命令処理回路30で実行中であり、かつ命令
供給回路10より供給された後続命令が、命令格納回路
40に登録されている命令種別と等しいことを示してい
る。
【0036】ANDゲート80からの出力が1であるこ
とを受け、命令供給制御回路20、命令処理回路30お
よび処理命令保持回路60は図1の実施例と同様の動作
をする。
【0037】図7に図2の構成で、命令2の命令種別を
命令格納レジスタ901に登録し、命令4の命令種別を
命令格納レジスタ401に登録し、アドバンスオフモー
ドにした場合のタイムチャートを示す。この場合、命令
4については先行命令の命令2の命令処理回路30にお
ける処理が終了した後、直ちに命令4の処理が再開され
る。
【0038】すなわち、第1の実施例では先行するすべ
ての命令のパイプライン処理終了後でないと、後続命令
が投入されなかったが、第2の実施例では先行する特定
命令のパイプライン処理さえ終了すれば直ちに後続命令
が投入でき第1の実施例よりも特定の場合にはデバッグ
効率を更に向上できる。
【0039】図4は本発明の情報処理装置の第3の実施
例の要部における処理命令比較回路110とアドバンス
オフモードレジスタ120の構成を示した図であり、こ
れら以外は図2と同じ構成である。
【0040】処理命令比較回路110の内部論理につい
ては図4で示された部分を除いては、図3の処理命令比
較回路100と同じ構成である。
【0041】アドバンスオフモードレジスタ120は初
期設定により値を設定できる1ビットのレジスタであ
る。アドバンスオフモードレジスタ120の値が0に設
定された場合、セレクタ1007〜1057はORゲー
ト1005〜1055の出力を選択してANDゲート1
006〜1056へ出力する。この場合、処理命令比較
回路110は図3の処理命令比較回路100の場合と同
じ動作となり、装置全体としては図2と同じ動作とな
る。
【0042】アドバンスオフモードレジスタ110の値
が1に設定された場合、セレクタ1007〜1057は
アドバンスオフモートレジスタの出力値1を選択してA
NDゲート1006、1016、1026、1036、
1046および1056へ出力する。この場合これらの
ANDゲートからORゲート70へ出力される値は、そ
れぞれ実行中フラグ601a〜606aから出力された
値と等しくなり、装置全体としては図1と同じ動作とな
る。
【0043】すなわち、第3の実施例においては、第1
の実施例による動作と、第2の実施例による動作とを切
り換え使用することによりデバッグ動作を多面的に行な
うことができる。
【0044】
【発明の効果】以上説明したように、アドバンスオフモ
ードでは、第1の発明の情報処理装置は、ある特定の種
別の命令に対しそれに先行する命令のすべてのパイプラ
イン処理が終了するまでその特定の種別の命令のパイプ
ラインへの供給を中断させ、先行する命令のすべてのパ
イプライン処理終了後直ちにその特定の種別の命令を含
めた後続命令のパイプライン処理を行なうことにより、
デバッグ効率を向上できるという効果を有している。
【0045】さらに、第2の発明においては、ある第1
の特定の種別の命令に対し先行している命令の内の第2
の特定の種別の命令のパイプライン処理が終了するまで
第1の特定の種別の命令のパイプラインへの供給を中断
させ、第2の特定の種別の命令のパイプライン処理終了
後に直ちに第1の特定の種別の命令を含めた後続命令の
パイプライン処理を行なうことにより、第1の発明より
更にデバッグ効率を向上できるという効果を有してい
る。
【0046】第3の発明では第1の発明と第2の発明と
の切り換え機能を持たせることによりデバッグ動作を多
面的に行なうことができるという効果を有している。
【図面の簡単な説明】
【図1】本発明の情報処理装置の第1の実施例の要部を
示すブロック図である。
【図2】本発明の情報処理装置の第2の実施例の要部を
示すブロック図である。
【図3】図2の処理命令比較回路100を示すブロック
図である。
【図4】本発明の情報処理装置の第3の実施例の処理命
令比較回路110およびアドバンスオフモードレジスタ
120を示すブロック図である。
【図5】アドバンスモードにおける命令処理のタイムチ
ャートである。
【図6】第1の実施例のアドバンスオフモードにおける
命令処理のタイムチャートである。
【図7】第2の実施例のアドバンスオフモードにおける
命令処理のタイムチャートである。
【符号の説明】
10 命令供給回路 20 命令供給制御回路 30 命令処理回路 40 命令格納回路 50 後続命令比較回路 51〜54、1001〜1004、〜、1041〜10
44、1051〜1054 コンパレータ 55、70、1005、1015、〜、1045、10
55 ORゲート 60 処理命令保持回路 61 処理命令保持レジスタ制御回路 80、1006、1016、〜、1046、1056
ANDゲート 90 命令格納回路 100、110 処理命令比較回路 120 アドバンスオフモードレジスタ 301 F(命令フエッチ)ステージレジスタ 302 D(命令デコード)ステージレジスタ 303 R(レジスタ読み出し)ステージレジスタ 304 A(オペランドアドレス生成)ステージレジ
スタ 305 B(オペランドデータ読み出し)ステージレ
ジスタ 306 W(実行結果格納)ステージレジスタ 401〜401、901〜904 命令格納レジスタ 601〜606 処理命令保持レジスタ 601a〜606a 実行フラグ 601b〜606b 処理命令種別保持レジスタ 1007、1017、〜、1047、1057 セレ
クタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−82140(JP,A) 特開 昭63−240634(JP,A) 特開 平2−100138(JP,A) 特開 平5−342055(JP,A) 特開 平3−164945(JP,A) 特開 平4−21131(JP,A) 特開 平4−160434(JP,A) DAVID A.PATTERSO N,JOHN L.HENNESSY 著、富田眞治他訳「コンピュータ・アー キテクチャー−設計・実現・評価の定量 的アプローチ」(1992−12−25)日経B P社PP.252−262、特に第258頁のパ イプライン・インターロックに関する記 載

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 命令実行のパイプライン処理を行なう情
    報処理装置において、命令処理パイプラインに命令を供
    給する命令供給手段と、前記命令供給手段に対し命令の
    供給を制御する命令供給制御手段と、前記命令供給手段
    から供給された命令のパイプライン処理を行なう命令処
    理手段と、任意の命令を格納するように設定可能な1な
    いし複数個の第1の命令格納手段と、前記命令処理手段
    において処理中の命令を格納する処理命令格納手段と、
    前記第1の命令格納手段に格納されているそれぞれの命
    令と前記命令供給手段から供給された命令とを比較する
    第1の比較手段とを有し、前記第1の比較手段における
    比較結果のいずれかが一致した場合には前記命令供給手
    段から前記命令処理手段への前記命令の供給を中断し前
    記処理命令格納手段に格納された全ての命令について前
    記命令処理手段における処理が終了した後命令の供給を
    再開してパイプライン処理を継続するように前記命令供
    給手段と前記命令処理手段とを制御することを特徴とす
    る情報処理装置。
  2. 【請求項2】 命令実行のパイプライン処理を行なう情
    報処理装置において、命令処理パイプラインに命令を供
    給する命令供給手段と、前記命令供給手段に対し命令の
    供給を制御する命令供給制御手段と、前記命令供給手段
    から供給された命令のパイプライン処理を行なう命令処
    理手段と、任意の命令を格納するように設定可能な1な
    いし複数個の第1の命令格納手段と、前記命令処理手段
    において処理中の命令を格納する処理命令格納手段と、
    前記第1の命令格納手段に格納されているそれぞれの命
    令と前記命令供給手段から供給された命令とを比較する
    第1の比較手段と、任意の命令を格納するように設定可
    能な1ないし複数個の第2の命令格納手段と、前記第2
    の命令格納手段に格納されている命令と前記処理命令格
    納手段に格納されているそれぞれの命令とを比較する第
    2の比較手段とを有し、前記第1の比較手段における比
    較結果のいずれかが一致しかつ前記第2の比較手段にお
    ける比較結果のいずれかが一致した場合には前記命令供
    給手段から前記命令処理手段への命令の供給を中断し前
    記第2の比較手段における比較結果で一致するものがな
    くなって後に命令供給を再開しパイプライン処理を継続
    するように前記命令供給手段と前記命令処理手段とを制
    御することを特徴とする情報処理装置。
  3. 【請求項3】 第2の比較手段における比較結果の有効
    無効の切り換え指定を設定可能な制御モード保持手段
    と、前記制御モード保持手段が前記第2の比較手段の比
    較結果を無効と指定したときには前記第2の比較手段の
    前記各比較結果の如何にかかわらず前記各比較結果のい
    ずれかが一致したときの信号をそれぞれ送出し、前記制
    御モード保持手段が前記第2の比較手段の比較結果を有
    効と指定したときには前記各第2の比較手段の前記各比
    較結果の信号を送出する比較結果信号送出手段とを有す
    ることを特徴とする請求項2記載の情報処理装置。
JP6110851A 1994-05-25 1994-05-25 情報処理装置 Expired - Fee Related JP2710558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6110851A JP2710558B2 (ja) 1994-05-25 1994-05-25 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6110851A JP2710558B2 (ja) 1994-05-25 1994-05-25 情報処理装置

Publications (2)

Publication Number Publication Date
JPH07319696A JPH07319696A (ja) 1995-12-08
JP2710558B2 true JP2710558B2 (ja) 1998-02-10

Family

ID=14546276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6110851A Expired - Fee Related JP2710558B2 (ja) 1994-05-25 1994-05-25 情報処理装置

Country Status (1)

Country Link
JP (1) JP2710558B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5482140A (en) * 1977-12-14 1979-06-30 Hitachi Ltd Information processor
JPS63240634A (ja) * 1987-03-27 1988-10-06 Nec Corp 情報処理装置
JPH02100138A (ja) * 1988-10-06 1990-04-12 Nec Corp 情報処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DAVID A.PATTERSON,JOHN L.HENNESSY著、富田眞治他訳「コンピュータ・アーキテクチャー−設計・実現・評価の定量的アプローチ」(1992−12−25)日経BP社PP.252−262、特に第258頁のパイプライン・インターロックに関する記載

Also Published As

Publication number Publication date
JPH07319696A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
JP3781419B2 (ja) パイプライン方式のプロセッサにおける例外処理
US5611061A (en) Method and processor for reliably processing interrupt demands in a pipeline processor
US6081887A (en) System for passing an index value with each prediction in forward direction to enable truth predictor to associate truth value with particular branch instruction
US5297281A (en) Multiple sequence processor system
JP2620511B2 (ja) データ・プロセッサ
US5761467A (en) System for committing execution results when branch conditions coincide with predetermined commit conditions specified in the instruction field
EP0297943B1 (en) Microcode reading control system
US20020103991A1 (en) Multi-cycle instructions
RU2450329C2 (ru) Эффективный механизм сохранения адреса возврата из прерывания
JP3822568B2 (ja) イベント処理
US20070016760A1 (en) Central processing unit architecture with enhanced branch prediction
JP2710558B2 (ja) 情報処理装置
US5283891A (en) Error information saving apparatus of computer
US20070260857A1 (en) Electronic Circuit
JPH1196006A (ja) 情報処理装置
US5819081A (en) Method of executing a branch instruction of jumping to a subroutine in a pipeline control system
JPH06295243A (ja) データ処理装置
EP0212132A1 (en) Method and digital computer for recovering from errors
US4935849A (en) Chaining and hazard apparatus and method
JP2783285B2 (ja) 情報処理装置
US20100125720A1 (en) Instruction mode identification apparatus and method
EP0211487A1 (en) Conditional operations in computers
JP2929980B2 (ja) 情報処理装置
JPH07182165A (ja) コミット条件付き命令の処理方法およびその装置
JP2824484B2 (ja) パイプライン処理計算機

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees