JP2797018B2 - カラービデオプリンタ - Google Patents
カラービデオプリンタInfo
- Publication number
- JP2797018B2 JP2797018B2 JP2176784A JP17678490A JP2797018B2 JP 2797018 B2 JP2797018 B2 JP 2797018B2 JP 2176784 A JP2176784 A JP 2176784A JP 17678490 A JP17678490 A JP 17678490A JP 2797018 B2 JP2797018 B2 JP 2797018B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- data
- printing
- color signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Dot-Matrix Printers And Others (AREA)
- Color, Gradation (AREA)
- Color Electrophotography (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、テレビやVTRなどのカラー画像からカラー
印画を行うカラービデオプリンタに関する。
印画を行うカラービデオプリンタに関する。
＜従来の技術＞ 従来、カラービデオプリンタによって印画を行う場合
には、印画しようとするカラー画像をCRTに表示し、印
画開始操作を行うことにより、印画中は、操作部に設け
られられているイエロー，マゼンタ，シアンの各インク
シートに対応するLEDが順次点灯表示されて印画途中の
状態がユーザーに認識されるようになっている。
には、印画しようとするカラー画像をCRTに表示し、印
画開始操作を行うことにより、印画中は、操作部に設け
られられているイエロー，マゼンタ，シアンの各インク
シートに対応するLEDが順次点灯表示されて印画途中の
状態がユーザーに認識されるようになっている。
＜発明が解決しようとする課題＞ ところが、このように印画途中の状態をLEDによって
点灯表示するものでは、LEDを配置するためのスペース
を設けねばならず、また、表示が見にくいといった難点
があり、このため、CRTに表示されるカラー画像によっ
て印画途中の状態を併せて表示できれば便利である。
点灯表示するものでは、LEDを配置するためのスペース
を設けねばならず、また、表示が見にくいといった難点
があり、このため、CRTに表示されるカラー画像によっ
て印画途中の状態を併せて表示できれば便利である。
本発明は、上述の点に鑑みて為されたものであって、
CRT画面上で印画途中の状態を表示できるようにしたカ
ラービデオプリンタを提供することを目的とする。
CRT画面上で印画途中の状態を表示できるようにしたカ
ラービデオプリンタを提供することを目的とする。
＜課題を解決するための手段＞ 本発明では、上述の目的を達成するために、次のよう
に構成している。
に構成している。
すなわち、本発明は、Ｒ（赤）,G（緑）,B（青）の色
信号をA/D変換するA/D変換回路と、該A/D変換回路によ
ってA/D変換された色信号データが格納される画像メモ
リと、該画像メモリから読み出された色信号データをYe
（黄）,Mg（マゼンタ）,Cy（シアン）の補色データに変
換してこの補色データに基づいて、サーマルヘッドの通
電を制御して印画処理を行う印画処理回路と、前記画像
メモリから読み出された前記色信号データをD/A変換す
るD/A変換回路と、該D/A変換回路からの色信号に基づい
て、映像信号を復調してCRTへ出力するエンコーダ回路
とを備えるカラービデオプリンタにおいて、印画中に画
像メモリから読み出される色信号データの内、印画済み
のラインに相当する補色データに対応する色信号データ
についてはマスクをせず、印画途中のラインおよび未印
画のラインに相当する補色データに対応する色信号デー
タについては、所定のビットのデータをマスクして前記
D/A変換回路に出力する映像マスク回路を設けている。
信号をA/D変換するA/D変換回路と、該A/D変換回路によ
ってA/D変換された色信号データが格納される画像メモ
リと、該画像メモリから読み出された色信号データをYe
（黄）,Mg（マゼンタ）,Cy（シアン）の補色データに変
換してこの補色データに基づいて、サーマルヘッドの通
電を制御して印画処理を行う印画処理回路と、前記画像
メモリから読み出された前記色信号データをD/A変換す
るD/A変換回路と、該D/A変換回路からの色信号に基づい
て、映像信号を復調してCRTへ出力するエンコーダ回路
とを備えるカラービデオプリンタにおいて、印画中に画
像メモリから読み出される色信号データの内、印画済み
のラインに相当する補色データに対応する色信号データ
についてはマスクをせず、印画途中のラインおよび未印
画のラインに相当する補色データに対応する色信号デー
タについては、所定のビットのデータをマスクして前記
D/A変換回路に出力する映像マスク回路を設けている。
＜作用＞ 上記構成によれば、例えば、補色データとしてYe
（黄）の印画をしているときには、映像マスク回路によ
って、この補色データに対応するＢ（青）の色信号デー
タは、印画済みのラインに相当するときには何らマスク
処理がされず、印画途中のラインおよび未印画のライン
に相当するＢ（青）の色信号データについては、所定の
ビット、例えば、最上位ビットがマスク処理される。
（黄）の印画をしているときには、映像マスク回路によ
って、この補色データに対応するＢ（青）の色信号デー
タは、印画済みのラインに相当するときには何らマスク
処理がされず、印画途中のラインおよび未印画のライン
に相当するＢ（青）の色信号データについては、所定の
ビット、例えば、最上位ビットがマスク処理される。
したがって、CRTの画面において、現在印画中のライ
ンを境目として、印画済みのラインに相当する部分の画
像領域に対しては色信号データがマスクされることなく
そのまま表示されるが、未印画のラインに相当する部分
の画像領域に対してはマスク処理された色信号データが
表示されるため、未だ印画が終了していない画像領域の
部分は、印画済みの部分に比べて色相の輝度レベルが明
確に異なったものとなる。そして、印画開始当初はマス
クされる画像領域の部分が多く、印画の進行が進むにつ
れてマスクされる画像領域の部分が次第に減少するた
め、ユーザーは、CRTの表示画面によって極めて容易に
印画の進行を認識することができることになる。
ンを境目として、印画済みのラインに相当する部分の画
像領域に対しては色信号データがマスクされることなく
そのまま表示されるが、未印画のラインに相当する部分
の画像領域に対してはマスク処理された色信号データが
表示されるため、未だ印画が終了していない画像領域の
部分は、印画済みの部分に比べて色相の輝度レベルが明
確に異なったものとなる。そして、印画開始当初はマス
クされる画像領域の部分が多く、印画の進行が進むにつ
れてマスクされる画像領域の部分が次第に減少するた
め、ユーザーは、CRTの表示画面によって極めて容易に
印画の進行を認識することができることになる。
＜実施例＞ 以下、図面によって本発明の実施例について、詳細に
説明する。
説明する。
第１図は、本発明の一実施例のブロック図である。
同図において、１はR,G,Bの各色信号をA/D変換するA/
D変換回路、２はA/D変換された色信号データが格納され
る画像メモリ、３はこの画像メモリ２の書き込み、読み
出しを制御するメモリコントロール回路、４は画像メモ
リ２から読み出されたB,G,Rの各色信号データをYe
（黄）,Mg（マゼンタ）,Cy（シアン）の補色データに変
換してこの補色データに基づいて、ラインサーマルヘッ
ド５の通電を制御して印画処理を行う印画処理回路、６
は後述の映像マスク回路７を介して与えられる色信号デ
ータをD/A変換するD/A変換回路、８はこのD/A変換回路
６からの色信号に基づいて、映像信号を復調して図示し
ないCRTへ出力するエンコーダ回路、９は各部を制御す
る制御回路であり、以上の構成は、基本的に従来例と同
様である。
D変換回路、２はA/D変換された色信号データが格納され
る画像メモリ、３はこの画像メモリ２の書き込み、読み
出しを制御するメモリコントロール回路、４は画像メモ
リ２から読み出されたB,G,Rの各色信号データをYe
（黄）,Mg（マゼンタ）,Cy（シアン）の補色データに変
換してこの補色データに基づいて、ラインサーマルヘッ
ド５の通電を制御して印画処理を行う印画処理回路、６
は後述の映像マスク回路７を介して与えられる色信号デ
ータをD/A変換するD/A変換回路、８はこのD/A変換回路
６からの色信号に基づいて、映像信号を復調して図示し
ないCRTへ出力するエンコーダ回路、９は各部を制御す
る制御回路であり、以上の構成は、基本的に従来例と同
様である。
この実施例のカラービデオプリンタでは、印画途中の
状態を、CRTの表示画面で認識できるようにするため
に、D/A変換回路６の前段に、映像マスク回路７を設け
ている。
状態を、CRTの表示画面で認識できるようにするため
に、D/A変換回路６の前段に、映像マスク回路７を設け
ている。
この映像マスク回路７は、印画中に画像メモリ２から
読み出される色信号データの内、印画済みのラインに相
当する補色データに対応する色信号データについてはマ
スクをせず、印画途中のラインおよび未印画のラインに
相当する補色データに対応する色信号データについて
は、所定のビットのデータをマスクして次段のD/A変換
回路６に出力するものである。
読み出される色信号データの内、印画済みのラインに相
当する補色データに対応する色信号データについてはマ
スクをせず、印画途中のラインおよび未印画のラインに
相当する補色データに対応する色信号データについて
は、所定のビットのデータをマスクして次段のD/A変換
回路６に出力するものである。
すなわち、例えば、第４図に示されるように、CRTの
表示画面において、TV走査線は水平同期信号に同期して
たとえば左から右に向けて順次走査される。一方、印画
の進行は、左端の１ラインから右端の640ラインまで順
次進行していく。
表示画面において、TV走査線は水平同期信号に同期して
たとえば左から右に向けて順次走査される。一方、印画
の進行は、左端の１ラインから右端の640ラインまで順
次進行していく。
したがって、この映像マスク回路７は、左端の１ライ
ンから右端の640ラインまで順次印画されていくにつれ
て、その印画されている補色データに対応する色信号デ
ータ、例えば、Ye（黄）が印画されているときには、Ｂ
（青）の色信号データの内の印画途中のライン、および
未だ印画が終了していないラインに対応する画素位置に
ある色信号データの最上位ビットをマスクしてD/A変換
回路６に出力するものである。したがって、印画開始直
後は全ての画像領域がマスクされているが、印画が進む
につれてマスクされた色信号データの画像領域がこの例
では左側から右側に向けて次第に減少していき、印画が
終了したときには、全画像に対する色信号データがマス
クされることなくD/A変換回路６に出力される。
ンから右端の640ラインまで順次印画されていくにつれ
て、その印画されている補色データに対応する色信号デ
ータ、例えば、Ye（黄）が印画されているときには、Ｂ
（青）の色信号データの内の印画途中のライン、および
未だ印画が終了していないラインに対応する画素位置に
ある色信号データの最上位ビットをマスクしてD/A変換
回路６に出力するものである。したがって、印画開始直
後は全ての画像領域がマスクされているが、印画が進む
につれてマスクされた色信号データの画像領域がこの例
では左側から右側に向けて次第に減少していき、印画が
終了したときには、全画像に対する色信号データがマス
クされることなくD/A変換回路６に出力される。
第２図は、この映像マスク回路７の具体的な構成図で
あり、第３図は、その動作説明に供するタイミングチャ
ートである。
あり、第３図は、その動作説明に供するタイミングチャ
ートである。
映像マスク回路７は、図示しない同期分離回路からの
第３図（Ａ）の水平同期信号によってクリアされてメモ
リコントロール回路３からの第３図（Ｂ）に示される基
本クロック（ドットクロック）を計数するカウンタ10
と、このカウンタ10の出力と印画処理回路４から与えら
れる現在印画中のラインに対応する第３図（Ｃ）に示さ
れるようなラインデータとを比較し、両者が一致したと
きに第３図（Ｅ）に示されるローアクティブな一致信号
を出力する比較回路11と、この一致信号によってクリア
されるとともに、水平同期信号がサンプリングクロック
として入力されるＤフリップフロップ12と、このＤフリ
ップフロップ12の第３図（Ｄ）に示されるＱ出力および
制御回路９からのマスクコントロール信号が与えられる
オアゲート13と、このオアゲート13の出力におよび画像
メモリ２からの色信号データの内の所定のビットである
最上位ビット（MSB）のデータが与えられて、第３図
（Ｆ）に示されるように、D/A変換回路６に出力される
色信号データの内の最上位ビット（MSB）のデータを差
し替えるためのアンドゲート14とを備えている。
第３図（Ａ）の水平同期信号によってクリアされてメモ
リコントロール回路３からの第３図（Ｂ）に示される基
本クロック（ドットクロック）を計数するカウンタ10
と、このカウンタ10の出力と印画処理回路４から与えら
れる現在印画中のラインに対応する第３図（Ｃ）に示さ
れるようなラインデータとを比較し、両者が一致したと
きに第３図（Ｅ）に示されるローアクティブな一致信号
を出力する比較回路11と、この一致信号によってクリア
されるとともに、水平同期信号がサンプリングクロック
として入力されるＤフリップフロップ12と、このＤフリ
ップフロップ12の第３図（Ｄ）に示されるＱ出力および
制御回路９からのマスクコントロール信号が与えられる
オアゲート13と、このオアゲート13の出力におよび画像
メモリ２からの色信号データの内の所定のビットである
最上位ビット（MSB）のデータが与えられて、第３図
（Ｆ）に示されるように、D/A変換回路６に出力される
色信号データの内の最上位ビット（MSB）のデータを差
し替えるためのアンドゲート14とを備えている。
次に、上記構成を有するカラービデオプリンタの動作
を、第２図および第３図に基づいて、さらに詳細に説明
する。
を、第２図および第３図に基づいて、さらに詳細に説明
する。
先ず、印画を開始する前の待機状態においては、制御
回路９からのマスクコントロール信号は、ハイレベルと
なっており、このときには、画像メモリ２から読み出さ
れたR,G,Bの各色信号データは、映像マスク回路７でマ
スクされることなく、そのままD/A変換回路６に出力さ
れ、さらに、エンコーダ回路８で映像信号に復調されて
CRTに出力され、これによって、印画しようとするカラ
ー画像がCRTに表示されることになる。
回路９からのマスクコントロール信号は、ハイレベルと
なっており、このときには、画像メモリ２から読み出さ
れたR,G,Bの各色信号データは、映像マスク回路７でマ
スクされることなく、そのままD/A変換回路６に出力さ
れ、さらに、エンコーダ回路８で映像信号に復調されて
CRTに出力され、これによって、印画しようとするカラ
ー画像がCRTに表示されることになる。
次に、印画開始操作に応答して印画動作が開始される
と、マスクコントロール信号は、ローレベルとなる。映
像マスク回路７には、画像メモリ２から読み出された色
信号データが、リアルタイムで順次入力される。
と、マスクコントロール信号は、ローレベルとなる。映
像マスク回路７には、画像メモリ２から読み出された色
信号データが、リアルタイムで順次入力される。
今、例えば、補色データであるYeによる印画が行われ
ており、４ライン目にかかっているとすると、印画処理
回路４からは印画しているラインの対応するラインデー
タとして、第３図（Ｃ）に示される「04」のデータが比
較回路11に与えられる。
ており、４ライン目にかかっているとすると、印画処理
回路４からは印画しているラインの対応するラインデー
タとして、第３図（Ｃ）に示される「04」のデータが比
較回路11に与えられる。
カウンタ10は水平同期信号が入力された時点でクリア
されて、基本クロックを順次カウントするが、その出力
が「04」に達するまでは、比較回路11からはローレベル
の一致信号が出力されないので、Ｄフリップフロップ12
の出力は、第３図（Ｄ）に示されるように、印画が終了
した３ラインまではクリアされることなくハイレベルの
ままであり、これによって、補色データYeに対応するＢ
の色信号データの最上位ビットは、３ラインまでマスク
されることなく、画像データがそのままD/A変換回路６
に出力される。
されて、基本クロックを順次カウントするが、その出力
が「04」に達するまでは、比較回路11からはローレベル
の一致信号が出力されないので、Ｄフリップフロップ12
の出力は、第３図（Ｄ）に示されるように、印画が終了
した３ラインまではクリアされることなくハイレベルの
ままであり、これによって、補色データYeに対応するＢ
の色信号データの最上位ビットは、３ラインまでマスク
されることなく、画像データがそのままD/A変換回路６
に出力される。
そして、カウンタ10の出力が「04」に達した時点で比
較回路11からは一致信号が出力されて、第３図（Ｄ）に
示されるように、Ｄフリップフロップ12がクリアされる
ため、その出力がローレベルとなり、Ｂの色信号データ
の最上位ビットは、第３図（Ｆ）に示されるように、ロ
ーレベルにマスクされることになる。
較回路11からは一致信号が出力されて、第３図（Ｄ）に
示されるように、Ｄフリップフロップ12がクリアされる
ため、その出力がローレベルとなり、Ｂの色信号データ
の最上位ビットは、第３図（Ｆ）に示されるように、ロ
ーレベルにマスクされることになる。
同様にして、補色データであるYeによる印画が、５ラ
イン目にかかったときには、ラインデータとして「05」
が与えられるので、Ｂの色信号データの最上位ビット
は、印画が終了している４ラインまでの領域ではマスク
されることなく、画像データがそのままD/A変換回路６
に出力され、５ライン目以降は、その最上位ビットが、
ローレベルにマスクされることになる。
イン目にかかったときには、ラインデータとして「05」
が与えられるので、Ｂの色信号データの最上位ビット
は、印画が終了している４ラインまでの領域ではマスク
されることなく、画像データがそのままD/A変換回路６
に出力され、５ライン目以降は、その最上位ビットが、
ローレベルにマスクされることになる。
なお、このときには、他の補色データMg,Cyは印画さ
れていないので、対応するG,Rの色信号データの最上位
ビットは、すべてマスクされることになる。
れていないので、対応するG,Rの色信号データの最上位
ビットは、すべてマスクされることになる。
このようにして補色データYeの印画か終了すると、対
応するＢの色信号データは、マスクされることなく、画
像データがそのままD/A変換回路６に出力され、次に、
印画を行っている補色データMgに対応するＧの色信号デ
ータの最上位ビットが印画されているラインに対応して
上述と同様にマスクされることになる。
応するＢの色信号データは、マスクされることなく、画
像データがそのままD/A変換回路６に出力され、次に、
印画を行っている補色データMgに対応するＧの色信号デ
ータの最上位ビットが印画されているラインに対応して
上述と同様にマスクされることになる。
さらに、補色データMgの印画が終了すると、B,Gの色
信号データは、マスクされることなく、画像データがそ
のままD/A変換回路６に出力され、次に、印画を行って
いる補色データCyに対応するＲの色信号データの最上位
ビットが印画されているラインに対応して上述と同様に
マスクされることになる。
信号データは、マスクされることなく、画像データがそ
のままD/A変換回路６に出力され、次に、印画を行って
いる補色データCyに対応するＲの色信号データの最上位
ビットが印画されているラインに対応して上述と同様に
マスクされることになる。
このようにして印画中においては、印画している補色
データに対応する色信号データの最上位ビットを、印画
が終了するまでラインに対応する画素ごとに順次マスク
してD/A変換回路６に出力するようにしているので、CRT
の表示画面では、印画が終了していない画像領域では、
色相の輝度レベル不十分なハーフトーンとなり、印画が
終了するにつれて完全なカラー画像となる。
データに対応する色信号データの最上位ビットを、印画
が終了するまでラインに対応する画素ごとに順次マスク
してD/A変換回路６に出力するようにしているので、CRT
の表示画面では、印画が終了していない画像領域では、
色相の輝度レベル不十分なハーフトーンとなり、印画が
終了するにつれて完全なカラー画像となる。
したがって、ユーザーは、印画の進行状態を、CRTの
表示画面の変化として容易に認識できることになり、従
来のように、LED表示が不要となる。
表示画面の変化として容易に認識できることになり、従
来のように、LED表示が不要となる。
第５図は、本発明の他の実施例の映像マスク回路15の
構成図であり、第２図の実施例に対応する部分には、同
一の参照符を付す。
構成図であり、第２図の実施例に対応する部分には、同
一の参照符を付す。
この実施例の映像マスク回路15は、色信号データ内、
ハイレベルである最も上位のビットをマスクするように
している。
ハイレベルである最も上位のビットをマスクするように
している。
このため、色信号データの上位３ビットおよび下位３
ビットのデータがそれぞれ与えられる２つの第1,第２デ
コーダ回路16,17を設けており、各デコーダ回路16,17
は、Ｇ端子の入力がローレベルになったときに動作状態
となり、Ｇ端子の入力がハイレベルであるときには、出
力端子０〜７までの各出力がすべてハイレベルとなり、
この場合には、アンドゲート18〜21の各出力は、ハイレ
ベルとなって色信号データは、マスクされることなく、
アンドゲート22〜27を介して出力される。
ビットのデータがそれぞれ与えられる２つの第1,第２デ
コーダ回路16,17を設けており、各デコーダ回路16,17
は、Ｇ端子の入力がローレベルになったときに動作状態
となり、Ｇ端子の入力がハイレベルであるときには、出
力端子０〜７までの各出力がすべてハイレベルとなり、
この場合には、アンドゲート18〜21の各出力は、ハイレ
ベルとなって色信号データは、マスクされることなく、
アンドゲート22〜27を介して出力される。
各デコーダ回路16,17は、動作状態においては、３ビ
ットの２進データを８ビットの10進データにデコードし
て対応する出力端子０〜７をローレベルとするものであ
り、例えば、３ビットの入力が「000」であれば、出力
端子０のみがローレベルとなり、３ビットの入力が「11
1」であれば、出力端子７のみがローレベルとなるよう
になっている。
ットの２進データを８ビットの10進データにデコードし
て対応する出力端子０〜７をローレベルとするものであ
り、例えば、３ビットの入力が「000」であれば、出力
端子０のみがローレベルとなり、３ビットの入力が「11
1」であれば、出力端子７のみがローレベルとなるよう
になっている。
この実施例において、オアゲート13の出力がローレベ
ルとなると、第１デコーダ回路16が動作状態となり、こ
のとき、色信号データが、例えば、「011111」であると
すると、第１デコーダ回路16は、出力端子３のみがロー
レベルとなり、第２デコーダ回路17は、非動作状態であ
るので、すべての出力がハイレベルとなる。
ルとなると、第１デコーダ回路16が動作状態となり、こ
のとき、色信号データが、例えば、「011111」であると
すると、第１デコーダ回路16は、出力端子３のみがロー
レベルとなり、第２デコーダ回路17は、非動作状態であ
るので、すべての出力がハイレベルとなる。
したがって、この場合には、アンドゲート18,20,21の
出力は、ハイレベルとなり、アンドゲート19の出力は、
ローレベルとなり、これによって、色信号データの最上
位ビットの次のビットがマスクされることになる。
出力は、ハイレベルとなり、アンドゲート19の出力は、
ローレベルとなり、これによって、色信号データの最上
位ビットの次のビットがマスクされることになる。
このようにして色信号データの内、ハイレベルである
最も上位のビットがマスクされることになる。その他の
構成は、上述の実施例と同様である。
最も上位のビットがマスクされることになる。その他の
構成は、上述の実施例と同様である。
＜発明の効果＞ 以上のように本発明によれば、CRTの画面において、
現在印画中のラインを境目として、印画済みのラインに
対応する部分に対しては色信号データがマスクされるこ
となくそのまま表示されるが、未印画のラインに対応す
る部分に対してはマスク処理された色信号データが表示
されるため、未だ印画が終了していない画像領域の部分
は、印画済みの画像領域の部分に比べて色相の輝度レベ
ルが明確に異なったものとなる。そして、印画開始当初
はマスクされる画像領域が多く、印画の進行が進むにつ
れてマスクされる画像領域の部分が次第に減少するた
め、ユーザーは、CRTの表示画面によって極めて容易に
印画の進行を認識することができることになる。
現在印画中のラインを境目として、印画済みのラインに
対応する部分に対しては色信号データがマスクされるこ
となくそのまま表示されるが、未印画のラインに対応す
る部分に対してはマスク処理された色信号データが表示
されるため、未だ印画が終了していない画像領域の部分
は、印画済みの画像領域の部分に比べて色相の輝度レベ
ルが明確に異なったものとなる。そして、印画開始当初
はマスクされる画像領域が多く、印画の進行が進むにつ
れてマスクされる画像領域の部分が次第に減少するた
め、ユーザーは、CRTの表示画面によって極めて容易に
印画の進行を認識することができることになる。
第１図は本発明の一実施例のブロック図、第２図は第１
図の映像マスク回路の構成図、第３図は動作説明に供す
るタイミングチャート、第４図は印画の状態を示す図、
第５図は本発明の他の実施例の映像マスク回路の構成図
である。 １……A/D変換回路、２……画像メモリ、４……印画処
理回路、６……D/A変換回路、８……エンコーダ回路、
7,15……映像マスク回路。
図の映像マスク回路の構成図、第３図は動作説明に供す
るタイミングチャート、第４図は印画の状態を示す図、
第５図は本発明の他の実施例の映像マスク回路の構成図
である。 １……A/D変換回路、２……画像メモリ、４……印画処
理回路、６……D/A変換回路、８……エンコーダ回路、
7,15……映像マスク回路。
Claims (3)
- 【請求項１】Ｒ（赤）,G（緑）,B（青）の色信号をA/D
変換するA/D変換回路（１）と、該A/D変換回路（１）に
よってA/D変換された色信号データが格納される画像メ
モリ（２）と、該画像メモリ（２）から読み出された色
信号データをYe（黄）,Mg（マゼンタ）,Cy（シアン）の
補色データに変換してこの補色データに基づいて、サー
マルヘッド（５）の通電を制御して印画処理を行う印画
処理回路（４）と、前記画像メモリ（２）から読み出さ
れた前記色信号データをD/A変換するD/A変換回路（６）
と、該D/A変換回路（６）からの色信号に基づいて、映
像信号を復調してCRTへ出力するエンコーダ回路（８）
とを備えるカラービデオプリンタにおいて、 印画中に画像メモリから読み出される色信号データの
内、印画済みのラインに相当する補色データに対応する
色信号データについてはマスクをせず、印画途中のライ
ンおよび未印画のラインに相当する補色データに対応す
る色信号データについては、所定のビットのデータをマ
スクして前記D/A変換回路（６）に出力する映像マスク
回路（7,15）を設けたことを特徴とするカラービデオプ
リンタ。 - 【請求項２】前記請求項第１項に記載のカラービデオプ
リンタにおいて、 前記映像マスク回路（７）は、印画中に、印画している
補色データに対応する色信号データの内の最上位ビット
のデータを、印画の進行に応じてマスクして前記A/D変
換回路（６）に出力するものであるカラービデオプリン
タ。 - 【請求項３】前記請求項第１項に記載のカラービデオプ
リンタにおいて、 前記映像マスク回路（15）は、印画中に、印画している
補色データに対応する色信号データの内のハイレベルで
ある最も上位のビットのデータを、印画の進行に応じて
マスクして前記D/A変換回路（６）に出力するものであ
るカラービデオプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176784A JP2797018B2 (ja) | 1990-07-03 | 1990-07-03 | カラービデオプリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176784A JP2797018B2 (ja) | 1990-07-03 | 1990-07-03 | カラービデオプリンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0468666A JPH0468666A (ja) | 1992-03-04 |
| JP2797018B2 true JP2797018B2 (ja) | 1998-09-17 |
Family
ID=16019789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2176784A Expired - Fee Related JP2797018B2 (ja) | 1990-07-03 | 1990-07-03 | カラービデオプリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797018B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01200891A (ja) * | 1988-02-05 | 1989-08-14 | Fujitsu General Ltd | ビデオ・プリンタおよびそのモニタ表示方法 |
-
1990
- 1990-07-03 JP JP2176784A patent/JP2797018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0468666A (ja) | 1992-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2919174B2 (ja) | ラスター出力装置上に画像を出力するための出力データの生成方法 | |
| JPH07307956A (ja) | カラープリンタ | |
| JP3294688B2 (ja) | ビデオプリンタ | |
| JP3370732B2 (ja) | オンスクリーン文字色選択方法 | |
| JP2783340B2 (ja) | カラービデオプリンタ | |
| JPH0468666A (ja) | カラービデオプリンタ | |
| JPH0720259B2 (ja) | ビデオプリント装置 | |
| JP2537208B2 (ja) | 画像信号処理装置 | |
| JPS59225673A (ja) | 多色印刷装置 | |
| JP2586867B2 (ja) | カラービデオプリンタ | |
| JP2686258B2 (ja) | 画像データ処理装置 | |
| JPH056829B2 (ja) | ||
| JPS63127681A (ja) | ビデオプリント装置 | |
| JP2577765B2 (ja) | ファクシミリ放送受信機の色信号変換デコーダ | |
| JP2000295461A (ja) | 画像合成方法およびカラーファクシミリ装置 | |
| JPH04181870A (ja) | カラー画像処理装置 | |
| JPS60236773A (ja) | 出力装置 | |
| US5914792A (en) | Color recording method and a color printer | |
| JP3308360B2 (ja) | カラービデオプリンタ | |
| JPH06311317A (ja) | ビデオプリンタ | |
| JPH0765150A (ja) | 画像合成装置 | |
| JPH03110973A (ja) | ビデオプリンタ | |
| JPH1075462A (ja) | 画像処理装置 | |
| JPH07131744A (ja) | ビデオプリンタ | |
| JPH01251985A (ja) | カラー・ビデオ・プリンタのモニタ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |