JP2804988B2 - 不活性および活性情報ユニットの到着ストリームとともに用いられる平滑化装置、パケット間ギャップ長を制御するための方法、ならびに情報ユニットを搬送するためのネットワーク - Google Patents
不活性および活性情報ユニットの到着ストリームとともに用いられる平滑化装置、パケット間ギャップ長を制御するための方法、ならびに情報ユニットを搬送するためのネットワークInfo
- Publication number
- JP2804988B2 JP2804988B2 JP1126532A JP12653289A JP2804988B2 JP 2804988 B2 JP2804988 B2 JP 2804988B2 JP 1126532 A JP1126532 A JP 1126532A JP 12653289 A JP12653289 A JP 12653289A JP 2804988 B2 JP2804988 B2 JP 2804988B2
- Authority
- JP
- Japan
- Prior art keywords
- inactive
- units
- state
- unit
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000009499 grossing Methods 0.000 title claims description 32
- 239000000872 buffer Substances 0.000 claims abstract description 35
- 238000012217 deletion Methods 0.000 claims abstract description 25
- 230000037430 deletion Effects 0.000 claims abstract description 25
- 230000003111 delayed effect Effects 0.000 claims abstract description 8
- 230000007704 transition Effects 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims 12
- 238000012545 processing Methods 0.000 claims 11
- 230000003750 conditioning effect Effects 0.000 claims 6
- 238000013479 data entry Methods 0.000 claims 1
- 230000010339 dilation Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 76
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 25
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 25
- 238000010586 diagram Methods 0.000 description 23
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 20
- 230000008569 process Effects 0.000 description 6
- 239000000835 fiber Substances 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000011144 upstream manufacturing Methods 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000006854 communication Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000008602 contraction Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000036316 preload Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 101100129500 Caenorhabditis elegans max-2 gene Proteins 0.000 description 1
- 101100083446 Danio rerio plekhh1 gene Proteins 0.000 description 1
- 102100023471 E-selectin Human genes 0.000 description 1
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 1
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 1
- 241000283074 Equus asinus Species 0.000 description 1
- 101000622123 Homo sapiens E-selectin Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Small-Scale Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Radio Transmission System (AREA)
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 関連の同時継続中出願への相互参照 本出願にとって特に興味ある関連の同時継続出願は、
K.アンナマーライ（Annamalai）のために1987年７月15
日に出願された「エンコーダーデコーダにおける受信機
の同期化」（“Receiver Synchronization in Encoder
−Decoder"）と題された米国出願番号072,955（代理人
名簿番号A561）である。この関連の出願は本出願の譲受
人に譲渡されている。
K.アンナマーライ（Annamalai）のために1987年７月15
日に出願された「エンコーダーデコーダにおける受信機
の同期化」（“Receiver Synchronization in Encoder
−Decoder"）と題された米国出願番号072,955（代理人
名簿番号A561）である。この関連の出願は本出願の譲受
人に譲渡されている。
この出願はまたK.アンナマーライのために同時に出願
された「独立してクロックされたネットワークのための
平滑化装置のインプリメンテーション」（“Implementa
tion of Smoothing Apparatus For An Independently C
locked Network"）と題された、代理人名簿番号AMDI652
7MCF/WSWにも関連している。後者の出願もまた本発明の
譲受人に譲渡されている。
された「独立してクロックされたネットワークのための
平滑化装置のインプリメンテーション」（“Implementa
tion of Smoothing Apparatus For An Independently C
locked Network"）と題された、代理人名簿番号AMDI652
7MCF/WSWにも関連している。後者の出願もまた本発明の
譲受人に譲渡されている。
発明の分野 この発明は独立してクロックされたデジタルネットワ
ークに関し、特に、異なる局のクロック周波数の相違に
より、パケット間のギャップからビット、バイトまたは
ニブルを過剰に削除することを避けるための装置に関す
る。
ークに関し、特に、異なる局のクロック周波数の相違に
より、パケット間のギャップからビット、バイトまたは
ニブルを過剰に削除することを避けるための装置に関す
る。
発明の背景 デジタルローカルエリアネットワークは同期クロッキ
ング方式を有するものおよび非同期クロッキング方式を
有するものに分類される。同期クロッキング方式を有す
るネットワークにおいては、１つのステーションがマス
タとして指定されそれ自身のクロックを発生し、他のす
べてのステーションはそれらのクロックを、入来信号か
らたとえば位相ロックループ（PLL）を使用して再生し
て導出している。非同期クロッキング方式を有するネッ
トワーク、これはまた独立クロックネットワークとも称
されるが、これらにおいては各ステーションがそれ自身
の内部で使用するためにそれ自身のクロック信号を発生
する。内部クロック信号はまた次の下流のステーション
にデータを送信するために使用される信号でもあり、し
たがって時に送信クロックTxとも呼ばれる。ANSI標準X3
T9.5においては、独立して発生されたクロック信号が各
々、所定の名目上の周波数と±50ppm以内の相違を持つ
周波数を持つように指定されている。独立クロックネッ
トワークは、高速ファイバ分配データネットワークにお
けるように、PLLジッタが問題であるときには好まれ
る。この発明は独立クロックネットワークに関する。典
型的には、トークリングネットワークにおいては、デー
タはパケットまたはフレームという形式でリング内を通
る。パケットおよびそれらの間の一時的なギャップは複
数個の10ビットバイトに分割される。各10ビットバイト
は２つの５ビットシンボル符号からなる。この発明が適
用されるのは、ビット、ニブル（シンボル）またはバイ
トというレベルでの粒度のいずれでもあり得るので、
「情報ユニット」という用語はここでは、これら３つの
レベルのいずれをも指すものとして使用される。以下の
議論から、中間レベルの粒度においても、また複数シン
ボルまたは複数バイトレベルの粒度においても本願発明
を実現する上で僅かな変更しか必要でないことがわかる
であろう。したがって「情報ユニット」という用語は、
どのような所望レベルの粒度のものについても適用され
るものとして理解されるであろう。
ング方式を有するものおよび非同期クロッキング方式を
有するものに分類される。同期クロッキング方式を有す
るネットワークにおいては、１つのステーションがマス
タとして指定されそれ自身のクロックを発生し、他のす
べてのステーションはそれらのクロックを、入来信号か
らたとえば位相ロックループ（PLL）を使用して再生し
て導出している。非同期クロッキング方式を有するネッ
トワーク、これはまた独立クロックネットワークとも称
されるが、これらにおいては各ステーションがそれ自身
の内部で使用するためにそれ自身のクロック信号を発生
する。内部クロック信号はまた次の下流のステーション
にデータを送信するために使用される信号でもあり、し
たがって時に送信クロックTxとも呼ばれる。ANSI標準X3
T9.5においては、独立して発生されたクロック信号が各
々、所定の名目上の周波数と±50ppm以内の相違を持つ
周波数を持つように指定されている。独立クロックネッ
トワークは、高速ファイバ分配データネットワークにお
けるように、PLLジッタが問題であるときには好まれ
る。この発明は独立クロックネットワークに関する。典
型的には、トークリングネットワークにおいては、デー
タはパケットまたはフレームという形式でリング内を通
る。パケットおよびそれらの間の一時的なギャップは複
数個の10ビットバイトに分割される。各10ビットバイト
は２つの５ビットシンボル符号からなる。この発明が適
用されるのは、ビット、ニブル（シンボル）またはバイ
トというレベルでの粒度のいずれでもあり得るので、
「情報ユニット」という用語はここでは、これら３つの
レベルのいずれをも指すものとして使用される。以下の
議論から、中間レベルの粒度においても、また複数シン
ボルまたは複数バイトレベルの粒度においても本願発明
を実現する上で僅かな変更しか必要でないことがわかる
であろう。したがって「情報ユニット」という用語は、
どのような所望レベルの粒度のものについても適用され
るものとして理解されるであろう。
シンボルはデータシンボル（上位ビットが０）または
制御シンボル（上位ビットが１）のいずれでもよい。各
パケットは「Ｊ」制御シンボルからなる開始デリミタで
始まり、「Ｋ」制御シンボルがその後に続き、「Ｔ」制
御シンボルからなる終了デリミタで終了する。ある状況
下では、パケットは「Ｈ」制御シンボルで終了する。も
しパケットが制御シンボルではなくデータシンボルで終
了した場合、そのデータパケットは「ストリップトフレ
ーム」とみなされネットワークから削除されるであろ
う。種々のシンボルについての解釈および符号化方式は
ANSI標準に規定されている。ANSI標準のこれらおよび他
の局面は、関連の受信機同期化の出願内に記載されてお
り、また米国特許番号4,692,894「弾性バッファのため
のオーバーフロー／アンダーフロー検出」（“Overflow
/Underflow Detection for Elastic Buffer"）および米
国特許番号4,703,486「通信データエンコーダ／デコー
ダコンポーネントシステムアーキテクチャー」（“Comm
unication Data Encoder/Decoder Component System Ar
chitecture"）においてもまた述べられている。これら
の特許は両方ともベミス（Bemis）に対して与えられか
つ本出願の譲受人に対して譲渡されている。関連の受信
機同期化出願および２つのベミス特許の双方の全体を、
ここに参照より援用する。
制御シンボル（上位ビットが１）のいずれでもよい。各
パケットは「Ｊ」制御シンボルからなる開始デリミタで
始まり、「Ｋ」制御シンボルがその後に続き、「Ｔ」制
御シンボルからなる終了デリミタで終了する。ある状況
下では、パケットは「Ｈ」制御シンボルで終了する。も
しパケットが制御シンボルではなくデータシンボルで終
了した場合、そのデータパケットは「ストリップトフレ
ーム」とみなされネットワークから削除されるであろ
う。種々のシンボルについての解釈および符号化方式は
ANSI標準に規定されている。ANSI標準のこれらおよび他
の局面は、関連の受信機同期化の出願内に記載されてお
り、また米国特許番号4,692,894「弾性バッファのため
のオーバーフロー／アンダーフロー検出」（“Overflow
/Underflow Detection for Elastic Buffer"）および米
国特許番号4,703,486「通信データエンコーダ／デコー
ダコンポーネントシステムアーキテクチャー」（“Comm
unication Data Encoder/Decoder Component System Ar
chitecture"）においてもまた述べられている。これら
の特許は両方ともベミス（Bemis）に対して与えられか
つ本出願の譲受人に対して譲渡されている。関連の受信
機同期化出願および２つのベミス特許の双方の全体を、
ここに参照より援用する。
ANSI標準では「パケット」という用語はストリップト
フレームを除いた形の用語として使用されているけれど
も、ここでは「パケット」および「フレーム」はストリ
ップトフレームを含むものとして用いられている。
フレームを除いた形の用語として使用されているけれど
も、ここでは「パケット」および「フレーム」はストリ
ップトフレームを含むものとして用いられている。
データパケットは典型的には、パケット間ギャップ
（IPG）またはプリアンブルとして知られている期間に
よって、データストリーム内で互いに分離されている。
パケット間ギャップは通常、標準に従えば、各々５つの
「１」ビットからなるアイドル（「Ｉ」）シンボルによ
って埋められている。通信状態を維持する助けになるこ
との他に、アイドルシンボルのためにこのコードを選択
することが好まれるのは、１ビット部分、または完全な
５ビットシンボル、または10ビットバイトでさえもアイ
ドルシンボルがデータストリームから意図的でなく削除
またはデータストリーム内に意図的でなく挿入されたと
しても、結果として得られるストリームがアイドルシン
ボルからなるためである。
（IPG）またはプリアンブルとして知られている期間に
よって、データストリーム内で互いに分離されている。
パケット間ギャップは通常、標準に従えば、各々５つの
「１」ビットからなるアイドル（「Ｉ」）シンボルによ
って埋められている。通信状態を維持する助けになるこ
との他に、アイドルシンボルのためにこのコードを選択
することが好まれるのは、１ビット部分、または完全な
５ビットシンボル、または10ビットバイトでさえもアイ
ドルシンボルがデータストリームから意図的でなく削除
またはデータストリーム内に意図的でなく挿入されたと
しても、結果として得られるストリームがアイドルシン
ボルからなるためである。
標準によれば、どのステーションも、少なくとも８バ
イトのアイドル（16アイドルシンボル）を送信した後で
なければデータパケットを送信することは許されない。
８アイドルバイトがしたがって、そのパケットを発した
ステーションから送信されるパケット間ギャップのため
の最小長である。このギャップは、以下に述べる理由に
よって、リング内での送信または再送信の間に短くなる
かも知れない。しかしこの標準は、情報を受信する各ス
テーションが少なくとも各々６バイト以上のパケット間
ギャップを見出すであろうことを高い確率で保証してい
る。アイドルシンボル以外のシンボルが、ノイズや、ス
タートデリミタをバイトまたはシンボル境界に再アライ
ンしたりすることにより、パケット間ギャップに生ずる
こともある。パケット（ストリップトフレームも含む）
内の全バイトをここでは、活性バイトとも呼び、パケッ
ト間の全バイトは不活性バイトともここでは呼ぶことに
する。
イトのアイドル（16アイドルシンボル）を送信した後で
なければデータパケットを送信することは許されない。
８アイドルバイトがしたがって、そのパケットを発した
ステーションから送信されるパケット間ギャップのため
の最小長である。このギャップは、以下に述べる理由に
よって、リング内での送信または再送信の間に短くなる
かも知れない。しかしこの標準は、情報を受信する各ス
テーションが少なくとも各々６バイト以上のパケット間
ギャップを見出すであろうことを高い確率で保証してい
る。アイドルシンボル以外のシンボルが、ノイズや、ス
タートデリミタをバイトまたはシンボル境界に再アライ
ンしたりすることにより、パケット間ギャップに生ずる
こともある。パケット（ストリップトフレームも含む）
内の全バイトをここでは、活性バイトとも呼び、パケッ
ト間の全バイトは不活性バイトともここでは呼ぶことに
する。
独立クロックネットワークにおける問題として早くか
ら認識されていたものとして次のようなものがある。任
意の所望のノードにおけるTxクロックの周波数が、その
ノードが受信しているデータの周波数よりも100ppm早か
ったり遅かったりすることがあるということである。そ
のため受信ステーションが、意図せず、元々送信された
数とは異なった数の入来バイトや他の情報ユニットを検
出することが大いにあり得るということである。すなわ
ち、受信ステーションが送信ステーションのTxクロック
よりも遅いTxクロックを持っている場合、受信ステーシ
ョンは周期的に入来情報のうちの１バイトを取り落とす
であろう。同様に、もし受信ステーションが送信ステー
ションのものより早いTxクロックを持っていれば、受信
ステーションは、単一の受信バイトを２回クロックイン
するということを周期的に行なうであろう。上で説明し
たようにアイドルシンボルのためのコードを選択したこ
とにより、アイドルビット、シンボルまたはバイトを意
図的でなく削除したり追加したりすることは重大な問題
とはならない。しかし、仮にビット、シンボルまたはバ
イトがデータパケットから削除されたりデータパケット
に挿入されたりした場合にはデータの完全性について重
大な問題が生ずる。
ら認識されていたものとして次のようなものがある。任
意の所望のノードにおけるTxクロックの周波数が、その
ノードが受信しているデータの周波数よりも100ppm早か
ったり遅かったりすることがあるということである。そ
のため受信ステーションが、意図せず、元々送信された
数とは異なった数の入来バイトや他の情報ユニットを検
出することが大いにあり得るということである。すなわ
ち、受信ステーションが送信ステーションのTxクロック
よりも遅いTxクロックを持っている場合、受信ステーシ
ョンは周期的に入来情報のうちの１バイトを取り落とす
であろう。同様に、もし受信ステーションが送信ステー
ションのものより早いTxクロックを持っていれば、受信
ステーションは、単一の受信バイトを２回クロックイン
するということを周期的に行なうであろう。上で説明し
たようにアイドルシンボルのためのコードを選択したこ
とにより、アイドルビット、シンボルまたはバイトを意
図的でなく削除したり追加したりすることは重大な問題
とはならない。しかし、仮にビット、シンボルまたはバ
イトがデータパケットから削除されたりデータパケット
に挿入されたりした場合にはデータの完全性について重
大な問題が生ずる。
これが生ずるのを防ぐために、製造業者はデュアルポ
ート弾性バッファ（EB）を実現した。これは、入来信号
から導出された受信クロック（「Rx」）によりクロック
された入力ポートと、そのステーション自身の内部発生
されたTxクロックによりクロックされた出力ポートとを
有するFIFOである。弾性バッファは、関連の受信機同期
化についての出願および２つのベミス特許に詳細に記載
されている。
ート弾性バッファ（EB）を実現した。これは、入来信号
から導出された受信クロック（「Rx」）によりクロック
された入力ポートと、そのステーション自身の内部発生
されたTxクロックによりクロックされた出力ポートとを
有するFIFOである。弾性バッファは、関連の受信機同期
化についての出願および２つのベミス特許に詳細に記載
されている。
初期化に際して、入来情報ユニットは最初、EBが名目
のまたはセンタリングされた深さに達するまでEBに格納
され、その後このEBが設けられているステーションがそ
のTxクロックに従って順にバイトの続出を開始する。し
たがってあるステーションのTxクロックがすぐ上流の隣
接するTxクロックよりも僅かに早ければ、入来情報がEB
内に置かれるよりも早く受信ステーションがこれらバイ
トを続出すので、EBの深さはその名目位置よりも徐々に
減少する。同様に、Rxクロックよりも遅いTxクロックを
有するステーションにおいては、EBの内容は、ステーシ
ョンが入来情報を続出すよりも早くEB内に入来情報が置
かれるので、名目深さよりも徐々に大きな深さに増加し
ていくであろう。
のまたはセンタリングされた深さに達するまでEBに格納
され、その後このEBが設けられているステーションがそ
のTxクロックに従って順にバイトの続出を開始する。し
たがってあるステーションのTxクロックがすぐ上流の隣
接するTxクロックよりも僅かに早ければ、入来情報がEB
内に置かれるよりも早く受信ステーションがこれらバイ
トを続出すので、EBの深さはその名目位置よりも徐々に
減少する。同様に、Rxクロックよりも遅いTxクロックを
有するステーションにおいては、EBの内容は、ステーシ
ョンが入来情報を続出すよりも早くEB内に入来情報が置
かれるので、名目深さよりも徐々に大きな深さに増加し
ていくであろう。
それから、データパケットの終わりの直後または次の
データパケットの始まりの直前のような適切なときに、
EBは自動的に名目深さに再センタリング（中央への位置
合せ）される。もしこれを達成するために情報バイトを
追加する必要があれば、それらをアイドルユニットとし
てパケット間ギャップに追加する。情報バイトを削除す
る必要があれば、パケット間ギャップからそれらを削除
する。仮にEBが、僅か１ビットの粒度でしか情報ユニッ
トの追加または削除を許さないように設計されていたと
しても、こうした状況ではいずれも、アイドルシンボル
のための符号の選択のため、データの完全性の問題は生
じない。さらに、Txクロック周波数の許容誤差として±
50ppmが与えられたとき、再センタリング操作によって
も、一時には１アイドルバイトを越えるアイドルバイト
の追加または削除が生じないように最大フレームサイズ
が規定されている。
データパケットの始まりの直前のような適切なときに、
EBは自動的に名目深さに再センタリング（中央への位置
合せ）される。もしこれを達成するために情報バイトを
追加する必要があれば、それらをアイドルユニットとし
てパケット間ギャップに追加する。情報バイトを削除す
る必要があれば、パケット間ギャップからそれらを削除
する。仮にEBが、僅か１ビットの粒度でしか情報ユニッ
トの追加または削除を許さないように設計されていたと
しても、こうした状況ではいずれも、アイドルシンボル
のための符号の選択のため、データの完全性の問題は生
じない。さらに、Txクロック周波数の許容誤差として±
50ppmが与えられたとき、再センタリング操作によって
も、一時には１アイドルバイトを越えるアイドルバイト
の追加または削除が生じないように最大フレームサイズ
が規定されている。
以前には、発信者側の最小パケット間ギャップ長が８
アイドルバイトとして規定され、受信ステーションにお
ける最小パケット間ギャップ長が僅か６アイドルバイト
として規定されていたので、インターパケットギャップ
長が意図せずに６アイドルバイトの最小保証受信長より
下になることは統計的に殆どないものと考えられていた
が、こうした見方は、指定許容誤差内においてランダム
に分布するクロック周波数を有するネットワークにおい
てはいつも、バイトを追加する部分とバイトを削除する
部分とがほぼ同じ数だけ存在する筈であるという仮定に
基づいている。しかし、統計的研究により、大規模ネッ
トワークでは、「平均」パケット間ギャップ長は約８ア
イドルバイトとなるものの、ある特定のパケット間ギャ
ップのサイズが、保証された最小６バイトより下に落ち
る可能性がかなりあることが示されている。
アイドルバイトとして規定され、受信ステーションにお
ける最小パケット間ギャップ長が僅か６アイドルバイト
として規定されていたので、インターパケットギャップ
長が意図せずに６アイドルバイトの最小保証受信長より
下になることは統計的に殆どないものと考えられていた
が、こうした見方は、指定許容誤差内においてランダム
に分布するクロック周波数を有するネットワークにおい
てはいつも、バイトを追加する部分とバイトを削除する
部分とがほぼ同じ数だけ存在する筈であるという仮定に
基づいている。しかし、統計的研究により、大規模ネッ
トワークでは、「平均」パケット間ギャップ長は約８ア
イドルバイトとなるものの、ある特定のパケット間ギャ
ップのサイズが、保証された最小６バイトより下に落ち
る可能性がかなりあることが示されている。
この問題についての１つの提案されたアルゴリズム的
解法は「スクエアショルダ」（“square−shoulder"）
アルゴリズムとして知られているが、この解決方法で
は、EBに対して、各IPG内のアイドルバイト数をカウン
トするカウンタが付加されている。アイドルバイトが削
除される場合には、次のIPGから自動的にアイドルバイ
トを削除するのではなく、装置はあるしきい値、たとえ
ば７バイトというしきい値よりも長いパケット間ギャッ
プが到着するまで待つ。そのときに、IPG内のアイドル
が１つ削除される。EBの利用可能な深さは増加され、十
分長いパケット間ギャップを待つ間に追加されるバイト
が蓄積するのに対応できるようにする。１バイトを追加
するときには、従来のシステムと同様に次に到着するIP
Gに単にそのバイトを追加する。
解法は「スクエアショルダ」（“square−shoulder"）
アルゴリズムとして知られているが、この解決方法で
は、EBに対して、各IPG内のアイドルバイト数をカウン
トするカウンタが付加されている。アイドルバイトが削
除される場合には、次のIPGから自動的にアイドルバイ
トを削除するのではなく、装置はあるしきい値、たとえ
ば７バイトというしきい値よりも長いパケット間ギャッ
プが到着するまで待つ。そのときに、IPG内のアイドル
が１つ削除される。EBの利用可能な深さは増加され、十
分長いパケット間ギャップを待つ間に追加されるバイト
が蓄積するのに対応できるようにする。１バイトを追加
するときには、従来のシステムと同様に次に到着するIP
Gに単にそのバイトを追加する。
他の提案されたアルゴリズムは「スムースショルダ」
（“smooth−shoulder"）アルゴリズムとして知られて
いるが、このアルゴリズムでは、スクエアショルダアル
ゴリズムと同様に、十分長いパケット間ギャップが到着
するまで装置がアイドルバイトの削除を延期する。しか
しスムースショルダアルゴリズムは、もしIPGが第２の
しきい値よりも長ければ、そのIPGから２バイト以上を
削除することができる点において相違している。到着す
るIPGの長さに応じて、色々な長さのバイトが削除でき
る。ここでも、バイトを追加するステーションは、次に
到着するIPGに区別なくバイトを追加する。
（“smooth−shoulder"）アルゴリズムとして知られて
いるが、このアルゴリズムでは、スクエアショルダアル
ゴリズムと同様に、十分長いパケット間ギャップが到着
するまで装置がアイドルバイトの削除を延期する。しか
しスムースショルダアルゴリズムは、もしIPGが第２の
しきい値よりも長ければ、そのIPGから２バイト以上を
削除することができる点において相違している。到着す
るIPGの長さに応じて、色々な長さのバイトが削除でき
る。ここでも、バイトを追加するステーションは、次に
到着するIPGに区別なくバイトを追加する。
これら方式の双方の欠点は、正味の削除を行なうステ
ーションだけが、この問題を軽減するよう動作するだけ
であるという点である。各ステーションが正味の追加部
であるのか、正味の削除部であるかは、そのTxクロック
周波数と、直前の上流の隣接するステーションのクロッ
ク周波数との関係により決まり、ネットワークの名目ま
たは平均クロック周波数とは関係がない。したがって、
平均的ネットワーク内ではステーションの半数だけが正
味の削除部であり、特定のネットワークでは、僅かなス
テーションしか正味の削除部ではないことがある。最悪
の場合は、ネットワーク上のステーションのうち非常に
少ないパーセンテージのものしかこの問題を軽減するよ
う動作しないかも知れない。
ーションだけが、この問題を軽減するよう動作するだけ
であるという点である。各ステーションが正味の追加部
であるのか、正味の削除部であるかは、そのTxクロック
周波数と、直前の上流の隣接するステーションのクロッ
ク周波数との関係により決まり、ネットワークの名目ま
たは平均クロック周波数とは関係がない。したがって、
平均的ネットワーク内ではステーションの半数だけが正
味の削除部であり、特定のネットワークでは、僅かなス
テーションしか正味の削除部ではないことがある。最悪
の場合は、ネットワーク上のステーションのうち非常に
少ないパーセンテージのものしかこの問題を軽減するよ
う動作しないかも知れない。
発明の概要 それゆえにこの発明の目的は、独立クロックネットワ
ークにおけるさまざまなステーションのTxクロック間の
差を補償するための装置を提供することである。
ークにおけるさまざまなステーションのTxクロック間の
差を補償するための装置を提供することである。
この発明の別の目的は、アイドルバイトの正味の追加
部および正味の削除部の両方が、Txクロック周波数の差
を補償するよう動作する装置を提供することである。
部および正味の削除部の両方が、Txクロック周波数の差
を補償するよう動作する装置を提供することである。
上の目的およびその他は、本願発明により、ネットワ
ーク内の種々の位置、好ましくは各ステーションの弾性
バッファの下流（必ずしもそうである必要はないが）
に、スムーザを設けることにより達成される。スムーザ
は短いバイト数のプリアンブル、すなわちしきい値数I
th1より少ないアイドルバイト数を有するプリアンブル
が到着バイト出力内に生じたことを検出し、そうしたプ
リアンブル内にある数N1aのアイドルバイトを追加挿入
する。Ith1は望ましくは、以下に説明されるように、プ
リアンブルバイトの最小ワーストケース平均数より小さ
くなければならない。続いて、到着アイドルバイトは、
好ましい実施例ではそれらをレジスタからなるFIFOシー
ケンスに格納することにより、N1aバイトクロック周期
だけ遅延される。スムーザはこのようにして、スムーザ
がストリームを遅延させるバイトクロック期間の数が、
利用可能な遅延レジスタの数と等しくなるまで、短いプ
リアンブルを長くし続ける。このとき、スムーザはその
最大拡張状態であると呼ばれる。
ーク内の種々の位置、好ましくは各ステーションの弾性
バッファの下流（必ずしもそうである必要はないが）
に、スムーザを設けることにより達成される。スムーザ
は短いバイト数のプリアンブル、すなわちしきい値数I
th1より少ないアイドルバイト数を有するプリアンブル
が到着バイト出力内に生じたことを検出し、そうしたプ
リアンブル内にある数N1aのアイドルバイトを追加挿入
する。Ith1は望ましくは、以下に説明されるように、プ
リアンブルバイトの最小ワーストケース平均数より小さ
くなければならない。続いて、到着アイドルバイトは、
好ましい実施例ではそれらをレジスタからなるFIFOシー
ケンスに格納することにより、N1aバイトクロック周期
だけ遅延される。スムーザはこのようにして、スムーザ
がストリームを遅延させるバイトクロック期間の数が、
利用可能な遅延レジスタの数と等しくなるまで、短いプ
リアンブルを長くし続ける。このとき、スムーザはその
最大拡張状態であると呼ばれる。
他の短いプリアンブルが到着したときに、それらを長
くするために役立つように、スムーザまたは長いプリア
ンブル、すなわちIth1アイドルバイトより多くを持つも
のの到着を検出し、そうした長いプリアンブルからいく
つかの数N1dアイドルバイトを削除する。実施例では削
除は、ストリームの遅延を減少させることにより行なわ
れる。ストリームの遅延の減少は、遅延レジスタからな
るFIFOシーケンスの長さをN1dレジスタだけ減少するこ
とにより行なわれる。アイドルバイトのうち、もはやFI
FOシーケンスの一部ではなくなった遅延レジスタ内に一
時的に格納されていた可能性のあるものは廃棄される。
これによりスムーザの拡張が減少され、後に到着する短
いプリアンブル内にアイドルバイトを挿入する際に利用
可能となる。この発明の１つの局面においては、しきい
値Ith1で設けられた通常および拡張状態に加えて、他の
異なるしきい値Ith2で、さらに通常および拡張状態が設
けられている。たとえば最小の発信ステーションギャッ
プ長は８、Ith1は７でありIth2は６である。したがっ
て、Ith1の通常および拡張状態はパケット間ギャップ長
を７以上のアイドルバイトに維持するよう動作し、スム
ーザのIth1の部分が最大限拡張されているときに６バイ
トより短いプリアンブルが到着したという緊急状態にお
いてのみ、Ith2部がプリアンブルを少なくとも６アイド
ルバイトに長くするよう利用可能である。
くするために役立つように、スムーザまたは長いプリア
ンブル、すなわちIth1アイドルバイトより多くを持つも
のの到着を検出し、そうした長いプリアンブルからいく
つかの数N1dアイドルバイトを削除する。実施例では削
除は、ストリームの遅延を減少させることにより行なわ
れる。ストリームの遅延の減少は、遅延レジスタからな
るFIFOシーケンスの長さをN1dレジスタだけ減少するこ
とにより行なわれる。アイドルバイトのうち、もはやFI
FOシーケンスの一部ではなくなった遅延レジスタ内に一
時的に格納されていた可能性のあるものは廃棄される。
これによりスムーザの拡張が減少され、後に到着する短
いプリアンブル内にアイドルバイトを挿入する際に利用
可能となる。この発明の１つの局面においては、しきい
値Ith1で設けられた通常および拡張状態に加えて、他の
異なるしきい値Ith2で、さらに通常および拡張状態が設
けられている。たとえば最小の発信ステーションギャッ
プ長は８、Ith1は７でありIth2は６である。したがっ
て、Ith1の通常および拡張状態はパケット間ギャップ長
を７以上のアイドルバイトに維持するよう動作し、スム
ーザのIth1の部分が最大限拡張されているときに６バイ
トより短いプリアンブルが到着したという緊急状態にお
いてのみ、Ith2部がプリアンブルを少なくとも６アイド
ルバイトに長くするよう利用可能である。
あるタイプのネットワークでは、最小IPG長の代わり
に最大IPG長を維持することが望ましい。上のものと類
似の装置が、プリアンブルバイトの最大ワーストケース
平均数より大きなしきい値を選択するだけで、これを達
成するために用いられるであろう。この場合この装置
は、最小拡張状態の代わりに最大拡張状態に初期化され
てもよく、この場合には最大拡張状態は通常状態C0と呼
ばれ、他のすべての、より短い拡張状態は縮小状態C1…
CCMAXと呼ばれる。同様に、プリアンブルバイトの最小
ワーストケース平均数より下のしきい値を有する１つの
スムーザと、プリアンブルバイトの最大ワーストケース
平均数より上のしきい値を有する１つのスムーザを一緒
に縦続接続することにより、この発明に従うシステム
は、しきい値長より長いかまたはより短いプリアンブル
の数を最小化しながら、効率的にプリアンブル長を中央
長に向かわせる。この発明のこれらおよび他の特徴およ
び利点は、添付の図面に例示されたようなこの発明の具
体的な実施例の次の詳細な説明からより明らかとなるで
あろう。
に最大IPG長を維持することが望ましい。上のものと類
似の装置が、プリアンブルバイトの最大ワーストケース
平均数より大きなしきい値を選択するだけで、これを達
成するために用いられるであろう。この場合この装置
は、最小拡張状態の代わりに最大拡張状態に初期化され
てもよく、この場合には最大拡張状態は通常状態C0と呼
ばれ、他のすべての、より短い拡張状態は縮小状態C1…
CCMAXと呼ばれる。同様に、プリアンブルバイトの最小
ワーストケース平均数より下のしきい値を有する１つの
スムーザと、プリアンブルバイトの最大ワーストケース
平均数より上のしきい値を有する１つのスムーザを一緒
に縦続接続することにより、この発明に従うシステム
は、しきい値長より長いかまたはより短いプリアンブル
の数を最小化しながら、効率的にプリアンブル長を中央
長に向かわせる。この発明のこれらおよび他の特徴およ
び利点は、添付の図面に例示されたようなこの発明の具
体的な実施例の次の詳細な説明からより明らかとなるで
あろう。
実施例の説明 第１図は、それぞれ10、12、14および16として示され
る４つのノードすなわちステーションＡ、Ｂ、Ｃおよび
Ｄを有する典型的なトークンリングネットワークを示
す。この発明をトークンリングネットワークに関連して
説明するが、いかなるリングネットワークであれ、また
どのような一連のノードを含むネットワークであれ、パ
ケット形式で情報が送信されるものであれば本願発明を
適用可能であることは理解されるであろう。ノード10、
12、14および16の各々は、その時計方向のすぐ隣から、
物理的媒体を介してデータを受信する。それからそれは
データを処理し、シーケンス内の反時計側の次のノード
に、同一のまたは修正した形式で再送信したり、それ自
身のデータを送信したりする。物理的媒体はたとえば、
光ファイバであってもよい。第１図には示されていない
が、リングネットワークは典型的にはリングを時計方向
に回る形で設けられたデータ経路も有している。
る４つのノードすなわちステーションＡ、Ｂ、Ｃおよび
Ｄを有する典型的なトークンリングネットワークを示
す。この発明をトークンリングネットワークに関連して
説明するが、いかなるリングネットワークであれ、また
どのような一連のノードを含むネットワークであれ、パ
ケット形式で情報が送信されるものであれば本願発明を
適用可能であることは理解されるであろう。ノード10、
12、14および16の各々は、その時計方向のすぐ隣から、
物理的媒体を介してデータを受信する。それからそれは
データを処理し、シーケンス内の反時計側の次のノード
に、同一のまたは修正した形式で再送信したり、それ自
身のデータを送信したりする。物理的媒体はたとえば、
光ファイバであってもよい。第１図には示されていない
が、リングネットワークは典型的にはリングを時計方向
に回る形で設けられたデータ経路も有している。
ノードＡに関して示されているように、ノード10、1
2、14および16の各々は典型的には、エンコーダ／デコ
ーダ受信機（ERX）20、エンコーダ／デコーダ送信機（E
TX）22および媒体アクセスコントローラ（MAC）24を含
む。ERX20およびETX22は一般的に、ANSI仕様X3T9.5また
はFDDI（“Fiber Distributed Data Interface"）仕様
とも呼ばれるものの「物理層」において特定された機能
をともに行なう。ERX20は入来ファイバから情報を受
け、それをデコードし以下に述べるように処理し、MAC2
4に送る。MAC24はFDDI仕様のMAC層に規定されたタスク
を実行する。たとえばそれは、その情報をそのまま中継
出力したり、入来情報をデータ経路26を介してシステム
内の上位層に送信したりする。MAC24もまた、バス28上
で情報を受け、MAC24の出力上に与える。MAC24の出力は
ETX22に接続されている。ETX22は、ファイバ光学ネット
ワークに沿って情報をシーケンス内の次のノードに送信
することに関する、FDDIにより特定された物理層のタス
クを実行する。
2、14および16の各々は典型的には、エンコーダ／デコ
ーダ受信機（ERX）20、エンコーダ／デコーダ送信機（E
TX）22および媒体アクセスコントローラ（MAC）24を含
む。ERX20およびETX22は一般的に、ANSI仕様X3T9.5また
はFDDI（“Fiber Distributed Data Interface"）仕様
とも呼ばれるものの「物理層」において特定された機能
をともに行なう。ERX20は入来ファイバから情報を受
け、それをデコードし以下に述べるように処理し、MAC2
4に送る。MAC24はFDDI仕様のMAC層に規定されたタスク
を実行する。たとえばそれは、その情報をそのまま中継
出力したり、入来情報をデータ経路26を介してシステム
内の上位層に送信したりする。MAC24もまた、バス28上
で情報を受け、MAC24の出力上に与える。MAC24の出力は
ETX22に接続されている。ETX22は、ファイバ光学ネット
ワークに沿って情報をシーケンス内の次のノードに送信
することに関する、FDDIにより特定された物理層のタス
クを実行する。
ERX20は、以前に述べた弾性バッファ、受信クロックR
xを入来信号から得るための位相ロックループ、送信ク
ロックTx発生器およびさまざまなシフトレジスタ、デコ
ーダおよび同期レジスタを含み、これらすべては２つの
ベミス特許および関連の受信機同期化出願において詳細
に述べられている。重要なのは、本願発明に係るスムー
ザは、以下に述べる理由により、弾性バッファEBの下流
であってMAC24の上流であるどこかで動作するのが好ま
しいということである。
xを入来信号から得るための位相ロックループ、送信ク
ロックTx発生器およびさまざまなシフトレジスタ、デコ
ーダおよび同期レジスタを含み、これらすべては２つの
ベミス特許および関連の受信機同期化出願において詳細
に述べられている。重要なのは、本願発明に係るスムー
ザは、以下に述べる理由により、弾性バッファEBの下流
であってMAC24の上流であるどこかで動作するのが好ま
しいということである。
第２図はこの発明に従うスムーザ30のブロック図を示
す。このスムーザは主として、ファイバ分布データネッ
トワーク内の弾性バッファの次に使用するよう意図され
ているが、このスムーザが、データネットワークとは関
連しない状況下であっても到着する情報ストリーム内の
パケット間ギャップを平滑化するために使用できるとい
うことが理解できるであろう。第２図のブロック図は、
１度に全10ビットバイト幅の情報ユニットに対してこの
発明を使用することを例示しているが、この発明はまた
ニブル幅（シンボル幅とも呼ばれる）の情報ユニット、
ビット幅の情報ユニット、またはその中間の情報ユニッ
トについても用いることができる。
す。このスムーザは主として、ファイバ分布データネッ
トワーク内の弾性バッファの次に使用するよう意図され
ているが、このスムーザが、データネットワークとは関
連しない状況下であっても到着する情報ストリーム内の
パケット間ギャップを平滑化するために使用できるとい
うことが理解できるであろう。第２図のブロック図は、
１度に全10ビットバイト幅の情報ユニットに対してこの
発明を使用することを例示しているが、この発明はまた
ニブル幅（シンボル幅とも呼ばれる）の情報ユニット、
ビット幅の情報ユニット、またはその中間の情報ユニッ
トについても用いることができる。
スムーザ30はデータ経路遅延32およびコントローラ34
という２つの基本的な機能ブロックを含む。もちろん、
特定の実施例では、２つのブロックは１つに組合される
こともあるし、それらが２つより多いものに分かれるこ
ともある。データ経路遅延ユニット32はレジスタ36を含
み、レジスタ36は１度に１バイトで、情報の到着ストリ
ームを受け、かつそれを次のクロックサイクルでマルチ
プレクサ38のＥ入力に与えるようにされている。レジス
タ36をクロックするために使用されるクロックはTxバイ
トクロックであり、ERX20で発生されたTxクロックを分
割したものである。既に述べたように、この独立に発生
されたTxクロックは、どのような相違があれそれは弾性
バッファ（図示せず）により処理されるので、その前の
ノードからの入来データの周波数と正確に整合しなくて
もよい。
という２つの基本的な機能ブロックを含む。もちろん、
特定の実施例では、２つのブロックは１つに組合される
こともあるし、それらが２つより多いものに分かれるこ
ともある。データ経路遅延ユニット32はレジスタ36を含
み、レジスタ36は１度に１バイトで、情報の到着ストリ
ームを受け、かつそれを次のクロックサイクルでマルチ
プレクサ38のＥ入力に与えるようにされている。レジス
タ36をクロックするために使用されるクロックはTxバイ
トクロックであり、ERX20で発生されたTxクロックを分
割したものである。既に述べたように、この独立に発生
されたTxクロックは、どのような相違があれそれは弾性
バッファ（図示せず）により処理されるので、その前の
ノードからの入来データの周波数と正確に整合しなくて
もよい。
マルチプレクサ38はまた、到着するデータストリーム
を直接受けるよう結合されたＮ入力および、予め規定さ
れたアイドル記号のバイトを受けるよう結線されたＩ入
力を有する。マルチプレクサ38の出力40はスムーザの出
力であり、R_BUSと呼ばれるバスに信号を供給する。マ
ルチプレクサ38はまた、マルチプレクサ38のＥ入力、Ｎ
入力およびＩ入力にそれぞれ現れるバイトを出力40上に
選択するための３つの選択入力42、44および46を持って
いる。
を直接受けるよう結合されたＮ入力および、予め規定さ
れたアイドル記号のバイトを受けるよう結線されたＩ入
力を有する。マルチプレクサ38の出力40はスムーザの出
力であり、R_BUSと呼ばれるバスに信号を供給する。マ
ルチプレクサ38はまた、マルチプレクサ38のＥ入力、Ｎ
入力およびＩ入力にそれぞれ現れるバイトを出力40上に
選択するための３つの選択入力42、44および46を持って
いる。
コントローラ34はデコーダ50を含む。デコーダ50もま
た、到着する情報バイトを受け、ライン52上に入来バイ
トがアイドルバイトかどうかを示す信号を、ライン54上
に入来バイトがJKスタートデリミタかどうかを示す信号
を発生する。第２図においてはデコーダ50がコントロー
ラ34の一部となるように示されているが、それを全く同
様にコントローラ34の外に設けてもよい。ライン52はダ
ウンカウンタ56のイネーブルデクリメント（EnDecr）入
力に接続される。ダウンカウンタ56はイネーブルプリロ
ード（EnPreld）入力60上の信号に応答して値をカウン
タ内にプリロードするためのプリロード入力58を有す
る。カウンタ56は、０に到達したときに停止し、カウン
タが０かどうかを示す信号を出力ライン62上に出力する
ように設計されている。データ経路遅延ユニット32内の
レジスタ36のように、ダウンカウンタ56はTxバイトクロ
ックによりクロックされる。
た、到着する情報バイトを受け、ライン52上に入来バイ
トがアイドルバイトかどうかを示す信号を、ライン54上
に入来バイトがJKスタートデリミタかどうかを示す信号
を発生する。第２図においてはデコーダ50がコントロー
ラ34の一部となるように示されているが、それを全く同
様にコントローラ34の外に設けてもよい。ライン52はダ
ウンカウンタ56のイネーブルデクリメント（EnDecr）入
力に接続される。ダウンカウンタ56はイネーブルプリロ
ード（EnPreld）入力60上の信号に応答して値をカウン
タ内にプリロードするためのプリロード入力58を有す
る。カウンタ56は、０に到達したときに停止し、カウン
タが０かどうかを示す信号を出力ライン62上に出力する
ように設計されている。データ経路遅延ユニット32内の
レジスタ36のように、ダウンカウンタ56はTxバイトクロ
ックによりクロックされる。
コントローラ34はまた、ステートマシン70を含む。ス
テートマシン70は、ライン52上のアイドル信号に加え
て、ライン54上のJK信号およびライン62上のCNT＝０信
号を受ける。ステートマシン70は出力として、マルチプ
レクサ38の選択入力42に接続されるSEL_E信号、マルチ
プレクサ38の選択入力44に接続されるSEL_N入力および
マルチプレクサ38の選択入力46に接続されるSEL_I入力
を発生する。ステートマシン70はTxバイトクロックによ
りクロックされ、さらに以下に述べるリセット入力を含
んでいる。
テートマシン70は、ライン52上のアイドル信号に加え
て、ライン54上のJK信号およびライン62上のCNT＝０信
号を受ける。ステートマシン70は出力として、マルチプ
レクサ38の選択入力42に接続されるSEL_E信号、マルチ
プレクサ38の選択入力44に接続されるSEL_N入力および
マルチプレクサ38の選択入力46に接続されるSEL_I入力
を発生する。ステートマシン70はTxバイトクロックによ
りクロックされ、さらに以下に述べるリセット入力を含
んでいる。
第３図はステートマシン70の動作を説明する状態図で
ある。これは２つの状態、すなわちノーマル（Ｎ）状態
および拡張（Ｅ）状態からなる。ステートマシンは初期
化またはリセットされてＮ状態となり、Ｎ状態ではSEL_
N出力を活性化する。仮にCNTが０に到達する前にJKバイ
トが受信されると、ステートマシンはSEL_Nを不活性化
し、SEL_Iを活性化し対応して状態Ｅに移動する。状態
ＥではSEL_Eが活性化される。状態Ｅの間にCNTが０に達
し、アイドルバイトが依然として受信されているなら
ば、ステートマシンはSEL_E出力を不活性化し、SEL_N出
力を活性化し、対応して状態Ｎに戻る。
ある。これは２つの状態、すなわちノーマル（Ｎ）状態
および拡張（Ｅ）状態からなる。ステートマシンは初期
化またはリセットされてＮ状態となり、Ｎ状態ではSEL_
N出力を活性化する。仮にCNTが０に到達する前にJKバイ
トが受信されると、ステートマシンはSEL_Nを不活性化
し、SEL_Iを活性化し対応して状態Ｅに移動する。状態
ＥではSEL_Eが活性化される。状態Ｅの間にCNTが０に達
し、アイドルバイトが依然として受信されているなら
ば、ステートマシンはSEL_E出力を不活性化し、SEL_N出
力を活性化し、対応して状態Ｎに戻る。
第4a図は、Ith1＝７アイドルバイトより少ないストリ
ングが到着するときに、アイドルバイトを挿入するため
のスムーザ30の動作を示すタイミング図である。装置を
動作させるTxバイトクロック信号は第4a図において一番
上の波形として示される。この例示の目的のために、こ
の信号は方形波と仮定されさらにスムーザ内のすべての
同期コンポーネントが、バイトクロックの方形波の立上
がりエッジでトリガすることが仮定されている。もちろ
ん他のタイプのクロック信号やトリガタイミングであっ
てもよい。論議の便宜のために、第4a図に示されるバイ
トクロック信号の立上がりエッジの各々には番号が付さ
れている。
ングが到着するときに、アイドルバイトを挿入するため
のスムーザ30の動作を示すタイミング図である。装置を
動作させるTxバイトクロック信号は第4a図において一番
上の波形として示される。この例示の目的のために、こ
の信号は方形波と仮定されさらにスムーザ内のすべての
同期コンポーネントが、バイトクロックの方形波の立上
がりエッジでトリガすることが仮定されている。もちろ
ん他のタイプのクロック信号やトリガタイミングであっ
てもよい。論議の便宜のために、第4a図に示されるバイ
トクロック信号の立上がりエッジの各々には番号が付さ
れている。
第4a図の２番目の線は、スムーザ30のデータ経路遅延
部分にあるレジスタ36および、スムーザ30の制御部分に
あるデコーダ50に対する入力である、到着バイトストリ
ームを示す。この線内にある垂直な縦線は、到着ストリ
ーム内の情報が次のバイトに変化するときの、Txバイト
クロック信号との相対的な時間の概略を表わす。
部分にあるレジスタ36および、スムーザ30の制御部分に
あるデコーダ50に対する入力である、到着バイトストリ
ームを示す。この線内にある垂直な縦線は、到着ストリ
ーム内の情報が次のバイトに変化するときの、Txバイト
クロック信号との相対的な時間の概略を表わす。
第4a図の波形によって表わされる時間期間が始まると
き、前のデータパケットの最終バイト、すなわちその上
部ニブルにＴシンボルを有するバイトが到着ストリーム
内に存在している。上部ニブルのＴには、他の形のパケ
ットでは可変長状態インジケータが続いてもよいが、本
例示のために、このＴには第２のＴシンボルだけが続く
ものと仮定する。パケットの最後のデータバイト、DDN
として示されているデータバイトは、第4a図の３番目の
線に示されるように、既にレジスタ36にクロックインさ
れている。スムーザは始めはノーマル状態にあり、した
がってSEL_Nはハイ、ならびにSEL_IおよびSEL_Eは共に
ローである。マルチプレクサ38に与えられるもののうち
SEL_Nのみ活性の選択信号であるため、マルチプレクサ3
8のR_BUS出力40はマルチプレクサ38のＮ入力に存在する
データを受ける。したがって到着ストリーム内に存在す
るTTバイトが第4a図の最後の線において示されるように
R_BUSに直接送られる。また、到着バイトがＴシンボル
を含むので、制御部34内のデコーダ50はＴ出力に活性信
号を、ＩおよびJK出力に不活性信号を、第4a図の４、５
および６番目の線に示されるように出力する。
き、前のデータパケットの最終バイト、すなわちその上
部ニブルにＴシンボルを有するバイトが到着ストリーム
内に存在している。上部ニブルのＴには、他の形のパケ
ットでは可変長状態インジケータが続いてもよいが、本
例示のために、このＴには第２のＴシンボルだけが続く
ものと仮定する。パケットの最後のデータバイト、DDN
として示されているデータバイトは、第4a図の３番目の
線に示されるように、既にレジスタ36にクロックインさ
れている。スムーザは始めはノーマル状態にあり、した
がってSEL_Nはハイ、ならびにSEL_IおよびSEL_Eは共に
ローである。マルチプレクサ38に与えられるもののうち
SEL_Nのみ活性の選択信号であるため、マルチプレクサ3
8のR_BUS出力40はマルチプレクサ38のＮ入力に存在する
データを受ける。したがって到着ストリーム内に存在す
るTTバイトが第4a図の最後の線において示されるように
R_BUSに直接送られる。また、到着バイトがＴシンボル
を含むので、制御部34内のデコーダ50はＴ出力に活性信
号を、ＩおよびJK出力に不活性信号を、第4a図の４、５
および６番目の線に示されるように出力する。
バイトクロックの第２の立上がりエッジにおいて、Ｔ
信号が活性だったので、カウンタ56はしきい値７により
プリロードされる。その後カウンタ出力CNT＝０は不活
性である。第２の立上がりエッジに続いて、到着ストリ
ーム内の入来バイトはII1で示されるアイドルバイトで
ある。したがってデコーダ50のＴ出力はローとなりＩ出
力はハイとなる。JK出力はローのままである。
信号が活性だったので、カウンタ56はしきい値７により
プリロードされる。その後カウンタ出力CNT＝０は不活
性である。第２の立上がりエッジに続いて、到着ストリ
ーム内の入来バイトはII1で示されるアイドルバイトで
ある。したがってデコーダ50のＴ出力はローとなりＩ出
力はハイとなる。JK出力はローのままである。
Ｉ信号がハイであり、到着ストリーム内において受信
される一連のアイドルを通じてハイのままであるので、
カウンタ56のEnDecr入力は、到着するアイドルバイトの
各々に続く立上がりエッジに対し活性である。したがっ
てカウンタ56は続く立上がりエッジ、３、４、５、６、
７および８の各々において１度ずつデクリメントする。
入来アイドルバイトはまた、これら立上がりエッジの各
々においてレジスタ36にロードされ、それらのうち最後
のアイドルバイトII6は８番目の立上がりエッジでレジ
スタ36にロードされる。バイトクロックの８番目の立上
がりエッジの後は、CNT＝１である。
される一連のアイドルを通じてハイのままであるので、
カウンタ56のEnDecr入力は、到着するアイドルバイトの
各々に続く立上がりエッジに対し活性である。したがっ
てカウンタ56は続く立上がりエッジ、３、４、５、６、
７および８の各々において１度ずつデクリメントする。
入来アイドルバイトはまた、これら立上がりエッジの各
々においてレジスタ36にロードされ、それらのうち最後
のアイドルバイトII6は８番目の立上がりエッジでレジ
スタ36にロードされる。バイトクロックの８番目の立上
がりエッジの後は、CNT＝１である。
８番目の立上がりエッジの後、JKが到着ストリーム内
に到着する。したがってデコーダ50はＩをローとし（カ
ウントをCNT＝１に保持し）、JKを立上げる。第３図の
状態図を参照して、状態Ｎから状態Ｅへの遷移条件が存
在することがわかる。すなわちJKが活性でありCNT＝０
が不活性である。かくしてSEL_Nは直ちにローとされ、S
EL_Iはバイトクロックの立上がりエッジ８および９の間
の期間の間ハイとされる。したがい、マルチプレクサ38
への選択入力のうち、バイトクロック信号の８番目およ
び９番目の立上がりエッジの間においてSEL_Iが唯一の
活性のものであるため、マルチプレクサ38は結線された
アイドルバイトをこの期間にR_BUS上に選択出力する。J
Kバイトは、さもなければこの時間内にR_BUSに与えられ
た筈であるが、バイトクロックの９番目の立上がりエッ
ジにおいてレジスタ36にクロックインされたため失われ
ない。
に到着する。したがってデコーダ50はＩをローとし（カ
ウントをCNT＝１に保持し）、JKを立上げる。第３図の
状態図を参照して、状態Ｎから状態Ｅへの遷移条件が存
在することがわかる。すなわちJKが活性でありCNT＝０
が不活性である。かくしてSEL_Nは直ちにローとされ、S
EL_Iはバイトクロックの立上がりエッジ８および９の間
の期間の間ハイとされる。したがい、マルチプレクサ38
への選択入力のうち、バイトクロック信号の８番目およ
び９番目の立上がりエッジの間においてSEL_Iが唯一の
活性のものであるため、マルチプレクサ38は結線された
アイドルバイトをこの期間にR_BUS上に選択出力する。J
Kバイトは、さもなければこの時間内にR_BUSに与えられ
た筈であるが、バイトクロックの９番目の立上がりエッ
ジにおいてレジスタ36にクロックインされたため失われ
ない。
バイトクロックの９番目の立上がりエッジに直ちに続
くストリーム内の到着バイトは、その直前のJKで始まる
パケット内の第１のデータバイトDD1である。かくして
デコーダ50のJK出力は、第９番目の立上がりエッジに続
いてローとなり、ＴおよびＩ出力はローのままである。
ステートマシン70は、バイトクロックの９番目の立上が
りエッジにおいて拡張状態Ｅにスイッチされるので、SE
L_Iは第９番目の立上がりエッジの後ローとなり、SEL_E
はハイとなる。マルチプレクサ38の選択入力のうち、立
上がりエッジ９の後に活性のものはSEL_Eのみであるの
で、レジスタ36に格納されていたJKがＥ入力を経てR_BU
Sに与えられる。到着ストリームからの後続のすべての
バイトは、レジスタ36を通じてR_BUSに与えられる。レ
ジスタ36は実質上１バイトクロック期間遅延として動作
する。第4a図の最後の線を参照するとわかるように、ス
ムーザ30は、II6バイトの後、かつ到着ストリームから
のJKバイトの前にII7バイトを実質的に挿入した。
くストリーム内の到着バイトは、その直前のJKで始まる
パケット内の第１のデータバイトDD1である。かくして
デコーダ50のJK出力は、第９番目の立上がりエッジに続
いてローとなり、ＴおよびＩ出力はローのままである。
ステートマシン70は、バイトクロックの９番目の立上が
りエッジにおいて拡張状態Ｅにスイッチされるので、SE
L_Iは第９番目の立上がりエッジの後ローとなり、SEL_E
はハイとなる。マルチプレクサ38の選択入力のうち、立
上がりエッジ９の後に活性のものはSEL_Eのみであるの
で、レジスタ36に格納されていたJKがＥ入力を経てR_BU
Sに与えられる。到着ストリームからの後続のすべての
バイトは、レジスタ36を通じてR_BUSに与えられる。レ
ジスタ36は実質上１バイトクロック期間遅延として動作
する。第4a図の最後の線を参照するとわかるように、ス
ムーザ30は、II6バイトの後、かつ到着ストリームから
のJKバイトの前にII7バイトを実質的に挿入した。
スムーザはこのとき拡張状態Ｅにあり、既に遅延レジ
スタ36を用いている。したがってスムーザは、スムーザ
が再びそのノーマル状態まで縮小することが許可されレ
ジスタ36が再び利用可能となるまでは、さらにプリアン
ブルにアイドルバイトを挿入することはできない。第4b
図のタイミング図はどのようにしてこれが達成されるか
を示す。第4b図のタイミング図によって示される期間が
始まるとき、到着するバイトはTTであり、前のデータパ
ケットの終わりを意味する。パケットの最後のデータバ
イトDDNは既にレジスタ36にロードされている。スムー
ザが拡張状態Ｅにあるので、SEL_Eが、マルチプレクサ3
8の選択入力のうちの唯一の活性なものである。故にマ
ルチプレクサ38はレジスタ36内のDDNを選択し第4b図の
最後の行に示されるように出力40上に出力する。
スタ36を用いている。したがってスムーザは、スムーザ
が再びそのノーマル状態まで縮小することが許可されレ
ジスタ36が再び利用可能となるまでは、さらにプリアン
ブルにアイドルバイトを挿入することはできない。第4b
図のタイミング図はどのようにしてこれが達成されるか
を示す。第4b図のタイミング図によって示される期間が
始まるとき、到着するバイトはTTであり、前のデータパ
ケットの終わりを意味する。パケットの最後のデータバ
イトDDNは既にレジスタ36にロードされている。スムー
ザが拡張状態Ｅにあるので、SEL_Eが、マルチプレクサ3
8の選択入力のうちの唯一の活性なものである。故にマ
ルチプレクサ38はレジスタ36内のDDNを選択し第4b図の
最後の行に示されるように出力40上に出力する。
第4b図に示される第１の到着バイトはTTであるので、
バイトクロックの第１番目の立上がりエッジの後にはデ
コーダ50のＴ出力は活性であり、ＩおよびJK出力は不活
性である。Ｔが活性なので、カウンタ56には、第２の立
上がりエッジでしきい値７がプリロードされる。バイト
クロックの第２の立上がりエッジの後の到着ストリーム
内のバイトはアイドルなので、ＴはローとなりＩはハイ
となる。到着ストリーム内の次の８バイトはすべてアイ
ドルバイトであるから、Ｉはバイトクロックの10番目の
立上がりエッジの後までハイのままであり、それにより
カウンタ56はアイドルバイトの各々に続く立上がりエッ
ジにおいてデクリメントされる。かくしてカウンタは、
立上がりエッジ３、４、５、６、７、８および９の各々
においてデクリメントされる。カウンタは10番目の立上
がりエッジではデクリメントされない。なぜならば既に
述べたように、カウンタ56は、０′に到達すると減分を
停止するよう設計されているからである。第4b図の最後
の線に示されているように、これらアイドルバイトの各
々は、レジスタ36の存在により挿入されるTxバイトクロ
ックの１期間の遅延の後R_BUSに渡される。
バイトクロックの第１番目の立上がりエッジの後にはデ
コーダ50のＴ出力は活性であり、ＩおよびJK出力は不活
性である。Ｔが活性なので、カウンタ56には、第２の立
上がりエッジでしきい値７がプリロードされる。バイト
クロックの第２の立上がりエッジの後の到着ストリーム
内のバイトはアイドルなので、ＴはローとなりＩはハイ
となる。到着ストリーム内の次の８バイトはすべてアイ
ドルバイトであるから、Ｉはバイトクロックの10番目の
立上がりエッジの後までハイのままであり、それにより
カウンタ56はアイドルバイトの各々に続く立上がりエッ
ジにおいてデクリメントされる。かくしてカウンタは、
立上がりエッジ３、４、５、６、７、８および９の各々
においてデクリメントされる。カウンタは10番目の立上
がりエッジではデクリメントされない。なぜならば既に
述べたように、カウンタ56は、０′に到達すると減分を
停止するよう設計されているからである。第4b図の最後
の線に示されているように、これらアイドルバイトの各
々は、レジスタ36の存在により挿入されるTxバイトクロ
ックの１期間の遅延の後R_BUSに渡される。
CNTは９番目の立上がりエッジの後０に到達し、した
がってCNT＝０ラインはそのときに活性化する。次に到
着するバイトは依然としてアイドル（II8）であって、
この到着プリアンブルがバイトを削除するのに十分長い
ということを示している。第３図の状態図に示されるよ
うに、９番目の立上がりエッジの後には、スムーザが拡
張状態Ｅからノーマル状態Ｎに移動するためのすべての
条件が存在している。すなわちCNT＝０はアクティブで
あり、入来バイトは依然としてアイドルである。かくし
て、９番目の立上がりエッジの後、SEL_Eはローとな
り、SEL_Nはハイとなる。SEL_Iはローのままである。マ
ルチプレクサ38への選択入力のうち活性であるものはSE
L_Nのみであるから、マルチプレクサ38は到着ストリー
ムの中からのバイト、すなわちII8を選択してR_BUSに直
接出力する。II7バイトは９番目の立上がりエッジでレ
ジスタ36にクロックインされるが、R_BUSには決して到
達せず、プリアンブルから実質的に削除された。
がってCNT＝０ラインはそのときに活性化する。次に到
着するバイトは依然としてアイドル（II8）であって、
この到着プリアンブルがバイトを削除するのに十分長い
ということを示している。第３図の状態図に示されるよ
うに、９番目の立上がりエッジの後には、スムーザが拡
張状態Ｅからノーマル状態Ｎに移動するためのすべての
条件が存在している。すなわちCNT＝０はアクティブで
あり、入来バイトは依然としてアイドルである。かくし
て、９番目の立上がりエッジの後、SEL_Eはローとな
り、SEL_Nはハイとなる。SEL_Iはローのままである。マ
ルチプレクサ38への選択入力のうち活性であるものはSE
L_Nのみであるから、マルチプレクサ38は到着ストリー
ムの中からのバイト、すなわちII8を選択してR_BUSに直
接出力する。II7バイトは９番目の立上がりエッジでレ
ジスタ36にクロックインされるが、R_BUSには決して到
達せず、プリアンブルから実質的に削除された。
10番目の立上がりエッジでステートマシン70はノーマ
ル状態Ｎに移動し、マルチプレクサ38のためのSEL_N選
択入力のみを活性化し続ける。その後マルチプレクサ38
は到着ストリームからの全バイトを直接R_BUS上に選択
出力する。第4b図の最後の線に示されるように、アイド
ルのうちの１バイトがR_BUSに与えられるプリアンブル
から実質的に削除されている。削除されたバイトがII7
であってプリアンブルの最後のバイトでないことは問題
でない。なぜならばすべてのアイドルバイトは相互に交
換可能だからである。スムーザが今やノーマル状態Ｎに
あるため、スムーザは再度、次に到着する短いプリアン
ブルにアイドルバイトを挿入するために利用可能とな
る。
ル状態Ｎに移動し、マルチプレクサ38のためのSEL_N選
択入力のみを活性化し続ける。その後マルチプレクサ38
は到着ストリームからの全バイトを直接R_BUS上に選択
出力する。第4b図の最後の線に示されるように、アイド
ルのうちの１バイトがR_BUSに与えられるプリアンブル
から実質的に削除されている。削除されたバイトがII7
であってプリアンブルの最後のバイトでないことは問題
でない。なぜならばすべてのアイドルバイトは相互に交
換可能だからである。スムーザが今やノーマル状態Ｎに
あるため、スムーザは再度、次に到着する短いプリアン
ブルにアイドルバイトを挿入するために利用可能とな
る。
本願発明に係るスムーザはフールプルーフではない。
一旦スムーザが拡張状態に入れば、もはやスムーザに
は、到着する短いプリアンブルにアイドルバイトを挿入
する能力がないということがわかるであろう。これらプ
リアンブルはスムーザ内を直接通過し（実際には遅延レ
ジスタを通過し）、短いプリアンブルのままでシステム
内の下流の要素に与えられる。もしも所与のノードが正
味の削除部であり、既に６バイト長となっているプリア
ンブルから１バイトを削除してしまい、そのノード内の
スムーザが既に拡張状態にあった場合には、MAC24に５
バイトのプリアンブルが渡されることになりFDDI標準に
より保証された最小長さを破ることになる。
一旦スムーザが拡張状態に入れば、もはやスムーザに
は、到着する短いプリアンブルにアイドルバイトを挿入
する能力がないということがわかるであろう。これらプ
リアンブルはスムーザ内を直接通過し（実際には遅延レ
ジスタを通過し）、短いプリアンブルのままでシステム
内の下流の要素に与えられる。もしも所与のノードが正
味の削除部であり、既に６バイト長となっているプリア
ンブルから１バイトを削除してしまい、そのノード内の
スムーザが既に拡張状態にあった場合には、MAC24に５
バイトのプリアンブルが渡されることになりFDDI標準に
より保証された最小長さを破ることになる。
これが発生する統計的確率は、各ノードにおいて、第
１のスムーザと直列に動作する第２のスムーザを縦続接
続することにより最小化される。これは第５図に示され
る。第５図において、弾性バッファ80の下流にはスムー
ザ82が続き、さらにその下流にはスムーザ84が続いてい
る。実際上、第１のスムーザと直列に動作する第２のス
ムーザは、短いプリアンブルを長くするための第２の拡
張状態を利用可能とする。今述べた状況、すなわち第１
のスムーザが既に拡張状態にあるときに５バイトのプリ
アンブルが到着した場合、第２のスムーザが拡張状態と
なっていることは統計上殆どないので、拡張状態となり
６番目のアイドルバイトを挿入することができる。
１のスムーザと直列に動作する第２のスムーザを縦続接
続することにより最小化される。これは第５図に示され
る。第５図において、弾性バッファ80の下流にはスムー
ザ82が続き、さらにその下流にはスムーザ84が続いてい
る。実際上、第１のスムーザと直列に動作する第２のス
ムーザは、短いプリアンブルを長くするための第２の拡
張状態を利用可能とする。今述べた状況、すなわち第１
のスムーザが既に拡張状態にあるときに５バイトのプリ
アンブルが到着した場合、第２のスムーザが拡張状態と
なっていることは統計上殆どないので、拡張状態となり
６番目のアイドルバイトを挿入することができる。
第５図に示される縦続接続されたスムーザは共に同一
のしきい値Ith＝７を持つように示されている。このし
きい値で、任意の数のスムーザを縦続接続することがで
きる。しかし、少なくとも１つのスムーザにはしきい値
Ith＝６を持たせることが好ましい。なぜならば実際
上、そのスムーザの拡張状態が、Ith＝７のスムーザが
既に拡張状態であるときに５バイトのプリアンブルが到
着するという緊急状態のために予備としてとっておかれ
るだろうからである。これは、各ノードがIth＝７のス
ムーザとIth＝６のスムーザとを持つようなネットワー
クを考えることにより理解されるであろう。Ith＝７の
スムーザが既に拡張状態にあるときに６バイトのプリア
ンブルが到着しても、Ith＝６のスムーザはそれを修正
しないであろう。６バイトのプリアンブルは、後続する
ノードにおいて許されていない５バイトのプリアンブル
に短縮化されてしまうという危険性を持つので望ましく
ないが、統計的には、これが発生する前に、下流のノー
ドが拡張状態となり７番目のアイドルバイトを挿入する
見込みが非常に高い。一方Ith＝７のスムーザが既に拡
張状態にあるときに５バイトのプリアンブルが到着した
場合には、Ith＝６のスムーザが拡張状態となり６番目
のアイドルバイトを挿入することができる。６バイトの
プリアンブルを通過させることによって、Ith＝６のス
ムーザは、５バイトのプリアンブルという緊急状態に対
して効果的に備えることができる。実際、Ith＝６のス
ムーザが拡張状態にあれば、次の７バイトのプリアンブ
ルが到着したときにIth＝６のスムーザはそれを６バイ
トに切り詰めて、自分自身をノーマル状態に戻しそれに
よって次の緊急状態に対処できるようにできる。コンピ
ュータによるシミュレーションでは、Ith＝７のスムー
ザをIth＝６のスムーザと縦続接続すると、５バイトのI
PGを避ける上で非常に効果的であることがわかった。
のしきい値Ith＝７を持つように示されている。このし
きい値で、任意の数のスムーザを縦続接続することがで
きる。しかし、少なくとも１つのスムーザにはしきい値
Ith＝６を持たせることが好ましい。なぜならば実際
上、そのスムーザの拡張状態が、Ith＝７のスムーザが
既に拡張状態であるときに５バイトのプリアンブルが到
着するという緊急状態のために予備としてとっておかれ
るだろうからである。これは、各ノードがIth＝７のス
ムーザとIth＝６のスムーザとを持つようなネットワー
クを考えることにより理解されるであろう。Ith＝７の
スムーザが既に拡張状態にあるときに６バイトのプリア
ンブルが到着しても、Ith＝６のスムーザはそれを修正
しないであろう。６バイトのプリアンブルは、後続する
ノードにおいて許されていない５バイトのプリアンブル
に短縮化されてしまうという危険性を持つので望ましく
ないが、統計的には、これが発生する前に、下流のノー
ドが拡張状態となり７番目のアイドルバイトを挿入する
見込みが非常に高い。一方Ith＝７のスムーザが既に拡
張状態にあるときに５バイトのプリアンブルが到着した
場合には、Ith＝６のスムーザが拡張状態となり６番目
のアイドルバイトを挿入することができる。６バイトの
プリアンブルを通過させることによって、Ith＝６のス
ムーザは、５バイトのプリアンブルという緊急状態に対
して効果的に備えることができる。実際、Ith＝６のス
ムーザが拡張状態にあれば、次の７バイトのプリアンブ
ルが到着したときにIth＝６のスムーザはそれを６バイ
トに切り詰めて、自分自身をノーマル状態に戻しそれに
よって次の緊急状態に対処できるようにできる。コンピ
ュータによるシミュレーションでは、Ith＝７のスムー
ザをIth＝６のスムーザと縦続接続すると、５バイトのI
PGを避ける上で非常に効果的であることがわかった。
各々が１つの拡張状態を有し互いに縦続接続された２
以上のスムーザを組合せて、２以上の拡張状態を有する
単一のスムーザとしてもよいことが理解できるであろ
う。スムーザには他の機能、たとえばストリップトフレ
ームの最後からバイトを削除するような機能を組み込ん
でもよい。そのような機能によりストリップトフレーム
がネットワーク内から徐々に除去されるという望ましい
特徴が得られ、同時にスムーザの拡張を減少させるとい
う可能性も得られる。ストリップトフレームを後ろから
食い取るこの技術は、本発明の局面という訳ではなく、
本発明によって可能とされたものである。以前にも述べ
たとおり、本発明によるスムーザは、トークンリングネ
ットワークに関連してのみ用いられる必要はない。それ
らは、ある特徴を有する、到着バイトストリームがある
しきい値長より上（または以下に述べるように下）に維
持する必要がある場合にはいつでも有用である。トーク
ンリングデータネットワークでは、好ましくはスムーザ
は各ノード内において、弾性バッファのすぐ下流に設け
られる。なぜならばアイドルバイトを削除する可能性の
ある部品が弾性バッファだからである。スムーザを弾性
バッファのすぐ下流に設けることにより、以後の下流の
構成要素が、不適切な短いプリアンブルを受けるという
可能性が非常に小さくなる。しかし、スムーザは各ノー
ド内の他の位置に設けられてもよいことはもちろんであ
って、たとえばETX22のすぐ上流、および／またはリン
グ内の任意の場所に設けてもよい。
以上のスムーザを組合せて、２以上の拡張状態を有する
単一のスムーザとしてもよいことが理解できるであろ
う。スムーザには他の機能、たとえばストリップトフレ
ームの最後からバイトを削除するような機能を組み込ん
でもよい。そのような機能によりストリップトフレーム
がネットワーク内から徐々に除去されるという望ましい
特徴が得られ、同時にスムーザの拡張を減少させるとい
う可能性も得られる。ストリップトフレームを後ろから
食い取るこの技術は、本発明の局面という訳ではなく、
本発明によって可能とされたものである。以前にも述べ
たとおり、本発明によるスムーザは、トークンリングネ
ットワークに関連してのみ用いられる必要はない。それ
らは、ある特徴を有する、到着バイトストリームがある
しきい値長より上（または以下に述べるように下）に維
持する必要がある場合にはいつでも有用である。トーク
ンリングデータネットワークでは、好ましくはスムーザ
は各ノード内において、弾性バッファのすぐ下流に設け
られる。なぜならばアイドルバイトを削除する可能性の
ある部品が弾性バッファだからである。スムーザを弾性
バッファのすぐ下流に設けることにより、以後の下流の
構成要素が、不適切な短いプリアンブルを受けるという
可能性が非常に小さくなる。しかし、スムーザは各ノー
ド内の他の位置に設けられてもよいことはもちろんであ
って、たとえばETX22のすぐ上流、および／またはリン
グ内の任意の場所に設けてもよい。
第６図および第７図は、第２図の基本的なスムーザの
変形例を示す。第２図のスムーザと同様に、第６図およ
び第７図のスムーザはデータ経路遅延部100（第６図参
照）および制御部110を含む。データ経路遅延部100で
は、到着ストリームは第１の遅延レジスタ112の入力に
接続され、第１の遅延レジスタ112の出力は第２の遅延
レジスタ120の入力に接続され、第２の遅延レジスタ120
の出力はマルチプレクサ122のＤ入力に接続されてい
る。第１の遅延レジスタ112の出力はまた他のマルチプ
レクサ114のＤ入力にも接続されている。マルチプレク
サ122および114の各々はＩで示された第２の入力を有し
ており、入力Ｉはアイドルバイトに結線されている。マ
ルチプレクサ114および122の出力はそれぞれマルチプレ
クサ116のE1入力およびマルチプレクサ116のE2入力に接
続されている。マルチプレクサ116はまた、到着ストリ
ームに直接接続されるE0入力を有する。マルチプレクサ
116の出力118はシステムの下流で用いられるR_BUSに接
続されている。ここに示されているデータ経路は11ビッ
ト幅であり、１つの10ビットバイトとパリティとを表わ
している。マルチプレクサ116のE0入力が到着ストリー
ムバイトを直接受けること、E1入力がアイドルバイトま
たは、Txバイトクロックの１周期分だけ遅延された到着
ストリームのバイトのいずれかを受けること、およびマ
ルチプレクサ116のE2入力がアイドルバイトまたはTxバ
イトクロックの２周期分だけ遅延された到着ストリーム
のバイトのいずれかを受けること、は明確であろう。
変形例を示す。第２図のスムーザと同様に、第６図およ
び第７図のスムーザはデータ経路遅延部100（第６図参
照）および制御部110を含む。データ経路遅延部100で
は、到着ストリームは第１の遅延レジスタ112の入力に
接続され、第１の遅延レジスタ112の出力は第２の遅延
レジスタ120の入力に接続され、第２の遅延レジスタ120
の出力はマルチプレクサ122のＤ入力に接続されてい
る。第１の遅延レジスタ112の出力はまた他のマルチプ
レクサ114のＤ入力にも接続されている。マルチプレク
サ122および114の各々はＩで示された第２の入力を有し
ており、入力Ｉはアイドルバイトに結線されている。マ
ルチプレクサ114および122の出力はそれぞれマルチプレ
クサ116のE1入力およびマルチプレクサ116のE2入力に接
続されている。マルチプレクサ116はまた、到着ストリ
ームに直接接続されるE0入力を有する。マルチプレクサ
116の出力118はシステムの下流で用いられるR_BUSに接
続されている。ここに示されているデータ経路は11ビッ
ト幅であり、１つの10ビットバイトとパリティとを表わ
している。マルチプレクサ116のE0入力が到着ストリー
ムバイトを直接受けること、E1入力がアイドルバイトま
たは、Txバイトクロックの１周期分だけ遅延された到着
ストリームのバイトのいずれかを受けること、およびマ
ルチプレクサ116のE2入力がアイドルバイトまたはTxバ
イトクロックの２周期分だけ遅延された到着ストリーム
のバイトのいずれかを受けること、は明確であろう。
スムーザの制御部110は、主な機能ブロックとしてデ
コーダ130、３ビットカウンタ132および制御ユニット13
4を含む。デコーダ130は、データ経路遅延部100に与え
られるのと同じ到着ストリームバイトを受けるように接
続された入力を持っている。デコーダ130は、特に図示
していない複数の回路を含む。純粋な組合せ回路が、入
来バイトがJKバイトであるときにJK出力を活性化し、入
来バイトが上部ニブルにアイドルシンボルを含むときに
Ｉ出力を活性化し、入来バイトがデータバイトに対する
制御バイト（たとえばＩ、JK、Ｔ、Ｖ、など）であると
きにNONDATA出力を活性化する。デコーダ130はまた、AL
S出力上に、装置が活性ライン状態かどうかを示す信号
を発生する。ALSはJKバイトに続くバイトのとき活性化
し、データパケットの最後に続く２つのアイドルバイト
の後に不活性となるように規定されている。
コーダ130、３ビットカウンタ132および制御ユニット13
4を含む。デコーダ130は、データ経路遅延部100に与え
られるのと同じ到着ストリームバイトを受けるように接
続された入力を持っている。デコーダ130は、特に図示
していない複数の回路を含む。純粋な組合せ回路が、入
来バイトがJKバイトであるときにJK出力を活性化し、入
来バイトが上部ニブルにアイドルシンボルを含むときに
Ｉ出力を活性化し、入来バイトがデータバイトに対する
制御バイト（たとえばＩ、JK、Ｔ、Ｖ、など）であると
きにNONDATA出力を活性化する。デコーダ130はまた、AL
S出力上に、装置が活性ライン状態かどうかを示す信号
を発生する。ALSはJKバイトに続くバイトのとき活性化
し、データパケットの最後に続く２つのアイドルバイト
の後に不活性となるように規定されている。
JK、ALSおよびＩ信号はすべて、それぞれＤフリップ
フロップ140、142および144の入力を形成する。これら
フリップフロップはそれぞれの信号を１クロックサイク
ルだけ遅延させ、それによってそれぞれ遅延信号JK1、A
LS1およびI1を発生する。
フロップ140、142および144の入力を形成する。これら
フリップフロップはそれぞれの信号を１クロックサイク
ルだけ遅延させ、それによってそれぞれ遅延信号JK1、A
LS1およびI1を発生する。
フリップフロップ142のALS1出力はANDゲート146の非
反転入力に接続され、ANDゲート146の他の非反転入力は
デコーダ130のNONDATA出力に接続される。ANDゲート146
の反転入力はデコーダ136のＩ出力を受けるように接続
される。ANDゲート146の出力はORゲート148の１つの入
力に接続され、ORゲート148の出力はＤフリップフロッ
プ150のＤ入力に接続される。Ｄフリップフロップ150の
Ｑ出力は、ORゲート148の第２の入力に接続されるTFLAG
信号を表わす。TFLAG信号は以下に述べるように、スト
リップトフレームを処理するために用いられる。Ｄフリ
ップフロップ150はまた、ORゲート152の出力に接続され
るRST入力を有し、ORゲート152の１つの入力はデコーダ
130のJK出力に接続される。ORゲート152の他の入力はリ
セット信号を受けるように接続される。
反転入力に接続され、ANDゲート146の他の非反転入力は
デコーダ130のNONDATA出力に接続される。ANDゲート146
の反転入力はデコーダ136のＩ出力を受けるように接続
される。ANDゲート146の出力はORゲート148の１つの入
力に接続され、ORゲート148の出力はＤフリップフロッ
プ150のＤ入力に接続される。Ｄフリップフロップ150の
Ｑ出力は、ORゲート148の第２の入力に接続されるTFLAG
信号を表わす。TFLAG信号は以下に述べるように、スト
リップトフレームを処理するために用いられる。Ｄフリ
ップフロップ150はまた、ORゲート152の出力に接続され
るRST入力を有し、ORゲート152の１つの入力はデコーダ
130のJK出力に接続される。ORゲート152の他の入力はリ
セット信号を受けるように接続される。
カウンタ132は増分カウンタであって、イネーブル（E
n）入力、同期リセット入力および、CNT＝７、CNT＜
７、CNT＝６およびCNT＜６のときそれぞれ活性である４
つの出力を有する。カウンタ132のEn入力はANDゲート16
0の出力に接続され、ANDゲート160の反転入力はカウン
タ132のCNT＝７出力に接続される。ANDゲート160の非反
転入力はセット／リセットフリップフロップ162のＱ出
力に接続され、フリップフロップ162のセット（Ｓ）入
力はデコーダ130のＩ出力に接続される。セット／リセ
ットフリップフロップ162のリセット（Ｒ）入力はORゲ
ート164の出力に接続される。ORゲート164に対する２つ
の入力はそれぞれ、フリップフロップ140のJK1出力およ
びリセット信号に接続される。カウンタ132の同期リセ
ット入力は別のORゲート166の出力に接続され、ORゲー
ト166の２つの入力はそれぞれフリップフロップ140のJK
1出力およびリセット信号に接続される。
n）入力、同期リセット入力および、CNT＝７、CNT＜
７、CNT＝６およびCNT＜６のときそれぞれ活性である４
つの出力を有する。カウンタ132のEn入力はANDゲート16
0の出力に接続され、ANDゲート160の反転入力はカウン
タ132のCNT＝７出力に接続される。ANDゲート160の非反
転入力はセット／リセットフリップフロップ162のＱ出
力に接続され、フリップフロップ162のセット（Ｓ）入
力はデコーダ130のＩ出力に接続される。セット／リセ
ットフリップフロップ162のリセット（Ｒ）入力はORゲ
ート164の出力に接続される。ORゲート164に対する２つ
の入力はそれぞれ、フリップフロップ140のJK1出力およ
びリセット信号に接続される。カウンタ132の同期リセ
ット入力は別のORゲート166の出力に接続され、ORゲー
ト166の２つの入力はそれぞれフリップフロップ140のJK
1出力およびリセット信号に接続される。
レジスタ112および120、デコーダ130、フリップフロ
ップ140、142、144および150ならびに制御ユニット134
はすべてTxバイトクロック信号によってクロックされ
る。さらに、デコーダ130、フリップフロップ140、142
および144、ならびに制御ユニット134はすべてリセット
信号を受けるように接続されるRST入力を有する。
ップ140、142、144および150ならびに制御ユニット134
はすべてTxバイトクロック信号によってクロックされ
る。さらに、デコーダ130、フリップフロップ140、142
および144、ならびに制御ユニット134はすべてリセット
信号を受けるように接続されるRST入力を有する。
制御ユニット134は基本的にステートマシンであり第
７図により詳細に示される。制御ユニット134は第１の
マルチプレクサ114（第６図）のＳ入力に接続されるMUX
1S信号、第２のマルチプレクサ122のＳ入力に接続され
るMUX2S信号、およびそれぞれマルチプレクサ116のSEL
0、SEL1およびSEL2入力に接続されるSEL0、SEL1およびS
EL2信号を発生する。スムーザの制御部110の残りの部分
からの以下の信号は制御ユニット134の入力、すなわち
Ｉ、I1、ALS、ALS1、JK、JK1、CNT＝７、CNT＜７、CNT
＝６、CNT＜６およびTFLAGを形成する。
７図により詳細に示される。制御ユニット134は第１の
マルチプレクサ114（第６図）のＳ入力に接続されるMUX
1S信号、第２のマルチプレクサ122のＳ入力に接続され
るMUX2S信号、およびそれぞれマルチプレクサ116のSEL
0、SEL1およびSEL2入力に接続されるSEL0、SEL1およびS
EL2信号を発生する。スムーザの制御部110の残りの部分
からの以下の信号は制御ユニット134の入力、すなわち
Ｉ、I1、ALS、ALS1、JK、JK1、CNT＝７、CNT＜７、CNT
＝６、CNT＜６およびTFLAGを形成する。
第７図を参照して、制御ユニット134は３つのＤフリ
ップフロップ170、172および174を含み、それらのＱ出
力は制御ユニットの出力が得られるまでにいくつかの層
の組合せ論理を通り過ぎる。出力SEL0、SEL1およびSEL2
はそれから、それぞれフリップフロップ170、172および
174のＤ入力にフィードバックされる。本願発明に従う
と、「状態レジスタ」170、172および174に記憶された
値は、現在の拡張状態が先の拡張状態のラッチの後にな
って初めて組合せ論理で決定されるため、現在のスムー
ザの拡張状態ではなくその前のスムーザの拡張状態を表
わす。この技術により制御ユニットのレイテンシを減少
させることがわかるであろう。
ップフロップ170、172および174を含み、それらのＱ出
力は制御ユニットの出力が得られるまでにいくつかの層
の組合せ論理を通り過ぎる。出力SEL0、SEL1およびSEL2
はそれから、それぞれフリップフロップ170、172および
174のＤ入力にフィードバックされる。本願発明に従う
と、「状態レジスタ」170、172および174に記憶された
値は、現在の拡張状態が先の拡張状態のラッチの後にな
って初めて組合せ論理で決定されるため、現在のスムー
ザの拡張状態ではなくその前のスムーザの拡張状態を表
わす。この技術により制御ユニットのレイテンシを減少
させることがわかるであろう。
第７図に示される制御ユニット134はいくつかの状況
に対処することが可能である。第２図のスムーザのよう
に、第７図の装置はまず、スムーザがノーマル状態
（E0）に最初にあり、カウンタ132内のカウントが第１
のしきい値Ith1＝７に達する前にJKが到着するとプリア
ンブルにアイドルバイトを挿入するであろう。第６図を
参照して、制御ユニットはノーマル状態にあるため、最
初の短いプリアンブルバイトが到着する間、SEL0は活性
でありマルチプレクサ116は到着ストリームを直接R_BUS
に選択出力する。JKが到着するとき、SEL1は活性となり
SEL0は不活性となる。信号MUX1SはJKが到着ストリーム
内にある間活性となり、その１クロック周期の間、マル
チプレクサ114は結線されたアイドルバイトをその出力
に選択出力する。この信号はマルチプレクサ116のE1入
力に与えられ、SEL1信号が活性化されているためにR_BU
S上に選択出力される。このときこれを発生させたJKバ
イトはレジスタ112にロードされる。
に対処することが可能である。第２図のスムーザのよう
に、第７図の装置はまず、スムーザがノーマル状態
（E0）に最初にあり、カウンタ132内のカウントが第１
のしきい値Ith1＝７に達する前にJKが到着するとプリア
ンブルにアイドルバイトを挿入するであろう。第６図を
参照して、制御ユニットはノーマル状態にあるため、最
初の短いプリアンブルバイトが到着する間、SEL0は活性
でありマルチプレクサ116は到着ストリームを直接R_BUS
に選択出力する。JKが到着するとき、SEL1は活性となり
SEL0は不活性となる。信号MUX1SはJKが到着ストリーム
内にある間活性となり、その１クロック周期の間、マル
チプレクサ114は結線されたアイドルバイトをその出力
に選択出力する。この信号はマルチプレクサ116のE1入
力に与えられ、SEL1信号が活性化されているためにR_BU
S上に選択出力される。このときこれを発生させたJKバ
イトはレジスタ112にロードされる。
次のクロック期間ではデコーダ130のJK出力はもはや
活性ではなく、したがって第７図のANDゲート210を参照
して、MUX1S信号も活性ではない。かくしてマルチプレ
クサ114はJKバイトを格納したレジスタ112の出力を選択
しマルチプレクサ116のE1入力に与えてR_BUSに選択出力
させる。第２図のスムーザと同様に、第６図および第７
図のスムーザはこのとき第１の拡張状態（E1）にあるこ
とになり、R_BUS118に現われる後続のすべてのバイトは
レジスタ112により１クロック周期だけ遅延される。
活性ではなく、したがって第７図のANDゲート210を参照
して、MUX1S信号も活性ではない。かくしてマルチプレ
クサ114はJKバイトを格納したレジスタ112の出力を選択
しマルチプレクサ116のE1入力に与えてR_BUSに選択出力
させる。第２図のスムーザと同様に、第６図および第７
図のスムーザはこのとき第１の拡張状態（E1）にあるこ
とになり、R_BUS118に現われる後続のすべてのバイトは
レジスタ112により１クロック周期だけ遅延される。
スムーザが第１の拡張状態にある間に長いプリアンブ
ルが到着すると、これはカウンタ132がIth＝７のフルカ
ウントの状態にある間に到着ストリーム内にアイドルバ
イトが存在していることにより認識される。これが生じ
たとき、次のクロックサイクルでSEL1は不活性となり、
SEL0は活性となる。入来アイドルバイトは先行する全ア
イドルバイトと同様にレジスタ112にロードされるが、
先行するすべてのアイドルバイトとは異なりこのアイド
ルバイトはその後廃棄される。これは第８図を参照すれ
ばわかるが、この第８図は８アイドルバイトの到着およ
びその後にJKおよびデータバイトDD1が続くことを示し
ている。
ルが到着すると、これはカウンタ132がIth＝７のフルカ
ウントの状態にある間に到着ストリーム内にアイドルバ
イトが存在していることにより認識される。これが生じ
たとき、次のクロックサイクルでSEL1は不活性となり、
SEL0は活性となる。入来アイドルバイトは先行する全ア
イドルバイトと同様にレジスタ112にロードされるが、
先行するすべてのアイドルバイトとは異なりこのアイド
ルバイトはその後廃棄される。これは第８図を参照すれ
ばわかるが、この第８図は８アイドルバイトの到着およ
びその後にJKおよびデータバイトDD1が続くことを示し
ている。
バイトクロックは第８図の最も上の線に示される。第
８図の第２番目の線において、バイトの到着ストリーム
は１クロックサイクルにつき１バイトとして示されてい
る。たとえばバイトクロックの第１の立上がりエッジの
後のこれら線上に存在するバイトは、プリアンブル内の
４番目のアイドルバイト（II4）である。バイトクロッ
クの６番目の立上がりエッジの後JKが現われ、バイトク
ロックの７番目の立上がりエッジの後データバイトDD1
が現われる。
８図の第２番目の線において、バイトの到着ストリーム
は１クロックサイクルにつき１バイトとして示されてい
る。たとえばバイトクロックの第１の立上がりエッジの
後のこれら線上に存在するバイトは、プリアンブル内の
４番目のアイドルバイト（II4）である。バイトクロッ
クの６番目の立上がりエッジの後JKが現われ、バイトク
ロックの７番目の立上がりエッジの後データバイトDD1
が現われる。
第８図の３番目の線はストリームが第１の遅延レジス
タ112を通過した後を示すが、REG1の出力が到着ストリ
ームそれ自身より１クロック周期だけ遅れることがわか
る。同様に第８図の４番目の線は、第２の遅延レジスタ
120の出力を示し、この出力は到着ストリームより２ク
ロックサイクルだけ遅れる。第８図の５番目、６番目お
よび７番目の線はそれぞれ、制御ユニット134のSEL0、S
EL1およびSEL2出力を示す。カウンタ132（第６図）は到
着ストリーム内のII7の到着に続くバイトクロックの立
上がりエッジでフルカウントの７に達する。これは第８
図のバイトクロックの５番目の立上がりエッジである。
６番目の立上がりエッジでは、カウントは７であり到着
ストリームが別のアイドルバイト（II8）を含むので、S
EL1は不活性状態となりSEL0は活性となる。SEL2は第８
図に示されている全期間にわたりローのままである。
タ112を通過した後を示すが、REG1の出力が到着ストリ
ームそれ自身より１クロック周期だけ遅れることがわか
る。同様に第８図の４番目の線は、第２の遅延レジスタ
120の出力を示し、この出力は到着ストリームより２ク
ロックサイクルだけ遅れる。第８図の５番目、６番目お
よび７番目の線はそれぞれ、制御ユニット134のSEL0、S
EL1およびSEL2出力を示す。カウンタ132（第６図）は到
着ストリーム内のII7の到着に続くバイトクロックの立
上がりエッジでフルカウントの７に達する。これは第８
図のバイトクロックの５番目の立上がりエッジである。
６番目の立上がりエッジでは、カウントは７であり到着
ストリームが別のアイドルバイト（II8）を含むので、S
EL1は不活性状態となりSEL0は活性となる。SEL2は第８
図に示されている全期間にわたりローのままである。
第８図の最後の線はスムーザのR_BUS出力上のバイト
のシーケンスを示す。バイトクロックの６番目の立上が
りエッジの前には、SEL1が活性でありSEL0が不活性であ
ったので、マルチプレクサ116は第１の遅延レジスタ112
の出力をR_BUS上に選択出力する。かくして、バイトク
ロックの６番目の立上がりエッジの前には、R_BUSは第
８図の３番目の線に示されている、レジスタ112の出力
と同じバイトを含んでいた。バイトクロックの６番目の
立上がりエッジの後には、しかし、SEL1はもはや活性で
はなくSEL0がそれに代わり活性となっていた。仮にこの
遷移が生じなければ、II7の後に続きR_BUSにはII8が出
力されたであろう。なぜならばII8は、遅延レジスタ112
の出力においてII7に続いているからである。しかし、S
EL0が活性であるため、マルチプレクサ116が活性であっ
たので、マルチプレクサ116はその代わりに到着ストリ
ームを直接R_BUS上に選択出力した。かくしてR_BUSはバ
イトクロックの６番目の立上がりエッジに続いて、第８
図の第２番目の線に示されるJKバイトを受け取った。第
２図のスムーザと同様、第６図および第７図のスムーザ
にこれにより、ノーマル状態（E0）に戻り、以後R_BUS1
18上に生ずるすべてのバイトは到着ストリームから直接
導き出される。実際上、II8バイトは削除されている。
のシーケンスを示す。バイトクロックの６番目の立上が
りエッジの前には、SEL1が活性でありSEL0が不活性であ
ったので、マルチプレクサ116は第１の遅延レジスタ112
の出力をR_BUS上に選択出力する。かくして、バイトク
ロックの６番目の立上がりエッジの前には、R_BUSは第
８図の３番目の線に示されている、レジスタ112の出力
と同じバイトを含んでいた。バイトクロックの６番目の
立上がりエッジの後には、しかし、SEL1はもはや活性で
はなくSEL0がそれに代わり活性となっていた。仮にこの
遷移が生じなければ、II7の後に続きR_BUSにはII8が出
力されたであろう。なぜならばII8は、遅延レジスタ112
の出力においてII7に続いているからである。しかし、S
EL0が活性であるため、マルチプレクサ116が活性であっ
たので、マルチプレクサ116はその代わりに到着ストリ
ームを直接R_BUS上に選択出力した。かくしてR_BUSはバ
イトクロックの６番目の立上がりエッジに続いて、第８
図の第２番目の線に示されるJKバイトを受け取った。第
２図のスムーザと同様、第６図および第７図のスムーザ
にこれにより、ノーマル状態（E0）に戻り、以後R_BUS1
18上に生ずるすべてのバイトは到着ストリームから直接
導き出される。実際上、II8バイトは削除されている。
第２図のスムーザと異なり、第６図および第７図のス
ムーザは活性のSEL2信号により表わされる第２の拡張状
態を有している。スムーザ内の制御部110における、拡
張状態１（E1）から拡張状態２（E2）への移動のアイド
ルプリアンブルのしきい値は、Ith2＝６バイトである。
ムーザは活性のSEL2信号により表わされる第２の拡張状
態を有している。スムーザ内の制御部110における、拡
張状態１（E1）から拡張状態２（E2）への移動のアイド
ルプリアンブルのしきい値は、Ith2＝６バイトである。
そのような短いプリアンブルの発生は、CNTが６以下
であるときに、到着ストリーム内にJKバイトが生ずるこ
とにより認識される。このプリアンブルの到着の前にス
ムーザが第１の拡張状態にあった場合にこの状況が発生
すると、第２の拡張状態に移動するが、アイドルバイト
を挿入するためのプロセスは、ノーマル状態から第１の
拡張状態への移動のためのプロセスとほとんど同様であ
る。すなわちSEL2は、JKが到着ストリーム内にある期間
の間活性となり（SEL1は不活性となり）、MUX2SはJKが
到着ストリーム内にある期間だけ活性となる。かくして
JKが到着ストリーム内に存在している場合には、マルチ
プレクサ122は結線されたアイドルバイトを選択して出
力に与え、マルチプレクサ116はマルチプレクサ122の出
力をR_BUS上に選択出力する。以前には第１の遅延レジ
スタ112内にあったアイドルバイト（II5）は次の立上が
りエッジで第２の遅延レジスタ120にロードされ、JKバ
イトはレジスタ112内にロードされる。MUX2Sはもはや活
性ではないので、マルチプレクサ122および116はII5バ
イトを選択してR_BUS上に出力する。その後に続く、バ
イトクロックの立上がりエッジになって初めてJKが第２
の遅延レジスタ120にロードされR_BUS118に利用可能と
なる。ゆえに実質上、５バイトのプリアンブルの４番目
および５番目のアイドルバイトの間にアイドルバイトが
追加挿入され、到着ストリーム内の後続するすべてのバ
イトが第２のバイトクロックサイクルだけ遅延される。
であるときに、到着ストリーム内にJKバイトが生ずるこ
とにより認識される。このプリアンブルの到着の前にス
ムーザが第１の拡張状態にあった場合にこの状況が発生
すると、第２の拡張状態に移動するが、アイドルバイト
を挿入するためのプロセスは、ノーマル状態から第１の
拡張状態への移動のためのプロセスとほとんど同様であ
る。すなわちSEL2は、JKが到着ストリーム内にある期間
の間活性となり（SEL1は不活性となり）、MUX2SはJKが
到着ストリーム内にある期間だけ活性となる。かくして
JKが到着ストリーム内に存在している場合には、マルチ
プレクサ122は結線されたアイドルバイトを選択して出
力に与え、マルチプレクサ116はマルチプレクサ122の出
力をR_BUS上に選択出力する。以前には第１の遅延レジ
スタ112内にあったアイドルバイト（II5）は次の立上が
りエッジで第２の遅延レジスタ120にロードされ、JKバ
イトはレジスタ112内にロードされる。MUX2Sはもはや活
性ではないので、マルチプレクサ122および116はII5バ
イトを選択してR_BUS上に出力する。その後に続く、バ
イトクロックの立上がりエッジになって初めてJKが第２
の遅延レジスタ120にロードされR_BUS118に利用可能と
なる。ゆえに実質上、５バイトのプリアンブルの４番目
および５番目のアイドルバイトの間にアイドルバイトが
追加挿入され、到着ストリーム内の後続するすべてのバ
イトが第２のバイトクロックサイクルだけ遅延される。
第６図および第７図の装置はまた、スムーザが最初に
ノーマル状態にあったと仮定して、６アイドルバイトよ
り少ない単一のプリアンブルに２バイトを追加すること
ができる。第９図はこれがどのように生ずるかを示すタ
イミング図である。第９図の種々の線は、第８図の対応
する線と同じである。第９図においては、到着ストリー
ムは５アイドルバイトのプリアンブルと、それに続くJK
バイトおよびDD1データバイトを含む。
ノーマル状態にあったと仮定して、６アイドルバイトよ
り少ない単一のプリアンブルに２バイトを追加すること
ができる。第９図はこれがどのように生ずるかを示すタ
イミング図である。第９図の種々の線は、第８図の対応
する線と同じである。第９図においては、到着ストリー
ムは５アイドルバイトのプリアンブルと、それに続くJK
バイトおよびDD1データバイトを含む。
始めにこの装置はノーマル状態にあり、したがってSE
L0は活性、SEL1およびSEL2は不活性（ロー）である。ゆ
えにマルチプレクサ116は到着ストリームからII1を直接
選択しR_BUS118上に出力する。バイトクロックの６番目
の立上がりエッジの後到着ストリーム内にJKバイトが到
着すると、第９図に示されるように、第７図に示される
組合せ論理が直ちに（すなわち次の立上がりエッジを待
つことなく）SEL0をローに、SEL1をハイに強制する。AN
Dゲート210（第７図）もまた、MUX1S出力を、到着スト
リーム内にJKが到着している１クロック期間の間ハイと
する。既に説明したように、MUX1SおよびSEL1のこの状
態により、マルチプレクサ114および116は結線されたア
イドルバイトを選択して、JKバイトが到着ストリーム内
に存在している期間の間R_BUS118上に出力する。これは
第９図において、括弧内の挿入されたII6バイトとして
示されている。
L0は活性、SEL1およびSEL2は不活性（ロー）である。ゆ
えにマルチプレクサ116は到着ストリームからII1を直接
選択しR_BUS118上に出力する。バイトクロックの６番目
の立上がりエッジの後到着ストリーム内にJKバイトが到
着すると、第９図に示されるように、第７図に示される
組合せ論理が直ちに（すなわち次の立上がりエッジを待
つことなく）SEL0をローに、SEL1をハイに強制する。AN
Dゲート210（第７図）もまた、MUX1S出力を、到着スト
リーム内にJKが到着している１クロック期間の間ハイと
する。既に説明したように、MUX1SおよびSEL1のこの状
態により、マルチプレクサ114および116は結線されたア
イドルバイトを選択して、JKバイトが到着ストリーム内
に存在している期間の間R_BUS118上に出力する。これは
第９図において、括弧内の挿入されたII6バイトとして
示されている。
ところで、バイトクロックの７番目の立上がりエッジ
で、到着ストリーム内にあったJKバイトが第１の遅延レ
ジスタ112にロードされる。これらが起こるのはすべ、
以前に説明したように、JKが到着したときにCNTが７よ
り小さいので生じたことである。実際のところ、CNTは
５に等しいだけであった。プリアンブル内のアイドルバ
イト数が６未満であったので、制御ユニット134のSEL2
出力はバイトクロックの７番目の立上がりエッジで活性
となり、SEL1出力は不活性となる。
で、到着ストリーム内にあったJKバイトが第１の遅延レ
ジスタ112にロードされる。これらが起こるのはすべ、
以前に説明したように、JKが到着したときにCNTが７よ
り小さいので生じたことである。実際のところ、CNTは
５に等しいだけであった。プリアンブル内のアイドルバ
イト数が６未満であったので、制御ユニット134のSEL2
出力はバイトクロックの７番目の立上がりエッジで活性
となり、SEL1出力は不活性となる。
６番目の立上がりエッジの後、到着ストリーム内にJK
が存在していたので、JK1は７番目の立上がりエッジの
後プリアンブル140（第６図）の出力上で活性となる。
かくして、第７図のANDゲート212を参照して、MUX2Sも
またバイトクロックの７番目の立上がりエッジの後活性
となる。前に述べたように、SEL2およびMUX2Sが活性化
されることにより、マルチプレクサ122および116は、第
７図において括弧内のII7と示されている結線されたア
イドルバイトをR_BUS118上に選択出力することになる。
が存在していたので、JK1は７番目の立上がりエッジの
後プリアンブル140（第６図）の出力上で活性となる。
かくして、第７図のANDゲート212を参照して、MUX2Sも
またバイトクロックの７番目の立上がりエッジの後活性
となる。前に述べたように、SEL2およびMUX2Sが活性化
されることにより、マルチプレクサ122および116は、第
７図において括弧内のII7と示されている結線されたア
イドルバイトをR_BUS118上に選択出力することになる。
また、バイトクロックの８番目の立上がりエッジで、
JKは第２の遅延レジスタ120にラッチされる。バイトク
ロックの８番目の立上がりエッジの後、JK1はもはや活
性ではないので、MUX2SはローとなりSEL2のみがハイと
なっている。マルチプレクサ122および116はゆえに、バ
イトクロックの８番目の立上がりエッジの後、レジスタ
120内のJKを選択してR_BUS118上に出力する。
JKは第２の遅延レジスタ120にラッチされる。バイトク
ロックの８番目の立上がりエッジの後、JK1はもはや活
性ではないので、MUX2SはローとなりSEL2のみがハイと
なっている。マルチプレクサ122および116はゆえに、バ
イトクロックの８番目の立上がりエッジの後、レジスタ
120内のJKを選択してR_BUS118上に出力する。
９番目の立上がりエッジで、第１のデータバイトDD1
がレジスタ120にロードされ、マルチプレクサ122および
116によって直ちにR_BUSに与えられる。その後R_BUSは
スムーザが第２の拡張状態から再び出るようなときま
で、レジスタ120内の情報を受け続ける。かくして、ス
ムーザが、到着ストリーム内のII5バイトの後、JKバイ
トの前にアイドルバイトII6およびII7を挿入し、プリア
ンブルバイトの総数を、認められている７というレベル
にする。
がレジスタ120にロードされ、マルチプレクサ122および
116によって直ちにR_BUSに与えられる。その後R_BUSは
スムーザが第２の拡張状態から再び出るようなときま
で、レジスタ120内の情報を受け続ける。かくして、ス
ムーザが、到着ストリーム内のII5バイトの後、JKバイ
トの前にアイドルバイトII6およびII7を挿入し、プリア
ンブルバイトの総数を、認められている７というレベル
にする。
スムーザが第２の拡張状態にあり、プリアンブルの第
２のしきい値Ith2＝６バイトより多いプリアンブルが到
着すると、スムーザは第１の拡張状態に戻りアイドルバ
イトの１つを削除する。スムーザはこの状況を、到着バ
イトがアイドルであるときにCNT＝６が生ずることによ
り認識する。スムーザが第１の拡張状態に戻り、CNTが
７まで増加した後に、到着バイトが依然としてアイドル
であれば、スムーザはプリアンブルから再びアイドルを
削除しノーマル状態に戻る。
２のしきい値Ith2＝６バイトより多いプリアンブルが到
着すると、スムーザは第１の拡張状態に戻りアイドルバ
イトの１つを削除する。スムーザはこの状況を、到着バ
イトがアイドルであるときにCNT＝６が生ずることによ
り認識する。スムーザが第１の拡張状態に戻り、CNTが
７まで増加した後に、到着バイトが依然としてアイドル
であれば、スムーザはプリアンブルから再びアイドルを
削除しノーマル状態に戻る。
スムーザが２回縮小してノーマル状態に戻ることがで
きるプロセスを、第10図のタイミング図を参照してより
詳細に説明する。第10図内の種々の線はここでも、第９
図または第８図の種々の線と同じである。
きるプロセスを、第10図のタイミング図を参照してより
詳細に説明する。第10図内の種々の線はここでも、第９
図または第８図の種々の線と同じである。
第10図においては、到着ストリームが、８バイトのア
イドルプリアンブルと、その後に続くJKおよび第１のデ
ータバイトDD1からなるものと仮定する。スムーザは第
２の拡張状態にあり、したがってSEL2は活性、SEL1およ
びSEL0はともに不活性である。バイトクロックの第４番
目の立上がりエッジまでは、したがって、マルチプレク
サ122および116はレジスタ120、すなわち第２の遅延レ
ジスタの出力を選択してR_BUS上に出力する。
イドルプリアンブルと、その後に続くJKおよび第１のデ
ータバイトDD1からなるものと仮定する。スムーザは第
２の拡張状態にあり、したがってSEL2は活性、SEL1およ
びSEL0はともに不活性である。バイトクロックの第４番
目の立上がりエッジまでは、したがって、マルチプレク
サ122および116はレジスタ120、すなわち第２の遅延レ
ジスタの出力を選択してR_BUS上に出力する。
バイトクロックの４番目の立上がりエッジで、カウン
タは６となり、６個のアイドルバイトを受け取ったこと
を示す。デコーダ130（第６図）に入力される後続のバ
イトは依然としてアイドル、すなわちII7であるので、
制御ユニット134はこれを認識し組合せ論理によりSEL2
をローに、SEL1をハイにする。ゆえに第４番目および第
５番目の立上がりエッジの間のクロック期間の間には、
マルチプレクサ114および116は、第１の遅延レジスタ11
2の出力を選択してR_BUS上に出力するが、このときこの
レジスタに保持されている値はこの期間ではII6であ
る。
タは６となり、６個のアイドルバイトを受け取ったこと
を示す。デコーダ130（第６図）に入力される後続のバ
イトは依然としてアイドル、すなわちII7であるので、
制御ユニット134はこれを認識し組合せ論理によりSEL2
をローに、SEL1をハイにする。ゆえに第４番目および第
５番目の立上がりエッジの間のクロック期間の間には、
マルチプレクサ114および116は、第１の遅延レジスタ11
2の出力を選択してR_BUS上に出力するが、このときこの
レジスタに保持されている値はこの期間ではII6であ
る。
バイトクロックの５番目の立上がりエッジでは、カウ
ンタは７となり到着バイトはII8となる。II8バイトはデ
コーダ130によりデコードされ、依然としてアイドルバ
イトであることがわかり、制御ユニット134内の組合せ
論理はSEL1を不活性レベルに落とし、SEL0を立上げる。
したがってバイトクロックの５番目および６番目の立上
がりエッジの間にR_BUS上に選択出力されるバイトはII8
であり、これは到着ストリーム内から直接選択されるも
のである。この後SEL0は活性を維持し、マルチプレクサ
116は到着ストリームを直接R_BUS上に選択出力し続け
る。
ンタは７となり到着バイトはII8となる。II8バイトはデ
コーダ130によりデコードされ、依然としてアイドルバ
イトであることがわかり、制御ユニット134内の組合せ
論理はSEL1を不活性レベルに落とし、SEL0を立上げる。
したがってバイトクロックの５番目および６番目の立上
がりエッジの間にR_BUS上に選択出力されるバイトはII8
であり、これは到着ストリーム内から直接選択されるも
のである。この後SEL0は活性を維持し、マルチプレクサ
116は到着ストリームを直接R_BUS上に選択出力し続け
る。
ゆえにスムーザは第２の拡張状態からノーマル状態に
２ステップで戻ったことになり、プリアンブルバイトII
5およびII7は実質上削除された。削除されたプリアンブ
ルバイトが、JKの直前の２バイトではないという事実は
重要ではない。なぜならばすべてのアイドルバイトは相
互に交換可能だからである。
２ステップで戻ったことになり、プリアンブルバイトII
5およびII7は実質上削除された。削除されたプリアンブ
ルバイトが、JKの直前の２バイトではないという事実は
重要ではない。なぜならばすべてのアイドルバイトは相
互に交換可能だからである。
スムーザが第２の拡張状態から第１の拡張状態または
ノーマル状態に戻る場合、または第１の拡張状態からノ
ーマル状態に戻る場合には、いくつかの他の状況があ
る。すべてストリップトフレームに関する状況と関連す
るが、ストリップトフレームは、JKの後に続く最初のNO
NDATAバイトとしてアイドルバイトが到着したことによ
りわかる。スムーザはこれらストリップトフレームを利
用して拡張度の低い状態に戻り、これに対応してストリ
ップトフレームの末尾からバイトの削除を行なう。
ノーマル状態に戻る場合、または第１の拡張状態からノ
ーマル状態に戻る場合には、いくつかの他の状況があ
る。すべてストリップトフレームに関する状況と関連す
るが、ストリップトフレームは、JKの後に続く最初のNO
NDATAバイトとしてアイドルバイトが到着したことによ
りわかる。スムーザはこれらストリップトフレームを利
用して拡張度の低い状態に戻り、これに対応してストリ
ップトフレームの末尾からバイトの削除を行なう。
第11図は、スムーザがいかにしてこれを一度に行なう
かを示すタイミング図である。タイミング図の最初にお
いてスムーザは第２の拡張状態にあり、入来ストリーム
が７バイトのアイドルプリアンブル（II1〜II7）、JKバ
イト、５バイトのデータシーケンス（DD1〜DD5）からな
り、さらにその直後にプリアンブルのアイドルバイトが
続くものと仮定する。最後のデータバイトDD5および最
初のアイドルバイトII1の間にはＴバイトもＨバイトも
なく、このフレームがストリップトフレームであること
を示している。容易にわかるように、スムーザはこの状
況を認識しストリップトフレームの最後の２バイトを削
除し、それに対応してスムーザ自身をノーマル状態に戻
す。
かを示すタイミング図である。タイミング図の最初にお
いてスムーザは第２の拡張状態にあり、入来ストリーム
が７バイトのアイドルプリアンブル（II1〜II7）、JKバ
イト、５バイトのデータシーケンス（DD1〜DD5）からな
り、さらにその直後にプリアンブルのアイドルバイトが
続くものと仮定する。最後のデータバイトDD5および最
初のアイドルバイトII1の間にはＴバイトもＨバイトも
なく、このフレームがストリップトフレームであること
を示している。容易にわかるように、スムーザはこの状
況を認識しストリップトフレームの最後の２バイトを削
除し、それに対応してスムーザ自身をノーマル状態に戻
す。
第11図の図により示される時間期間の最初では、SEL2
はハイであり、SEL1およびSEL0はともにローである。AL
SおよびALS1もまた、現在のプリアンブルのそれぞれ２
番目および３番目のアイドルバイトの後ローとなってお
り、ローとなる。第11図に示されている期間のうちの到
着ストリーム内の最初のバイトはII7であってNONDATAバ
イトであるから、バイトクロックの２番目の立上がりエ
ッジの前にはＩおよびNONDATA信号はハイである。到着
ストリーム内の次のバイトはJKバイトであり、したがっ
てＩは２番目の立上がりエッジの後ローとなる。I1は、
I1がＩの１バイトクロック期間後に続いているのである
から、第３の立上がりエッジの後にローとなる。バイト
クロックの３番目の立上がりエッジではまた、ストリー
ム内の直前のバイトがJKであるから、ALSはハイとな
る。ALS1は４番目の立上がりエッジでハイとなる。さら
に、３番目の立上がりエッジに続く到着ストリーム内の
バイトはデータバイトであるから、NONDATA信号は３番
目のエッジの後ローとなる。
はハイであり、SEL1およびSEL0はともにローである。AL
SおよびALS1もまた、現在のプリアンブルのそれぞれ２
番目および３番目のアイドルバイトの後ローとなってお
り、ローとなる。第11図に示されている期間のうちの到
着ストリーム内の最初のバイトはII7であってNONDATAバ
イトであるから、バイトクロックの２番目の立上がりエ
ッジの前にはＩおよびNONDATA信号はハイである。到着
ストリーム内の次のバイトはJKバイトであり、したがっ
てＩは２番目の立上がりエッジの後ローとなる。I1は、
I1がＩの１バイトクロック期間後に続いているのである
から、第３の立上がりエッジの後にローとなる。バイト
クロックの３番目の立上がりエッジではまた、ストリー
ム内の直前のバイトがJKであるから、ALSはハイとな
る。ALS1は４番目の立上がりエッジでハイとなる。さら
に、３番目の立上がりエッジに続く到着ストリーム内の
バイトはデータバイトであるから、NONDATA信号は３番
目のエッジの後ローとなる。
８番目の立上がりエッジまで、SEL2が活性であるた
め、マルチプレクサ122および116は第２の遅延レジスタ
120の出力をR_BUSに与える。しかし制御ユニット134
は、II1バイトが到着したときにパラメータTFLAGが活性
でないときには、少なくとも最も新しく到着したデータ
バイトが削除され、スムーザがより拡張度の低い状態に
戻るように設計されている。TFLAGはプリアンブル150の
Ｑ出力であり、データパケットの適切な終了を示してい
る。TFLAGは、ALS1が活性の間には、NONDATAバイト（こ
れもまたアイドルバイトではない）の到着の後の立上が
りエッジで活性となる。ANDゲート146（第６図）の出力
は、そうしたバイトが到着したときにハイとなり、プリ
アンブル150のＤ入力を、次のバイトクロックの立上が
りエッジまでには活性化する。ALS1が、NONDATAバイト
が到着するときには活性となっていなければならないと
いう要件により、データパケットが２バイト長に満たな
いときには、仮に適切な終了バイトが来たとしてもその
後にTFLAGが活性とはならないことがさらに保証され
る。これは、JKに続く２番目のデータバイトが到着して
初めてALS1が活性化されるためである。
め、マルチプレクサ122および116は第２の遅延レジスタ
120の出力をR_BUSに与える。しかし制御ユニット134
は、II1バイトが到着したときにパラメータTFLAGが活性
でないときには、少なくとも最も新しく到着したデータ
バイトが削除され、スムーザがより拡張度の低い状態に
戻るように設計されている。TFLAGはプリアンブル150の
Ｑ出力であり、データパケットの適切な終了を示してい
る。TFLAGは、ALS1が活性の間には、NONDATAバイト（こ
れもまたアイドルバイトではない）の到着の後の立上が
りエッジで活性となる。ANDゲート146（第６図）の出力
は、そうしたバイトが到着したときにハイとなり、プリ
アンブル150のＤ入力を、次のバイトクロックの立上が
りエッジまでには活性化する。ALS1が、NONDATAバイト
が到着するときには活性となっていなければならないと
いう要件により、データパケットが２バイト長に満たな
いときには、仮に適切な終了バイトが来たとしてもその
後にTFLAGが活性とはならないことがさらに保証され
る。これは、JKに続く２番目のデータバイトが到着して
初めてALS1が活性化されるためである。
再び第11図を参照して、バイトクロックの８番目の立
上がりエッジに続いて到着ストリーム内の最初のアイド
ルバイトが到着する。ゆえにこの時点でＩ信号が立上が
り、I1が９番目の立上がりエッジで活性化する。また、
II1がNONDATAバイトであるから、NONDATA信号は８番目
の立上がりエッジの後活性化する。TFLAGが不活性であ
り、この前のフレームがストリップトフレームであるこ
とを示しているため、制御ユニット134内の組合せロジ
ックは、８番目および９番目の立上がりエッジの間のク
ロック周期の間、直ちにSEL2をローに、SEL0をハイにす
る。ゆえに、８番目の立上がりエッジの前の期間でDD3
を受け取った後、R_BUSはII1を９番目の立上がりエッジ
の前の到着ストリームから直接受ける。第11図に示され
る時間期間の残りの間、R_BUSは到着ストリームから直
接バイトを受け取る。実際に削除された２バイトはDD4
およびDD5であり、これらはストリップトフレームの最
後の２バイトである。
上がりエッジに続いて到着ストリーム内の最初のアイド
ルバイトが到着する。ゆえにこの時点でＩ信号が立上が
り、I1が９番目の立上がりエッジで活性化する。また、
II1がNONDATAバイトであるから、NONDATA信号は８番目
の立上がりエッジの後活性化する。TFLAGが不活性であ
り、この前のフレームがストリップトフレームであるこ
とを示しているため、制御ユニット134内の組合せロジ
ックは、８番目および９番目の立上がりエッジの間のク
ロック周期の間、直ちにSEL2をローに、SEL0をハイにす
る。ゆえに、８番目の立上がりエッジの前の期間でDD3
を受け取った後、R_BUSはII1を９番目の立上がりエッジ
の前の到着ストリームから直接受ける。第11図に示され
る時間期間の残りの間、R_BUSは到着ストリームから直
接バイトを受け取る。実際に削除された２バイトはDD4
およびDD5であり、これらはストリップトフレームの最
後の２バイトである。
容易にわかるように、スムーザが第２の拡張状態では
なく第１の拡張状態にあったとすれば、制御ユニット13
4内のロジックはノーマル状態に戻りストリップトフレ
ームの末尾の１バイトのみを削除するように設計されて
いる。さらに、この前にスムーザが第２の拡張状態にあ
りJKバイトのみからなるデータパケットが到着した場合
には、スムーザは第１の拡張状態に戻りJKのみが削除さ
れる。この後者の状況は、SEL2が活性でありTFLAGが不
活性であるときにI1およびALS1が生ずることにより判別
される。ＩおよびALSの代わりにI1およびALS1を参照す
ることにより、装置は、拡張が２から１に戻ったときに
第２の遅延レジスタ120内にJKバイトが存在している、
ということを確実にできる。したがって廃棄されるのは
JKバイトである。
なく第１の拡張状態にあったとすれば、制御ユニット13
4内のロジックはノーマル状態に戻りストリップトフレ
ームの末尾の１バイトのみを削除するように設計されて
いる。さらに、この前にスムーザが第２の拡張状態にあ
りJKバイトのみからなるデータパケットが到着した場合
には、スムーザは第１の拡張状態に戻りJKのみが削除さ
れる。この後者の状況は、SEL2が活性でありTFLAGが不
活性であるときにI1およびALS1が生ずることにより判別
される。ＩおよびALSの代わりにI1およびALS1を参照す
ることにより、装置は、拡張が２から１に戻ったときに
第２の遅延レジスタ120内にJKバイトが存在している、
ということを確実にできる。したがって廃棄されるのは
JKバイトである。
第７図を参照して、第６図のスムーザの制御ユニット
134の設計について説明する。制御ユニット134内の組合
せ論理により発生される中間信号には、それらの目的を
示す参照符号が付されている。これらの名称、たとえば
「ESEL2a」は、接頭辞としてＥ、ＮまたはＣを、続いて
「SEL」という文字を、さらにその後に０、１または２
を含む。数字は、特定の信号が活性であるときにシステ
ムが移行するであろう拡張レベルを表わし、接頭辞Ｃま
たはＥは、スムーザがそれぞれ縮小または拡張して数字
により示された状態に到達しなければならないことを示
す。Ｎという接頭辞は、現在の拡張レベルに変更が必要
でないことを示す。中間信号のいくつかはまた、a,b,c
またはｄという接尾辞を有している。これらの接尾辞は
単に、こうした接尾辞なしであれば互いに同じ名称とな
ってしまう信号同士を区別するためのものである。
134の設計について説明する。制御ユニット134内の組合
せ論理により発生される中間信号には、それらの目的を
示す参照符号が付されている。これらの名称、たとえば
「ESEL2a」は、接頭辞としてＥ、ＮまたはＣを、続いて
「SEL」という文字を、さらにその後に０、１または２
を含む。数字は、特定の信号が活性であるときにシステ
ムが移行するであろう拡張レベルを表わし、接頭辞Ｃま
たはＥは、スムーザがそれぞれ縮小または拡張して数字
により示された状態に到達しなければならないことを示
す。Ｎという接頭辞は、現在の拡張レベルに変更が必要
でないことを示す。中間信号のいくつかはまた、a,b,c
またはｄという接尾辞を有している。これらの接尾辞は
単に、こうした接尾辞なしであれば互いに同じ名称とな
ってしまう信号同士を区別するためのものである。
一般的な構成において、ORゲート204、206および208
はそれぞれ、スムーザの拡張のレベルを示すSEL2、SEL1
およびSEL0信号を発生する。ORゲート206は入力としてC
SEL1、ESEL1および以下に述べるNSEL1を事実上保護した
ものである信号を有する。かくしてORゲート206は、ス
ムーザが状態０（ESEL1が活性）または状態２（CSEL1が
活性）のいずれかから第１の拡張状態に移行するときに
活性のSEL1信号を発生する。SEL1はまた、NSEL1の保護
されたものが活性であれば活性となる。
はそれぞれ、スムーザの拡張のレベルを示すSEL2、SEL1
およびSEL0信号を発生する。ORゲート206は入力としてC
SEL1、ESEL1および以下に述べるNSEL1を事実上保護した
ものである信号を有する。かくしてORゲート206は、ス
ムーザが状態０（ESEL1が活性）または状態２（CSEL1が
活性）のいずれかから第１の拡張状態に移行するときに
活性のSEL1信号を発生する。SEL1はまた、NSEL1の保護
されたものが活性であれば活性となる。
同様に、ORゲート208は、スムーザが第２の拡張状態
または第１の拡張状態からノーマル状態（CSEL0が活
性）に縮小するとき、またはNSEL0の保護されたものが
活性のときにSEL0出力を活性化する。ORゲート204は、
スムーザが第１の拡張状態またはノーマル状態から第２
の拡張状態（ESEL2が活性）に拡張するとき、またはNSE
L2の保護されたものが活性のときにSEL2を活性化する。
または第１の拡張状態からノーマル状態（CSEL0が活
性）に縮小するとき、またはNSEL0の保護されたものが
活性のときにSEL0出力を活性化する。ORゲート204は、
スムーザが第１の拡張状態またはノーマル状態から第２
の拡張状態（ESEL2が活性）に拡張するとき、またはNSE
L2の保護されたものが活性のときにSEL2を活性化する。
既に述べたように、制御ユニット134はそのとき存在
するシステム状態の組合せの結果としてSEL0、SEL1およ
びSEL2を発生する。システム状態の単純な組合せの結果
としてSEL信号を発生することにより、システムのレイ
テンシが減少するので有利である。制御ユニット134の
組合せ部への入力はさらに、それぞれレジスタ170、172
および174（第７図）にラッチされた、SEL0、SEL1およ
びSEL2のその前の状態を含んでいる。これらはそれぞれ
信号NSEL0、NSEL1およびNSEL2として組合せ回路に対す
る入力として与えられる。仮にこれら信号がORゲート20
4、206および208への直接の入力を形成する場合には、
スムーザが状態を変えている任意の所与のサイクルの
間、すなわちバイトクロックの２つの立上がりエッジｉ
およびｉ＋１の間、ORゲート204、206および208はスム
ーザの行先の状態のためのSEL信号と、その前の状態に
対応するSEL信号とを活性化するであろう。こうなるの
は、NSEL信号が、次のクロックサイクルの立上がりエッ
ジ（すなわち立上がりエッジｉ＋１）まで変化しないた
めである。これでは、一時にはSEL信号の１つだけしか
活性とならないので受け入れ難い。
するシステム状態の組合せの結果としてSEL0、SEL1およ
びSEL2を発生する。システム状態の単純な組合せの結果
としてSEL信号を発生することにより、システムのレイ
テンシが減少するので有利である。制御ユニット134の
組合せ部への入力はさらに、それぞれレジスタ170、172
および174（第７図）にラッチされた、SEL0、SEL1およ
びSEL2のその前の状態を含んでいる。これらはそれぞれ
信号NSEL0、NSEL1およびNSEL2として組合せ回路に対す
る入力として与えられる。仮にこれら信号がORゲート20
4、206および208への直接の入力を形成する場合には、
スムーザが状態を変えている任意の所与のサイクルの
間、すなわちバイトクロックの２つの立上がりエッジｉ
およびｉ＋１の間、ORゲート204、206および208はスム
ーザの行先の状態のためのSEL信号と、その前の状態に
対応するSEL信号とを活性化するであろう。こうなるの
は、NSEL信号が、次のクロックサイクルの立上がりエッ
ジ（すなわち立上がりエッジｉ＋１）まで変化しないた
めである。これでは、一時にはSEL信号の１つだけしか
活性とならないので受け入れ難い。
これが発生することを防ぐために、本願発明によれ
ば、ANDゲート198、200および202を設け、スムーザが他
の状態に移行するときには、ラッチされた信号NSEL2、N
SEL1およびNSEL0からそれぞれのORゲート204、206およ
び208を保護するようにしている。したがって、ORゲー
ト204に与えられるNSEL2の保護されたものは、NSEL2、/
CSEL0c（本明細書では、アクティブローの信号であるこ
とを、その信号の前に「／」を付すことにより示す。）
および/CSEL1の論理積である（なお、/CSEL0cに代えて/
CSEL0を使用することができる。）。同様に、NSEL1の保
護されたものは、NSEL1、/ESEL2および/CSEL0の論理積
として計算される。NSEL0の保護されたものは、NSEL0お
よび/ESEL1の論理積として計算される。ANDゲート198、
200および202の各々につき既に述べたもの以外の中間ス
ムーザ信号は、SEL出力が排他的であることを保証する
上では必要ではない。なぜならばこれらの中間信号によ
って表わされる指定状態には、各ANDゲートにそれぞれ
与えられるNSEL信号で表わされる状態から１バイトクロ
ックサイクルでは到達できないからである。たとえば、
第７図に示される実施例では、スムーザがノーマル状態
から第２の拡張状態に直接移行するような遷移は定義さ
れていないから、NSEL0が/ESEL2とANDされる必要はな
い。スムーザは第１の拡張状態を通じてのみノーマル状
態から第２の拡張状態に移行することができる。そして
NSEL0はスムーザが第１の拡張状態にあるときにはオフ
である。しかし/ESEL2は、SEL1の発生の際にNSEL1とAND
される。
ば、ANDゲート198、200および202を設け、スムーザが他
の状態に移行するときには、ラッチされた信号NSEL2、N
SEL1およびNSEL0からそれぞれのORゲート204、206およ
び208を保護するようにしている。したがって、ORゲー
ト204に与えられるNSEL2の保護されたものは、NSEL2、/
CSEL0c（本明細書では、アクティブローの信号であるこ
とを、その信号の前に「／」を付すことにより示す。）
および/CSEL1の論理積である（なお、/CSEL0cに代えて/
CSEL0を使用することができる。）。同様に、NSEL1の保
護されたものは、NSEL1、/ESEL2および/CSEL0の論理積
として計算される。NSEL0の保護されたものは、NSEL0お
よび/ESEL1の論理積として計算される。ANDゲート198、
200および202の各々につき既に述べたもの以外の中間ス
ムーザ信号は、SEL出力が排他的であることを保証する
上では必要ではない。なぜならばこれらの中間信号によ
って表わされる指定状態には、各ANDゲートにそれぞれ
与えられるNSEL信号で表わされる状態から１バイトクロ
ックサイクルでは到達できないからである。たとえば、
第７図に示される実施例では、スムーザがノーマル状態
から第２の拡張状態に直接移行するような遷移は定義さ
れていないから、NSEL0が/ESEL2とANDされる必要はな
い。スムーザは第１の拡張状態を通じてのみノーマル状
態から第２の拡張状態に移行することができる。そして
NSEL0はスムーザが第１の拡張状態にあるときにはオフ
である。しかし/ESEL2は、SEL1の発生の際にNSEL1とAND
される。
ANDゲート176、178、180、182、184、186および188は
複数の中間信号を発生し、それらはその後ORゲート19
0、194および196により互いにORされ、第７図に示され
る論理の最後の２つのレベルで使用される中間信号のい
くつかを発生する。これらANDゲートの各々は、スムー
ザを縮小または拡張するよう指定された１つのシステム
条件を判別し、特定の条件が存在するときのみその出力
線を活性化する。たとえばANDゲート188は、スムーザが
第１の拡張状態（NSEL1が活性）であるときの（CNT＝７
であり到着バイトがＩと等しいことを判定することによ
り）少なくとも８アイドルのプリアンブルを判別する。
ANDゲート188はこのシステム条件が発生したときに、中
間信号CSEL0aを活性化する。なぜならばスムーザはこの
条件が発生したときにはノーマル状態（したがって
「０」）に縮小（したがって「Ｃ」）しなければならな
いからである。同様にANDゲート184は、Ｉ、ALS、NSEL1
および/TFLAGが同時に生ずると信号CSEL0dを活性化し、
縮小およびストリップトフレームの最後のバイトの削除
を行なわせる。ANDゲート180は、Ｉ、NSEL2、ALS1およ
び/TFLAGが同時に発生したことを判別して、スムーザを
第２の拡張状態からノーマル状態に縮小させストリップ
トフレームの最後の２バイトを削除させるためのCSEL0c
信号を発生する。信号CSEL0a、CSEL0dまたはCSEL0cのい
ずれかが活性であるときにはいつもスムーザはノーマル
状態に縮小しなければならないので、これら３つの信号
はORゲート194で組合わされ既に述べたCSEL0信号を発生
する。
複数の中間信号を発生し、それらはその後ORゲート19
0、194および196により互いにORされ、第７図に示され
る論理の最後の２つのレベルで使用される中間信号のい
くつかを発生する。これらANDゲートの各々は、スムー
ザを縮小または拡張するよう指定された１つのシステム
条件を判別し、特定の条件が存在するときのみその出力
線を活性化する。たとえばANDゲート188は、スムーザが
第１の拡張状態（NSEL1が活性）であるときの（CNT＝７
であり到着バイトがＩと等しいことを判定することによ
り）少なくとも８アイドルのプリアンブルを判別する。
ANDゲート188はこのシステム条件が発生したときに、中
間信号CSEL0aを活性化する。なぜならばスムーザはこの
条件が発生したときにはノーマル状態（したがって
「０」）に縮小（したがって「Ｃ」）しなければならな
いからである。同様にANDゲート184は、Ｉ、ALS、NSEL1
および/TFLAGが同時に生ずると信号CSEL0dを活性化し、
縮小およびストリップトフレームの最後のバイトの削除
を行なわせる。ANDゲート180は、Ｉ、NSEL2、ALS1およ
び/TFLAGが同時に発生したことを判別して、スムーザを
第２の拡張状態からノーマル状態に縮小させストリップ
トフレームの最後の２バイトを削除させるためのCSEL0c
信号を発生する。信号CSEL0a、CSEL0dまたはCSEL0cのい
ずれかが活性であるときにはいつもスムーザはノーマル
状態に縮小しなければならないので、これら３つの信号
はORゲート194で組合わされ既に述べたCSEL0信号を発生
する。
同様にして、ANDゲート186は、６アイドルバイトを超
えるプリアンブルが到着すると、スムーザを第２の拡張
状態から第１の拡張状態に縮小させるためのシステム条
件を判別する。ANDゲート186は、NSEL1が活性であると
きにＩおよびCNT＝６が同時に発生したときに、信号CSE
L1aを活性化することによりこれを達成する。ANDゲート
182は、既にJKバイトのみから成り立っているストリッ
プトフレームからJKバイトを削除するために、第２の拡
張状態から第１の拡張状態に縮小するための条件を判別
する。ANDゲート182はゆえに、I1、ALS1、NSEL2および/
TFLAGが同時に発生すると、信号CSEL1bを活性化する。
信号CSEL1aおよびCSEL1bはORゲート196においてORさ
れ、CSEL1信号を発生する。
えるプリアンブルが到着すると、スムーザを第２の拡張
状態から第１の拡張状態に縮小させるためのシステム条
件を判別する。ANDゲート186は、NSEL1が活性であると
きにＩおよびCNT＝６が同時に発生したときに、信号CSE
L1aを活性化することによりこれを達成する。ANDゲート
182は、既にJKバイトのみから成り立っているストリッ
プトフレームからJKバイトを削除するために、第２の拡
張状態から第１の拡張状態に縮小するための条件を判別
する。ANDゲート182はゆえに、I1、ALS1、NSEL2および/
TFLAGが同時に発生すると、信号CSEL1bを活性化する。
信号CSEL1aおよびCSEL1bはORゲート196においてORさ
れ、CSEL1信号を発生する。
スムーザが第１の拡張状態に拡張するシステム条件は
１つしかなく、それはすなわちプリアンブル内のアイド
ルバイトの数が７に達する前にJKが到着することであ
る。ゆえにANDゲート192はESEL1信号をJK、CNT＜６およ
びNSEL0が同時に生じたことから直接に発生する。
１つしかなく、それはすなわちプリアンブル内のアイド
ルバイトの数が７に達する前にJKが到着することであ
る。ゆえにANDゲート192はESEL1信号をJK、CNT＜６およ
びNSEL0が同時に生じたことから直接に発生する。
最後に、スムーザが第２の拡張状態に拡張するシステ
ム条件は２つある。ANDゲート178は、スムーザが、プリ
アンブル内の第１のアイドルバイトの到着の前に第１の
拡張状態にあり、かつ６未満のアイドルバイトを持つプ
リアンブルが到着したことを判別する。ANDゲート178は
ゆえに、JK、CNT＜６およびNSEL1が同時に生じたときに
活性となるESEL2b信号を発生する。
ム条件は２つある。ANDゲート178は、スムーザが、プリ
アンブル内の第１のアイドルバイトの到着の前に第１の
拡張状態にあり、かつ６未満のアイドルバイトを持つプ
リアンブルが到着したことを判別する。ANDゲート178は
ゆえに、JK、CNT＜６およびNSEL1が同時に生じたときに
活性となるESEL2b信号を発生する。
ANDゲート176は、プリアンブル内の最初のアイドルバ
イトの到着の前にスムーザがノーマル状態にあったとき
に、６未満のアイドルバイトを持つプリアンブルが到着
したことを判別する。既に説明したように、最初にスム
ーザがノーマル状態にあり、６未満のアイドルバイトを
持つプリアンブルが到着したときには、スムーザは最初
に、JKが到着したときにカウントが７未満であることを
（ANDゲート192により）認識し、その後第１の拡張状態
に移行してアイドルの１バイトを挿入する。次のバイト
クロックサイクルにおいてのみ、スムーザはプリアンブ
ルが６未満のアイドルバイトを持つことを認識し、その
場合にはスムーザは第１の拡張状態から第２の拡張状態
に拡張し第２のアイドルを挿入する。ANDゲート176は、
JK1、CNT＝６およびNSEL1が同時に生じたときにESEL2a
信号を活性化することにより、この第２の拡張に導くシ
ステム条件を認識するコンポーネントである。信号ESEL
2bおよびESEL2aはORゲート190によりORされ、ESEL2信号
を発生する。
イトの到着の前にスムーザがノーマル状態にあったとき
に、６未満のアイドルバイトを持つプリアンブルが到着
したことを判別する。既に説明したように、最初にスム
ーザがノーマル状態にあり、６未満のアイドルバイトを
持つプリアンブルが到着したときには、スムーザは最初
に、JKが到着したときにカウントが７未満であることを
（ANDゲート192により）認識し、その後第１の拡張状態
に移行してアイドルの１バイトを挿入する。次のバイト
クロックサイクルにおいてのみ、スムーザはプリアンブ
ルが６未満のアイドルバイトを持つことを認識し、その
場合にはスムーザは第１の拡張状態から第２の拡張状態
に拡張し第２のアイドルを挿入する。ANDゲート176は、
JK1、CNT＝６およびNSEL1が同時に生じたときにESEL2a
信号を活性化することにより、この第２の拡張に導くシ
ステム条件を認識するコンポーネントである。信号ESEL
2bおよびESEL2aはORゲート190によりORされ、ESEL2信号
を発生する。
第７図に示される回路はノーマル状態から第２の拡張
状態に拡張する間に２ステップを用いて２バイトのアイ
ドルを挿入しているが、単一のクロックサイクルでこの
ようなことを行なう回路が得られることも理解されるで
あろう。
状態に拡張する間に２ステップを用いて２バイトのアイ
ドルを挿入しているが、単一のクロックサイクルでこの
ようなことを行なう回路が得られることも理解されるで
あろう。
今まで述べてきた装置は、たとえば約７バイトのアイ
ドルというサイズの、「最小」パケット間ギャップを維
持するためのものであった。しかし本発明は、「最大」
パケット間ギャップサイズを維持するためにも使用する
ことができる。本発明のそのような利用は、音声または
映像を表わすデータを送信することに関するネットワー
クにおいて有用である。このようなタイプの送信では、
通常、固定「フレーム」サイズが用いられるが、これは
この場合プリアンブルの最初から、直後のデータパケッ
トの末尾までのバイト数を意味する。
ドルというサイズの、「最小」パケット間ギャップを維
持するためのものであった。しかし本発明は、「最大」
パケット間ギャップサイズを維持するためにも使用する
ことができる。本発明のそのような利用は、音声または
映像を表わすデータを送信することに関するネットワー
クにおいて有用である。このようなタイプの送信では、
通常、固定「フレーム」サイズが用いられるが、これは
この場合プリアンブルの最初から、直後のデータパケッ
トの末尾までのバイト数を意味する。
低域通過機能を行なうための、簡単なスムーザのため
の制御回路は、プリアンブル内のバイト数をしきい値I
max未満に保つためのものであるが、第12図に示される
状態図により構成されるであろう。第12図には２つの状
態、すなわちノーマル状態（Ｎ）および縮小状態（Ｃ）
の２つの状態が示されている。スムーザのデータ経路遅
延部は、バイトが出力バスに与えられる前に、１つの遅
延レジスタを通常は追加するように、そして制御部が縮
小状態にあるときのみデータ経路遅延部が入来バイトス
トリームを直接に出力バスに渡すように、設計されてい
る。
の制御回路は、プリアンブル内のバイト数をしきい値I
max未満に保つためのものであるが、第12図に示される
状態図により構成されるであろう。第12図には２つの状
態、すなわちノーマル状態（Ｎ）および縮小状態（Ｃ）
の２つの状態が示されている。スムーザのデータ経路遅
延部は、バイトが出力バスに与えられる前に、１つの遅
延レジスタを通常は追加するように、そして制御部が縮
小状態にあるときのみデータ経路遅延部が入来バイトス
トリームを直接に出力バスに渡すように、設計されてい
る。
低域通過スムーザは初期化またはリセットされてノー
マル状態となり、ノーマル状態では入来アイドルのバイ
ト数を繰返しカウントする。第12図における命名法は、
カウンタが０からImaxまでカウントして停止するアップ
カウンタであることを想定している。装置は、カウンタ
出力CNTがImax′に達するまでノーマル状態に留まり、
なおかつ入来バイトが依然としてアイドルである場合に
はスムーザは縮小状態に移行する。既に述べた高域通過
スムーザと同様、スムーザがその前の拡張レベルに縮小
するときには遅延レジスタ内のバイトは廃棄され実際上
削除される。スムーザが縮小状態にあるときに短いプリ
アンブルが到着した場合、すなわちCNTがImaxに達する
前にJKが到着した場合には、スムーザはノーマル状態に
移行し既に述べた高域通過スムーザと同じようにアイド
ルバイトを挿入する。
マル状態となり、ノーマル状態では入来アイドルのバイ
ト数を繰返しカウントする。第12図における命名法は、
カウンタが０からImaxまでカウントして停止するアップ
カウンタであることを想定している。装置は、カウンタ
出力CNTがImax′に達するまでノーマル状態に留まり、
なおかつ入来バイトが依然としてアイドルである場合に
はスムーザは縮小状態に移行する。既に述べた高域通過
スムーザと同様、スムーザがその前の拡張レベルに縮小
するときには遅延レジスタ内のバイトは廃棄され実際上
削除される。スムーザが縮小状態にあるときに短いプリ
アンブルが到着した場合、すなわちCNTがImaxに達する
前にJKが到着した場合には、スムーザはノーマル状態に
移行し既に述べた高域通過スムーザと同じようにアイド
ルバイトを挿入する。
高域通過スムーザと同様、パケット間ギャップを所望
の最大値より下に維持する信頼性を高めるために、低域
通過スムーザも同一のまたは異なるしきい値を持つもの
と縦続接続することができる。さらに、パケット間ギャ
ップサイズを所望の中央サイズに維持するために、高域
通過および低域通過スムーザを互いに縦続接続させるこ
ともできる。第13図に示す構造では、しきい値Imin＝７
を持つ高域通過スムーザの後にしきい値Imax＝９を有す
る低域通過スムーザを持っている。この構成は、パケッ
ト間ギャップ内のアイドル数を８バイト±１バイトの範
囲に維持しようとするものである。第14図は、パケット
到着のジッタを８バイトのパケット間アイドルに、より
厳密に規制しようとする構造を示す。この構造は、弾性
バッファの後に、しきい値Imin1＝７を有する高域通過
スムーザと、しきい値Imax1＝９を有する低域通過スム
ーザと、しきい値Imin2＝８を有する第２の高域通過ス
ムーザと、しきい値Imax2＝８を有する第２の低域通過
スムーザとを含む。
の最大値より下に維持する信頼性を高めるために、低域
通過スムーザも同一のまたは異なるしきい値を持つもの
と縦続接続することができる。さらに、パケット間ギャ
ップサイズを所望の中央サイズに維持するために、高域
通過および低域通過スムーザを互いに縦続接続させるこ
ともできる。第13図に示す構造では、しきい値Imin＝７
を持つ高域通過スムーザの後にしきい値Imax＝９を有す
る低域通過スムーザを持っている。この構成は、パケッ
ト間ギャップ内のアイドル数を８バイト±１バイトの範
囲に維持しようとするものである。第14図は、パケット
到着のジッタを８バイトのパケット間アイドルに、より
厳密に規制しようとする構造を示す。この構造は、弾性
バッファの後に、しきい値Imin1＝７を有する高域通過
スムーザと、しきい値Imax1＝９を有する低域通過スム
ーザと、しきい値Imin2＝８を有する第２の高域通過ス
ムーザと、しきい値Imax2＝８を有する第２の低域通過
スムーザとを含む。
既に述べたように高域通過スムーザのみからなる場合
と同様、縦続接続された低域通過スムーザと、高域通過
および低域通過型のスムーザの双方を縦続接続したもの
とを組合せて、単一の機能ユニットとして動作させるこ
ともできる。この場合にはスムーザは１つのノーマル状
態と、１または２以上の拡張状態と、１または２以上の
縮小状態とを持つと考えることができる。または、より
一般的な見方からすると、スムーザは複数個の状態S1，
…，SEMAX，を持ち、各Siは状態Si-1よりも大きな拡張
状態を示す。スムーザが高域通過であるか低域通過であ
るか組合せであるかは、発信ステーションでのIPGサイ
ズの上にいくつのしきい値が設けられるか、および発信
ステーションのIPGサイズの下にいくつのしきい値が設
けられるかによる。この場合には中央の状態がノーマル
状態であり、ノーマル状態より高い拡張度を持つ状態の
各々が拡張状態であり、ノーマル状態より低い拡張度を
有する状態の各々が縮小状態であると考えられる。かく
して仮にノーマル状態SNがS1であれば、スムーザは高域
通過スムーザであって拡張状態しか待たない。ノーマル
状態SNがSEMAXであれば、スムーザは完全な低域通過ス
ムーザであって、すべての状態は縮小状態である。最後
に、もし１＜Ｎ＜EMAXであれば、スムーザは拡張状態と
縮小状態との双方を持つ高域通過および低減通過のスム
ーザの組合せである。
と同様、縦続接続された低域通過スムーザと、高域通過
および低域通過型のスムーザの双方を縦続接続したもの
とを組合せて、単一の機能ユニットとして動作させるこ
ともできる。この場合にはスムーザは１つのノーマル状
態と、１または２以上の拡張状態と、１または２以上の
縮小状態とを持つと考えることができる。または、より
一般的な見方からすると、スムーザは複数個の状態S1，
…，SEMAX，を持ち、各Siは状態Si-1よりも大きな拡張
状態を示す。スムーザが高域通過であるか低域通過であ
るか組合せであるかは、発信ステーションでのIPGサイ
ズの上にいくつのしきい値が設けられるか、および発信
ステーションのIPGサイズの下にいくつのしきい値が設
けられるかによる。この場合には中央の状態がノーマル
状態であり、ノーマル状態より高い拡張度を持つ状態の
各々が拡張状態であり、ノーマル状態より低い拡張度を
有する状態の各々が縮小状態であると考えられる。かく
して仮にノーマル状態SNがS1であれば、スムーザは高域
通過スムーザであって拡張状態しか待たない。ノーマル
状態SNがSEMAXであれば、スムーザは完全な低域通過ス
ムーザであって、すべての状態は縮小状態である。最後
に、もし１＜Ｎ＜EMAXであれば、スムーザは拡張状態と
縮小状態との双方を持つ高域通過および低減通過のスム
ーザの組合せである。
さらに、異なる状態が異なるしきい値を持ち得ること
を想起すれば、本願発明によるスムーザを記述する他の
方法は、スムーザが第１のしきい値でのn1個の拡張状態
と、第２のしきい値でのn2個の拡張状態と、第３のしき
い値でのn3個の縮小状態と、第４のしきい値でのn4個の
縮小状態と、などを持つということもできる。スムーザ
が１つのしきい値でのいくつかの拡張または縮小状態を
有している場合、現在のしきい値に対してどの拡張また
は縮小状態が効力を持っているのかを把握しておくため
に、ステートマシンの代わりにカウンタを用いて本願発
明を実現してもよいということがわかるであろう。
を想起すれば、本願発明によるスムーザを記述する他の
方法は、スムーザが第１のしきい値でのn1個の拡張状態
と、第２のしきい値でのn2個の拡張状態と、第３のしき
い値でのn3個の縮小状態と、第４のしきい値でのn4個の
縮小状態と、などを持つということもできる。スムーザ
が１つのしきい値でのいくつかの拡張または縮小状態を
有している場合、現在のしきい値に対してどの拡張また
は縮小状態が効力を持っているのかを把握しておくため
に、ステートマシンの代わりにカウンタを用いて本願発
明を実現してもよいということがわかるであろう。
既に述べたように、FDDI標準は、最大フレームサイズ
と、ステーションのクロック周波数が名目値から変位し
得る最大パーセントとを規定している。これらの量はFD
DI標準において、極端な場合でも弾性バッファが１フレ
ーム当り平均4.5ビットのアイドルを超えて削除（また
は追加）することがないように規定されている。スムー
ザのないネットワークでは、ステーションの配置とそれ
らのクロック周波数の相違によって、長期間にわたるネ
ットワーク全体でのギャップ長が常に１プリアンブル当
り（８バイト±4.5ビット）の範囲内に入ることを示す
ことができる。より一般的に述べれば、スムーザを持た
ないどのような所与のネットワークに対する上記平均ギ
ャップ長も常に最小および最大ワーストケース平均ギャ
ップ長の間（両端を含む）に入るであろう。最小ワース
トケース平均ギャップ長は、発信ステーションでのギャ
ップ長「マイナス」適切に動作する、最も極端な「削除
する」ステーションが削除するであろうバイト数の長期
平均であり、最大ワーストケース平均ギャップ長は、発
信ステーションでのギャップ長「プラス」最も極端な
「追加する」ステーションが追加するであろうバイト数
の長期平均である。
と、ステーションのクロック周波数が名目値から変位し
得る最大パーセントとを規定している。これらの量はFD
DI標準において、極端な場合でも弾性バッファが１フレ
ーム当り平均4.5ビットのアイドルを超えて削除（また
は追加）することがないように規定されている。スムー
ザのないネットワークでは、ステーションの配置とそれ
らのクロック周波数の相違によって、長期間にわたるネ
ットワーク全体でのギャップ長が常に１プリアンブル当
り（８バイト±4.5ビット）の範囲内に入ることを示す
ことができる。より一般的に述べれば、スムーザを持た
ないどのような所与のネットワークに対する上記平均ギ
ャップ長も常に最小および最大ワーストケース平均ギャ
ップ長の間（両端を含む）に入るであろう。最小ワース
トケース平均ギャップ長は、発信ステーションでのギャ
ップ長「マイナス」適切に動作する、最も極端な「削除
する」ステーションが削除するであろうバイト数の長期
平均であり、最大ワーストケース平均ギャップ長は、発
信ステーションでのギャップ長「プラス」最も極端な
「追加する」ステーションが追加するであろうバイト数
の長期平均である。
ネットワーク内に、最小ワーストケース平均ギャップ
長よりも長い最小ギャップ長を保証したり、最大ワース
トケース平均ギャップ長より短い最大ギャップ長を保証
したりしようとするスムーザを組込むことは効率的でな
いということが見出された。もしそのようなネットワー
クを試みると、スムーザが拡張状態（最大ギャップ長を
保証するスムーザの場合には縮小状態）にあまりにも多
くの時間留まり、短いプリアンブルを十分長くする（長
いプリアンブルを十分短くする）ためには利用できない
ということが見出された。「最小」ギャップ長を保証す
るスムーザではゆえに、しきい値は「最小」ワーストケ
ース平均ギャップ長より「短い」かまたは等しい値に設
定されるべきである。同様に、「最大」ギャップ長を保
証するスムーザでは、しきい値は、「最大」ワーストケ
ース平均ギャップ長より「長い」かまたは等しい値に設
定されるべきである。
長よりも長い最小ギャップ長を保証したり、最大ワース
トケース平均ギャップ長より短い最大ギャップ長を保証
したりしようとするスムーザを組込むことは効率的でな
いということが見出された。もしそのようなネットワー
クを試みると、スムーザが拡張状態（最大ギャップ長を
保証するスムーザの場合には縮小状態）にあまりにも多
くの時間留まり、短いプリアンブルを十分長くする（長
いプリアンブルを十分短くする）ためには利用できない
ということが見出された。「最小」ギャップ長を保証す
るスムーザではゆえに、しきい値は「最小」ワーストケ
ース平均ギャップ長より「短い」かまたは等しい値に設
定されるべきである。同様に、「最大」ギャップ長を保
証するスムーザでは、しきい値は、「最大」ワーストケ
ース平均ギャップ長より「長い」かまたは等しい値に設
定されるべきである。
この発明をその特定の実施例に関連して説明してきた
が、この発明の範囲内で多くの修正が行なわれ得ること
が理解されるであろう。たとえば、この発明に従うスム
ーザの機能を、より複雑かもしれないがコンパクトな構
造とするために、弾性バッファと組合せてもよいであろ
う。これらおよび他の変形は特許請求の範囲内に含まれ
るものと考えられる。
が、この発明の範囲内で多くの修正が行なわれ得ること
が理解されるであろう。たとえば、この発明に従うスム
ーザの機能を、より複雑かもしれないがコンパクトな構
造とするために、弾性バッファと組合せてもよいであろ
う。これらおよび他の変形は特許請求の範囲内に含まれ
るものと考えられる。
第１図は本願発明を実装可能なトークンリングネットワ
ークの一部のブロック図である。 第２図はこの発明に係るスムーザのブロック図である。 第３図は第２図に示されるステートマシンによって行な
われる機能を示す状態図である。 第4a図および第4b図は第２図の回路の動作を表わすタイ
ミング図である。 第５図はこの発明に従いどのようにしてスムーザが縦続
接続されるかを示すブロック図である。 第６図はこの発明に係る他のスムーザのブロック図であ
る。 第７図は第６図に示される制御ユニットの略図である。 第８図〜第11図は第６図および第７図のスムーザの動作
を示すためのタイミング図である。 第12図はこの発明に係る他のスムーザの状態図である。 第13図および第14図はこの発明に従ってスムーザがどの
ように縦続接続されるかを示すブロック図である。 図において20はエンコーダ／デコーダ受信機、22はエン
コーダ／デコーダ送信機、24は媒体アクセスコントロー
ラ、36はレジスタ、38はマルチプレクサ、50はデコー
ダ、70はステートマシン、80は弾性バッファ、134は制
御ユニットを示す。
ークの一部のブロック図である。 第２図はこの発明に係るスムーザのブロック図である。 第３図は第２図に示されるステートマシンによって行な
われる機能を示す状態図である。 第4a図および第4b図は第２図の回路の動作を表わすタイ
ミング図である。 第５図はこの発明に従いどのようにしてスムーザが縦続
接続されるかを示すブロック図である。 第６図はこの発明に係る他のスムーザのブロック図であ
る。 第７図は第６図に示される制御ユニットの略図である。 第８図〜第11図は第６図および第７図のスムーザの動作
を示すためのタイミング図である。 第12図はこの発明に係る他のスムーザの状態図である。 第13図および第14図はこの発明に従ってスムーザがどの
ように縦続接続されるかを示すブロック図である。 図において20はエンコーダ／デコーダ受信機、22はエン
コーダ／デコーダ送信機、24は媒体アクセスコントロー
ラ、36はレジスタ、38はマルチプレクサ、50はデコー
ダ、70はステートマシン、80は弾性バッファ、134は制
御ユニットを示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 7/00 H04L 12/42 H04Q 11/04 304
Claims (34)
- 【請求項１】不活性および活性情報ユニットの到着スト
リームとともに用いられる平滑化装置であって、前記ス
トリームは前記不活性情報ストリームのストリングを含
み、前記ストリングの各々の前後には前記活性ユニット
が存在し、前記装置は、 前記装置を初期化するための初期化手段と、 前記不活性ユニットのストリングの第１の所与のものに
na個の不活性アイドルユニットを追加する追加手段とを
含み、前記ストリングのうちの前記第１の所与のものは
Ii個の不活性ユニットを含み、Iiは不活性ユニットの予
め定める最小しきい値Iminより少なく、naは１と（Imin
−I1）との閉区間内の値であり、 前記装置はさらに、 nd個の不活性ユニットを、不活性ユニットの前記ストリ
ングの第２の所与のものから削除するための削除手段を
含み、前記ストリングの前記第２の所与のものは、I2個
の不活性ユニットを有し、I2は前記最小しきい値Iminよ
り大きく、ndは１と（I2−Imin）との間の閉区間内の値
であり、 naは、前記na個の不活性ユニットが前記ストリングの前
記第１の所与のものに追加された後には、初期化以降
の、前記平滑化装置によって追加された不活性ユニット
の全個数、初期化以降の前記平滑化装置によって削除さ
れた不活性ユニットの全個数の正味が、所定の最大量E
maxを越えないようにさらに制限され、前記追加手段
は、もし１つでも不活性ユニットを前記ストリングの前
記第１の所与のものに追加すると、初期化以降の前記平
滑化装置によって追加された不活性ユニットの前記全個
数、初期化以降の前記平滑化装置によって削除された不
活性ユニットの前記全個数の正味が前記所定の最大値E
maxを越える結果になるなら、前記ストリングの前記第
１の所与のものについては作動せず、 ndは前記nd個の不活性ユニットが前記ストリングの前記
所与のものから削除された後には、初期化以降の前記平
滑化装置によって追加された不活性ユニットの前記全個
数、初期化以降の前記平滑化装置によって削除された不
活性ユニットの前記全個数の正味が所定の最小値Eminよ
り下にならないように制限され、前記削除手段は、１つ
でも不活性ユニットが前記ストリングの前記第２の所与
のものから削除されると、初期化以降の前記平滑化装置
によって追加された不活性ユニットの前記個数、初期化
以降の前記平滑化装置によって削除された不活性ユニッ
トの前記全個数の正味が前記所定の最小値Eminより下に
なるような結果になるなら前記ストリングの前記第２の
所与のものについては作動せず、 前記追加手段または前記削除手段の動作に先立って、初
期化以降の前記平滑化装置によって追加された不活性ユ
ニットの全個数、初期化以降の前記平滑化装置によって
削除された不活性ユニットの全個数の正味が第１の所定
の数に等しいとき、Iminは第１の所定の値Imin1と等し
いように予め定められ、 前記追加手段または前記削除手段の動作に先立って、初
期化以降の前記平滑化装置によって追加された不活性ユ
ニットの全個数、初期化以降の前記平滑化装置によって
削除された不活性ユニットの全個数の正味が前記第１の
所定の数より大きい第２の所定の数に等しいとき、Imin
は第２の所定の値Imin2に等しく、Imin2はImin1と異な
るように予め定められている、平滑化装置。 - 【請求項２】Emin＝０かつEmax＞０である、請求項１に
記載の装置。 - 【請求項３】Emin＜０かつEmax＝０である、請求項１に
記載の装置。 - 【請求項４】Emin＜０かつEmax＞０である、請求項１に
記載の装置。 - 【請求項５】前記第２の所定の数は前記第１の所定の数
より正確に１だけ大きく、前記Imin1は前記装置の最小
ワーストケース平均ギャップ長以下であり、Imin2＝I
min1−１である、請求項１に記載の装置。 - 【請求項６】前記追加手段は、 Ii＜Imin1のときのみ、前記不活性ユニットのストリン
グの前記第１の所与のものに一つの情報ユニットを追加
するための第１の手段と、 前記一つの情報ユニットを追加するための第１の手段の
動作の後、前記ストリングのうちの前記第１の所与のも
のがImin2より少ない不活性ユニットを持つときのみ、
前記不活性ユニットのストリングの前記第１の所与のも
のに一つの不活性ユニットを追加するための第２の手段
とを含み、前記一つの不活性ユニットを追加するための
第２の手段は、前記一つの不活性ユニットを追加するた
めの第１の手段と直列に動作し、 前記削除手段は、 I1＞Imin1のときのみ、前記不活性ユニットのストリン
グの前記第２の所与のものから一つの不活性ユニットを
削除するための第１の手段と、 前記一つの不活性ユニットを削除するための第１の手段
の動作の後、前記ストリングの前記第２の所与のものが
Imin2個を越える不活性ユニットを有しているときの
み、前記不活性ユニットの前記ストリングから一つの不
活性ユニットを削除するための第２の手段とを含み、前
記一つの不活性ユニットを削除するための第２の手段
は、前記一つの不活性ユニットを削除するための第１の
手段と直列に動作する、請求項１に記載の装置。 - 【請求項７】不活性および活性情報ユニットの到着スト
リームとともに用いられる平滑化装置であって、前記ス
トリームは前記不活性情報ストリームのストリングを含
み、前記ストリングの各々の前後には前記活性ユニット
が存在し、前記装置は、 前記装置を初期化するための初期化手段と、 前記不活性ユニットのストリングの第１の所与のものに
na個の不活性アイドルユニットを追加する追加手段とを
含み、前記ストリングのうちの前記第１の所与のものは
Ii個の不活性ユニットを含み、Iiは不活性ユニットの予
め定める最小しきい値Iminより少なく、naは１と（Imin
−I1）との閉区間内の値であり、 前記装置はさらに、 nd個の不活性ユニットを、不活性ユニットの前記ストリ
ングの第２の所与のものから削除するための削除手段を
含み、前記ストリングの前記第２の所与のものは、I2個
の不活性ユニットを有し、I2は前記最小しきい値Iminよ
り大きく、ndは１と（I2−Imin）との間の閉区間内の値
であり、 naは、前記na個の不活性ユニットが前記ストリングの前
記第１の所与のものに追加された後には、初期化以降
の、前記平滑化装置によって追加された不活性ユニット
の全個数、初期化以降の前記平滑化装置によって削除さ
れた不活性ユニットの全個数の正味が、所定の最大量E
maxを越えないようにさらに制限され、前記追加手段
は、もし１つでも不活性ユニットを前記ストリングの前
記第１の所与のものに追加すると、初期化以降の前記平
滑化装置によって追加された不活性ユニットの前記全個
数、初期化以降の前記平滑化装置によって削除された不
活性ユニットの前記全個数の正味が前記所定の最大値E
maxを越える結果になるなら、前記ストリングの前記第
１の所与のものについては作動せず、 ndは前記nd個の不活性ユニットが前記ストリングの前記
所与のものから削除された後には、初期化以降の前記平
滑化装置によって追加された不活性ユニットの前記全個
数、初期化以降の前記平滑化装置によって削除された不
活性ユニットの前記全個数の正味が所定の最小値Eminよ
り下にならないように制限され、前記削除手段は、１つ
でも不活性ユニットが前記ストリングの前記第２の所与
のものから削除されると、初期化以降の前記平滑化装置
によって追加された不活性ユニットの前記個数、初期化
以降の前記平滑化装置によって削除された不活性ユニッ
トの前記全個数の正味が前記所定の最小値Eminより下に
なるような結果になるなら前記ストリングの前記第２の
所与のものについては作動せず、 さらに、予め定められたシステム条件が生じると、少な
くとも一つの活性情報ユニットを削除するための追加の
削除手段を含む、平滑化装置。 - 【請求項８】前記不活性および活性情報ユニットの各々
は、10ビットバイトを含む、請求項１に記載の装置。 - 【請求項９】クロック周期を持つクロックとともに用い
られる、請求項１に記載の装置であって、 前記追加手段は、 前記不活性および活性情報ユニットのストリームを、選
択可能な整数個の前記クロック周期だけ遅延させるため
のデータ経路遅延手段を含み、前記選択可能な整数は、
０と（Emax−Emin）との間の閉区間の間の任意の整数に
選択可能であり、 前記装置はさらに、 前記選択可能な整数を前記データ経路遅延手段に与える
ための制御手段を含み、前記制御手段は、前記不活性ユ
ニットのストリングの前記第１の所与のものが前記デー
タ経路遅延手段を通過しているときに活性化され、１ク
ロック周期の間に追加の不活性ユニットが出力されるよ
うにし、かつそれに対応して前記選択可能な整数を後続
のクロック周期のために増分するための手段を含み、 前記削除手段は、前記データ経路遅延手段および前記制
御手段を含み、前記制御手段はさらに、前記不活性ユニ
ットのストリングの前記第２の所与のものが前記データ
経路遅延手段を通過しているときに前記選択可能な整数
を減分するための手段を含む、請求項１に記載の装置。 - 【請求項１０】クロック周期を有するクロックおよび１
クロック周期毎に１ユニットずつ到着する情報ユニット
のストリームとともに用いられる平滑化装置であって、
前記ストリームは、各々の前後に活性ユニットが存在す
る不活性ユニットのストリングを含み、前記装置は、ノ
ーマル状態E0およびEMAX個の拡張状態Ei、ｉ＝1,...,EM
AX、を有し、各前記拡張状態Eiは、状態Ei-1よりも大き
な拡張度の状態を表し、前記ストリングの任意の一つが
到着する前の現在の状態は、ｃ番目の状態Ecによって表
され、前記装置は、 前記現在の状態Ecを前記ノーマル状態E0に初期化するた
めの初期化手段と、 前記現在の状態Ecが、状態EEMAXよりは拡張されていな
いときのみ、以前にはIshort個の不活性ユニットを有し
ていた不活性ユニットの前記ストリングの一つにna個の
不活性ユニットを追加するための、ここでIshortは、不
活性ユニットの第１のしきい値Ith1よりも小さく、かつ
１≦na≦（EMAX−ｃ）であり、さらにこれに対応して前
記現在の状態Ecから状態Ｅｃ＋na′に移行するための、
第１の追加／削除手段を含み、前記第１の追加／削除手
段はまた、前記現在の状態Ecが前記ノーマル状態E0より
も拡張されたときのみ、以前にはIlong個の不活性ユニ
ットを有していた第２の前記不活性ユニットのストリン
グからnd個の不活性ユニットを削除し、かつこれに対応
して前記現在の状態Ecを状態Ec-ndに移すためのもので
あり、ここでIlongは前記不活性ユニットの前記しきい
値Ith1よりも大きく、かつ１≦nd≦ｃである、平滑化装
置。 - 【請求項１１】naは、（Ith1−Ishort）以下であり、nd
は（Ilong−Ith1）以下である、請求項10に記載の装
置。 - 【請求項１２】naは、（EMAX−ｃ）と（Ith1−Ishort）
とのうち小さい方の数と等しく、ndはｃと（Ilong−I
th1）とのうち小さい方の数と等しい、請求項10に記載
の装置。 - 【請求項１３】前記平滑化装置はさらに、追加のノーマ
ル状態E0と、EMAX′個の追加の拡張状態Ｅｉ′、ただし
ｉ′＝1,...,EMAX′、とを有し、各拡張状態Ｅｉ′は状
態Ｅｉ−１′よりも大きく拡張された状態を表し、前記
ストリングのいずれかが到着する前の現在の追加の状態
は、ｃ′番目の追加の状態（Ｅｃ′）′によって表さ
れ、 前記初期化手段はさらに、前記追加の現在の状態（Ｅ
ｃ′）′を前記追加のノーマル状態Ｅ０′に初期化する
ための手段を含み、 前記装置はさらに、 少なくとも機能的に前記第１の追加／削除手段の下流に
おいて動作する第２の追加／削除手段を含み、 前記第２の追加／削除手段は、前記追加の現在の状態
（Ｅｃ′）′が状態（ＥEMAX′）′よりも拡張されてい
ないときのみ、前記不活性ユニットのストリングの第３
のものに、ｎａ′個の不活性ユニットを追加し、これに
対応して追加の現在の状態（Ｅｃ′）′をｎａ′だけよ
り拡張した状態に移行させるためのものであり、前記ス
トリングの前記第３のものは、前記第１の追加／削除手
段の動作の後に、不活性ユニットの第２のしきい値Ith2
より小さい数の不活性ユニットを持つものであり、かつ
１≦ｎａ′≦（EMAX′−ｃ′）であり、かつ前記第２の
追加／削除手段は、前記追加の現在の状態（Ｅｃ′）′
が前記追加のノーマル状態Ｅ０′よりも拡張されている
ときのみ、前記不活性ユニットのストリングの第４のも
のからｎｄ′個の不活性ユニットを削除するためのもの
であり、前記不活性ユニットのストリングの第４のもの
は、前記第１の追加／削除手段の動作の後に、不活性ユ
ニットのしきい値Ith2よりも大きな数の不活性ユニット
を有するものであり、かつ１≦ｎｄ′≦Ｃ′であり、前
記第２の追加／削除手段はさらに、これに対応して前記
追加の現在の状態（Ｅｃ′）′をｎｄ′の状態だけより
拡張度の低い状態に移行させる、請求項12に記載の装
置。 - 【請求項１４】前記第２のしきい値Ith2が、前記第１の
しきい値Ith1よりも正確に１だけ小さい、請求項13に記
載の装置。 - 【請求項１５】クロック周期を有するクロックと、１ク
ロック毎に１ユニットずつ到着する情報ユニットのスト
リームと共に用いられる平滑化装置であって、前記スト
リームは、各々の前後に活性情報ユニットが存在する複
数個の不活性情報ユニットのストリングを含み、前記装
置はノーマル状態Ｎおよび第１の拡張状態E1を有し、前
記装置は、 前記情報ユニットのストリームを搬送する入力バスと、 出力バスと、 前記入力バスから前記出力バスに情報ユニットを転送す
るための転送手段とを含み、 前記転送手段は、 前記不活性情報ユニットのストリングのうち、第１のし
きい値Ith1よりも少ない数の前記不活性情報ユニットし
か持たないものの各々の転送の間には、前記装置が前記
ノーマル状態Ｎにある時のみ、第１の前記クロック周期
の間に前記出力バスに追加の不活性情報ユニットを供給
し、続いて到着する情報ユニットの転送を、前記クロッ
ク周期の一つ分だけ遅延させ、前記装置を前記第１の拡
張状態E1に移行させるための、および Ith1個よりも多い前記不活性情報ユニットを有する前記
不活性ユニットのストリングの各々の転送の間には、前
記装置が前記第１の拡張状態E1にあるときのみ、前記不
活性情報ユニットの一つの転送を、次に、および続いて
到着する情報ユニットの転送を前記クロック周期の一つ
分だけ早めることにより妨害し、かつ前記装置を前記ノ
ーマル状態Ｎに移行させるための、 制御手段を含む、平滑化装置。 - 【請求項１６】前記装置はさらに第２の拡張状態E2を有
し、 前記制御手段はさらに、 前記不活性情報ユニットストリングのうち、第２のしき
い値Ith2よりも少ない数の前記不活性情報ユニットしか
持たないものの各々の転送の間には、前記装置が前記第
１の拡張状態E1にある時のみ、第２の前記クロック周期
の間に前記出力バスに追加の不活性情報ユニットを供給
し、続いて到着する情報ユニットの転送を、さらに前記
クロック周期の１つ分だけ遅延させ、前記装置を前記第
２の拡張状態E2に移行させるための、および Ith2個よりも多い前記不活性情報ユニットを持つ不活性
情報ユニットの前記ストリングの各々の転送の間には、
前記装置が前記第２の拡張状態E2にあるときのみ、次
の、および続いて到着する情報ユニットの転送を前記ク
ロック周期の１つ分だけ遅延させることにより、前記不
活性情報ユニットのうちの１つの転送を妨害し、前記装
置を前記第１の拡張状態E1に移行させるためのものであ
る、請求項15に記載の平滑化装置。 - 【請求項１７】Ith1＝７およびIth2＝６である、請求項
16に記載の装置。 - 【請求項１８】出力バスと、クロック周期を有するクロ
ックと、１クロック周期ごとに１ユニットで到着する情
報ユニットのストリームを搬送する入力バスとともに使
用される平滑化装置であって、 前記ストリームは、各々の前後に活性情報ユニットが存
在する不活性情報ユニットのストリングを含み、前記装
置は、 （ａ） データ出力と、前記情報ユニットのストリーム
を受けるように結合されたデータ入力と、前記クロック
を受けるように結合されたクロック入力とを有する遅延
レジスタと、 （ｂ） データ出力と、前記遅延レジスタの前記データ
出力に結合された第１のデータ入力と、前記遅延レジス
タの前記データ入力に結合された第２のデータ入力と、
不活性情報ユニットを表す論理レベルに結線された第３
のデータ入力と、制御ポートとを有するマルチプレクサ
と、 前記マルチプレクサは、前記マルチプレクサの前記デー
タ出力に、前記制御ポート上のSEL_E信号に応答して前
記第１のデータ入力上のデータを、前記制御ポート上の
SEL_N信号に応答して前記第２のデータ入力上のデータ
を、前記制御ポート上のSEL_I信号に応答して前記第３
のデータ入力上のデータを、選択出力し、 （ｃ） 前記マルチプレクサの前記制御ポートに結合さ
れた出力を持つ制御回路とを含み、 （ｉ） 前記制御回路は、ノーマル状態と拡張状態とを
持つステートマシンを含み、前記ステートマシンは、前
記ノーマル状態にあると、予め定められたしきい値Ith
よりも短い不活性情報ユニットのストリングの最後のユ
ニットが前記入力バス上にあるときのクロック周期に続
く第２のクロック周期の間、前記第２の拡張状態に移行
するようにされ、前記ステートマシンは、前記拡張状態
にあると、前記予め定められたしきい値Ithよりも長い
不活性情報ユニットの各ストリングのIth番目のユニッ
トが前記入力バス上にあるときのクロック周期に続く第
２のクロック周期の間、前記ノーマル状態に移行するよ
うにされており、 （ii） 前記制御回路はさらに、前記マルチプレクサの
前記制御ポートに、各所与のサイクル周期の間に、 （Ａ） 前記ステートマシンが前記拡張状態にあり、か
つ、前記所与のクロック周期が、前記予め定められたし
きい値Ithよりも長い不活性情報ユニットの各ストリン
グのIth番目のユニットが前記入力バス上にあるときの
クロック周期に続く第２のクロック周期ではないときに
はいつも、前記SEL_E信号を、 （Ｂ） 前記ステートマシンが前記ノーマル状態にあ
り、かつ、前記所与のクロック周期が、前記予め定めら
れたしきい値Ithよりも短い不活性情報ユニットのスト
リングの最後のユニットが前記入力バス上にあるときの
クロック周期に続く第２のクロック周期でないときには
いつでも、前記SEL_N信号を、 （Ｃ） 前記ステートマシンが前記拡張状態にあり、か
つ、前記所与のクロック周期が、前記予め定められたし
きい値Ithよりも長い不活性情報ユニットの各ストリン
グのIth番目のユニットが前記入力バス上にあるときの
クロック周期に続く第２のクロック周期であるときには
いつも、前記SEL_N信号を、 （Ｄ） 前記ステートマシンが前記ノーマル状態にあ
り、かつ、前記所与のクロック周期が、前記予め定めら
れたしきい値Ithよりも短い不活性情報ユニットのスト
リングの最後のユニットが前記入力バス上にあるときの
クロック周期に続く第２のクロック周期であるときには
いつも、前記SEL_I信号を、 与えるための手段を含む、 請求項17に記載の装置。 - 【請求項１９】独立にクロックされる複数のノードを含
むデータネットワークにおいて、パケット間ギャップ長
を制御するための方法であって、前記ノード間には連続
した情報ユニットのストリームが送受されており、 前記ストリームは、不活性情報ユニットからなるパケッ
ト間ギャップによって分離された活性情報からなるパケ
ットを含み、 前記ノードのうちの所与の１つは、受信クロック周期を
有する受信クロックと、送信クロック周期を有する送信
クロックと、前記情報ユニットのストリームを１送信ク
ロック周期当たり１ユニットの速度で受け、前記ストリ
ームからの活性情報ユニットを、１送信クロック周期当
たり１ユニットの速度で利用可能とし、不活性情報ユニ
ットを、１送信クロック周期当たり１ユニットの前記速
度で利用可能とするための弾性バッファとを含み、 前記弾性バッファによって利用可能とされた不活性情報
ユニットの少なくともいくつかは、前記弾性バッファが
調節可能な長さを有するパケット間ギャップを形成して
前記受信クロック周期と前記送信クロック周期との間の
不整合を補償し、 前記方法は、 前記弾性バッファによって利用可能とされた前記情報ユ
ニット内に、しきい値Ishort1より少ない数の不活性情
報ユニットしか含まない短いパケット間ギャップが最初
に生じたことを検出するステップと、 第１の追加時間期間中に、n1a個の不活性情報ユニット
を、前記最初の短いパケット間ギャップに挿入し、それ
に対応して、前記弾性バッファによって前記第１の追加
時間期間の後に前記弾性バッファによって利用可能とさ
れた情報ユニットを、n1a個の前記送信クロック周期分
だけ遅延させるステップと、 前記弾性バッファによって利用可能とされた前記情報ユ
ニット内に、しきい値Ilong1よりも長い不活性情報ユニ
ットを含む長いパケット間ギャップが最初に生じたこと
を検出するステップと、 第１の削除時間期間中に、前記長いパケット間ギャップ
から、n1d個の情報ユニットを削除し、それに対応し
て、前記弾性バッファによって前記第１の削除時間期間
の後に利用可能とされた前記情報パケットを、n1d個の
前記送信クロック周期だけ早めるステップとを含む、方
法。 - 【請求項２０】前記弾性バッファによって利用可能とさ
れた前記情報ユニット内に、しきい値Ishort2よりも少
ない数の不活性情報ユニットしか含まない第２の短いパ
ケット間ギャップが生じたのを検出するステップと、 第２の追加時間期間中に、前記第２の短いパケット間ギ
ャップ中に、n2a個の不活性情報ユニットを挿入し、こ
れに対応して、前記第２の追加時間期間の後に前記弾性
バッファによって利用可能とされた情報ユニットを、n
2a個の送信クロック周期分だけ遅延させるステップと、 前記弾性バッファによって利用可能とされた前記情報ユ
ニット内に、しきい値Ilong2よりも多い不活性情報ユニ
ットを有する第２の長いパケット間ギャップが生じたこ
とを検出するステップと、 第２の削除時間期間中に、前記第２の長いパケット間ギ
ャップから、n2d個の情報ユニットを削除し、それに対
応して、前記第２の削除時間期間の後に前記弾性バッフ
ァによって利用可能とされた情報ユニットを、n2d個の
送信クロック周期分だけ遅延させるステップと、をさら
に含み、 ここで、Ishort1≠Ishort2であり、 Ilong1≠Ilong2である、請求項19に記載の方法。 - 【請求項２１】Ishort1＝Ilong1であり、 Ishort2＝Ilong2であり、 Ishort2＝Ishort1−１である、 請求項20に記載の方法。
- 【請求項２２】Ishort1＝Ilong1である、請求項20に記
載の方法。 - 【請求項２３】前記弾性バッファによって利用可能とさ
れた情報ユニットが遅延された送信クロック周期の現在
数を把握するステップと、 送信クロック周期の前記現在数が予め定められた最大数
を越えないように、n1aを制限するステップと、 送信クロック周期の前記現在数が予め定められた最小数
を越えないように、n1dを制限するステップと、 をさらに含む、請求項22に記載の方法。 - 【請求項２４】所望の最小長より短いパケット間ギャッ
プの数を減少させることが望まれている場合に使用され
る、請求項23に記載の方法であって、 Ishort1は前記所望の最小長よりも大きい、請求項23に
記載の方法。 - 【請求項２５】前記弾性バッファによって利用可能とさ
れた前記情報ユニット内に、ストリップトフレームが生
じたことを検出するステップと、 第３の削除時間期間中に、前記ストリップトフレームか
らn3d個の情報ユニットを削除し、これに対応して、前
記第３の削除時間期間の後に前記弾性バッファによって
利用可能とされた情報ユニットを、n3d個の送信クロッ
ク周期分だけ早めるステップとをさらに含む、請求項22
に記載の方法。 - 【請求項２６】情報ユニットのストリームを搬送するた
めのデータネットワークであって、前記ストリームは、
互いに分離された不活性情報ユニットのストリングを含
み、前記ネットワークは、不活性情報ユニットの前記ス
トリングの長さを調節することがある調節コンポーネン
トを含み、前記データネットワークはさらに、前記調節
コンポーネントの下流に、ノーマル状態E0と、EMAX個の
拡張状態Ei，ただしｉ＝1,...,EMAX、とを有する高域通
過スムーザをさらに含み、 各拡張状態Eiは、状態Ei-1よりも拡張度が高い状態を表
し、 任意の前記ストリングの到着の前の現在の状態は、ｃ番
目の状態Ecによって表され、 前記スムーザは、 前記現在の状態Ecが前記状態EEMAXよりも拡張度の低い
時のみ、以前にはIshortだけの数の不活性ユニットを有
していた不活性ユニットのストリングのうちの第１のも
のに、na個の不活性ユニットを追加するための追加／削
除手段を含み、ただしIshortは不活性ユニットのしきい
値Ithより小さく、かつ１≦na≦（EMAX−ｃ）であり、
追加／削除手段はこれに対応して、前記現在の状態Ecを
状態Ec+naとし、 前記追加／削除手段はまた、前記現在の状態Ecが前記ノ
ーマル状態E0よりも拡張度が高いときのみ、以前にはI
long個の不活性ユニットを有していた不活性ユニットの
ストリングの第２のものからnd個の不活性ユニットを削
除し、これに対応して、前記現在の状態Ecを状態Ec-nd
に移行させるためのものでもあり、 ここで、Ilongは不活性ユニットの前記しきい値Ithより
も大きく、かつ１≦nd≦ｃである、ネットワーク。 - 【請求項２７】前記スムーザは、前記調節コンポーネン
トのすぐ下流において機能するように配置される、請求
項26に記載のネットワーク。 - 【請求項２８】前記ネットワークはいくつかの前記調節
コンポーネントを含み、前記いくつかの前記調節コンポ
ーネントの各々の直ぐ下流には、それぞれひとつの前記
スムーザが設けられる、請求項26に記載のネットワー
ク。 - 【請求項２９】前記ネットワークは複数個のステーショ
ンを含み、各ステーションは前記ネットワークからのデ
ータを受けるように接続されたデータ入力ポートと、前
記ステーションのデータ入力ポートによって受け取られ
たデータを処理するための処理装置とを有し、前記調節
コンポーネントの一つは、前記ステーションの各々のデ
ータ入力ポートと処理装置との間で動作し、前記ネット
ワークはさらに、前記調節コンポーネントと各前記ステ
ーションの処理装置との間で動作する、前記スムーザの
一つを含む、請求項26に記載のネットワーク。 - 【請求項３０】前記調節コンポーネントの各々は弾性バ
ッファである、請求項29に記載のネットワーク。 - 【請求項３１】情報ユニットのストリームを搬送するた
めのデータネットワークであって、前記ストリームは、
互いに分離された不活性情報ユニットのストリングを含
み、前記ネットワークは、前記ストリングの各々に対し
て不活性情報ユニットの所望の中央数を特定するプロト
コルにしたがって動作可能であり、前記ネットワーク
は、不活性情報ユニットの前記ストリングの長さを調節
することがある調節コンポーネントを含み、前記データ
ネットワークはさらに、前記調節コンポーネントの下流
に、ノーマル状態S0と、EMAX個の拡張状態Si、ただしｉ
＝1,...,EMAX、とを有し、CMAX個の縮小状態Sj、ただし
ｊ＝1,...,−CMAXと、各状態Siは、状態Si-1、ただしｉ
＝−CMAX,...,EMAX、よりも拡張度の高い状態を表し、
前記ストリングの任意のものの到着前の現在の状態は、
ｃ番目の状態Scで表され、前記装置は、追加／削除手段
を含み、前記追加／削除手段は、 現在の状態Scが状態SEMAXよりも拡張度が低いときにの
み、以前には数Ishort1個の不活性ユニットを含んでい
た不活性ユニットのストリングの最初のものに、na1個
の不活性ユニットを追加し、Ishort1は不活性ユニット
の第１のしきい値Ith1より小さく、かつ１≦na≦（EMAX
−ｃ）であり、Ith1は、不活性ユニットの前記所望の中
央数より小さく、前記追加／削除手段はさらに、これに
対応して、前記現在の状態Scを状態Sc+na1に移行させ、 前記追加／削除手段はまた、 前記現在の状態Scが状態S-CMAXよりも拡張度が大きいと
きにのみ、以前にはIlong2個の不活性ユニットを持って
いた第２の不活性ユニットのストリングから、nd2個の
不活性ユニットを削除するためのものでもあり、ここで
Ilong2は不活性ユニットの第２のしきい値Ith2より大き
く、かつ１≦nd2≦（ｃ＋CMAX）であり、Ith2は、不活
性情報ユニットの前記所望の中央数より大きく、前記追
加／削除手段はさらに、前記現在の状態Scを状態Sc-nd
に移行させる、データネットワーク。 - 【請求項３２】前記追加／削除手段はさらに、前記現在
の状態Scが状態S-cMAXよりも拡張度が高いときにのみ、
以前にはIlong1個の不活性ユニットを有していた第３の
不活性ユニットのストリングから、nd1個の不活性ユニ
ットを削除するためのものでもあり、ここでIlong1は不
活性ユニットの前記第１のしきい値Ith1よりも大きく、
かつ１≦nd1≦（ｃ＋CMAX）であり、前記追加／削除手
段はさらに、これに対応して、前記現在の状態Scを状態
Sc-nd1に移行させ、 前記追加／削除手段はまた、前記現在の状態Scが、状態
SEMAXよりも拡張度高いときにのみ、以前にはIshort2個
の不活性ユニットを有していた第４の不活性バイトの前
記ストリングにna2個の不活性ユニットを追加するため
のものでもあり、ここでIshort2は不活性ユニットの前
記第２のしきい値Ith2より小さく、かつ１≦na2≦（EMA
X−ｃ）であり、前記追加／削除手段はまた、それに対
応して、前記現在の状態Scを状態Sc+na2に移行させる、
請求項31に記載のネットワーク。 - 【請求項３３】前記ネットワークは、複数個のステーシ
ョンを含み、前記ステーションの各々は、前記ネットワ
ークからデータを受けるよう結合されたデータ入力ポー
トと、前記ステーションの前記データ入力ポートにより
受け取られたデータを処理するための処理装置とを有
し、前記調節コンポーネントの一つは、前記ステーショ
ンの各々の前記データ入力ポートと前記処理装置との間
で動作し、前記ネットワークはさらに、前記ステーショ
ンの各々の調節コンポーネントと処理装置との間で動作
する前記スムーザの一つを含む、請求項31に記載のネッ
トワーク。 - 【請求項３４】前記ネットワークは、複数個のステーシ
ョンを含み、前記ステーションの各々は、前記ネットワ
ークからデータを受けるよう結合されたデータ入力ポー
トと、前記ステーションの前記データ入力ポートにより
受け取られたデータを処理するための処理装置とを有
し、前記調節コンポーネントの一つは、前記ステーショ
ンの各々の前記データ入力ポートと前記処理装置との間
で動作し、前記ネットワークはさらに、前記ステーショ
ンの各々の調節コンポーネントと処理装置との間で動作
する前記スムーザの一つを含む、請求項32に記載のネッ
トワーク。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US195,963 | 1988-05-19 | ||
| US07/195,963 US4849970A (en) | 1988-05-19 | 1988-05-19 | Smoothing apparatus for an independently clocked network |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0235838A JPH0235838A (ja) | 1990-02-06 |
| JP2804988B2 true JP2804988B2 (ja) | 1998-09-30 |
Family
ID=22723557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1126532A Expired - Fee Related JP2804988B2 (ja) | 1988-05-19 | 1989-05-18 | 不活性および活性情報ユニットの到着ストリームとともに用いられる平滑化装置、パケット間ギャップ長を制御するための方法、ならびに情報ユニットを搬送するためのネットワーク |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4849970A (ja) |
| EP (1) | EP0342844B1 (ja) |
| JP (1) | JP2804988B2 (ja) |
| AT (1) | ATE155946T1 (ja) |
| DE (1) | DE68928188T2 (ja) |
| ES (1) | ES2106012T3 (ja) |
| GR (1) | GR3024240T3 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4849969A (en) * | 1988-05-19 | 1989-07-18 | Advanced Micro Devices, Inc. | Implementation of smoothing apparatus for an independently clocked network |
| US5063575A (en) * | 1989-04-17 | 1991-11-05 | Advanced Micro Devices, Inc. | Apparatus and method for proper byte alignment in an encoder/decoder |
| US5018171A (en) * | 1989-08-09 | 1991-05-21 | National Semiconductor Corp. | Smoothing filter |
| US5185863A (en) * | 1989-12-01 | 1993-02-09 | National Semiconductor Corporation | Byte-wide elasticity buffer |
| US5272728A (en) * | 1990-03-20 | 1993-12-21 | Fumio Ogawa | Preamble length adjustment method in communication network and independent synchronization type serial data communication device |
| DE4107015A1 (de) * | 1991-03-05 | 1992-09-10 | Hirschmann Richard Gmbh Co | Verfahren zum zwischenverstaerken von digitalen signalen sowie zwischenverstaerker fuer digitale signale |
| US5404353A (en) * | 1991-06-28 | 1995-04-04 | Digital Equipment Corp. | Dynamic defer technique for traffic congestion control in a communication network bridge device |
| US5428649A (en) * | 1993-12-16 | 1995-06-27 | International Business Machines Corporation | Elastic buffer with bidirectional phase detector |
| US5535209A (en) * | 1995-04-10 | 1996-07-09 | Digital Equipment Corporation | Method and apparatus for transporting timed program data using single transport schedule |
| US5870398A (en) * | 1996-08-20 | 1999-02-09 | International Business Machines Corporation | Introducing inter-packet gaps in network transmissions |
| US6363076B1 (en) | 1998-01-27 | 2002-03-26 | International Business Machines Corporation | Phantom buffer for interfacing between buses of differing speeds |
| GB2362303B (en) * | 2000-05-13 | 2002-04-10 | 3Com Corp | System for maintaining inter-packet gaps in cascade transmission systems for packet-based data |
| US7095737B2 (en) * | 2002-02-28 | 2006-08-22 | Sun Microsystems, Inc. | Variable length inter-packet gap |
| US7593431B1 (en) * | 2002-05-09 | 2009-09-22 | Marvell International Ltd. | Method and system for monitoring a MAC extra IPG count and adjusting the PHY transmit IPG |
| US7593327B2 (en) * | 2003-08-18 | 2009-09-22 | Agere Systems Inc. | Method and apparatus for frequency offset control of ethernet packets over a transport network |
| DE102004057901B3 (de) * | 2004-12-01 | 2006-01-26 | Keiper Gmbh & Co.Kg | Längseinsteller für einen Fahrzeugsitz |
| US8094550B2 (en) | 2008-03-10 | 2012-01-10 | Dell Product L.P. | Methods and systems for controlling network communication parameters |
| EP3389202B1 (en) * | 2017-04-14 | 2022-10-05 | Nokia Solutions and Networks Oy | Multi-frequency transmitter and associated method |
| US11082539B2 (en) | 2018-06-20 | 2021-08-03 | Avago Technologies International Sales Pte. Limited | System and method for performing interpacket gap repair for lossy protocols |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2719224A1 (de) * | 1977-04-29 | 1978-11-02 | Siemens Ag | Verfahren und schaltungsanordnung zur erzielung einer rahmensynchronisierung in einer pcm-empfangseinrichtung eines pcm-zeitmultiplex-fernmeldenetzes |
| US4402079A (en) * | 1978-08-28 | 1983-08-30 | International Telephone And Telegraph Corporation | Delay correction circuit |
| FR2549323B1 (fr) * | 1983-07-12 | 1985-10-25 | Lignes Telegraph Telephon | Dispositif de synchronisation pour transmission numerique avec trames, et recepteur comportant un tel dispositif |
| US4647925A (en) * | 1985-06-26 | 1987-03-03 | Burroughs Corporation | Circuit employing intercoupled state machines for transmitting and receiving multiformatted sequences of voice and data characters |
| US4878219A (en) * | 1988-04-28 | 1989-10-31 | Digital Equipment Corporation | Method and apparatus for nodes in network to avoid shrinkage of an interframe gap |
| US4849969A (en) * | 1988-05-19 | 1989-07-18 | Advanced Micro Devices, Inc. | Implementation of smoothing apparatus for an independently clocked network |
-
1988
- 1988-05-19 US US07/195,963 patent/US4849970A/en not_active Expired - Lifetime
-
1989
- 1989-05-09 EP EP89304670A patent/EP0342844B1/en not_active Expired - Lifetime
- 1989-05-09 ES ES89304670T patent/ES2106012T3/es not_active Expired - Lifetime
- 1989-05-09 AT AT89304670T patent/ATE155946T1/de not_active IP Right Cessation
- 1989-05-09 DE DE68928188T patent/DE68928188T2/de not_active Expired - Fee Related
- 1989-05-18 JP JP1126532A patent/JP2804988B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-24 GR GR970401638T patent/GR3024240T3/el unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US4849970A (en) | 1989-07-18 |
| DE68928188D1 (de) | 1997-08-28 |
| EP0342844A2 (en) | 1989-11-23 |
| EP0342844A3 (en) | 1992-05-27 |
| GR3024240T3 (en) | 1997-10-31 |
| JPH0235838A (ja) | 1990-02-06 |
| EP0342844B1 (en) | 1997-07-23 |
| DE68928188T2 (de) | 1998-02-26 |
| ES2106012T3 (es) | 1997-11-01 |
| ATE155946T1 (de) | 1997-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2804988B2 (ja) | 不活性および活性情報ユニットの到着ストリームとともに用いられる平滑化装置、パケット間ギャップ長を制御するための方法、ならびに情報ユニットを搬送するためのネットワーク | |
| US4849969A (en) | Implementation of smoothing apparatus for an independently clocked network | |
| US4945548A (en) | Method and apparatus for detecting impending overflow and/or underrun of elasticity buffer | |
| US5559796A (en) | Delay control for frame-based transmission of data | |
| EP0339797B1 (en) | Method and apparatus for nodes in network to avoid shrinkage of an interframe gap | |
| JP3691504B2 (ja) | スイッチング機構における等時性データのローカルループバック | |
| JP4220533B2 (ja) | 等時性リンクプロトコル | |
| US5343473A (en) | Method of determining whether to use preempt/resume or alternate protocol for data transmission | |
| US6775300B2 (en) | Clock distribution in a communications network | |
| EP0558234B1 (en) | Ethernet media access controller with external address detection interface | |
| US7200767B2 (en) | Maintaining synchronization of multiple data channels with a common clock signal | |
| EP0684719A1 (en) | Method and apparatus for transmission of high priority traffic on low speed communication links | |
| US20060015917A1 (en) | Data transmission scheme using channel group and DOCSIS implementation thereof | |
| EP1524807B1 (en) | Creating a low bandwidth channel within a high bandwidth packet stream | |
| US4972161A (en) | Clock recovery for serial data communications system | |
| JP2000517140A (ja) | 分散型ネットワーク同期システム | |
| WO2002089392A1 (en) | Bit-level control for dynamic bandwidth allocation | |
| JPH0624394B2 (ja) | デ−タ通信方法および通信システム | |
| US7027447B2 (en) | Communications interface between clock domains with minimal latency | |
| JP2000510658A (ja) | セルアライナ | |
| EP0396669B1 (en) | Method and apparatus for detecting impending overflow and/or underrun of elasticity buffer | |
| US4890304A (en) | Reliable recovery of data in encoder/decoder | |
| US7075951B1 (en) | Method and apparatus for the operation of a storage unit in a network element | |
| US5276859A (en) | Accelerated token ring network | |
| JPS6272251A (ja) | ル−プ状ネツトワ−ク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |