JP2808549B2 - 同調増幅器 - Google Patents
同調増幅器Info
- Publication number
- JP2808549B2 JP2808549B2 JP7528840A JP52884095A JP2808549B2 JP 2808549 B2 JP2808549 B2 JP 2808549B2 JP 7528840 A JP7528840 A JP 7528840A JP 52884095 A JP52884095 A JP 52884095A JP 2808549 B2 JP2808549 B2 JP 2808549B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- phase shift
- resistor
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 技術分野 この発明は、集積化が容易な同調増幅器に関し、特
に、同調周波数と最大減衰量とを互いに干渉することな
く、任意に調整し得る同調増幅器に関する。
に、同調周波数と最大減衰量とを互いに干渉することな
く、任意に調整し得る同調増幅器に関する。
背景技術 同調増幅器として従来より能動素子およびリアクタン
ス素子を使用した各種の回路が提案され実用化されてい
る。
ス素子を使用した各種の回路が提案され実用化されてい
る。
従来の同調増幅器においては、同調周波数を調整する
と、最大減衰量が変化し、最大減衰量を調整すると同調
周波数が変化するので、同調周波数と最大減衰量とを互
いに干渉しあうことなく調整することは、極めて困難で
あった。
と、最大減衰量が変化し、最大減衰量を調整すると同調
周波数が変化するので、同調周波数と最大減衰量とを互
いに干渉しあうことなく調整することは、極めて困難で
あった。
さらに、同調周波数および最大減衰量を調整し得る同
調増幅器を集積回路によって形成することも困難であっ
た。
調増幅器を集積回路によって形成することも困難であっ
た。
そこで、この発明は、このような問題点を解決するた
めに考えられたものである。
めに考えられたものである。
発明の開示 この発明の同調増幅器は、入力インピーダンスを介し
て入力された交流信号を同相および逆相の交流信号に変
換して出力する変換手段と、変換された２つの交流信号
を第１のリアクタンス素子および第１の抵抗を介して合
成して移相する手段とよりなる第１の移相回路と、この
第１の移相回路で移相された交流信号を同相および逆相
の交流信号に変換して出力する変換手段と、変換された
２つの交流信号を第２のリアクタンス素子および第２の
抵抗を介して合成して移相する手段とよりなり、上記第
１の移相回路と同じ方向に移相する第２の移相回路と、
この第２の移相回路の出力の移相を反転して出力する位
相反転回路と、この位相反転回路の出力を帰還インピー
ダンスを介して第１の移相回路の変換手段の入力へ帰還
する回路とを備えている。
て入力された交流信号を同相および逆相の交流信号に変
換して出力する変換手段と、変換された２つの交流信号
を第１のリアクタンス素子および第１の抵抗を介して合
成して移相する手段とよりなる第１の移相回路と、この
第１の移相回路で移相された交流信号を同相および逆相
の交流信号に変換して出力する変換手段と、変換された
２つの交流信号を第２のリアクタンス素子および第２の
抵抗を介して合成して移相する手段とよりなり、上記第
１の移相回路と同じ方向に移相する第２の移相回路と、
この第２の移相回路の出力の移相を反転して出力する位
相反転回路と、この位相反転回路の出力を帰還インピー
ダンスを介して第１の移相回路の変換手段の入力へ帰還
する回路とを備えている。
または、入力インピーダンスを介して入力された交流
信号を同相および逆相の交流信号に変換して出力する変
換手段と、変換された２つの交流信号を第１のリアクタ
ンス素子および第１の抵抗を介して合成して移相する手
段とよりなる第１の移相回路と、この第１の移相回路で
移相された交流信号を同相および逆相の交流信号に変換
して出力する変換手段と、変換された２つの交流信号を
第２のリアクタンス素子および第２の抵抗を介して合成
して移相する手段とよりなり、第１の移相回路と互いに
反対方向に移相する第２の移相回路と、この第２の移相
回路の出力を同相で出力する非反転回路と、この非反転
回路の出力を帰還インピーダンスを介して第１の移相回
路の変換手段の入力へ帰還する回路とを具備している。
信号を同相および逆相の交流信号に変換して出力する変
換手段と、変換された２つの交流信号を第１のリアクタ
ンス素子および第１の抵抗を介して合成して移相する手
段とよりなる第１の移相回路と、この第１の移相回路で
移相された交流信号を同相および逆相の交流信号に変換
して出力する変換手段と、変換された２つの交流信号を
第２のリアクタンス素子および第２の抵抗を介して合成
して移相する手段とよりなり、第１の移相回路と互いに
反対方向に移相する第２の移相回路と、この第２の移相
回路の出力を同相で出力する非反転回路と、この非反転
回路の出力を帰還インピーダンスを介して第１の移相回
路の変換手段の入力へ帰還する回路とを具備している。
図面の簡単な説明 第１図は、この発明の同調増幅器の第１の形態を示す
回路図、 第２図は、この発明の同調増幅器を伝達関数Ｋで表わ
した回路図、 第３図は、第１図に示す回路における移相回路の等価
回路図、 第４図は、第３図に示す回路の移相状態を表わした円
線図、 第５図は、第１図に示す回路における入力抵抗値と帰
還抵抗値との比ｎと最大減衰量との関係を示す特性曲線
図、 第６図は、この発明の同調増幅器の第２の形態を示す
回路図、 第７図は、第６図に示す回路における移相回路の等価
回路図、 第８図は、第７図に示す回路の移相状態を表わした円
線図、 第９図は、この発明の同調増幅器の第３の形態を示す
回路図、 第10図は、この発明の同調増幅器の第４の形態を示す
回路図、 第11図は、この発明の同調増幅器の第５の形態を示す
回路図、 第12図は、この発明の同調増幅器の第６の形態を示す
回路図、 第13図は、この発明の同調増幅器の他の形態を示す回
路図である。
回路図、 第２図は、この発明の同調増幅器を伝達関数Ｋで表わ
した回路図、 第３図は、第１図に示す回路における移相回路の等価
回路図、 第４図は、第３図に示す回路の移相状態を表わした円
線図、 第５図は、第１図に示す回路における入力抵抗値と帰
還抵抗値との比ｎと最大減衰量との関係を示す特性曲線
図、 第６図は、この発明の同調増幅器の第２の形態を示す
回路図、 第７図は、第６図に示す回路における移相回路の等価
回路図、 第８図は、第７図に示す回路の移相状態を表わした円
線図、 第９図は、この発明の同調増幅器の第３の形態を示す
回路図、 第10図は、この発明の同調増幅器の第４の形態を示す
回路図、 第11図は、この発明の同調増幅器の第５の形態を示す
回路図、 第12図は、この発明の同調増幅器の第６の形態を示す
回路図、 第13図は、この発明の同調増幅器の他の形態を示す回
路図である。
発明を実施するための最良の形態 （第１の実施形態） この発明の同調増幅器は、第１図に示すように、縦続
接続された第１の移相回路1C、第２の移相回路2Cおよび
位相反転回路３を備え、さらに、入力端子４と加算点５
との間に接続された入力インピーダンスとなる抵抗Ri
（＝nRo）と、位相反転回路３の出力端子６と加算点５
との間に接続された帰還インピーダンスとなる抵抗Roお
よび直流阻止用コンデンサCoの直列接続とを備えてい
る。
接続された第１の移相回路1C、第２の移相回路2Cおよび
位相反転回路３を備え、さらに、入力端子４と加算点５
との間に接続された入力インピーダンスとなる抵抗Ri
（＝nRo）と、位相反転回路３の出力端子６と加算点５
との間に接続された帰還インピーダンスとなる抵抗Roお
よび直流阻止用コンデンサCoの直列接続とを備えてい
る。
２つの移相回路1C、2Cは、ほぼ同じ構成であって、ゲ
ート電極Ｇ、ドレイン電極Ｄ、ソース電極Ｓを有するFE
T（F1、F2）と、正電源とドレイン電極Ｄとの間に接続
された抵抗Rdと、負電源とソース電極Ｓの間に接続され
た抵抗Rsと、ドレイン電極Ｄに接続されたリアクタンス
素子となるコンデンサＣおよびソース電極Ｓに接続され
た可変抵抗Ｒで構成され、コンデンサＣおよび可変抵抗
Ｒの出力側は共通に接続されている。ドレイン電極側の
抵抗Rdおよびソース電極側の抵抗Rsは、ほぼ同じ抵抗値
を有するものである。
ート電極Ｇ、ドレイン電極Ｄ、ソース電極Ｓを有するFE
T（F1、F2）と、正電源とドレイン電極Ｄとの間に接続
された抵抗Rdと、負電源とソース電極Ｓの間に接続され
た抵抗Rsと、ドレイン電極Ｄに接続されたリアクタンス
素子となるコンデンサＣおよびソース電極Ｓに接続され
た可変抵抗Ｒで構成され、コンデンサＣおよび可変抵抗
Ｒの出力側は共通に接続されている。ドレイン電極側の
抵抗Rdおよびソース電極側の抵抗Rsは、ほぼ同じ抵抗値
を有するものである。
位相反転回路３は、ゲート電極Ｇ、ドレイン電極Ｄ、
ソース電極Ｓを有するFET（F3）と、正電源とドレイン
電極Ｄとの間に接続された抵抗rdと、負電源とソース電
極Ｓの間に接続された抵抗rsとを備えており、その増幅
率が１より大きくなるように、ドレイン電極側の抵抗rd
をソース電極側の抵抗rsよりも大きい抵抗値（rd＞rs）
に設定されている。
ソース電極Ｓを有するFET（F3）と、正電源とドレイン
電極Ｄとの間に接続された抵抗rdと、負電源とソース電
極Ｓの間に接続された抵抗rsとを備えており、その増幅
率が１より大きくなるように、ドレイン電極側の抵抗rd
をソース電極側の抵抗rsよりも大きい抵抗値（rd＞rs）
に設定されている。
第１の移相回路1CにおけるFET（F1）のゲート電極Ｇ
は、加算点５となるものであって、調整し得る入力抵抗
Riおよび直流阻止用コンデンサCiを介して入力端子４に
接続され、帰還抵抗Roおよび直流阻止用コンデンサCoを
介して位相反転回路３の出力端子６に接続されており、
さらに、FET（F1）のゲート電極Ｇには、電源電圧を抵
抗R1、R2によって分圧したバイアス電圧が、抵抗R3を介
して印加されている。
は、加算点５となるものであって、調整し得る入力抵抗
Riおよび直流阻止用コンデンサCiを介して入力端子４に
接続され、帰還抵抗Roおよび直流阻止用コンデンサCoを
介して位相反転回路３の出力端子６に接続されており、
さらに、FET（F1）のゲート電極Ｇには、電源電圧を抵
抗R1、R2によって分圧したバイアス電圧が、抵抗R3を介
して印加されている。
第１の移相回路1Cの出力は、第２の移相回路2Cにおけ
るFET（F2）のゲート電極Ｇに接続され、第２の移相回
路2Cの出力は、位相反転回路３におけるFET（F3）のゲ
ート電極Ｇに接続され、このFET（F3）のドレイン電極
Ｄは、出力端子６に接続されるとともに、帰還抵抗Roお
よび直流阻止用コンデンサCoを介して加算点５に接続さ
れている。
るFET（F2）のゲート電極Ｇに接続され、第２の移相回
路2Cの出力は、位相反転回路３におけるFET（F3）のゲ
ート電極Ｇに接続され、このFET（F3）のドレイン電極
Ｄは、出力端子６に接続されるとともに、帰還抵抗Roお
よび直流阻止用コンデンサCoを介して加算点５に接続さ
れている。
次に、このように構成された同調増幅器の動作につい
て説明する。
て説明する。
このような移相回路1C、2Cを接続して形成される回路
を、伝達関数Ｋを有する回路としてシステム全体を表現
すると、第２図（ａ）に示すようになり、さらに、第２
図（ａ）の回路をミラーの定理によって変換すると、第
２図（ｂ）に示すように表わすことができ、システム全
体の伝達関数Ａは、 で表わすことができる。
を、伝達関数Ｋを有する回路としてシステム全体を表現
すると、第２図（ａ）に示すようになり、さらに、第２
図（ａ）の回路をミラーの定理によって変換すると、第
２図（ｂ）に示すように表わすことができ、システム全
体の伝達関数Ａは、 で表わすことができる。
各段の移相回路1C、2CにおけるFET（F1,F2）のゲート
電極Ｇに交流電圧が印加されると、ドレイン電極Ｄに、
位相が反転された交流電圧を発生し、ソース電極Ｓに、
同相の交流電圧を発生する。これらの移相回路1C、2C
は、第３図に示す等価回路で表現することが可能で、入
力された交流信号Eiと同極性の交流信号を発生する信号
源11と、入力された交流信号Eiと逆極性の交流信号を発
生する信号源12と、コンデンサＣと、抵抗Ｒとよりなる
閉ループを備えている。
電極Ｇに交流電圧が印加されると、ドレイン電極Ｄに、
位相が反転された交流電圧を発生し、ソース電極Ｓに、
同相の交流電圧を発生する。これらの移相回路1C、2C
は、第３図に示す等価回路で表現することが可能で、入
力された交流信号Eiと同極性の交流信号を発生する信号
源11と、入力された交流信号Eiと逆極性の交流信号を発
生する信号源12と、コンデンサＣと、抵抗Ｒとよりなる
閉ループを備えている。
このような等価回路で示した移相回路においては、第
４図の円線図に示すように、抵抗Ｒによる電圧成分（I
R）とコンデンサＣによる電圧成分（I/jωＣ）とが直交
し、出力電圧Eoの絶対値は、円の半径、すなわち、入力
された交流電圧Eiに等しくて、一定値を保持する移相回
路を構成する。
４図の円線図に示すように、抵抗Ｒによる電圧成分（I
R）とコンデンサＣによる電圧成分（I/jωＣ）とが直交
し、出力電圧Eoの絶対値は、円の半径、すなわち、入力
された交流電圧Eiに等しくて、一定値を保持する移相回
路を構成する。
この移相回路1C、2Cの出力電圧Eoと入力電圧Eiとが直
交する条件は、抵抗Ｒによる電圧成分（IR）とコンデン
サＣによる電圧成分（I/jωＣ）との絶対値が等しいこ
とであるから、出力電圧Eoの位相が入力電圧Eiに対して
90゜回転したとき、ωCR＝１が成立する。
交する条件は、抵抗Ｒによる電圧成分（IR）とコンデン
サＣによる電圧成分（I/jωＣ）との絶対値が等しいこ
とであるから、出力電圧Eoの位相が入力電圧Eiに対して
90゜回転したとき、ωCR＝１が成立する。
第３図に示す等価回路の閉ループに流れる電流Ｉは、 で求められ、出力電圧Eoは、 Eo＋IR−Ei＝０ ……（３） となり、式２を式３に代入して出力電圧Eoを求めると、 となるから、移相回路一段当たりの伝達関数K1は、 であり、同じ構成の移相回路を２段接続したものの伝達
関数Ｋは、 であって、位相反転回路３を接続したものの伝達関数Ｋ
は、 になり、式７を式１に代入すると、 となる。
関数Ｋは、 であって、位相反転回路３を接続したものの伝達関数Ｋ
は、 になり、式７を式１に代入すると、 となる。
この式８よりω＝０（直流の領域）のとき、Ａ＝−1/
（2n＋１）となって、最大減衰量を与えることがわか
る。また、ω＝∞のときにも同様に最大減衰量を与える
ことがわかる。ωCR＝１（同調点）においてはＡ＝１で
あって、“n"に無関係であることが明らかである。換言
すれば、第５図に示すように、“n"を変化させても同調
点がずれることがなく、同調点の減衰量も変化しない。
（2n＋１）となって、最大減衰量を与えることがわか
る。また、ω＝∞のときにも同様に最大減衰量を与える
ことがわかる。ωCR＝１（同調点）においてはＡ＝１で
あって、“n"に無関係であることが明らかである。換言
すれば、第５図に示すように、“n"を変化させても同調
点がずれることがなく、同調点の減衰量も変化しない。
この第１の実施形態のように、リアクタンス素子とし
て静電容量Ｃを使用した場合の時定数Ｔは、Ｔ＝CRであ
り、静電容量Ｃおよび抵抗Ｒを大きくすることは容易で
あるから、低い周波数帯で動作させる場合に有利であ
る。
て静電容量Ｃを使用した場合の時定数Ｔは、Ｔ＝CRであ
り、静電容量Ｃおよび抵抗Ｒを大きくすることは容易で
あるから、低い周波数帯で動作させる場合に有利であ
る。
（第２の実施形態） 第６図に示すように、縦続接続された第１の移相回路
1L、第２の移相回路2Lおよび位相反転回路３を備え、さ
らに、入力端子４と加算点５との間に接続された入力抵
抗Ri（＝nRo）と、位相反転回路３の出力端子６と加算
点５との間に接続された帰還抵抗Roとを備えている。
1L、第２の移相回路2Lおよび位相反転回路３を備え、さ
らに、入力端子４と加算点５との間に接続された入力抵
抗Ri（＝nRo）と、位相反転回路３の出力端子６と加算
点５との間に接続された帰還抵抗Roとを備えている。
２つの移相回路1L、2Lは、ほぼ同じ構成であって、FE
T（F1、F2）と、正電源とドレイン電極との間に接続さ
れた抵抗Rdと、負電源とソース電極の間に接続された抵
抗Rsと、ドレイン電極に接続されたリアクタンス素子と
なるインダクタンスＬおよびソース電極に接続された可
変抵抗Ｒで構成され、インダクタンスＬおよび可変抵抗
Ｒの出力側は共通に接続されている。なお、インダクタ
ンスＬに直列に接続されたコンデンサCdは、直流電流を
阻止するためのもので、そのインピーダンスは動作周波
数において極めて小さく設定されており、ドレイン電極
側の抵抗Rdおよびソース電極側の抵抗Rsは、ほぼ同じ抵
抗値を有するものである。
T（F1、F2）と、正電源とドレイン電極との間に接続さ
れた抵抗Rdと、負電源とソース電極の間に接続された抵
抗Rsと、ドレイン電極に接続されたリアクタンス素子と
なるインダクタンスＬおよびソース電極に接続された可
変抵抗Ｒで構成され、インダクタンスＬおよび可変抵抗
Ｒの出力側は共通に接続されている。なお、インダクタ
ンスＬに直列に接続されたコンデンサCdは、直流電流を
阻止するためのもので、そのインピーダンスは動作周波
数において極めて小さく設定されており、ドレイン電極
側の抵抗Rdおよびソース電極側の抵抗Rsは、ほぼ同じ抵
抗値を有するものである。
この第２の実施形態において、移相回路1L、2Lは、第
７図に示す等価回路で表現することが可能であり、入力
された交流信号Eiと同極性の交流信号を発生する信号源
11と、入力された交流信号Eiと逆極性の交流信号を発生
する信号源12と、インダクタンスＬと、抵抗Ｒとよりな
る閉ループを備えている。
７図に示す等価回路で表現することが可能であり、入力
された交流信号Eiと同極性の交流信号を発生する信号源
11と、入力された交流信号Eiと逆極性の交流信号を発生
する信号源12と、インダクタンスＬと、抵抗Ｒとよりな
る閉ループを備えている。
この等価回路で示した移相回路においては、第８図の
円線図に示すように、抵抗Ｒによる電圧成分（IR）とイ
ンダクタンスＬによる電圧成分（Ｉ・ｊωＬ）とが直交
し、出力電圧Eoの絶対値は、円の半径、すなわち、入力
された交流電圧Eiに等しくて、一定値を保持する移相回
路を構成する。
円線図に示すように、抵抗Ｒによる電圧成分（IR）とイ
ンダクタンスＬによる電圧成分（Ｉ・ｊωＬ）とが直交
し、出力電圧Eoの絶対値は、円の半径、すなわち、入力
された交流電圧Eiに等しくて、一定値を保持する移相回
路を構成する。
第８図の円線図に示すように、移相回路1L、2Lが、抵
抗Ｒによる電圧成分（IR）とインダクタンスＬによる電
圧成分（Ｉ・ｊωＬ）とが直交し、出力電圧Eoの絶対値
は、円の半径、すなわち、入力された交流電圧Eiに等し
くて、一定値を保持する移相回路を構成する。
抗Ｒによる電圧成分（IR）とインダクタンスＬによる電
圧成分（Ｉ・ｊωＬ）とが直交し、出力電圧Eoの絶対値
は、円の半径、すなわち、入力された交流電圧Eiに等し
くて、一定値を保持する移相回路を構成する。
この移相回路1L、2Lの出力電圧Eoと入力電圧Eiとが直
交する条件は、抵抗Ｒによる電圧成分（IR）とインダク
タンスＬによる電圧成分（Ｉ・ｊωＬ）との絶対値が等
しいことであるから、出力電圧Eoの位相が入力電圧Eiに
対して90゜回転したとき、ωL/R＝１が成立する。
交する条件は、抵抗Ｒによる電圧成分（IR）とインダク
タンスＬによる電圧成分（Ｉ・ｊωＬ）との絶対値が等
しいことであるから、出力電圧Eoの位相が入力電圧Eiに
対して90゜回転したとき、ωL/R＝１が成立する。
そして、２段の移相回路1L、2Lにおける移相量を加算
すると180゜になり、位相反転回路３で反転させると360
゜になる周波数で同調増幅動作を行なわせることができ
る。
すると180゜になり、位相反転回路３で反転させると360
゜になる周波数で同調増幅動作を行なわせることができ
る。
この第２の実施形態のように、リアクタンス素子とし
てインダクタンスＬを使用した場合の時定数Ｔは、Ｔ＝
L/Rであり、インダクタンスＬを小さくすることは容易
であるから、高い周波数帯で動作させる場合に有利であ
る。
てインダクタンスＬを使用した場合の時定数Ｔは、Ｔ＝
L/Rであり、インダクタンスＬを小さくすることは容易
であるから、高い周波数帯で動作させる場合に有利であ
る。
（第３実施形態） 第９図に示すように、縦続接続された第１の移相回路
1L、第２の移相回路2Cおよび位相反転回路３を備え、さ
らに、入力端子４と加算点５との間に接続された入力抵
抗Ri（＝nRo）と、位相反転回路３の出力端子６と加算
点５との間に接続された帰還抵抗Roとを備えている。
1L、第２の移相回路2Cおよび位相反転回路３を備え、さ
らに、入力端子４と加算点５との間に接続された入力抵
抗Ri（＝nRo）と、位相反転回路３の出力端子６と加算
点５との間に接続された帰還抵抗Roとを備えている。
第１の移相回路1Lは、FET（F1）と、正電源とドレイ
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
たリアクタンス素子となるインダクタンスＬおよびソー
ス電極に接続された可変抵抗Ｒで構成され、インダクタ
ンスＬおよび可変抵抗Ｒの出力側は共通に接続されてい
る。なお、インダクタンスＬに直列に接続されたコンデ
ンサCdは、直流電流を阻止するためのものであり、ドレ
イン電極側の抵抗Rdおよびソース電極側の抵抗Rsは、ほ
ぼ同じ抵抗値を有するものである。
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
たリアクタンス素子となるインダクタンスＬおよびソー
ス電極に接続された可変抵抗Ｒで構成され、インダクタ
ンスＬおよび可変抵抗Ｒの出力側は共通に接続されてい
る。なお、インダクタンスＬに直列に接続されたコンデ
ンサCdは、直流電流を阻止するためのものであり、ドレ
イン電極側の抵抗Rdおよびソース電極側の抵抗Rsは、ほ
ぼ同じ抵抗値を有するものである。
第２の移相回路2Cは、FET（F2）と、正電源とドレイ
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
た可変抵抗Ｒおよびソース電極に接続されたリアクタン
ス素子となるコンデンサＣで構成され、コンデンサＣお
よび可変抵抗Ｒの出力側は共通に接続されている。ドレ
イン電極側の抵抗Rdおよびソース電極側の抵抗Rsは、ほ
ぼ同じ抵抗値を有するものである。
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
た可変抵抗Ｒおよびソース電極に接続されたリアクタン
ス素子となるコンデンサＣで構成され、コンデンサＣお
よび可変抵抗Ｒの出力側は共通に接続されている。ドレ
イン電極側の抵抗Rdおよびソース電極側の抵抗Rsは、ほ
ぼ同じ抵抗値を有するものである。
この第３の実施形態においては、第１の移相回路1Lの
インダクタンスＬをFET（F1）のドレイン電極側に接続
し、第２の移相回路2CのコンデンサＣをFET（F2）のソ
ース電極側に接続することにより、インダクタンスＬと
コンデンサＣとを併用しても同じ方向に移相できるの
で、２段の移相回路1L、2Cにおける移相量を加算すると
180゜になり、位相反転回路３で反転させると360゜にな
る周波数において同調増幅動作をさせることができる。
インダクタンスＬをFET（F1）のドレイン電極側に接続
し、第２の移相回路2CのコンデンサＣをFET（F2）のソ
ース電極側に接続することにより、インダクタンスＬと
コンデンサＣとを併用しても同じ方向に移相できるの
で、２段の移相回路1L、2Cにおける移相量を加算すると
180゜になり、位相反転回路３で反転させると360゜にな
る周波数において同調増幅動作をさせることができる。
この第３の実施形態においては、周波数が高くなる
と、第１の移相回路1LのインダクタンスＬのインピーダ
ンスが大きくなり、負荷が軽くなって出力は大きくなる
が、第２の移相回路2CのコンデンサＣのインピーダンス
が小さくなり、負荷が重くなって出力は小さくなる。こ
のように、２つの移相回路において、周波数の高低と出
力の大小とが互いに打ち消し合う関係になるので、周波
数が中程度の領域で動作させる場合に好都合である。
と、第１の移相回路1LのインダクタンスＬのインピーダ
ンスが大きくなり、負荷が軽くなって出力は大きくなる
が、第２の移相回路2CのコンデンサＣのインピーダンス
が小さくなり、負荷が重くなって出力は小さくなる。こ
のように、２つの移相回路において、周波数の高低と出
力の大小とが互いに打ち消し合う関係になるので、周波
数が中程度の領域で動作させる場合に好都合である。
（第４の実施形態） 第10図に示すように、縦続接続された第１の移相回路
1L、第２の移相回路2Cおよびバッファ回路として動作す
るFET（F3）およびトランジスタTrを備えた非反転回路
７を具備し、さらに、入力端子４と加算点５との間に接
続された入力抵抗Ri（＝nRo）と、非反転増幅回路７の
出力端子６と加算点５との間に接続された帰還抵抗Roと
を備えている。
1L、第２の移相回路2Cおよびバッファ回路として動作す
るFET（F3）およびトランジスタTrを備えた非反転回路
７を具備し、さらに、入力端子４と加算点５との間に接
続された入力抵抗Ri（＝nRo）と、非反転増幅回路７の
出力端子６と加算点５との間に接続された帰還抵抗Roと
を備えている。
第１の移相回路1Lは、FET（F1）と、正電源とドレイ
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
たリアクタンス素子となるインダクタンスＬおよびソー
ス電極に接続された可変抵抗Ｒで構成され、インダクタ
ンスＬおよび可変抵抗Ｒの出力側は共通に接続されてい
る。なお、インダクタンスＬに直列に接続されたコンデ
ンサCdは、直流電流を阻止するためのものであり、ドレ
イン電極側の抵抗Rdおよびソース電極側の抵抗Rsは、ほ
ぼ同じ抵抗値を有するものである。
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
たリアクタンス素子となるインダクタンスＬおよびソー
ス電極に接続された可変抵抗Ｒで構成され、インダクタ
ンスＬおよび可変抵抗Ｒの出力側は共通に接続されてい
る。なお、インダクタンスＬに直列に接続されたコンデ
ンサCdは、直流電流を阻止するためのものであり、ドレ
イン電極側の抵抗Rdおよびソース電極側の抵抗Rsは、ほ
ぼ同じ抵抗値を有するものである。
第２の移相回路2Cは、FET（F2）と、正電源とドレイ
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
たリアクタンス素子となるコンデンサＣおよびソース電
極に接続された可変抵抗Ｒで構成され、コンデンサＣお
よび可変抵抗Ｒの出力側は共通に接続されている。ドレ
イン電極側の抵抗Rdおよびソース電極側の抵抗Rsは、ほ
ぼ同じ抵抗値を有するものである。
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
たリアクタンス素子となるコンデンサＣおよびソース電
極に接続された可変抵抗Ｒで構成され、コンデンサＣお
よび可変抵抗Ｒの出力側は共通に接続されている。ドレ
イン電極側の抵抗Rdおよびソース電極側の抵抗Rsは、ほ
ぼ同じ抵抗値を有するものである。
この第４の実施形態においては、第１の移相回路1Lの
インダクタンスＬをFET（F1）のドレイン電極側に接続
し、第２の移相回路2CのコンデンサＣをFET（F2）のド
レイン電極側に接続することにより、インダクタンスＬ
とコンデンサＣとを併用して互いに反対方向に移相し
て、２段の移相回路1L、2Cにおける移相量を加算すると
０゜にならしめ、非反転増幅回路７で反転させないで加
算点５へ帰還抵抗Roを介して正帰還させると、同調増幅
動作をさせることができる。
インダクタンスＬをFET（F1）のドレイン電極側に接続
し、第２の移相回路2CのコンデンサＣをFET（F2）のド
レイン電極側に接続することにより、インダクタンスＬ
とコンデンサＣとを併用して互いに反対方向に移相し
て、２段の移相回路1L、2Cにおける移相量を加算すると
０゜にならしめ、非反転増幅回路７で反転させないで加
算点５へ帰還抵抗Roを介して正帰還させると、同調増幅
動作をさせることができる。
なお、バッファ回路として動作する非反転増幅回路７
は、FET（F3）と、正電源とドレイン電極との間に接続
された抵抗rdと、非電源とソース電極の間に接続された
抵抗rsと、FET（F3）のドレイン電極にベース電極が接
続されたPNPトランジスタTrを備えており、このトラン
ジスタTrのエミッタ電極は直接正電源に接続され、コレ
クタ電極は抵抗rcを介してFET（F3）のソース電極に接
続されている。この抵抗rcを調整することにより、非反
転増幅回路７の増幅率を変化させることができる。
は、FET（F3）と、正電源とドレイン電極との間に接続
された抵抗rdと、非電源とソース電極の間に接続された
抵抗rsと、FET（F3）のドレイン電極にベース電極が接
続されたPNPトランジスタTrを備えており、このトラン
ジスタTrのエミッタ電極は直接正電源に接続され、コレ
クタ電極は抵抗rcを介してFET（F3）のソース電極に接
続されている。この抵抗rcを調整することにより、非反
転増幅回路７の増幅率を変化させることができる。
（第５の実施形態） 第11図に示すように、縦続接続された第１の移相回路
1C、第２の移相回路2Cおよびバッファ回路として動作す
る非反転増幅回路７を備え、さらに、入力端子４と加算
点５との間に接続された入力抵抗Ri（＝nRo）と、非反
転増幅回路７の出力端子６と加算点５との間に接続され
た帰還抵抗Roとを備えている。
1C、第２の移相回路2Cおよびバッファ回路として動作す
る非反転増幅回路７を備え、さらに、入力端子４と加算
点５との間に接続された入力抵抗Ri（＝nRo）と、非反
転増幅回路７の出力端子６と加算点５との間に接続され
た帰還抵抗Roとを備えている。
第１の移相回路1Cは、FET（F1）と、正電源とドレイ
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
たリアクタンス素子となるコンデンサＣおよびソース電
極に接続された可変抵抗Ｒで構成され、コンデンサＣお
よび可変抵抗Ｒの出力側は共通に接続されている。
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
たリアクタンス素子となるコンデンサＣおよびソース電
極に接続された可変抵抗Ｒで構成され、コンデンサＣお
よび可変抵抗Ｒの出力側は共通に接続されている。
第２の移相回路2Cは、FET（F2）と、正電源とドレイ
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
た可変抵抗Ｒおよびソース電極に接続されたリアクタン
ス素子となるコンデンサＣで構成され、可変抵抗Ｒおよ
びコンデンサＣの出力側は共通に接続されている。
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
た可変抵抗Ｒおよびソース電極に接続されたリアクタン
ス素子となるコンデンサＣで構成され、可変抵抗Ｒおよ
びコンデンサＣの出力側は共通に接続されている。
なお、２段の移相回路1C、2Cにおいて、ドレイン電極
側の抵抗Rdおよびソース電極側の抵抗Rsは、ほぼ同じ抵
抗値を有するものである。
側の抵抗Rdおよびソース電極側の抵抗Rsは、ほぼ同じ抵
抗値を有するものである。
第１の移相回路1Cの入力における加算点５は、調整し
得る入力抵抗Riを介して入力端子４に接続され、帰還抵
抗Roを介して非反転増幅回路３の出力端子６に接続され
ている。
得る入力抵抗Riを介して入力端子４に接続され、帰還抵
抗Roを介して非反転増幅回路３の出力端子６に接続され
ている。
さらに、FET（F1）のゲート電極には、電源電圧を抵
抗R1、R2によって分圧したバイアス電圧が印加されてお
り、FET（F1）のゲート電極は、直流阻止用コンデンサC
oを介して加算点５に接続されている。なお、低い周波
数の信号を増幅する場合には、このコンデンサCoを省く
こともできる。
抗R1、R2によって分圧したバイアス電圧が印加されてお
り、FET（F1）のゲート電極は、直流阻止用コンデンサC
oを介して加算点５に接続されている。なお、低い周波
数の信号を増幅する場合には、このコンデンサCoを省く
こともできる。
この実施形態においては、第１の移相回路1Cのコンデ
ンサＣをFET（F1）のドレイン電極側に接続し、第２の
移相回路2CのコンデンサＣをFET（F2）のソース電極側
に接続することにより、２段の移相回路1C、2Cにおいて
互いに反対方向に移相させて、２段の移相回路1C、2Cに
おける移相量を加算すると０゜にならしめ、非反転増幅
回路７で反転させないで加算点５へ帰還抵抗Roを介して
正帰還させると、同調増幅動作をさせることができる。
ンサＣをFET（F1）のドレイン電極側に接続し、第２の
移相回路2CのコンデンサＣをFET（F2）のソース電極側
に接続することにより、２段の移相回路1C、2Cにおいて
互いに反対方向に移相させて、２段の移相回路1C、2Cに
おける移相量を加算すると０゜にならしめ、非反転増幅
回路７で反転させないで加算点５へ帰還抵抗Roを介して
正帰還させると、同調増幅動作をさせることができる。
（第６の実施形態） 第11図に示す第５の実施形態においては、各移相回路
1C、2Cにおけるリラクタンス素子としてコンデンサＣを
使用しているが、第12図に示すように、リラクタンス素
子としてインダクタンスＬを使用することができる。
1C、2Cにおけるリラクタンス素子としてコンデンサＣを
使用しているが、第12図に示すように、リラクタンス素
子としてインダクタンスＬを使用することができる。
第１の移相回路1Lは、FET（F1）と、正電源とドレイ
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
たリアクタンス素子となるインダクタンスＬおよびソー
ス電極に接続された可変抵抗Ｒで構成され、インダクタ
ンスＬおよび可変抵抗Ｒの出力側は共通に接続されてい
る。
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
たリアクタンス素子となるインダクタンスＬおよびソー
ス電極に接続された可変抵抗Ｒで構成され、インダクタ
ンスＬおよび可変抵抗Ｒの出力側は共通に接続されてい
る。
第２の移相回路2Lは、FET（F2）と、正電源とドレイ
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
た可変抵抗Ｒおよびソース電極に接続されたリアクタン
ス素子となるインダクタンスＬで構成され、インダクタ
ンスＬおよび可変抵抗Ｒの出力側は共通に接続されてい
る。
ン電極との間に接続された抵抗Rdと、負電源とソース電
極の間に接続された抵抗Rsと、ドレイン電極に接続され
た可変抵抗Ｒおよびソース電極に接続されたリアクタン
ス素子となるインダクタンスＬで構成され、インダクタ
ンスＬおよび可変抵抗Ｒの出力側は共通に接続されてい
る。
なお、各段の移相回路1L、2Lにおいて、インダクタン
スＬに直列に接続されたコンデンサCdは、直流電流を阻
止するためのもので、そのインピーダンスは動作周波数
において極めて小さく設定されており、ドレイン電極側
の抵抗Rdおよびソース電極側の抵抗Rsは、ほぼ同じ抵抗
値を有するものである。
スＬに直列に接続されたコンデンサCdは、直流電流を阻
止するためのもので、そのインピーダンスは動作周波数
において極めて小さく設定されており、ドレイン電極側
の抵抗Rdおよびソース電極側の抵抗Rsは、ほぼ同じ抵抗
値を有するものである。
この実施形態においては、第１の移相回路1Lのインダ
クタンスＬをFET（F1）のドレイン電極側に接続し、第
２の移相回路2LのインダクタンスＬをFET（F2）のソー
ス電極側に接続することにより、第１の移相回路1Lと第
２の移相回路2Lとにおいて互いに反対方向に移相させ
て、２段の移相回路1L、2Lにおける移相量を加算すると
０゜にならしめ、非反転増幅回路７で反転させないで加
算点５へ帰還抵抗Roを介して正帰還させると、同調増幅
動作をさせることができる。
クタンスＬをFET（F1）のドレイン電極側に接続し、第
２の移相回路2LのインダクタンスＬをFET（F2）のソー
ス電極側に接続することにより、第１の移相回路1Lと第
２の移相回路2Lとにおいて互いに反対方向に移相させ
て、２段の移相回路1L、2Lにおける移相量を加算すると
０゜にならしめ、非反転増幅回路７で反転させないで加
算点５へ帰還抵抗Roを介して正帰還させると、同調増幅
動作をさせることができる。
（その他の発明を実施するための形態） 以上で説明した発明を実施するための形態において
は、移相回路にFETを使用しているが、バイポーラ・ト
ランジスタを使用しても同様に動作させることができ
る。
は、移相回路にFETを使用しているが、バイポーラ・ト
ランジスタを使用しても同様に動作させることができ
る。
また、第13図に示すように、各移相回路１、２におけ
る抵抗Ｒとして、FET（f1、f2）のソース・ドレイン間
のチャンネルを使用し、このFET（f1、f2）のゲート電
圧を外部から変化させてチャンネルの抵抗値を変化させ
ると、各移相回路の移相量が変化して同調周波数を任意
に調整することができる。なお、同調周波数の調整に際
して、２段の移相回路のうち、いずれか一方の抵抗Ｒの
抵抗値を変化させることにより容易に微調整を行なうこ
とができる。
る抵抗Ｒとして、FET（f1、f2）のソース・ドレイン間
のチャンネルを使用し、このFET（f1、f2）のゲート電
圧を外部から変化させてチャンネルの抵抗値を変化させ
ると、各移相回路の移相量が変化して同調周波数を任意
に調整することができる。なお、同調周波数の調整に際
して、２段の移相回路のうち、いずれか一方の抵抗Ｒの
抵抗値を変化させることにより容易に微調整を行なうこ
とができる。
同様に入力抵抗Ri（＝nRo）もFET（f3）のソース・ド
レイン間のチャンネルを使用して形成することが可能で
あり、このFET（f3）のゲート電圧を外部から変化させ
てチャンネルの抵抗値を変化させると、式８における
“n"を変化させたことになるから、第５図に示すように
最大減衰量を調整することができる。
レイン間のチャンネルを使用して形成することが可能で
あり、このFET（f3）のゲート電圧を外部から変化させ
てチャンネルの抵抗値を変化させると、式８における
“n"を変化させたことになるから、第５図に示すように
最大減衰量を調整することができる。
出力電圧が一定である理想的な移相回路を多段使用し
た場合には、回路定数の抵抗Ｒを単独で変化させても、
双方関連させて変化させても出力電圧は変化しない。す
なわち、同調増幅器の全回路を集積回路上に集積したワ
ンチップ化するときに有利である。
た場合には、回路定数の抵抗Ｒを単独で変化させても、
双方関連させて変化させても出力電圧は変化しない。す
なわち、同調増幅器の全回路を集積回路上に集積したワ
ンチップ化するときに有利である。
また、各移相回路におけるリアクタンス素子として、
コンデンサを使用する場合には、SiO2などの絶縁酸化膜
を介してコンデンサを形成すればよく、各移相回路にお
けるリアクタンス素子として、インダクタンスを使用す
る場合には、写真触刻法によりスパイラル状のコイルを
形成すればよいのである。
コンデンサを使用する場合には、SiO2などの絶縁酸化膜
を介してコンデンサを形成すればよく、各移相回路にお
けるリアクタンス素子として、インダクタンスを使用す
る場合には、写真触刻法によりスパイラル状のコイルを
形成すればよいのである。
リアクタンス素子としてコンデンサＣを使用した場合
の時定数Ｔは、Ｔ＝CRであり、リアクタンス素子として
インダクタンスＬを使用した場合の時定数Ｔは、Ｔ＝L/
Rであるから、低い周波数帯で動作させる場合にはコン
デンサＣを使用する方が有利であり、高い周波数帯で動
作させる場合にはインダクタンスＬを使用する方が有利
である。
の時定数Ｔは、Ｔ＝CRであり、リアクタンス素子として
インダクタンスＬを使用した場合の時定数Ｔは、Ｔ＝L/
Rであるから、低い周波数帯で動作させる場合にはコン
デンサＣを使用する方が有利であり、高い周波数帯で動
作させる場合にはインダクタンスＬを使用する方が有利
である。
このように、この発明の同調増幅器を構成する各素子
は、半導体の製法によって形成することが可能であるか
ら、同調増幅器を半導体ウエハ上に集積回路として形成
でき、大量生産によって安価に作ることができる。
は、半導体の製法によって形成することが可能であるか
ら、同調増幅器を半導体ウエハ上に集積回路として形成
でき、大量生産によって安価に作ることができる。
産業上の利用可能性 以上の発明を実施するための最良の形態に基づく説明
から明らかなように、この発明の同調増幅器によると、
同調周波数と最大減衰量とを互いに干渉することなく、
任意に調整することが可能であって、増幅する信号の周
波数および波形に合わせた増幅器を得ることができ、し
かも、同調増幅器を構成する各素子は、半導体の製法に
よって形成することが可能であるから、同調増幅器を半
導体ウエハ上に集積回路として小型に形成でき、大量生
産によって安価に作ることができる。
から明らかなように、この発明の同調増幅器によると、
同調周波数と最大減衰量とを互いに干渉することなく、
任意に調整することが可能であって、増幅する信号の周
波数および波形に合わせた増幅器を得ることができ、し
かも、同調増幅器を構成する各素子は、半導体の製法に
よって形成することが可能であるから、同調増幅器を半
導体ウエハ上に集積回路として小型に形成でき、大量生
産によって安価に作ることができる。
特に、各移相回路における可変抵抗としてFETのソー
ス・ドレイン間のチャンネルを使用し、このFETのゲー
ト電極に印加する制御電圧を外部から調整してチャンネ
ルの抵抗値を変化させるように構成すると、制御電圧を
印加する配線のインダクタンスや静電容量の影響を回避
することができ、ほぼ設計どおりの理想的な特性を備え
た同調増幅器を得ることができる。
ス・ドレイン間のチャンネルを使用し、このFETのゲー
ト電極に印加する制御電圧を外部から調整してチャンネ
ルの抵抗値を変化させるように構成すると、制御電圧を
印加する配線のインダクタンスや静電容量の影響を回避
することができ、ほぼ設計どおりの理想的な特性を備え
た同調増幅器を得ることができる。
さらに、キャパシタンスＣとインダクタンスＬとによ
り構成される同調回路においては、同調周波数f0が であるから、同調周波数を調整するためにキャパシタン
スＣまたはインダクタンスＬを変化させると、その変化
量の平方根に比例して変化するが、この発明の同調増幅
器によると、抵抗値に比例して同調周波数を変化させる
ことができるので、大幅な調整が可能である。
り構成される同調回路においては、同調周波数f0が であるから、同調周波数を調整するためにキャパシタン
スＣまたはインダクタンスＬを変化させると、その変化
量の平方根に比例して変化するが、この発明の同調増幅
器によると、抵抗値に比例して同調周波数を変化させる
ことができるので、大幅な調整が可能である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/191 H03H 11/16 - 11/22
Claims (11)
- 【請求項１】入力インピーダンスを介して入力された交
流信号を同相および逆相の交流信号に変換して出力する
変換手段と、変換された２つの交流信号を第１のリアク
タンス素子および第１の抵抗を介して合成して移相する
手段とよりなる第１の移相回路と、 該第１の移相回路で移相された交流信号を同相および逆
相の交流信号に変換して出力する変換手段と、変換され
た２つの交流信号を第２のリアクタンス素子および第２
の抵抗を介して合成して移相する手段とよりなり、上記
第１の移相回路と同じ方向に移相する第２の移相回路
と、 該第２の移相回路の出力の位相を反転して出力する位相
反転回路と、 該位相反転回路の出力を帰還インピーダンスを介して上
記第１の移相回路の変換手段の入力へ帰還する回路と、 を具備することを特徴とする同調増幅器。 - 【請求項２】第１の移相回路の第１の抵抗および／また
は第２の移相回路の第２の抵抗を変化させて同調周波数
を変化させることを特徴とする請求項１に記載の同調増
幅器。 - 【請求項３】入力インピーダンスとなる抵抗および帰還
インピーダンスとなる抵抗の抵抗値の比を変化させて最
大減衰量を変化させることを特徴とする請求項１に記載
の同調増幅器。 - 【請求項４】各抵抗をFETのチャンネルで形成すること
を特徴とする請求項１に記載の同調増幅器。 - 【請求項５】半導体集積回路として形成することを特徴
とする請求項１に記載の同調増幅器。 - 【請求項６】入力インピーダンスを介して入力された交
流信号を同相および逆相の交流信号に変換して出力する
変換手段と、変換された２つの交流信号を第１のリアク
タンス素子および第１の抵抗を介して合成して移相する
手段とよりなる第１の移相回路と、 該第１の移相回路で移相された交流信号を同相および逆
相の交流信号に変換して出力する変換手段と、変換され
た２つの交流信号を第２のリアクタンス素子および第２
の抵抗を介して合成して移相する手段とよりなり、上記
第１の移相回路と互いに反対方向に移相する第２の移相
回路と、 該第２の移相回路の出力を帰還インピーダンスを介して
上記第１の移相回路の変換手段の入力へ帰還する回路
と、 を具備することを特徴とする同調増幅器。 - 【請求項７】第２の移相回路の出力と帰還インピーダン
スとの間に非反転増幅器を介在させたことを特徴とする
請求の範囲６に記載の同調増幅器。 - 【請求項８】第１の移相回路の第１の抵抗および／また
は第２の移相回路の第２の抵抗を変化させて同調周波数
を変化させることを特徴とする請求の範囲６に記載の同
調増幅器。 - 【請求項９】入力インピーダンスとなる抵抗および帰還
インピーダンスとなる抵抗の抵抗値の比を変化させて最
大減衰量を変化させることを特徴とする請求の範囲６に
記載の同調増幅器。 - 【請求項１０】各抵抗をFETのチャンネルで形成するこ
とを特徴とする請求の範囲６に記載の同調増幅器。 - 【請求項１１】半導体集積回路として形成することを特
徴とする請求の範囲６に記載の同調増幅器。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11971494 | 1994-05-10 | ||
| JP15310194 | 1994-06-13 | ||
| JP6-256038 | 1994-09-27 | ||
| JP6-119714 | 1994-09-27 | ||
| JP6-153101 | 1994-09-27 | ||
| JP25603894 | 1994-09-27 | ||
| PCT/JP1995/000880 WO1995031036A1 (en) | 1994-05-10 | 1995-05-09 | Tuned amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO1995031036A1 JPWO1995031036A1 (ja) | 1996-11-26 |
| JP2808549B2 true JP2808549B2 (ja) | 1998-10-08 |
Family
ID=27313891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7528840A Expired - Lifetime JP2808549B2 (ja) | 1994-05-10 | 1995-05-09 | 同調増幅器 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0763886B1 (ja) |
| JP (1) | JP2808549B2 (ja) |
| KR (1) | KR100367070B1 (ja) |
| CN (1) | CN1062996C (ja) |
| AU (1) | AU2353895A (ja) |
| DE (1) | DE69524091T2 (ja) |
| WO (1) | WO1995031036A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6034566A (en) * | 1995-11-07 | 2000-03-07 | Takeshi Ikeda | Tuning amplifier |
| US6008691A (en) * | 1996-03-01 | 1999-12-28 | Matsushita Electric Industrial Co., Ltd. | Frequency-dependent resistor |
| TW379479B (en) * | 1996-03-12 | 2000-01-11 | Tif Co Ltd | Tuned amplifier |
| US6313706B1 (en) | 1997-11-27 | 2001-11-06 | Nec Corporation | Semiconductor circuit with a stabilized gain slope |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834056B1 (ja) * | 1969-05-30 | 1973-10-18 | ||
| IT1142703B (it) * | 1981-05-29 | 1986-10-15 | Selenia Ind Elettroniche | Perfezionamento negli amplificatori a transistori bipolari con alta di namica lineare |
| JPS61281708A (ja) * | 1985-06-07 | 1986-12-12 | Matsushita Electric Ind Co Ltd | 広帯域増幅回路 |
| JPH02130008A (ja) * | 1988-11-09 | 1990-05-18 | Toshiba Corp | 高周波電力増幅回路 |
| US4994761A (en) * | 1989-11-06 | 1991-02-19 | Motorola Inc. | VHF power amplifier |
-
1995
- 1995-05-09 CN CN95193834A patent/CN1062996C/zh not_active Expired - Fee Related
- 1995-05-09 WO PCT/JP1995/000880 patent/WO1995031036A1/ja not_active Ceased
- 1995-05-09 EP EP95917516A patent/EP0763886B1/en not_active Expired - Lifetime
- 1995-05-09 JP JP7528840A patent/JP2808549B2/ja not_active Expired - Lifetime
- 1995-05-09 KR KR1019960706303A patent/KR100367070B1/ko not_active Expired - Fee Related
- 1995-05-09 DE DE69524091T patent/DE69524091T2/de not_active Expired - Fee Related
- 1995-05-09 AU AU23538/95A patent/AU2353895A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100367070B1 (ko) | 2003-03-15 |
| DE69524091T2 (de) | 2002-07-18 |
| EP0763886B1 (en) | 2001-11-21 |
| AU2353895A (en) | 1995-11-29 |
| EP0763886A4 (en) | 1997-09-10 |
| CN1062996C (zh) | 2001-03-07 |
| DE69524091D1 (de) | 2002-01-03 |
| WO1995031036A1 (en) | 1995-11-16 |
| KR970703060A (ko) | 1997-06-10 |
| EP0763886A1 (en) | 1997-03-19 |
| CN1152977A (zh) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101834567B (zh) | 宽带增益可调低噪声放大器 | |
| JPS62200808A (ja) | トランスコンダクタンス増幅器 | |
| JP3382397B2 (ja) | 位相シフト増幅器及びその再結合回路への応用 | |
| JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
| WO1998010512A1 (en) | Resistorless operational transconductance amplifier circuit | |
| JP5239451B2 (ja) | 差動単相変換回路 | |
| US4686487A (en) | Current mirror amplifier | |
| CN114830527A (zh) | 具有pvt跟踪的宽带可调谐频率单边带转换器 | |
| US11533021B1 (en) | Down-conversion mixer | |
| JPWO1997032396A1 (ja) | 周波数依存抵抗器 | |
| JPH10150328A (ja) | 差動入力電圧をシングル・エンド出力電圧に変換する電子回路 | |
| WO1995031036A1 (en) | Tuned amplifier | |
| JP4567831B2 (ja) | 電圧電流変換器 | |
| US10116269B1 (en) | Differential amplifier with extended bandwidth and THD reduction | |
| US7138867B2 (en) | Balanced variable gain amplifier capable of achieving performance by low source voltage | |
| TW589781B (en) | Gain stage that minimizes the miller effect | |
| JP3171247B2 (ja) | 多機能演算回路 | |
| JPWO1995031036A1 (ja) | 同調増幅器 | |
| JPS6132842B2 (ja) | ||
| JP3117229B2 (ja) | 負帰還増幅器 | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| JPH0355907A (ja) | 演算増幅器 | |
| JPH0494203A (ja) | 増幅回路 | |
| JP2000114929A (ja) | インピーダンス回路及び移相器 |