JP2810076B2 - 半導体装置およびその製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特にラージ・スケール・イン
テグレイテツド（LSI）の集積回路装置に好適な配線膜
と該配線膜の形成方法に関する。

〔従来の技術〕

集積回路装置の配線膜材料としては、アルミニウムに
少量の銅を添加したもの或はアルミニウムに少量のシリ
コン更には貴金属を添加したものなどが知られている。

アルミニウムに少量の銅を添加したものは、米国特許
第3725309号に記載されており、耐エレクトロマイグレ
ーシヨンすなわち電気移動に起因する配線膜の断線不良
防止効果はすぐれることが示されている。

また、アルミニウム，貴金属（Pt,Pd,Rh,Ir）及びシ
リコンを含む配線材料が特開昭60−26640号、配線膜がP
d,Ptの少なくとも一方を0.1〜2wt％含有し、金属単体又
は化合物の形で析出した合金である半導体装置が特開昭
61−144847号に開示されている。

これらの配線膜材料は、半導体基板上に蒸着或はスパ
ツタリングなどの方法により堆積されたのち、主にウエ
ツトエツテングによつて所定のパターンに形成される。

特開昭60−26640号及び特開昭61−144847号に記載の
ものについても、耐エレクトロマイグレーシヨン、耐ス
トレスマイグレーシヨンを改善する必要がある。

特開昭61−144847号公報には、ドライエツチングに関
する記載はあるものの、その問題点については全く開示
されていない。

〔発明が解決しようとする課題〕

半導体装置の配線はSiを数％添加したAlが一般に用い
られる。この装置を高電流と高温状態の下で作動させる
と、Al配線膜はそれを流れる電流により構成原子が移動
し、配線膜を或る区間では盛上らせてヒロツクが形成さ
れ、他の区間ではボイドが形成される。このヒロツクが
成長すると配線間短絡の原因となり、ボイドが成長する
とその区間で配線膜の抵抗が増大し、抵抗加熱による発
熱で配線膜が溶融し、その半導体装置の故障を引起こ
す。

上記米国特許第3725309号によれば、このエレクトロ
マイグレーシヨンの問題を回避するためにAlに0.1〜54
重量％のCuを添加する。そのためCuAl₂粒子の析出構造
を形成し、これがAl基地の粒界及び粒界三重点に介在
し、Al原子の原子移動を妨げエレクトロマイグレーシヨ
ンに対する半導体装置の寿命を延ばすことができる。と
ころがCuAl₂は偏析する可能性が高く、CuAl₂が析出して
いない場所でエレクトロマイグレーシヨンによる早期の
故障が発生するという欠点がある。

またAl−Cu合金は配線パターンに加工する際のドライ
エツチングが難しく、使用されるCl元素及び残留Cl^-イ
オンによつて著しく腐食されるため、１μｍ以下の精度
の加工が極めて困難であるという欠点がある。また、半
導体素子を使用する時の耐湿信頼性も同時に問題となる
可能性がある。

Al配線膜上に表面保護のためパツシベーシヨン膜を形
成するが、そのためAl配線膜に引張応力がかかり、断線
してしまう、いわゆるストレスマイグレーシヨンによる
不良も問題になつている。特にAl−Cu配線の場合、パタ
ーン精度に問題があるため、ネツキングを起こしている
部分から断線しやすいという欠点がある。

また、AlにCuを添加することによつてAl配線膜の耐エ
レクトロマイグレーシヨン性を改善する特開昭60−2664
0号及び特開昭61−144847号のような前記従来技術で
は、Cuの偏析について配慮がなされておらず、ロツト間
の寿命がばらつくという問題があつた。またAl−Cu合金
は耐食性が悪いため、ドライエツチングあるいはウエツ
トエツチングによる微細加工性に劣る問題及びパツシベ
ーシヨン膜から受けるストレスによつてエツチング時に
できた欠陥部分から断線してしまう、いわゆるストレス
マイグレーシヨンの問題があつた。

さらに上記従来技術は、配線膜材料をドライエツチン
グによつて所定のパターンに配線すること及びその場合
の問題点については配慮されていない。

本発明者らは、アルミニウム配線膜或はアルミニウム
に少量の貴金属，シリコン，銅などを添加したアルミニ
ウム基合金配線膜をドライエツチングすると、斜め方向
から配線膜の側壁がエツチング（以下、サイドエツチン
グという）され、配線膜の上部と下部とで配線膜の線幅
に寸法誤差が生ずることをつきとめた。ウエツトエツチ
ングではこのようなサイドエツチングの問題は生じない
が、エツチングによつて加工しうる線幅はせいぜい数μ
ｍまでであり、１μｍ以下の微細配線には適さない。

最近では、LSIの一層の高集積化を図るうえから、配
線膜の線幅を狭くしようとする傾向があり、線幅を1.3
μｍ以下にできるエツチング方法の重要性が増してい
る。

本発明の目的は、半導体基板上に配線膜を具備する半
導体装置において、配線膜のドライエツチング時にサイ
ドエツチングが生ずるのを防止できる半導体装置の製造
方法を提供するにある。

本発明の他の目的は、サイドエツチングが防止又は著
しく抑制された配線膜を半導体基板上に具備する半導体
装置を提供するにある。

本発明の更に他の目的は、配線膜のサイドエツチング
が防止又は著しく抑制され、これによつて微細配線が達
成された半導体装置を提供するにある。

本発明の更に他の目的は、Al配線膜の微細加工性を改
善し、耐エレクトロマイグレーシヨン及びストレスマイ
グレーシヨン性に優れた半導体装置及びその製造方法を
提供することである。

〔課題を解決するための手段〕

本発明は、半導体基板上にアルミニウム基合金よりな
る配線膜を有する半導体装置において、該配線膜の側壁
に配線膜材料中に含まれる成分を含む物質の層を生成さ
せたことにある。この層は、半導体基板上に配線膜材料
を堆積し熱処理したのちドライエツチングすることによ
り生成させることができる。

本発明においては、まずAl配線の微細加工の寸法精度
を確保するため、耐食性を高める合金元素としてパラジ
ウムあるいはプラチナまたはパラジウムとシリコンをAl
配線膜中に均一に分散させる。これにより微細加工を容
易に行う事ができるようになる。パラジウムあるいはプ
ラチナまたはパラジウムとシリコンを５％以下添加する
事により、耐エレクトロマイグレーシヨン性も改善でき
る。好ましくは、さらに耐ストレスマイグレーシヨン性
を改善するため、パラジウムあるいはプラチナの外にリ
チウム，ベリリウム，マグネシウム，マンガン，鉄，コ
バルト，ニツケル，銅，ランタン，クロム，ジルコニウ
ム，カドミウム，チタン，タングステン，バナジウム，
タンタル，ニオブおよびセリウムの少なくとも１種を５
％以下添加する。

さらに、半導体基板上に上記組成のAl合金の配線膜材
料の薄膜を公知の気相成長蒸着（CVD），電子ビーム蒸
着，スパツタリング法により堆積したのち所定の熱処理
を施すことにより、その後の配線パターンを形成するた
めのドライエツチング工程において配線膜材料に含まれ
る成分を含む物質の層が配線膜の側壁に再び堆積され
て、配線膜のサイドエツチングが阻止もしくは抑制され
る。ここで、配線膜材料が0.5〜１μｍの厚さに堆積さ
れることが望ましい。この保護層は主にPdまたはPtの酸
化物と、ドライエツチングに用いる雰囲気ガスまたはレ
ジスト中に含まれる炭素を含む物質の層であり、その厚
さは100nm以下であることが望ましい。つまり、保護層
中に含まれる炭素はドライエツチングに用いる雰囲気ガ
スまたはレジスト中に含有されているものである。

更に、この層はPdとPtの酸化物と炭素を含む物質の層
であつてもよい。

配線層の側壁にサイドエツチングを阻止する保護層が
形成されること自体には、アルミニウム基合金中の特定
の添加元素の含有量の多少は余り重要でない。重要なの
は、その特定の添加元素がアルミニウム基合金に含ま
れ、その添加元素がドライエツチング工程において、エ
ツチング雰囲気中の酸素または他のガスと反応してアル
ミニウム基合金とは異なる物質の層を生成することであ
る。後述の第１表に示すように、アルミニウム基合金に
含まれる添加元素の量は実際には小量で充分であつた。

ここで、ドライエツチングに使用するガスには、CC
l₄,BCl₃及びCl₂等の塩素ガスの少なくとも１つ又はCH
F₃,CF₄等の炭素を含むフロンガスが用いられる。

本発明の半導体製造方法によれば、前述の如き組成の
アルミニウム基合金よりなる配線膜材料を半導体基板上
に体積したのち所定の熱処理を行い、その後ドライエツ
チングして所定の配線パターンを形成するとともに、そ
のドライエツチング工程中に配線膜の側壁に配線膜材料
中の成分のPdまたはPtの酸化物と炭素とを含む保護層を
形成して、ドライエツチング中の配線膜のサイドエツチ
ングを阻止または抑制する。

保護層中の炭素量は、ほぼ0.01at％以上である。

更には、アルミニウム合金に含まれたパラジウムとプ
ラチナのうち少なくとも１つの酸化物とドライエツチン
グガスに含まれる物質とを有する保護層が形成される。

半導体基板上に堆積した配線膜材料の熱処理方法とし
ては、アニールが最も好適である。アニールの方法とし
ては、200〜500℃の温度に加熱してから室温まで急冷
し、再び350℃以下好ましくは150゜〜350℃の温度に加
熱する二段回の熱処理を行うことが望ましい。後段の35
0℃以下に加熱する熱処理を更に複数回に分けてもよ
い。

熱処理の加熱保持時間は、前段の200〜500℃の温度で
は３〜180分間、後段の350℃以下の温度では10〜600分
間とすることが望ましい。後段の熱処理を更に複数回に
分けて行うときにも、その合計の時間は10〜600分の範
囲とすることが望ましい。

半導体基板上に堆積した配線膜材料をアニールしたの
ちドライエツチングすることによつて配線膜の側壁に生
成した層は、半導体装置の使用中に配線膜中のアルミニ
ウムが成長して配線膜の外部へヒロツクが突き出るのを
阻止し、短絡を防止する作用を有する。又、モールドに
用いるレジンに対する耐食性もあり、配線膜を被うパツ
シベーシヨン膜が破れレジン中の成分が配線膜に達した
ときの腐食保護層として働く。

アルミニウム基合金中の添加元素としてパラジウムま
たはプラチナ或はパラジウムとシリコンを含有したとき
には、ドライエツチング時に配線膜の側壁にパラジウム
またはプラチナの酸化物と炭素とを含む層ができるこ
と、この層の厚さは100nm以下であることを確認した。

更にこのパラジウムまたはプラチナ含有アルミニウム
合金は、熱処理せずに直ちにドライエツチングすると、
エツチング面にPdOまたはPtOのほかにパラジウムまたは
プラチナとアルミニウムの化合物が生成して、この化合
物がエツチングガス中の塩素（Cl）ガスにより腐食され
てサイドエツチングを生ずることを確認した。

パラジウムまたはプラチナ含有アルミニウム合金膜を
アニールし、パラジウムまたはプラチナとアルミニウム
の化合物を析出させたのちドライエツチングすることに
より、ドライエツチング時にエツチング面にパラジウム
またはプラチナとアルミニウムの化合物が析出するのを
阻止し、サイドエツチングを抑制することができる。こ
のためアニール方法として前述した二段の熱処理法が好
適である。

パラジウムまたはプラチナを含むアルミニウム合金と
しては、パラジウムまたはプラチナ５重量％と残部アル
ミニウムよりなる合金、或はパラジウム0.01〜３重量％
とシリコン0.1〜３重量％及び残部アルミニウムよりな
る合金を用いることが望ましい。

半導体基板上への配線膜材料の堆積方法としては、前
述の如く蒸着法たとえばケミカル ベーパデポジシヨン
（CVD）と呼ばれる化学蒸着法や電子ビーム蒸着法、或
はスパツタ法などにより行うことが望ましい。特にスパ
ツタ法は、パラジウムまたはプラチナをアルミニウム合
金中に強制的に固溶させるので、その後の熱処理でアル
ミニウムとパラジウムまたはプラチナの化合物を析出さ
せやすくできるという効果がある。

本発明の半導体装置は、配線膜を具備する半導体基板
を好ましくは銅又は鉄−ニツケル合金からなるリードフ
レームに搭載し、リードフレームと配線膜との間を、好
ましくは実質的に銅又はアルミニウムからなる金属ワイ
ヤにより電気的に接続した構造或はそれらの周囲をレジ
ンで封止した構造として使用することが可能である。

半導体基板にシリコンを用いることもでき、この場合
基板と配線膜との界面に基板のシリコンと配線膜中のパ
ラジウムとが結合してできた金属間化合物が析出してい
る。

又、集積回路装置（IC），ハイブリツドIC,大規模集
積回路装置（LSI）等として使用することができる。

本発明によれば、ドライエツチングによる配線膜のサ
イドエツチングを防止することができる。これにより配
線膜の線幅を細くすることが可能になり、IC,LSIの高集
積化を図ることができる。

配線膜の側壁は直角又はほぼ直角にカツトされるので
線幅1.3μｍ以下、線幅／線間隔の比１以下とすること
が可能であり、配線膜の高さ方向全域に亘つて線幅をほ
ぼ等しくすることができ、高集積化を図ることができ
る。尚、配線膜の高さ方向における線幅の寸法誤差は0.
1μｍ以下であることが望ましい。更にパラジウムまた
はプラチナ含有アルミニウム合金配線とすることにより
耐マイグレーシヨン性及び半導体基板と配線膜とのコン
タクト性も同時に改善することができる。

本発明の半導体装置は、大型コンピユータ，パソコ
ン，ワープロなどへの応用が可能である。勿論これらに
限定されるわけではない。

〔作用〕

以下、パラジウム含有アルミニウム合金配線を例にと
つて、配線膜の微細加工性，耐エレクトロマイグレーシ
ヨン性及び半導体基板とのコンタクト性が改善できる理
由について説明する。

１）微細加工性 アルミニウム（Al）配線膜中にパラジウムをAlに対す
る固溶限以上の量具体的には0.01重量％以上含有させる
と、配線膜表面に生成するアルミナ皮膜中にパラジウム
酸化物が薄く均一な層として生成する。このパラジウム
酸化物はドライエツチングに用いるClガスに対して非常
に耐食性があり、ドライエツチング時にエツチング面以
外の部分が腐食されAlCl₃となつて昇華するのを阻止す
る。

ドライエツチングは、Clを含むエツチングガスが配線
膜表面のアルミナ皮膜を破壊し、活性なAlと結合してAl
Cl₃となり昇華することによつて進む。Al配線中にパラ
ジウムを含有することにより、アルミナ皮膜中にパラジ
ウム酸化物層が生成し、まずエツチングしない部分をエ
ツチングガスから保護する。

配線膜中にアルミニウムとパラジウムの化合物を析出
させる熱処理を施すと、アルミニウム合金の主に結晶粒
界に化合物が析出し、結晶粒内に化合物とならなかつた
パラジウムが微細に分散する。

ドライエツチング時にこのパラジウムが雰囲気中の酸
素と結びついてパラジウム酸化物を生成し、このパラジ
ウム酸化物がエツチング面の側壁に薄く層状に生成して
サイドエツチングを阻止する。

このようにサイドエツチングを阻止することができる
ので、ドライエツチングの利点である微細配線を実現す
ることができる。本発明によれば、ウエツトエツチング
では殆ど不可能に近い線幅1.3μｍ以下の微細配線、具
体的には0.5〜1.3μｍという微細配線を達成することが
できる。又、配線膜の側壁は直角又はほぼ直角にカツト
されるので、線幅／熱間隔の比を１以上とすることが可
能になる。

パラジウム含有アルミニウム合金配線膜を用いたとき
の配線膜の高さ方向の全域にわたつて線幅が略同一でそ
の寸法誤差は、片面で0.05μｍ、全域で0.1μｍ以下で
あつた。

Clガスによる腐食に対する保護効果は、パラジウムが
白金，金，イリジウム，銀等の貴金属或はクロム，ハフ
ニウム，ニツケル，コバルト，タンタル，ニオブ等の遷
移金属にくらべて最もすぐれている。

２）耐エレクトロマイグレーシヨン性 エレクトロマイグレーシヨンは、Al配線を流れる電流
によつてAl配線膜の結晶粒界をAl原子が移動し、特に粒
界三重点にボイドができ、それが広がつて配線が断線に
至るものである。Al配線の結晶粒界、特に粒界三重点を
強化することによつて耐エレクトロマイグレーシヨン性
を高める事ができる。Alにパラジウムを0.01〜３重量％
添加し熱処理することによつて微細なアルミニウム，パ
ラジウム化合物を主とする析出物をAlの結晶粒界に析出
させることができる。特に熱処理方法として200〜500
℃,3〜180分間のアニール後急冷し、次いで350℃以下、
10〜600分間の再加熱処理を施すことにより、粒界三重
点に集中的に析出物を形成でき、耐エレクトロマイグレ
ーシヨン性を高めることができる。

粒界三重点にAlとパラジウムとの化合物を析出させる
ためには、パラジウムをアルミニウムに対する固溶限以
上含有することが好ましい。

本発明者らは、前述の条件の二段の熱処理を施すこと
により、アルミニウムとパラジウムの化合物Al₃Pdを粒
界三重点の30％以上の領域に析出させることに成功し
た。析出物の粒径は0.3μｍ以下である。

３）半導体基板と配線膜とのコンタクト性 シリコン基板上にパラジウムを含有するアルミニウム
合金配線膜を蒸着或はスパツタにより堆積したものは、
シリコン基板と配線膜とのコンタクトホール部分で、シ
リコン基板からシリコンが配線膜中に拡散し、アロイピ
ツトの問題が生じる。アロイピツトが生じるとSiの拡散
層が突抜け、Al配線と拡散層の下のSiとがシヨートし
て、半導体素子として機能しなくなる。

Al配線中へのシリコン（Si）の溶け出しによるアロイ
ピツトを防止し、また、Al中からのシリコン析出を抑制
するためには、SiとAlとの界面にシリサイドを形成する
必要がある。しかし、Al中に添加した元素がシリサイド
を作ることは未だ知られていない。遷移金属及び貴金属
を添加したAl合金膜を作製し、450℃でアニールした結
果、Siとの界面にシリサイドが形成されたのはAl−Pd系
のみであつた。

なお、シリコン基板中のシリコンがAl合金配線中に溶
け出すのを防止するために、配線膜中にシリコンを含有
させておくことが望ましい。このシリコン量は0.1重量
％以上で特に有効である。ただし上限は配線膜の断線防
止の観点から３重量％までにとどめることが望ましい。

〔実施例〕

本発明の実施例を添付図面を参照して説明する。

第１図は、本発明による半導体装置の配線膜部分の拡
大図である。図において、半導体基板１の上にはパラジ
ウムを含むアルミニウム合金よりなる配線膜２が形成さ
れており、ドライエツチングされた配線膜の側壁には炭
素含有パラジウム酸化物の層３が生成している。この層
３により配線膜パターンを形成するときのドライエツチ
ング工程における配線膜の側壁のサイドエツチングが阻
止される。第２図は配線膜がサイドエツチングされた状
態を模式的に示したものである。配線膜を本発明による
熱処理をせずにドライエツチングした場合には、このよ
うなサイドエツチングが生じる。

第３図は本発明の実施例による半導体装置、例えば4M
DRAM,1MSRAM等の一部の構造を示した断面図である。第
３図において、１はたとえばシリコン基板よりなる半導
体基板、５は絶縁膜、４はコンタクトホールを形成した
絶縁物であり、例えば厚さ0.1〜0.5μｍのSiO₂膜或はPS
G膜よりなる。２は純Al又はSi入りAlにPdを0.01〜３重
量％添加したAl合金配線膜である。配線膜の厚さは、LS
Iでは一般に0.5〜１μｍである。Al合金配線膜２はコン
タクトホールで半導体基板１と接触している。Al合金配
線膜２の露出面は図示しないパツシベーシヨン膜例えば
厚さ0.5〜2.0μｍのSiO₂あるいはPSG,PIQ膜で保護され
ている。Al合金配線膜２はボンデイングパツドで金属ワ
イヤ６たとえば銅ワイヤ，アルミニウムワイヤ，金ワイ
ヤなどとボールボンデイングによつて接続されている。
ボールの形成はワイヤ端部をたとえば非酸化性雰囲気中
で溶融し、表面張力を利用してボールとすることによつ
て形成する。半導体基板１上に配線膜材料を形成したな
らば、熱処理を施して配線膜中にアルミニウムとパラジ
ウムの化合物を析出させる。その後、ドライエツチング
を行い、所定のパターンに配線する。ドライエツチング
の際には、エツチングしない部分をマスクで覆う、マス
クとしては、たとえばレジストマスクを用いることが望
ましい。

第４図は、配線膜を具備する半導体基板をリードフレ
ーム７に搭載し、配線膜２とリードフレーム７とを金属
ワイヤ６により電気的に接続し、更にレジン８で封止し
たレジン封止型半導体装置を示している。第４図におい
て、符号９がパツシベーシヨン膜である。

金属ワイヤとしては、純銅或は添加元素を含まない実
質的に銅よりなる銅ワイヤ，純アルミニウム或は添加元
素を含まない実質的にアルミニウムよりなるアルミニウ
ムワイヤを用いることが望ましい。

リードフレームとしては、銅或は鉄−ニツケル合金を
用いることが望ましい。

第22図は、4Mビツト以上の記憶素子をもつた4MDRAM
や、1Mビツト以上の記憶素子をもつた1MSRAM等の大規模
集積回路装置への適用例を示している。

図のように、大規模集積回路を有する半導体基板（LS
I）181、該半導体基板を搭載するMo等の金属板185、前
記半導体基板上に配線された配線膜２、該配線膜をリー
ドフレーム182に電気的に接続する金属ワイヤ183、前記
半導体基板と前記配線膜及び前記金属ワイヤを気密に封
止する電気絶縁性キヤツプ184を具備する。前記配線膜
２は前述の実施例で説明したような方法で形成され、該
配線膜の側壁が直角又はほぼ直角にカツトされておりか
つ該側壁表面に沿つて配線膜材料中に含まれるパラジウ
ムの酸化物と炭素を含む保護膜が形成されている。

半導体基板を支持する金属板は、モリブデン板185と
金めつき銅スタツド186とから構成されている。LSI181
はモリブデン（Mo）板へ金ろう187によりろう付されて
いる。

第5A図はAl−１重量％Si−0.5重量％Pd合金配線膜に4
50℃×30分の熱処理を施したときの組織を示しており、
第5B図はその後、300℃×１時間と350℃×１時間の第２
段の加熱処理を施したときの組織を示している。第二段
目の熱処理をこのように複数回に亘つて施してもよい。
第5A図では析出物が通常の粒界に存在するのに対し、第
5B図では粒界三重点に集中して存在していることがわか
る。両者の組織の粒界析出の状況について詳細に調べた
結果、第5A図の組織では主として粒界析出が90％以上を
占めており、粒界三重点への析出は10％に満たないこと
が判明した。第5B図の組織では粒界三重点への析出が30
％以上を占めていた。

第６図は析出物が配線の粒界三重点に占める割合とそ
れと同一ロツトのストライプに２×10⁶A/cm²の電流密度
で通電したときのエレクトロマイグレーシヨンによつて
配線が断線するまでの平均時間t₅₀との関係を示したも
のである。また粒界三重点への析出が30％の配線の平均
断線時間t₅₀とPd添加量の関係を第７図に示す。0.01重
量％以上のPd添加が有効なことがわかる。第６図及び第
７図からPdの含有量は0.01〜３重量％が適当で、本発明
による熱処理によつて粒界三重点へ析出物を形成する割
合を高めると耐エレクトロマイグレーシヨン性を更に高
めることができる。

第８図は、Al−0.5重量％Pd−１重量％Si合金配線膜
をアニール後、再加熱処理（析出熱処理）したときのAl
結晶粒の（111）優先方位の分散角と平均断線時間t₅₀と
の関係を示す。Al結晶粒は通常最も安定な（111）面に
配向しているが、個々の結晶粒の＜111＞方位は少しず
つずれている。このずれをＸ線で測定し、その平均を分
散角と定義した。分散角が大きいという事は結晶粒界の
乱れが大きいという事を意味している。第８図から分か
るように分散角が大きい程、平均断線時間t₅₀は短かく
なる。この分散角とアニール温度との関係を第９図に示
す。またアニール温度を400℃−30分間としたときの析
出熱処理と結晶組織との関係を第10A図〜第10D図に示
す。第９図からアニール温度が低すぎると結晶粒の再配
列が起こらず、高すぎると再結晶が起こつて分散角が小
さくならない。これからアニール条件を200〜450℃で３
〜180分間にすると耐マイグレーシヨン性を高めること
ができる。一方、第10A図〜第10D図から、析出熱処理の
温度が低すぎると粒界析出が起こらず、高すぎると析出
物の粒径が大きくなりすぎてAl原子が移動しやすくなり
耐マイグレーシヨン性を損なう。これらより析出熱処理
を100〜400℃で10〜600分間にすると析出物の粒径を0.3
μｍ以下に抑えることができ、耐マイグレーシヨン性を
高めることができることを究明した。

Al−0.5重量％Pd−１重量％Si合金配線膜に以上のよ
うな２段の熱処理を施した後、所定の配線膜のパターン
を形成するためドライエツチングをすると第１図に示す
ようにその側壁にパラジウム酸化物の層が形成される。
前述の如くこのパラジウム酸化物は炭素を含有してお
り、その含有量はドライエツチングの条件を調整するこ
とにより制御することができる。第21図に炭素含有量と
配線膜の腐食性を示す塩素イオン100ppmは水溶液中での
自然腐食電位における腐食電流との関係を示す図面であ
る。図から分かるように炭素含有量が0.01％以上になる
と腐食電流が1/100に減少することが分かる。

各種配線膜材料について厚さ0.5μｍの配線膜をスパ
ツタにより形成し、熱処理後にドライエツチングを行つ
て、線幅１μｍに加工したときの寸法減少量を第１表に
示す。

Al−0.5wt％（重量％を意味する）Pd−1wt％Si合金の
配線膜が最も寸法減少が少ないことが明らかである。

第11図は本発明の一実施例に係る半導体装置の構造を
示す概略断面図であり、Al合金配線膜２とSi拡散層24の
間に部分的にパラジウムシリサイド25が形成されてい
る。符号22はパツシベーシヨン膜、23は熱酸化SiO₂膜を
示している。第12A図〜第12C図は本発明の半導体装置の
製造工程の一例を示している。はじめに、半導体基板１
上に従来のAl−１重量％Si−１重量％Pd合金配線膜をス
パツタ法で形成し、ホトエツチング工程を経て第12A図
のように配線パターンを形成する。このとき、配線膜材
料のスパツタリングによつて生じた格子欠陥27が拡散層
24の内部に、また拡散層24の表面には酸化膜28が残つて
いる。次に400℃で30分間のアニールを行なう。第12B図
に示すようにこの工程により、スパツタ時の欠陥27が回
復し良好なオーミツクコンタクトが形成される。またAl
合金配線膜の堆積時に表面に残つていた自然酸化膜28は
Alにより還元され、半導体基板表面は清浄なSiになる。
その後、200℃で２時間の再加熱処理を行なう。第12C図
に示すように、これにより、Al合金中のPdがSi界面に集
中し、そこでSiと反応しシリサイド25を形成する。この
時、上部のAl合金膜をエツチングしSi界面のXPS分析を
行なつた結果を第13図に示す。この場合エツチングの際
にAl合金及びAl金属間化合物は除かれるが、それ以外の
界面への析出物は残り、XPS分析で検出される。検出さ
れる元素はPd,Si,O,Cであり、このうち、ＯとＣは、エ
ツチング工程でSi表面についた汚れがその起源である。
検出されたPd3d5/2ピークについてさらに詳細に検討し
た結果、第14図に示すようにPdがPd₂Siを形成している
ことがわかつた。ここで、400℃のアニールを２時間以
上続けても第14図のPd₂Siピークの強度を増加しないこ
とから、Si界面はこの条件のアニールで完全にPd₂Siに
おおわれている。またこの時Si界面へのSi析出は認めら
れない。その後、200℃60分の再加熱処理を行なつてもS
i析出は発生せず、コンタクト抵抗もほとんど変化しな
い。この200℃で熱処理を、60分,30分のそれぞれに縮め
た時のSi界面をおおうPd₂Siの面積比をXPSスペクトル強
度より求め第２表に示す。

再加熱時間30分ではSi界面の80％はシリサイド化せず
Siのままだが、その後に450℃60分のアニールを加えて
も、界面に発生するSi析出は細かく、大きく成長するこ
とがない。そのためコンタクト抵抗は450℃60分のアニ
ールの前後で77％しか増加しなかつた。これはAl−１重
量％Siを用いた従来技術と比較し1/2以下の抵抗増加で
あり、本発明の効果を示している。すなわち、シリサイ
ドの形成はSi界面全体にわたつていなくとも効果があ
る。一方、200℃の再加熱処理温度を150℃に下げ、150
℃,2時間とした場合のこの熱処理後のSi界面のXPSスペ
クトルを第15図に示す。この場合、界面にはPd₂Siのほ
かにPd単体の析出も発生する。その後に450℃60分のア
ニールを加えると、Pd単体の析出物はAl合金膜中へ再吸
収され、Si析出の抑制効果は弱い。しかしこの場合にも
界面にPd₂Siが十分形成されており、十分なSi析出の抑
制効果を得ることができる。第３表参照。

本実施例においては、シリサイドが低温でできるだけ
均一に形成される必要がある。第４表に、比較的低温で
形成されるシリサイドを示す。

最も低温でシリサイドを形成するPdが有利であるが、
他に低温で一種のシリサイドのみを形成するものとして
Mgが挙げられる。しかし、MgはAlに添加した場合にAlと
よく固溶しSi界面へ現れてこない。

以上の実施例では、Al合金にPd,Siを分散した配線膜
材料を用いたが、Al合金にPtまたはPtとSiを分散した配
線膜材料によつても同様の効果がえられる。

また配線膜材料の堆積は気相成長法蒸着（CVD），電
子ビーム（EB）蒸着、あるいはスパツタリング法による
のが望ましい。スパツタリング法による場合は、添加元
素の濃度分布を目標値の±0.05％以内に制御したターゲ
ツトを用いることにより均一で特性のすぐれたAl配線膜
を得ることができる。

次に、パラジウムまたはプラチナ（第１の添加元素）
を５重量％未満、かつリチウム，ベリリウム，マグネシ
ウム，マンガン，鉄，コバルト，ニツケル，銅，ランタ
ン，セリウム，クロム，ジルコニウム，カドミウム，チ
タン，タングステン，バナジウム，タンタル，リオブの
少なくとも１種（第２の添加元素）を５重量％未満を含
み残部がアルミニウム或はシリコンを３重量％未満含む
アルミニウムよりなる配線膜材料を用いた場合の実施例
について説明する。

上記材料をスパツタリング法により半導体基板上に堆
積して第１段の熱処理として、400〜500℃で10分間以上
アニール熱処理を行い、第２の添加元素をAl基地に固溶
させた後、半導体基板ごと10℃/sec以上の割合で急冷
し、添加元素をAl基地中に過飽和固溶体とする。次に前
記過飽和固溶体を微細な化合物として析出させるため35
0℃以下の温度で20〜60分間析出熱処理を行つた後、添
加元素をAl基地に再固溶させるため、前記アニール温度
で10分間以内の再固溶熱処理を行う。

このようにして得られたAl配線膜は、最初はパラジウ
ム又はプラチナのアルミニウムとの金属間化合物からな
る析出物が存在し、配線に電流が流れるに従つて固溶し
ている他の添加元素が時間とともに連続的に析出しうる
ものである。このため配線膜２μｍ以下の微細配線膜の
耐エレクトロマイグレーシヨン性および耐ストレスマイ
グレーシヨン性を大幅に改善できる。

以上のようにして形成した配線膜と従来法により形成
した配線膜との高温通電試験によるエレクトロマイグレ
ーシヨンによる配線寿命の比較を第16図に示す。図で最
初の３例は従来法により形成した配線膜である。この配
線寿命は、試験サンプルの半数が断線した時間で定義す
る。第16図から明らかなように、従来法の配線に比べ本
発明のAlの合金配線の方が寿命が長い。

第17A図は上記実施例の熱処理によるAl合金配線の微
細組織を第17B図，第17C図，第17D図はAl−Si,Al−Pd−
Si,Al−Pd−Cu−Si配線材料を従来法により450℃１時間
熱処理を行つたときの微細組織を示す。この組織は８×
10⁶A/cm²の高い電流密度を流し、３時間通電したあとの
Al合金膜の組織を示したものである。本実施例によれば
粗大な析出物と微細な析出物が混合して粒界にでてお
り、微細析出反応が起こつているのが分かる。一方、他
の３つの例では析出物が粗大化しており、転位のピニン
グによる粒界拡散の抑制効果がなくなつている。

第18図は本実施例によるAl合金配線と従来のSi入りAl
配線とを塩素系ガスでドライエツチングした際のパター
ン寸法精度を示す。第18図から明らかなように、従来の
Si入りAl配線と本実施例のAl合金配線を比べた場合、特
に4MDRAMや1MSRAMのようなパターン寸法が１μｍ以下の
半導体装置においては本実施例の方が加工性に優れてい
る事が分かる。

第19図はストレスマイグレーシヨンによる累積不良率
について、従来のAl−Si配線と、Al−Pd−Si配線及び本
実施例のAl−Pd−Mg−Si配線について調べた結果を示
す。第19図から明らかなように、Mgを添加する事によつ
て耐ストレスマイグレーシヨン性は著しく向上できる。
同様の効果はMg以外の前述の添加元素を少なくとも１種
添加することによつても得られる。第20図はAl−Pd−Si
配線膜にMgを添加した上に前述のように熱処理によつて
結晶粒の大きさを配線幅（0.8μｍ）よりも小さくした
場合のストレスマイグレーシヨンによる配線寿命の変化
を示す。第20図から明らかなように、Mgを添加して結晶
粒を小さくしたもの程安定度が高く、結晶粒径が配線幅
よりも大きなものではストレスマイグレーシヨン寿命が
短い。

この理由は、ストレスマイグレーシヨンによる断線は
引張応力に起因するAl原子の粒界拡散によつて起こる
が、配線幅と結晶粒径が同程度になると一ケ所で粒界拡
散が起こるとそれが配線の断線につながる確率が高くな
るためだと考えられる。なお、結晶粒を微細化する効果
はMg以外の前述の添加元素を用いた場合にも得る事がで
きる。このように結晶粒径が１μｍよりも小さくなる理
由としては本発明の熱処理のうち析出処理後、アニール
温度で短時間再加熱することにより、Al基地の再結晶が
起こるためだと考えられる。

〔発明の効果〕

本発明によれば、耐食性，耐エレクトロマイグレーシ
ヨン性、耐ストレスマイグレーシヨン性ともに優れ、か
つ１μｍ以下の配線パターンが容易に加工できる半導体
用配線膜が得られる。

その結果、樹脂モールドあるいはセラミクスモールド
の半導体素子を高密度化することができ、かつ微細配線
パターンに適用でき、半導体装置の信頼性向上を図るこ
とができる。

【図面の簡単な説明】

第１図は本発明の半導体装置を模式的に示す配線膜の断
面図、第２図は従来の半導体装置を模式的に示す配線膜
の断面図、第３図は本発明の１実施例による半導体装置
の斜視断面図、第４図は本発明の他の実施例によるレン
ジ封止型半導体装置の１部断面図、第5A図及び第5B図は
配線膜を熱処理したときの組織図、第６図は粒界三重点
のAlとPdの化合物の析出の割合とエレクトロマイグレー
シヨンによる断線にたいする寿命（時間）の関係を示す
グラフ、第７図は配線膜材料に含まれるPd濃度とエレク
トロマイグレーシヨンによる断線にたいする寿命（時
間）の関係を示すグラフ、第８図はAl結晶粒の分散角と
エレクトロマイグレーシヨンによる断線にたいする寿命
（時間）の関係を示すグラフ、第９図はAl結晶粒の分散
角とアニール温度との関係を示すグラフ、第10A図〜第1
0D図は異なる条件で第２回目の熱処理を施したそれぞれ
の配線膜の組織を示す図面、第11図は本発明の他の実施
例による半導体装置の要部断面図、第12A図〜第12C図は
本発明による２回の熱処理工程による配線膜と拡散層と
のコンタクト部の組織の変化を示す断面図、第13図は20
0℃２時間の第２回目の熱処理後Al合金膜をエツチング
して除きSi界面について行つたXPS分析結果を示す特性
図、第14図は第13図のPd3dについて詳細に測定を行つた
結果を示す特性図、第15図は200℃２時間の第２回目の
熱処理後のPd3dXPSスペクトルを第14図と同じ手順で測
定した結果を示す特性図、第16図は配線膜材料の各種組
成とエレクトロマイグレーシヨン断線に対する配線寿命
の関係を示す図面、第17A図〜第17D図は本発明による熱
処理を施した場合及び従来の熱処理を施した場合の配線
膜の組織を示す図面、第18図はドライエツチング後の配
線膜の寸法の本発明による場合と従来技術による場合の
比較を示す図面、第19図はストレスマイグレーシヨン断
線にたいする不良率の本発明と従来技術との比較を示す
図面、第20図は添加元素とストレスマイグレーシヨン断
線による配線寿命との関係を示すグラフ、第21図はPdO
被膜中の炭素の含有量と配線の耐腐食性との関係を示す
図面、第22図は本発明を大規模集積回路装置に適用した
例を示す図面である。 １……半導体基板、２……配線膜、３……パラジウム酸
化物層、４及び５……絶縁膜、６……金属ワイヤ、７…
…リードフレーム、８……レジン、９……パツシベーシ
ヨン膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 深田 晋一 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 塩田 勝彦 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 滝 元司 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 板垣 達夫 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (56)参考文献 特開 昭61−144847（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/3205

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】シリコン基板と、該シリコン基板上に形成
   された複数の配線膜を有し、各配線膜がパラジウムを５
   重量％以下含むアルミニウム合金よりなり、該合金の結
   晶粒界三重点の30％以上の領域にパラジウムが単体又は
   金属間化合物として析出しており、前記配線膜と前記シ
   リコン基板との界面に配線膜中のパラジウムとシリコン
   とが結合してできたパラジウムシリサイドよりなる析出
   物を有し、かつ前記配線膜の側壁にドライエッチングに
   よる配線形成時に生成したパラジウム酸化物と炭素とを
   有する膜を具備することを特徴とする半導体装置。
2. 【請求項２】半導体基板上にパラジウムとプラチナとか
   ら選択された１つを５重量％以下含むアルミニウム合金
   の配線膜材料の層を堆積する工程と、 前記堆積された配線膜材料の層に熱処理を施して前記パ
   ラジウムとプラチナとから選択された１つとアルミニウ
   ムとの金属間化合物を析出させる工程と、 前記熱処理の施された配線膜材料の層をドライエッチン
   グして所定の配線膜パターンを形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
3. 【請求項３】請求項２の前記ドライエッチングの工程に
   おいて、前記形成された配線膜パターンを構成する各配
   線膜の側壁に前記パラジウムとプラチナとから選択され
   た１つの酸化物と炭素とを有する保護膜が形成されるこ
   とを特徴とする半導体装置の製造方法。
4. 【請求項４】半導体基板上にパラジウムとプラチナとか
   ら選択された１つを５重量％以下含むアルミニウム合金
   の配線膜材料の層を堆積する工程と、 前記堆積された配線膜材料の層にアニーリングの第１段
   の熱処理を施す工程と、 前記第１段の熱処理の施された配線膜材料の層に第２段
   の熱処理を施して前記パラジウムとプラチナとから選択
   された１つとアルミニウムとの金属間化合物を析出させ
   る工程と、 前記第２段の熱処理の施された前記配線膜材料の層にド
   ライエッチングを施して所定の配線膜パターンを形成す
   る工程と、 を含むことを特徴とする半導体装置の製造方法。
5. 【請求項５】請求項４の前記ドライエッチングの工程に
   おいて、前記形成された配線膜パターンを構成する各配
   線膜の側壁に前記パラジウムとプラチナの選択された１
   つの酸化物と炭素とを有する保護膜が形成されることを
   特徴とする半導体装置の製造方法。
6. 【請求項６】半導体基板上にパラジウムを含むアルミニ
   ウム合金の配線膜材料の層を堆積する工程と、 前記堆積された配線膜材料の層に熱処理を施して、アル
   ミニウムとパラジウムの化合物を析出させる工程と、 前記熱処理の施された配線膜材料の層にドライエッチン
   グを施して配線膜の所定のパターンを形成し、該形成さ
   れた配線膜パターンを構成する配線膜の各々の側壁にパ
   ラジウムの酸化物と炭素とを有する保護膜を形成する工
   程と、 前記配線パターン及び保護膜を形成する工程を経た前記
   半導体基板をリードフレーム上にマウントし、前記配線
   膜と前記リードフレームとを金属ワイヤにより接続する
   工程で、前記金属ワイヤと前記配線膜との接続を前記金
   属ワイヤの端部にボールを形成して該ボールを前記配線
   膜に圧接する工程と、 を含むことを特徴とする半導体装置の製造方法。
7. 【請求項７】半導体基板と、該基板上に形成された複数
   の配線膜とを有し、各配線膜がパラジウムとプラチナと
   から選択された１つである第１の添加元素を５重量％以
   下、及びリチウム，ベリリウム，マグネシウム，マンガ
   ン，鉄，コバルト，ニッケル，銅，ランタン，セリウ
   ム，クロム，ジルコニウム，カドミウム，チタン，タン
   グステン，バナジウム，タンタル，及びニオブの第２の
   添加元素群から選択された少なくとも１つを５重量％以
   下含むアルミニウム合金からなり、その側壁に前記第１
   の添加元素の酸化物と炭素とを有する保護膜が形成され
   ていることを特徴とする半導体装置。
8. 【請求項８】半導体基板上にパラジウムとプラチナとか
   ら選択された１つである第１の添加元素を５重量％以
   下、及びリチウム，ベリリウム，マグネシウム，マンガ
   ン，鉄，コバルト，ニッケル，銅，ランタン，セリウ
   ム，クロム，ジルコニウム，カドミウム，チタン，タン
   グステン，バナジウム，タンタル，及びニオブの第２の
   添加元素群から選択された少なくとも１つを５重量％以
   下含むアルミニウム合金の配線膜材料の層を堆積する工
   程と、 前記堆積された配線膜材料の層を200〜500℃で10分間ア
   ニールした後、10℃/secの割合で急冷する第１段の熱処
   理を行う工程と、 前記第１段の熱処理の施された前記配線膜材料の層を35
   0℃以下の温度で加熱し、ついで前記アニールの温度で1
   0分以内再加熱することを含む第２段の熱処理を行う工
   程と、 前記第２段の熱処理の施された前記配線膜材料の層をド
   ライエッチングして所定の配線膜パターンを形成する工
   程と、を含むことを特徴とする半導体装置の製造方法。