JP2811776B2 - 制御信号発生回路 - Google Patents
制御信号発生回路Info
- Publication number
- JP2811776B2 JP2811776B2 JP1195515A JP19551589A JP2811776B2 JP 2811776 B2 JP2811776 B2 JP 2811776B2 JP 1195515 A JP1195515 A JP 1195515A JP 19551589 A JP19551589 A JP 19551589A JP 2811776 B2 JP2811776 B2 JP 2811776B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- interference source
- intermediate frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタルマイクロ波無線通信システムにお
ける自動干渉除去装置に用いられる分数間隔型トランス
バーサルフィルタの制御信号発生回路に関する。
ける自動干渉除去装置に用いられる分数間隔型トランス
バーサルフィルタの制御信号発生回路に関する。
近年、ディジタルマイクロ波通信システムにおいて
は、周波数有効利用のためインタリーブ伝送からコネャ
ネル伝送へと、また、4PSK（Phase Shift Keying）から
16QAM（Quadrature Amplitude Moduration）へと多値化
が進んでいる。このように周波数利用効率を上げていく
と、交差偏波間干渉，従来から存在するアナログマイク
ロ波通信システムからの干渉等の問題が厳しいものとな
ってくる。そこで、これらの干渉を除去するため、符号
伝送周期の整数分の１の周期で動作する分数間隔型のト
ランスバーサルフィルタを用いた種々の自動干渉除去装
置が提案されている。
は、周波数有効利用のためインタリーブ伝送からコネャ
ネル伝送へと、また、4PSK（Phase Shift Keying）から
16QAM（Quadrature Amplitude Moduration）へと多値化
が進んでいる。このように周波数利用効率を上げていく
と、交差偏波間干渉，従来から存在するアナログマイク
ロ波通信システムからの干渉等の問題が厳しいものとな
ってくる。そこで、これらの干渉を除去するため、符号
伝送周期の整数分の１の周期で動作する分数間隔型のト
ランスバーサルフィルタを用いた種々の自動干渉除去装
置が提案されている。
かかる自動干渉除去装置の一例（第１の例）として、
IF帯の分数間隔代トランスバーサルフィルタを用いた自
動干渉除去装置を説明する。そのブロック図を第５図
（ａ）に示す。
IF帯の分数間隔代トランスバーサルフィルタを用いた自
動干渉除去装置を説明する。そのブロック図を第５図
（ａ）に示す。
端子１は干渉を受けた所望信号入力端子、端子２は干
渉源である信号の入力端子である。31,32は遅延時間T/2
（Ｔは伝送符号のクロック周期）の遅延線であり、41〜
46は重み付け回路、51,52は合成回路、６は直交合成回
路、７は加算器である。８及び8aは直交同期検波回路
（MIX）、81は掛算器、82は90度移送器である。また、
９はフリップフロップ回路（F/F）、10は２てい倍回
路、11は電圧制御型搬送波信号発振器、12は電圧制御型
クロック発振器、13,13aはアナログ・ディジタル変換回
路（A/D）である。100aは制御信号発生回路（CONI）で
ある。
渉源である信号の入力端子である。31,32は遅延時間T/2
（Ｔは伝送符号のクロック周期）の遅延線であり、41〜
46は重み付け回路、51,52は合成回路、６は直交合成回
路、７は加算器である。８及び8aは直交同期検波回路
（MIX）、81は掛算器、82は90度移送器である。また、
９はフリップフロップ回路（F/F）、10は２てい倍回
路、11は電圧制御型搬送波信号発振器、12は電圧制御型
クロック発振器、13,13aはアナログ・ディジタル変換回
路（A/D）である。100aは制御信号発生回路（CONI）で
ある。
端子２から入力された干渉源である信号（干渉信号）
は４分岐され、１つは遅延線31に、２つは重み付け回路
41,46に入力された制御信号発生回路100aの出力である
重み付け制御信号Ｒ−1,I−１に比例した信号が出力さ
れる。同様に、遅延線31,32の出力信号も重み付け回路4
2,43,45,44に入力され、それぞれ重み付け制御信号R0,R
1,I0,I1に比例した信号が出力される。また、残り１つ
の信号は直交同期検波回路8aに入力され、電圧制御型搬
送波信号発振器11の出力（CARR）にて同期検波を行な
い、同相，直交それぞれの同期検波信号を出力する。こ
の同期検波信号はF/F9に入力され、電圧制御型クロック
発振器12の出力周波数の２倍の周波数のクロック信号CL
K（T/2）で識別判定し、２値変換して象限判定信号
（DP,DQ）を制御信号発生回路100aに出力する。
は４分岐され、１つは遅延線31に、２つは重み付け回路
41,46に入力された制御信号発生回路100aの出力である
重み付け制御信号Ｒ−1,I−１に比例した信号が出力さ
れる。同様に、遅延線31,32の出力信号も重み付け回路4
2,43,45,44に入力され、それぞれ重み付け制御信号R0,R
1,I0,I1に比例した信号が出力される。また、残り１つ
の信号は直交同期検波回路8aに入力され、電圧制御型搬
送波信号発振器11の出力（CARR）にて同期検波を行な
い、同相，直交それぞれの同期検波信号を出力する。こ
の同期検波信号はF/F9に入力され、電圧制御型クロック
発振器12の出力周波数の２倍の周波数のクロック信号CL
K（T/2）で識別判定し、２値変換して象限判定信号
（DP,DQ）を制御信号発生回路100aに出力する。
重み付け回路41〜43の出力と44〜46の出力とはそれぞ
れ合成回路51,52に入力されて合成信号が出力され、直
交合成回路６に入力される。直交合成回路６では、合成
回路52の出力信号の位相をπ/2遅らせて合成回路51の出
力と合成し出力する。直交合成回路６の出力と端子１か
ら入力した所望信号とは、加算器７で加算され、直交同
期検波回路８に入力される。直交同期検波回路８では、
加算器７からの入力が電圧制御型搬送波信号発振器11の
出力（CARR）で同期検波され、同相，直交それぞれの同
期検波信号はA/D13,13aに入力され、識別再生データ信
号と誤差信号EP,EQとが識別再生される。識別再生デー
タ信号は外部へ、又、誤差信号EP,EQは制御信号発生回
路100aへ出力される。ここで誤差信号EP,EQは、所望信
号に含まれる様々な干渉信号（熱雑音，交差偏波間干渉
等）に比例する量であり、識別再生データ信号の最下位
の次位のビットを取ることにより得ることができる。
れ合成回路51,52に入力されて合成信号が出力され、直
交合成回路６に入力される。直交合成回路６では、合成
回路52の出力信号の位相をπ/2遅らせて合成回路51の出
力と合成し出力する。直交合成回路６の出力と端子１か
ら入力した所望信号とは、加算器７で加算され、直交同
期検波回路８に入力される。直交同期検波回路８では、
加算器７からの入力が電圧制御型搬送波信号発振器11の
出力（CARR）で同期検波され、同相，直交それぞれの同
期検波信号はA/D13,13aに入力され、識別再生データ信
号と誤差信号EP,EQとが識別再生される。識別再生デー
タ信号は外部へ、又、誤差信号EP,EQは制御信号発生回
路100aへ出力される。ここで誤差信号EP,EQは、所望信
号に含まれる様々な干渉信号（熱雑音，交差偏波間干渉
等）に比例する量であり、識別再生データ信号の最下位
の次位のビットを取ることにより得ることができる。
制御信号発生回路100aの従来例（第１の従来例）のブ
ロック図を第６図（ａ）に示す。
ロック図を第６図（ａ）に示す。
101〜104はシフトレジスタ回路（S.R）、105〜110は
フリップフロップ回路（F/F）、111〜119は排他的論理
和回路（EX−OR）、120〜122は排他的論理和否定回路
（EX−NOR）、123〜128は加算器、129〜134は積分回路
を示す。
フリップフロップ回路（F/F）、111〜119は排他的論理
和回路（EX−OR）、120〜122は排他的論理和否定回路
（EX−NOR）、123〜128は加算器、129〜134は積分回路
を示す。
入力された象限判定信号DP,DQ及び誤差信号EP,EQは任
意のビット数遅延可能なシフトレジスタ回路101〜104に
入力され、シフトレジスタ回路101〜104の出力にて象限
判定信号DP,DQと誤差信号EP,EQとの遅延時間差が取り除
かれる。シフトレジスタ回路103出力の誤差信号EP-1は
縦続接続された２個のF/F107,108を通り、F/F107,108か
らそれぞれT/2秒の遅延時間差をもつ誤差信号EP0,EP1を
出力する。誤差信号EQ-1についても同様に誤差信号EG0,
EQ1が出力される。また、象限判定信号DP,DQはF/F105,1
06にてT/2秒遅延されてDP0,DQ0を出力する。これらの象
限判定信号DP0,DQ0と誤差信号ＥＰ±１,EP0,EＱ±１,E
Q0とは相関信号検出回路であるEX−OR111〜119またはEX
−NOR120〜122に入力される。EX−OR111及び112の出力
はそれぞれ象限判定信号DP0と誤差信号EP-1、象限判定
信号DQ0と誤差信号EQ-1との間の相関（DP0EP-1,DQ0
EQ-1;は排他的論理和演算）をとったものである。EX
−OR111及び112の出力は加算器123に入力されてDP0E
P-1＋DQ0EQ-1が演算され、積分器129にて時間的に平
均化され、重み付け制御信号R-1として出力される。以
下同様に、EX−OR113〜119及びEX−NOR120〜122でそれ
ぞれの入力同志の相関をとり相関信号を出力する。これ
らの出力信号はそれぞれ加算器124〜128に入力され、 で演算される信号（I-1），（R0），（I0），（R+1），
（I+1）が出力される。これらの加算器出力信号は積分
器130〜134に入力され時間的に平均化されて、重み付け
制御信号I-1,R0,I0,R+1,I+1として出力される。このよ
うにして得られた重み付け制御信号R0,R±1,I0,I±１に
より重み付け回路41〜46の出力を制御すると、加算器７
の出力に含まれる、端子２から入力される干渉源信号に
よる、干渉成分の誤差の値は２乗誤差の意味で最小とな
る事が保証されている。つまり、加算器７の出力信号は
端子２から入力されて干渉源信号による干渉成分が除去
されたこととなる。
意のビット数遅延可能なシフトレジスタ回路101〜104に
入力され、シフトレジスタ回路101〜104の出力にて象限
判定信号DP,DQと誤差信号EP,EQとの遅延時間差が取り除
かれる。シフトレジスタ回路103出力の誤差信号EP-1は
縦続接続された２個のF/F107,108を通り、F/F107,108か
らそれぞれT/2秒の遅延時間差をもつ誤差信号EP0,EP1を
出力する。誤差信号EQ-1についても同様に誤差信号EG0,
EQ1が出力される。また、象限判定信号DP,DQはF/F105,1
06にてT/2秒遅延されてDP0,DQ0を出力する。これらの象
限判定信号DP0,DQ0と誤差信号ＥＰ±１,EP0,EＱ±１,E
Q0とは相関信号検出回路であるEX−OR111〜119またはEX
−NOR120〜122に入力される。EX−OR111及び112の出力
はそれぞれ象限判定信号DP0と誤差信号EP-1、象限判定
信号DQ0と誤差信号EQ-1との間の相関（DP0EP-1,DQ0
EQ-1;は排他的論理和演算）をとったものである。EX
−OR111及び112の出力は加算器123に入力されてDP0E
P-1＋DQ0EQ-1が演算され、積分器129にて時間的に平
均化され、重み付け制御信号R-1として出力される。以
下同様に、EX−OR113〜119及びEX−NOR120〜122でそれ
ぞれの入力同志の相関をとり相関信号を出力する。これ
らの出力信号はそれぞれ加算器124〜128に入力され、 で演算される信号（I-1），（R0），（I0），（R+1），
（I+1）が出力される。これらの加算器出力信号は積分
器130〜134に入力され時間的に平均化されて、重み付け
制御信号I-1,R0,I0,R+1,I+1として出力される。このよ
うにして得られた重み付け制御信号R0,R±1,I0,I±１に
より重み付け回路41〜46の出力を制御すると、加算器７
の出力に含まれる、端子２から入力される干渉源信号に
よる、干渉成分の誤差の値は２乗誤差の意味で最小とな
る事が保証されている。つまり、加算器７の出力信号は
端子２から入力されて干渉源信号による干渉成分が除去
されたこととなる。
同様に、分数間隔型トランスバーサルフィルタをベー
スバンド帯又は全ディジタルで構成しても、動作原理は
IF帯で分数間隔型トランスバーサルフィルタを構成した
場合と同一である。これらの場合の自動干渉除去装置の
それぞれの一例（第2,第３の例）のブロック図を第５図
（ｂ），（ｃ）に示す。又、第５図（ｂ），（ｃ）にお
ける制御信号発生回路100b,100cのそれぞれの従来例
（第2,第３の従来例）のブロック図を第６図（ｂ），
（ｃ）に示す。
スバンド帯又は全ディジタルで構成しても、動作原理は
IF帯で分数間隔型トランスバーサルフィルタを構成した
場合と同一である。これらの場合の自動干渉除去装置の
それぞれの一例（第2,第３の例）のブロック図を第５図
（ｂ），（ｃ）に示す。又、第５図（ｂ），（ｃ）にお
ける制御信号発生回路100b,100cのそれぞれの従来例
（第2,第３の従来例）のブロック図を第６図（ｂ），
（ｃ）に示す。
第５図（ｂ）あるいは（ｃ）に示す自動干渉除去装置
では、干渉成分を除去すべき同期検波信号あるいは同期
検波信号を識別した信号が同相，直交の２系統あるの
で、トランスバーサルフィルタも２つになっている。そ
のため、第６図（ｂ），（ｃ）に示す従来例は２つのト
ランスバーサルフィルタを制御するように、第６図
（ａ）に示す従来例から加算器123〜128を取り除きEX−
OR111〜119,EX−NOR120〜122の出力を直接積分器137〜1
48あるいはアップダウンカウンタ149〜160に入力して重
み付け制御信号CRP0,CRＰ±１,CRQ0,CRＱ±１,CIP0,CI
Ｐ±１,CIQ0,CIＱ±１を得る構成になっている。
では、干渉成分を除去すべき同期検波信号あるいは同期
検波信号を識別した信号が同相，直交の２系統あるの
で、トランスバーサルフィルタも２つになっている。そ
のため、第６図（ｂ），（ｃ）に示す従来例は２つのト
ランスバーサルフィルタを制御するように、第６図
（ａ）に示す従来例から加算器123〜128を取り除きEX−
OR111〜119,EX−NOR120〜122の出力を直接積分器137〜1
48あるいはアップダウンカウンタ149〜160に入力して重
み付け制御信号CRP0,CRＰ±１,CRQ0,CRＱ±１,CIP0,CI
Ｐ±１,CIQ0,CIＱ±１を得る構成になっている。
上述した従来の制御信号発生回路は、誤差信号EP,EQ
が周期Ｔで識別された信号であるのにもかかわらず周期
T/2で動作させているため、動作が不安定となるという
欠点がある。
が周期Ｔで識別された信号であるのにもかかわらず周期
T/2で動作させているため、動作が不安定となるという
欠点がある。
第７図（ａ）〜（ｈ）に示す、第１〜第３の従来例に
共通のタイミングチャートを参照して、このことについ
て更に説明する。
共通のタイミングチャートを参照して、このことについ
て更に説明する。
第７図において、（ａ），（ｂ）はS.R101,102が出力
した象限判定信号DP,DQのタイミングチャート，
（ｃ），（ｄ）はS.R103,104が出力した誤差信号EP,EQ
のタイミングチャートを示す。それぞれの記号の後の数
字は、０は現時刻、１は半ビット遅れ、−１は半ビット
進みを示す。F/F105（106）の出力であるDP（DQ）のタ
イミングチャートを（ｅ）に、F/F107（109）の出力で
あるEP（EQ）のタイミングチャートを（ｆ）に示す。
（ｇ），（ｈ）はそれぞれEX−OR111（112）,114（11
5）の出力のタイミングチャートを示す。
した象限判定信号DP,DQのタイミングチャート，
（ｃ），（ｄ）はS.R103,104が出力した誤差信号EP,EQ
のタイミングチャートを示す。それぞれの記号の後の数
字は、０は現時刻、１は半ビット遅れ、−１は半ビット
進みを示す。F/F105（106）の出力であるDP（DQ）のタ
イミングチャートを（ｅ）に、F/F107（109）の出力で
あるEP（EQ）のタイミングチャートを（ｆ）に示す。
（ｇ），（ｈ）はそれぞれEX−OR111（112）,114（11
5）の出力のタイミングチャートを示す。
ここで、F/F107（109）出力（第６図（ａ）〜（ｃ）
におけるEP0（EQ0））は、それぞれS.R103（104）出力
（第６図（ａ）〜（ｃ）におけるEP-1（EQ-1））をクロ
ック号CLK（T/2）で打ち抜いただけの信号であり、S.R1
03（104）出力よりT/2秒遅れているが、S.R103（104）
出力の……EP-2（EQ-2）,EP0（EQ0）,EP2（EQ2）……か
ら……EP-1（EQ-1）,EP1（EQ1）,EP1（EQ1）,E
P3（EQ3）……が得られたわけではない。すなわち、所
望信号を同期検波して得た同期検波信号をクロック信号
CLK（T/2）で識別再生して得られるべき誤差信号EP,EQ
の時系列のうちクロック信号CLK（T/2）の奇数番目の周
期の誤差信号……EP-1（EQ-1）,EP1（EQ1）,EP3（EQ3）
……は実際には得られていない。そのため、各EX−OR又
はEX−NOR出力のうちクロック信号CLK（T/2）の奇数番
目の周期の誤差信号……EP-1（EQ-1）,EP3（EQ3）……
を含むべき出力が……EP-2（EQ-2）,EP0（EQ0）,EP2（E
Q2）……を用いてつくらてており、これら出力は重み付
け制御信号を得る有効な情報を含んでいない。これら無
効出力が互に無相関であり積分の結果消滅すれば実害は
ないが、回路構成の不完全性等のために無相関にはなら
ないので制御動作が不安定となり、この不安定動作を補
償しようとすれば複雑な補償回路が必要となり、回路規
模が大きくなってしまう。
におけるEP0（EQ0））は、それぞれS.R103（104）出力
（第６図（ａ）〜（ｃ）におけるEP-1（EQ-1））をクロ
ック号CLK（T/2）で打ち抜いただけの信号であり、S.R1
03（104）出力よりT/2秒遅れているが、S.R103（104）
出力の……EP-2（EQ-2）,EP0（EQ0）,EP2（EQ2）……か
ら……EP-1（EQ-1）,EP1（EQ1）,EP1（EQ1）,E
P3（EQ3）……が得られたわけではない。すなわち、所
望信号を同期検波して得た同期検波信号をクロック信号
CLK（T/2）で識別再生して得られるべき誤差信号EP,EQ
の時系列のうちクロック信号CLK（T/2）の奇数番目の周
期の誤差信号……EP-1（EQ-1）,EP1（EQ1）,EP3（EQ3）
……は実際には得られていない。そのため、各EX−OR又
はEX−NOR出力のうちクロック信号CLK（T/2）の奇数番
目の周期の誤差信号……EP-1（EQ-1）,EP3（EQ3）……
を含むべき出力が……EP-2（EQ-2）,EP0（EQ0）,EP2（E
Q2）……を用いてつくらてており、これら出力は重み付
け制御信号を得る有効な情報を含んでいない。これら無
効出力が互に無相関であり積分の結果消滅すれば実害は
ないが、回路構成の不完全性等のために無相関にはなら
ないので制御動作が不安定となり、この不安定動作を補
償しようとすれば複雑な補償回路が必要となり、回路規
模が大きくなってしまう。
第１の発明の制御信号発生回路は、中間周波帯の干渉
源信号を入力する中間周波帯の分数間隔型トランスバー
サルフィルタと、前記中間周波帯の干渉源信号を直交同
期検波する干渉源信号直交同期検波回路と、この干渉源
信号直交同期検波回路が出力したベースバンド帯の干渉
源信号を前記分数間隔型トランスバーサルフィルタの動
作同期でサンプリング・識別して前記中間周波帯の干渉
源信号の象限判定信号として出力する象限判定信号生成
手段と、前記中間周波帯の干渉源信号から干渉を受けて
いる中間周波帯の所望信号と前記分数間隔型トランスバ
ーサルフィルタが出力した信号とを入力する加算器と、
この加算器が出力した信号を直交同期検波する所望信号
直交同期検波回路と、この所望信号直交同期検波回路が
出力したベースバンド帯の所望信号を識別再生して識別
再生所望データ信号及び誤差信号を出力するアナログ・
ディジタル変換回路とを備える中間周波型自動干渉除去
装置の前記分数間隔型トランスバーサルフィルタの重み
付け制御信号を前記象限判定信号及び前記誤差信号に基
づき前記中間周波帯の所望信号が前記中間周波帯の干渉
源信号から受けている干渉を前記分数間隔型トランスバ
ーサルフィルタが出力した信号によって打消すように発
生する制御信号発生回路であって、入力した前記象限判
定信号及び前記誤差信号の相互間の遅延時間差を零にす
る遅延時間差補償手段と、この遅延時間差補償手段が出
力した前記誤差信号のそれぞれのタイムスロットの後半
の半周期の出力を禁止するゲート回路と、このゲート回
路が出力した前記誤差信号及び前記遅延時間差補償手段
が出力した前記象限判定信号を入力とし前記分数間隔型
トランスバーサルフィルタのそれぞれのタップの遅延時
間に相当する遅延時間を得るためのフリップフロップ回
路と、それぞれ前記フリップフロップ回路のそれぞれが
出力した前記誤差信号と前記象限判定信号とを入力する
排他的論理和回路または排他的論理和否定回路を含み前
記フリップフロップ回路のそれぞれがが出力した前記誤
差信号及び前記象限判定信号の相互相関を検出し相関検
出信号を出力する相関検出手段と、前記相関検出信号を
平均化し前記重み付け制御信号として出力する平均化手
段とを含んでいる。
源信号を入力する中間周波帯の分数間隔型トランスバー
サルフィルタと、前記中間周波帯の干渉源信号を直交同
期検波する干渉源信号直交同期検波回路と、この干渉源
信号直交同期検波回路が出力したベースバンド帯の干渉
源信号を前記分数間隔型トランスバーサルフィルタの動
作同期でサンプリング・識別して前記中間周波帯の干渉
源信号の象限判定信号として出力する象限判定信号生成
手段と、前記中間周波帯の干渉源信号から干渉を受けて
いる中間周波帯の所望信号と前記分数間隔型トランスバ
ーサルフィルタが出力した信号とを入力する加算器と、
この加算器が出力した信号を直交同期検波する所望信号
直交同期検波回路と、この所望信号直交同期検波回路が
出力したベースバンド帯の所望信号を識別再生して識別
再生所望データ信号及び誤差信号を出力するアナログ・
ディジタル変換回路とを備える中間周波型自動干渉除去
装置の前記分数間隔型トランスバーサルフィルタの重み
付け制御信号を前記象限判定信号及び前記誤差信号に基
づき前記中間周波帯の所望信号が前記中間周波帯の干渉
源信号から受けている干渉を前記分数間隔型トランスバ
ーサルフィルタが出力した信号によって打消すように発
生する制御信号発生回路であって、入力した前記象限判
定信号及び前記誤差信号の相互間の遅延時間差を零にす
る遅延時間差補償手段と、この遅延時間差補償手段が出
力した前記誤差信号のそれぞれのタイムスロットの後半
の半周期の出力を禁止するゲート回路と、このゲート回
路が出力した前記誤差信号及び前記遅延時間差補償手段
が出力した前記象限判定信号を入力とし前記分数間隔型
トランスバーサルフィルタのそれぞれのタップの遅延時
間に相当する遅延時間を得るためのフリップフロップ回
路と、それぞれ前記フリップフロップ回路のそれぞれが
出力した前記誤差信号と前記象限判定信号とを入力する
排他的論理和回路または排他的論理和否定回路を含み前
記フリップフロップ回路のそれぞれがが出力した前記誤
差信号及び前記象限判定信号の相互相関を検出し相関検
出信号を出力する相関検出手段と、前記相関検出信号を
平均化し前記重み付け制御信号として出力する平均化手
段とを含んでいる。
第２の発明の制御信号発生回路は、中間周波帯の干渉
源信号を直交同期検波する干渉源信号直交同期検波回路
と、この干渉源信号直交同期検波回路が出力したベース
バンド帯の干渉源信号を入力とするベースバンド帯の分
数間隔型トランスバーサルフィルタと、前記ベースバン
ド帯の干渉源信号を前記分数間隔型トランスバーサルフ
ィルタの動作周期でサンプリング・識別して前記中間周
波帯の干渉源信号の象限判定信号として出力する象限判
定信号生成手段と、前記中間周波帯の干渉源信号から干
渉を受けている中間周波帯の所望信号を直交周期検波す
る所望信号直交同期検波回路と、この所望信号直交同期
検波回路が出力したベースバンド帯の所望信号と前記分
数間隔型トランスバーサルフィルタが出力した信号とを
入力する加算器と、この加算器が出力した信号を識別再
生して識別再生所望データ信号及び誤差信号を出力する
アナログ・ディジタル変換回路とを備えるベースバンド
型自動干渉除去装置の前記分数間隔型トランスバーサル
フィルタの重み付け制御信号を前記象限判定信号及び前
記誤差信号に基づき前記ベースバンド帯の所望信号が前
記中間周波帯の干渉源信号から受けている干渉を前記分
数間隔型トランスバーサルフィルタが出力した信号によ
って打消すように発生する制御信号発生回路であって、
入力した前記象限判定信号及び前記誤差信号の相互間の
遅延時間差を零にする遅延時間差補償手段と、この遅延
時間差補償手段が出力した前記誤差信号のそれぞれのタ
イムスロットの後半の半周期の出力を禁止するゲート回
路と、このゲート回路が出力した前記誤差信号及び前記
遅延時間差補償手段が出力した前記象限判定信号を入力
とし前記分数間隔型トランスバーサルフィルタのそれぞ
れのタップの遅延時間に相当する遅延時間を得るための
フリップフロップ回路と、それぞれ前記フリップフロッ
プ回路のそれぞれが出力した前記誤差信号と前記象限判
定信号とを入力する排他的論理和回路または排他的論理
和否定回路を含み前記フリップフロップ回路のそれぞれ
がが出力した前記誤差信号及び前記象限判定信号の相互
相関を検出し相関検出信号を出力する相関検出手段と、
前記相関検出信号を平均化し前記重み付け制御信号とし
て出力する平均化手段とを含んでいる。
源信号を直交同期検波する干渉源信号直交同期検波回路
と、この干渉源信号直交同期検波回路が出力したベース
バンド帯の干渉源信号を入力とするベースバンド帯の分
数間隔型トランスバーサルフィルタと、前記ベースバン
ド帯の干渉源信号を前記分数間隔型トランスバーサルフ
ィルタの動作周期でサンプリング・識別して前記中間周
波帯の干渉源信号の象限判定信号として出力する象限判
定信号生成手段と、前記中間周波帯の干渉源信号から干
渉を受けている中間周波帯の所望信号を直交周期検波す
る所望信号直交同期検波回路と、この所望信号直交同期
検波回路が出力したベースバンド帯の所望信号と前記分
数間隔型トランスバーサルフィルタが出力した信号とを
入力する加算器と、この加算器が出力した信号を識別再
生して識別再生所望データ信号及び誤差信号を出力する
アナログ・ディジタル変換回路とを備えるベースバンド
型自動干渉除去装置の前記分数間隔型トランスバーサル
フィルタの重み付け制御信号を前記象限判定信号及び前
記誤差信号に基づき前記ベースバンド帯の所望信号が前
記中間周波帯の干渉源信号から受けている干渉を前記分
数間隔型トランスバーサルフィルタが出力した信号によ
って打消すように発生する制御信号発生回路であって、
入力した前記象限判定信号及び前記誤差信号の相互間の
遅延時間差を零にする遅延時間差補償手段と、この遅延
時間差補償手段が出力した前記誤差信号のそれぞれのタ
イムスロットの後半の半周期の出力を禁止するゲート回
路と、このゲート回路が出力した前記誤差信号及び前記
遅延時間差補償手段が出力した前記象限判定信号を入力
とし前記分数間隔型トランスバーサルフィルタのそれぞ
れのタップの遅延時間に相当する遅延時間を得るための
フリップフロップ回路と、それぞれ前記フリップフロッ
プ回路のそれぞれが出力した前記誤差信号と前記象限判
定信号とを入力する排他的論理和回路または排他的論理
和否定回路を含み前記フリップフロップ回路のそれぞれ
がが出力した前記誤差信号及び前記象限判定信号の相互
相関を検出し相関検出信号を出力する相関検出手段と、
前記相関検出信号を平均化し前記重み付け制御信号とし
て出力する平均化手段とを含んでいる。
第３の発明の制御信号発生回路は、中間周波帯の干渉
源信号から干渉を受けている中間周波帯の所望信号を直
交同期検波する所望信号直交同期検波回路と、この所望
信号直交同期検波回路が出力しベースバンド帯の所望信
号を識別再生する第１のアナログ・ディジタル変換回路
と、前記中間周波帯の干渉源信号を直交同期円波する干
渉源信号直交同期検波回路と、この干渉信号直交同期検
波回路が出力したベースバンド帯の干渉源信号を前記第
１のアナログ・ディジタル変換回路の動作速度の整数倍
の動作速度で識別再生する第２のアナログ・ディジタル
変換回路と、この第２のアナログ・ディジタル変換回路
が出力した干渉源データ信号を入力とする全ディジタル
の分数間隔型トランスバーサルフィルタと、この分数間
隔型トランスバーサルフィルタの出力データ信号と前記
第１のアナログ・ディジタル変換回路の出力データ信号
とを加算して識別再生所望データ信号及び誤差信号とし
て出力するディジタル加算器とを備えるディジタル型自
動干渉除去装置の前記分数間隔型トランスバーサルフィ
ルタの重み付け制御信号を前記干渉源データ信号の最上
位ビットである象限判定信号及び前記誤差信号に基づき
前記第１のアナログ・ディジタル変換回路の出力データ
信号が前記中間周波帯の干渉源信号から受けている干渉
を前記分数間隔型トランスバーサルフィルタが出力した
データ信号によって打消すように発生する制御信号発生
回路であって、入力した前記象限判定信号及び前記誤差
信号の相互間の遅延時間差を零にする遅延時間差補償手
段と、この遅延時間差補償手段が出力した前記誤差信号
のそれぞれのタイムスロットの後半の半周期の出力を禁
止するゲート回路と、このゲート回路が出力した前記誤
差信号及び前記遅延時間差補償手段が出力した前記象限
判定信号を入力とし前記分数間隔型トランスバーサルフ
ィルタのそれぞれのタップの遅延時間に相当する遅延時
間を得るためのフリップフロップ回路と、それぞれ前記
フリップフロップ回路のそれぞれが出力した前記誤差信
号と前記象限判定信号とを入力する排他的論理和回路ま
たは排他的論理和否定回路を含み前記フリップフロップ
回路のそれぞれが出力した前記誤差信号及び前記象限判
定信号の相互相関を検出し相関検出信号を出力する相関
検出手段と、前記相関検出信号を平均化し前記重み付け
制御信号として出力する平均化手段とを含んでいる。
源信号から干渉を受けている中間周波帯の所望信号を直
交同期検波する所望信号直交同期検波回路と、この所望
信号直交同期検波回路が出力しベースバンド帯の所望信
号を識別再生する第１のアナログ・ディジタル変換回路
と、前記中間周波帯の干渉源信号を直交同期円波する干
渉源信号直交同期検波回路と、この干渉信号直交同期検
波回路が出力したベースバンド帯の干渉源信号を前記第
１のアナログ・ディジタル変換回路の動作速度の整数倍
の動作速度で識別再生する第２のアナログ・ディジタル
変換回路と、この第２のアナログ・ディジタル変換回路
が出力した干渉源データ信号を入力とする全ディジタル
の分数間隔型トランスバーサルフィルタと、この分数間
隔型トランスバーサルフィルタの出力データ信号と前記
第１のアナログ・ディジタル変換回路の出力データ信号
とを加算して識別再生所望データ信号及び誤差信号とし
て出力するディジタル加算器とを備えるディジタル型自
動干渉除去装置の前記分数間隔型トランスバーサルフィ
ルタの重み付け制御信号を前記干渉源データ信号の最上
位ビットである象限判定信号及び前記誤差信号に基づき
前記第１のアナログ・ディジタル変換回路の出力データ
信号が前記中間周波帯の干渉源信号から受けている干渉
を前記分数間隔型トランスバーサルフィルタが出力した
データ信号によって打消すように発生する制御信号発生
回路であって、入力した前記象限判定信号及び前記誤差
信号の相互間の遅延時間差を零にする遅延時間差補償手
段と、この遅延時間差補償手段が出力した前記誤差信号
のそれぞれのタイムスロットの後半の半周期の出力を禁
止するゲート回路と、このゲート回路が出力した前記誤
差信号及び前記遅延時間差補償手段が出力した前記象限
判定信号を入力とし前記分数間隔型トランスバーサルフ
ィルタのそれぞれのタップの遅延時間に相当する遅延時
間を得るためのフリップフロップ回路と、それぞれ前記
フリップフロップ回路のそれぞれが出力した前記誤差信
号と前記象限判定信号とを入力する排他的論理和回路ま
たは排他的論理和否定回路を含み前記フリップフロップ
回路のそれぞれが出力した前記誤差信号及び前記象限判
定信号の相互相関を検出し相関検出信号を出力する相関
検出手段と、前記相関検出信号を平均化し前記重み付け
制御信号として出力する平均化手段とを含んでいる。
第４の発明の制御信号発生回路は、中間周波帯の干渉
源信号を入力とする中間周波帯の分数間隔型トランスバ
ーサルフィルタと、前記中間周波帯の干渉源信号を直交
同期検波する干渉源信号直交同期検波回路と、この干渉
源信号直交同期検波回路が出力したベースバンド帯の干
渉源信号を前記分数間隔型トランスバーサルフィルタの
動作周期でサンプリング・識別して前記中間周波帯の干
渉源信号の象限判定信号として出力する象限判定信号生
成手段と、前記中間周波帯の干渉源信号から干渉を受け
ている中間周波帯の所望信号と前記分数間隔型トランス
バーサルフィルタが出力した信号とを入力する加算器
と、この加算器が出力した信号を直交同期検波する所望
信号直交同期検波回路と、この所望信号直交同期検波回
路が出力したベースバンド帯の所望信号を識別再生して
識別再生所望データ信号及び誤差信号を出力するアナロ
グ・ディジタル変換回路とを備える中間周波型自動干渉
除去装置の前記分数間隔型トランスバーサルフィルタの
重み付け制御信号を前記象限判定信号及び前記誤差信号
に基づき前記中間周波帯の所望信号が前記中間周波帯の
干渉源信号から受けている干渉を前記分数間隔型トラン
スバーサルフィルタが出力した信号によって打消すよう
に発生する制御信号発生回路であって、入力した前記象
限判定信号及び前記誤差信号の相互間の遅延時間差を零
にする遅延時間差補償手段と、この遅延時間差補償手段
が出力した前記象限判定信号及び前記誤差信号を入力と
し前記分数間隔型トランスバーサルフィルタのそれぞれ
のタップの遅延時間に相当する遅延時間を得るための第
１のフリップフロップ回路と、それぞれ前記第１のフリ
ップフロップ回路のそれぞれが出力した前記象限判定信
号と前記誤差信号とを入力する排他的論理和回路または
排他的論理和否定回路を含み前記第１のフリップフロッ
プ回路のそれぞれを出力した前記象限判定信号及び前記
誤差信号の相互相関を検出し相関検出信号を出力する相
関検出手段と、前記相関検出信号を前記所望信号の符号
伝送周期でサンプリングし直す第２のフリップフロップ
回路と、この第２のフリップフロップ回路の出力を平均
化し前記重み付け制御信号として出力する平均化手段と
を含んでいる。
源信号を入力とする中間周波帯の分数間隔型トランスバ
ーサルフィルタと、前記中間周波帯の干渉源信号を直交
同期検波する干渉源信号直交同期検波回路と、この干渉
源信号直交同期検波回路が出力したベースバンド帯の干
渉源信号を前記分数間隔型トランスバーサルフィルタの
動作周期でサンプリング・識別して前記中間周波帯の干
渉源信号の象限判定信号として出力する象限判定信号生
成手段と、前記中間周波帯の干渉源信号から干渉を受け
ている中間周波帯の所望信号と前記分数間隔型トランス
バーサルフィルタが出力した信号とを入力する加算器
と、この加算器が出力した信号を直交同期検波する所望
信号直交同期検波回路と、この所望信号直交同期検波回
路が出力したベースバンド帯の所望信号を識別再生して
識別再生所望データ信号及び誤差信号を出力するアナロ
グ・ディジタル変換回路とを備える中間周波型自動干渉
除去装置の前記分数間隔型トランスバーサルフィルタの
重み付け制御信号を前記象限判定信号及び前記誤差信号
に基づき前記中間周波帯の所望信号が前記中間周波帯の
干渉源信号から受けている干渉を前記分数間隔型トラン
スバーサルフィルタが出力した信号によって打消すよう
に発生する制御信号発生回路であって、入力した前記象
限判定信号及び前記誤差信号の相互間の遅延時間差を零
にする遅延時間差補償手段と、この遅延時間差補償手段
が出力した前記象限判定信号及び前記誤差信号を入力と
し前記分数間隔型トランスバーサルフィルタのそれぞれ
のタップの遅延時間に相当する遅延時間を得るための第
１のフリップフロップ回路と、それぞれ前記第１のフリ
ップフロップ回路のそれぞれが出力した前記象限判定信
号と前記誤差信号とを入力する排他的論理和回路または
排他的論理和否定回路を含み前記第１のフリップフロッ
プ回路のそれぞれを出力した前記象限判定信号及び前記
誤差信号の相互相関を検出し相関検出信号を出力する相
関検出手段と、前記相関検出信号を前記所望信号の符号
伝送周期でサンプリングし直す第２のフリップフロップ
回路と、この第２のフリップフロップ回路の出力を平均
化し前記重み付け制御信号として出力する平均化手段と
を含んでいる。
第５の発明の制御信号発生回路は、中間周波帯の干渉
源信号を直交同期検波する干渉源信号直交同期検波回路
と、この干渉源信号直交同期検波回路が出力したベース
バンド帯の干渉源信号を入力とするベースバンド帯の分
数間隔型トランスバーサルフィルタと、前記ベースバン
ド帯の干渉源信号を前記分数間隔型トランスバーサルフ
ィルタの動作周期でサンプリング・識別して前記中間周
波帯の干渉源信号の象限判定信号として出力する象限判
定信号生成手段と、前記中間周波帯の干渉源信号から干
渉を受けている中間周波帯の所望信号を直交同期検波す
る所望信号直交同期検波回路と、この所望信号直交同期
検波回路が出力したベースバンド帯の所望信号と前記分
数間隔型トランスバーサルフィルタが出力した信号とを
入力する加算器と、この加算器が出力した信号を識別再
生して識別再生所望データ信号及び誤差信号を出力する
アナログ・ディジタル変換回路とを備えるベースバンド
型自動干渉除去装置の前記分数間隔型トランスバーサル
フィルタの重み付け制御信号を前記象限判定信号及び前
記誤差信号に基づき前記ベースバンド帯の所望信号が前
記中間周波帯の干渉信号から受けている干渉を前記分数
間隔型トランスバーサルフィルタが出力した信号によっ
て打消すように発生する制御信号発生回路であって、入
力した前記象限判定信号及び前記誤差信号の相互間の遅
延時間差を零にする遅延時間差補償手段と、この遅延時
間差補償手段が出力した前記象限判定信号及び前記誤差
信号を入力とし前記分数間隔型トランスバーサルフィル
タのそれぞれのタップの遅延時間に相当する遅延時間を
得るための第１のフリップフロップ回路と、それぞれ第
１のフリップフロップ回路のそれぞれが出力した前記象
限判定信号と前記誤差信号とを入力する排他的論理和回
路または排他的論理和否定回路を含み前記第１のフリッ
プフロップ回路のそれぞれが出力した前記象限判定信号
及び前記誤差信号の相互相関を検出し相関検出信号を出
力する相関検出手段と、前記相関検出信号を前記所望信
号の符号伝送周期でサンプリングし直す第２のフリップ
フロップ回路と、この第２のフリップフロップ回路の出
力を平均化し前記重み付け制御信号として出力する平均
化手段とを含んでいる。
源信号を直交同期検波する干渉源信号直交同期検波回路
と、この干渉源信号直交同期検波回路が出力したベース
バンド帯の干渉源信号を入力とするベースバンド帯の分
数間隔型トランスバーサルフィルタと、前記ベースバン
ド帯の干渉源信号を前記分数間隔型トランスバーサルフ
ィルタの動作周期でサンプリング・識別して前記中間周
波帯の干渉源信号の象限判定信号として出力する象限判
定信号生成手段と、前記中間周波帯の干渉源信号から干
渉を受けている中間周波帯の所望信号を直交同期検波す
る所望信号直交同期検波回路と、この所望信号直交同期
検波回路が出力したベースバンド帯の所望信号と前記分
数間隔型トランスバーサルフィルタが出力した信号とを
入力する加算器と、この加算器が出力した信号を識別再
生して識別再生所望データ信号及び誤差信号を出力する
アナログ・ディジタル変換回路とを備えるベースバンド
型自動干渉除去装置の前記分数間隔型トランスバーサル
フィルタの重み付け制御信号を前記象限判定信号及び前
記誤差信号に基づき前記ベースバンド帯の所望信号が前
記中間周波帯の干渉信号から受けている干渉を前記分数
間隔型トランスバーサルフィルタが出力した信号によっ
て打消すように発生する制御信号発生回路であって、入
力した前記象限判定信号及び前記誤差信号の相互間の遅
延時間差を零にする遅延時間差補償手段と、この遅延時
間差補償手段が出力した前記象限判定信号及び前記誤差
信号を入力とし前記分数間隔型トランスバーサルフィル
タのそれぞれのタップの遅延時間に相当する遅延時間を
得るための第１のフリップフロップ回路と、それぞれ第
１のフリップフロップ回路のそれぞれが出力した前記象
限判定信号と前記誤差信号とを入力する排他的論理和回
路または排他的論理和否定回路を含み前記第１のフリッ
プフロップ回路のそれぞれが出力した前記象限判定信号
及び前記誤差信号の相互相関を検出し相関検出信号を出
力する相関検出手段と、前記相関検出信号を前記所望信
号の符号伝送周期でサンプリングし直す第２のフリップ
フロップ回路と、この第２のフリップフロップ回路の出
力を平均化し前記重み付け制御信号として出力する平均
化手段とを含んでいる。
第６の発明の制御信号発生回路は、中間周波帯の干渉
源信号から干渉を受けている中間周波帯の所望信号を直
交同期検波する所望信号直交同期検波回路と、この所望
信号直交同期検波回路が出力したベースバンド帯の所望
信号を識別再生する第１のアナログ・ディジタル変換回
路と、前記中間周波帯の干渉源信号を直交同期検波する
干渉源信号直交同期検波回路と、この干渉源信号直交同
期検波回路が出力したベースバンド帯の干渉源信号を前
記第１のアナログ・ディジタル変換回路の動作速度の整
数倍の動作速度で識別再生する第２のアナログ・ディジ
タル変換回路と、この第２のアナログ・ディジタル変換
回路が出力した干渉源データ信号を入力とする全ディジ
タルの分数間隔型トランスバーサルフィルタと、この分
数間隔型トランスバーサルフィルタの出力データ信号と
前記第１のアナログ・ディジタル変換回路の出力データ
信号とを加算して識別再生所望データ信号及び誤差信号
として出力するディジタル加算器とを備えるディジタル
型自動干渉除去装置の前記分数間隔型トランスバーサル
フィルタの重み付け制御信号を前記干渉源データ信号の
最上位ビットである象限判定信号及び前記誤差信号に基
づき前記第１のアナログ・ディジタル変換回路の出力デ
ータ信号が前記中間周波帯の干渉源信号から受けている
干渉を前記分数間隔型トランスバーサルフィルタが出力
したデータ信号によって打消すように発生する制御信号
回路であって、入力した前記象限判定信号及び前記誤差
信号の相互間の遅延時間差を零にする遅延時間差補償手
段と、この遅延時間差補償手段が出力した前記象限判定
信号及び前記誤差信号を入力とし前記分数間隔型トラン
スバーサルフィルタのそれぞれのタップの遅延時間に相
当する遅延時間を得るための第１のフリップフロップ回
路と、それぞれ前記第１のフリップフロップ回路のそれ
ぞれが出力した前記象限判定信号と前記誤差信号とを入
力する排他的論理和回路または排他的論理和否定回路を
含み前記第１のフリップフロップ回路のそれぞれが出力
した前記象限判定信号及び前記誤差信号の相互相関を検
出し相関検出信号を出力する相関検出手段と、前記相関
検出信号を前記所望信号の符号伝送周期でサンプリング
し直す第２のフリップフロップ回路と、この第２のフリ
ップフロップ回路の出力を平均化し前記重み付け制御信
号として出力する平均化手段とを含んでいる。
源信号から干渉を受けている中間周波帯の所望信号を直
交同期検波する所望信号直交同期検波回路と、この所望
信号直交同期検波回路が出力したベースバンド帯の所望
信号を識別再生する第１のアナログ・ディジタル変換回
路と、前記中間周波帯の干渉源信号を直交同期検波する
干渉源信号直交同期検波回路と、この干渉源信号直交同
期検波回路が出力したベースバンド帯の干渉源信号を前
記第１のアナログ・ディジタル変換回路の動作速度の整
数倍の動作速度で識別再生する第２のアナログ・ディジ
タル変換回路と、この第２のアナログ・ディジタル変換
回路が出力した干渉源データ信号を入力とする全ディジ
タルの分数間隔型トランスバーサルフィルタと、この分
数間隔型トランスバーサルフィルタの出力データ信号と
前記第１のアナログ・ディジタル変換回路の出力データ
信号とを加算して識別再生所望データ信号及び誤差信号
として出力するディジタル加算器とを備えるディジタル
型自動干渉除去装置の前記分数間隔型トランスバーサル
フィルタの重み付け制御信号を前記干渉源データ信号の
最上位ビットである象限判定信号及び前記誤差信号に基
づき前記第１のアナログ・ディジタル変換回路の出力デ
ータ信号が前記中間周波帯の干渉源信号から受けている
干渉を前記分数間隔型トランスバーサルフィルタが出力
したデータ信号によって打消すように発生する制御信号
回路であって、入力した前記象限判定信号及び前記誤差
信号の相互間の遅延時間差を零にする遅延時間差補償手
段と、この遅延時間差補償手段が出力した前記象限判定
信号及び前記誤差信号を入力とし前記分数間隔型トラン
スバーサルフィルタのそれぞれのタップの遅延時間に相
当する遅延時間を得るための第１のフリップフロップ回
路と、それぞれ前記第１のフリップフロップ回路のそれ
ぞれが出力した前記象限判定信号と前記誤差信号とを入
力する排他的論理和回路または排他的論理和否定回路を
含み前記第１のフリップフロップ回路のそれぞれが出力
した前記象限判定信号及び前記誤差信号の相互相関を検
出し相関検出信号を出力する相関検出手段と、前記相関
検出信号を前記所望信号の符号伝送周期でサンプリング
し直す第２のフリップフロップ回路と、この第２のフリ
ップフロップ回路の出力を平均化し前記重み付け制御信
号として出力する平均化手段とを含んでいる。
次に、本発明について図面を参照して説明する。
第１図（ａ）は第１の発明の一実施例のブロック図、
第２図はこの実施例の各部の信号のタイミングチャート
である。
第２図はこの実施例の各部の信号のタイミングチャート
である。
第１図（ａ）に示す実施例100aaはIF帯の分数間隔型
トランスバーサルフィルタを用いた第５図（ａ）に示す
自動干渉除去装置の制御信号発生回路100aとして用いら
れる実施例である。101〜104は請求項１における遅延時
間差補償手段であるシフトレジスタ回路（S.R）、105〜
110は請求項１におけるフリップフロップ回路であるフ
リップフロップ回路（F/F）、111〜119及び120〜122は
それぞれ請求項１における相関検出手段を構成する排他
的論理和回路（EX−OR）及び排他的論理和否定回路（EX
−NOR）、123〜128は加算器、129−134は請求項１にお
ける平均化手段である積分器、135,136は請求項１にお
けるゲート回路であるAND回路を示す。
トランスバーサルフィルタを用いた第５図（ａ）に示す
自動干渉除去装置の制御信号発生回路100aとして用いら
れる実施例である。101〜104は請求項１における遅延時
間差補償手段であるシフトレジスタ回路（S.R）、105〜
110は請求項１におけるフリップフロップ回路であるフ
リップフロップ回路（F/F）、111〜119及び120〜122は
それぞれ請求項１における相関検出手段を構成する排他
的論理和回路（EX−OR）及び排他的論理和否定回路（EX
−NOR）、123〜128は加算器、129−134は請求項１にお
ける平均化手段である積分器、135,136は請求項１にお
けるゲート回路であるAND回路を示す。
第１図（ａ）に示す実施例は、象限判定信号DP,DQ及
び誤差信号EP,EQを入力とし、シフトレジスタ回路101〜
104でそれぞれの遅延時間帯が０となるようにしてい
る。この時のシフトレジスタ回路101〜104出力の波形を
第２図（ａ）〜（ｄ）に示す。記号の数字は、０が現時
点の信号、＋１がT/2秒遅れの信号、−１がT/2秒進みの
信号を示す。
び誤差信号EP,EQを入力とし、シフトレジスタ回路101〜
104でそれぞれの遅延時間帯が０となるようにしてい
る。この時のシフトレジスタ回路101〜104出力の波形を
第２図（ａ）〜（ｄ）に示す。記号の数字は、０が現時
点の信号、＋１がT/2秒遅れの信号、−１がT/2秒進みの
信号を示す。
シフトレジスタ回路103,104出力は、AND回路135,136
の各２入力の一方に入力される。また、AND回路135,136
の各２入力の他方には、周期Ｔのクロック信号CLK
（Ｔ）が入力され、従って、AND回路135,136はシフトレ
ジスタ回路103,104出力の後半T/2秒の出力を禁止し、
“L"を出力する（第２図（ｅ））。
の各２入力の一方に入力される。また、AND回路135,136
の各２入力の他方には、周期Ｔのクロック信号CLK
（Ｔ）が入力され、従って、AND回路135,136はシフトレ
ジスタ回路103,104出力の後半T/2秒の出力を禁止し、
“L"を出力する（第２図（ｅ））。
AND回路135（136）出力（第１図（ａ）におけるEP-1
（EQ-1））は縦続接続された２つのF/F107,108（109,11
0）に入力され、それぞれの時間差関係がT/2秒であるE
P-1,EP0,EP1（PQ-1,EQ0,EQ1）が作成される（第２図
（ｅ），（ｇ））。また同様に、象限判定信号DP（DQ）
もF/F105（106）に入力され、第１図（ａ）におけるEP0
（EQ0）と同一時刻の信号であるDP0（DQ0）が作成され
る（第２図（ｆ））。これらの信号はそれぞれ相関検出
回路であるEX−OR111〜119又はEX−NOR120−122に入力
される。
（EQ-1））は縦続接続された２つのF/F107,108（109,11
0）に入力され、それぞれの時間差関係がT/2秒であるE
P-1,EP0,EP1（PQ-1,EQ0,EQ1）が作成される（第２図
（ｅ），（ｇ））。また同様に、象限判定信号DP（DQ）
もF/F105（106）に入力され、第１図（ａ）におけるEP0
（EQ0）と同一時刻の信号であるDP0（DQ0）が作成され
る（第２図（ｆ））。これらの信号はそれぞれ相関検出
回路であるEX−OR111〜119又はEX−NOR120−122に入力
される。
EX−OR111〜119（又はEX−NOR120〜122）出力は、各
入力信号のうち誤差信号EP0,EＰ±１,EQ0,EＱ±１が後
半T/2秒分“L"固定のため、このタイミングでは象限判
定信号DP0,DQ0がそのまま出力される（第２図（ｈ），
（ｉ））。EX−OR111〜119（又はEX−NOR120〜122）出
力がそれぞれ加算器123〜128に入力され、加算器123〜1
28出力が積分器129〜134に入力されて各タップの重み付
け制御信号であるRO,R±1,I0,I±１が出力される。
入力信号のうち誤差信号EP0,EＰ±１,EQ0,EＱ±１が後
半T/2秒分“L"固定のため、このタイミングでは象限判
定信号DP0,DQ0がそのまま出力される（第２図（ｈ），
（ｉ））。EX−OR111〜119（又はEX−NOR120〜122）出
力がそれぞれ加算器123〜128に入力され、加算器123〜1
28出力が積分器129〜134に入力されて各タップの重み付
け制御信号であるRO,R±1,I0,I±１が出力される。
ここで、各重み付け制御信号はEX−OR111〜119（又は
EX−NOR120〜122）出力が積分した信号であり、かつ、
象限判定信号DP0,DQ0の成分はランダム信号であるた
め、象限判定信号がそのまま出力された信号を積分した
後では誤差信号と無相関な信号となるので、重み付け制
御信号は各タップの相関検出信号に比例した量となる。
従って、前述した第６図（ａ）に示す従来例の制御動作
のように不安定な動作となることはない。
EX−NOR120〜122）出力が積分した信号であり、かつ、
象限判定信号DP0,DQ0の成分はランダム信号であるた
め、象限判定信号がそのまま出力された信号を積分した
後では誤差信号と無相関な信号となるので、重み付け制
御信号は各タップの相関検出信号に比例した量となる。
従って、前述した第６図（ａ）に示す従来例の制御動作
のように不安定な動作となることはない。
第１図（ｂ）は第２の発明の一実施例のブロック図で
ある。第１図（ｂ）に示す実施例100baはベースバンド
帯の分数間隔型トランスバーサルフィルタを用いた第５
図（ｂ）に示す自動干渉除去装置の制御信号発生回路10
0bとして用いられる実施例である。第１図（ｃ）は第３
の発明の一実施例のブロック図である。第１図（ｃ）に
示す実施例100caは全ディジタルの分数間隔型トランス
バーサルフィルタを用いた第５図（ｃ）に示す自動干渉
除去装置の制御信号発生回路100cとして用いられる実施
例である。第１図（ｂ），（ｃ）に示す実施例がAND回
路135,136を備えることによって誤まった相関検出信号
がつくられるのを防止しているのは第１図（ａ）に示す
実施例におけると同じである。
ある。第１図（ｂ）に示す実施例100baはベースバンド
帯の分数間隔型トランスバーサルフィルタを用いた第５
図（ｂ）に示す自動干渉除去装置の制御信号発生回路10
0bとして用いられる実施例である。第１図（ｃ）は第３
の発明の一実施例のブロック図である。第１図（ｃ）に
示す実施例100caは全ディジタルの分数間隔型トランス
バーサルフィルタを用いた第５図（ｃ）に示す自動干渉
除去装置の制御信号発生回路100cとして用いられる実施
例である。第１図（ｂ），（ｃ）に示す実施例がAND回
路135,136を備えることによって誤まった相関検出信号
がつくられるのを防止しているのは第１図（ａ）に示す
実施例におけると同じである。
第３図（ａ）は第４の発明の一実施例のブロック図、
第４図はこの実施例の各部の信号のタイミングチャート
である。
第４図はこの実施例の各部の信号のタイミングチャート
である。
第３図（ａ）に示す実施例100abはIF帯の分数間隔型
トランスバーサルフィルタを用いた第５図（ａ）に示す
自動干渉除去装置の制御信号発生回路100aとして用いら
れる実施例である。101〜104はシフトレジスタ回路（S.
R）、105〜110は請求項４における第１のフリップフロ
ップ回路であるフリップフロップ（F/F）、161〜172は
請求項４における第２のフリップフロップ回路であるフ
リップフロップ（F/F）、111〜119は排他的論理和回路
（EX−OR）、120〜122は排他的論理和否定回路（EX−NO
R）、123〜128は加算器、173は否定回路、129〜134は積
分器を示す。
トランスバーサルフィルタを用いた第５図（ａ）に示す
自動干渉除去装置の制御信号発生回路100aとして用いら
れる実施例である。101〜104はシフトレジスタ回路（S.
R）、105〜110は請求項４における第１のフリップフロ
ップ回路であるフリップフロップ（F/F）、161〜172は
請求項４における第２のフリップフロップ回路であるフ
リップフロップ（F/F）、111〜119は排他的論理和回路
（EX−OR）、120〜122は排他的論理和否定回路（EX−NO
R）、123〜128は加算器、173は否定回路、129〜134は積
分器を示す。
第３図（ａ）に示す実施例の動作は、象限判定信号
DP,DQ及び誤差信号EP,EQを入力とし、シフトレジスタ回
路101〜104でそれぞれの信号のビット遅延時間差をなく
し、誤差信号EP,EQはそれぞれ２個のF/Fを通りＥ
Ｐ（Ｑ）±１,EP(Q)0の信号を作成し、象限判定信号DP,
DQはそれぞれ１個のF/Fを通りDP0,DQ0の信号を作成し、
それぞれ各タップの相関検出回路であるEX−OR111〜119
又はEX−NOR120〜122に入力され、それぞれの相関信号
がつくられるまでは第６図（ａ）に示す従来例の動作と
同じである。
DP,DQ及び誤差信号EP,EQを入力とし、シフトレジスタ回
路101〜104でそれぞれの信号のビット遅延時間差をなく
し、誤差信号EP,EQはそれぞれ２個のF/Fを通りＥ
Ｐ（Ｑ）±１,EP(Q)0の信号を作成し、象限判定信号DP,
DQはそれぞれ１個のF/Fを通りDP0,DQ0の信号を作成し、
それぞれ各タップの相関検出回路であるEX−OR111〜119
又はEX−NOR120〜122に入力され、それぞれの相関信号
がつくられるまでは第６図（ａ）に示す従来例の動作と
同じである。
従って、相関信号も、第４図（ｇ），（ｈ）に示すよ
うに、時系列的に見た時、誤差信号EP(Q)-1,EP(Q)1,…
とでつくられるべき相関信号がEP(Q)-2,EP(Q)0,…とい
った誤まった誤差信号とでつくられている。しかし、こ
れら誤まった信号を含む相関信号をF/F161〜172で周期
ＴのクロックCLK（Ｔ）またはその逆相のクロック（否
定回路173出力）でサンプリングし直すと、F/F161〜172
出力は、第４図（ｉ），（ｊ）のように、時系列的にみ
たとき誤まった相関信号が取り除かれ、正規の相関信号
が得られる。従って、これら相関信号を加算・積分し
て、比較的簡単な回路構成でトランスバーサルフィルタ
を安定に制御できる。
うに、時系列的に見た時、誤差信号EP(Q)-1,EP(Q)1,…
とでつくられるべき相関信号がEP(Q)-2,EP(Q)0,…とい
った誤まった誤差信号とでつくられている。しかし、こ
れら誤まった信号を含む相関信号をF/F161〜172で周期
ＴのクロックCLK（Ｔ）またはその逆相のクロック（否
定回路173出力）でサンプリングし直すと、F/F161〜172
出力は、第４図（ｉ），（ｊ）のように、時系列的にみ
たとき誤まった相関信号が取り除かれ、正規の相関信号
が得られる。従って、これら相関信号を加算・積分し
て、比較的簡単な回路構成でトランスバーサルフィルタ
を安定に制御できる。
第３図（ｂ）は第５の発明の一実施例のブロック図で
ある。第３図（ｂ）に示す実施例100bbはベースバンド
帯の分数間隔型トランスバーサルフィルタを用いた第５
図（ｂ）に示す自動干渉除去装置の制御信号発生回路10
0bとして用いられる実施例である。第３図（ｃ）は第６
の発明の一実施例のブロック図である。第３図（ｃ）に
示す実施例100cbは全ディジタルの分数間隔型トランス
バーサルフィルタを用いた第５図（ｃ）に示す自動干渉
除去装置の制御信号発生回路100cとして用いられる実施
例である。第３図（ｂ），（ｃ）に示す実施例がF/F161
〜172を備えることによって誤まった相関信号を取り除
いているのは第３図（ａ）に示す実施例におけると同じ
である。
ある。第３図（ｂ）に示す実施例100bbはベースバンド
帯の分数間隔型トランスバーサルフィルタを用いた第５
図（ｂ）に示す自動干渉除去装置の制御信号発生回路10
0bとして用いられる実施例である。第３図（ｃ）は第６
の発明の一実施例のブロック図である。第３図（ｃ）に
示す実施例100cbは全ディジタルの分数間隔型トランス
バーサルフィルタを用いた第５図（ｃ）に示す自動干渉
除去装置の制御信号発生回路100cとして用いられる実施
例である。第３図（ｂ），（ｃ）に示す実施例がF/F161
〜172を備えることによって誤まった相関信号を取り除
いているのは第３図（ａ）に示す実施例におけると同じ
である。
また、上述した各実施例はいずれも３タップの分数間
隔型トランスバーサルフィルタについてのものでである
が、タップ数が３以外の場合にも第１の発明〜第６の発
明のいずれかを適用して同じ効果が得られる。
隔型トランスバーサルフィルタについてのものでである
が、タップ数が３以外の場合にも第１の発明〜第６の発
明のいずれかを適用して同じ効果が得られる。
以上説明したように、第１〜第３の発明は、誤差信号
と周期Ｔのクロック信号とをゲートに通して誤差信号の
後半半ビットを禁止する事により、また、第４〜第６の
発明は相関信号を周期Ｔのクロック信号で再サンプリン
グする事により、いずれも比較的簡単な回路構成で、安
定したトランスバーサルフィルタの制御信号を得ること
ができる効果がある。
と周期Ｔのクロック信号とをゲートに通して誤差信号の
後半半ビットを禁止する事により、また、第４〜第６の
発明は相関信号を周期Ｔのクロック信号で再サンプリン
グする事により、いずれも比較的簡単な回路構成で、安
定したトランスバーサルフィルタの制御信号を得ること
ができる効果がある。
また、第１〜第６の発明はICゲートを用いて誤まった
相関信号を消すことができるため、簡単にLSI化でき、
小型化，低消費電力化できる効果がある。
相関信号を消すことができるため、簡単にLSI化でき、
小型化，低消費電力化できる効果がある。
第１〜第３の発明のそれぞれの一実施例を示すブロック
図、第２図は第１図（ａ）〜（ｃ）に示す各実施例に共
通な各部の信号のタイミングチャート、第３図（ａ）〜
（ｃ）は第４〜第６の発明のそれぞれの一実施例を示す
ブロック図、第４図は第３図（ａ）〜（ｃ）に示す各実
施例に共通な各部の信号のタイミングチャート、第５図
（ａ）〜（ｃ）は自動干渉除去装置の第１〜第３の例を
示すブロック図、第６図（ａ）〜（ｃ）は従来の制御信
号発生回路の第１〜第３の例を示すブロック図、第７図
は第６図（ａ）〜（ｃ）に示す各従来例に共通な各部の
信号のタイミングチャートである。 １……所望信号入力端子、２……干渉源信号入力端子、
６……直交合成回路、７……加算器、8,8a……直交同期
検波回路、９……フリップフロップ回路、10……２てい
倍回路、11……電圧制御型搬送波信号発振器、12……電
圧制御型クロック発振器、13,13a〜13c……アナログ・
ディジタル変換回路、14,14a〜14c,15,15a,18,18a〜18c
……加算器、17,17a……トランスバーサルフィルタ、3
1,31a,31b,32,32a,32b……遅延線、41〜46,41a〜41a,41
b〜41b……重み付け回路、51,51a,51b,52,52a,52b……
合成回路、81,174〜179……掛算器、82……90度位相
器、91〜95……フリップフロップ回路、100a〜100c,100
aa〜100ac,100ca〜100cc……制御信号発生回路、101〜1
04……シフトレジスタ、105〜110,161〜172……フリッ
プフロップ回路、111〜119……排他的論理和回路、120
〜122……排他的論理和否定回路、123〜128……加算
器、129〜134,137〜148……積分器、135,136……AND回
路、149〜160……アップダウンカウンタ、173……否定
回路。
図、第２図は第１図（ａ）〜（ｃ）に示す各実施例に共
通な各部の信号のタイミングチャート、第３図（ａ）〜
（ｃ）は第４〜第６の発明のそれぞれの一実施例を示す
ブロック図、第４図は第３図（ａ）〜（ｃ）に示す各実
施例に共通な各部の信号のタイミングチャート、第５図
（ａ）〜（ｃ）は自動干渉除去装置の第１〜第３の例を
示すブロック図、第６図（ａ）〜（ｃ）は従来の制御信
号発生回路の第１〜第３の例を示すブロック図、第７図
は第６図（ａ）〜（ｃ）に示す各従来例に共通な各部の
信号のタイミングチャートである。 １……所望信号入力端子、２……干渉源信号入力端子、
６……直交合成回路、７……加算器、8,8a……直交同期
検波回路、９……フリップフロップ回路、10……２てい
倍回路、11……電圧制御型搬送波信号発振器、12……電
圧制御型クロック発振器、13,13a〜13c……アナログ・
ディジタル変換回路、14,14a〜14c,15,15a,18,18a〜18c
……加算器、17,17a……トランスバーサルフィルタ、3
1,31a,31b,32,32a,32b……遅延線、41〜46,41a〜41a,41
b〜41b……重み付け回路、51,51a,51b,52,52a,52b……
合成回路、81,174〜179……掛算器、82……90度位相
器、91〜95……フリップフロップ回路、100a〜100c,100
aa〜100ac,100ca〜100cc……制御信号発生回路、101〜1
04……シフトレジスタ、105〜110,161〜172……フリッ
プフロップ回路、111〜119……排他的論理和回路、120
〜122……排他的論理和否定回路、123〜128……加算
器、129〜134,137〜148……積分器、135,136……AND回
路、149〜160……アップダウンカウンタ、173……否定
回路。
Claims (6)
- 【請求項１】中間周波帯の干渉源信号を入力とする中間
周波帯の分数間隔型トランスバーサルフィルタと、前記
中間周波帯の干渉源信号を直交同期検波する干渉源信号
直交同期検波回路と、この干渉源信号直交同期検波回路
が出力したベースバンド帯の干渉源信号を前記分数間隔
型トランスバーサルフィルタの動作同期でサンプリング
・識別して前記中間周波帯の干渉源信号の象限判定信号
として出力する象限判定信号生成手段と、前記中間周波
帯の干渉源信号から干渉を受けている中間周波帯の所望
信号と前記分数間隔型トランスバーサルフィルタが出力
した信号とを入力する加算器と、この加算器が出力した
信号を直交同期検波する所望信号直交同期検波回路と、
この所望信号直交同期検波回路が出力したベースバンド
帯の所望信号を識別再生して識別再生所望データ信号及
び誤差信号を出力するアナログ・ディジタル変換回路と
を備える中間周波型自動干渉除去装置の前記分数間隔型
トランスバーサルフィルタの重み付け制御信号を前記象
限判定信号及び前記誤差信号に基づき前記中間周波帯の
所望信号が前記中間周波帯の干渉源信号から受けている
干渉を前記分数間隔型トランスバーサルフィルタが出力
した信号によって打消すように発生する制御信号発生回
路であって、入力した前記象限判定信号及び前記誤差信
号の相互間の遅延時間差を零にする遅延時間差補償手段
と、この遅延時間差補償手段が出力した前記誤差信号の
それぞれのタイムスロットの後半の半周期の出力を禁止
するゲート回路と、このゲート回路が出力した前記誤差
信号及び前記遅延時間差補償手段が出力した前記象限判
定信号を入力とし前記分数間隔型トランスバーサルフィ
ルタのそれぞれのタップの遅延時間に相当する遅延時間
を得るためのフリップフロップ回路と、それぞれ前記フ
リップフロップ回路のそれぞれが出力した前記誤差信号
と前記象限判定信号とを入力する排他的論理和回路また
は排他的論理和否定回路を含み前記フリップフロップ回
路のそれぞれがが出力した前記誤差信号及び前記象限判
定信号の相互相関を検出し相関検出信号を出力する相関
検出手段と、前記相関検出信号を平均化し前記重み付け
制御信号として出力する平均化手段とを含むことを特徴
とする制御信号発生回路。 - 【請求項２】中間周波帯の干渉源信号を直交同期検波す
る干渉源信号直交同期検波回路と、この干渉源信号直交
同期検波回路が出力したベースバンド帯の干渉源信号を
入力とするベースバンド帯の分数間隔型トランスバーサ
ルフィルタと、前記ベースバンド帯の干渉源信号を前記
分数間隔型トランスバーサルフィルタの動作周期でサン
プリング・識別して前記中間周波帯の干渉源信号の象源
判定信号として出力する象限判定信号生成手段と、前記
中間周波帯の干渉源信号から干渉を受けている中間周波
帯の所望信号を直交周期検波する所望信号直交同期検波
回路と、この所望信号直交同期検波回路が出力したベー
スバンド帯の所望信号と前記分数間隔型トランスバーサ
ルフィルタが出力した信号とを入力する加算器と、この
加算器が出力した信号を識別再生して識別再生所望デー
タ信号及び誤差信号を出力するアナログ・ディジタル変
換回路とを備えるベースバンド型自動干渉除去装置の前
記分数間隔型トランスバーサルフィルタの重み付け制御
信号を前記象限判定信号及び前記誤差信号に基づき前記
ベースバンド帯の所望信号が前記中間周波帯の干渉源信
号から受けている干渉を前記分数間隔型トランスバーサ
ルフィルタが出力した信号によって打消すように発生す
る制御信号発生回路であって、入力した前記象限判定信
号及び前記誤差信号の相互間の遅延時間差を零にする遅
延時間差補償手段と、この遅延時間差補償手段が出力し
た前記誤差信号のそれぞれのタイムスロットの後半の半
周期の出力を禁止するゲート回路と、このゲート回路が
出力した前記誤差信号及び前記遅延時間差補償手段が出
力した前記象限判定信号を入力とし前記分数間隔型トラ
ンスバーサルフィルタのそれぞれのタップの遅延時間に
相当する遅延時間を得るためのフリップフロップ回路
と、それぞれ前記フリップフロップ回路のそれぞれが出
力した前記誤差信号と前記象限判定信号とを入力する排
他的論理和回路または排他的論理和否定回路を含み前記
フリップフロップ回路のそれぞれがが出力した前記誤差
信号及び前記象限判定信号の相互相関を検出し相関検出
信号を出力する相関検出手段と、前記相関検出信号を平
均化し前記重み付け制御信号として出力する平均化手段
とを含むことを特徴とする制御信号発生回路。 - 【請求項３】中間周波帯の干渉源信号から干渉を受けて
いる中間周波帯の所望信号を直交同期検波する所望信号
直交同期検波回路と、この所望信号直交同期検波回路が
出力したベースバンド帯の所望信号を識別再生する第１
のアナログ・ディジタル変換回路と、前記中間周波帯の
干渉源信号を直交同期検波する干渉源信号直交同期検波
回路と、この干渉源信号直交同期検波回路が出力したベ
ースバンド帯の干渉源信号を前記第１のアナログ・ディ
ジタル変換回路の動作速度の整数倍の動作速度で識別再
生する第２のアナログ・ディジタル変換回路と、この第
２のアナログ・ディジタル変換回路が出力した干渉源デ
ータ信号を入力とする全ディジタルの分数間隔型トラン
スバーサルフィルタと、この分数間隔型トランスバーサ
ルフィルタの出力データ信号と前記第１のアナログ・デ
ィジタル変換回路の出力データ信号とを加算して識別再
生所望データ信号及び誤差信号として出力するディジタ
ル加算器とを備えるディジタル型自動干渉除去装置の前
記分数間隔型トランスバーサルフィルタの重み付け制御
信号を前記干渉源データ信号の最上位ビットである象限
判定信号及び前記誤差信号に基づき前記第１のアナログ
・ディジタル変換回路の出力データ信号が前記中間周波
帯の干渉源信号から受けている干渉を前記分数間隔型ト
ランスバーサルフィルタが出力したデータ信号によって
打消すように発生する制御信号発生回路であって、入力
した前記象限判定信号及び前記誤差信号の相互間の遅延
時間差を零にする遅延時間差補償手段と、この遅延時間
差補償手段が出力した前記誤差信号のそれぞれのタイム
スロットの後半の半周期の出力を禁止するゲート回路
と、このゲート回路が出力した前記誤差信号及び前記遅
延時間差補償手段が出力した前記象限判定信号を入力と
し前記分数間隔型トランスバーサルフィルタのそれぞれ
のタップの遅延時間に相当する遅延時間を得るためのフ
リップフロップ回路と、それぞれ前記フリップフロップ
回路のそれぞれが出力した前記誤差信号と前記象限判定
信号とを入力する排他的論理和回路または排他的論理和
否定回路を含み前記フリップフロップ回路のそれぞれが
が出力した前記誤差信号及び前記象限判定信号の相互相
関を検出し相関検出信号を出力する相関検出手段と、前
記相関検出信号を平均化し前記重み付け制御信号として
出力する平均化手段とを含むことを特徴とする制御信号
発生回路。 - 【請求項４】中間周波帯の干渉源信号を入力とする中間
周波帯の分数間隔型トランスバーサルフィルタと、前記
中間周波帯の干渉源信号を直交同期検波する干渉源信号
直交同期検波回路と、この干渉源信号同期検波回路が出
力したベースバンド帯の干渉源信号を前記分数間隔型ト
ランスバーサルフィルタの動作周期でサンプリング・識
別して前記中間周波帯の干渉源信号の象限判定信号とし
て出力する象限判定信号生成手段と、前記中間周波帯の
干渉源信号から干渉を受けている中間周波帯の所望信号
と前記分数間隔型トランスバーサルフィルタが出力した
信号とを入力する加算器と、この加算器が出力した信号
を直交同期検波する所望信号直交同期検波回路と、この
所望信号直交同期検波回路が出力したベースバンド帯の
所望信号を識別再生して識別再生所望データ信号及び誤
差信号を出力するアナログ・ディジタル変換回路とを備
える中間周波型自動干渉除去装置の前記分数間隔型トラ
ンスバーサルフィルタの重み付け制御信号を前記象限判
定信号及び前記誤差信号に基づき前記中間周波帯の所望
信号が前記中間周波帯の干渉源信号から受けている干渉
を前記分数間隔型トランスバーサルフィルタが出力した
信号によって打消すように発生する制御信号発生回路で
あって、入力した前記象限判定信号及び前記誤差信号の
相互間の遅延時間差を零にする遅延時間差補償手段と、
この遅延時間差補償手段が出力した前記象限判定信号及
び前記誤差信号を入力とし前記分数間隔型トランスバー
サルフィルタのそれぞれのタップの遅延時間に相当する
遅延時間を得るための第１のフリップフロップ回路と、
それぞれ前記第１のフリップフロップ回路のそれぞれが
出力した前記象限判定信号と前記誤差信号とを入力する
排他的論理和回路または排他的論理和否定回路を含み前
記第１のフリップフロップ回路のそれぞれを出力した前
記象限判定信号及び前記誤差信号の相互相関を検出し相
関検出信号を出力する相関検出手段と、前記相関検出信
号を前記所望信号の符号伝送周期でサンプリングし直す
第２のフリップフロップ回路と、この第２のフリップフ
ロップ回路の出力を平均化し前記重み付け制御信号とし
て出力する平均化手段とを含むことを特徴とする制御信
号発生回路。 - 【請求項５】中間周波帯の干渉源信号を直交同期検波す
る干渉源信号直交同期検波回路と、この干渉源信号直交
同期検波回路が出力したベースバンド帯の干渉源信号を
入力とするベースバンド帯の分数間隔型トランスバーサ
ルフィルタと、前記ベースバンド帯の干渉源信号を前記
分数間隔型トランスバーサルフィルタの動作周期でサン
プリング・識別して前記中間周波帯の干渉源信号の象限
判定信号として出力する象限判定信号生成手段と、前記
中間周波帯の干渉源信号から干渉を受けている中間周波
帯の所望信号を直交同期検波する所望信号直交同期検波
回路と、この所望信号直交同期検波回路が出力したベー
スバンド帯の所望信号と前記分数間隔型トランスバーサ
ルフィルタが出力した信号とを入力する加算器と、この
加算器が出力した信号を識別再生して識別再生所望デー
タ信号及び誤差信号を出力するアナログ・ディジタル変
換回路とを備えるベースバンド型自動干渉除去装置の前
記分数間隔型トランスバーサルフィルタの重み付け制御
信号を前記象限判定信号及び前記誤差信号に基づき前記
ベースバンド帯の所望信号が前記中間周波帯の干渉合＿
信ら受けている干渉を前記分数間隔型トランスバーサル
フィルタが出力した信号によって打消すように発生する
制御信号発生回路であって、入力した前記象限判定信号
及び前記誤差信号の相互間の遅延時間差を零にする遅延
時間差補償手段と、この遅延時間差補償手段が出力した
前記象限判定信号及び前記誤差信号を入力とし前記分数
間隔型トランスバーサルフィルタのそれぞれのタップの
遅延時間に相当する遅延時間を得るための第１のフリッ
プフロップ回路と、それぞれ前記第１のフリップフロッ
プ回路のそれぞれが出力した前記象限判定信号と前記誤
差信号とを入力する排他的論理和回路または排他的論理
和否定回路を含み前記第１のフリップフロップ回路のそ
れぞれが出力した前記象限判定信号及び前記誤差信号の
相互相関を検出し相関検出信号を出力する相関検出手段
と、前記相関検出信号を前記所望信号の符号伝送周期で
サンプリングし直す第２のフリップフロップ回路と、こ
の第２のフリップフロップ回路の出力を平均化し前記重
み付け制御信号として出力する平均化手段とを含むこと
を特徴とする制御信号発生回路。 - 【請求項６】中間周波帯の干渉源信号から干渉を受けて
いる中間周波帯の所望信号を直交同期検波する所望信号
直交同期検波回路と、この所望信号直交同期検波回路が
出力したベースバンド帯の所望信号を識別再生する第１
のアナログ・ディジタル変換回路と、前記中間周波帯の
干渉源信号を直交同期検波する干渉源信号直交同期検波
回路と、この干渉源信号直交同期検波回路が出力したベ
ースバンド帯の干渉源信号を前記第１のアナログ・ディ
ジタル変換回路の動作速度の整数倍の動作速度で識別再
生する第２のアナログ・ディジタル変換回路と、この第
２のアナログ・ディジタル変換回路が出力した干渉源デ
ータ信号を入力とする全ディジタルの分数間隔型トラン
スバーサルフィルタと、この分数間隔型トランスバーサ
ルフィルタの出力データ信号と前記第１のアナログ・デ
ィジタル変換回路の出力データ信号とを加算して識別再
生所望データ信号及び誤差信号として出力するディジタ
ル加算器とを備えるディジタル型自動干渉除去装置の前
記分数間隔型トランスバーサルフィルタの重み付け制御
信号を前記干渉源データ信号の最上位ビットである象限
判定信号及び前記誤差信号に基づき前記第１のアナログ
・ディジタル変換回路の出力データ信号が前記中間周波
帯の干渉源信号から受けている干渉を前記分数間隔型ト
ランスバーサルフィルタが出力したデータ信号によって
打消すように発生する制御信号回路であって、入力した
前記象限判定信号及び前記誤差信号の相互間の遅延時間
差を零にする遅延時間差補償手段と、この遅延時間差補
償手段が出力した前記象限判定信号及び前記誤差信号を
入力とし前記分数間隔型トランスバーサルフィルタのそ
れぞれのタップの遅延時間に相当する遅延時間を得るた
めの第１のフリップフロップ回路と、それぞれ前記第１
のフリップフロップ回路のそれぞれが出力した前記象限
判定信号と前記誤差信号とを入力する排他的論理和回路
または排他的論理和否定回路を含み前記第１のフリップ
フロップ回路のそれぞれが出力した前記象限判定信号及
び前記誤差信号の相互相関を検出し相関検出信号を出力
する相関検出手段と、前記相関検出信号を前記所望信号
の符号伝送周期でサンプリングし直す第２のフリップフ
ロップ回路と、この第２のフリップフロップ回路の出力
を平均化し前記重み付け制御信号として出力する平均化
手段とを含むことを特徴とする制御信号発生回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195515A JP2811776B2 (ja) | 1989-07-27 | 1989-07-27 | 制御信号発生回路 |
| CA002022050A CA2022050C (en) | 1989-07-27 | 1990-07-26 | Cross-polarization interference cancellation system capable of stably carrying out operation |
| EP90114460A EP0410474B1 (en) | 1989-07-27 | 1990-07-27 | Cross-polarization interference cancellation system capable of stably carrying out operation |
| DE69028955T DE69028955T2 (de) | 1989-07-27 | 1990-07-27 | Kreuzpolarisationsinterferenz-Kompensatorsystem mit stabilem Betrieb |
| US07/558,754 US5023620A (en) | 1989-07-27 | 1990-07-27 | Cross-polarization interference cancellation system capable of stably carrying out operation |
| AU59951/90A AU625249B2 (en) | 1989-07-27 | 1990-07-27 | Cross-polarization interference cancellation system capable of stably carrying out operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195515A JP2811776B2 (ja) | 1989-07-27 | 1989-07-27 | 制御信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0358648A JPH0358648A (ja) | 1991-03-13 |
| JP2811776B2 true JP2811776B2 (ja) | 1998-10-15 |
Family
ID=16342367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195515A Expired - Fee Related JP2811776B2 (ja) | 1989-07-27 | 1989-07-27 | 制御信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811776B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0257041A (ja) * | 1988-08-23 | 1990-02-26 | Fujitsu Ltd | 多値ｑａｍトランスバザール・フィルタ制御回路 |
-
1989
- 1989-07-27 JP JP1195515A patent/JP2811776B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0358648A (ja) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| CA2371891C (en) | Timing recovery device and demodulator using the same | |
| JP3188356B2 (ja) | 時分割多重通信チャネル用ディジタル復調方法及び回路 | |
| EP0978972A2 (en) | Clock recovery circuit of demodulator | |
| US5828707A (en) | Differential detecting apparatus for detecting phase difference of phase-modulated signal | |
| EP0578489B1 (en) | Clock recovery phase detector | |
| JPH053940B2 (ja) | ||
| US5712879A (en) | Differential detecting device | |
| US6002721A (en) | Carrier frequency estimator for a signal receiver | |
| WO1993010611A1 (en) | Digital fsk demodulator | |
| JP2771354B2 (ja) | 復調器 | |
| JP3462477B2 (ja) | 相関検出装置および相関検出方法 | |
| US20020008573A1 (en) | Demodulation apparatus | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3262608B2 (ja) | インパルス性雑音除去装置 | |
| JP4939437B2 (ja) | リミッタベースのアナログ復調器 | |
| JP3081957B2 (ja) | 伝送データ整形装置 | |
| JP2580839B2 (ja) | 自動干渉除去装置 | |
| US20020110207A1 (en) | Device for detecting timing synchronization, method thereof, and communication device using the same | |
| JP2506748B2 (ja) | デイジタル信号伝送方法 | |
| JP2001230824A (ja) | データ受信方式 | |
| JP3449281B2 (ja) | マルチキャリア受信装置用同期回路及びマルチキャリア受信装置 | |
| JP3179554B2 (ja) | スペクトラム拡散通信システム | |
| US7116730B2 (en) | Demodulation apparatus | |
| JPH0358648A (ja) | 制御信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |