JP2850104B2

JP2850104B2 - 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法

Info

Publication number: JP2850104B2
Application number: JP33515894A
Authority: JP
Inventors: 珠代廣木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-12-21
Filing date: 1994-12-21
Publication date: 1999-01-27
Anticipated expiration: 2014-01-27
Also published as: JPH08180802A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表面伝導型電子放出素
子、これを用いた電子源、表示装置や露光装置等の画像
形成装置、更には該表面伝導型電子放出素子、電子源及
び画像形成装置の製造方法に関する。

【０００２】

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。

【０００３】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に直
流電圧あるいは非常にゆっくりとした昇電圧、例えば１
Ｖ／１分程度の昇電圧を印加通電することで通常行わ
れ、導電性薄膜を局所的に破壊、変形もしくは変質させ
て構造を変化させ、電気的に高抵抗な状態の電子放出部
を形成する処理である。電子放出は、上記電子放出部が
形成された導電性薄膜に電圧を印加して電流を流すこと
により、電子放出部に発生した亀裂付近から行われる。

【０００４】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。

【０００５】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げ
られる（特開平１−３１３３２号公報、同１−２８３７
４９号公報、同２−２５７５５２号公報）。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている（アメリカ特許第５０６６
８８３号明細書）。

【０００６】

【発明が解決しようとする課題】ところで、導電性薄膜
に通常のフォーミング処理により形成された電子放出部
を電子顕微鏡等で観察すると、その亀裂の形状は直線で
はなく、導電性薄膜を構成する粒子の大きさや繋がりの
大小によって蛇行する領域を持つことが判った。また、
表面伝導型電子放出素子によって亀裂の形状や位置は異
なり、電子放出点が不均一に存在することなどが判っ
た。その結果、電子放出量の不均一が生じ、特に画像形
成装置として複数の表面伝導型電子放出素子を用いる場
合には、電子放出特性のばらつきが実用化への大きな弊
害となっている。

【０００７】従って、複数の表面伝導型電子放出素子に
ついて電子放出特性の均一化がなされれば、高品位な画
像が得られる画像形成装置、例えばフラットテレビを実
現することができる。また、電子放出特性の均一化に伴
い、画像形成装置を構成する駆動回路等による素子のば
らつき補正の負荷も小さくなり、安価な画像形成装置が
期待できる。

【０００８】本発明は、上記問題を鑑み、複数の表面伝
導型電子放出素子について電子放出特性を均一化するこ
とができる新規な表面伝導型電子放出素子、それを用い
た電子源、高品位な画像を安価に得られる画像形成装置
及びこれらの製造方法を得ることを目的とする。

【０００９】

【課題を解決するための手段及び作用】請求項１〜８の
発明は、基板上に設けられた一対の素子電極間を連絡す
る薄膜に電子放出部を有する電子放出素子に関する発明
で、基板上に対向する一対の素子電極を形成し、素子電
極間に電子放出部形成用の薄膜を形成すると共に、薄膜
中に非オーミック接合を形成し、素子電極間に非オーミ
ック接合を介して逆バイアス電圧を印加してフォーミン
グ処理することにより、薄膜の非オーミック接合部に電
子放出部を形成した点に特徴を有するものである。

【００１０】請求項９〜１２の発明は、基板上に設けら
れた一対の素子電極間を連絡する薄膜に電子放出部を有
する電子放出素子の製造方法に関する発明で、基板上に
素子電極を形成すると共に、素子電極間を連絡する電子
放出部形成用の薄膜を形成する工程と、薄膜に非オーミ
ック接合を形成する工程と、素子電極間に非オーミック
接合を介して逆バイアス電圧を印加して、薄膜に電子放
出部を形成するフォーミング工程とを有する点に特徴を
有するものである。

【００１１】請求項１３〜１６の発明は、一対の素子電
極間を連絡する薄膜に電子放出部を有する電子放出素子
を、基板上に複数備える電子源の製造方法に関する発明
で、基板上に複数対の素子電極を形成すると共に、各対
の素子電極間を連絡する電子放出部形成用の薄膜を形成
する工程と、各薄膜に非オーミック接合を形成する工程
と、各対の素子電極間に非オーミック接合を介して逆バ
イアス電圧を印加して、薄膜に電子放出部を形成するフ
ォーミング工程とを有する点に特徴を有するものであ
る。

【００１２】請求項１７〜２２の発明は、上記製造方法
で得られる電子源に関する発明である。

【００１３】請求項２３〜２６の発明は、上記電子源を
用いた画像形成装置及びその製造方法に関する発明であ
る。

【００１４】上記のように、本発明は、新規な表面伝導
型電子放出素子、この表面伝導型電子放出素子を複数個
備えた新規な電子源、これを用いた新規な画像形成装置
及びこれらの製造方法に係るもので、各発明の構成及び
作用を以下に更に説明する。本発明の表面伝導型電子放
出素子には平面型と垂直型がある。まず、平面型の表面
伝導型電子放出素子の基本的な構成について説明する。

【００１５】図１（ａ）、（ｂ）は、平面型の表面伝導
型電子放出素子の基本的な構成を示す図である。

【００１６】図１において１は基板、２は電子放出部、
３と６は電子放出部形成用の薄膜、４と５は素子電極で
ある。

【００１７】電子放出部形成用の薄膜３，６の接合部は
非オーミック接合であり、具体的には半導体のｐｎ接合
が適している。

【００１８】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ₂ を積層した積層
体、アルミナ等のセラミックス、Ｓｉ等の半導体基板等
が挙げられる。

【００１９】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、
Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属ある
いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ−Ａｇ
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。

【００２０】素子電極間隔Ｌ、素子電極長さＷ、薄膜
３，６の形状等は、応用される形態等によって設計され
る。

【００２１】素子電極間隔Ｌは、数百ナノメートルから
数百マイクロメートルであることが好ましく、より好ま
しくは、素子電極４，５間に印加する電圧等により、数
マイクロメートルから数十マイクロメートルである。

【００２２】素子電極長さＷは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚ｄは、
数百オングストロームから数マイクロメートルである。

【００２３】尚、図１に示される表面伝導型電子放出素
子は、基板１上に、素子電極４，５、薄膜３，６の順に
積層されたものとなっているが、基板１上に、薄膜３，
６、素子電極４，５の順に積層したものとしてもよい。

【００２４】薄膜３，６は、良好な電子放出特性を得る
ためには、微粒子で構成された微粒子膜であることが特
に好ましく、その膜厚は、素子電極４，５へのステップ
カバレージ、素子電極４，５間の抵抗値及び後述するフ
ォーミング条件等によって適宜選択される。この薄膜
３，６の膜厚は、好ましくは数ナノメートルから数百ナ
ノメートルで、特に好ましくは５０オングストロームか
ら５００オングストロームであり、その抵抗値は、１０
の３乗から１０の７乗オーム／□のシート抵抗値であ
る。

【００２５】本発明における薄膜３，６を構成する半導
体材料としては、例えばＳｉ、Ｇａ等の元素半導体、Ａ
ｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡ
ｓ、ＩｎＳｂ等のＩＩＩ−Ｖ族半導体、ＺｎＳ、ＺｎＳ
ｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ等のＩＩ−
ＶＩ族半導体等が挙げられる。

【００２６】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（島状も含む）の膜をさす。微
粒子膜である場合、微粒子の粒径は、数オングストロー
ムから数千オングストロームであることが好ましく、特
に好ましくは１０オングストロームから２００オングス
トロームである。

【００２７】電子放出部２は、薄膜３，６の接合部に形
成された高抵抗の亀裂であり、電子放出はこの亀裂付近
から行われる。この亀裂を含む電子放出部２及び亀裂自
体は、薄膜３，６の膜厚、膜質、材料及び後述するフォ
ーミング条件等の製法に依存して形成される。

【００２８】亀裂は、数オングストロームから数百オン
グストロームの粒径の微粒子を有することもある。この
微粒子は、薄膜３，６を構成する材料の元素の一部、あ
るいは総てと同様のものである。また、亀裂を含む電子
放出部２及びその近傍の薄膜３，６は炭素及び炭素化合
物を有することもある。

【００２９】次に、垂直型の表面伝導型電子放出素子の
基本的な構成について説明する。

【００３０】図２は、垂直型の表面伝導型電子放出素子
の基本的な構成を示す図で、図中２１は段差形成部材
で、その他図１と同じ符号は同じ部材を示すものであ
る。

【００３１】基板１、電子放出部２、薄膜３，６及び素
子電極４，５は、前述した平面型の表面伝導型電子放出
素子と同様の材料で構成されたものである。

【００３２】段差形成部材２１は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたＳｉＯ₂ 等の絶縁性
材料で構成されたものである。この段差形成部材２１の
膜厚は、先に述べた平面型の表面伝導型電子放出素子の
素子電極間隔Ｌ（図１参照）に対応するもので、段差形
成部材２１の作成法や素子電極４，５間に印加する電圧
等により設定されるが、好ましくは数百オングストロー
ムから数十マイクロメートルであり、特に好ましくは数
百オングストロームから数マイクロメートルである。

【００３３】薄膜３，６は、通常、素子電極４，５の作
成後に形成されるので、素子電極４，５の上に積層され
るが、薄膜３，６の形成後に素子電極４，５を作成し、
導電性薄膜３，６の上に素子電極４，５が積層されるよ
うにすることも可能である。また、平面型の表面伝導型
電子放出素子の説明においても述べたように、電子放出
部２の形成は、薄膜３，６の膜厚、膜質、材料及び後述
するフォーミング条件等の製法に依存するので、その位
置及び形状は図２に示されるような位置及び形状に特定
されるものではない。

【００３４】尚、以下の説明は、上述の平面型の表面伝
導型電子放出素子と垂直型の表面伝導型電子放出素子の
内、平面型を例にして説明するが、平面型の表面伝導型
電子放出素子に代えて垂直型の表面伝導型電子放出素子
としてもよい。

【００３５】本発明の表面伝導型電子放出素子の製法と
しては様々な方法が考えられるが、その一例を図３ない
し図６に基づいて説明する。尚、図３において図１と同
じ符号は同じ部材を示すものである。

【００３６】１）基板１を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板１の面上に素子電極４，５を形成する（図
３（ａ））。

【００３７】２）素子電極４，５を設けた基板１上に、
真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布
法、ディピング法、スピンナー法等により、素子電極４
と素子電極５間を連絡して半導体薄膜３を形成する（図
３（ｂ））。その後、非オーミック接合を形成するた
め、熱処理、不純物拡散あるいは不純物の打ち込み等を
行う（図３（ｃ））。更に、薄膜３，６を加熱焼成処理
し、リフトオフ、エッチング等によりパターニングされ
た薄膜３，６が形成される場合もある。

【００３８】３）続いて、フォーミングと呼ばれる通電
処理を施す。素子電極４，５間に不図示の電源より通電
すると、薄膜３と６の接合部に構造の変化した電子放出
部２が形成される（図３（ｄ））。この通電処理により
薄膜３と６を局所的に破壊、変形もしくは変質せしめ、
構造の変化した部位が電子放出部２である。

【００３９】フォーミングの電圧波形の例を図４に示
す。

【００４０】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図４（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図４（ｂ））とがあ
る。

【００４１】まず、パルス波高値を定電圧とした場合に
ついて図４（ａ）で説明する。

【００４２】図４（ａ）におけるＴ１及びＴ２は電圧波
形のパルス幅とパルス間隔であり、例えば、Ｔ１を１マ
イクロ秒〜１０ミリ秒、Ｔ２を１０マイクロ秒〜１００
ミリ秒とし、波高値（フォーミング時のピーク電圧）を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度、例えば１０の−５乗ｔｏｒｒ程
度の真空雰囲気下で、数秒から数十分印加する。尚、印
加する電圧波形は、図示される三角波に限定されるもの
ではなく、矩形波等の所望の波形を用いることができ
る。

【００４３】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図４（ｂ）で説明する。

【００４４】図４（ｂ）におけるＴ１及びＴ２は図４
（ａ）と同様であり、波高値（フォーミング時のピーク
電圧）を、例えば０．１Ｖステップ程度ずつ増加させ、
図４（ａ）の説明と同様の適当な真空雰囲気下で印加す
る。

【００４５】薄膜３と６は非オーミック接合を有するた
め、逆バイアスを掛けることにより電界は薄膜３と６の
接合部に集中する。逆バイアスを掛けていくと、ある電
圧付近から電流が急激に流れ始め、フォーミングが始ま
る。

【００４６】尚、パルス間隔Ｔ２中に、薄膜３，６を局
所的に破壊、変形もしくは変質させない程度の電圧、例
えば０．１Ｖ程度の電圧で素子電流を測定して抵抗値を
求め、例えば１Ｍオーム以上の抵抗を示したときにフォ
ーミングを終了することが好ましい。

【００４７】上記フォーミング工程からそれ以降の工程
は、図５に示されるような測定評価系内で行われるもの
である。この測定評価系について説明する。

【００４８】図５において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖｆを印加するた
めの電源、５０は素子電極４，５間の薄膜３，６を流れ
る素子電流Ｉｆを測定するための電流計、５４は電子放
出部２より放出される放出電流Ｉｅを捕捉するためのア
ノード電極、５３はアノード電極５４に電圧を印加する
ための高圧電源、５２は電子放出部２より放出される放
出電流Ｉｅを測定するための電流計、５５は真空装置、
５６は排気ポンプである。

【００４９】表面伝導型電子放出素子及びアノード電極
５４等は真空装置５５内に設置され、この真空装置５５
には不図示の真空計等の必要な機器が具備されていて、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。

【００５０】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び表面伝導型電子放出素子の
基板１は、ヒーターにより２００℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネルの組み立て段階において、表示パネル及
びその内部を真空装置５５及びその内部として構成する
ことで、フォーミング工程及び後述するそれ以後の工程
における側定評価及び処理に応用されるものである。

【００５１】４）本発明の表面伝導型電子放出素子の場
合、更に活性化工程を施すことが好ましい。

【００５２】活性化工程とは、例えば１０の−４乗〜１
０の−５乗ｔｏｒｒ程度の真空度で、パルス波高値を定
電圧としたパルスの印加を繰り返す処理のことをいい、
真空雰囲気中に存在する有機物質から炭素及び炭素化合
物を電子放出部２に堆積させることで、素子電流、放出
電流の状態を著しく向上させることができる工程であ
る。この活性化工程は、例えば素子電流や放出電流を測
定しながら行って、例えば放出電流が飽和した時点で終
了するようにすれば効果的であるので好ましい。また、
活性化工程でのパルス波高値は、好ましくは駆動電圧の
波高値である。

【００５３】尚、上記炭素及び炭素化合物とは、グラフ
ァイト（単結晶及び多結晶の双方を指す）、非晶質カー
ボン（非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す）である。また、その堆積膜厚は、好ま
しくは５００オングストローム以下、より好ましくは３
００オングストローム以下である。

【００５４】５）このようにして作成した表面伝導型電
子放出素子を、フォーミング工程、活性化工程での真空
度より高い真空度の真空雰囲気下で動作駆動する、安定
化工程を施すことが好ましい。より好ましくは、この高
い真空度の真空雰囲気下で、８０〜１５０℃の加熱の
後、動作駆動する。

【００５５】尚、フォーミング工程、活性化工程の真空
度より高い真空度の真空雰囲気とは、例えば約１０の−
６乗ｔｏｒｒ以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素及び炭素化合物
が新たにほぼ堆積しない真空度である。

【００５６】即ち、表面伝導型電子放出素子を上記真空
雰囲気中に封入してしまうことにより、これ以上の炭素
及び炭素化合物の堆積を抑制することが可能となり、こ
れによって素子電流Ｉｆ、放出電流Ｉｅが安定する。

【００５７】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。

【００５８】以下に述べる表面伝導型電子放出素子の基
本特性は、図５の測定評価系のアノード電極５４の電圧
を１ｋＶ〜１０ｋＶとし、アノード電極５４と表面伝導
型電子放出素子の距離Ｈを２〜８ｍｍとして行った測定
に基づくものである。

【００５９】まず、放出電流Ｉｅ及び素子電流Ｉｆと、
素子電圧Ｖｆとの関係の典型的な例を図６に示す。尚、
図６において、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さいので、任意単位で示されている。尚、縦軸・
横軸ともリニアスケールである。

【００６０】図６から明らかなように、表面伝導型電子
放出素子は、放出電流Ｉｅに対する次の３つの特徴的特
性を有する。

【００６１】まず第１に、表面伝導型電子放出素子はあ
る電圧（しきい値電圧と呼ぶ：図６中のＶｔｈ）を超え
る素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加
し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅが殆
ど検出されない。即ち、放出電流Ｉｅに対する明確なし
きい値電圧Ｖｔｈを持った非線形素子である。

【００６２】第２に、放出電流Ｉｅが素子電圧Ｖｆに対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉｅは素子電圧Ｖｆで制御できる。

【００６３】第３に、アノード電極５４（図５参照）に
補足される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖｆを印加する時間により制御できる。

【００６４】放出電流Ｉｅが素子電圧Ｖｆに対してＭＩ
特性を有すると同時に、素子電流Ｉｆも素子電圧Ｖｆに
対してＭＩ特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図６の実線で示す特性で
ある。一方、図６に破線で示すように、素子電流Ｉｆは
素子電圧Ｖｆに対して電圧制御型負性抵抗特性（ＶＣＮ
Ｒ特性と呼ぶ）を示す場合もある。いずれの特性を示す
かは、表面伝導型電子放出素子の製法及び測定時の測定
条件等に依存する。但し、上記実線及び破線で表わされ
る特性のスケールは互いに、縦軸，横軸ともに異なって
いる。素子電流Ｉｆが素子電圧Ｖｆに対してＶＣＮＲ特
性を有する表面伝導型電子放出素子でも、上記３つの特
性上の特徴を有する。

【００６５】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。

【００６６】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々Ｘ方向配線、Ｙ方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。

【００６７】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。

【００６８】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図７に基づいて更
に説明する。

【００６９】図８において基板１は既に説明したような
ガラス板等であり、この基板１上に配列された本発明の
表面伝導型電子放出素子７４の個数及び形状は用途に応
じて適宜設定されるものである。

【００７０】ｍ本のＸ方向配線７２は、夫々外部端子Ｄ
ｘ１，Ｄｘ２，……，Ｄｘｍを有するもので、基板１上
に、真空蒸着法、印刷法、スパッタ法等で形成した導電
性金属等である。また、多数の表面伝導型電子放出素子
７４にほぼ均等に電圧が供給されるように、材料、膜
厚、配線幅が設定されている。

【００７１】ｎ本のＹ方向配線７３は、夫々外部端子Ｄ
ｙ１，Ｄｙ２，……，Ｄｙｎを有するもので、Ｘ方向配
線７２と同様に作成される。

【００７２】これらｍ本のＸ方向配線７２とｎ本のＹ方
向配線７３間には、不図示の層間絶縁層が設置され、電
気的に分離されて、マトリクス配線を構成している。
尚、このｍ，ｎは共に正の整数である。

【００７３】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線７２を形成した基板１の全面或は一部に所望の形
状で形成され、特に、Ｘ方向配線７２とＹ方向配線７３
の交差部の電位差に耐え得るように、膜厚、材料、製法
が適宜設定される。

【００７４】更に、表面伝導型電子放出素子７４の対向
する素子電極（不図示）が、ｍ本のＸ方向配線７２と、
ｎ本のＹ方向配線７３と、真空蒸着法、印刷法、スパッ
タ法等で形成された導電性金属等からなる結線７５によ
って電気的に接続されているものである。

【００７５】ここで、ｍ本のＸ方向配線７２と、ｎ本の
Ｙ方向配線７３と、結線７５と、対向する素子電極と
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なっていてもよく、前述の素子電極の材
料等より適宜選択される。これら素子電極への配線は、
素子電極と材料が同一である場合は素子電極と総称する
場合もある。また、表面伝導型電子放出素子７４は、基
板１あるいは不図示の層間絶縁層上どちらに形成しても
よい。

【００７６】また、詳しくは後述するが、前記Ｘ方向配
線７２には、Ｘ方向に配列された表面伝導型電子放出素
子７４の行を入力信号に応じて走査するために、走査信
号を印加する不図示の走査信号印加手段が電気的に接続
されている。

【００７７】一方、Ｙ方向配線７３には、Ｙ方向に配列
された表面伝導型電子放出素子７４の列の各列を入力信
号に応じて変調するために、変調信号を印加する不図示
の変調信号発生手段が電気的に接続されている。更に、
各表面伝導型電子放出素子７４に印加される駆動電圧
は、当該表面伝導型電子放出素子７４に印加される走査
信号と変調信号の差電圧として供給されるものである。

【００７８】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図８〜図１０を用いて説明する。尚、図８は表示パ
ネル１０１の基本構成図であり、図９は蛍光膜８４を示
す図であり、図１０は図８の表示パネル１０１で、ＮＴ
ＳＣ方式のテレビ信号に応じてテレビジョン表示を行う
ための駆動回路の一例を示すブロック図である。

【００７９】図８において、１は上述のようにして本発
明の表面伝導型電子放出素子を配置した電子源の基板、
８１は基板１を固定したリアプレート、８６はガラス基
板８３の内面に蛍光膜８４とメタルバック８５等が形成
されたフェースプレート、８２は支持枠であり、リアプ
レート８１、支持枠８２及びフェースプレート８６にフ
リットガラス等を塗布し、大気中あるいは窒素中で、４
００〜５００℃で１０分以上焼成することで封着して外
囲器８８を構成している。

【００８０】図８において、２は図１における電子放出
部に相当する。７２、７３は、表面伝導型電子放出素子
７４の一対の素子電極４，５と接続されたＸ方向配線及
びＹ方向配線で、夫々外部端子Ｄｘ１ないしＤｘｍ，Ｄ
ｙ１ないしＤｙｎを有している。

【００８１】外囲器８８は、上述の如く、フェースープ
レート８６、支持枠８２、リアプレート８１で構成され
ている。しかし、リアプレート８１は主に基板１の強度
を補強する目的で設けられるものであり、基板１自体で
十分な強度を持つ場合は別体のリアプレート８１は不要
で、基板１に直接支持枠８２を封着し、フェースプレー
ト８６、支持枠８２、基板１にて外囲器８８を構成して
もよい。また、フェースプレート８６、リアプレート８
１の間にスぺーサーと呼ばれる不図示の支持体を更に設
置することで、大気圧に対して十分な強度を有する外囲
器８８とすることもできる。

【００８２】蛍光膜８４は、モノクロームの場合は蛍光
体９２のみからなるが、カラーの蛍光膜８４の場合は、
蛍光体９２の配列により、ブラックストライプ（図９
（ａ））あるいはブラックマトリクス（図９（ｂ））等
と呼ばれる黒色導伝材９１と蛍光体９２とで構成され
る。ブラックストライプ、ブラックマトリクスが設けら
れる目的は、カラー表示の場合必要となる三原色の各蛍
光体９２間の塗り分け部を黒くすることで混色等を目立
たなくすることと、蛍光膜８４における外光反射による
コントラストの低下を抑制することである。黒色導伝材
９１の材料としては、通常良く用いられている黒鉛を主
成分とする材料だけでなく、導電性があり、光の透過及
び反射が少ない材料であれば他の材料を用いることもで
きる。

【００８３】ガラス基板８３に蛍光体９２を塗布する方
法としては、モノクローム、カラーによらず、沈澱法や
印刷法が用いられる。

【００８４】また、図８に示されるように、蛍光膜８４
の内面側には通常メタルバック８５が設けられる。メタ
ルバック８５の目的は、蛍光体９２（図９参照）の発光
のうち内面側への光をフェースプレート８６側へ鏡面反
射することにより輝度を向上すること、電子ビーム加速
電圧を印加するための電極として作用すること、外囲器
８８内で発生した負イオンの衝突によるダメージからの
蛍光体９２の保護等である。メタルバック８５は、蛍光
膜８４の作製後、蛍光膜８４の内面側表面の平滑化処理
（通常フィルミングと呼ばれる）を行い、その後Ａｌを
真空蒸着等で堆積することで作製できる。

【００８５】フェースプレート８６には、更に蛍光膜８
４の導伝性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。

【００８６】前述の封着を行う際、カラーの場合は各色
蛍光体９２と表面伝導型電子放出素子７４とを対応させ
なくてはいけないため、十分な位置合わせを行なう必要
がある。

【００８７】外囲器８８内は、不図示の排気管を通じ、
１０の−７乗ｔｏｒｒ程度の真空度にされ、封止され
る。また、外囲器８８の封止を行う直前あるいは封止後
に、ゲッター処理を行うこともある。これは、外囲器８
８内の所定の位置に配置したゲッター（不図示）を加熱
し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ
等が主成分であり、該蒸着膜の吸着作用により、例えば
１×１０の−５乗ないしは１×１０の−７乗ｔｏｒｒの
真空度を維持するためのものである。

【００８８】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の各製造工程は、通常、外囲器
８８の封止直前又は封止後に行われるもので、その内容
は前述の通りである。

【００８９】上述の表示パネル１０１は、例えば図１０
に示されるような駆動回路で駆動することができる。
尚、図１０において、１０１は表示パネル、１０２は走
査回路、１０３は制御回路、１０４はシフトレジスタ、
１０５はラインメモリ、１０６は同期信号分離回路、１
０７は変調信号発生器、Ｖｘ及びＶａは直流電圧源であ
る。

【００９０】図１０に示されるように、表示パネル１０
１は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１な
いしＤｙｎ及び高圧端子Ｈｖを介して外部の電気回路と
接続されている。この内、外部端子Ｄｘ１ないしＤｘｍ
には前記表示パネル１０１内に設けられている表面伝導
型電子放出素子、即ちｍ行ｎ列の行列状にマトリクス配
置された表面伝導型電子放出素子群を１行（ｎ素子ず
つ）順次駆動して行くための走査信号が印加される。

【００９１】一方、端子Ｄｙ１ないし外部端子Ｄｙｎに
は、前記走査信号により選択された１行の各表面伝導型
電子放出素子の出力電子ビームを制御するための変調信
号が印加される。また、高圧端子Ｈｖには、直流電圧源
Ｖａより、例えば１０ｋＶの直流電圧が供給される。こ
れは表面伝導型電子放出素子より出力される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
ための加速電圧である。

【００９２】走査回路１０２は、内部にｍ個のスイッチ
ング素子（図１０中Ｓ１ないしＳｍで模式的に示す）を
備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直流
電圧電源Ｖｘの出力電圧もしくは０Ｖ（グランドレベ
ル）のいずれか一方を選択して、表示パネル１０１の外
部端子Ｄｘ１ないしＤｘｍと電気的に接続するものであ
る。各スイッチング素子Ｓ１〜Ｓｍは、制御回路１０３
が出力する制御信号Ｔｓｃａｎに基づいて動作するもの
で、実際には、例えばＦＥＴのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。

【００９３】本例における前記直流電圧源Ｖｘは、前記
表面伝導型電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。

【００９４】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路１０６より送られる同期信号Ｔｓｙｎ
ｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及び
Ｔｍｒｙの各制御信号を発生する。

【００９５】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路１０６
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Ｔｓｙｎｃとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジ
スタ１０４に入力される。

【００９６】シフトレジスタ１０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路１０３より送られる制御信号Ｔｓｆｔに基づいて作
動する。この制御信号Ｔｓｆｔは、シフトレジスタ１０
４のシフトクロックであると言い換えてもよい。また、
シリアル／パラレル変換された画像１ライン分（表面伝
導型電子放出素子のｎ素子分の駆動データに相当する）
のデータは、Ｉｄ１ないしＩｄｎのｎ個の並列信号とし
て前記シフトレジスタ１０４より出力される。

【００９７】ラインメモリ１０５は、画像１ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路１０３より送られる制御信号Ｔｍｒｙに従って
適宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された
内容は、Ｉｄ’１ないしＩｄ’ｎとして出力され、変調
信号発生器１０７に入力される。

【００９８】変調信号発生器１０７は、前記画像データ
Ｉｄ’１ないしＩｄ’ｎの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調するための信号源
で、その出力信号は、端子Ｄｏｙ１ないしＤｏｙｎを通
じて表示パネル１０１内の表面伝導型電子放出素子に印
加される。

【００９９】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。

【０１００】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第１には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第２には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。

【０１０１】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器１０７としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器１０７としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。

【０１０２】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。

【０１０３】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路１０６の出力
部にＡ／Ｄ変換器を設けることで行える。

【０１０４】また、これと関連して、ラインメモリ１０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器１０７に設けられる回路が若干異なるも
のとなる。

【０１０５】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器１０７には、例えばよく知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器１０７は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。

【０１０６】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器１０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。

【０１０７】以上のような表示パネル１０１及び駆動回
路を有する本発明の画像形成装置は、端子Ｄｘ１〜Ｄｘ
ｍ及びＤｙ１〜Ｄｙｎから電圧を印加することにより、
必要な表面伝導型電子放出素子から電子を放出させるこ
とができ、高圧端子Ｈｖを通じて、メタルバック８５あ
るいは透明電極（不図示）に高電圧を印加して電子ビー
ムを加速し、加速した電子ビームを蛍光膜８４に衝突さ
せることで生じる励起・発光によって、ＮＴＳＣ方式の
テレビ信号に応じてテレビジョン表示を行うことができ
るものである。

【０１０８】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てＮＴＳＣ方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるＴＶ信号、例えばＭＵＳＥ方式を初めとす
る高品位ＴＶ方式でもよい。

【０１０９】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図１１及び
図１２を用いて説明する。

【０１１０】図１１において、１は基板、７４は表面伝
導型電子放出素子、１１４は表面伝導型電子放出素子７
４を接続する共通配線で１０本設けられており、各々外
部端子Ｄ１〜Ｄ１０を有している。

【０１１１】表面伝導型電子放出素子７４は、基板１上
に並列に複数個配置されている。これを素子行と呼ぶ。
そしてこの素子行が複数行配置されて電子源を構成して
いる。

【０１１２】各素子行の共通配線１１４（例えば外部端
子Ｄ１とＤ２の共通配線１１４）間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線Ｄ２〜Ｄ９について、夫々
相隣接する共通配線１１４、即ち夫々相隣接する外部端
子Ｄ２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の
共通配線１１４を一体の同一配線としても行うことがで
きる。

【０１１３】図１２は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル１２１の
構造を示す図である。

【０１１４】図１２中１２２はグリッド電極、１２３は
電子が通過するための開口、Ｄ１〜Ｄｍは各表面伝導型
電子放出素子に電圧を印加するための外部端子、Ｇ１〜
Ｇｎはグリッド電極１２２に接続された外部端子であ
る。また、各素子行間の共通配線１２４は一体の同一配
線として基板１上に形成されている。

【０１１５】尚、図１２において図８と同じ符号は同じ
部材を示すものであり、図８に示される単純マトリクス
配置の電子源を用いた表示パネル１０１との大きな違い
は、基板１とフェースプレート８６の間にグリッド電極
１２２を備えている点である。

【０１１６】基板１とフェースプレート８６の間には、
上記のようにグリッド電極１２２が設けられている。こ
のグリッド電極１２２は、表面伝導型電子放出素子７４
から放出された電子ビームを変調することができるもの
で、梯型配置の素子行と直行して設けられたストライプ
状の電極に、電子ビームを通過させるために、各表面伝
導型電子放出素子７４に対応して１個ずつ円形の開口１
２３を設けたものとなっている。

【０１１７】グリッド電極１２２の形状や配置位置は、
必ずしも図１２に示すようなものでなければならないも
のではなく、開口１２３をメッシュ状に多数設けること
もあり、またグリッド電極１２２を、例えば表面伝導型
電子放出素子７４の周囲や近傍に設けてもよい。

【０１１８】外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図
示の駆動回路に接続されている。そして、素子行を１列
ずつ順次駆動（走査）して行くのと同期してグリッド電
極１２２の列に画像１ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜８４への照射を制御
し、画像を１ラインずつ表示することができる。

【０１１９】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。

【０１２０】

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。

【０１２１】実施例１本実施例で用いた表面伝導型電子放出素子の構成は、図
１（ａ），（ｂ）に示されるものと同様である。図１と
同一の符号は同じ部材を示す。

【０１２２】表面伝導型電子放出素子の製法は、基本的
には図３で説明した方法と同様である。以下、図１及び
図３を用いて、本実施例で用いた表面伝導型電子放出素
子の基本的な構成及び製造法を説明する。

【０１２３】図１において１は基板、４と５は素子電
極、２は電子放出部、３と６は電子放出部２を含む薄膜
である。

【０１２４】以下、製造手順を図１及び図３に基づいて
説明する。

【０１２５】工程−ａ清浄化したＳｉ基板上に、真空蒸着法等によりＡｌの素
子電極４，５を形成する。素子電極４，５の素子電極間
隔Ｌは３ミクロンメートル、幅Ｗは３００ミクロンメー
トルである。

【０１２６】工程−ｂ次に、素子電極４，５上に、ＣＶＤ法を用いて膜厚１０
０オングストローム程度のｎ−Ｓｉ膜（ドーピング濃度
１×１０の１８乗ｃｍ^-3）を堆積した。そして、ｐｎ接
合部分が電子放出部２を形成しようとする位置にくるよ
うに、６の領域を拡散あるいは不純物打ち込みによりド
ーピング濃度１×１０の１８乗ｃｍ^-3のｐ型領域とし
た。

【０１２７】工程−ｃ電子放出部形成用の薄膜３，６を酸エッチャントにより
エッチングして所望のパターンを形成した。

【０１２８】以上の工程により、基板１上に素子電極
４，５及び電子放出部形成用の薄膜３，６等を形成し
た。

【０１２９】工程−ｄ次に、上記基板１を図５の測定評価系に設置し、真空ポ
ンプにて排気して、２×１０の−６乗ｔｏｒｒの真空度
に達した後、素子電圧Ｖｆを印加するための電源５１よ
り各素子電極４，５間に夫々電圧を印加し、通電処理
（フォーミング処理）を施した。

【０１３０】本実施例の薄膜３，６は電界印加方向に対
して垂直な方向にｐｎ接合を有するため、逆バイアスを
印加すると逆方向の耐圧までは殆ど電流が流れない。逆
方向の耐圧付近から電流は急激に流れ始める。電界はｐ
ｎ接合部分に集中するため、ｐｎ接合面に沿うようにし
てフォーミング処理が行われる。通常、フォーミング処
理では、亀裂が蛇行したり、亀裂の入らない領域が生じ
たりする場合があり、これが素子特性の均一性を低下さ
せる大きな原因となっていた。しかし、本発明では、ｐ
ｎ接合を利用してフォーミング処理を行うため、所望の
任意位置に亀裂を生じさせることが可能となった。従っ
て、電極間ギャップが広い場合には、通常のフォーミン
グ処理に対する有効性が大きい。また、本発明の表面伝
導型電子放出素子では、亀裂を生じさせたい部分（ｐｎ
接合部）に電界が集中するため、低パワーで亀裂を生じ
させることができる。

【０１３１】フォーミング処理の電圧波形は図４（ｂ）
に示されるような波形とした。

【０１３２】図４（ｂ）中、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、本実施例ではＴ１を１ミ
リ秒、Ｔ２を１０ミリ秒とし、三角波の波高値（フォー
ミング時のピーク電圧）は０．１Ｖステップで昇圧させ
てフォーミング処理を行なった。また、フォーミング処
理中は、同時に、０．１Ｖの電圧でＴ２間に抵抗測定パ
ルスを挿入して抵抗を測定した。尚、フォーミング処理
の終了は、抵抗測定パルスでの測定値が約１Ｍオーム以
上になった時とし、同時に、表面伝導型電子放出素子へ
の電圧の印加を終了した。

【０１３３】工程−ｅ続いて、フォーミング処理した表面伝導型電子放出素子
に、活性化電圧印加駆動を行った。電圧パルス印加は、
波高値１４Ｖの矩形波、パルス幅１００マイクロ秒、繰
り返し周波数１０Ｈｚで行った。

【０１３４】更に、上述の工程で作成した表面伝導型電
子放出素子の電子放出特性を、上述の図５の測定評価系
を用いて測定した。この測定は、真空オイルを使用しな
いイオンポンプ等の超高真空排気装置を用いて排気し、
有機物質の混入を極力防止した条件下で行った。

【０１３５】尚、図５におけるアノード電極５４と表面
伝導型電子放出素子の距離を４ｍｍ、アノード電極５４
の電位を１ｋＶ、電子放出特性測定時の真空装置内の真
空度は１×１０の−６．５乗ｔｏｒｒとした。

【０１３６】図５の測定評価系を用いて、素子電極４，
５間にフォーミング時と逆の順方向電圧を素子電圧とし
て印加し、その時に流れる素子電流Ｉｆ及び放出電流Ｉ
ｅを測定したところ図６に示したような電流電圧特性が
得られた。従来よりも素子間のばらつきが小さくなり、
特に複数の表面伝導型電子放出素子を同一基体上に作製
した場合に、電子放出特性の均一性が大きく向上した。
また、フォーミング時のパワーが減少した。

【０１３７】以上説明した実施例において、電子放出部
２を形成する際に素子電極４，５間に三角波パルスを印
加してフォーミング処理を行い、矩形波パルスを印加し
て活性化処理を行っているが、素子電極４，５間に印加
する波形は上記に限定するものではなく、矩形波、三角
波、台形波、正弦波等の所望の波形を用いても良い。ま
た、波高値、パルス幅及びパルス間隔等についても上記
値に限定するものではなく、所望の値を選択することが
できる。

【０１３８】実施例２本実施例は、垂直型の表面伝導型電子放出素子からなる
電子源に関する。

【０１３９】本実施例の表面伝導型電子放出素子の断面
図を図２に示す。図２において、１は絶縁性の基板、２
は電子放出部、３と６は電子放出部を含む薄膜、４と５
は素子電極を示す。また、２１は段差形成部材であり、
本実施例ではＳｉＯ₂ よりなる。

【０１４０】本実施例の表面伝導型電子放出素子は、以
下のように作製された。

【０１４１】ＳｉＯ₂ 基板１を有機溶剤により充分に洗
浄後、この基板１の面上に真空蒸着により厚さ１０００
オングストロームのＡｌを積層し、フォトリソグラフィ
およびエッチングプロセスによってパターニングして下
部素子電極４を形成した。その上に、最終的に段差形成
部材２１となるＳｉＯ₂ をＣＶＤ法により２マイクロメ
ートル積層した。更に、この段差形成部材２１の上に、
リフトオフ法で厚さ１０００オングストロームのＡｌか
らなる上部素子電極５（真空蒸着法により堆積）を形成
した。その後、上部素子電極５をマスクとしてドライエ
ッチング法によりＳｉＯ₂ を部分的に除去して、段差形
成部材２１とした。尚、上述の素子電極４，５の幅Ｗ
は、５００マイクロメートルとした。

【０１４２】次に、ｎ−Ｓｉ薄膜（ドーピング濃度１×
１０の１８乗ｃｍ^-3）３を素子電極４，５間に位置する
段差形成部材２１の端面を被覆するように形成し、更
に、ｎ−Ｓｉ薄膜中に熱拡散あるいはイオン打ち込みに
より電子放出形成用の薄膜６の領域をｐ型とした。電子
放出形成用の薄膜３，６の素子幅Ｗは、３００マイクロ
メートルとした。

【０１４３】その後、素子電極４，５間に電圧を印加
し、電子放出形成用の薄膜３，６を通電処理（フォーミ
ング処理）することにより、電子放出部２を作製した。
フォーミング処理の電圧波形を図４（ｂ）に示す。

【０１４４】図４（ｂ）中、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、本実施例ではＴ１を１ミ
リ秒、Ｔ２を１０ミリ秒とし、三角形の波高値（フォー
ミング時のピーク電圧）をＶｆｏｒｍとし、０．１Ｖ／
秒の昇電圧速度で８Ｖまで増加させた。フォーミング処
理は、約１×１０の−６乗ｔｏｒｒの真空雰囲気下で行
った。

【０１４５】以上のように作製された表面伝導型電子放
出素子の電子放出特性を、実施例１で用いた測定評価系
（図５参照）を用いて測定した。この測定は、１×１０
の−６．５乗ｔｏｒｒの高真空下にて、アノード電極５
４と表面伝導型電子放出素子の距離を４ｍｍ、アノード
電極５４の電位を１ｋＶとして行った。素子電極４，５
間に電圧を印加し、その時に流れる素子電流Ｉｆおよび
放出電流Ｉｅを測定したところ、図６に示したような電
流電圧特性が得られた。従来よりも素子間の特性のばら
つきが小さくなり、特に複数の表面伝導型電子放出素子
を同一基体上に作製した場合に、電子放出特性の均一性
が大きく向上した。

【０１４６】実施例３本実施例は、多数の表面伝導型電子放出素子を単純マト
リクス配置した電子源を用いた画像形成装置の例であ
る。

【０１４７】電子源の一部の平面図を図１３に示す。ま
た、図中のＡ−Ａ’断面図を図１４に、製造手順を図１
５及び図１６に示す。但し、図１３、図１４、図１５及
び図１６において同じ符号は同じ部材を示す。

【０１４８】ここで１は基板、７２はＸ方向配線（下配
線とも呼ぶ）、７３はＹ方向配線（上配線とも呼ぶ）、
３，６は電子放出部を含む薄膜、４，５は素子電極、１
３１は層間絶縁層、１３２は素子電極５と下配線７２と
電気的接続のためのコンタクトホールである。

【０１４９】次に製造方法を、図１５及び図１６に基づ
いて工程順に従って具体的に説明する。尚、以下の各工
程ａ〜ｈは図１５及び図１６の（ａ）〜（ｈ）に対応す
るものである。

【０１５０】工程−ａ清浄化した青板ガラス上に厚さ０．５マイクロメートル
のシリコン酸化膜をスパッタ法で形成した基板１上に、
真空蒸着により、厚さ５ナノメートルのＣｒ、厚さ６０
０ナノメートルのＡｕを順次積層した後、ホトレジスト
（ＡＺ１３７０・ヘキスト社製）をスピンナーにより回
転塗布し、ベークした後、ホトマスク像を露光、現像し
て、下配線７２のレジストパターンを形成し、Ａｕ／Ｃ
ｒ堆積膜をウエットエッチングして、所望の形状の下配
線７２を形成した。

【０１５１】工程−ｂ次に、厚さ１．０マイクロメートルのシリコン酸化膜か
らなる層間絶縁層１３１をＲＦスパッタ法により堆積し
た。

【０１５２】工程−ｃ工程ｂで堆積したシリコン酸化膜にコンタクトホール１
３２を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層１３１をエッチングしてコ
ンタクトホール１３２を形成した。エッチングはＣＦ₄
とＨ₂ ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ・Ｉｏｎ
・Ｅｔｃｈｉｎｇ）法によった。

【０１５３】工程−ｄその後、素子電極５と素子電極間ギャップＧとなるべき
パターンをホトレジスト（ＲＤ−２０００Ｎ−４１・日
立化成社製）で形成し、真空蒸着法により、Ａｌを堆積
した。ホトレジストパターンを有機溶剤で溶解し、Ａｌ
堆積膜をリフトオフし、素子電極間隔Ｌが３マイクロメ
ートル、幅Ｗが３００マイクロメートルの素子電極４，
５を形成した。

【０１５４】工程−ｅ素子電極４，５の上に上配線７３のホトレジストパター
ンを形成した後、厚さ５ナノメートルのＴｉ、厚さ５０
０ナノメートルのＡｕを順次真空蒸着により堆積し、リ
フトオフにより不要の部分を除去して、所望の形状の上
配線７３を形成した。

【０１５５】工程−ｆその上に、ｎ−Ｓｉ膜（ドーピング濃度１×１０の１８
乗ｃｍ^-3）３をＣＶＤ法により、１０ナノメートル程度
成膜した。ｐｎ接合部分が２の位置にくるようにインプ
ランテーションでＢを打ち込み、６の領域をドーピング
濃度約１×１０の１８乗ｃｍ^-3のｐ型領域とした。

【０１５６】工程−ｇ焼成後の電子放出部形成用の薄膜３，６を酸エッチャン
トによりエッチングして所望のパターンを形成した。

【０１５７】工程−ｈコンタクトホール１３２部分以外にレジストを塗布して
パターンを形成し、真空蒸着により厚さ５ナノメートル
のＴｉ、厚さ５００ナノメートルのＡｕを順次堆積し
た。リフトオフにより不要の部分を除去することによ
り、コンタクトホール１３２を埋め込んだ。

【０１５８】以上の工程により、絶縁性基板１上に下配
線７２、層間絶縁層１３２、上配線７３、素子電極４，
５、電子放出部形成用の薄膜３，６等を形成した。

【０１５９】次に、以上のようにして作成した未フォー
ミングの電子源を用いて画像形成装置を構成した例を、
図８と図９を用いて説明する。

【０１６０】上述のようにして多数の表面伝導型電子放
出素子７４を設けた基板１をリアプレート８１上に固定
した後、基板１の５ｍｍ上方に、フェースプレート８６
（ガラス基板８３の内面に蛍光膜８４とメタルバック８
５が形成されて構成される）を支持枠８２を介して配置
し、フェースプレート８６、支持枠８２、リアプレート
８１の接合部にフリットガラスを塗布し、大気中で４０
０℃で１０分焼成することで封着した。またリアプレー
ト８１への基板１の固定もフリットガラスで行った。

【０１６１】図８において、７２，７３は夫々Ｘ方向及
びＹ方向配線である。

【０１６２】蛍光膜８４は、モノクロームの場合は蛍光
体９２のみからなるが、本実施例では蛍光体９２はスト
ライプ形状（図９（ａ））を採用し、先にブラックスト
ライプを形成し、その間隙部に各色蛍光体９２を塗布し
て蛍光膜８４を作製した。ブラックストライプの材料と
しては、通常よく用いられている黒鉛を主成分とする材
料を用いた。

【０１６３】ガラス基板８３に蛍光体９２を塗布する方
法としてはスラリー法を用いた。また、蛍光膜８４の内
面側にはメタルバック８５を設けた。メタルバック８５
は、蛍光膜８４の作製後、蛍光膜８４の内面側表面の平
滑化処理（通常フィルミングと呼ばれる）を行い、その
後、Ａｌを真空蒸着することで作製した。

【０１６４】フェースプレート８６には、更に蛍光膜８
４の導伝性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）が設けられる場合もあるが、本実施例で
は、メタルバック８５のみで十分な導伝性が得られたの
で省略した。

【０１６５】前述の封着を行う際、カラーの場合は各色
蛍光体９２と表面伝導型電子放出素子７４とを対応させ
なくてはいけないため、十分な位置合わせを行った。

【０１６６】以上のようにして完成したガラス容器内の
雰囲気を排気管（図示せず）を通じ真空ポンプにて排気
し、十分な真空度に達した後、外部端子Ｄｘ１ないしＤ
ｘｍとＤｙ１ないしＤｙｎを通じ、表面伝導型電子放出
素子７４の素子電極４，５間に電圧を印加し、電子放出
部形成用の薄膜３，６をフォーミング処理することによ
り電子放出部２を作成した。

【０１６７】フォーミング処理の電圧波形は、図４
（ｂ）と同様とした。また、本実施例ではＴ１を１ミリ
秒、Ｔ２を１０ミリ秒とし、約１×１０の−５乗ｔｏｒ
ｒの真空雰囲気下で行った。

【０１６８】次に、フォーミングと同一の矩形波、波高
値１４Ｖで、素子電極４，５間に電圧を印加して、素子
電流Ｉｆ、放出電流Ｉｅを測定しながら、活性化処理を
行なった。電圧印加はフォーミングと同様に、容器外端
子Ｄｘ１ないしＤｘｍとＤｙ１ないしＤｙｎを通じて素
子電極４，５間に電圧を印加し、電子放出部２の周囲に
カーボンを積層させる。この際、各表面伝導型電子放出
素子７４ごとの素子電極４，５間に同一の電圧が印加さ
れるように、配線抵抗を考慮した電圧を外部より印加す
る。このため、時間的に電圧印加を順次走査することに
よって複数の表面伝導型電子放出素子７４の活性化を行
い、各表面伝導型電子放出素子７４の特性が均一になる
ようにすると良い。

【０１６９】以上のようにフォーミング工程、活性化工
程を行い、電子放出部２を有する電表面伝導型電子放出
素子７４を作製した。

【０１７０】その後、１０の−６．５乗ｔｏｒｒ程度の
真空度まで排気し、不図示の排気管をガスバーナーで熱
することで溶着し、外囲器の封止を行い、更に封止後の
真空度を維持するために、高周波加熱法でゲッター処理
を行った。

【０１７１】以上のように完成した本発明の画像形成装
置において、外部端子Ｄｘ１ないしＤｘｍとＤｙ１ない
しＤｙｎを通じ、走査信号及び変調信号を不図示の信号
発生手段より夫々の表面伝導型電子放出素子７４に印加
することにより電子放出させると共に、高圧端子Ｈｖを
通じてメタルバック８５に数ｋＶ以上の高圧を印加し
て、電子ビームを加速し、蛍光膜８４に衝突させ、励起
・発光させることで画像の表示が得られた。

【０１７２】実施例４図１７は、前述の表面伝導型電子放出素子を電子源とし
て用いたディスプレイパネルに、例えばテレビジョン放
送を初めとする種々の画像情報源より提供される画像情
報を表示できるように構成した本発明の画像形成装置の
一例を示す図である。

【０１７３】図中１７００はディスプレイパネル、１７
０１はディスプレイパネルの駆動回路、１７０２はディ
スプレイコントローラ、１７０３はマルチプレクサ、１
７０４はデコーダ、１７０５は入出力インターフェース
回路、１７０６はＣＰＵ、１７０７は画像生成回路、１
７０８及び１７０９及び１７１０は画像メモリーインタ
ーフェース回路、１７１１は画像入力インターフェース
回路、１７１２及び１７１３はＴＶ信号受信回路、１７
１４は入力部である。

【０１７４】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０１７５】以下、画像信号の流れに沿って各部の機能
を説明する。

【０１７６】まず、ＴＶ信号受信回路１７１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。

【０１７７】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０１７８】ＴＶ信号受信回路１７１３で受信されたＴ
Ｖ信号は、デコーダ１７０４に出力される。

【０１７９】ＴＶ信号受信回路１７１２は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるＴＶ信号を受信するための回路である。前記
ＴＶ信号受信回路１７１３と同様に、受信するＴＶ信号
の方式は特に限られるものではなく、また本回路で受信
されたＴＶ信号もデコーダ１７０４に出力される。

【０１８０】画像入力インターフェース回路１７１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１７０４に出
力される。

【０１８１】画像メモリーインターフェース回路１７１
０は、ビデオテープレコーダー（以下ＶＴＲと略す）に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ１７０４に出力される。

【０１８２】画像メモリーインターフェース回路１７０
９は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ１
７０４に出力される。

【０１８３】画像メモリーインターフェース回路１７０
８は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ１７０４に入力さ
れる。

【０１８４】入出力インターフェース回路１７０５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるＣＰＵ１７０６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。

【０１８５】画像生成回路１７０７は、前記入出力イン
ターフェース回路１７０５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ１７０
６より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。

【０１８６】本回路により生成された表示用画像データ
は、デコーダ１７０４に出力されるが、場合によっては
前記入出力インターフェース回路１７０５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１８７】ＣＰＵ１７０６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。

【０１８８】例えば、マルチプレクサ１７０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
７０２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１７０７に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路１７０５を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。

【０１８９】尚、ＣＰＵ１７０６は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路１７０５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。

【０１９０】入力部１７１４は、前記ＣＰＵ１７０６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。

【０１９１】デコーダ１７０４は、前記１７０７ないし
１７１３より入力される種々の画像信号を３原色信号、
又は輝度信号とＩ信号、Ｑ信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ１７０
４は内部に画像メモリーを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。

【０１９２】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１７０７
及びＣＰＵ１７０６と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。マルチプレクサ１７０３
は、前記ＣＰＵ１７０６より入力される制御信号に基づ
き、表示画像を適宜選択するものである。即ち、マルチ
プレクサ１７０３はデコーダ１７０４から入力される逆
変換された画像信号の内から所望の画像信号を選択して
駆動回路１７０１に出力する。その場合には、一画面表
示時間内で画像信号を切り換えて選択することにより、
所謂多画面テレビのように、一画面を複数の領域に分け
て領域によって異なる画像を表示することも可能であ
る。

【０１９３】ディスプレイパネルコントローラ１７０２
は、前記ＣＰＵ１７０６より入力される制御信号に基づ
き、駆動回路１７０１の動作を制御するための回路であ
る。ディスプレイパネルの基本的な動作に関わるものと
して、例えばディスプレイパネルの駆動用電源（図示せ
ず）の動作シーケンスを制御するための信号を駆動回路
１７０１に対して出力する。ディスプレイパネルの駆動
方法に関わるものとして、例えば画面表示周波数や走査
方法（例えばインターレースかノンインターレースか）
を制御するための信号を駆動回路１７０１に対して出力
する。また、場合によっては、表示画像の輝度やコント
ラストや色調やシャープネスといった画質の調整に関わ
る制御信号を駆動回路１７０１に対して出力する場合も
ある。駆動回路１７０１は、ディスプレイパネル１７０
０に印加する駆動信号を発生するための回路であり、前
記マルチプレクサ１７０３から入力される画像信号と、
前記ディスプレイパネルコントローラ１７０２より入力
される制御信号に基づいて動作するものである。

【０１９４】本発明では、電子源が半導体基板上に構成
できるので、駆動回路の全部あるいは一部を電子源に集
積化することが可能であり、小型化・安定化が図れる。

【０１９５】以上、各部の機能を説明したが、図１７に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル１７００に表示することが可能である。即ち、テレビ
ジョン放送を初めとする各種の画像信号は、デコーダ１
７０４におて逆変換された後、マルチプレクサ１７０３
において適宜選択され、駆動回路１７０１に入力され
る。一方、デイスプレイコントローラ１７０２は、表示
する画像信号に応じて駆動回路１７０１の動作を制御す
るための制御信号を発生する。駆動回路１７０１は、上
記画像信号と制御信号に基づいてディスプレイパネル１
７００に駆動信号を印加する。これにより、ディスプレ
イパネル１７００において画像が表示される。これらの
一連の動作は、ＣＰＵ１７０６により統括的に制御され
る。

【０１９６】本画像形成装置においては、前記デコーダ
１７０４に内蔵する画像メモリや、画像生成回路１７０
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。

【０１９７】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０１９８】尚、図１７は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。

【０１９９】例えば図１７の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。

【０２００】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。

【０２０１】

【発明の効果】以上説明したように、本発明によれば、
基体上に形成された対向する一対の素子電極と電子放出
部を有する薄膜からなる表面伝導型電子放出素子におい
て、素子電極間の薄膜中に非オーミック接合を設け、そ
の接合を介して逆バイアス電圧を印加してフォーミング
処理を行うことにより、従来困難であった亀裂の形状や
位置の制御が可能となった。その結果、電子放出特性の
ばらつきが減少し、同一基体上に複数の表面伝導型電子
放出素子を作製した場合の均一性が向上した。また、ｐ
ｎ接合近傍のみに電界が集中するため、低パワーでのフ
ォーミング処理が可能となった。さらに、半導体基板を
用いた場合、駆動回路を同一基板上に集積化することが
可能となり、小型化が図れる。

【０２０２】入力信号に応じて電子を放出する電子源に
おいては、同一基体上に上記の表面伝導型電子放出素子
を複数個配置した電子源であって、同一基体上に複数の
表面伝導型電子放出素子を複数個並列に配置し、個々の
素子の両端を配線に接続した表面伝導型電子放出素子の
行を複数もち、更に、変調手段を有している配置法、あ
るいは基体に互いに電気的に絶縁されたｍ本のＸ方向配
線とｎ本のＹ方向配線とに、該表面伝導型電子放出素子
の一対の素子電極とを接続した表面伝導型電子放出素子
を複数個配列した配置とする電子源とすることで、安定
かつ歩留り良く作製できるようになった。また、均一性
の向上により、周辺回路等の負担も軽減され、安価な装
置を提供することができる。

【０２０３】画像形成装置においては、入力信号に基づ
いて画像を形成する装置であって、少なくとも画像形成
部材と前記電子源により構成されたことを特徴とする電
子源であるため、安定で制御された電子放出特性の均一
性の向上がなされ、例えば蛍光体を画像形成部材とする
画像形成装置においては、低電流で明るい高品位な画像
形成装置、例えばカラーフラットテレビが実現された。

【図面の簡単な説明】

【図１】本発明の平面型表面伝導型電子放出素子を示す
概略的構成図である。

【図２】本発明の垂直型表面伝導型電子放出素子を示す
概略的構成図である。

【図３】本発明の表面伝導型電子放出素子の製造方法を
示す図である。

【図４】フォーミング波形の例を示す図である。

【図５】本発明の表面伝導型電子放出素子の測定評価系
の一例を示す概略的構成図である。

【図６】本発明の表面伝導型電子放出素子の放出電流−
素子電圧特性（Ｉ−Ｖ特性）を示す図である。

【図７】単純マトリクス配置の本発明の電子源の概略的
構成図である。

【図８】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略的構成図である

【図９】図８の表示パネルにおける蛍光膜を示す図であ
る。

【図１０】図８の表示パネルを駆動する駆動回路の一例
を示す図である。

【図１１】梯型配置の電子源の概略的平面図である。

【図１２】梯型配置の電子源を用いた本発明の画像形成
装置に用いる表示パネルの概略的構成図である。

【図１３】実施例３における電子源を示す概略的平面図
である。

【図１４】図１３におけるＡ−Ａ’断面図である。

【図１５】実施例３における電子源の製造手順を示す図
である。

【図１６】実施例３における電子源の製造手順を示す図
である。

【図１７】実施例４における画像形成装置を示すブロッ
ク図である。

【符号の説明】

１基体２電子放出部３，６薄膜４，５素子電極２１段差形成部材５０素子電流Ｉｆを測定するための電流計５１電源５２放出電流Ｉｅを測定するための電流計５３高圧電源５４アノード電極５５真空装置５６排気ポンプ７２Ｘ方向配線（下配線）７３Ｙ方向配線（上配線）７４表面伝導型電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８８外囲器９１黒色導伝材９２蛍光体１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器１１４共通配線１２１表示パネル１２２グリッド電極１２３開口１３１層間絶縁層１３２コンタクトホール１７００ディスプレイパネル１７０１駆動回路１７０２ディスプレイコントローラ１７０３マルチプレクサ１７０４デコーダ１７０５入出力インターフェース回路１７０６ＣＰＵ１７０７画像生成回路１７０８画像メモリーインターフェース回路１７０９画像メモリーインターフェース回路１７１０画像メモリーインターフェース回路１７１１画像入力インターフェース回路１７１２ＴＶ信号受信回路１７１３ＴＶ信号受信回路１７１４入力部

Claims

(57)【特許請求の範囲】

【請求項１】基板上に設けられた一対の素子電極間を
連絡する薄膜に電子放出部を有する電子放出素子におい
て、基板上に対向する一対の素子電極を形成し、素子電極間に電子放出部形成用の薄膜を形成すると共
に、薄膜中に非オーミック接合を形成し、素子電極間に非オーミック接合を介して逆バイアス電圧
を印加してフォーミング処理することにより、薄膜の非
オーミック接合部に電子放出部を形成したことを特徴と
する電子放出素子。
【請求項２】薄膜中に形成した非オーミック接合が、
半導体のｐｎ接合であることを特徴とする請求項１の電
子放出素子。
【請求項３】フォーミング処理より高い真空度下で電
圧を印加して安定化処理したことを特徴とする請求項１
又は２の電子放出素子。
【請求項４】有機物質の存在下で電圧を印加して活性
化処理したことを特徴とする請求項１又は２の電子放出
素子。
【請求項５】フォーミング処理及び活性化処理より高
い真空度下で電圧を印加して安定化処理したことを特徴
とする請求項４の電子放出素子。
【請求項６】素子電極が同一面上に形成された平面型
であることを特徴とする請求項１ないし５いずれかの電
子放出素子。
【請求項７】素子電極が絶縁層を介して上下に位置
し、該絶縁層の側面に電子放出部を含む薄膜が形成され
た垂直型であることを特徴とする請求項１ないし５いず
れかの電子放出素子。
【請求項８】電子放出素子が表面伝導型電子放出素子
であることを特徴とする請求項１ないし７いずれかの電
子放出素子。
【請求項９】基板上に設けられた一対の素子電極間を
連絡する薄膜に電子放出部を有する電子放出素子の製造
方法において、基板上に素子電極を形成すると共に、素子電極間を連絡
する電子放出部形成用の薄膜を形成する工程と、薄膜に非オーミック接合を形成する工程と、素子電極間に非オーミック接合を介して逆バイアス電圧
を印加して、薄膜に電子放出部を形成するフォーミング
工程とを有することを特徴とする電子放出素子の製造方
法。
【請求項１０】フォーミング工程の後に、フォーミン
グ工程より高い真空度下で電子放出素子に電圧を印加す
る安定化工程を有することを特徴とする請求項９の電子
放出素子の製造方法。
【請求項１１】フォーミング工程の後に、有機物質の
存在下で電子放出素子に電圧を印加する活性化工程を有
することを特徴とする請求項９の電子放出素子の製造方
法。
【請求項１２】活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で電子放出素子に電圧
を印加する安定化工程を有することを特徴とする請求項
１１の電子放出素子の製造方法。
【請求項１３】一対の素子電極間を連絡する薄膜に電
子放出部を有する電子放出素子を、基板上に複数備える
電子源の製造方法において、基板上に複数対の素子電極を形成すると共に、各対の素
子電極間を連絡する電子放出部形成用の薄膜を形成する
工程と、各薄膜に非オーミック接合を形成する工程と、各対の素子電極間に非オーミック接合を介して逆バイア
ス電圧を印加して、薄膜に電子放出部を形成するフォー
ミング工程とを有することを特徴とする電子源の製造方
法。
【請求項１４】フォーミング工程の後に、フォーミン
グ工程より高い真空度下で電子放出素子に電圧を印加す
る安定化工程を有することを特徴とする請求項１３の電
子源の製造方法。
【請求項１５】フォーミング工程の後に、有機物質の
存在下で各表面伝導型電子放出素子に電圧を印加する活
性化工程を有することを特徴とする請求項１３の電子源
の製造方法。
【請求項１６】活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で各電子放出素子に電
圧を印加する安定化工程を有することを特徴とする請求
項１５の電子源の製造方法。
【請求項１７】請求項１３ないし１６いずれかの方法
で製造されたことを特徴とする電子源。
【請求項１８】電子放出素子が、その素子電極が同一
面上に形成された平面型であることを特徴とする請求項
１７の電子源。
【請求項１９】電子放出素子が、その素子電極が絶縁
層を介して上下に位置し、該絶縁層の側面に電子放出部
を含む薄膜が形成された垂直型であることを特徴とする
請求項１６の電子源。
【請求項２０】電子放出素子が表面伝導型電子放出素
子であることを特徴とする請求項１７ないし１９いずれ
かの電子源。
【請求項２１】複数の電子放出素子を配列した素子列
を少なくとも１列以上有し、各電子放出素子を駆動する
ための配線がマトリクス配置されていることを特徴とす
る請求項１７ないし２０いずれかの電子源。
【請求項２２】複数の電子放出素子を配列した素子列
を少なくとも１列以上有し、各電子放出素子を駆動する
ための配線がはしご状配置されていることを特徴とする
請求項１７ないし２０いずれかの電子源。
【請求項２３】請求項１７ないし２２いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを有することを特徴とする画像形成装
置。
【請求項２４】請求項１７ないし２２いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを有することを特徴
とする画像形成装置。
【請求項２５】請求項１７ないし２２いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを組み合わせることを特徴とする画像
形成装置の製造方法。
【請求項２６】請求項１７ないし２２いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを組み合わせること
を特徴とする画像形成装置の製造方法。