JP2870001B2 - 論理回路パッケージ - Google Patents
論理回路パッケージInfo
- Publication number
- JP2870001B2 JP2870001B2 JP1069950A JP6995089A JP2870001B2 JP 2870001 B2 JP2870001 B2 JP 2870001B2 JP 1069950 A JP1069950 A JP 1069950A JP 6995089 A JP6995089 A JP 6995089A JP 2870001 B2 JP2870001 B2 JP 2870001B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- input
- circuit
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 5
- 238000013500 data storage Methods 0.000 description 17
- 238000007689 inspection Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は論理回路パッケージに関し、特に複数の集積
回路が実装されて構成される論理回路パッケージに関す
る。
回路が実装されて構成される論理回路パッケージに関す
る。
従来技術 一般に、IC、LSI等の集積回路は印刷配線された基板
上に複数個実装されて使用される。また、その集積回路
が実装された複数枚の論理回路パッケージがスロットや
ケージに挿入接続されて情報処理装置等が構成されてい
る。
上に複数個実装されて使用される。また、その集積回路
が実装された複数枚の論理回路パッケージがスロットや
ケージに挿入接続されて情報処理装置等が構成されてい
る。
したがって、それら集積回路のうちの1つが故障して
もその影響は大きく、ほとんどの場合はシステムダウン
につながっている。そのため、従来から個々の集積回路
には必要以上の高い信頼性が要求され、各種の検査技術
が考案されている。
もその影響は大きく、ほとんどの場合はシステムダウン
につながっている。そのため、従来から個々の集積回路
には必要以上の高い信頼性が要求され、各種の検査技術
が考案されている。
しかしながら、近年の集積回路の高速化、高密度化に
伴い、その故障診断に高額な設備と高度に熟練した検査
員とを使用しても多大な工数が必要となり、これが装置
の生産上又は保守上の大きな問題点となっている。すな
わち、従来の論理回路パッケージでは故障した集積回路
を特定するための故障診断に多大の工数を必要とし、装
置全体の復旧までの時間が長く、またその回数も多いと
いう欠点がある。
伴い、その故障診断に高額な設備と高度に熟練した検査
員とを使用しても多大な工数が必要となり、これが装置
の生産上又は保守上の大きな問題点となっている。すな
わち、従来の論理回路パッケージでは故障した集積回路
を特定するための故障診断に多大の工数を必要とし、装
置全体の復旧までの時間が長く、またその回数も多いと
いう欠点がある。
また、中間工程であるパッケージ単位の検査において
も、該当パッケージを完全に検査するためには検査工数
的及び検査技術的に不可能な状況に近くなってきている
という欠点がある。
も、該当パッケージを完全に検査するためには検査工数
的及び検査技術的に不可能な状況に近くなってきている
という欠点がある。
発明の目的 本発明の目的は、パッケージ単位の検査を容易化し、
さらに故障した集積回路を迅速に特定することができる
ように構成した論理回路パッケージを提供することであ
る。
さらに故障した集積回路を迅速に特定することができる
ように構成した論理回路パッケージを提供することであ
る。
発明の構成 本発明による論理回路パッケージは、本来の機能をは
たす回路機能部と書込み信号の入力に応答してこの回路
機能部に入力されるデータを格納し、読出し信号の入力
に応答して格納されているデータを出力する格納手段と
を含む集積回路が複数実装され、前段の集積回路からの
出力を前記データとし、前記格納手段の出力データを用
いて前段の集積回路の検査を行うように構成したことを
特徴とする。
たす回路機能部と書込み信号の入力に応答してこの回路
機能部に入力されるデータを格納し、読出し信号の入力
に応答して格納されているデータを出力する格納手段と
を含む集積回路が複数実装され、前段の集積回路からの
出力を前記データとし、前記格納手段の出力データを用
いて前段の集積回路の検査を行うように構成したことを
特徴とする。
実施例 以下、図面を用いて本発明の実施例を説明する。
第1図は本発明による論理回路パッケージの一実施例
の構成を示すブロック図である。図において本発明の一
実施例による論理回路パッケージは基板100上に実装さ
れた複数の集積回路50〜53及び60〜63と、セレクタ70
と、入力端子80と、出力端子90とを含んで構成されてい
る。なお、簡単のために説明に関係のない信号ラインは
全て省略してある。
の構成を示すブロック図である。図において本発明の一
実施例による論理回路パッケージは基板100上に実装さ
れた複数の集積回路50〜53及び60〜63と、セレクタ70
と、入力端子80と、出力端子90とを含んで構成されてい
る。なお、簡単のために説明に関係のない信号ラインは
全て省略してある。
入力端子80には他の論理回路パッケージや装置外から
の信号が入力され、その信号は各集積回路50〜53及び60
〜63に印加される。さらに、各集積回路の出力は他の集
積回路に印加される等して所定の論理回路が実現され、
その出力は出力端子90に現れる。
の信号が入力され、その信号は各集積回路50〜53及び60
〜63に印加される。さらに、各集積回路の出力は他の集
積回路に印加される等して所定の論理回路が実現され、
その出力は出力端子90に現れる。
また、各集積回路内には後述するようにメモリ等の格
納部が設けられており、該集積回路への入力信号をその
まま内部に保持できるようになっている。各集積回路の
格納部の出力はすべてセレクタ70に入力され、図示せぬ
選択信号の入力に応じて必要な集積回路の格納部からの
出力が出力端子90に現れるようになっている。
納部が設けられており、該集積回路への入力信号をその
まま内部に保持できるようになっている。各集積回路の
格納部の出力はすべてセレクタ70に入力され、図示せぬ
選択信号の入力に応じて必要な集積回路の格納部からの
出力が出力端子90に現れるようになっている。
次に、第2図を用いて各集積回路の内部構成について
説明する。第2図は各集積回路の概略構成図である。図
において、集積回路1は入力端子2と、可能回路部4
と、出力端子6とを含んで構成されている。
説明する。第2図は各集積回路の概略構成図である。図
において、集積回路1は入力端子2と、可能回路部4
と、出力端子6とを含んで構成されている。
また、集積回路1はデータ格納部5と、制御信号入力
端子3と、データ出力端子7とを含んで構成されてい
る。なお、Aは入力データバス、B、Cは出力データバ
ス、Dは複数本の制御信号ラインである。
端子3と、データ出力端子7とを含んで構成されてい
る。なお、Aは入力データバス、B、Cは出力データバ
ス、Dは複数本の制御信号ラインである。
入力端子2には他の集積回路からの入力信号が印加さ
れ入力データバスAを介して機能回路部4及びデータ格
納部5に夫々入力される。
れ入力データバスAを介して機能回路部4及びデータ格
納部5に夫々入力される。
機能回路部4はこの集積回路本来の機能となる部分で
ある。したがって、入力端子2に入力された信号に応じ
た論理パターンが出力端子6に現れることになる。
ある。したがって、入力端子2に入力された信号に応じ
た論理パターンが出力端子6に現れることになる。
データ格納部5は制御信号入力端子3に入力されるラ
イトイネーブル信号、リードイネーブル信号、チップイ
ネーブル信号その他各種制御信号により書込みまたは読
出しが行われるメモリである。したがって、制御信号入
力端子3にライトイネーブル信号を入力すれば、入力デ
ータバスA上の信号すなわち、その集積回路への入力信
号が格納できるのである。また、リードイネーブル信号
を入力すれば、その格納されたデータがデータ出力端子
7に送出される。
イトイネーブル信号、リードイネーブル信号、チップイ
ネーブル信号その他各種制御信号により書込みまたは読
出しが行われるメモリである。したがって、制御信号入
力端子3にライトイネーブル信号を入力すれば、入力デ
ータバスA上の信号すなわち、その集積回路への入力信
号が格納できるのである。また、リードイネーブル信号
を入力すれば、その格納されたデータがデータ出力端子
7に送出される。
つまり、データ格納部5には前段の集積回路の出力信
号を保持することができ、それを必要に応じてデータ出
力端子7から送出させることができるのである。
号を保持することができ、それを必要に応じてデータ出
力端子7から送出させることができるのである。
さらに、第3図を用いて第1図における各集積回路の
接続状態について説明する。第3図は第1図における集
積回路が縦続接続されている場合のブロック図である。
図においては、3つの集積回路10、11及び12が示されて
おり、これらは例えば第1図の50、51及び52の関係であ
るものとする。
接続状態について説明する。第3図は第1図における集
積回路が縦続接続されている場合のブロック図である。
図においては、3つの集積回路10、11及び12が示されて
おり、これらは例えば第1図の50、51及び52の関係であ
るものとする。
各集積回路は夫々異なった又は同一の機能回路部10
4、114、124を含んでおり、集積回路12に対して集積回
路11は前段、集積回路11に対して集積回路10は前段の回
路ということになる。したがって、集積回路10内の機能
回路部104の出力信号は集積回路11内のデータ格納部115
に保持することができる。同様に集積回路11内の機能回
路部114の出力信号は集積回路12内のデータ格納部125に
保持することができる。
4、114、124を含んでおり、集積回路12に対して集積回
路11は前段、集積回路11に対して集積回路10は前段の回
路ということになる。したがって、集積回路10内の機能
回路部104の出力信号は集積回路11内のデータ格納部115
に保持することができる。同様に集積回路11内の機能回
路部114の出力信号は集積回路12内のデータ格納部125に
保持することができる。
よって、回路を実際に動作させて各データ格納部内に
前段の集積回路からの出力信号を保持させておき、その
後にデータ格納部から読出せば各集積回路間の信号の授
受を観測することができるのである。つまり、第1図の
入力端子80から各集積回路に制御信号101、111、121、
を入力し、格データ出力端子107、117、127の出力信号
を第1図のセレクタ70を介して出力端子90に送出させれ
ば各集積回路の入力信号を観測することができるのであ
る。
前段の集積回路からの出力信号を保持させておき、その
後にデータ格納部から読出せば各集積回路間の信号の授
受を観測することができるのである。つまり、第1図の
入力端子80から各集積回路に制御信号101、111、121、
を入力し、格データ出力端子107、117、127の出力信号
を第1図のセレクタ70を介して出力端子90に送出させれ
ば各集積回路の入力信号を観測することができるのであ
る。
なお、実際には各集積回路は第3図に示されているよ
うな単純な縦続接続とはなっておらず、複数の集積回路
から1つの集積回路へ信号が集結したり、1つの集積回
路から複数の集積回路へ信号が分配されている場合もあ
る。
うな単純な縦続接続とはなっておらず、複数の集積回路
から1つの集積回路へ信号が集結したり、1つの集積回
路から複数の集積回路へ信号が分配されている場合もあ
る。
第1図に戻り、かかる構成とされた論理回路パッケー
ジについての検査手順を説明する。
ジについての検査手順を説明する。
まず、検査の準備段階として良品の論理回路パッケー
ジを用い、各集積回路内の格納部に各集積回路への入力
信号を保持しておく。次に、保持した信号をセレクタ70
を介して全て読出して、図示せぬ磁気ディスク、メモリ
等に記憶させる。すると、これが診断辞書となり、各集
積回路への入力の期待値となる。
ジを用い、各集積回路内の格納部に各集積回路への入力
信号を保持しておく。次に、保持した信号をセレクタ70
を介して全て読出して、図示せぬ磁気ディスク、メモリ
等に記憶させる。すると、これが診断辞書となり、各集
積回路への入力の期待値となる。
次に、被検査パッケージに対して、同様に各集積回路
内のデータ格納部に各入力信号に保持しておく。そし
て、各集積回路内のデータ格納部から順に保持データを
読出し、先述の診断辞書すなわち期待値との比較を行
う。比較結果が一致を示せばその保持データは正常と判
定でき、反対に不一致を示せばその保持データは異常と
判定できる。
内のデータ格納部に各入力信号に保持しておく。そし
て、各集積回路内のデータ格納部から順に保持データを
読出し、先述の診断辞書すなわち期待値との比較を行
う。比較結果が一致を示せばその保持データは正常と判
定でき、反対に不一致を示せばその保持データは異常と
判定できる。
よって、異常と判定された保持データを送出した集積
回路の前段の集積回路を特定することができ、その集積
回路を良品の集積回路と交換することによって作業は終
了となる。
回路の前段の集積回路を特定することができ、その集積
回路を良品の集積回路と交換することによって作業は終
了となる。
例えば、図中の集積回路50、51、52が縦続接続されて
いる場合において、集積回路51内のデータ格納部からの
データが異常と判定されれば、その前段である集積回路
50が不良であると判定でき、これを交換すれば良いので
ある。
いる場合において、集積回路51内のデータ格納部からの
データが異常と判定されれば、その前段である集積回路
50が不良であると判定でき、これを交換すれば良いので
ある。
また、情報処理装置を構成する各論理パッケージの夫
々について同様の検査を行うことによって、集積回路単
位、パッケージ単位に検査を行うことができるのであ
る。
々について同様の検査を行うことによって、集積回路単
位、パッケージ単位に検査を行うことができるのであ
る。
なお、本実施例において前段の集積回路からの出力信
号を保持するためのデータ格納部を各集積回路に設けて
いるが、代りに自集積回路の出力信号を保持するための
データ格納部を設けても良いことは明らかである。ま
た、前段の集積回路からの出力信号を保持するためのデ
ータ格納部及び自集積回路の出力信号を保持するための
データ格納部の両方を設けても良いことは明らかであ
る。
号を保持するためのデータ格納部を各集積回路に設けて
いるが、代りに自集積回路の出力信号を保持するための
データ格納部を設けても良いことは明らかである。ま
た、前段の集積回路からの出力信号を保持するためのデ
ータ格納部及び自集積回路の出力信号を保持するための
データ格納部の両方を設けても良いことは明らかであ
る。
発明の効果 以上説明したように本発明は、集積回路の内部にその
集積回路に入力される入力信号を保持するためのデータ
格納部を設け、各データ格納部の保持データを読出せる
ように基板上に実装するようにしたことにより、良品パ
ッケージとの比較が容易に行え、検査効率の向上と、診
断作業の推進に寄与できるという効果がある。
集積回路に入力される入力信号を保持するためのデータ
格納部を設け、各データ格納部の保持データを読出せる
ように基板上に実装するようにしたことにより、良品パ
ッケージとの比較が容易に行え、検査効率の向上と、診
断作業の推進に寄与できるという効果がある。
第1図は本発明の実施例による論理回路パッケージの構
成を示すブロック図、第2図は各集積回路の概略構成
図、第3図は第1図における集積回路が縦続接続されて
いる場合のブロック図である。 主要部分の符号の説明 50〜53、60〜63……集積回路 70……セレクタ 80……入力端子 90……出力端子
成を示すブロック図、第2図は各集積回路の概略構成
図、第3図は第1図における集積回路が縦続接続されて
いる場合のブロック図である。 主要部分の符号の説明 50〜53、60〜63……集積回路 70……セレクタ 80……入力端子 90……出力端子
Claims (1)
- 【請求項1】本来の機能をはたす回路機能部と書込み信
号の入力に応答してこの回路機能部に入力されるデータ
を格納し、読出し信号の入力に応答して格納されている
データを出力する格納手段とを含む集積回路が複数実装
され、前段の集積回路からの出力を前記データとし、前
記格納手段の出力データを用いて前段の集積回路の検査
を行うように構成したことを特徴とする論理回路パッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069950A JP2870001B2 (ja) | 1989-03-22 | 1989-03-22 | 論理回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069950A JP2870001B2 (ja) | 1989-03-22 | 1989-03-22 | 論理回路パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02248877A JPH02248877A (ja) | 1990-10-04 |
| JP2870001B2 true JP2870001B2 (ja) | 1999-03-10 |
Family
ID=13417443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1069950A Expired - Lifetime JP2870001B2 (ja) | 1989-03-22 | 1989-03-22 | 論理回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870001B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008056666A1 (fr) * | 2006-11-10 | 2008-05-15 | Nec Corporation | Circuit d'essai, méthode et dispositif semi-conducteur |
-
1989
- 1989-03-22 JP JP1069950A patent/JP2870001B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02248877A (ja) | 1990-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5115435A (en) | Method and apparatus for bus executed boundary scanning | |
| US5617430A (en) | Testing system interconnections using dynamic configuration and test generation | |
| JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
| EP0008380A1 (en) | Electronic circuit assembly for testing module interconnections | |
| EP0398816A2 (en) | Testing method, testing circuit and semiconductor integrated circuit having testing circuit | |
| JPS63317787A (ja) | デイジタル回路の検査装置 | |
| US7134059B2 (en) | Pad connection structure of embedded memory devices and related memory testing method | |
| US4205301A (en) | Error detecting system for integrated circuit | |
| US11630153B2 (en) | Chip testing apparatus and system with sharing test interface | |
| JP2870001B2 (ja) | 論理回路パッケージ | |
| KR100345976B1 (ko) | 반도체 메모리 장치 | |
| US5751728A (en) | Semiconductor memory IC testing device | |
| US7496474B2 (en) | Dynamic on-chip logic analysis | |
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| EP0212268B1 (en) | Evaluation facilitating circuit device | |
| JPH0555336A (ja) | 論理回路パツケージ | |
| CN111176942A (zh) | 一种故障加速卡快速定位装置及故障加速卡快速定位方法 | |
| JPH0534416A (ja) | 半導体論理集積回路 | |
| US5805606A (en) | Cache module fault isolation techniques | |
| JPH0933611A (ja) | Ic試験装置 | |
| KR100564361B1 (ko) | 시스템 메모리의 결함 억제회로 | |
| JPH05307900A (ja) | 半導体メモリ素子 | |
| JPS6039186B2 (ja) | 半導体素子 | |
| JPS5827536B2 (ja) | ステ−ジトレ−サ | |
| JP2001176293A (ja) | 半導体メモリの検査方法及び検査装置 |