JP2905314B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2905314B2 JP2905314B2 JP3166820A JP16682091A JP2905314B2 JP 2905314 B2 JP2905314 B2 JP 2905314B2 JP 3166820 A JP3166820 A JP 3166820A JP 16682091 A JP16682091 A JP 16682091A JP 2905314 B2 JP2905314 B2 JP 2905314B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- contact hole
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、より詳しくは、半導体基板と配線層とを接続
するためのコンタクト孔の形成方法に関する。
法に関し、より詳しくは、半導体基板と配線層とを接続
するためのコンタクト孔の形成方法に関する。
【０００２】
【従来の技術】従来、半導体装置を製造する場合、例え
ば図６(a)に示すように、まず半導体基板４０１上にフ
ィールド酸化膜４０２、ゲート酸化膜４０３、ゲート電
極(ワード線)４０４、ソースドレイン領域４０５、層間
絶縁膜４０６を形成する。次に、図６(b)に示すよう
に、フォトリソグラフィおよびエッチングを行って、層
間絶縁膜４０６表面から半導体基板４０１表面に至るコ
ンタクト孔４０７を形成する。そして、この上に、ソー
スドレイン領域４０５につながる図示しない配線層を形
成する。上記層間絶縁膜４０６の厚さが異なる箇所にコ
ンタクト孔を同時に形成する場合は、エッチング時間を
最も深いコンタクト孔が仕上がる時間に合わせることに
よって、すべてのコンタクト孔が開口するようにしてい
る。
ば図６(a)に示すように、まず半導体基板４０１上にフ
ィールド酸化膜４０２、ゲート酸化膜４０３、ゲート電
極(ワード線)４０４、ソースドレイン領域４０５、層間
絶縁膜４０６を形成する。次に、図６(b)に示すよう
に、フォトリソグラフィおよびエッチングを行って、層
間絶縁膜４０６表面から半導体基板４０１表面に至るコ
ンタクト孔４０７を形成する。そして、この上に、ソー
スドレイン領域４０５につながる図示しない配線層を形
成する。上記層間絶縁膜４０６の厚さが異なる箇所にコ
ンタクト孔を同時に形成する場合は、エッチング時間を
最も深いコンタクト孔が仕上がる時間に合わせることに
よって、すべてのコンタクト孔が開口するようにしてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法では、エッチング時間を最も深いコンタク
ト孔が開口する時間に合わせているため、浅いコンタク
ト孔に対してオーバーエッチングとなる。このため、半
導体基板にダメージを与えることとなり、リーク電流が
増加するという問題がある。また、コンタクト孔４０７
の近傍でゲート電極４０４と配線層とが短絡するという
問題がある。このことは、高集積化、微細化が進んで、
ゲート電極４０４とコンタクト孔４０７との間で設計上
の分離マージンが少なくなるにつれて顕著になってい
る。
来の製造方法では、エッチング時間を最も深いコンタク
ト孔が開口する時間に合わせているため、浅いコンタク
ト孔に対してオーバーエッチングとなる。このため、半
導体基板にダメージを与えることとなり、リーク電流が
増加するという問題がある。また、コンタクト孔４０７
の近傍でゲート電極４０４と配線層とが短絡するという
問題がある。このことは、高集積化、微細化が進んで、
ゲート電極４０４とコンタクト孔４０７との間で設計上
の分離マージンが少なくなるにつれて顕著になってい
る。
【０００４】そこで、この発明の目的は、コンタクト孔
を適正に形成でき、したがって半導体基板に与えるダメ
ージを減少してリーク電流を抑制できるとともに、ゲー
ト電極と配線層との短絡を防止できる半導体装置の製造
方法を提供することにある。
を適正に形成でき、したがって半導体基板に与えるダメ
ージを減少してリーク電流を抑制できるとともに、ゲー
ト電極と配線層との短絡を防止できる半導体装置の製造
方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の半導体装置の製造方法は、半導体
基板上にソース、ドレイン領域と、上記ソース、ドレイ
ン領域の間の領域上に設けられ、少なくとも上面が絶縁
膜で覆われたゲート電極を形成する工程と、上記基板上
にシリコン窒化膜を堆積する工程と、上記シリコン窒化
膜上に、このシリコン窒化膜に対して選択的に異方性エ
ッチング可能な材料からなる層間絶縁膜を堆積する工程
と、上記基板上にレジストを塗布し、フォトリソグラフ
ィを行って、上記レジストの上記ソース、ドレイン領域
上の箇所に開口を設ける工程と、上記開口を通して、上
記シリコン窒化膜に対して選択的に上記層間絶縁膜を異
方性エッチングして、上記層間絶縁膜にコンタクト孔を
形成する工程と、上記コンタクト孔の底部に露出した上
記シリコン窒化膜を除去して、上記ゲート電極を露出さ
せることなく、上部配線を上記ソース、ドレイン領域に
導通させるためのコンタクト孔を形成する工程を有する
ことを特徴とする。また、請求項２に記載の半導体装置
の製造方法は、半導体基板上に少なくとも上面が絶縁膜
で覆われたゲート電極を形成する工程と、上記基板上に
第１の絶縁膜を堆積する工程と、上記第１の絶縁膜上に
多結晶シリコン膜を堆積する工程と、上記多結晶シリコ
ン膜上に層間絶縁膜を堆積する工程と、上記基板上にレ
ジストを塗布し、フォトリソグラフィを行って、上記レ
ジストの所定箇所に開口を設ける工程と、上記開口を通
して、上記多結晶シリコン膜に対して選択的に上記層間
絶縁膜を異方性エッチングして、上記層間絶縁膜にコン
タクト孔を形成する工程と、上記コンタクト孔の底部に
露出した上記多結晶シリコン膜又は上記多結晶シリコン
膜および第１の絶縁膜を除去する工程と、上記レジスト
を除去した後、上記層間絶縁膜上およびコンタクト孔内
に第２の絶縁膜を堆積する工程と、上記第２の絶縁膜を
異方性エッチングして、上記コンタクト孔の内壁に上記
第２の絶縁膜からなるサイドウォールを形成する工程を
有し、上記多結晶シリコン膜は、上記層間絶縁膜を異方
性エッチングするときにエッチングストッパー膜として
働くとともに、ＤＲＡＭメモリセルの容量プレート電極
を構成することを特徴とする。
に、請求項１に記載の半導体装置の製造方法は、半導体
基板上にソース、ドレイン領域と、上記ソース、ドレイ
ン領域の間の領域上に設けられ、少なくとも上面が絶縁
膜で覆われたゲート電極を形成する工程と、上記基板上
にシリコン窒化膜を堆積する工程と、上記シリコン窒化
膜上に、このシリコン窒化膜に対して選択的に異方性エ
ッチング可能な材料からなる層間絶縁膜を堆積する工程
と、上記基板上にレジストを塗布し、フォトリソグラフ
ィを行って、上記レジストの上記ソース、ドレイン領域
上の箇所に開口を設ける工程と、上記開口を通して、上
記シリコン窒化膜に対して選択的に上記層間絶縁膜を異
方性エッチングして、上記層間絶縁膜にコンタクト孔を
形成する工程と、上記コンタクト孔の底部に露出した上
記シリコン窒化膜を除去して、上記ゲート電極を露出さ
せることなく、上部配線を上記ソース、ドレイン領域に
導通させるためのコンタクト孔を形成する工程を有する
ことを特徴とする。また、請求項２に記載の半導体装置
の製造方法は、半導体基板上に少なくとも上面が絶縁膜
で覆われたゲート電極を形成する工程と、上記基板上に
第１の絶縁膜を堆積する工程と、上記第１の絶縁膜上に
多結晶シリコン膜を堆積する工程と、上記多結晶シリコ
ン膜上に層間絶縁膜を堆積する工程と、上記基板上にレ
ジストを塗布し、フォトリソグラフィを行って、上記レ
ジストの所定箇所に開口を設ける工程と、上記開口を通
して、上記多結晶シリコン膜に対して選択的に上記層間
絶縁膜を異方性エッチングして、上記層間絶縁膜にコン
タクト孔を形成する工程と、上記コンタクト孔の底部に
露出した上記多結晶シリコン膜又は上記多結晶シリコン
膜および第１の絶縁膜を除去する工程と、上記レジスト
を除去した後、上記層間絶縁膜上およびコンタクト孔内
に第２の絶縁膜を堆積する工程と、上記第２の絶縁膜を
異方性エッチングして、上記コンタクト孔の内壁に上記
第２の絶縁膜からなるサイドウォールを形成する工程を
有し、上記多結晶シリコン膜は、上記層間絶縁膜を異方
性エッチングするときにエッチングストッパー膜として
働くとともに、ＤＲＡＭメモリセルの容量プレート電極
を構成することを特徴とする。
【０００６】
【実施例】以下、この発明の半導体装置の製造方法を実
施例により詳細に説明する。
施例により詳細に説明する。
【０００７】図１乃至図３は、第一の実施例の半導体装
置の製造工程を順に示している。
置の製造工程を順に示している。
【０００８】まず、図１(a)に示すように、公知の手
順によって、半導体基板１０１上にフィールド酸化膜１
０２と、ゲート酸化膜１０３と、上面がシリコン酸化膜
１０５で覆われたゲート電極１０４と、ソースドレイン
領域１０６とを形成する。
順によって、半導体基板１０１上にフィールド酸化膜１
０２と、ゲート酸化膜１０３と、上面がシリコン酸化膜
１０５で覆われたゲート電極１０４と、ソースドレイン
領域１０６とを形成する。
【０００９】次に、同図(b)に示すように、化学的気
相成長法(ＣＶＤ法)により、第１の層間絶縁膜としての
シリコン酸化膜１０７と、エッチングストッパー膜とし
ての窒化シリコン膜１０８とをそれぞれ１００nm程度の
均一な厚さで順次堆積する。さらに、この上に第２の層
間絶縁膜としてのＢＰＳＧ(ボロン・リン・シリケート
・ガラス)膜１０９を７００nm程度の厚さで堆積する。
この後、窒素ガス雰囲気中でアニールを行って、上記Ｂ
ＰＳＧ膜１０９をリフローし、表面の平坦化を行う。
相成長法(ＣＶＤ法)により、第１の層間絶縁膜としての
シリコン酸化膜１０７と、エッチングストッパー膜とし
ての窒化シリコン膜１０８とをそれぞれ１００nm程度の
均一な厚さで順次堆積する。さらに、この上に第２の層
間絶縁膜としてのＢＰＳＧ(ボロン・リン・シリケート
・ガラス)膜１０９を７００nm程度の厚さで堆積する。
この後、窒素ガス雰囲気中でアニールを行って、上記Ｂ
ＰＳＧ膜１０９をリフローし、表面の平坦化を行う。
【００１０】次に、この基板１０１上にフォトレジス
ト１１０を塗布し、フォトリソグラフィを行って、ゲー
ト電極１０４の間のソースドレイン領域１０６上に直径
０．５μm程度の開口１１０aを設ける。
ト１１０を塗布し、フォトリソグラフィを行って、ゲー
ト電極１０４の間のソースドレイン領域１０６上に直径
０．５μm程度の開口１１０aを設ける。
【００１１】次に、図２(c)に示すように、上記フォ
トレジスト１１０をマスクとして、窒化シリコン膜１０
８に対して選択的に上記ＢＰＳＧ膜１０９を異方性エッ
チングして、ＢＰＳＧ膜１０９表面から窒化シリコン膜
１０８表面に至る第１のコンタクト孔１１１を形成す
る。窒化シリコン膜１０８をエッチングストッパー膜と
しているので、たとえＢＰＳＧ膜１０９の厚さが異なる
箇所に同時にコンタクト孔１１１を形成する場合であっ
ても、窒化シリコン膜１０８でエッチングを停止させる
ことができ、半導体基板１０１の表面にオーバーエッチ
ングによるダメージを与えるのを防止できる。したがっ
て、リーク電流を抑制することができる。
トレジスト１１０をマスクとして、窒化シリコン膜１０
８に対して選択的に上記ＢＰＳＧ膜１０９を異方性エッ
チングして、ＢＰＳＧ膜１０９表面から窒化シリコン膜
１０８表面に至る第１のコンタクト孔１１１を形成す
る。窒化シリコン膜１０８をエッチングストッパー膜と
しているので、たとえＢＰＳＧ膜１０９の厚さが異なる
箇所に同時にコンタクト孔１１１を形成する場合であっ
ても、窒化シリコン膜１０８でエッチングを停止させる
ことができ、半導体基板１０１の表面にオーバーエッチ
ングによるダメージを与えるのを防止できる。したがっ
て、リーク電流を抑制することができる。
【００１２】次に、同図(d)に示すように、フォトレ
ジスト１１０を剥離した後、上記窒化シリコン膜１０８
のうちコンタクト孔１１１の底部に露出した部分をＢＰ
ＳＧ膜１０９,シリコン酸化膜１０７に対して選択的に
エッチングして除去する。この例では、燐酸を用いてエ
ッチングを行った。
ジスト１１０を剥離した後、上記窒化シリコン膜１０８
のうちコンタクト孔１１１の底部に露出した部分をＢＰ
ＳＧ膜１０９,シリコン酸化膜１０７に対して選択的に
エッチングして除去する。この例では、燐酸を用いてエ
ッチングを行った。
【００１３】次に、上記第１のコンタクト孔１１１底
部のシリコン酸化膜１０７を異方性エッチングして、ゲ
ート電極１０４に対して自己整合的に分離され、かつ上
記シリコン酸化膜１０７表面からソースドレイン領域１
０６表面に至るコンタクト孔１１２を形成する。このと
き、全面エッチバックのためＢＰＳＧ膜１０９表面もエ
ッチングされるが、シリコン酸化膜１０７の膜厚が１０
０nmであるのに対し、ＢＰＳＧ膜１０９の膜厚が７００
nmであるため問題ない。また、シリコン酸化膜１０７を
均一な厚さとしているので、オーバーエッチングの問題
を生じることはなく、したがって、基板１０１にダメー
ジを与えることもない。また、異方性エッチングを行っ
ているので、ゲート電極１０４の側面にシリコン酸化膜
１０７が残される。ゲート電極１０４の上面では、シリ
コン酸化膜１０５が少しエッチングされるが、完全には
除去されず、一部残される。したがって、たとえゲート
電極１０４とコンタクト孔１１１,１１２との間に設計
上の分離マージンが全く無い場合であっても、ゲート電
極１０４がコンタクト孔１１１,１１２の内面に露出す
ることは無い。
部のシリコン酸化膜１０７を異方性エッチングして、ゲ
ート電極１０４に対して自己整合的に分離され、かつ上
記シリコン酸化膜１０７表面からソースドレイン領域１
０６表面に至るコンタクト孔１１２を形成する。このと
き、全面エッチバックのためＢＰＳＧ膜１０９表面もエ
ッチングされるが、シリコン酸化膜１０７の膜厚が１０
０nmであるのに対し、ＢＰＳＧ膜１０９の膜厚が７００
nmであるため問題ない。また、シリコン酸化膜１０７を
均一な厚さとしているので、オーバーエッチングの問題
を生じることはなく、したがって、基板１０１にダメー
ジを与えることもない。また、異方性エッチングを行っ
ているので、ゲート電極１０４の側面にシリコン酸化膜
１０７が残される。ゲート電極１０４の上面では、シリ
コン酸化膜１０５が少しエッチングされるが、完全には
除去されず、一部残される。したがって、たとえゲート
電極１０４とコンタクト孔１１１,１１２との間に設計
上の分離マージンが全く無い場合であっても、ゲート電
極１０４がコンタクト孔１１１,１１２の内面に露出す
ることは無い。
【００１４】最後に、図３(e)に示すように、公知の
手順によって、上記コンタクト孔１１１,１１２にタン
グステンプラグ１１３を埋め込んだ後、このタングステ
ンプラグ１１３にアルミ配線１１４を接続して、ＤＲＡ
Ｍの作製を完了する。ゲート電極１０４をシリコン酸化
膜１０５,１０７でもって完全に覆っているので、ゲー
ト電極１０４とタングステンプラグ１１３,アルミ配線
１１４とが短絡するのを防止することができる。
手順によって、上記コンタクト孔１１１,１１２にタン
グステンプラグ１１３を埋め込んだ後、このタングステ
ンプラグ１１３にアルミ配線１１４を接続して、ＤＲＡ
Ｍの作製を完了する。ゲート電極１０４をシリコン酸化
膜１０５,１０７でもって完全に覆っているので、ゲー
ト電極１０４とタングステンプラグ１１３,アルミ配線
１１４とが短絡するのを防止することができる。
【００１５】図４(a),(b)は、第二の実施例の半導体装
置の製造工程を順に示している。この例では、エッチン
グストッパー膜として上記窒化シリコン膜１０８に代え
て多結晶シリコン膜２０８を用いている。
置の製造工程を順に示している。この例では、エッチン
グストッパー膜として上記窒化シリコン膜１０８に代え
て多結晶シリコン膜２０８を用いている。
【００１６】まず、図４(a)に示すように、第一の実
施例と同様に、半導体基板２０１上に、フィールド酸化
膜２０２と、ゲート酸化膜２０３と、上面がシリコン酸
化膜２０５で覆われたゲート電極２０４と、ソースドレ
イン領域２０６とを形成する。
施例と同様に、半導体基板２０１上に、フィールド酸化
膜２０２と、ゲート酸化膜２０３と、上面がシリコン酸
化膜２０５で覆われたゲート電極２０４と、ソースドレ
イン領域２０６とを形成する。
【００１７】次に、化学的気相成長法(ＣＶＤ法)によ
り、第１の層間絶縁膜としてのシリコン酸化膜２０７
と、エッチングストッパー膜としての多結晶シリコン膜
２０８をそれぞれ１００nm程度の均一な厚さで順次堆積
し、さらに、この上に第２の層間絶縁膜としてのＢＰＳ
Ｇ膜２０９を６００nm程度の厚さで堆積する。この後、
窒素ガス雰囲気中でアニールを行って、ＢＰＳＧ膜２０
９をリフローし、表面の平坦化を行う。
り、第１の層間絶縁膜としてのシリコン酸化膜２０７
と、エッチングストッパー膜としての多結晶シリコン膜
２０８をそれぞれ１００nm程度の均一な厚さで順次堆積
し、さらに、この上に第２の層間絶縁膜としてのＢＰＳ
Ｇ膜２０９を６００nm程度の厚さで堆積する。この後、
窒素ガス雰囲気中でアニールを行って、ＢＰＳＧ膜２０
９をリフローし、表面の平坦化を行う。
【００１８】次に、この基板２０１上にフォトレジス
トを塗布し、フォトリソグラフィを行って、ゲート電極
２０４の間のソースドレイン領域１０６上に直径０．５
μm程度の図示しないレジスト開口を設ける。
トを塗布し、フォトリソグラフィを行って、ゲート電極
２０４の間のソースドレイン領域１０６上に直径０．５
μm程度の図示しないレジスト開口を設ける。
【００１９】次に、上記レジスト開口を通して、多結
晶シリコン膜２０８に対して選択的に上記ＢＰＳＧ膜２
０９を異方性エッチングして、ＢＰＳＧ膜２０９表面か
ら多結晶シリコン膜２０８表面に至る第１のコンタクト
孔２１０aを形成する。多結晶シリコン膜２０８をエッ
チングストッパー膜としているので、たとえＢＰＳＧ膜
２０９の厚さが異なる箇所に同時にコンタクト孔２１０
aを形成する場合であっても、多結晶シリコン膜２０８
でエッチングを停止させることができ、半導体基板２０
１の表面にオーバーエッチングによるダメージを与える
のを防止できる。したがって、リーク電流を抑制するこ
とができる。
晶シリコン膜２０８に対して選択的に上記ＢＰＳＧ膜２
０９を異方性エッチングして、ＢＰＳＧ膜２０９表面か
ら多結晶シリコン膜２０８表面に至る第１のコンタクト
孔２１０aを形成する。多結晶シリコン膜２０８をエッ
チングストッパー膜としているので、たとえＢＰＳＧ膜
２０９の厚さが異なる箇所に同時にコンタクト孔２１０
aを形成する場合であっても、多結晶シリコン膜２０８
でエッチングを停止させることができ、半導体基板２０
１の表面にオーバーエッチングによるダメージを与える
のを防止できる。したがって、リーク電流を抑制するこ
とができる。
【００２０】次に、上記多結晶シリコン膜２０８のう
ちコンタクト孔２１０aの底部に露出した部分をＢＰＳ
Ｇ膜２０９,シリコン酸化膜２０７に対して選択的にエ
ッチングして除去する。
ちコンタクト孔２１０aの底部に露出した部分をＢＰＳ
Ｇ膜２０９,シリコン酸化膜２０７に対して選択的にエ
ッチングして除去する。
【００２１】次に、シリコン酸化膜２０７のうち上記
第１のコンタクト孔２１０aの底部に露出した部分を異
方性エッチングして、自己整合的に、上記シリコン酸化
膜２０７表面からソースドレイン領域２０６表面に至る
コンタクト孔２１０bを形成する。このとき、シリコン
酸化膜２０７を均一な厚さとしているので、オーバーエ
ッチングの問題を生じることはなく、したがって基板２
０１にダメージを与えることもない。また、異方性エッ
チングを行っているので、ゲート電極２０４の側面にシ
リコン酸化膜２０７が残される。ゲート電極２０４の上
面では、シリコン酸化膜２０５が少しエッチングされる
が、完全には除去されず、一部残される。したがって、
たとえゲート電極２０４とコンタクト孔２１０a,２１０
bとの間に設計上の分離マージンが全く無い場合であっ
ても、ゲート電極２０４がコンタクト孔２１０a,２１０
bの内面に露出することは無い。この後、上記フォトレ
ジストを剥離して除去する。
第１のコンタクト孔２１０aの底部に露出した部分を異
方性エッチングして、自己整合的に、上記シリコン酸化
膜２０７表面からソースドレイン領域２０６表面に至る
コンタクト孔２１０bを形成する。このとき、シリコン
酸化膜２０７を均一な厚さとしているので、オーバーエ
ッチングの問題を生じることはなく、したがって基板２
０１にダメージを与えることもない。また、異方性エッ
チングを行っているので、ゲート電極２０４の側面にシ
リコン酸化膜２０７が残される。ゲート電極２０４の上
面では、シリコン酸化膜２０５が少しエッチングされる
が、完全には除去されず、一部残される。したがって、
たとえゲート電極２０４とコンタクト孔２１０a,２１０
bとの間に設計上の分離マージンが全く無い場合であっ
ても、ゲート電極２０４がコンタクト孔２１０a,２１０
bの内面に露出することは無い。この後、上記フォトレ
ジストを剥離して除去する。
【００２２】次に、この基板２０１上にＣＶＤ法によ
り３０nm程度の薄いシリコン酸化膜２１１を堆積して、
コンタクト孔２１０aの内壁に露出している多結晶シリ
コン膜２０８の端部を覆う。この後、エッチバックを行
って、コンタクト孔２１０bの底部にソースドレイン領
域２０６を露出させる一方、コンタクト孔２１０a,２１
０bの内壁に上記シリコン酸化膜２１１を残す。
り３０nm程度の薄いシリコン酸化膜２１１を堆積して、
コンタクト孔２１０aの内壁に露出している多結晶シリ
コン膜２０８の端部を覆う。この後、エッチバックを行
って、コンタクト孔２１０bの底部にソースドレイン領
域２０６を露出させる一方、コンタクト孔２１０a,２１
０bの内壁に上記シリコン酸化膜２１１を残す。
【００２３】最後に、図４(b)に示すように、公知の
手順によって、上記コンタクト孔２１０a,２１０bにタ
ングステンプラグ２１２を埋め込んだ後、このタングス
テンプラグ２１２にアルミ配線２１３を接続して、半導
体装置の作製を完了する。ゲート電極２０４をシリコン
酸化膜２０５,２０７,２１１でもって完全に覆っている
ので、ゲート電極２０４とタングステンプラグ２１２,
アルミ配線２１３とが短絡するのを防止することができ
る。また、多結晶シリコン膜２０８をシリコン酸化膜２
１１で覆っているので、この多結晶シリコン膜２０８と
タングステンプラグ２１２,アルミ配線２１３とが短絡
するのを防止することができる。
手順によって、上記コンタクト孔２１０a,２１０bにタ
ングステンプラグ２１２を埋め込んだ後、このタングス
テンプラグ２１２にアルミ配線２１３を接続して、半導
体装置の作製を完了する。ゲート電極２０４をシリコン
酸化膜２０５,２０７,２１１でもって完全に覆っている
ので、ゲート電極２０４とタングステンプラグ２１２,
アルミ配線２１３とが短絡するのを防止することができ
る。また、多結晶シリコン膜２０８をシリコン酸化膜２
１１で覆っているので、この多結晶シリコン膜２０８と
タングステンプラグ２１２,アルミ配線２１３とが短絡
するのを防止することができる。
【００２４】図５は、上記第二の実施例の製造方法を適
用して作製したＤＲＡＭを示している。この場合、メモ
リセル部でシリコン酸化膜３０５,層間絶縁膜３１０に
コンタクト孔３２０を形成し、周辺回路部でシリコン酸
化膜３０５および層間絶縁膜３１０,３１３にコンタク
ト孔３２１を形成している。そして、エッチングストッ
パー膜の役割を容量プレート電極(多結晶シリコン膜か
らなる)３０９に持たせている。ここで、３０１は半導
体基板、３０２はフィールド酸化膜、３０３はゲート酸
化膜、３０４はゲート電極、３０６はソースドレイン領
域、３０７は容量蓄積電荷領域、３０８は容量絶縁膜、
３１１は多結晶シリコンプラグ、３１２はタングステン
シリサイド配線(ビット線)、３１４はタングステンプラ
グ、３１５はアルミ配線をそれぞれ示している。このＤ
ＲＡＭ半導体装置では、ゲート電極３０４の距離０．４
μmの隙間に直径０．４μmのコンタクト孔３２０,３２
１を設けている。ゲート電極３０４とコンタクト孔３２
０,３２１との間に設計上の分離マージンは無いが、既
に述べたように、ゲート電極３０４と上部配線３１２,
３１５とが短絡することはない。
用して作製したＤＲＡＭを示している。この場合、メモ
リセル部でシリコン酸化膜３０５,層間絶縁膜３１０に
コンタクト孔３２０を形成し、周辺回路部でシリコン酸
化膜３０５および層間絶縁膜３１０,３１３にコンタク
ト孔３２１を形成している。そして、エッチングストッ
パー膜の役割を容量プレート電極(多結晶シリコン膜か
らなる)３０９に持たせている。ここで、３０１は半導
体基板、３０２はフィールド酸化膜、３０３はゲート酸
化膜、３０４はゲート電極、３０６はソースドレイン領
域、３０７は容量蓄積電荷領域、３０８は容量絶縁膜、
３１１は多結晶シリコンプラグ、３１２はタングステン
シリサイド配線(ビット線)、３１４はタングステンプラ
グ、３１５はアルミ配線をそれぞれ示している。このＤ
ＲＡＭ半導体装置では、ゲート電極３０４の距離０．４
μmの隙間に直径０．４μmのコンタクト孔３２０,３２
１を設けている。ゲート電極３０４とコンタクト孔３２
０,３２１との間に設計上の分離マージンは無いが、既
に述べたように、ゲート電極３０４と上部配線３１２,
３１５とが短絡することはない。
【００２５】
【発明の効果】以上より明らかなように、請求項１の半
導体装置の製造方法によれば、コンタクト孔を適正に形
成できる。したがって、半導体基板に与えるダメージを
減少してリーク電流を抑制できるとともに、ゲート電極
と配線層との短絡を防止できる。また、請求項２の半導
体装置の製造方法によれば、ＤＲＡＭメモリセルを精度
良く形成できる。
導体装置の製造方法によれば、コンタクト孔を適正に形
成できる。したがって、半導体基板に与えるダメージを
減少してリーク電流を抑制できるとともに、ゲート電極
と配線層との短絡を防止できる。また、請求項２の半導
体装置の製造方法によれば、ＤＲＡＭメモリセルを精度
良く形成できる。
【図１】 この発明の第一の実施例の半導体装置の製造
方法を説明する工程図である。
方法を説明する工程図である。
【図２】 この発明の第一の実施例の半導体装置の製造
方法を説明する工程図である。
方法を説明する工程図である。
【図３】 この発明の第一の実施例の半導体装置の製造
方法を説明する工程図である。
方法を説明する工程図である。
【図４】 この発明の第二の実施例の半導体装置の製造
方法を説明する工程図である。
方法を説明する工程図である。
【図５】 上記第二の実施例の製造方法を適用して作製
した半導体装置を示す断面図である。
した半導体装置を示す断面図である。
【図６】 従来の半導体装置の製造方法を説明する工程
図である。
図である。
１０１、２０１、３０１ 半導体基板 １０２、２０２、３０２ フィールド酸化膜 １０３、２０３、３０３ ゲート酸化膜 １０４、２０４、３０４ ゲート電極 １０５、１０７、２０５、２０７、２１１、３０５、３
１６ シリコン酸化膜 １０６、２０６、３０６ ソースドレイン領域 １０８ 窒化シリコン膜 １０９、２０
９ ＢＰＳＧ膜 １１０ フォトレジスト １１０a レ
ジスト開口 １１１、１１２、２１０a、２１０b、３２０、３２１
コンタクト孔 １１３、２１２、３１４ タングステンプラグ １１４、２１３、３１５ アルミ配線 ２０８ 多結晶シリコン膜 ３０７ 容量
蓄積電荷領域 ３０８ 容量絶縁膜 ３０９ 容量
プレート電極 ３１０、３１３ 層間絶縁膜 ３１１ 多結
晶シリコンプラグ ３１２ タングステンシリサイド配線
１６ シリコン酸化膜 １０６、２０６、３０６ ソースドレイン領域 １０８ 窒化シリコン膜 １０９、２０
９ ＢＰＳＧ膜 １１０ フォトレジスト １１０a レ
ジスト開口 １１１、１１２、２１０a、２１０b、３２０、３２１
コンタクト孔 １１３、２１２、３１４ タングステンプラグ １１４、２１３、３１５ アルミ配線 ２０８ 多結晶シリコン膜 ３０７ 容量
蓄積電荷領域 ３０８ 容量絶縁膜 ３０９ 容量
プレート電極 ３１０、３１３ 層間絶縁膜 ３１１ 多結
晶シリコンプラグ ３１２ タングステンシリサイド配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8242 27/108
Claims (2)
- 【請求項１】 半導体基板上にソース、ドレイン領域
と、上記ソース、ドレイン領域の間の領域上に設けら
れ、少なくとも上面が絶縁膜で覆われたゲート電極を形
成する工程と、 上記基板上にシリコン窒化膜を堆積する工程と、 上記シリコン窒化膜上に、このシリコン窒化膜に対して
選択的に異方性エッチング可能な材料からなる層間絶縁
膜を堆積する工程と、 上記基板上にレジストを塗布し、フォトリソグラフィを
行って、上記レジストの上記ソース、ドレイン領域上の
箇所に開口を設ける工程と、 上記開口を通して、上記シリコン窒化膜に対して選択的
に上記層間絶縁膜を異方性エッチングして、上記層間絶
縁膜にコンタクト孔を形成する工程と、 上記コンタクト孔の底部に露出した上記シリコン窒化膜
を除去して、上記ゲート電極を露出させることなく、上
部配線を上記ソース、ドレイン領域に導通させるための
コンタクト孔を形成する工程を有することを特徴とする
半導体装置の製造方法。 - 【請求項２】 半導体基板上に少なくとも上面が絶縁膜
で覆われたゲート電極を形成する工程と、 上記基板上に第１の絶縁膜を堆積する工程と、 上記第１の絶縁膜上に多結晶シリコン膜を堆積する工程
と、 上記多結晶シリコン膜上に層間絶縁膜を堆積する工程
と、 上記基板上にレジストを塗布し、フォトリソグラフィを
行って、上記レジストの所定箇所に開口を設ける工程
と、 上記開口を通して、上記多結晶シリコン膜に対して選択
的に上記層間絶縁膜を異方性エッチングして、上記層間
絶縁膜にコンタクト孔を形成する工程と、 上記コンタクト孔の底部に露出した上記多結晶シリコン
膜又は上記多結晶シリコン膜および第１の絶縁膜を除去
する工程と、 上記レジストを除去した後、上記層間絶縁膜上およびコ
ンタクト孔内に第２の絶縁膜を堆積する工程と、 上記第２の絶縁膜を異方性エッチングして、上記コンタ
クト孔の内壁に上記第２の絶縁膜からなるサイドウォー
ルを形成する工程を有し、 上記多結晶シリコン膜は、上記層間絶縁膜を異方性エッ
チングするときにエッチングストッパー膜として働くと
ともに、ＤＲＡＭメモリセルの容量プレート電極を構成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166820A JP2905314B2 (ja) | 1991-07-08 | 1991-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166820A JP2905314B2 (ja) | 1991-07-08 | 1991-07-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513434A JPH0513434A (ja) | 1993-01-22 |
| JP2905314B2 true JP2905314B2 (ja) | 1999-06-14 |
Family
ID=15838274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3166820A Expired - Lifetime JP2905314B2 (ja) | 1991-07-08 | 1991-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2905314B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545926A (en) | 1993-10-12 | 1996-08-13 | Kabushiki Kaisha Toshiba | Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts |
| USRE39895E1 (en) | 1994-06-13 | 2007-10-23 | Renesas Technology Corp. | Semiconductor integrated circuit arrangement fabrication method |
| JP2713178B2 (ja) * | 1994-08-01 | 1998-02-16 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JPH10209393A (ja) * | 1997-01-22 | 1998-08-07 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP3453289B2 (ja) * | 1997-11-28 | 2003-10-06 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| KR100287178B1 (ko) * | 1998-08-27 | 2001-04-16 | 윤종용 | 반도체소자의콘택홀형성방법 |
| JP2000077520A (ja) | 1998-08-28 | 2000-03-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2001217247A (ja) | 2000-02-04 | 2001-08-10 | Nec Corp | 半導体装置およびその製造方法 |
| JP4789421B2 (ja) * | 2003-03-12 | 2011-10-12 | 三星電子株式会社 | フォトン吸収膜を有する半導体素子及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59168640A (ja) * | 1983-03-15 | 1984-09-22 | Nec Corp | 半導体装置の製造方法 |
| JPH0230124A (ja) * | 1988-07-20 | 1990-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0321030A (ja) * | 1989-06-19 | 1991-01-29 | Matsushita Electron Corp | 半導体装置の製造方法 |
-
1991
- 1991-07-08 JP JP3166820A patent/JP2905314B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513434A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10321814A (ja) | Ｄｒａｍセルキャパシタ電極用の平坦化技法 | |
| JP2000277711A (ja) | 半導体装置及びその製造方法 | |
| JP3640763B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| US5683931A (en) | Method of forming a capacitor over a semiconductor substrate | |
| US5998259A (en) | Method of fabricating dual cylindrical capacitor | |
| JP2741672B2 (ja) | スタック形ｄｒａｍセルのキャパシタ製造方法 | |
| JP2780156B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| US6329232B1 (en) | Method of manufacturing a semiconductor device | |
| EP0573996A1 (en) | Method of manufacturing a semiconductor memory device | |
| KR940004606B1 (ko) | 반도체 메모리 커패시터 제조방법 | |
| JPH0513434A (ja) | 半導体装置の製造方法 | |
| KR0141950B1 (ko) | 반도체소자의 제조방법 | |
| US6653739B2 (en) | Semiconductor device | |
| US6730563B2 (en) | Method of manufacturing semiconductor device | |
| JPH0629463A (ja) | 半導体素子の製造方法 | |
| US6136661A (en) | Method to fabricate capacitor structures with very narrow features using silyated photoresist | |
| JP2002083881A (ja) | 半導体装置及びその製造方法 | |
| JPH04343266A (ja) | 半導体記憶装置及びその製造方法 | |
| US6107132A (en) | Method of manufacturing a DRAM capacitor | |
| JP3209639B2 (ja) | 半導体装置の製造方法 | |
| US5242852A (en) | Method for manufacturing a semiconductor memory device | |
| KR20010046663A (ko) | 반도체 메모리 장치의 캐패시터 하부전극용 배리드 콘택홀형성방법 | |
| US6080633A (en) | Method for manufacturing capacitor's lower electrode | |
| US6080619A (en) | Method for manufacturing DRAM capacitor | |
| KR0141949B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 13 |