JP2906851B2 - 時分割多重音声送出装置 - Google Patents
時分割多重音声送出装置Info
- Publication number
- JP2906851B2 JP2906851B2 JP21586092A JP21586092A JP2906851B2 JP 2906851 B2 JP2906851 B2 JP 2906851B2 JP 21586092 A JP21586092 A JP 21586092A JP 21586092 A JP21586092 A JP 21586092A JP 2906851 B2 JP2906851 B2 JP 2906851B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- register
- output
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 title claims description 59
- 230000005236 sound signal Effects 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 101000692944 Homo sapiens PHD finger-like domain-containing protein 5A Proteins 0.000 description 4
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 4
- 102100026389 PHD finger-like domain-containing protein 5A Human genes 0.000 description 4
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 101100326920 Caenorhabditis elegans ctl-1 gene Proteins 0.000 description 2
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 2
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 2
- 101100313904 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TIM23 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 1
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 1
- 101150058910 RDS1 gene Proteins 0.000 description 1
- 101100219167 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BUL1 gene Proteins 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複数の音声データを時分
割多重通話路の指定するタイムスロットにそれぞれ送出
する時分割多重音声送出装置に関する。
割多重通話路の指定するタイムスロットにそれぞれ送出
する時分割多重音声送出装置に関する。
【０００２】
【従来の技術】音声信号を送出する音声送出装置は、近
年におけるＰＣＭ技術の発達およびＬＳＩ技術の発達に
より、送出するための音声データをＰＣＭコードのデジ
タルデータとして直接メモリに蓄積し、送出タイミング
に合わせて順次読み出して送出する方法が使用されてき
た。この音声送出装置において複数のメッセージの送出
を行う場合、メッセージ対応に音声送出装置をアサイン
してデータ設定を行い、送出タイムスロットに通話路接
続して送出を行っていた。
年におけるＰＣＭ技術の発達およびＬＳＩ技術の発達に
より、送出するための音声データをＰＣＭコードのデジ
タルデータとして直接メモリに蓄積し、送出タイミング
に合わせて順次読み出して送出する方法が使用されてき
た。この音声送出装置において複数のメッセージの送出
を行う場合、メッセージ対応に音声送出装置をアサイン
してデータ設定を行い、送出タイムスロットに通話路接
続して送出を行っていた。
【０００３】
【発明が解決しようとする課題】この従来の音声送出装
置は、送出メッセージ毎に音声送出装置が必要となり、
また、時分割通話路に接続するための多重装置が任意の
接続を行うためにはスイッチが必要となるので、多数の
回線にデータを送出するためにはハードウェアの量が多
くなるという問題点があった。
置は、送出メッセージ毎に音声送出装置が必要となり、
また、時分割通話路に接続するための多重装置が任意の
接続を行うためにはスイッチが必要となるので、多数の
回線にデータを送出するためにはハードウェアの量が多
くなるという問題点があった。
【０００４】
【課題を解決するための手段】本発明の時分割多重音声
送出装置は、データ編集および送出の指示を行う制御装
置と、送出する音声信号データを記憶するメモリと、こ
のメモリに前記音声信号データを前記制御装置の指示に
より書き込む書込み手段と、音声信号を時分割多重して
送出するためのタイムスロット位置を与える１２５μＳ
周期のタイムスロットカウンタと、前記タイムスロット
毎の送出制御情報を保持するレジスタと、このレジスタ
に前記制御装置からの指示に基づいて送出中フラグと前
記メモリ上の前記音声信号データの先頭アドレスと送出
バイト数を設定するとともに送出バイト番号に“０”を
設定する設定手段と、前記タイムスロットカウンタの出
力に同期してタイムスロット毎に前記レジスタから情報
を読み出す第１の読出し手段と、前記レジスタから読み
出した情報の中の前記先頭アドレスと前記送出バイト番
号を加算して送出データの前記メモリ上のアドレスを計
算する加算器と、この加算器の出力をアドレスとして前
記メモリから前記音声信号データを読み出す第２の読出
し手段と、読み出したデータを時分割通話路に送出する
送出手段と、前記レジスタから読み出した情報の前記送
出中フラグが“１”の場合のみ動作して前記送出バイト
番号と前記送出バイト数を比較して一致したときに一致
信号を出力する比較器と、この比較器の出力信号により
一致したときは前記送出中フラグに“０”を設定し一致
しないときは前記送出バイト番号に１加算して再度前記
レジスタに設定する再設定手段とを備えている。
送出装置は、データ編集および送出の指示を行う制御装
置と、送出する音声信号データを記憶するメモリと、こ
のメモリに前記音声信号データを前記制御装置の指示に
より書き込む書込み手段と、音声信号を時分割多重して
送出するためのタイムスロット位置を与える１２５μＳ
周期のタイムスロットカウンタと、前記タイムスロット
毎の送出制御情報を保持するレジスタと、このレジスタ
に前記制御装置からの指示に基づいて送出中フラグと前
記メモリ上の前記音声信号データの先頭アドレスと送出
バイト数を設定するとともに送出バイト番号に“０”を
設定する設定手段と、前記タイムスロットカウンタの出
力に同期してタイムスロット毎に前記レジスタから情報
を読み出す第１の読出し手段と、前記レジスタから読み
出した情報の中の前記先頭アドレスと前記送出バイト番
号を加算して送出データの前記メモリ上のアドレスを計
算する加算器と、この加算器の出力をアドレスとして前
記メモリから前記音声信号データを読み出す第２の読出
し手段と、読み出したデータを時分割通話路に送出する
送出手段と、前記レジスタから読み出した情報の前記送
出中フラグが“１”の場合のみ動作して前記送出バイト
番号と前記送出バイト数を比較して一致したときに一致
信号を出力する比較器と、この比較器の出力信号により
一致したときは前記送出中フラグに“０”を設定し一致
しないときは前記送出バイト番号に１加算して再度前記
レジスタに設定する再設定手段とを備えている。
【０００５】また、本発明の他の時分割多重音声送出装
置は、前記各送出タイムスロット対応のハードウェアキ
ューを備え、前記制御装置から前記ハードウェアキュー
に送出情報を書き込み、前記レジスタから読み出された
データの前記送出中フラグが“０”の場合には前記各タ
イムスロット対応の前記ハードウェアキューをチェック
してデータが前記ハードウェアキュー内に存在すれば読
み出して前記レジスタに設定することを特徴とする。
置は、前記各送出タイムスロット対応のハードウェアキ
ューを備え、前記制御装置から前記ハードウェアキュー
に送出情報を書き込み、前記レジスタから読み出された
データの前記送出中フラグが“０”の場合には前記各タ
イムスロット対応の前記ハードウェアキューをチェック
してデータが前記ハードウェアキュー内に存在すれば読
み出して前記レジスタに設定することを特徴とする。
【０００６】
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の時分割多重音声送出装置の第１の実
施例を示すブロック図、図２は図１におけるレジスタの
アドレス対応のデータ構成の一例を示す図、図３は図１
におけるメモリ上のデータ構成の一例を示す図、図４は
本発明の時分割多重音声送出装置の第２の実施例を示す
ブロック図である。
る。図１は本発明の時分割多重音声送出装置の第１の実
施例を示すブロック図、図２は図１におけるレジスタの
アドレス対応のデータ構成の一例を示す図、図３は図１
におけるメモリ上のデータ構成の一例を示す図、図４は
本発明の時分割多重音声送出装置の第２の実施例を示す
ブロック図である。
【０００８】第１の実施例のｍ多重の時分割多重音声送
出装置は図１に示すように、制御装置（以下ＣＴＬ）１
と、タイムスロットカウンタ（以下ＣＮＴ）２と、レジ
スタデータセレクタ（以下ＲＤＳ）３と、レジスタアド
レスセレクタ（以下ＲＡＳ）４と、メモリ（以下ＭＥ
Ｍ）５と、メモリアドレスセレクタ（以下ＭＡＳ）６
と、レジスタ（以下ＲＥＧ）７と、パラレル／シリアル
変換器（以下Ｐ／Ｓ）８と、加算器（以下ＡＤＤ）９，
１１と、比較器（以下ＣＭＰ）１０とを備えている。
出装置は図１に示すように、制御装置（以下ＣＴＬ）１
と、タイムスロットカウンタ（以下ＣＮＴ）２と、レジ
スタデータセレクタ（以下ＲＤＳ）３と、レジスタアド
レスセレクタ（以下ＲＡＳ）４と、メモリ（以下ＭＥ
Ｍ）５と、メモリアドレスセレクタ（以下ＭＡＳ）６
と、レジスタ（以下ＲＥＧ）７と、パラレル／シリアル
変換器（以下Ｐ／Ｓ）８と、加算器（以下ＡＤＤ）９，
１１と、比較器（以下ＣＭＰ）１０とを備えている。
【０００９】次に第１の実施例の動作について説明す
る。デジタル化された音声データはＣＴＬ１が編集して
ＭＥＭ５に書き込まれる。ＭＡＳ６はＣＴＬ１からのデ
ータ書込み／読出しアドレスとデータ送出アドレスの切
り換えを行う。ＭＥＭ５上に書き込まれるデータは図３
に示すように、第１のデータは先頭アドレスＡ１よりａ
１バイト書き込まれ、その送出時間はａ１×１２５μＳ
である。同様にＭＥＭ５上に複数のデータａ２バイト，
〜ａ５バイトがそれぞれアドレスＡ２，〜Ａ５に書き込
まれる。データを時分割多重して送出するタイミングは
ＣＮＴ２により与えられる。ＣＮＴ２は１２５μＳ間で
０からｍ−１のカウントを行う。送出の指示はタイムス
ロット毎に行われ、ＣＴＬ１から送出制御情報（送出中
フラグ，先頭アドレス，送出バイト数，送出バイト番
号）をＲＥＧ７に書き込むことにより行われる。
る。デジタル化された音声データはＣＴＬ１が編集して
ＭＥＭ５に書き込まれる。ＭＡＳ６はＣＴＬ１からのデ
ータ書込み／読出しアドレスとデータ送出アドレスの切
り換えを行う。ＭＥＭ５上に書き込まれるデータは図３
に示すように、第１のデータは先頭アドレスＡ１よりａ
１バイト書き込まれ、その送出時間はａ１×１２５μＳ
である。同様にＭＥＭ５上に複数のデータａ２バイト，
〜ａ５バイトがそれぞれアドレスＡ２，〜Ａ５に書き込
まれる。データを時分割多重して送出するタイミングは
ＣＮＴ２により与えられる。ＣＮＴ２は１２５μＳ間で
０からｍ−１のカウントを行う。送出の指示はタイムス
ロット毎に行われ、ＣＴＬ１から送出制御情報（送出中
フラグ，先頭アドレス，送出バイト数，送出バイト番
号）をＲＥＧ７に書き込むことにより行われる。
【００１０】ＲＥＧ７に設定されるデータは図２に示す
構成を取っており、レジスタアドレス０の第１のデータ
送出の場合、送出中フラグに“１”と音声信号データの
先頭アドレスＡ１と送出データバイト数ａ１を設定し、
送出バイト番号に０を設定する。ＲＡＳ４はＣＴＬ１か
らの書込みとデータ送出のタイミングを与えるＣＮＴ２
の出力を選択する。ＲＤＳ３はＲＥＧ７の出力データを
ＡＤＤ９およびＣＭＰ１１によって変更した結果とＣＴ
Ｌ１からの設定時のデータとのいずれかを選択する。デ
ータはタイムスロット毎に以下の手順で送出される。
構成を取っており、レジスタアドレス０の第１のデータ
送出の場合、送出中フラグに“１”と音声信号データの
先頭アドレスＡ１と送出データバイト数ａ１を設定し、
送出バイト番号に０を設定する。ＲＡＳ４はＣＴＬ１か
らの書込みとデータ送出のタイミングを与えるＣＮＴ２
の出力を選択する。ＲＤＳ３はＲＥＧ７の出力データを
ＡＤＤ９およびＣＭＰ１１によって変更した結果とＣＴ
Ｌ１からの設定時のデータとのいずれかを選択する。デ
ータはタイムスロット毎に以下の手順で送出される。
【００１１】ＣＮＴ２の出力はＲＡＳ４を介してＲＥＧ
７に与えられ、ＲＥＧ７からアドレスに対応するデータ
が出力される。第１のデータを出力する場合、ＲＥＧ７
からの送出データの先頭アドレスＡ１と送出バイト番号
０がＡＤＤ１１により加算され、ＭＡＳ６を介してＭＥ
Ｍ５に与えられる。与えられたアドレスに基づいてＭＥ
Ｍ５から読み出されたデータはＰ／Ｓ８によりシリアル
変換されて時分割多重通話路に出力される。
７に与えられ、ＲＥＧ７からアドレスに対応するデータ
が出力される。第１のデータを出力する場合、ＲＥＧ７
からの送出データの先頭アドレスＡ１と送出バイト番号
０がＡＤＤ１１により加算され、ＭＡＳ６を介してＭＥ
Ｍ５に与えられる。与えられたアドレスに基づいてＭＥ
Ｍ５から読み出されたデータはＰ／Ｓ８によりシリアル
変換されて時分割多重通話路に出力される。
【００１２】また、ＲＥＧ７から読み出されたデータは
データ内の送出中フラグが“１”の場合、ＡＤＤ９にお
いて送出バイト番号に１加算され、ＣＭＰ１０において
送出データバイト数ａ１と送出バイト番号０を比較し、
一致したときは送出中フラグを“０”としてＲＤＳ３を
介してＲＥＧ７に書込みを行い、不一致のときはそのま
まＲＤＳ３を介してＲＥＧ７に書き込む。送出中フラグ
が“０”の場合は何も実行しない。したがって、送出バ
イト番号が送出データバイト数と一致するまで送出バイ
ト番号に１ずつ加算されて繰り返されるため、ＲＥＧ７
の出力によりＭＥＭ５の読出しアドレスを与えることに
よってＭＥＭ５上の先頭アドレスＡ１からバイト数ａ１
バイトのデータが指定タイムスロットに送出される。
データ内の送出中フラグが“１”の場合、ＡＤＤ９にお
いて送出バイト番号に１加算され、ＣＭＰ１０において
送出データバイト数ａ１と送出バイト番号０を比較し、
一致したときは送出中フラグを“０”としてＲＤＳ３を
介してＲＥＧ７に書込みを行い、不一致のときはそのま
まＲＤＳ３を介してＲＥＧ７に書き込む。送出中フラグ
が“０”の場合は何も実行しない。したがって、送出バ
イト番号が送出データバイト数と一致するまで送出バイ
ト番号に１ずつ加算されて繰り返されるため、ＲＥＧ７
の出力によりＭＥＭ５の読出しアドレスを与えることに
よってＭＥＭ５上の先頭アドレスＡ１からバイト数ａ１
バイトのデータが指定タイムスロットに送出される。
【００１３】次に、図４に示す第２の実施例においてＣ
ＴＬ１０１，ＣＮＴ１０２，ＲＤＳ１０３，１０４，Ｒ
ＡＳ１０５，ＭＥＭ１１１，ＭＡＳ１１２，ＲＥＧ１１
０，Ｐ／Ｓ１１７，ＡＤＤ１１４，１１６，ＣＭＰ１１
５はそれぞれ第１の実施例における同名のＣＴＬ１，Ｃ
ＮＴ２，ＲＤＳ３，ＲＡＳ４，ＭＥＭ５，ＭＡＳ６，Ｒ
ＥＧ７，Ｐ／Ｓ８，ＡＤＤ９，１１，ＣＭＰ１０と同等
の機能を有しており、第２の実施例は第１の実施例に各
送出タイムスロット対応のハードウェアキュー（以下Ｑ
ＵＥ）１０６，〜１０７，ハードウェアキュー出力セレ
クタ（以下ＱＳＬ）１０８，出力レディ信号セレクタ
（以下ＲＤＹ）１０９およびレジスタ書込み制御回路
（以下ＷＲＣ）１１３を付加して構成されている。
ＴＬ１０１，ＣＮＴ１０２，ＲＤＳ１０３，１０４，Ｒ
ＡＳ１０５，ＭＥＭ１１１，ＭＡＳ１１２，ＲＥＧ１１
０，Ｐ／Ｓ１１７，ＡＤＤ１１４，１１６，ＣＭＰ１１
５はそれぞれ第１の実施例における同名のＣＴＬ１，Ｃ
ＮＴ２，ＲＤＳ３，ＲＡＳ４，ＭＥＭ５，ＭＡＳ６，Ｒ
ＥＧ７，Ｐ／Ｓ８，ＡＤＤ９，１１，ＣＭＰ１０と同等
の機能を有しており、第２の実施例は第１の実施例に各
送出タイムスロット対応のハードウェアキュー（以下Ｑ
ＵＥ）１０６，〜１０７，ハードウェアキュー出力セレ
クタ（以下ＱＳＬ）１０８，出力レディ信号セレクタ
（以下ＲＤＹ）１０９およびレジスタ書込み制御回路
（以下ＷＲＣ）１１３を付加して構成されている。
【００１４】第２の実施例における送出の動作説明は第
１の実施例と同様であるが、以下の手順が追加される。
ＣＴＬ１０１から最初のタイムスロットに送出を指示す
る場合、ＱＵＥ１０６の入力レディ信号を確認してデー
タを書き込む。データの形式はＲＥＧ１１０に書き込む
場合と同様であるが、ＱＵＥ１０６の容量分だけ書込み
が可能である。ＱＵＥ１０６にデータが存在するときは
出力レディ信号が出力される。出力レディ信号はＲＤＹ
１０９でＣＮＴ１０２からの信号に基づきタイムスロッ
ト毎に選択される。ＲＥＧ１１０の出力はＡＤＤ１１４
およびＣＭＰ１１５を介してＷＲＣ１１３に与えられ
る。ＲＤＹ１０９からの信号が出力レディで、ＲＥＧ１
１０の出力の送信中フラグが“０”の場合には、ＱＵＥ
１０６からデータを取り出してＲＤＳ１０３とＲＤＳ１
０４を介してＲＥＧ１１０に書き込む。
１の実施例と同様であるが、以下の手順が追加される。
ＣＴＬ１０１から最初のタイムスロットに送出を指示す
る場合、ＱＵＥ１０６の入力レディ信号を確認してデー
タを書き込む。データの形式はＲＥＧ１１０に書き込む
場合と同様であるが、ＱＵＥ１０６の容量分だけ書込み
が可能である。ＱＵＥ１０６にデータが存在するときは
出力レディ信号が出力される。出力レディ信号はＲＤＹ
１０９でＣＮＴ１０２からの信号に基づきタイムスロッ
ト毎に選択される。ＲＥＧ１１０の出力はＡＤＤ１１４
およびＣＭＰ１１５を介してＷＲＣ１１３に与えられ
る。ＲＤＹ１０９からの信号が出力レディで、ＲＥＧ１
１０の出力の送信中フラグが“０”の場合には、ＱＵＥ
１０６からデータを取り出してＲＤＳ１０３とＲＤＳ１
０４を介してＲＥＧ１１０に書き込む。
【００１５】ＲＤＳ１０３はＷＲＣ１１３の出力により
制御される。ＲＥＧ１１０の出力のうち送出フラグが
“１”の場合およびＱＵＥ１０６にデータが無いとき
は、ＲＥＧ１１０の出力がＡＤＤ１０４およびＣＭＰ１
１５を介して再書込みされて動作が継続する。したがっ
て、ＱＵＥ１０６，〜１０７に複数のデータが設定され
たときは、ＱＵＥ１０６，〜１０７からデータを順次取
り出してＲＥＧ１１０に設定して送出が行われる。
制御される。ＲＥＧ１１０の出力のうち送出フラグが
“１”の場合およびＱＵＥ１０６にデータが無いとき
は、ＲＥＧ１１０の出力がＡＤＤ１０４およびＣＭＰ１
１５を介して再書込みされて動作が継続する。したがっ
て、ＱＵＥ１０６，〜１０７に複数のデータが設定され
たときは、ＱＵＥ１０６，〜１０７からデータを順次取
り出してＲＥＧ１１０に設定して送出が行われる。
【００１６】なお、第１，第２の実施例の各構成におい
て、適応差分ＰＣＭ信号データをメモリ上に記憶して１
２５μＳ周期に該当するビット数のデータを読み出して
送出する構成とすることができるので、本実施例によれ
ばメモリ量を節約することができる。
て、適応差分ＰＣＭ信号データをメモリ上に記憶して１
２５μＳ周期に該当するビット数のデータを読み出して
送出する構成とすることができるので、本実施例によれ
ばメモリ量を節約することができる。
【００１７】
【発明の効果】以上説明したように本発明は、編集して
メモリに蓄積されたデータを順次読み出して送出する時
分割多重音声送出装置において、送出する音声信号デー
タをメモリ上に蓄積し、タイムスロット位置を与える１
２５μＳ周期のタイムスロットカウンタの出力に同期
し、レジスタに保持されたタイムスロット毎の送出制御
情報（送出中フラグ，先頭アドレス，送出バイト数，送
出バイト番号）を使用して送出データのメモリ上のアド
レスを計算するとともに送出完了制御を行うことによ
り、編集してメモリ上に蓄積されたデータを制御装置か
らの指示により指定されたタイムスロットに指定された
時間送出することができるので、装置の小型化および大
容量化が実現されるという効果を有する。
メモリに蓄積されたデータを順次読み出して送出する時
分割多重音声送出装置において、送出する音声信号デー
タをメモリ上に蓄積し、タイムスロット位置を与える１
２５μＳ周期のタイムスロットカウンタの出力に同期
し、レジスタに保持されたタイムスロット毎の送出制御
情報（送出中フラグ，先頭アドレス，送出バイト数，送
出バイト番号）を使用して送出データのメモリ上のアド
レスを計算するとともに送出完了制御を行うことによ
り、編集してメモリ上に蓄積されたデータを制御装置か
らの指示により指定されたタイムスロットに指定された
時間送出することができるので、装置の小型化および大
容量化が実現されるという効果を有する。
【００１８】また、この時分割多重音声送出装置におい
て、各送出タイムスロット対応のハードウェアキューを
持ち、制御装置の指示によりハードウェアキューに送出
制御情報を書き込み、レジスタから読み出されたデータ
の送出中フラグが“０”の場合に各タイムスロット対応
のハードウェアキューをチェックしてハードウェアキュ
ー内にデータが存在すればこれを読み出してレジスタに
設定することにより、複数のメッセージを接続して送出
する場合の制御装置の制御が非常に簡単になるという効
果を有する。
て、各送出タイムスロット対応のハードウェアキューを
持ち、制御装置の指示によりハードウェアキューに送出
制御情報を書き込み、レジスタから読み出されたデータ
の送出中フラグが“０”の場合に各タイムスロット対応
のハードウェアキューをチェックしてハードウェアキュ
ー内にデータが存在すればこれを読み出してレジスタに
設定することにより、複数のメッセージを接続して送出
する場合の制御装置の制御が非常に簡単になるという効
果を有する。
【００１９】
【図１】本発明の時分割多重音声送出装置の第１の実施
例を示すブロック図である。
例を示すブロック図である。
【図２】図１におけるレジスタのアドレス対応のデータ
構成の一例を示す図である。
構成の一例を示す図である。
【図３】図１におけるメモリ上のデータ構成の一例を示
す図である。
す図である。
【図４】本発明の時分割多重音声送出装置の第２の実施
例を示すブロック図である。
例を示すブロック図である。
１，１０１ 制御装置（ＣＴＬ） ２，１０２ タイムスロットカウンタ（ＣＮＴ） ３，１０３，１０４ レジスタデータセレクタ（ＲＤ
Ｓ） ４，１０５ レジスタアドレスセレクタ（ＲＡＳ） ５，１１１ メモリ（ＭＥＭ） ６，１１２ メモリアドレスセレクタ（ＭＡＳ） ７，１１０ レジスタ（ＲＥＧ） ８，１１７ パラレル／シリアル変換器（Ｐ／Ｓ） ９，１１，１１４，１１６ 加算器（ＡＤＤ） １０，１１５ 比較器（ＣＭＰ） １０６，１０７ ハードウェアキュー（ＱＵＥ） １０８ ハードウェアキュー出力セレクタ（ＱＳＬ） １０９ 出力レディ信号セレクタ（ＲＤＹ） １１３ レジスタ書込み制御回路（ＷＲＣ）
Ｓ） ４，１０５ レジスタアドレスセレクタ（ＲＡＳ） ５，１１１ メモリ（ＭＥＭ） ６，１１２ メモリアドレスセレクタ（ＭＡＳ） ７，１１０ レジスタ（ＲＥＧ） ８，１１７ パラレル／シリアル変換器（Ｐ／Ｓ） ９，１１，１１４，１１６ 加算器（ＡＤＤ） １０，１１５ 比較器（ＣＭＰ） １０６，１０７ ハードウェアキュー（ＱＵＥ） １０８ ハードウェアキュー出力セレクタ（ＱＳＬ） １０９ 出力レディ信号セレクタ（ＲＤＹ） １１３ レジスタ書込み制御回路（ＷＲＣ）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−24797（ＪＰ，Ａ) 特開 昭63−222570（ＪＰ，Ａ) 特開 昭57−15559（ＪＰ，Ａ) 特開 平２−294137（ＪＰ，Ａ) 特開 平１−162036（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04Q 11/04
Claims (2)
- 【請求項１】 データ編集および送出の指示を行う制御
装置と、送出する音声信号データを記憶するメモリと、
このメモリに前記音声信号データを前記制御装置の指示
により書き込む書込み手段と、音声信号を時分割多重し
て送出するためのタイムスロット位置を与える１２５μ
Ｓ周期のタイムスロットカウンタと、前記タイムスロッ
ト毎の送出制御情報を保持するレジスタと、このレジス
タに前記制御装置からの指示に基づいて送出中フラグと
前記メモリ上の前記音声信号データの先頭アドレスと送
出バイト数を設定するとともに送出バイト番号に“０”
を設定する設定手段と、前記タイムスロットカウンタの
出力に同期してタイムスロット毎に前記レジスタから情
報を読み出す第１の読出し手段と、前記レジスタから読
み出した情報の中の前記先頭アドレスと前記送出バイト
番号を加算して送出データの前記メモリ上のアドレスを
計算する加算器と、この加算器の出力をアドレスとして
前記メモリから前記音声信号データを読み出す第２の読
出し手段と、読み出したデータを時分割通話路に送出す
る送出手段と、前記レジスタから読み出した情報の前記
送出中フラグが“１”の場合のみ動作して前記送出バイ
ト番号と前記送出バイト数を比較して一致したときに一
致信号を出力する比較器と、この比較器の出力信号によ
り一致したときは前記送出中フラグに“０”を設定し一
致しないときは前記送出バイト番号に１加算して再度前
記レジスタに設定する再設定手段とを備えることを特徴
とする時分割多重音声送出装置。 - 【請求項２】 前記各送出タイムスロット対応のハード
ウェアキューを備え、前記制御装置から前記ハードウェ
アキューに送出情報を書き込み、前記レジスタから読み
出されたデータの前記送出中フラグが“０”の場合には
前記各タイムスロット対応の前記ハードウェアキューを
チェックしてデータが前記ハードウェアキュー内に存在
すれば読み出して前記レジスタに設定することを特徴と
する請求項１記載の時分割多重音声送出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21586092A JP2906851B2 (ja) | 1992-08-13 | 1992-08-13 | 時分割多重音声送出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21586092A JP2906851B2 (ja) | 1992-08-13 | 1992-08-13 | 時分割多重音声送出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0662479A JPH0662479A (ja) | 1994-03-04 |
| JP2906851B2 true JP2906851B2 (ja) | 1999-06-21 |
Family
ID=16679476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21586092A Expired - Lifetime JP2906851B2 (ja) | 1992-08-13 | 1992-08-13 | 時分割多重音声送出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906851B2 (ja) |
-
1992
- 1992-08-13 JP JP21586092A patent/JP2906851B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0662479A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6978334B2 (en) | Serial bus data control device | |
| JPH07154883A (ja) | 複数個のデータフレーム中に可変データを挿入する装置と方法 | |
| RU2142646C1 (ru) | Система для мультиплексирования/демультиплексирования данных межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи | |
| JPH02186399A (ja) | 音声蓄積装置 | |
| JPS58205347A (ja) | 情報再配列装置 | |
| JP2906851B2 (ja) | 時分割多重音声送出装置 | |
| JP2892532B2 (ja) | 音楽情報の高速処理装置 | |
| JPH05191441A (ja) | 非同期時分割データパケットと同様に同期時分割信号を処理するためのシステム | |
| JP3244665B2 (ja) | Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法 | |
| KR100413055B1 (ko) | 타임 스위치 스테이지 및 스위치 | |
| EP0966860B1 (en) | Establishing telecommunication connections | |
| JP2765887B2 (ja) | データ多重方式 | |
| JP2921286B2 (ja) | デジタルトーン発生回路 | |
| JP3957574B2 (ja) | セグメント分割多重化装置及びそれに用いるセグメント分割多重化方法 | |
| JPS5814120B2 (ja) | 時分割交換センタ用信号転送方式 | |
| JP2002204284A (ja) | Ｃｃｓｄｓ準拠ａｏｓ試験信号発生回路 | |
| US5305439A (en) | Method and apparatus for time-shared processing of different data word sequences | |
| JPS6219120B2 (ja) | ||
| EP1377122A2 (en) | Sound data delay unit | |
| JP2901817B2 (ja) | 回線設定システムの設定回線復元装置 | |
| JP2723506B2 (ja) | 中継回線選択方式 | |
| JPH0629952A (ja) | 時分割多重回線のｃｒｃチェック方式 | |
| JPS6051058A (ja) | 電子交換機の可聴音デ−タ記憶回路のデ−タ書込システム | |
| JP2970714B2 (ja) | 多重チャネル制御回路 | |
| JP3436984B2 (ja) | Ａｔｍ通信システムのトラフィックシェーピング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |