JP2907314B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2907314B2 JP2907314B2 JP5353707A JP35370793A JP2907314B2 JP 2907314 B2 JP2907314 B2 JP 2907314B2 JP 5353707 A JP5353707 A JP 5353707A JP 35370793 A JP35370793 A JP 35370793A JP 2907314 B2 JP2907314 B2 JP 2907314B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- polycrystalline silicon
- silicide film
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
- H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、多結晶シリコン膜と金属シリサイド膜と
の複合膜、いわゆるポリサイド膜のドライエッチング方
法に関するものである。
に関し、特に、多結晶シリコン膜と金属シリサイド膜と
の複合膜、いわゆるポリサイド膜のドライエッチング方
法に関するものである。
【０００２】
【従来の技術】半導体デバイスにおいて、ゲート電極お
よびその配線の材料としては、自己整合技術を利用でき
安定した特性のトランジスタを形成することのできる多
結晶シリコンが用いられてきたが、半導体デバイスが微
細化されるにつれゲート配線材料の低抵抗化が求められ
るようになってきたため、これに応えるべく、多結晶シ
リコンよりシート抵抗が１桁低くかつ多結晶シリコンゲ
ートと同様の特性のトランジスタを形成することのでき
るポリサイド膜が採用されるようになってきている。そ
して、近年では半導体集積回路装置の微細化が一層進
み、そのためポリサイド膜も薄膜化されるようになって
きており、またそのパターニングも高精度化が要求され
るようになってきている。
よびその配線の材料としては、自己整合技術を利用でき
安定した特性のトランジスタを形成することのできる多
結晶シリコンが用いられてきたが、半導体デバイスが微
細化されるにつれゲート配線材料の低抵抗化が求められ
るようになってきたため、これに応えるべく、多結晶シ
リコンよりシート抵抗が１桁低くかつ多結晶シリコンゲ
ートと同様の特性のトランジスタを形成することのでき
るポリサイド膜が採用されるようになってきている。そ
して、近年では半導体集積回路装置の微細化が一層進
み、そのためポリサイド膜も薄膜化されるようになって
きており、またそのパターニングも高精度化が要求され
るようになってきている。
【０００３】従来のポリサイド膜のエッチング技術とし
ては、特公昭６１−１６８２２８号公報に記載された方
法がある。これは、図１０（ａ）に示すように、シリコ
ン基板４０１上のシリコン酸化膜４０２上に多結晶シリ
コン膜４０３およびタングステンシリサイド膜４０４を
積層し、その上にパターン化されたフォトレジスト膜４
０５を形成した後、タングステンシリサイド膜４０４を
ＳＦ6 のようなフッ素を含むガスを用いてエッチング
し、続いて、多結晶シリコン膜４０３をＣｌ2 を含むガ
スでエッチングしてポリサイド膜をパターン化する２段
階エッチング方法である。
ては、特公昭６１−１６８２２８号公報に記載された方
法がある。これは、図１０（ａ）に示すように、シリコ
ン基板４０１上のシリコン酸化膜４０２上に多結晶シリ
コン膜４０３およびタングステンシリサイド膜４０４を
積層し、その上にパターン化されたフォトレジスト膜４
０５を形成した後、タングステンシリサイド膜４０４を
ＳＦ6 のようなフッ素を含むガスを用いてエッチング
し、続いて、多結晶シリコン膜４０３をＣｌ2 を含むガ
スでエッチングしてポリサイド膜をパターン化する２段
階エッチング方法である。
【０００４】しかしＳＦ6 のようにフッ素を含むガスに
よるエッチングでは、多結晶シリコン膜のエッチング速
度は、金属シリサイド膜のエッチング速度の２倍以上で
あることから、金属シリサイド膜のエッチングから多結
晶シリコン膜のエッチングに切り替える前に、多結晶シ
リコン膜がエッチングされてしまうことが起こる。この
際に、図１０（ｂ）に示すように、多結晶シリコン膜に
サイドエッチングが生じてしまい、さらにフッ素を含む
ガスによるエッチングでは金属シリサイド膜とシリコン
酸化膜との選択比も１〜２と低いためにゲート酸化膜も
エッチングされてしまう。この問題は、デバイスの高集
積化、微細化により、ポリサイド膜の薄膜化が行われた
場合に一層深刻になる。
よるエッチングでは、多結晶シリコン膜のエッチング速
度は、金属シリサイド膜のエッチング速度の２倍以上で
あることから、金属シリサイド膜のエッチングから多結
晶シリコン膜のエッチングに切り替える前に、多結晶シ
リコン膜がエッチングされてしまうことが起こる。この
際に、図１０（ｂ）に示すように、多結晶シリコン膜に
サイドエッチングが生じてしまい、さらにフッ素を含む
ガスによるエッチングでは金属シリサイド膜とシリコン
酸化膜との選択比も１〜２と低いためにゲート酸化膜も
エッチングされてしまう。この問題は、デバイスの高集
積化、微細化により、ポリサイド膜の薄膜化が行われた
場合に一層深刻になる。
【０００５】この問題を解決するものとして、特開平４
−１０５３２１号公報において提案された方法がある。
以下、これについて図１１を参照して説明する。まず、
図１１（ａ）に示すように、シリコン基板５０１上に熱
酸化によりシリコン酸化膜５０２を形成し、続いて、多
結晶シリコン膜５０３を２０００Å、タングステンシリ
サイド膜５０４を２０００Å成膜し、その上にフォトレ
ジスト膜５０５のパターンを形成する。
−１０５３２１号公報において提案された方法がある。
以下、これについて図１１を参照して説明する。まず、
図１１（ａ）に示すように、シリコン基板５０１上に熱
酸化によりシリコン酸化膜５０２を形成し、続いて、多
結晶シリコン膜５０３を２０００Å、タングステンシリ
サイド膜５０４を２０００Å成膜し、その上にフォトレ
ジスト膜５０５のパターンを形成する。
【０００６】この半導体基板を、平行平板型ＲＩＥ装置
内に装着し、基板温度を６０℃以上１５０℃以下に設定
して（実施例では８０℃）、まずタングステンシリサイ
ド膜５０４を、Ｃｌ2 ：８９sccm、Ｏ2 ：１１sccm、圧
力：０．０５Torr、ＲＦパワー密度：１．１Ｗ／cm2 の
条件でエッチングする［図１１（ｂ）］。タングステン
シリサイド膜５０４のエッチング終了後、続いて多結晶
シリコン膜５０３を、ＨＢｒ：１００sccm、圧力：０．
２Torr、ＲＦパワー密度：１．１Ｗ／cm2 の条件でエッ
チングする［図１１（ｃ）］。
内に装着し、基板温度を６０℃以上１５０℃以下に設定
して（実施例では８０℃）、まずタングステンシリサイ
ド膜５０４を、Ｃｌ2 ：８９sccm、Ｏ2 ：１１sccm、圧
力：０．０５Torr、ＲＦパワー密度：１．１Ｗ／cm2 の
条件でエッチングする［図１１（ｂ）］。タングステン
シリサイド膜５０４のエッチング終了後、続いて多結晶
シリコン膜５０３を、ＨＢｒ：１００sccm、圧力：０．
２Torr、ＲＦパワー密度：１．１Ｗ／cm2 の条件でエッ
チングする［図１１（ｃ）］。
【０００７】この方法は、金属シリサイド膜のＣｌ2 ／
Ｏ2 を用いたエッチングにおいて、基板温度を６０℃以
上に設定することにより、金属シリサイド膜のエッチン
グの均一性を向上させるとともに、多結晶シリコン膜の
エッチング速度を金属シリサイド膜のエッチング速度と
同等もしくはそれ以下にするものであり、これにより、
金属シリサイド膜のエッチング終了時に、多結晶シリコ
ン膜を十分に存在させておくようにすることができ、そ
の結果、図１１（ｃ）に示されるように、フォトレジス
ト膜５０５に対しサイドエッチングのない良好なポリサ
イドエッチングが可能となる。
Ｏ2 を用いたエッチングにおいて、基板温度を６０℃以
上に設定することにより、金属シリサイド膜のエッチン
グの均一性を向上させるとともに、多結晶シリコン膜の
エッチング速度を金属シリサイド膜のエッチング速度と
同等もしくはそれ以下にするものであり、これにより、
金属シリサイド膜のエッチング終了時に、多結晶シリコ
ン膜を十分に存在させておくようにすることができ、そ
の結果、図１１（ｃ）に示されるように、フォトレジス
ト膜５０５に対しサイドエッチングのない良好なポリサ
イドエッチングが可能となる。
【０００８】
【発明が解決しようとする課題】上述したＳＦ6 等のフ
ッ素を含むエッチャントを用いる第１の従来例では、金
属シリサイドのエッチング速度より多結晶シリコンのそ
れの方が速いため、金属シリサイド膜のエッチング終了
時に多結晶シリコンがなくなってしまい、多結晶シリコ
ン膜が大きくサイドエッチングされてしまうものであ
り、薄膜化されたポリサイドの微細加工には不向きの技
術であった。
ッ素を含むエッチャントを用いる第１の従来例では、金
属シリサイドのエッチング速度より多結晶シリコンのそ
れの方が速いため、金属シリサイド膜のエッチング終了
時に多結晶シリコンがなくなってしまい、多結晶シリコ
ン膜が大きくサイドエッチングされてしまうものであ
り、薄膜化されたポリサイドの微細加工には不向きの技
術であった。
【０００９】また、金属シリサイド膜のエッチャントと
してＣｌ2 ／Ｏ2 を用い、基板温度を６０℃以上に設定
する第２の従来例では、基板温度を８０℃に設定したと
きには、タングステンシリサイド膜のエッチング速度を
約５０００Å／min 、多結晶シリコン膜のエッチング速
度を約５５００Å／min とすることができるが、タング
ステンシリサイド膜のエッチング均一性は±１５％程度
にまでしか改善されていない。そのため、タングステン
シリサイド膜のエッチング量はシリコン基板面内におい
て約±３００Å、つまり６００Åのばらつきが生じる。
してＣｌ2 ／Ｏ2 を用い、基板温度を６０℃以上に設定
する第２の従来例では、基板温度を８０℃に設定したと
きには、タングステンシリサイド膜のエッチング速度を
約５０００Å／min 、多結晶シリコン膜のエッチング速
度を約５５００Å／min とすることができるが、タング
ステンシリサイド膜のエッチング均一性は±１５％程度
にまでしか改善されていない。そのため、タングステン
シリサイド膜のエッチング量はシリコン基板面内におい
て約±３００Å、つまり６００Åのばらつきが生じる。
【００１０】この程度のばらつきの場合、特開平４−１
０５３２１号公報に示されている、タングステンシリサ
イド膜２０００Å、多結晶シリコン膜２０００Å程度の
ポリサイド膜厚であればタングステンシリサイド膜のエ
ッチングが終了した時点で、多結晶シリコン膜の残膜は
１４００〜２０００Å程度となっており、良好なエッチ
ングが可能である。しかし、デバイスの高集積化、微細
化に伴い、例えばポリサイド膜厚がタングステンシリサ
イド膜１０００Å、多結晶シリコン膜５００Åと薄膜化
が行われた場合、特開平４−１０５３２１号公報で示さ
れているエッチング性能ではタングステンシリサイド膜
から多結晶シリコン膜のエッチングに切り替える際に、
多結晶シリコン膜の残膜は２００〜５００Åとなる。
０５３２１号公報に示されている、タングステンシリサ
イド膜２０００Å、多結晶シリコン膜２０００Å程度の
ポリサイド膜厚であればタングステンシリサイド膜のエ
ッチングが終了した時点で、多結晶シリコン膜の残膜は
１４００〜２０００Å程度となっており、良好なエッチ
ングが可能である。しかし、デバイスの高集積化、微細
化に伴い、例えばポリサイド膜厚がタングステンシリサ
イド膜１０００Å、多結晶シリコン膜５００Åと薄膜化
が行われた場合、特開平４−１０５３２１号公報で示さ
れているエッチング性能ではタングステンシリサイド膜
から多結晶シリコン膜のエッチングに切り替える際に、
多結晶シリコン膜の残膜は２００〜５００Åとなる。
【００１１】しかし、実際のデバイスの製造工程におい
ては、例えばフィールド領域等の段差が存在するため
に、タングステンシリサイド膜を完全に除去するには、
更にエッチングを要することから、一部で多結晶シリコ
ン膜は完全に除去され、かつポリサイド膜の下地膜であ
るシリコン酸化膜もエッチングされてしまうという問題
が起こる。
ては、例えばフィールド領域等の段差が存在するため
に、タングステンシリサイド膜を完全に除去するには、
更にエッチングを要することから、一部で多結晶シリコ
ン膜は完全に除去され、かつポリサイド膜の下地膜であ
るシリコン酸化膜もエッチングされてしまうという問題
が起こる。
【００１２】したがって、この発明の目的とするところ
は、金属シリサイド膜と多結晶シリコン膜とのエッチン
グ選択性を高めるとともに金属シリサイド膜の面内エッ
チング均一性を高めることであり、これにより薄膜化さ
れたポリサイド膜を精度よく加工できるようにすること
である。
は、金属シリサイド膜と多結晶シリコン膜とのエッチン
グ選択性を高めるとともに金属シリサイド膜の面内エッ
チング均一性を高めることであり、これにより薄膜化さ
れたポリサイド膜を精度よく加工できるようにすること
である。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体基板上に、多結晶シリコン
膜と金属シリサイド膜からなるポリサイド膜を形成する
工程と、該ポリサイド膜上に選択的にマスク材を形成す
る工程と、Ｃｌ2 、Ｏ2 、Ｈｅを含む混合ガスにより前
記金属シリサイド膜を前記多結晶シリコン膜が残るよう
に選択的にエッチングする工程と、前記金属シリサイド
膜のエッチング時のエッチング条件とは異なる条件にて
前記多結晶シリコン膜を選択的にエッチングする工程
と、を備える半導体装置の製造方法が提供される。そし
て、好ましくは、前記混合ガスのガス流量比は、Ｃｌ
2 ：Ｏ2 ：Ｈｅ＝１０：２〜４：６〜８になされ、また
この混合ガスの圧力は０．０２Ｔｏｒｒ以下になされ
る。
め、本発明によれば、半導体基板上に、多結晶シリコン
膜と金属シリサイド膜からなるポリサイド膜を形成する
工程と、該ポリサイド膜上に選択的にマスク材を形成す
る工程と、Ｃｌ2 、Ｏ2 、Ｈｅを含む混合ガスにより前
記金属シリサイド膜を前記多結晶シリコン膜が残るよう
に選択的にエッチングする工程と、前記金属シリサイド
膜のエッチング時のエッチング条件とは異なる条件にて
前記多結晶シリコン膜を選択的にエッチングする工程
と、を備える半導体装置の製造方法が提供される。そし
て、好ましくは、前記混合ガスのガス流量比は、Ｃｌ
2 ：Ｏ2 ：Ｈｅ＝１０：２〜４：６〜８になされ、また
この混合ガスの圧力は０．０２Ｔｏｒｒ以下になされ
る。
【００１４】
【作用】本発明は、上記構成をもつことにより、金属シ
リサイド膜のエッチング均一性が向上し、かつ金属シリ
サイド膜の多結晶シリコンに対するエッチング選択性が
高められている。したがって、ポリサイド膜のパターニ
ングにおいて、金属シリサイド膜と多結晶シリコン膜と
の界面において、制御性の優れたエッチングを行うこと
が可能となり、ポリサイド膜の薄膜化に対しても良好な
エッチングを行うことが可能となる。
リサイド膜のエッチング均一性が向上し、かつ金属シリ
サイド膜の多結晶シリコンに対するエッチング選択性が
高められている。したがって、ポリサイド膜のパターニ
ングにおいて、金属シリサイド膜と多結晶シリコン膜と
の界面において、制御性の優れたエッチングを行うこと
が可能となり、ポリサイド膜の薄膜化に対しても良好な
エッチングを行うことが可能となる。
【００１５】図４は、Ｃｌ2 ／Ｏ2 ／Ｈｅガスでタング
ステンシリサイド膜をエッチングした時のＨｅ流量依存
性を示している。同図から明らかなように、Ｈｅ流量が
１２〜１６sccmの範囲で±６〜７％と良好なエッチング
均一性が得られる。この結果より、Ｈｅを特定の量添加
することにより、良好なエッチング均一性が得られるこ
とが分かる。
ステンシリサイド膜をエッチングした時のＨｅ流量依存
性を示している。同図から明らかなように、Ｈｅ流量が
１２〜１６sccmの範囲で±６〜７％と良好なエッチング
均一性が得られる。この結果より、Ｈｅを特定の量添加
することにより、良好なエッチング均一性が得られるこ
とが分かる。
【００１６】図５は、Ｃｌ2 ／Ｏ2 ／Ｈｅガスによりエ
ッチングを行ったときの各被エッチング材に関するエッ
チング速度の圧力依存性を示している。この結果より圧
力を低圧化することにより、タングステンシリサイド膜
と多結晶シリコン膜とのエッチング速度が接近する傾向
にあることが分かる。
ッチングを行ったときの各被エッチング材に関するエッ
チング速度の圧力依存性を示している。この結果より圧
力を低圧化することにより、タングステンシリサイド膜
と多結晶シリコン膜とのエッチング速度が接近する傾向
にあることが分かる。
【００１７】また、図６は、Ｃｌ2 ／Ｏ2 ／Ｈｅガスに
よりエッチングを行ったときの各被エッチング材に関す
るエッチング速度のＣｌ2 流量依存性を示している。こ
の結果よりＣｌ2 流量を低減することによりタングステ
ンシリサイド膜と多結晶シリコン膜とのエッチング速度
が接近する傾向にあることが分かる。
よりエッチングを行ったときの各被エッチング材に関す
るエッチング速度のＣｌ2 流量依存性を示している。こ
の結果よりＣｌ2 流量を低減することによりタングステ
ンシリサイド膜と多結晶シリコン膜とのエッチング速度
が接近する傾向にあることが分かる。
【００１８】薄膜化されたポリサイド膜のエッチングを
良好に行うには、タングステンシリサイド膜と多結晶シ
リコン膜との選択比、つまりタングステンシリサイド膜
のエッチング速度／多結晶シリコン膜のエッチング速度
を低下させればよいのであるから、上記図５、図６の結
果より、処理ガスの低圧化およびＣｌ2 流量の低減を行
うことにより本願発明の目的の達成が可能となることが
分かる。
良好に行うには、タングステンシリサイド膜と多結晶シ
リコン膜との選択比、つまりタングステンシリサイド膜
のエッチング速度／多結晶シリコン膜のエッチング速度
を低下させればよいのであるから、上記図５、図６の結
果より、処理ガスの低圧化およびＣｌ2 流量の低減を行
うことにより本願発明の目的の達成が可能となることが
分かる。
【００１９】以上の所見に基づき、ガス流量比の最適化
条件を見いだすべく、ガスの低圧化およびＣｌ2 流量の
低減を行うとともにエッチング条件を変化させる実験を
重ねた。図７は、ガス流量比を、Ｃｌ2 ：Ｏ2 ：Ｈｅ＝
１０：３：７とし、混合ガスの圧力を０．０２Ｔｏｒｒ
と低圧化したときの、各被エッチング材のエッチング速
度およびエッチング速度均一性のＲＦパワー密度依存性
を示している。また、図８、図９は、それぞれ各被エッ
チング材のエッチング速度およびエッチング速度均一性
のＯ2 流量依存性、Ｈｅ流量依存性を示している。これ
らの結果より、ＲＦパワー密度が１．１Ｗ／cm2 の時、
ガス流量比を、Ｃｌ2 ：Ｏ2 ：Ｈｅ＝１０：２〜４：６
〜８と設定したときに、タングステンシリサイド膜と多
結晶シリコン膜のエッチング速度はそれぞれ約２０００
Å／min と等しくなり、また、約±６．５％のタングス
テンシリサイド膜のエッチング均一性が得られる。
条件を見いだすべく、ガスの低圧化およびＣｌ2 流量の
低減を行うとともにエッチング条件を変化させる実験を
重ねた。図７は、ガス流量比を、Ｃｌ2 ：Ｏ2 ：Ｈｅ＝
１０：３：７とし、混合ガスの圧力を０．０２Ｔｏｒｒ
と低圧化したときの、各被エッチング材のエッチング速
度およびエッチング速度均一性のＲＦパワー密度依存性
を示している。また、図８、図９は、それぞれ各被エッ
チング材のエッチング速度およびエッチング速度均一性
のＯ2 流量依存性、Ｈｅ流量依存性を示している。これ
らの結果より、ＲＦパワー密度が１．１Ｗ／cm2 の時、
ガス流量比を、Ｃｌ2 ：Ｏ2 ：Ｈｅ＝１０：２〜４：６
〜８と設定したときに、タングステンシリサイド膜と多
結晶シリコン膜のエッチング速度はそれぞれ約２０００
Å／min と等しくなり、また、約±６．５％のタングス
テンシリサイド膜のエッチング均一性が得られる。
【００２０】したがって、このようにエッチング条件を
設定することにより、例えば、タングステンシリサイド
膜が１０００Å、多結晶シリコン膜が５００Åのポリサ
イド膜のエッチングする場合において、タングステンシ
リサイド膜のエッチングのばらつきをシリコン基板面内
において約±６５Å、つまり１３０Å程度とすることが
でき、タングステンシリサイド膜のエッチングが終了し
た時点での多結晶シリコン膜の残膜を３７０〜５００Å
程度とすることができるので、この残膜によりポリサイ
ド膜の薄膜化および面内段差に対しても十分対応が可能
である。
設定することにより、例えば、タングステンシリサイド
膜が１０００Å、多結晶シリコン膜が５００Åのポリサ
イド膜のエッチングする場合において、タングステンシ
リサイド膜のエッチングのばらつきをシリコン基板面内
において約±６５Å、つまり１３０Å程度とすることが
でき、タングステンシリサイド膜のエッチングが終了し
た時点での多結晶シリコン膜の残膜を３７０〜５００Å
程度とすることができるので、この残膜によりポリサイ
ド膜の薄膜化および面内段差に対しても十分対応が可能
である。
【００２１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例のポリ
サイド膜のドライエッチング方法を示した半導体基板の
模式断面図である。初めに、図１（ａ）に示すように、
シリコン基板１０１上にシリコン酸化膜１０２を形成
し、続いて膜厚５００Åの多結晶シリコン膜１０３と、
膜厚１０００Åのタングステンシリサイド膜１０４とを
成膜し、その上にフォトレジスト膜１０５のパターンを
形成した。続いて、このシリコン基板を、図２に示す、
上部にガス供給機構、下部にガス排気口を有するチャン
バー２０１の内部に相対抗する２つの電極、上部電極２
０２、下部電極２０３を備え、下部電極２０２にマッチ
ングボックス２０４を介してＲＦ電源２０５が接続され
たカソードカップル型ＲＩＥ装置の下部電極２０３上に
載置し、エッチングを行う。
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例のポリ
サイド膜のドライエッチング方法を示した半導体基板の
模式断面図である。初めに、図１（ａ）に示すように、
シリコン基板１０１上にシリコン酸化膜１０２を形成
し、続いて膜厚５００Åの多結晶シリコン膜１０３と、
膜厚１０００Åのタングステンシリサイド膜１０４とを
成膜し、その上にフォトレジスト膜１０５のパターンを
形成した。続いて、このシリコン基板を、図２に示す、
上部にガス供給機構、下部にガス排気口を有するチャン
バー２０１の内部に相対抗する２つの電極、上部電極２
０２、下部電極２０３を備え、下部電極２０２にマッチ
ングボックス２０４を介してＲＦ電源２０５が接続され
たカソードカップル型ＲＩＥ装置の下部電極２０３上に
載置し、エッチングを行う。
【００２２】まず、タングステンシリサイド膜１０４
を、Ｃｌ2 ：２０sccm、Ｏ2 ：６sccm、Ｈｅ：１４scc
m、圧力：０．０２Torr、ＲＦパワー密度：１．１Ｗ／c
m2 の条件でエッチングする［図１（ｂ）］。次いで、
多結晶シリコン膜１０３を、Ｃｌ2 ：４５sccm、ＨＢ
ｒ：４５sccm、Ｏ2 ：１．２sccm、Ｈｅ：２．８sccm、
圧力：０．１Torr、ＲＦパワー密度：０．８２Ｗ／cm2
の条件でエッチングする［図１（ｃ）］。
を、Ｃｌ2 ：２０sccm、Ｏ2 ：６sccm、Ｈｅ：１４scc
m、圧力：０．０２Torr、ＲＦパワー密度：１．１Ｗ／c
m2 の条件でエッチングする［図１（ｂ）］。次いで、
多結晶シリコン膜１０３を、Ｃｌ2 ：４５sccm、ＨＢ
ｒ：４５sccm、Ｏ2 ：１．２sccm、Ｈｅ：２．８sccm、
圧力：０．１Torr、ＲＦパワー密度：０．８２Ｗ／cm2
の条件でエッチングする［図１（ｃ）］。
【００２３】上記条件のタングステンシリサイド膜のエ
ッチングでは、面内エッチング均一性が±６．５％と高
く、そのエッチング速度が多結晶シリコン膜のそれとほ
ぼ等しくかつ後述するように終点検知が容易であるの
で、図１（ｂ）に示すように、多結晶シリコン膜１０３
がそれ程エッチングされない状態においてタングステン
シリサイド膜１０４のエッチングを終了させることがで
きる。また、上記条件の多結晶シリコン膜のエッチング
では、下地シリコン酸化膜に対する選択比を約４０とす
ることができるので、結局、図１（ｃ）に示すように、
多結晶シリコン膜１０３にサイドエッチングがなく、か
つシリコン酸化膜１０２の残存性のよいポリサイド膜の
エッチングが可能である。
ッチングでは、面内エッチング均一性が±６．５％と高
く、そのエッチング速度が多結晶シリコン膜のそれとほ
ぼ等しくかつ後述するように終点検知が容易であるの
で、図１（ｂ）に示すように、多結晶シリコン膜１０３
がそれ程エッチングされない状態においてタングステン
シリサイド膜１０４のエッチングを終了させることがで
きる。また、上記条件の多結晶シリコン膜のエッチング
では、下地シリコン酸化膜に対する選択比を約４０とす
ることができるので、結局、図１（ｃ）に示すように、
多結晶シリコン膜１０３にサイドエッチングがなく、か
つシリコン酸化膜１０２の残存性のよいポリサイド膜の
エッチングが可能である。
【００２４】エッチングの終点検出は、タングステンシ
リサイド膜と多結晶シリコン膜の界面に関しては発光波
長４４０ｎｍを、多結晶シリコン膜とシリコン酸化膜の
界面に関しては発光波長３０７．３ｎｍをモニタリング
することにより行う。本実施例においては、発光波長４
４０ｎｍの発光強度が増加して平坦になった時点を終点
としてタングステンシリサイド膜のエッチングを終了さ
せた。そしてその時点で、走査電子顕微鏡を用いて観察
を行ったところ、タングステンシリサイド膜は完全に除
去され、かつ多結晶シリコン膜のエッチング量は１００
Å以下であった。
リサイド膜と多結晶シリコン膜の界面に関しては発光波
長４４０ｎｍを、多結晶シリコン膜とシリコン酸化膜の
界面に関しては発光波長３０７．３ｎｍをモニタリング
することにより行う。本実施例においては、発光波長４
４０ｎｍの発光強度が増加して平坦になった時点を終点
としてタングステンシリサイド膜のエッチングを終了さ
せた。そしてその時点で、走査電子顕微鏡を用いて観察
を行ったところ、タングステンシリサイド膜は完全に除
去され、かつ多結晶シリコン膜のエッチング量は１００
Å以下であった。
【００２５】［第２の実施例］図３は、本発明の第２実
施例のタングステンシリサイド膜のドライエッチング方
法を示した半導体基板の模式断面図である。初めに、図
３（ａ）に示すように、シリコン基板３０１上にシリコ
ン酸化膜３０２を形成し、続いて膜厚５００Åの多結晶
シリコン膜３０３、膜厚１０００Åのタングステンシリ
サイド膜３０４およびシリコン酸化膜３０６を順次成膜
し、その上にフォトレジスト膜３０５のパターンを形成
した。続いて、このシリコン基板を、図２に示したＲＩ
Ｅ装置の下部電極上に載置してエッチングを行う。
施例のタングステンシリサイド膜のドライエッチング方
法を示した半導体基板の模式断面図である。初めに、図
３（ａ）に示すように、シリコン基板３０１上にシリコ
ン酸化膜３０２を形成し、続いて膜厚５００Åの多結晶
シリコン膜３０３、膜厚１０００Åのタングステンシリ
サイド膜３０４およびシリコン酸化膜３０６を順次成膜
し、その上にフォトレジスト膜３０５のパターンを形成
した。続いて、このシリコン基板を、図２に示したＲＩ
Ｅ装置の下部電極上に載置してエッチングを行う。
【００２６】まず、シリコン酸化膜３０６を、ＣＦ4 ：
１００sccm、圧力：０．１Torr、ＲＦパワー密度：２．
７５Ｗ／cm2 の条件でエッチングし、次に、タングステ
ンシリサイド膜３０４を、Ｃｌ2 ：２０sccm、Ｏ2 ：６
sccm、Ｈｅ：１４sccm、圧力：０．０２Torr、ＲＦパワ
ー密度：１．１Ｗ／cm2 の条件でエッチングする［図３
（ｂ）］。次いで、例えばＯ2 プラズマ等によりフォト
レジスト膜３０５を除去する。次に、多結晶シリコン膜
３０３を、Ｃｌ2 ：４５sccm、ＨＢｒ：４５sccm、Ｏ
2 ：１．２sccm、Ｈｅ：２．８sccm、圧力：０．１Tor
r、ＲＦパワー密度：０．８２Ｗ／cm2 の条件でエッチ
ングする。この結果、図３（ｃ）に示すように、多結晶
シリコン膜３０３のサイドエッチングのない、シリコン
酸化膜３０２のエッチング量の少ない良好なポリサイド
エッチングができた。
１００sccm、圧力：０．１Torr、ＲＦパワー密度：２．
７５Ｗ／cm2 の条件でエッチングし、次に、タングステ
ンシリサイド膜３０４を、Ｃｌ2 ：２０sccm、Ｏ2 ：６
sccm、Ｈｅ：１４sccm、圧力：０．０２Torr、ＲＦパワ
ー密度：１．１Ｗ／cm2 の条件でエッチングする［図３
（ｂ）］。次いで、例えばＯ2 プラズマ等によりフォト
レジスト膜３０５を除去する。次に、多結晶シリコン膜
３０３を、Ｃｌ2 ：４５sccm、ＨＢｒ：４５sccm、Ｏ
2 ：１．２sccm、Ｈｅ：２．８sccm、圧力：０．１Tor
r、ＲＦパワー密度：０．８２Ｗ／cm2 の条件でエッチ
ングする。この結果、図３（ｃ）に示すように、多結晶
シリコン膜３０３のサイドエッチングのない、シリコン
酸化膜３０２のエッチング量の少ない良好なポリサイド
エッチングができた。
【００２７】本実施例では、多結晶シリコン膜のエッチ
ング前にフォトレジスト膜３０５を除去しており、ポリ
サイド膜の下地膜であるシリコン酸化膜３０２のエッチ
ングを、フォトレジストが存在しているときに比べて抑
制することが可能なので、選択性の優れたエッチングが
可能である。
ング前にフォトレジスト膜３０５を除去しており、ポリ
サイド膜の下地膜であるシリコン酸化膜３０２のエッチ
ングを、フォトレジストが存在しているときに比べて抑
制することが可能なので、選択性の優れたエッチングが
可能である。
【００２８】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、本願発明の要旨を変更しない範囲内において各種の
変更が可能である。例えば、実施例では、タングステン
シリサイド膜について説明したが、タングステンシリサ
イド膜に代え、例えばモリブデンシリサイド膜、チタン
シリサイド膜等の他の高融点金属シリサイド膜を用いて
も同様の結果を得ることができる。
本発明はこれら実施例に限定されるされるものではな
く、本願発明の要旨を変更しない範囲内において各種の
変更が可能である。例えば、実施例では、タングステン
シリサイド膜について説明したが、タングステンシリサ
イド膜に代え、例えばモリブデンシリサイド膜、チタン
シリサイド膜等の他の高融点金属シリサイド膜を用いて
も同様の結果を得ることができる。
【００２９】
【発明の効果】以上説明したように、本発明は、ポリサ
イド膜のドライエッチングに際して、金属シリサイド膜
をＣｌ2 ／Ｏ2 ／Ｈｅの混合ガスを用いてエッチングす
るものであるので、金属シリサイド膜を、面内均一性高
くかつ下層の多結晶シリコンとの選択性を１程度にして
エッチングすることができる。したがって、本発明によ
れば、ポリサイド膜が薄膜化された場合であっても、下
層の多結晶シリコン膜のエッチング量を少なくして金属
シリサイド膜のエッチングを終了することができ、多結
晶シリコン膜のサイドエッチングを少なくして高い精度
のポリサイド膜のパターニングが可能となる。また、本
発明によれば、金属シリサイド膜エッチング時にシリコ
ン酸化膜が露出されることがないので、下地シリコン酸
化膜の喪失乃至目減りを防止することができ信頼性の高
い、半導体装置を製造することが可能となる。
イド膜のドライエッチングに際して、金属シリサイド膜
をＣｌ2 ／Ｏ2 ／Ｈｅの混合ガスを用いてエッチングす
るものであるので、金属シリサイド膜を、面内均一性高
くかつ下層の多結晶シリコンとの選択性を１程度にして
エッチングすることができる。したがって、本発明によ
れば、ポリサイド膜が薄膜化された場合であっても、下
層の多結晶シリコン膜のエッチング量を少なくして金属
シリサイド膜のエッチングを終了することができ、多結
晶シリコン膜のサイドエッチングを少なくして高い精度
のポリサイド膜のパターニングが可能となる。また、本
発明によれば、金属シリサイド膜エッチング時にシリコ
ン酸化膜が露出されることがないので、下地シリコン酸
化膜の喪失乃至目減りを防止することができ信頼性の高
い、半導体装置を製造することが可能となる。
【図１】本発明の第１の実施例のポリサイド膜のエッチ
ング方法を示す工程断面図。
ング方法を示す工程断面図。
【図２】本発明の実施例において用いられるドライエッ
チング装置の断面図。
チング装置の断面図。
【図３】本発明の第２の実施例のポリサイド膜のエッチ
ング方法を示す工程断面図。
ング方法を示す工程断面図。
【図４】本発明の作用を説明するためのエッチング特性
図。
図。
【図５】本発明の作用を説明するためのエッチング特性
図。
図。
【図６】本発明の作用を説明するためのエッチング特性
図。
図。
【図７】本発明の作用を説明するためのエッチング特性
図。
図。
【図８】本発明の作用を説明するためのエッチング特性
図。
図。
【図９】本発明の作用を説明するためのエッチング特性
図。
図。
【図１０】第１の従来例を説明するための工程断面図。
【図１１】第２の従来例を説明するための工程断面図。
１０１、３０１、４０１、５０１ シリコン基板 １０２、３０２、３０６、４０２、５０２ シリコン酸
化膜 １０３、３０３、４０３、５０３ 多結晶シリコン膜 １０４、３０４、４０４、５０４ タングステンシリサ
イド膜 １０５、３０５、４０５、５０５ フォトレジスト膜 ２０１ チャンバー ２０２ 上部電極 ２０３ 下部電極 ２０４ マッチングボックス ２０５ ＲＦ電源
化膜 １０３、３０３、４０３、５０３ 多結晶シリコン膜 １０４、３０４、４０４、５０４ タングステンシリサ
イド膜 １０５、３０５、４０５、５０５ フォトレジスト膜 ２０１ チャンバー ２０２ 上部電極 ２０３ 下部電極 ２０４ マッチングボックス ２０５ ＲＦ電源
Claims (9)
- 【請求項１】 半導体基板上に、多結晶シリコン膜と金
属シリサイド膜からなるポリサイド膜を形成する工程
と、該ポリサイド膜上に選択的にマスク材を形成する工
程と、Ｃｌ2 、Ｏ2 、Ｈｅを含む混合ガスにより前記金
属シリサイド膜を前記多結晶シリコン膜が残るように選
択的にエッチングする工程と、前記金属シリサイド膜の
エッチング時のエッチング条件とは異なる条件にて前記
多結晶シリコン膜を選択的にエッチングする工程と、を
備える半導体装置の製造方法。 - 【請求項２】 前記金属シリサイド膜のエッチングに用
いられる前記混合ガスのガス流量比が、Ｃｌ2 ：Ｏ2 ：
Ｈｅ＝１０：２〜４：６〜８であることを特徴とする請
求項１記載の半導体装置の製造方法。 - 【請求項３】 前記金属シリサイド膜をエッチングする
際の前記混合ガスの圧力が０．０２Ｔｏｒｒ以下である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項４】 前記金属シリサイド膜をエッチングする
際のＲＦパワー密度が１．１Ｗ／cm2 以上であることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項５】 前記金属シリサイド膜のエッチングの終
了後、ＨＢｒ、Ｏ2を含むガスにより前記多結晶シリコ
ン膜をエッチングすることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項６】 前記金属シリサイド膜のエッチングの終
了後、Ｃｌ2 、ＨＢｒ、Ｏ2 、Ｈｅを含むガスにより前
記多結晶シリコン膜をエッチングすることを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項７】 前記マスク材がフォトレジスト膜である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項８】 前記マスク材がフォトレジスト膜とシリ
コン酸化膜との複合膜であることを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項９】 前記金属シリサイド膜のエッチング後に
前記フォトレジスト膜を除去し、その後に多結晶シリコ
ン膜をエッチングすることを特徴とする請求項８記載の
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5353707A JP2907314B2 (ja) | 1993-12-30 | 1993-12-30 | 半導体装置の製造方法 |
| GB9426147A GB2285336A (en) | 1993-12-30 | 1994-12-23 | Polysilicon/silicide etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5353707A JP2907314B2 (ja) | 1993-12-30 | 1993-12-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201830A JPH07201830A (ja) | 1995-08-04 |
| JP2907314B2 true JP2907314B2 (ja) | 1999-06-21 |
Family
ID=18432679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5353707A Expired - Lifetime JP2907314B2 (ja) | 1993-12-30 | 1993-12-30 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2907314B2 (ja) |
| GB (1) | GB2285336A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008139A (en) * | 1996-06-17 | 1999-12-28 | Applied Materials Inc. | Method of etching polycide structures |
| US5880033A (en) * | 1996-06-17 | 1999-03-09 | Applied Materials, Inc. | Method for etching metal silicide with high selectivity to polysilicon |
| KR100274597B1 (ko) * | 1997-05-19 | 2001-02-01 | 윤종용 | 반도체장치제조용다결정규소막및텅스텐실리사이드막의식각가스조성물과이를이용한플라즈마식각방법 |
| JP3003657B2 (ja) * | 1997-12-24 | 2000-01-31 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6242362B1 (en) * | 1999-08-04 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Etch process for fabricating a vertical hard mask/conductive pattern profile to improve T-shaped profile for a silicon oxynitride hard mask |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5160408A (en) * | 1990-04-27 | 1992-11-03 | Micron Technology, Inc. | Method of isotropically dry etching a polysilicon containing runner with pulsed power |
| JP3033128B2 (ja) * | 1990-05-25 | 2000-04-17 | ソニー株式会社 | ドライエッチング方法 |
| US5167762A (en) * | 1991-01-02 | 1992-12-01 | Micron Technology, Inc. | Anisotropic etch method |
-
1993
- 1993-12-30 JP JP5353707A patent/JP2907314B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-23 GB GB9426147A patent/GB2285336A/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| GB2285336A (en) | 1995-07-05 |
| JPH07201830A (ja) | 1995-08-04 |
| GB9426147D0 (en) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880035A (en) | Dry etching method | |
| US6551913B1 (en) | Method for fabricating a gate electrode of a semiconductor device | |
| US5856239A (en) | Tungsten silicide/ tungsten polycide anisotropic dry etch process | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| JP3088178B2 (ja) | ポリシリコン膜のエッチング方法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JP3116276B2 (ja) | 感光膜のエッチング方法 | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| JP3348542B2 (ja) | シリコン系材料層のパターニング方法 | |
| JP3696655B2 (ja) | 配線形成方法 | |
| KR20010045401A (ko) | 반도체 소자의 게이트 형성방법 | |
| JPH11260798A (ja) | 異方性エッチング方法 | |
| JP3371180B2 (ja) | 配線形成方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2002141328A (ja) | 半導体装置およびその製造方法 | |
| US6869885B1 (en) | Method for a tungsten silicide etch | |
| JPH0198229A (ja) | 半導体装置の製造方法 | |
| JPH07226396A (ja) | パターン形成方法 | |
| JPH08274078A (ja) | エッチング方法 | |
| JP2725695B2 (ja) | 半導体装置の製造方法 | |
| JP3187020B2 (ja) | 半導体装置の製造方法 | |
| JP3028306B2 (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
| JP2004235297A (ja) | 半導体装置の製造方法 | |
| JP2001230258A (ja) | 半導体装置の製造方法 |