JP2908449B2 - 電流特性整形回路 - Google Patents

電流特性整形回路

Info

Publication number
JP2908449B2
JP2908449B2 JP14687585A JP14687585A JP2908449B2 JP 2908449 B2 JP2908449 B2 JP 2908449B2 JP 14687585 A JP14687585 A JP 14687585A JP 14687585 A JP14687585 A JP 14687585A JP 2908449 B2 JP2908449 B2 JP 2908449B2
Authority
JP
Japan
Prior art keywords
current
transistor
circuit
collector
voltage source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14687585A
Other languages
English (en)
Other versions
JPS6135058A (ja
Inventor
ツリード グロツチ ジエームス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Inc
Original Assignee
AT&T Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Inc filed Critical AT&T Inc
Publication of JPS6135058A publication Critical patent/JPS6135058A/ja
Application granted granted Critical
Publication of JP2908449B2 publication Critical patent/JP2908449B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M19/00—Current supply arrangements for telephone systems
    • H04M19/001—Current supply source at the exchanger providing current to substations
    • H04M19/005—Feeding arrangements without the use of line transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Devices For Supply Of Signal Current (AREA)
  • Interface Circuits In Exchanges (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明は電流特性整形回路、即ち電流特性プロファイ
ル(profile)回路に関連し、より詳細には、所定の動
的範囲にある入力電流を同様の範囲の区分的線形特性の
出力電流に変換する回路に関連する。 発明の背景 電話通信システムにおける長年の問題は、ループ動作
電流を加入者電話回線回路に提供しつつも中央局のバッ
テリを浪費せずにループの適切な動作を保証することで
あった。デジタル電話加入者ループ・システムにおいて
は、中央局から離れている信号処理端末で浪費する電力
を最低限に押さえることが問題となる。遠隔端末にある
電子的な饋電回路は、加入者電話機がオフ・フック状態
にあるとき、正常な動作を保つために十分な電流を供給
する能力を有しなければならない。必要な量は加入者回
線回路の長さに依存する。通常、饋電回路には、特定の
長さの回線に適応させるために、回線に対する電流をい
つ、いかに、変更するかを決定する電流プロファイル帰
還回路が含まれる。遠隔端末にある電力消費をループの
長さと無関係に一定に保つ技法においては、電流プロフ
ァイルが区分的線形関数に変形される。当技術において
周知の区分的線形関数を生成する回路は、通常比較的複
雑であり、集積回路形式の場合は大きなシリコン領域を
必要とし、また離散的要素の形式の場合は大きな労賃を
必要とする。 区分的線形電流特性を生成する技法の1つが、1982年
IEEE国際固体回路会議録(1982 IEEE International So
lid−State Circuit Conference)の第204頁乃至第205
頁のP.C.デイビス(P.C.Davis)らによる論文「ハイブ
リッド集積トランク及び加入者回線インタフェース(A
Hybrid Integrated Trunk and Subscriber Line Interf
ace)」に見出される。ここでは、多重帰還回路と協同
していくつかの異なる負荷回線オプションを提供する演
算増幅器が提供されている。 他の例が、J.V.ウエイト(J.V.Weit)らによる「演算
増幅器の論理及び応用(Introduction to Operational
Amplifier Therory and Applications)」(マグローヒ
ルブック(McGraw−Hill Books)、1975年)の第171頁
乃至第187頁において説明されている。ウエイト(Wei
t)らは、区分点(ブレーク・ポイント)間を線形的に
変化する関数を実現するいくつかの方法を説明する。説
明されるすべての実現方法は演算増幅器を中心に構成さ
れ、殆どは電圧応答回路である。 発明の概要 本発明においては、定電流と入力電流に比例する電流
とを組み合わせて対応する出力電流を生成することによ
り、区分的線形特性を有する出力電流を実現される。入
力のレベルが所定値の間を変化するのに応答して、他の
入力電流に応答する電流成分を出力電流結合へ切り替え
る、又は出力電流結合から切り替えることによって、出
力電流特性のスロープにおけるブレーク・ポイントを実
現する。詳細な回路及びその動作を図面を参照しつつさ
らに以下に説明する。 発明の詳細な記述 第1図には、電子的な饋電回路の直流帰還回路で見出
されるような、電流プロファイルの用途に適用される本
発明の電流整形回路の実施例が示されている。このよう
な用途においては、電話システムの加入者回線回路のチ
ップ・リードとリング・リード(図示なし)間の電圧差
の関数である入力電流を入力端子10で受信する。第2図
に示す電流プロファイル線図に従って、この入力電流の
変動が図示される回路によって変換され変換出力電流を
生成する。この変換出力電流は、電子的な饋電回路のチ
ップ増幅器とリング増幅器(図示せず)の動作点を制御
するために周知の方法で用いられる。この回路に対する
動作電力は、それぞれ正の電圧源12及び負の電圧源13か
ら供給する。これらはここでは円で囲まれた極性符号に
よって表されるが、これは示された極性の端子がその符
号の所に接続され、その反対の極性の端子が大地に接続
されていることを示す。 第1図における第1の端子10での入力信号は、当技術
において周知の方法で構成された電流ミラー増幅器(CM
A)形式の電流中継回路に加えられ、トランジスタの電
流利得βに比較的独立した比例増幅の方法で電流を中継
する。従って、入力電流はnpnマスタ・トランジスタQ4
のコレクタ端子に加えられる。コレクタ端子が大地に接
続された他のnpnトランジスタQ3のベース−エミッタ接
合は、トランジスタQ4のコレクタ−ベース接合にまたが
って接続し、低いβで導入されるエラーに対してCMAが
敏感とならないようにする。抵抗体17はトランジスタQ4
のエミッタ端子を電圧源13に接続する。トランジスタQ3
及びQ4は、端子10に入力信号が存在しないときは非導電
状態となる。トランジスタQ4内の電流は所定のCMA比例
増幅関数に従って比例増幅され、従属npnトランジスタQ
5経路に反映(ミラー)される。抵抗体18はトランジス
タQ5のエミッタを電圧源13に接続する。このトランジス
タのコレクタ端子は、電流源と考えられるpnpトランジ
スタQ1と抵抗体19とを介して正の電圧源12に接続され
る。 電圧源12と大地の間に接続された基準バイアス電圧源
14は、導通のためのトランジスタQ1をプロファイル回路
の用途に適当な所定のレベルにバイアスする。一例とし
て、このレベルは、第2図に示されるように入力信号が
ない場合は180マイクロアンペアである。この状態にお
いて、トランジスタQ4とQ5は非導電状態にあり、トラン
ジスタQ1からのすべての出力はリード21及びダイオード
D2を通じて出力端子11に流れる。端子10における入力信
号が増加すると、CMAのトランジスタQ4とQ5は対応して
導電性を増し、これにより、リード21からより多くの量
の電流をトランジスタQ5に分流する。電流源トランジス
タQ1とQ5は、こうして一体の回路となって供給及び分流
の動作を行う。 トランジスタQ4、Q5のベース−エミッタ接合領域と、
抵抗体17、18の抵抗値は、好ましくは電流プロファイル
の部分22に対して所望のスロープを実現するように釣合
させる。ここでは、この部分は、ループが閉路して局バ
ッテリ電流を導電するときには、加入者オフ・フック部
分となる。従って、この部分22に対応するプロファイル
出力電流は、第1図の回路が接続される加入者ループの
範囲を収容するのに必要なチップ増幅器とリング増幅器
に対する制御のレベルを表す。 入力電流が低い値の場合には、トランジスタ接合領域
が電流比例増幅を決定する主要な要因となり、この導通
レベル以上では、回路抵抗が主要な要因となることがわ
かる。この例のプロファイル部分22に対しては約0.25の
傾斜が要求されるため、トランジスタQ4の接合領域はト
ランジスタQ5の約4倍とされ、抵抗体17の抵抗は抵抗体
18の抵抗の約0.25倍とされる。別の方法では、設計者が
十分な抵抗値であると考える抵抗体17と18に対する絶対
値を選択し、個々の抵抗体によって高信号レベルにおい
て大きな減衰を達成し、抵抗体間の比によってトランジ
スタQ5に流れる電流を制御することもできる。ただし、
高電流レベルにおいて発生する抵抗体18の両端の電圧が
トランジスタQ1とQ5が飽和するほどに、抵抗体18を大き
くしてはならない。 第2図の特性のブレーク・ポイント23、即ち「膝」の
位置は、第1図の回路が使用される用途に依存する。例
えば、電話加入者ループに対する電子的な饋電回路にお
いては、オフ−フックが検出されたときに加入者局に供
給される最小のループ電流が決定し、電流プロファイル
帰還経路への対応する入力電流は、線22上にブレーク・
ポイント23を決定する入力電流の横座標点となる。第2
図においては、この点は一例として212マイクロアンペ
アであり、これは、線22上に沿った場合と比較して、入
力電流に応答してプロファイル回路の出力電流が急激に
変化する点である。 オン−フック動作、即ちプロファイル回路でより大き
な入力電流を制御するブレーク・ポイント23の右側の新
しい特性部分26の傾きは、トランジスタQ1とQ5の枝路と
同様の構成である第1図の回路の第2の枝路によって決
定される。従って、電流源と考えられるpnpトランジス
タQ2のベース端子は、トランジスタQ1に使用される基準
バイアス電圧源14の同じ出力によってバイアスされ、そ
してエミッタ端子は抵抗体27によって電圧源12に接続さ
れる。抵抗体27は、特性部分26の所望の傾きと電圧源14
からの有効なバイアスとの関連で選択される抵抗値を有
し、図示される特性の線22に沿ってブレーク・ポイント
23の位置を確立するトランジスタQ2に対する導電を固定
する。この一例としての実施例においては、この電流は
トランジスタQ1内の電流の約3.5倍である。別の方法で
は、減衰を与えるのに少なくとも十分な抵抗を抵抗体19
と27に与え、この抵抗体がトランジスタQ1とQ2から流れ
出る電流の制御を行うこともできる。 npnトランジスタQ6はCMAの第2の従属枝路内にあり、
このベース端子はトランジスタQ4のベース端子に接続さ
れている。従って、トランジスタQ6は入力信号によって
制御された電流源として動作する。トランジスタQ6のコ
レクタ−エミッタ経路が、トランジスタQ2のコレクタと
電圧源13との間を抵抗体28と直列で接続されている。ト
ランジスタQ6内の電流がトランジスタQ2電流を分流する
のに不十分な場合、ダイオードD3をトランジスタQ2のコ
レクタに接続して、トランジスタQ2の電流を大地に分流
させる。これはQ2を飽和から防止する。トランジスタQ6
のベース−エミッタ接合領域はトランジスタQ4の接合領
域と同一である。抵抗体28は、抵抗体17の抵抗の約3分
の1の抵抗を持ち、トランジスタQ6はトランジスタQ4内
に流れる入力電流の約3倍に等しい電流を流す。トラン
ジスタQ2とQ6は、こうして一体の回路となって供給及び
分流の動作を行う。 トランジスタQ2とQ6の直列接続は、回路内にこれらに
対応するコレクタ間に端子29を持つ。この端子は、トラ
ンジスタQ6によって引かれる電流がトランジスタQ2によ
って供給される電流を越える正確な点において、ダイオ
ードD1を介してリード21から電流を分流するように接続
される。ダイオードD1が導電状態にあると、リード21か
ら分流される電流は出力端子11に到達せず、このため出
力電流は、トランジスタQ5とQ6の動作の組み合わされた
効果に正確に対応して落ち、これによって第2図の特性
部分26が生成される。 リード21内のダイオードD1は出力電流が負になるのを
妨げ、第2図の特性の水平部分30が結果として出力電流
が零となる最小値より大きい入力電流となることに留意
されたい。ダイオードD2がここに示されるのと反対の極
性で接続された場合、負の出力電流のみが生成されるこ
ととなる。後者の場合、トランジスタQ5がトランジスタ
Q1の全出力を引くことができないときは、ダイオードD3
のような電流分流ダイオードをトランジスタQ1のコレク
タに付け加えて、電流を低い入力電流レベルで分流し、
トランジスタQ1が飽和するのを防止することが必要であ
る。 (図示される負の傾斜に対して)正の傾斜の部分を持
つ電流整形特性が、固定及び可変の電流源のトランジス
タQ2とQ6のブレークポイント段の位置を電圧源レイルと
の関係で互いに交換し、そしてブレークポイントを実現
するダイオードの極性を反転することによって実現でき
る。例えば、トランジスタQ2を電流ミラーと交換しトラ
ンジスタQ6のコレクタ電流を反転し、これを電圧源14と
同様であるが大地と電圧源13の間でバイアスされている
第2の基準バイアス電圧源からバイアスされる新たな定
電流源npnトランジスタに供給することもできる。 同様に、1つあるいは複数の前述した形式のブレーク
ポイント段を、リード21に結合したブレークポイントダ
イオードに対応する数だけ使用することによって、複数
のブレーク・ポイントを持つ電流特性整形回路を実現す
ることができる。 本発明は、本発明の特定の実施例との関連において説
明されたが、当事者にとって明白なこれ以外の実施例、
用途、及び修正も本発明の精神及び範囲に包含されるも
のである。
【図面の簡単な説明】 第1図は、本発明による電流プロファイル回路の略図で
ある。 第2図は、第1図の回路に対する区分的線形電流プロフ
ァイルの線図である。 〈主要部分の符号の説明〉 基準バイアス電圧……14 トランジスタ……Q1、Q6

Claims (1)

  1. (57)【特許請求の範囲】 1.第1のトランジスタと第5のトランジスタ(Q1とQ
    5)とからなる第1の電流供給分流回路からなり、該第
    1のトランジスタのコレクタは該第5のトランジスタの
    コレクタへ結合されており、入力可変電流(Iin)が第
    3及び第4のトランジスタ(Q3,Q4)からなる電流ミラ
    ー増幅器を介して供給され、該第1の電流供給分流回路
    は、該入力可変電流に応動して、該第1のトランジスタ
    のコレクタと該第5のトランジスタのコレクタとの間の
    接続から、第1の所定の出力電流プロファイル(22)を
    有する出力電流(Iout)を供給し、そして、 第2のトランジスタと第6のトランジスタ(Q2とQ6)か
    らなる第2の電流供給分流回路からなり、該第2のトラ
    ンジスタのコレクタは該第6のトランジスタのコレクタ
    へ結合されており、該入力可変電流が電流ミラー増幅器
    を介して供給されており、該第2の電流供給分流回路
    は、該入力可変電流に応動して、該第2のトランジスタ
    のコレクタと該第6のトランジスタのコレクタとの間の
    接続から、第2の電流供給分流回路が第2の所定の出力
    電流プロファイル(26)を有する出力電流をいつ供給す
    るかを表す出力電流のブレイクポイント(23)を決定す
    ることを特徴とする電流特性整形回路。 2.特許請求の範囲第1項に記載の回路において更に、
    該第1のトランジスタのコレクタと第4のトランジスタ
    のコレクタへ結合され、正の出力電流を供給する出力手
    段(21、D2、11)からなることを特徴とする回路。 3.特許請求の範囲第1項に記載の回路において、該第
    1の電流供給分流回路は定電流源であり、さらに、該第
    5のトランジスタのコレクタに結合された抵抗と電圧源
    と基準バイアス電圧源(Q1、R19、電圧12、基準バイア
    ス電圧源14)からなることを特徴とする回路。 4.特許請求の範囲第1項に記載の回路において、該第
    2の電流供給分流回路は定電流源であり、さらに、該第
    6のトランジスタのコレクタに結合された抵抗と電圧源
    と基準バイアス電圧源(Q2、R27、電圧12、基準バイア
    ス電圧源14、D3)とからなることを特徴とする回路。
JP14687585A 1984-07-05 1985-07-05 電流特性整形回路 Expired - Lifetime JP2908449B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US628042 1984-07-05
US06/628,042 US4558272A (en) 1984-07-05 1984-07-05 Current characteristic shaper

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10002144A Division JPH1174999A (ja) 1984-07-05 1998-01-08 電流特性整形回路

Publications (2)

Publication Number Publication Date
JPS6135058A JPS6135058A (ja) 1986-02-19
JP2908449B2 true JP2908449B2 (ja) 1999-06-21

Family

ID=24517195

Family Applications (2)

Application Number Title Priority Date Filing Date
JP14687585A Expired - Lifetime JP2908449B2 (ja) 1984-07-05 1985-07-05 電流特性整形回路
JP10002144A Pending JPH1174999A (ja) 1984-07-05 1998-01-08 電流特性整形回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP10002144A Pending JPH1174999A (ja) 1984-07-05 1998-01-08 電流特性整形回路

Country Status (5)

Country Link
US (1) US4558272A (ja)
EP (1) EP0167346B1 (ja)
JP (2) JP2908449B2 (ja)
CA (1) CA1217827A (ja)
DE (1) DE3579963D1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214603B (it) * 1985-04-30 1990-01-18 Ates Componenti Elettron Circuito telefonico, integrabile monoliticamente, perl'alimentazione di una linea telefonica d'utente.
CA1291836C (en) * 1987-06-17 1991-11-05 Kenji Takato Battery feed circuit
US5187429A (en) * 1992-02-20 1993-02-16 Northern Telecom Limited Reference voltage generator for dynamic random access memory
US5249226A (en) * 1992-03-02 1993-09-28 Advanced Micro Devices, Inc. Apparatus for controlling a current supply device
GB9223338D0 (en) * 1992-11-06 1992-12-23 Sgs Thomson Microelectronics Low voltage reference current generating circuit
GB9304954D0 (en) * 1993-03-11 1993-04-28 Sgs Thomson Microelectronics Reference current generating circuit
US5798573A (en) * 1997-04-01 1998-08-25 Kb Electronics, Inc. Split power supply
JP3144478B2 (ja) * 1997-11-05 2001-03-12 日本電気株式会社 カレントミラー回路
US6157716A (en) * 1998-05-08 2000-12-05 Bell Atlantic Corporation Power feed circuit providing both on-hook and off-hook power for telephone subscriber loop
CN102396024A (zh) * 2009-02-16 2012-03-28 韩国电子通信研究院 使用自适应正弦波脉冲编码的用于音频信号的编码/解码方法及其设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863169A (en) * 1974-01-18 1975-01-28 Rca Corp Composite transistor circuit
JPS5946035B2 (ja) * 1978-05-08 1984-11-09 横河電機株式会社 折線関数信号発生装置
US4272656A (en) * 1979-04-05 1981-06-09 Precision Monolithics, Inc. Quasi-resistive battery feed for telephone circuits
US4323797A (en) * 1980-05-09 1982-04-06 Bell Telephone Laboratories, Incorporated Reciprocal current circuit
SE452385B (sv) * 1981-02-17 1987-11-23 Western Electric Co Batterimatningskrets
US4458201A (en) * 1982-04-05 1984-07-03 Burr-Brown Research Corp. Digitally controlled precision current source with an open loop compensation circuit

Also Published As

Publication number Publication date
JPS6135058A (ja) 1986-02-19
US4558272A (en) 1985-12-10
DE3579963D1 (de) 1990-11-08
EP0167346A2 (en) 1986-01-08
JPH1174999A (ja) 1999-03-16
EP0167346B1 (en) 1990-10-03
EP0167346A3 (en) 1987-05-20
CA1217827A (en) 1987-02-10

Similar Documents

Publication Publication Date Title
US4095164A (en) Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages
US4951003A (en) Differential transconductance circuit
US4636743A (en) Front end stage of an operational amplifier
US4636744A (en) Front end of an operational amplifier
EP0463857B1 (en) Emitter-grounded amplifier circuit with bias circuit
JPH1174999A (ja) 電流特性整形回路
US4605892A (en) Current-source arrangement
EP0522786A1 (en) Dynamic biasing for class A amplifier
US4216394A (en) Leakage current compensation circuit
JPS62272312A (ja) トランジスタのベ−ス電流調整装置
US4139824A (en) Gain control circuit
EP0559336A2 (en) Apparatus for controlling a current supply device
US3887880A (en) Bias circuitry for stacked transistor power amplifier stages
KR0169987B1 (ko) 증폭기 장치
US4403200A (en) Output stage for operational amplifier
US4260945A (en) Regulated current source circuits
US4360786A (en) Variable-gain differential amplifier
EP0397265B1 (en) Bipolar transistor arrangement with distortion compensation
US3942129A (en) Controlled gain amplifier
JPH0525201B2 (ja)
US4103220A (en) Low dissipation voltage regulator
CA1208313A (en) Differential amplifier
US4553107A (en) Current mirror circuit having stabilized output current
US4409558A (en) Gain compensated transistor amplifier
US3392344A (en) Linear transistor circuit for negative impedance network