JP2911265B2 - 表面実装型半導体装置 - Google Patents
表面実装型半導体装置Info
- Publication number
- JP2911265B2 JP2911265B2 JP3249695A JP24969591A JP2911265B2 JP 2911265 B2 JP2911265 B2 JP 2911265B2 JP 3249695 A JP3249695 A JP 3249695A JP 24969591 A JP24969591 A JP 24969591A JP 2911265 B2 JP2911265 B2 JP 2911265B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead
- resin
- thickness
- islands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は実装面積と放熱性との両
方を兼ね備えた表面実装型の半導体装置を提供するもの
である。
方を兼ね備えた表面実装型の半導体装置を提供するもの
である。
【０００２】
【従来の技術】軽薄短小化を実現する１つの手段とし
て、プリント基板の導電パターンにリードを対向接着す
る表面実装型の半導体パッケージが製造されている。こ
のような表面実装型のパッケージですら、近年は一層の
高密度化と大出力化が求められており、そのためにチッ
プを搭載するアイランドの裏面を露出したパッケージも
出現している（例えば、９０三洋半導体データブックの
表面実装用トランジスタ編のＰ４１６）。
て、プリント基板の導電パターンにリードを対向接着す
る表面実装型の半導体パッケージが製造されている。こ
のような表面実装型のパッケージですら、近年は一層の
高密度化と大出力化が求められており、そのためにチッ
プを搭載するアイランドの裏面を露出したパッケージも
出現している（例えば、９０三洋半導体データブックの
表面実装用トランジスタ編のＰ４１６）。
【０００３】図６に斯る装置の裏面図を示す。同図にお
いて、（１）は半導体チップ、（２）は搭載するアイラ
ンド、（３）はアイランド（１）に連結したアイランド
リード、（４）は外部接続用のリード、（５）はワイ
ヤ、（６）はアイランド（１）の裏面を露出するように
モールドした樹脂である。アイランド（１）の一部
（７）は樹脂より突出させており、放熱板としての体積
を増大することでチップ（２）の放熱性を改善してい
る。
いて、（１）は半導体チップ、（２）は搭載するアイラ
ンド、（３）はアイランド（１）に連結したアイランド
リード、（４）は外部接続用のリード、（５）はワイ
ヤ、（６）はアイランド（１）の裏面を露出するように
モールドした樹脂である。アイランド（１）の一部
（７）は樹脂より突出させており、放熱板としての体積
を増大することでチップ（２）の放熱性を改善してい
る。
【０００４】近年、電子部品の実装密度を向上するた
め、上記パッケージと同等の大きさのパッケージに、ト
ランジスタとダイオード、またはトランジスタとトラン
ジスタのように、２つのチップを１つのパッケージ内に
収納する意向があった。
め、上記パッケージと同等の大きさのパッケージに、ト
ランジスタとダイオード、またはトランジスタとトラン
ジスタのように、２つのチップを１つのパッケージ内に
収納する意向があった。
【０００５】
【発明が解決しようとする課題】しかしながら、リード
フレームは１枚の板状材料から打ち抜きまたはエッチン
グ加工により製造され、その加工に板厚と同程度の抜き
しろを要するので、リード（４）とアイランド（１）と
の間隔を狭めることができず、そのために外形寸法が限
られたパッケージに２個のアイランド（１）を設けると
その面積を増大できない欠点があった。
フレームは１枚の板状材料から打ち抜きまたはエッチン
グ加工により製造され、その加工に板厚と同程度の抜き
しろを要するので、リード（４）とアイランド（１）と
の間隔を狭めることができず、そのために外形寸法が限
られたパッケージに２個のアイランド（１）を設けると
その面積を増大できない欠点があった。
【０００６】これを解決する１つの手法として、リード
フレームの板厚自体を薄くして前記抜きしろの分を小さ
くする手法も考えられる。しかし、この手法ではアイラ
ンド（１）の板厚も薄くなり、前述したアイランド
（１）の裏面を露出する構成では樹脂（６）との密着力
が弱くなってしまう。さらに、アイランド（１）の一部
（７）を突出させているので、プリント基板上の占有面
積が大きく、実装密度向上の妨げになる欠点があった。
フレームの板厚自体を薄くして前記抜きしろの分を小さ
くする手法も考えられる。しかし、この手法ではアイラ
ンド（１）の板厚も薄くなり、前述したアイランド
（１）の裏面を露出する構成では樹脂（６）との密着力
が弱くなってしまう。さらに、アイランド（１）の一部
（７）を突出させているので、プリント基板上の占有面
積が大きく、実装密度向上の妨げになる欠点があった。
【０００７】
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、アイランド（１２）の板厚に比べ
てリード（１３）の板厚を薄くし、アイランド（１２）
が樹脂（１５）から突出しない構成とし、リード（１
３）を樹脂（１５）の一方向から導出して表面実装用に
リードフォーミングし、そしてアイランド（１２）の板
厚を厚くすることでアイランド（１２）の熱容量を増大
せしめたものである。
鑑み成されたもので、アイランド（１２）の板厚に比べ
てリード（１３）の板厚を薄くし、アイランド（１２）
が樹脂（１５）から突出しない構成とし、リード（１
３）を樹脂（１５）の一方向から導出して表面実装用に
リードフォーミングし、そしてアイランド（１２）の板
厚を厚くすることでアイランド（１２）の熱容量を増大
せしめたものである。
【０００８】
【作用】本発明によれば、リード（１３）の板厚を薄く
した分抜きしろを少くでき、その分をアイランド（１
２）面積の増大に用いることができる。また、アイラン
ド（１２）が樹脂（１５）から突出しない構成とし、リ
ード（１３）を樹脂（１５）の一方向からまとめて導出
したので、電気接続に要するプリント基板上の占有面積
を縮小できる。さらに、アイランド（１２）の板厚を厚
くすることによって、アイランド（１２）の熱容量を増
大できる。
した分抜きしろを少くでき、その分をアイランド（１
２）面積の増大に用いることができる。また、アイラン
ド（１２）が樹脂（１５）から突出しない構成とし、リ
ード（１３）を樹脂（１５）の一方向からまとめて導出
したので、電気接続に要するプリント基板上の占有面積
を縮小できる。さらに、アイランド（１２）の板厚を厚
くすることによって、アイランド（１２）の熱容量を増
大できる。
【０００９】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１は本発明による半導体装置を示
す平面図、図２は図１のＡＡ線断面図、図３は図１のＢ
Ｂ線断面図である。同図において、（１１）はトランジ
スタやダイオードを形成したシリコンチップ、（１２）
はチップを搭載するための２個のアイランド、（１３）
はアイランド（１２）に先端を近接して延在する外部接
続用のリード、（１４）はアイランド（１２）に一端が
接続されリード（１３）と平行に延在するアイランドリ
ード、（１５）はアイランド（１２）の裏面を露出する
ように主要部をモールドする樹脂、（１６）はアイラン
ド（１２）に一端が接続され、樹脂（１５）の端面で切
断されその切断面が露出するタイバー、（１７）はチッ
プ（１１）とリード（１３）とを接続するワイヤであ
る。
ら詳細に説明する。図１は本発明による半導体装置を示
す平面図、図２は図１のＡＡ線断面図、図３は図１のＢ
Ｂ線断面図である。同図において、（１１）はトランジ
スタやダイオードを形成したシリコンチップ、（１２）
はチップを搭載するための２個のアイランド、（１３）
はアイランド（１２）に先端を近接して延在する外部接
続用のリード、（１４）はアイランド（１２）に一端が
接続されリード（１３）と平行に延在するアイランドリ
ード、（１５）はアイランド（１２）の裏面を露出する
ように主要部をモールドする樹脂、（１６）はアイラン
ド（１２）に一端が接続され、樹脂（１５）の端面で切
断されその切断面が露出するタイバー、（１７）はチッ
プ（１１）とリード（１３）とを接続するワイヤであ
る。
【００１０】リード（１３）とアイランドリード（１
４）は、２個のアイランド（１２）の夫々に対応する本
数だけ設けられ、トランジスタ用であるので、１本のア
イランドリード（１４）と２本のリード（１３）とで１
つの組を形成する。本実施例は２個のアイランド（１
２）を有するので、アイランドリード（１４）が２本、
リード（１３）が合計４本となる。
４）は、２個のアイランド（１２）の夫々に対応する本
数だけ設けられ、トランジスタ用であるので、１本のア
イランドリード（１４）と２本のリード（１３）とで１
つの組を形成する。本実施例は２個のアイランド（１
２）を有するので、アイランドリード（１４）が２本、
リード（１３）が合計４本となる。
【００１１】これらのアイランドリード（１４）とリー
ド（１３）は、パッケージの１辺から互いに平行に導出
される。また、図３で明らかな如く、樹脂（１５）の厚
みの約半分の高さから外部に導出され、リード（１３）
の先端部（１８）がアイランド（１２）の裏面と水平に
なるよう、Ｚ字形にリードフォーミングされている。こ
のような形状とすることにより、アイランド（１２）の
裏面をプリント基板の裏面に密着するように実装した場
合の、半田ブリッジ等によるリード（１３）とアイラン
ド（１２）裏面との短絡事故を防ぐ。
ド（１３）は、パッケージの１辺から互いに平行に導出
される。また、図３で明らかな如く、樹脂（１５）の厚
みの約半分の高さから外部に導出され、リード（１３）
の先端部（１８）がアイランド（１２）の裏面と水平に
なるよう、Ｚ字形にリードフォーミングされている。こ
のような形状とすることにより、アイランド（１２）の
裏面をプリント基板の裏面に密着するように実装した場
合の、半田ブリッジ等によるリード（１３）とアイラン
ド（１２）裏面との短絡事故を防ぐ。
【００１２】アイランド（１２）が１．０ｍｍ程の厚い
板厚を有するのに対し、リード（１３）とアイランドリ
ード（１４）は０．２ｍｍ程の薄い板厚を有する。図１
に示すアイランド（１２）の上下２箇所には、リード
（１３）と同じ板厚で且つ幅が０．２ｍｍ程のひさし状
の段差部（１９）を有する。この段差部（１９）の一部
にアイランドリード（１４）とタイバー（１６）とが連
結されている。
板厚を有するのに対し、リード（１３）とアイランドリ
ード（１４）は０．２ｍｍ程の薄い板厚を有する。図１
に示すアイランド（１２）の上下２箇所には、リード
（１３）と同じ板厚で且つ幅が０．２ｍｍ程のひさし状
の段差部（１９）を有する。この段差部（１９）の一部
にアイランドリード（１４）とタイバー（１６）とが連
結されている。
【００１３】アイランド（１２）に近接するリード（１
３）先端部には拡張部（２０）が設けられ、リード（１
３）が樹脂（１５）から抜ける事故を防ぐ。その拡張部
（２０）は、板状材料のうちリード（１３）と同じ板厚
を有する部分を打ち抜き又はエッチング加工することに
より得られる。薄い部分の材料を加工するので、抜きし
ろを少くできる。具体的には、拡張部（２０）と段差部
（１９）との間隔を仕切り寸法で０．２〜０．２５ｍｍ
まで狭めることができる。従って、抜きしろが少い分、
アイランド（１２）の面積を増大することができ、樹脂
（１５）の外形寸法が５．９×５．１ｍｍ程のパッケー
ジに２．５×２．８ｍｍ程のアイランド（１２）を２個
収納できた。尚、アイランド（１２）とアイランド（１
２）との間隔は、１．０ｍｍの厚い材料を加工すること
から必然的に１．０ｍｍ程度までしか狭めることができ
ない。
３）先端部には拡張部（２０）が設けられ、リード（１
３）が樹脂（１５）から抜ける事故を防ぐ。その拡張部
（２０）は、板状材料のうちリード（１３）と同じ板厚
を有する部分を打ち抜き又はエッチング加工することに
より得られる。薄い部分の材料を加工するので、抜きし
ろを少くできる。具体的には、拡張部（２０）と段差部
（１９）との間隔を仕切り寸法で０．２〜０．２５ｍｍ
まで狭めることができる。従って、抜きしろが少い分、
アイランド（１２）の面積を増大することができ、樹脂
（１５）の外形寸法が５．９×５．１ｍｍ程のパッケー
ジに２．５×２．８ｍｍ程のアイランド（１２）を２個
収納できた。尚、アイランド（１２）とアイランド（１
２）との間隔は、１．０ｍｍの厚い材料を加工すること
から必然的に１．０ｍｍ程度までしか狭めることができ
ない。
【００１４】放熱性に関して、本願はアイランド（１
２）の周囲を樹脂（１５）が囲み、アイランド（１２）
が樹脂（１５）から突出しない構造としたので、図６の
例のように突出部（７）でアイランド（１２）の体積を
増大することができない。そこで、アイランド（１２）
の板厚を厚くすることにより、アイランド（１２）の体
積を増大して熱容量の増大を図った。
２）の周囲を樹脂（１５）が囲み、アイランド（１２）
が樹脂（１５）から突出しない構造としたので、図６の
例のように突出部（７）でアイランド（１２）の体積を
増大することができない。そこで、アイランド（１２）
の板厚を厚くすることにより、アイランド（１２）の体
積を増大して熱容量の増大を図った。
【００１５】アイランド（１２）の一部に帯状に設けた
段差部（１９）は、アイランド（１２）が樹脂（１５）
から剥離することを防止し、且つパスを長くして耐湿性
の改善を図る。この２点は、従来の技術ではアイランド
（１２）への潰し加工による段付けで行っていたもの
で、潰し加工を行うことはアイランド（１２）の寸法精
度を劣化させるものである。本願は板厚の差による段差
部（１９）がこの作用を行うので、アイランド（１２）
の周囲は段差部（１９）を除いて略垂直な側壁となり、
潰し加工による寸法精度の劣化がない。従って、アイラ
ンド（１２）の周囲と樹脂（１５）の端面との設計距離
を一層狭めることができ、アイランドサイズの増大に寄
与できる。具体的には、段差部（１９）で樹脂の膜厚を
０．３ｍｍ程まで、アイランド（１２）の段差部（１
９）が無い部分で樹脂の膜厚を０．４ｍｍ程まで狭める
ことができる。
段差部（１９）は、アイランド（１２）が樹脂（１５）
から剥離することを防止し、且つパスを長くして耐湿性
の改善を図る。この２点は、従来の技術ではアイランド
（１２）への潰し加工による段付けで行っていたもの
で、潰し加工を行うことはアイランド（１２）の寸法精
度を劣化させるものである。本願は板厚の差による段差
部（１９）がこの作用を行うので、アイランド（１２）
の周囲は段差部（１９）を除いて略垂直な側壁となり、
潰し加工による寸法精度の劣化がない。従って、アイラ
ンド（１２）の周囲と樹脂（１５）の端面との設計距離
を一層狭めることができ、アイランドサイズの増大に寄
与できる。具体的には、段差部（１９）で樹脂の膜厚を
０．３ｍｍ程まで、アイランド（１２）の段差部（１
９）が無い部分で樹脂の膜厚を０．４ｍｍ程まで狭める
ことができる。
【００１６】図４に斯る装置に用いるリードフレームを
示す。このリードフレームは、板厚が厚い部分が帯状に
連続する板状材料から製造され、前記板厚が厚い部分
（図示Ａ）が段差部（１９）を除くアイランド（１２）
に、その他の板厚が薄い部分（図示Ｂ，Ｃ）がタイバー
（１６）やリード（１３）となる。打ち抜き加工を行っ
た時点では、リード（１３）の拡張部（２０）とアイラ
ンド（１２）の段差部（１９）との間隔は板厚の８０〜
１００％である。
示す。このリードフレームは、板厚が厚い部分が帯状に
連続する板状材料から製造され、前記板厚が厚い部分
（図示Ａ）が段差部（１９）を除くアイランド（１２）
に、その他の板厚が薄い部分（図示Ｂ，Ｃ）がタイバー
（１６）やリード（１３）となる。打ち抜き加工を行っ
た時点では、リード（１３）の拡張部（２０）とアイラ
ンド（１２）の段差部（１９）との間隔は板厚の８０〜
１００％である。
【００１７】以上に説明した本願の半導体装置は、アイ
ランド（１２）が樹脂（１５）から突出しない構造と
し、リード群をパッケージの一方向からまとめて導出し
たので、実装時の電気接続箇所がパッケージの片側に集
中する。そのため、リード群が導出された側の反対側に
他の部品を近接配置でき、プリント基板上の実装密度を
向上できる。また、アイランド（１２）の板厚を厚くし
たので、アイランド（１２）の熱容量を増大し、アイラ
ンド（１２）をプリント基板に密着させた時の熱抵抗を
減じて放熱特性を改善できる。さらに、リード群の板厚
をアイランド（１２）の板厚より薄くすることで、リー
ドフレーム製造上の抜きしろを少くし、その分をアイラ
ンド（１２）の面積増大に利用できる。
ランド（１２）が樹脂（１５）から突出しない構造と
し、リード群をパッケージの一方向からまとめて導出し
たので、実装時の電気接続箇所がパッケージの片側に集
中する。そのため、リード群が導出された側の反対側に
他の部品を近接配置でき、プリント基板上の実装密度を
向上できる。また、アイランド（１２）の板厚を厚くし
たので、アイランド（１２）の熱容量を増大し、アイラ
ンド（１２）をプリント基板に密着させた時の熱抵抗を
減じて放熱特性を改善できる。さらに、リード群の板厚
をアイランド（１２）の板厚より薄くすることで、リー
ドフレーム製造上の抜きしろを少くし、その分をアイラ
ンド（１２）の面積増大に利用できる。
【００１８】尚、本実施例はアイランド（１２）を２個
にしたものについて説明したが、２個のチップのアイラ
ンド電位を共用できる、又は１個の大きなチップを搭載
する時は、アイランド（１２）を１個にして利用でき
る。この場合は、図５に示すように、２個のアイランド
（１２）間を切断せずに１個の長尺状のアイランド（１
２）とし、他のリード（１３）やタイバー（１６）等を
そのまま利用すれば、アイランド（１２）が１個のもの
と２個のものとでモールド金型等を共用できるのでメリ
ットが大である。
にしたものについて説明したが、２個のチップのアイラ
ンド電位を共用できる、又は１個の大きなチップを搭載
する時は、アイランド（１２）を１個にして利用でき
る。この場合は、図５に示すように、２個のアイランド
（１２）間を切断せずに１個の長尺状のアイランド（１
２）とし、他のリード（１３）やタイバー（１６）等を
そのまま利用すれば、アイランド（１２）が１個のもの
と２個のものとでモールド金型等を共用できるのでメリ
ットが大である。
【００１９】
【発明の効果】以上に説明した通り、本発明によれば、
板厚を異ならせることによって、限られた寸法内でアイ
ランド（１２）の面積を増大できる利点を有する。その
ため、小さなパッケージにより大きな１個又は２個の半
導体チップ（１１）を収納でき、電子機器の軽薄短小化
に寄与できる利点を有する。
板厚を異ならせることによって、限られた寸法内でアイ
ランド（１２）の面積を増大できる利点を有する。その
ため、小さなパッケージにより大きな１個又は２個の半
導体チップ（１１）を収納でき、電子機器の軽薄短小化
に寄与できる利点を有する。
【００２０】しかも、アイランド（１２）が樹脂（１
５）から突出せず、パッケージの片側だけにリード群が
導出されているので、装置の占有面積を低減し、一層の
高密度実装が実現できる利点を有する。
５）から突出せず、パッケージの片側だけにリード群が
導出されているので、装置の占有面積を低減し、一層の
高密度実装が実現できる利点を有する。
【図１】本発明を説明するための平面図である。
【図２】本発明を説明するためのＡＡ線断面図である。
【図３】本発明を説明するためのＢＢ線断面である。
【図４】リードフレームを示す平面図である。
【図５】本発明の第２の実施例を説明する断面図であ
る。
る。
【図６】従来例を説明する裏面図である。
（１２）アイランド （１３）リード （１６）タイバー
Claims (2)
- 【請求項１】 半導体チツプを固着する複数個のアイラ
ンドと、前記アイランドの周囲を囲みその裏面を露出す
るように主要部をモ−ルドする樹脂と、前記アイランド
に一端を近接し、前記樹脂の厚みの約半分の高さから樹
脂の外部に導出し、他端の先端部分が前記アイランドの
裏面と水平になるようにフオ−ミングした、前記複数個
のアイランドに対応する複数組の外部接続用のリ−ド
と、前記複数個のアイランドの個々に設けられ、前記リ
−ドと平行に延在し前記アイランドに一端が連結された
アイランドリ−ドとを具備し、 前記リ−ドとアイランドリ−ドとがパツケ−ジの一辺か
ら導出され、且つ前記アイランドの板厚より薄い板厚を
有し、前記リード端子と前記アイランドとが前記薄い板
厚の箇所で分離されており、前記アイランド側に前記薄
い板厚を持つ段差部を具備することを特徴とする表面実
装型半導体装置。 - 【請求項２】 前記複数個のアイランドが切断されず、
まとまつて１個のアイランドを形成することを特徴とす
る請求項１記載の表面実装型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249695A JP2911265B2 (ja) | 1991-09-27 | 1991-09-27 | 表面実装型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249695A JP2911265B2 (ja) | 1991-09-27 | 1991-09-27 | 表面実装型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590464A JPH0590464A (ja) | 1993-04-09 |
| JP2911265B2 true JP2911265B2 (ja) | 1999-06-23 |
Family
ID=17196832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3249695A Expired - Fee Related JP2911265B2 (ja) | 1991-09-27 | 1991-09-27 | 表面実装型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911265B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521429A (en) * | 1993-11-25 | 1996-05-28 | Sanyo Electric Co., Ltd. | Surface-mount flat package semiconductor device |
| FR2785745B1 (fr) * | 1998-11-09 | 2000-12-15 | Cit Alcatel | Circuit haute frequence a dephasage variable |
| US6473310B1 (en) * | 2000-02-18 | 2002-10-29 | Stmicroelectronics S.R.L. | Insulated power multichip package |
| US7312526B2 (en) * | 2002-10-07 | 2007-12-25 | Nxp B.V. | Semiconductor device and method of manufacturing thereof |
| JP4353935B2 (ja) * | 2005-11-07 | 2009-10-28 | Ｎｅｃエレクトロニクス株式会社 | リードレスパッケージ型半導体装置 |
| US9716057B1 (en) * | 2016-08-24 | 2017-07-25 | United Silicon Carbide, Inc. | Offset leadframe cascode package |
| EP4231345A1 (en) * | 2022-02-22 | 2023-08-23 | Infineon Technologies Austria AG | Power semiconductor device |
| WO2024029235A1 (ja) * | 2022-08-01 | 2024-02-08 | ローム株式会社 | 半導体装置 |
-
1991
- 1991-09-27 JP JP3249695A patent/JP2911265B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590464A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| EP0228869B1 (en) | Method of manufacturing an electronic component package | |
| KR100426494B1 (ko) | 반도체 패키지 및 이것의 제조방법 | |
| EP0247775A2 (en) | Semiconductor package with high density I/O lead connection | |
| JPH05251613A (ja) | 半導体パッケージ | |
| US20020113325A1 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| JP2878564B2 (ja) | 半導体パッケージ | |
| US5978224A (en) | Quad flat pack integrated circuit package | |
| US7541668B2 (en) | Package frame and semiconductor package using the same | |
| JP2911265B2 (ja) | 表面実装型半導体装置 | |
| US5978216A (en) | Semiconductor package, leadframe, and manufacturing method therefor | |
| JP4326275B2 (ja) | 半導体装置 | |
| JP2902918B2 (ja) | 表面実装型半導体装置 | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JP3203200B2 (ja) | 半導体装置 | |
| JP2831971B2 (ja) | 半導体素子搭載用プリント配線板およびその製造方法 | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JP2517465B2 (ja) | リ―ドフレ―ム | |
| JP2538407B2 (ja) | 表面実装型半導体装置 | |
| JP2507852B2 (ja) | 半導体装置 | |
| JPH10256473A (ja) | 半導体装置 | |
| JP2007129068A (ja) | 半導体装置とその製造方法、及びその製造に用いる基板 | |
| JP3016049B2 (ja) | 半導体装置 | |
| KR100235108B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |