JP2934372B2 - 面実装型半導体装置の製造方法 - Google Patents

面実装型半導体装置の製造方法

Info

Publication number
JP2934372B2
JP2934372B2 JP5212502A JP21250293A JP2934372B2 JP 2934372 B2 JP2934372 B2 JP 2934372B2 JP 5212502 A JP5212502 A JP 5212502A JP 21250293 A JP21250293 A JP 21250293A JP 2934372 B2 JP2934372 B2 JP 2934372B2
Authority
JP
Japan
Prior art keywords
header
mold
resin
outer peripheral
header portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5212502A
Other languages
English (en)
Other versions
JPH0766231A (ja
Inventor
友広 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP5212502A priority Critical patent/JP2934372B2/ja
Publication of JPH0766231A publication Critical patent/JPH0766231A/ja
Application granted granted Critical
Publication of JP2934372B2 publication Critical patent/JP2934372B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、面実装型半導体装置に
関するものであり、特に半導体素子の載置片裏面が外部
に露出され、外部基板との接続面となる面実装型半導体
装置に関する。
【0002】
【従来の技術】従来の面実装型半導体装置の製造方法に
ついて図7乃至図9に従って説明する。図7は、樹脂封
止前を示す図であり、同図(a)は平面図であり、同図
(b)は側面断面図である。図8は、樹脂封止後を示す
図であり、同図(a)は上面側からの透視図であり、同
図(b)は側面側からの透視図であり、同図(c)は裏
面側からの透視図である。図9は、タイバーカット,フ
ォーミング後を示す図であり、同図(a)は平面図であ
り、同図(b)は側面図であり、同図(c)は裏面図で
ある。
【0003】まず、図7の如く、多連状に連なったリー
ドフレーム1のヘッダー部2上にハンダ3にて半導体素
子4を固着し、続いて該半導体素子4と前記リードフレ
ーム1の外部接続用端子5とをボンディングワイヤ6に
より電気的に接続する。
【0004】次に、図8の如く、前記半導体素子4とボ
ンディングワイヤ6とを被覆するとともに、前記ヘッダ
ー部2の裏面が露出するよう金型(図示せず)を用いて
絶縁樹脂7により封止する。
【0005】その後、図9の如く、タイバーカット,フ
ォーミングを行い完成品となる。
【0006】上述した従来の製造方法では、リードフレ
ーム1を絶縁樹脂7にて封止する際において、前記金型
とヘッダー部2の裏面とを密接させることにより、前記
ヘッダー部2が露出するよう樹脂封止されている。すな
わち、密接することで、前記金型とヘッダー部2との間
に前記絶縁樹脂7が潜入することを防止している。
【0007】
【発明が解決しようとする課題】ところが、上記樹脂封
止する際において、前記金型とヘッダー部2との間に隙
間が生じていると、絶縁樹脂7が前記隙間に流れ込み、
前記ヘッダー部2の裏面側表面に薄バリとなって固ま
る。
【0008】面実装型半導体装置において、前記ヘッダ
ー部2裏面は通常外部基板等にハンダ付けされて使用さ
れる為、前記薄バリが前記ヘッダー部2裏面に固着して
いるとハンダ付けが良好になされないので、前記面実装
型半導体装置を製造するにあたり前記薄バリを取り除く
工程か必要である。
【0009】本発明は、上記問題点を解決することを目
的とするものである。
【0010】
【課題を解決するための手段】本発明ヘッダー部を備え
たリードフレームと、前記ヘッダー部に搭載される半導
体素子とを有し、金型内に前記リードフレームを配置し
て前記ヘッダー部の裏面が外部へ露出するよう樹脂封止
されてなる面実装型半導体装置の製造方法において、前
記半導体素子をダイボンド、ワイヤボンドする第1の工
程と、前記リードフレームを金型内に配置し、樹脂封止
するとともに、前記ヘッダー部の外周側面に前記金型の
突起部を隣接させ、ヘッダー部の外周側面と樹脂封止の
間に前記金型の突起部による溝部を形成する第2の工程
と、を含んでなることを特徴とするとを特徴とするもの
である。
【0011】さらに、請求項1記載の面実装型半導体装
置において、前記ヘッダー部は、外周側面上部にひさし
部が設けられ、前記第2の工程は、前記金型の突起部を
前記ひさし部裏面に当接させ、前記ひさし部の先端を樹
脂封止する工程を含んでなることを特徴とするものであ
る。
【0012】
【作用】上記構成によれば、本発明の面実装型半導体装
置の製造方法は、樹脂封止の際に、ヘッダー部の外周側
面に金型の突起部を隣接させ、ヘッダー部の外周側面と
樹脂封止の間に前記金型の突起部による溝部を形成する
構成を有するため、従来のように薄バリが発生した場合
でも、前記薄バリは金型の突起部とヘッダー部の外周側
面との間に形成される。このため、前記薄バリは溝部内
において発生するため、前記ヘッダー部裏面に薄バリが
付着することを防止できる。従って、薄バリ除去工程が
不要になる。さらに、ヘッダー部裏面を外部基板にはん
だ付けするような場合は、前記金型の突起部により形成
された、ヘッダー部の外周側面と樹脂封止の間溝部があ
るため、ヘッダー部の外周側面にハンダが這い上がるこ
とができ、ハンダ付け強度を上げ信頼性向上を図ること
ができる。
【0013】さらに、前記ヘッダー部の外周側面上部に
ひさし部を設け、該ひさし部の先端を前記封止樹脂にて
封止することにより、前記薄バリは金型の突起部とひさ
し部との間に形成され、上記同様溝部内において発生す
るため、薄バリ除去工程が不要となるとともに、前記ヘ
ッダー部の固定・保持を向上することができる。
【0014】
【実施例】本発明の一実施例を示す面実装型半導体装置
の製造方法について、図1乃至図3に従って説明する。
図1は、樹脂封止前を示す図であり、同図(a)は平面
図であり、同図(b)は側面断面図である。図2は、樹
脂封止後を示す図であり、同図(a)は上面側からの透
視図であり、同図(b)は側面側からの透視図であり、
同図(c)は裏面側からの透視図である。図3は、タイ
バーカット,フォーミング後を示す図であり、同図
(a)は平面図であり、同図(b)は側面図であり、同
図(c)は裏面図であり、同図(d)は同図(a)のA
−A′断面図であり、同図(e)は同図(a)のB−
B′断面図である。
【0015】まず、図1の如く、外周側面上部にひさし
部11を設けたヘッダー部2と外部接続用端子5とを備
え、多連状に連なった銅材等からなるリードフレーム1
を有し、前記ヘッダー部2上にハンダ3にて半導体素子
4を固着し、続いて該半導体素子4と前記外部接続用端
子5とをボンディングワイヤ6により電気的に接続す
る。
【0016】次に、図2の如く、前記半導体素子4とボ
ンディングワイヤ6とを被覆するとともに、前記ヘッダ
ー部2の裏面が露出するよう金型(図示せず)を用いて
絶縁樹脂7により封止する。
【0017】この樹脂封止の際に、図2(c)に示すよ
うに、前記ヘッダー部2の外周側面と絶縁樹脂7との間
に溝部8を形成するよう封止する。これは、前記金型に
前記ヘッダー部2の外周側面と隣接し、且つ、前記ひさ
し部11に当接する突起部を設け、該突起部にて前記溝
部8を形成するものである。
【0018】ここで、さらに前記ひさし部11の先端が
絶縁樹脂7にて覆われるよう樹脂封止を行うことによ
り、前記ヘッダー部2の固定・保持を向上することがで
きる。その後、図3の如くタイバーカット,フォーミン
グを行い完成品となる。
【0019】尚、前記ヘッダー部2の固定・保持は若干
劣るが溝部8の幅を図4に示すように、ひさし部11の
先端までとしても良い。
【0020】このように、上記製造方法によれば、樹脂
封止の際に、金型の突起部を、ヘッダー部2の外周側面
に隣接、且つ、ひさし部11に当接させ、溝部8を形成
する構成を有するので、前記ヘッダー部2の裏面にまで
薄バリが及ぶことを封止できる。すなわち、薄バリが発
生した場合には、金型の突起部とひさし部11との間に
形成され、前記薄バリは溝部8内において発生するた
め、前記ヘッダー部2裏面に薄バリが付着することがな
い。従って薄バリ除去工程が不要となり、コストダウン
が図れる。
【0021】さらに、樹脂封止する際に、ひさし部11
の先端に絶縁樹脂にて覆うことにより、ヘッダー部2の
固定・保持を向上することができる。
【0022】上記実施例では、ヘッダー部2の外周側面
上部にひさし部11が設けられた構成であるが、該ひさ
し部11を不要としても良い。
【0023】その場合には、樹脂封止の際に、ヘッダー
部2の外周側面に金型の突起部を隣接させ、絶縁樹脂7
にて封止する。尚、前記突起部にて溝部8が形成される
ことは勿論である。
【0024】このように、前記ひさし部11を不要とし
た場合には、ヘッダー部2の外周側面に金型の突起部を
隣接させ、溝部8を形成する構成を有するので、前記ヘ
ッダー部2裏面にまで薄バリが及ぶことを防止できる。
すなわち、薄バリが発生した場合には、金型の突起部と
ヘッダー部2との間に形成され、前記薄バリは溝部8内
において発生するため、前記ヘッダー部2裏面に薄バリ
が付着することがない。従って、薄バリ除去工程が不要
となり、コストダウンが図れる。
【0025】上述した実施例において、図5(a)の如
く、前記ヘッダー部2裏面を外部基板9上のパターン1
0にハンダ付けされる場合には、図5(b)のように、
前記溝部8にて前記ヘッダー部2の外周側面にハンダ3
が這い上がるため、ハンダ付け強度が上がり信頼性向上
となる。
【0026】さらに、実施例において、図6の如く、ヘ
ッダー部2裏面に溝12を設けることにより、前記ヘッ
ダー部2裏面を外部基板9上のパターン10にハンダ付
けする場合に生じる気泡を前記溝12にて逃がし、前記
ヘッダー部2裏面の濡れ性を良くし、信頼性を向上させ
ることができる。尚、図6(a)は平面図であり、同図
(b)は側面図であり、同図(c)は裏面図であり、同
図(d)は同図(a)のD−D′断面図であり、同図
(e)は同図(a)のE−E′断面図である。
【0027】
【発明の効果】以上のように、本発明の請求項1記載の
面実装型半導体装置の製造方法によれば、薄バリが金型
の突起部とヘッダー部の外周側面との間、すなわち溝部
内において発生するため、前記ヘッダー部裏面に薄バリ
が付着することがない。従って、薄バリ除去工程が不要
となり、コストダウンが図れる。さらに、ヘッダー部裏
面を外部基板にはんだ付けするような場合は、ヘッダー
部の外周側面と樹脂封止の間に形成された溝部により、
ヘッダー部の外周側面にハンダが這い上がることがで
き、ハンダ付け強度を上げ信頼性向上を図ることができ
る。
【0028】また、請求項2記載の面実装型半導体装置
の製造方法によれば、薄バリが金型の突起部とひさし部
との間、すなわち、溝部内において発生するため、上記
同様ヘッダー部裏面に薄バリが付着することがなく、薄
バリ除去工程が不要となり、コストダウンが図れる。さ
らに、前記ひさし部の先端を樹脂にて封止しているた
め、前記ヘッダー部の固定・保持が向上される。
【図面の簡単な説明】
【図1】本発明の製造工程を説明するための図であり、
リードフレームの樹脂封止前を示す図である。
【図2】同じく、リードフレームの樹脂封止後を示す図
である。
【図3】同じく、タイバーカット,フォーミング後を示
す図である。
【図4】他の溝部の構成を示す横断面図である。
【図5】外部基板にハンダ付けした場合の図であり、図
(a)は断面図であり、図(b)は図(a)のC部拡大
図である。
【図6】ヘッダー部裏面に溝を設けた場合の構成図であ
る。
【図7】従来の製造工程を説明するための図であり、リ
ードフレームの樹脂封止前を示す図である。
【図8】同じく、リードフレームの樹脂封止後を示す図
である。
【図9】同じく、タイバーカット,フォーミング後を示
す図である。
【符号の説明】
1 リードフレーム 2 ヘッダー部 3 ハンダ 4 半導体素子 5 外部接続用端子 6 ボンディングワイヤ 7 絶縁樹脂 8 溝部 11 ひさし部

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ヘッダー部を備えたリードフレームと、
    前記ヘッダー部に搭載される半導体素子とを有し、金型
    内に前記リードフレームを配置して前記ヘッダー部の裏
    面が外部へ露出するよう樹脂封止されてなる面実装型半
    導体装置の製造方法において、 前記半導体素子をダイボンド、ワイヤボンドする第1の
    工程と、 前記リードフレームを金型内に配置し、樹脂封止すると
    ともに、前記ヘッダー部の外周側面に前記金型の突起部
    を隣接させ、ヘッダー部の外周側面と樹脂封止の間に前
    記金型の突起部による溝部を形成する第2の工程と、 を含んでなることを特徴とする面実装型半導体装置の製
    造方法。
  2. 【請求項2】 前記ヘッダー部は、外周側面上部にひさ
    し部が設けられ、前記第2の工程は、前記金型の突起部
    を前記ひさし部に当接させ、前記ひさし部の先端を樹脂
    封止する工程を含んでなることを特徴とする請求項1記
    載の面実装半導体装置の製造方法。
JP5212502A 1993-08-27 1993-08-27 面実装型半導体装置の製造方法 Expired - Fee Related JP2934372B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5212502A JP2934372B2 (ja) 1993-08-27 1993-08-27 面実装型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5212502A JP2934372B2 (ja) 1993-08-27 1993-08-27 面実装型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0766231A JPH0766231A (ja) 1995-03-10
JP2934372B2 true JP2934372B2 (ja) 1999-08-16

Family

ID=16623731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5212502A Expired - Fee Related JP2934372B2 (ja) 1993-08-27 1993-08-27 面実装型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2934372B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2779868B1 (fr) * 1998-06-10 2003-08-29 Sgs Thomson Microelectronics Boitier de puissance a montage en surface
CN115428142A (zh) * 2020-04-27 2022-12-02 三菱电机株式会社 半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5751256B2 (ja) 2010-09-16 2015-07-22 日本ゼオン株式会社 二次電池用正極

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5751256B2 (ja) 2010-09-16 2015-07-22 日本ゼオン株式会社 二次電池用正極

Also Published As

Publication number Publication date
JPH0766231A (ja) 1995-03-10

Similar Documents

Publication Publication Date Title
US6911353B2 (en) Semiconductor device and method of manufacturing same
US7238549B2 (en) Surface-mounting semiconductor device and method of making the same
JP2016105503A (ja) 半導体装置
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
US6238953B1 (en) Lead frame, resin-encapsulated semiconductor device and fabrication process for the device
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US6979886B2 (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
KR100491657B1 (ko) 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법
US5606204A (en) Resin-sealed semiconductor device
JP3445930B2 (ja) 樹脂封止型半導体装置
JPH0766231A (ja) 面実装型半導体装置の製造方法
JP2586352B2 (ja) 半導体装置用リード切断装置
JPH0810207Y2 (ja) 樹脂封止形半導体装置
JP2774566B2 (ja) 半導体装置のリードフレーム
JP3230318B2 (ja) 半導体装置用リードフレーム
JP2503595B2 (ja) 半導体リ―ドフレ―ム
JP2002164496A (ja) 半導体装置およびその製造方法
JPH1154686A (ja) リードフレームおよびこれを用いた半導体パッケージ
JP2000114553A (ja) 半導体装置およびその製造方法
JP3296339B2 (ja) リードフレーム及び半導体装置
JP3153185B2 (ja) 半導体装置
JP2004200719A (ja) 半導体装置
JPH01128456A (ja) 面実装型半導体デバイスおよびリードフレーム
KR200331874Y1 (ko) 반도체의다핀형태패키지
JP2710515B2 (ja) 樹脂封止型半導体装置用リードフレーム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees