JP2945865B2

JP2945865B2 - カード割り込み処理装置

Info

Publication number: JP2945865B2
Application number: JP8085191A
Authority: JP
Inventors: 豪臣戸坂; 浩一岡本
Original assignee: Toshiba Engineering Corp
Current assignee: Toshiba Engineering Corp
Priority date: 1996-04-08
Filing date: 1996-04-08
Publication date: 1999-09-06
Anticipated expiration: 2016-04-08
Also published as: JPH09274572A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気カード，ＩＤカー
ド等のカードデータを読み込むカードリーダなどに利用
されるカード割り込み処理装置に係わり、特にカードか
ら読み込んだビットシリアルデータに基づいて割り込み
をかけてキャラクタデータを作成する際のデータ処理速
度およびメモリ利用の制約を改善するカード読み込み処
理装置に関する。

【０００２】

【従来の技術】従来、磁気カード，ＩＤカードなどを含
むカードリーダを用いたシステムの利用例は多数存在す
るが、その１つの利用例を上げれば、学生や会社の従業
員などの寮に電話機を設置し、学生，従業員による電話
機の利用時、その電話機の利用者である学生，従業員を
個別に特定し、電話局側では各人ごとに課金することが
考えられている。

【０００３】図８はカードリーダを用いたシステムの概
略構成図である。同図において１０１は交換機、１０２
はインタフェィス、１０３ａは電話機本体、１０３ｂは
送受話器、１０４はカードリーダ、１０５は磁気カー
ド，ＩＤカード等（以下、カードと総称する）である。

【０００４】このシステムにおいては、従業員が電話機
本体１０３ａから送受話器１０３ｂを取り上げて相手側
加入者番号をダイヤルすると、そのダイヤル信号がイン
タフェィス１０２を経て交換機１０１に送られる。この
交換機１０１では、相手側加入者電話機の使用の有無を
確認し、使用中でなければ相手側加入者電話機との通話
回線を接続し、かつ、課金用メモリに課金情報を格納す
る。

【０００５】このとき、従業員は、図９に示すように通
話回線の接続を確認後（Ａ）、自身のカード１０５を手
にもってカードリーダ１０４のカード読取経路にそって
走らせると、カードリーダ１０４は、カード１０５から
自己のＩＤ番号，従業員番号，電話番号等のカードデー
タを読み込み（Ｂ）、交換機へ送信可能なデータに変換
し（Ｃ）、その変換されたデータを交換機側に送信する
（Ｄ）。なお、読み込みエラーや送信エラーが発生する
と、その旨のエラー状態を表示部に表示する（Ｅ）。こ
こで、交換機１０１は、送信されてくるデータから前記
自己のＩＤ番号等をメモリに登録し、かつ、発呼者と相
手加入者との通話時間に応じて通話料が逐次課金してい
く。通話終了後、電話機本体１０３ａに送受話器１０３
ｂをおくと、通話回線が解放し（Ｆ）、また交換機側で
は所定のメモリにＩＤ番号等ごとの課金情報を記憶す
る。以後，同一の従業員が通話を行えば、その都度，自
己のＩＤ番号等に基づいて課金情報が更新され、電話使
用料の請求対象となる。

【０００６】従って、以上のようにカードリーダ１０４
によりカード１０５のカードデータを読み込むが、この
カードデータが１ビット単位のシリアルデータで構成さ
れているので、カードリーダ１０４では、１ビット単位
のシリアルデータを順次読み込みながら１ビットごとに
割り込み信号を発生させ、カード割り込み処理プログラ
ムに基づいて１バイト毎のキャラクタ変換用のデータを
作成する必要がある。

【０００７】また、学生，従業員等のカード取扱者はカ
ード１０５を手にもって手動によりカードリーダ１０４
のカード読取経路にそって任意の走行速度で走らせるこ
と等から、予め決められた周期で同期をとりながらカー
ドデータを読み込むことが難しい。

【０００８】その結果、以上のようなカードの割り込み
処理に関し、次のような条件を満たす必要がある。（１）１ビット単位のシリアルデータを検出した後、
割り込み処理プログラムで割り込み処理を実行するが、
このビット毎の割り込み処理時間が８０μsec 以内に終
了しなければならないこと。これはカードデータを読み
込む時の読み込み速度に関する規格から定まることであ
る。従って、ビット毎の割り込み処理時間が８０μsec
を越えてしまうと、次のビットの割り込み信号が検出不
可となり、ひいてはビット抜けが発生し、異常データと
なってしまう。（２）また、カードリーダ１０４は、不特定多数の人
が取り扱うためにカードリーダ本体に外部記憶装置を装
填しながら使用することが難しく、その結果，カードリ
ーダ１０４の内蔵ＲＡＭを使用せざるを得ない。このと
き、カードリーダ自体のコンパクト化等の要請，カード
リーダ自体のハード構成，さらにはコストの低減化等か
ら、市販のコントロールチップＲＡＭや予め規格にそっ
たＲＡＭを使用する場合が多い。しかし、このようなＲ
ＡＭの場合、演算定数その他必要不可欠な固定データの
記憶領域を除くと、実際に利用できるメモリ容量が非常
に少なくなってしまう。ゆえに、メモリの節約が非常に
重要になってくる。

【０００９】しかし、従来のカードリーダ１０４におい
ては、次のような割り込み処理が行なわれている。その
１つは、図１０に示すようにカードリーダ１０４がカー
ド１０５のカードデータを読み込むと、ビット単位のシ
リアルデータ有りか否かを判断し（Ｓ１０１）、ビット
シリアルデータが有れば、割り込みをスタートさせ（Ｓ
１０２）、割り込み処理を実行し（Ｓ１０３）、１ビッ
ト目のシリアルデータをＲＡＭの１バイト目に格納す
る。そして、この割り込み処理が終了すると割り込みを
解除する（Ｓ１０４）。引き続き、２ビット目のビット
シリアルデータを検出すればＲＡＭの２バイト目に、３
ビット目のビットシリアルデータを検出すればＲＡＭの
３バイト目に、……と順次格納していく。この一連の処
理はカード１０５のカードデータ全部について各ビット
ごとにＲＡＭ上のバイトを変えながら順次格納してい
く。しかる後、カードデータ全部がＲＡＭ上に格納した
後、通常のプログラム処理に移行し（Ｓ１０５）、ＲＡ
Ｍの各バイト領域から順次ビットシリアルデータを読み
出し、８ビットのシリアルデータごとに送信可能なキャ
ラクタデータに変換する。

【００１０】他の１つは、図１１および図１２に示すよ
うに、カードデータの読み込み開始に伴ってカード１０
５から１ビット目のシリアルデータを検出すると（Ｓ１
１１）、割り込み処理をスタートさせた後（Ｓ１１
２）、ＲＡＭのビットカウンタ１０６（図１２ａ参照）
の内容に従ってビットチェックを行い、１ビット目であ
れば、１ビット目に相当する割り込み処理にジャンプし
（Ｓ１１３）、ジャンプ先である割り込みプログラムに
より割り込み処理を実行する（Ｓ１１４₁ ）。この割り
込み処理はシフト命令の下に１ビットのシリアルデータ
をビットシフトカウンタ１０７（図１２ｂ参照）に格納
することにより行なう。そして、この割り込み処理後に
割り込みを解除する（Ｓ１１５）。引き続き、次のビッ
トのシリアルデータを検出すると、同様にビットチェッ
クおよびジャンプ処理を行い、２ビット目のシリアルデ
ータであれば、２回シフト命令を出して２ビット目のシ
リアルデータをビットシフトカウンタ１０７に格納す
る。同様の要領で各ビットシリアルデータをビットシフ
トカウンタ１０７に格納する。そして、ビットシフトカ
ウンタ１０７の８ビット全部にシリアルデータが格納さ
れたとき、その内容に基づいてキャラクタデータに変換
し、ＲＡＭの該当するキャラクタデータエリアに書き込
み、ビットカウンタ１０６およびビットシフトカウンタ
１０７をクリアし、同様に次のビットシリアルデータの
割り込み処理を実行する。

【００１１】

【発明が解決しようとする課題】しかしながら、以上の
ような割り込み処理方法では、次のような問題点が指摘
されている。先ず、前者の割り込み処理方法（図１０）
は、入口１個、出口１個の関係の下に割り込み処理を行
っているので、あるビットシリアルデータの割り込み処
理の終了後に次のビットのシリアルデータの割り込み処
理を行うことになる。その結果、あるビットのシリアル
データにつき、何ビット目に属するか、さらにビットシ
リアルデータを何バイト目に格納するかを判断している
うちに８０μsec を越えてしまう可能性があり、この場
合には次のビットの割り込み検出が不可能となる問題が
ある。

【００１２】また、各ビットごとにＲＡＭのバイト領域
を変えてビットシリアルデータを順次格納するので、Ｒ
ＡＭの記憶容量が少ないときには適用不可能となる問題
がある。

【００１３】次に、後者の割り込み処理方法（図１１・
図１２）は、同様に入口１個、出口１個の関係の下に割
り込み処理を行っているので、前のビットの割り込み処
理が終了した後でないと次のビットの割り込み処理がで
きないこと、またビットチェック，ジャンプ処理および
シフト処理等による処理手順が多く、ビットが増えるご
とにビットシフト命令が増加するので、０ビット目の場
合には比較的割り込み処理時間が速いが、７ビット目の
場合には８回のビットシフト処理を行なう必要があり、
割り込み処理時間が簡単に８０μsec を越えてしまう問
題がある。ゆえに、割り込み時間に制約がある場合には
適用できない。また、カードデータ全部のキャラクタデ
ータを送信するまで、検出データおよび処理過程のデー
タがＲＡＭに順次残しておく必要があるので、例えば２
５６バイトの小容量ＲＡＭの場合には適用できない問題
がある。

【００１４】

【００１５】本発明は上記事情に鑑みてなされたもの
で、カードのビットデータによるデータ作成時の高速処
理を実現するカード割り込み処理装置を提供することに
ある。さらに、本発明の他の目的は、カードのビットデ
ータによるデータ作成時にメモリを効率的に使用可能と
するカード割り込み処理装置を提供することにある。

【００１６】

【００１７】

【課題を解決するための手段】請求項１に対応する発明
は、磁気カード，ＩＤカード等のビットデータを読み込
むごとに発生する割り込み信号に基づいて前記ビットデ
ータの割り込み処理を実行するカード割り込み処理装置
において、予めビット対応の割り込み処理プログラムを
特定するアドレスおよびこのアドレスの記憶位置を計算
する計算処理プログラムをそれぞれ記憶する記憶手段
と、前記カードのビットデータを読み込むごとにビット
をカウントするビットカウンタと、前記ビットデータを
読み込むごとに前記ビットカウンタのカウント値と前記
計算処理プログラムとを用いて各ビットデータの割り込
み処理を行う前記割り込み処理プログラムのアドレスを
特定する手段とを設けたカード割り込み処理装置であ
る。

【００１８】次に、請求項２に対応する発明は、磁気カ
ード，ＩＤカード等のビットデータを読み込むごとに発
生する割り込み信号に基づいて前記ビットデータの割り
込み処理を実行するカード割り込み処理装置において、
予めビット対応の割り込み処理プログラムを特定するア
ドレスおよびこのアドレスの記憶位置を計算する計算処
理プログラムをそれぞれ記憶する第１の記憶手段と、前
記カードのビットデータを読み込むごとにビットをカウ
ントするビットカウンタおよび割り込み処理後のデータ
を記憶するキャラクタカウンタを有する第２の記憶手段
と、前記ビットデータを読み込むごとに前記ビットカウ
ンタのカウント値と前記計算処理プログラムとを用いて
前記割り込み処理プログラムのアドレスを特定する処理
アドレス特定手段と、この処理アドレス特定手段によっ
て特定されるアドレスに対応する割り込み処理プログラ
ムを用いて前記ビットデータの割り込み処理を実行し、
８ビットごとのビットデータの割り込み処理後に前記キ
ャラクタカウンタのバイトデータを＋１インクリメント
する割り込み処理実行手段とを設けたカード割り込み処
理装置である。

【００１９】

【００２０】

【作用】従って、請求項１に対応する発明は、ビットデ
ータを読み込むごとにビットカウンタのカウント値と予
め定めた計算処理プログラムとを用いて割り込み処理プ
ログラムのアドレスを特定し、各ビットデータの割り込
み処理を実行するので、従来のようなビットチェック、
ジャンプ命令がなくなり、ＣＰＵがプログラムされた命
令を実行する為の処理時間を大幅に短縮できる。

【００２１】さらに、請求項２に対応する発明は、各ビ
ットデータを読み込むごとにビットカウンタのカウント
値と計算処理プログラムとを用いて割り込み処理プログ
ラムのアドレスを特定し、この特定されたアドレスの割
り込み処理プログラムを用いて該当するビットデータの
割り込み処理を実行し、８ビットごとに順次キャラクタ
カウンタのバイトをインクリメントしてキャラクタデー
タを作成するので、各ビットデータの割り込み処理およ
び処理終了までのデータを保存せずに直ちに割り込み処
理プログラムのアドレスを特定でき、非常に少ない容量
の記憶媒体を用いて割り込み処理およびキャラクタデー
タを作成できる。

【００２２】

【実施例】以下、本発明に係わるカード割り込み処理方
法の一実施例について図面を参照して説明する。このカ
ード割り込み処理方法は、カードからビットシリアルデ
ータを検出してビット割り込み信号を受けると、図１に
示すように各ビットのシリアルデータを読み込んだ後、
当該ビットのシリアルデータについて何れの割り込み処
理プログラムを実行するか、つまり所定の計算処理プロ
グラムに基づいてビット割り込み処理プログラムのアド
レスを計算する。そして、この計算によってビット割り
込み処理プログラムのアドレスを求めたならば、そのア
ドレスに対応する例えば図１の割り込み処理１にジャン
プし、当該割り込み処理１を実行する。

【００２３】この段階で次のビットシリアルデータを読
み込んで同様にビット割り込み処理プログラムのアドレ
スを計算し、ここで得られたアドレスにジャンプして割
り込み処理を実行する。このように順次ビットシリアル
データに基づいてビット割り込み処理プログラムのアド
レスを計算し、この計算により求められたアドレスにジ
ャンプして割り込み処理を実行する。

【００２４】従って、このカード割り込み処理方法は、
割り込み処理の入口側が１個であるのに対し、出口側が
１バイトに相当する８ビット，つまり８個の出口を有
し、各ビットごとに割り込み処理を実行し、個別に終了
する方法となっている。

【００２５】よって、この処理方法によれば、従来のよ
うなジャンプ命令がなくなり、カードデータの各ビット
データの割り込み処理時間を大幅に短縮できる。次に、
以上のような方法を実現するカード割り込み処理装置の
実施例について図面を参照して説明する。

【００２６】図２はカードリーダ内のカード割り込み処
理装置の一実施例を示す構成図である。同図において１
はカードリーダ部であって、これはカード２のカードデ
ータ，つまり１ビット毎のシリアルデータを読み込む毎
に割り込み信号を発生してＣＰＵで構成されるデータ処
理部３に送出し、またカード２から読み込んだビットシ
リアルデータその他のデータをＩ／Ｏポート４に送出す
る。

【００２７】データ処理部３は、プログラムメモリ５に
格納される割り込み処理プログラム等に基づいて割り込
み処理を実行し、その処理結果を処理データメモリ６に
格納する機能をもっている。一方、Ｉ／Ｏポート４は、
カードリーダ部１から送られてくるカード挿脱信号，ク
ロックデータおよび各ビットのシリアルデータをパラレ
ルに取り込んでデータ処理部３に送出する機能をもって
いる。

【００２８】前記プログラムメモリ５は、図３に示すよ
うにＲＯＭによって構成され、０ビット目，１ビット
目，…，７ビット目に対応する割り込み処理プログラム
１，割り込み処理プログラム２，…，割り込み処理プロ
グラム８（以下，これら割り込み処理プログラムを単に
処理１，処理２，…，処理８と呼ぶ），種々の処理過程
のデータを前記処理データメモリ６に残さずに処理１，
処理２，…等に対応するアドレスを即座に特定可能とす
る計算処理プログラム１１、処理１，処理２，…等のア
ドレスを２バイト単位で順次格納するアドレステーブル
１２によって構成されている。

【００２９】前記処理データメモリ６は、図４に示すよ
うにＲＡＭによって構成され、スタックエリアを含めて
データ記憶エリアとしては例えば２５６バイトの記憶容
量を有し、その中には１バイトごとの容量をもったキャ
ラクタデータエリア１３，…が例えばカード１０５の桁
数分例えば７０桁相当分有し、さらにビットカウンタ１
４およびキャラクタカウンタ１５等が設けられている。
ビットカウンタ１４は、各ビットのシリアルデータを検
出するごとに＋１インクリメントし、かつ、８つのビッ
トシリアルデータの割り込み処理終了時点でクリアされ
る。また、キャラクタカウンタ１５は、８つのビットシ
リアルデータの割り込み処理終了ごとに＋１インクリメ
ントする役割をもっている。

【００３０】前記データ処理部３は、機能的には図５に
示すごとく、カードリーダ部１からの割り込み信号を受
けるとＩ／Ｏポート４からシリアルデータを読込むデー
タ読込み手段３１と、前記処理データメモリ６に設けた
ビットカウンタ１４のビットデータを読み取るビットデ
ータ読取り手段３２と、前記プログラムメモリ５の計算
処理プログラム１１に基づいて各ビット割り込み処理プ
ログラムに対応するアドレスを特定する処理アドレス特
定手段３３と、この処理アドレス特定手段３３によって
特定されたアドレスに格納される割り込み処理，つまり
割り込み処理プログラムを実行する割り込み処理実行手
段３４とによって構成されている。

【００３１】次に、以上のように構成された装置の動作
を説明する。一般に、データ処理部３は、図示されてい
ないが通常処理命令の下に通常処理が行われている。

【００３２】この状態においてカードリーダ部１のカー
ド読取経路にそってカード２を走らせると、カードリー
ダ部１では、図６に示すタイミングで種々のデータを送
出する。同図（ａ）はカード２の挿入および脱出状態を
知らせるカード挿・脱データであって、カード挿入時に
オンとなり、カード脱出時にオフとなっている。同図
（ｂ）はカード走行時にカード２と接触回転しながら発
生するビット判断用クロック、同図（ｃ）はビットシリ
アルデータ、同図（ｄ）は割り込み信号を示している。

【００３３】ここで、データ処理部３は、図７のステッ
プＳ１のごとき割り込み信号を受けるごとにＩ／Ｏ４か
らビットシリアルデータを読み込んで処理データメモリ
６に保存する一方（Ｓ２）、ビットカウンタ１４のビッ
トカウント値を読み出し（Ｓ３）、プログラムメモリ５
の計算処理プログラム１１を用いて図３に示すビットの
割り込み処理プログラムに対応するアドレスを特定する
（Ｓ４）。

【００３４】具体的に述べると、今、割り込み信号を受
けて０ビット目のシリアルデータを読み込んだとき、ビ
ットカウンタ１４のビットカウント値が「０］となって
いるので、計算処理プログラムのプログラム内容がアドレステーブルのアドレス＋（ビットカウント値×２
バイト）となっているので、上記計算式から、１０００＋（０×２）＝１０００となり、アドレステーブル１２のアドレス１０００に格
納されているアドレスデータ「０］が０ビット目の割り
込み処理１のアドレスとなる。

【００３５】また、例え３ビット目のシリアルデータを
読み込んだとき、ビットカウント値が「３］となってい
るので、上記計算処理プログラムに基づいてアドレス計
算を行うと、１０００＋（３×２）＝１００６となるので、アドレステーブルのアドレス１００６に格
納されているアドレスデータ「３００］が３ビット目の
割り込み処理４のアドレスとなる。

【００３６】そして、以上のようにして例えば１ビット
目のシリアルデータに関する割り込み処理１のアドレス
「０」を特定すると、この特定された処理１を実行する
（Ｓ５₁ ）。この割り込み処理１はビットがＯＮなら
ば、１ビット目のシリアルデータをＯＮ，つまり「１」
に変換し、キャラクタデータエリア１３に格納する。こ
の０ビット目のシリアルデータの割り込み処理の処理終
了後にビットカウンタ１４のビットカウント値を「０」
→「１」に設定する。しかる後、次の１ビット目のシリ
アルデータから同様の要領で順次各ビットのシリアルデ
ータの割り込み処理アドレスを特定して割り込み処理
２，３，…を実行し、この割り込み処理結果のデータを
キャラクタデータエリア１３に格納し、これら割り込み
処理終了後にビットカウンタ１４のビットカウント値を
順次＋１インクリメントしていく。

【００３７】そして、７ビット目のシリアルデータの割
り込み処理８が終了すると、ビットカウンタ１４のビッ
トカウント値をクリアして「０」とする一方、キャラク
タカウンタ１５のカウント値を＋１インクリメントす
る。その結果、１桁目のキャラクタデータエリア１３に
は８ビットの変換データが格納され、１つの文字を構成
するキャラクタデータが格納される。以後，カードデー
タ全部が終了するまで同様の処理を繰り返し実行する。

【００３８】従って、以上のような実施例によれば、ビ
ットごとに計算処理プログラムを用いてビットシリアル
データに関する割り込み処理のアドレスを計算し、この
計算結果のアドレスの割り込み処理を実行し、引き続
き、次のビットのシリアルデータに関する割り込み処理
のアドレスを計算し、この計算結果のアドレスの割り込
み処理を実行し、それぞれの割り込み処理後に個別に処
理終了とするので、ジャンプ命令やシフト命令をなくし
て高速度で各ビットシリアルデータの割り込み処理を実
行でき、割り込み処理時間を大幅に短縮でき、各ビット
シリアルデータを確実に検出できる。その結果、各ビッ
トのシリアルデータに関する割り込み信号が発生してか
ら割り込み処理が終了するまで、ほぼ４０μsec 程度で
終了させることができる。

【００３９】また、割り込み信号を受けるごとに、各ビ
ットごとに計算処理プログラムを用いてビットシリアル
データに関する割り込み処理のアドレスを特定し、この
割り込み処理のアドレスに対応する割り込み処理を実行
し、キャラクタデータエリア１３上に各ビットデータご
とにセット／オフセットのデータを格納していくので、
処理ステップを減らし、途中経過のデータを残すことな
く所要とするデータを確実に確保できるので、メモリを
効率的に使用できる。

【００４０】

【００４１】

【発明の効果】以上説明したように本発明によれば、次
のような種々の効果を奏する。請求項１の発明は、カー
ドのビットデータごとに割り込み処理アドレスを迅速に
特定し、割り込み処理を実行するので、ビットチェック
やジャンプ命令がなくなり、ビットデータによるデータ
作成時の高速化を実現できる。

【００４２】さらに、請求項２の発明は、ビットデータ
ごとに割り込み処理を実行し、各ビットデータごとにセ
ット／オフセットのデータを格納するので、処理ステッ
プを減らし、メモリを効率的に使用できる。

【図面の簡単な説明】

【図１】本発明に係わるカード割り込み処理方法の一実
施例を説明する図。

【図２】本発明に係わるカード割り込み処理装置の一実
施例を示す構成図。

【図３】図２のプログラムメモリのデータ配列を示す
図。

【図４】図２の処理データメモリのデータ配列を示す
図。

【図５】図２のデータ処理部を構成する機能ブロツク
図。

【図６】カードリーダ部にてカードのカードデータを読
み込んだときに発生する各種データのタイムチャート。

【図７】本発明に係わるカード割り込み処理装置の動作
手順を説明する図。

【図８】従来のカードリーダの利用例を説明するカード
リーダを含むシステムの概略構成図。

【図９】図８に示すシステムの動作手順を説明する図。

【図１０】従来システムにおけるビットデータに対する
割り込み処理動作のフローチャート。

【図１１】従来システムの他の例を説明するビットデー
タに対する割り込み処理動作のフローチャート。

【図１２】図１１に示す割り込み処理動作時のビットデ
ータのデータ格納状態を説明する図。

【符号の説明】

１…カードリーダ部、２…カード、３…データ処理部、
５…プログラムメモリ、６…処理データメモリ、１２…
アドレステーブル、１３…キャラクタデータエリア、１
４…ビットカウンタ、１５…キャラクタカウンタ、３１
…データ読み込み手段、３２…ビットデータ読取り手
段、３３…処理アドレス特定手段、３４…割り込み処理
実行手段。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 9/46 G06K 17/00 G06K 19/00 G06K 1/04 G06K 7/00 G06F 3/08 G06F 12/00 G06F 13/24 G11B 19/00 G11B 20/10 G11B 23/00 G11B 25/04 G11B 27/10

Claims

(57)【特許請求の範囲】

【請求項１】カードのビットデータを読み込むごとに
発生する割り込み信号に基づいて前記ビットデータの割
り込み処理を実行するカード割り込み処理装置におい
て、予めビット対応の割り込み処理プログラムを特定するア
ドレスおよびこのアドレスの記憶位置を計算する計算処
理プログラムをそれぞれ記憶する記憶手段と、前記カードのビットデータを読み込むごとにビットをカ
ウントするビットカウンタと、前記ビットデータを読み込むごとに前記ビットカウンタ
のカウント値と前記計算プログラムとを用いて各ビット
データの割り込み処理を行う前記割り込み処理プログラ
ムのアドレスを特定する手段と、を備えたことを特徴とするカード割り込み処理装置。
【請求項２】カードのビットデータを読み込むごとに
発生する割り込み信号に基づいて前記ビットデータの割
り込み処理を実行するカード割り込み処理装置におい
て、予めビット対応の割り込み処理プログラムを特定するア
ドレスおよびこのアドレスの記憶位置を計算する計算処
理プログラムをそれぞれ記憶する第１の記憶手段と、前記カードのビットデータを読み込むごとにビットをカ
ウントするビットカウンタおよびバイトデータを記憶す
るキャラクタカウンタを有する第２の記憶手段と、前記ビットデータを読み込むごとに前記ビットカウンタ
のカウント値と前記計算処理プログラムとを用いて前記
割り込み処理プログラムのアドレスを特定する処理アド
レス特定手段と、この処理アドレス特定手段によって特定されるアドレス
に対応する割り込み処理プログラムを用いて前記ビット
データの割り込み処理を実行し、８ビットごとのビット
データの割り込み処理後に前記キャラクタカウンタのバ
イトデータを＋１インクリメントする割り込み処理実行
手段と、を備えたことを特徴とするカード割り込み処理装置。