JP2954246B2 - ディジタル一段結合回路網 - Google Patents
ディジタル一段結合回路網Info
- Publication number
- JP2954246B2 JP2954246B2 JP33094289A JP33094289A JP2954246B2 JP 2954246 B2 JP2954246 B2 JP 2954246B2 JP 33094289 A JP33094289 A JP 33094289A JP 33094289 A JP33094289 A JP 33094289A JP 2954246 B2 JP2954246 B2 JP 2954246B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- packets
- coupling
- switching
- operating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000012545 processing Methods 0.000 claims abstract description 6
- 238000012546 transfer Methods 0.000 claims abstract description 5
- 230000008878 coupling Effects 0.000 claims description 62
- 238000010168 coupling process Methods 0.000 claims description 62
- 238000005859 coupling reaction Methods 0.000 claims description 62
- 239000004020 conductor Substances 0.000 claims description 34
- 230000006870 function Effects 0.000 claims description 7
- 230000002123 temporal effect Effects 0.000 claims description 7
- 230000006386 memory function Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000007781 pre-processing Methods 0.000 abstract 7
- 238000010586 diagram Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
- H04L49/1576—Crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
- H04L49/1584—Full Mesh, e.g. knockout
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
- H04L49/455—Provisions for supporting expansion in ATM switches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高速のパケット交換される情報伝達のた
めのATM（非同期トランスファモード）技術によるモジ
ュラーに拡張可能なディジタルの一段の結合回路網に関
する。
めのATM（非同期トランスファモード）技術によるモジ
ュラーに拡張可能なディジタルの一段の結合回路網に関
する。
２つの形式の完全交換する結合モジュール、すなわち
基本および拡張モジュールを有し、それぞれＮ個の初入
力端、Ｎ×Ｌ個の拡張入力端、ＮまたはＮ×Ｌ個の初出
力端およびＮ個の拡張出力端を設けられており、結合モ
ジュールがマトリックス状に、マトリックスの最後の行
には専ら基本モジュールが、またすべての先行の行には
専ら拡張モジュールが配置されているように配置されて
おり、結合モジュールの拡張出力端がそれぞれ後続の列
内の結合モジュールの初入力端と接続されており、また
拡張モジュールの初入力端がそれぞれ後続の行内の結合
モジュールの拡張入力端と接続されており、結合モジュ
ールがそれぞれ初入力端側に経路選択の目的で１つのヘ
ッド情報フィルタを有し、また基本モジュールがそれぞ
れ１つのメモリ機能を含んでいる結合回路網は提案され
ている。
基本および拡張モジュールを有し、それぞれＮ個の初入
力端、Ｎ×Ｌ個の拡張入力端、ＮまたはＮ×Ｌ個の初出
力端およびＮ個の拡張出力端を設けられており、結合モ
ジュールがマトリックス状に、マトリックスの最後の行
には専ら基本モジュールが、またすべての先行の行には
専ら拡張モジュールが配置されているように配置されて
おり、結合モジュールの拡張出力端がそれぞれ後続の列
内の結合モジュールの初入力端と接続されており、また
拡張モジュールの初入力端がそれぞれ後続の行内の結合
モジュールの拡張入力端と接続されており、結合モジュ
ールがそれぞれ初入力端側に経路選択の目的で１つのヘ
ッド情報フィルタを有し、また基本モジュールがそれぞ
れ１つのメモリ機能を含んでいる結合回路網は提案され
ている。
将来のATD広帯域回路網の１つの中央要素は交換節点
である。交換節点の必要な大きさが増大するトラフィッ
クおよび新しい応用により変化し得るので、交換節点の
簡単な拡張可能性が要求される。
である。交換節点の必要な大きさが増大するトラフィッ
クおよび新しい応用により変化し得るので、交換節点の
簡単な拡張可能性が要求される。
１つの交換節点（“KOスイッチ”）をモジュラーに構
成するための１つの解決提案は「通信の選択された分野
のIEEEジャーナル（IEEE Journal on selected areas i
n communications）」、第SAC−５巻、第８号、1987年1
0月、第1274〜1283頁に記載されている。この提案は以
下の説明で本発明によるスイッチングマトリックスと比
較される。
成するための１つの解決提案は「通信の選択された分野
のIEEEジャーナル（IEEE Journal on selected areas i
n communications）」、第SAC−５巻、第８号、1987年1
0月、第1274〜1283頁に記載されている。この提案は以
下の説明で本発明によるスイッチングマトリックスと比
較される。
公知の拡張コンセプトは広帯域交換節点に対する例と
していわゆるKOスイッチに基づいている。その際に１つ
のＮ×Ｎ結合モジュール（第２図）は、それぞれフィル
タ、コンセントレータ、シフタおよびメモリを含んでい
るＮ個のバス−インタフェース（各出力に対して１つ）
から成っている。Ｎ本の導線が接続されている。追加的
に、コンセントレータに通ずるＮ×Ｌ個の拡張入力が設
けられている。2Nの入力および出力への拡張の際には追
加的に１つの別のこのような結合モジュールが必要であ
る。さらに、バス−インタフェースがフィルタおよびコ
ンセントレータのみを含んでいる（第３図）２つの結合
モジュールが必要である。（拡張）段の間には出力ごと
にＬ本の中間導線が必要である。その際にＬの大きさは
生ずるトラフィック負荷および必要とされるロス確率に
関係する（たとえば90％のトラフィック負荷および10-6
のパケット−ロス確率ではＬ＝８、前記文献中の第５図
を参照）。それによって２つの結合モジュールの間の導
線の数はＮ×Ｌである（第４図）。
していわゆるKOスイッチに基づいている。その際に１つ
のＮ×Ｎ結合モジュール（第２図）は、それぞれフィル
タ、コンセントレータ、シフタおよびメモリを含んでい
るＮ個のバス−インタフェース（各出力に対して１つ）
から成っている。Ｎ本の導線が接続されている。追加的
に、コンセントレータに通ずるＮ×Ｌ個の拡張入力が設
けられている。2Nの入力および出力への拡張の際には追
加的に１つの別のこのような結合モジュールが必要であ
る。さらに、バス−インタフェースがフィルタおよびコ
ンセントレータのみを含んでいる（第３図）２つの結合
モジュールが必要である。（拡張）段の間には出力ごと
にＬ本の中間導線が必要である。その際にＬの大きさは
生ずるトラフィック負荷および必要とされるロス確率に
関係する（たとえば90％のトラフィック負荷および10-6
のパケット−ロス確率ではＬ＝８、前記文献中の第５図
を参照）。それによって２つの結合モジュールの間の導
線の数はＮ×Ｌである（第４図）。
本発明の課題は、冒頭に記載した種類の結合回路網で
あって、拡張コンセプトを構成要素の強く減ぜられた複
雑さおよび交換すべき導線の高められた数において可能
にする結合回路網を提供することであり、その際に単一
の形式の結合モジュールしか必要としないものでなけれ
ばならない。
あって、拡張コンセプトを構成要素の強く減ぜられた複
雑さおよび交換すべき導線の高められた数において可能
にする結合回路網を提供することであり、その際に単一
の形式の結合モジュールしか必要としないものでなけれ
ばならない。
この課題は、本発明によれば、高速のパケット交換さ
れる情報伝達のためのATM（非同期トランスファモー
ド）技術によるモジュラーに拡張可能なディジタルの一
段の結合回路網であって、２つの形式の完全交換する結
合モジュール、すなわち基本および拡張モジュールを有
し、それぞれＮ個の初入力端、Ｎ×Ｌ個の拡張入力端、
ＮまたはＮ×Ｌ個の初出力端およびＮ個の拡張出力端を
設けられており、結合モジュールがマトリックス状に、
マトリックスの最後の行には専ら基本モジュールが、ま
たすべての先行の行には専ら拡張モジュールが配置され
ているように配置されており、結合モジュールの拡張出
力端がそれぞれ後続の列内の結合モジュールの初入力端
と接続されており、また拡張モジュールの初入力端がそ
れぞれ後続の行内の結合モジュールの拡張入力端と接続
されており、結合モジュールがそれぞれ初入力端側に経
路選択の目的で１つのヘッド情報フィルタを有し、また
基本モジュールがそれぞれ１つのメモリ機能を含んでい
る結合回路網において、２つの形式の結合モジュールの
代わりに、２種類の作動モードにより予交換モジュール
としてまたは最終交換モジュールとして作動可能であ
り、Ｎ個の初入力端、Ｎ個の拡張入力端、Ｎ個の初出力
端およびＮ個の拡張出力端を有するメモリ機能を有する
単一の形式の結合モジュールが設けられており、第１の
作動モードがＮ個の初入力導線およびＮ個の拡張入力導
線をＮ個の初出力導線に交換するための最終交換モジュ
ールとしての結合モジュールの機能を実現し、また第２
の作動モードがＮ個の初入力導線の予交換およびＮ個の
拡張入力導線の通過接続のための予交換モジュールとし
ての結合モジュールの機能を実現し、予交換モジュール
として動作する結合モジュールが2Nのパケットを同時に
読入れ、またＮのパケットを同時に読出すことができ、
また予交換モジュールとして動作する結合モジュールは
そのヘッド情報フィルタにより当該の結合マトリックス
列へのパケットの交換のためにヘッド情報の一部分のみ
を処理し、従ってマトリックス列の導線はこのマトリッ
クス列に対するパケットから共通に利用され、またいわ
ゆるパケットオーバーホーリングの回避のために、予交
換モジュールとして動作する結合モジュールのＮ本の初
入力導線の１つにそれぞれ到来するパケットの時間的順
序が場合に応じて予交換モジュールとして動作する結合
モジュールのＮ本の初出力導線の空間的配列により置換
され、最終交換モジュールとして動作する結合モジュー
ルが2Nのパケットを同時に読入れることができ、また最
終交換モジュールとして動作する結合モジュールがその
ヘッド情報フィルタによりヘッド情報の１つの他の部分
を１つのマトリックス出力への最終的な交換のために処
理し、結合モジュールが少なくとも１つの外部制御端子
を介して第１の作動モード又は第２の動作モードを設定
し得る論理回路を有することによって解決される。
れる情報伝達のためのATM（非同期トランスファモー
ド）技術によるモジュラーに拡張可能なディジタルの一
段の結合回路網であって、２つの形式の完全交換する結
合モジュール、すなわち基本および拡張モジュールを有
し、それぞれＮ個の初入力端、Ｎ×Ｌ個の拡張入力端、
ＮまたはＮ×Ｌ個の初出力端およびＮ個の拡張出力端を
設けられており、結合モジュールがマトリックス状に、
マトリックスの最後の行には専ら基本モジュールが、ま
たすべての先行の行には専ら拡張モジュールが配置され
ているように配置されており、結合モジュールの拡張出
力端がそれぞれ後続の列内の結合モジュールの初入力端
と接続されており、また拡張モジュールの初入力端がそ
れぞれ後続の行内の結合モジュールの拡張入力端と接続
されており、結合モジュールがそれぞれ初入力端側に経
路選択の目的で１つのヘッド情報フィルタを有し、また
基本モジュールがそれぞれ１つのメモリ機能を含んでい
る結合回路網において、２つの形式の結合モジュールの
代わりに、２種類の作動モードにより予交換モジュール
としてまたは最終交換モジュールとして作動可能であ
り、Ｎ個の初入力端、Ｎ個の拡張入力端、Ｎ個の初出力
端およびＮ個の拡張出力端を有するメモリ機能を有する
単一の形式の結合モジュールが設けられており、第１の
作動モードがＮ個の初入力導線およびＮ個の拡張入力導
線をＮ個の初出力導線に交換するための最終交換モジュ
ールとしての結合モジュールの機能を実現し、また第２
の作動モードがＮ個の初入力導線の予交換およびＮ個の
拡張入力導線の通過接続のための予交換モジュールとし
ての結合モジュールの機能を実現し、予交換モジュール
として動作する結合モジュールが2Nのパケットを同時に
読入れ、またＮのパケットを同時に読出すことができ、
また予交換モジュールとして動作する結合モジュールは
そのヘッド情報フィルタにより当該の結合マトリックス
列へのパケットの交換のためにヘッド情報の一部分のみ
を処理し、従ってマトリックス列の導線はこのマトリッ
クス列に対するパケットから共通に利用され、またいわ
ゆるパケットオーバーホーリングの回避のために、予交
換モジュールとして動作する結合モジュールのＮ本の初
入力導線の１つにそれぞれ到来するパケットの時間的順
序が場合に応じて予交換モジュールとして動作する結合
モジュールのＮ本の初出力導線の空間的配列により置換
され、最終交換モジュールとして動作する結合モジュー
ルが2Nのパケットを同時に読入れることができ、また最
終交換モジュールとして動作する結合モジュールがその
ヘッド情報フィルタによりヘッド情報の１つの他の部分
を１つのマトリックス出力への最終的な交換のために処
理し、結合モジュールが少なくとも１つの外部制御端子
を介して第１の作動モード又は第２の動作モードを設定
し得る論理回路を有することによって解決される。
本発明の有利な構成は請求項２以下にあげられてい
る。
る。
以下、図面により本発明を一層詳細に説明する。
結合フィールド内の交換機能を前および最終交換モジ
ュールに分配する以下に説明する拡張コンセプトは、示
されているように出力メモリを有する結合アーキテクチ
ァだけでなく、入力メモリセおよび中央メモリを有する
結合器にも応用可能である。
ュールに分配する以下に説明する拡張コンセプトは、示
されているように出力メモリを有する結合アーキテクチ
ァだけでなく、入力メモリセおよび中央メモリを有する
結合器にも応用可能である。
前および最終交換モジュールの実現は単一のVLSIモジ
ュールにより行われ得る。これは２つの相異なる、外部
から設定可能な作動モードを有する。作動モード１では
チップは最終交換モジュールとして動作し、作動モード
２ではチップは予交換モジュール機能を満足する。
ュールにより行われ得る。これは２つの相異なる、外部
から設定可能な作動モードを有する。作動モード１では
チップは最終交換モジュールとして動作し、作動モード
２ではチップは予交換モジュール機能を満足する。
Ｎから2N導線への拡張の際には、作動モード１（最終
交換）で動作する１つの交換チップとならんで、作動モ
ード２（予交換）で動作する１つの別の交換チップおよ
び各１つの交換チップが設けられる。すなわち列あたり
それぞれ最も下のチップは作動モード１で動作し、結合
マトリックスの他のすべてのチップは作動モード２で動
作する。
交換）で動作する１つの交換チップとならんで、作動モ
ード２（予交換）で動作する１つの別の交換チップおよ
び各１つの交換チップが設けられる。すなわち列あたり
それぞれ最も下のチップは作動モード１で動作し、結合
マトリックスの他のすべてのチップは作動モード２で動
作する。
作動モード２（予交換）のチップは下記のように動作
する。
する。
チップの入力導線を経て到来するパケットは、このチ
ップに対応付けられている１つの結合フィールド出力端
に属するか否かを検査される。もし検査の結果が肯定で
あれば、パケットは１つのメモリ内に格納される。他の
出力アドレスを有するパケットはすぐ次のチップ列に伝
達される。拡張導線を経て到来するパケットは既に予交
換されており、メモリ内に格納される。
ップに対応付けられている１つの結合フィールド出力端
に属するか否かを検査される。もし検査の結果が肯定で
あれば、パケットは１つのメモリ内に格納される。他の
出力アドレスを有するパケットはすぐ次のチップ列に伝
達される。拡張導線を経て到来するパケットは既に予交
換されており、メモリ内に格納される。
メモリから出力導線への読出しはサイクリックに行わ
れ、従って付属の列アドレスを有するパケットで均等に
割り当てられている。こうしてパケットクロックあたり
Ｎ個までのパケットが同時にメモリから読出され、また
すぐ次のチップへ伝達され得る。この方法は“マルチパ
イプ原理”と呼ばれる。
れ、従って付属の列アドレスを有するパケットで均等に
割り当てられている。こうしてパケットクロックあたり
Ｎ個までのパケットが同時にメモリから読出され、また
すぐ次のチップへ伝達され得る。この方法は“マルチパ
イプ原理”と呼ばれる。
作動モード１（最終交換）のチップは下記のように動
作する。
作する。
入力導線を経て到来し、かつ正しい列アドレスを有す
るパケット、ならびに拡張導線を経て到来するすべての
パケットは記憶され、また最終的な結合フィールド出力
端に同時に導かれるアドレスに相応して交換される。
るパケット、ならびに拡張導線を経て到来するすべての
パケットは記憶され、また最終的な結合フィールド出力
端に同時に導かれるアドレスに相応して交換される。
詳細には、本発明によれば、２つの形式の結合モジュ
ールの代わりに、２種類の作動モードM1、M2により予交
換モジュールとしてまたは最終交換モジュールとして作
動可能であり、Ｎ個の初入力端、Ｎ個の拡張入力端、Ｎ
個の初出力端およびＮ個の拡張出力端を有するメモリ機
能を有する単一の形式の結合モジュールが設けられてい
る。第１の作動モードM1がＮ個の初入力導線およびＮ個
の拡張入力導線をＮ個の初出力導線に交換するための終
端拡張モジュールとしての結合モジュールの機能を実現
し、また第２の作動モードM2がＮ個の初入力導線の予交
換およびＮ個の拡張入力導線の通過接続のための予交換
モジュールとしての結合モジュールの機能を実現する。
予交換モジュールとして動作する結合モジュールが2Nの
パケットを同時に読入れ、またＮのパケットを同時に読
出すことができる。予交換モジュールとして動作する結
合モジュールはそのヘッド情報フィルタKFにより当接の
結合マトリックス列へのパケットの交換のために結合情
報の一部分のみを処理し、従ってマトリックス列の導線
はこのマトリックス列に対するパケットから共通に利用
される。いわゆるパケットオーバーホーリングの回避の
ために、予交換モジュールとして動作する結合モジュー
ルのＮ本の初入力導線の１つにそれぞれ到来するパケッ
トの時間的順序が場合に応じて予交換モジュールとして
動作する結合モジュールのＮ本の初出力導線の１つの空
間的配列により置換される。最終交換モジュールとして
動作する結合モジュールが2Nのパケットを同時に読入れ
ることができる。最終交換モジュールとして動作する結
合モジュールはそのヘッド情報フィルタKFによりヘッド
情報の１つの他の部分を１つのマトリックス出力への最
終的な交換のために処理する。
ールの代わりに、２種類の作動モードM1、M2により予交
換モジュールとしてまたは最終交換モジュールとして作
動可能であり、Ｎ個の初入力端、Ｎ個の拡張入力端、Ｎ
個の初出力端およびＮ個の拡張出力端を有するメモリ機
能を有する単一の形式の結合モジュールが設けられてい
る。第１の作動モードM1がＮ個の初入力導線およびＮ個
の拡張入力導線をＮ個の初出力導線に交換するための終
端拡張モジュールとしての結合モジュールの機能を実現
し、また第２の作動モードM2がＮ個の初入力導線の予交
換およびＮ個の拡張入力導線の通過接続のための予交換
モジュールとしての結合モジュールの機能を実現する。
予交換モジュールとして動作する結合モジュールが2Nの
パケットを同時に読入れ、またＮのパケットを同時に読
出すことができる。予交換モジュールとして動作する結
合モジュールはそのヘッド情報フィルタKFにより当接の
結合マトリックス列へのパケットの交換のために結合情
報の一部分のみを処理し、従ってマトリックス列の導線
はこのマトリックス列に対するパケットから共通に利用
される。いわゆるパケットオーバーホーリングの回避の
ために、予交換モジュールとして動作する結合モジュー
ルのＮ本の初入力導線の１つにそれぞれ到来するパケッ
トの時間的順序が場合に応じて予交換モジュールとして
動作する結合モジュールのＮ本の初出力導線の１つの空
間的配列により置換される。最終交換モジュールとして
動作する結合モジュールが2Nのパケットを同時に読入れ
ることができる。最終交換モジュールとして動作する結
合モジュールはそのヘッド情報フィルタKFによりヘッド
情報の１つの他の部分を１つのマトリックス出力への最
終的な交換のために処理する。
パケットが単一のパケットクロック内で予交換モジュ
ールとして動作する結合モジュールVVMのメモリSPから
読出される場合に失われるパケットの時間的順序が、最
初にメモリ内に読入れられるパケットが最高の優先順位
を有する初出力導線、すなわち当該の結合モジュールの
メモリにより結合回路網のすぐ次の当該の行のなかです
べてのＮ個の拡張入力導線のうちで最初のものとして処
理される導線を介して読出されるように、空間的配列に
より置換され、第２のパケットが第２に高い優先順位を
有する初出力導線を経て出力され（以下同様）、それに
よってパケットの時間的順序が再び得られる。
ールとして動作する結合モジュールVVMのメモリSPから
読出される場合に失われるパケットの時間的順序が、最
初にメモリ内に読入れられるパケットが最高の優先順位
を有する初出力導線、すなわち当該の結合モジュールの
メモリにより結合回路網のすぐ次の当該の行のなかです
べてのＮ個の拡張入力導線のうちで最初のものとして処
理される導線を介して読出されるように、空間的配列に
より置換され、第２のパケットが第２に高い優先順位を
有する初出力導線を経て出力され（以下同様）、それに
よってパケットの時間的順序が再び得られる。
結合モジュールは、少なくとも１つの外部制御端子を
介して第１の作動モードM1または第２の作動モードM2を
設定し得る論理回路を有する。
介して第１の作動モードM1または第２の作動モードM2を
設定し得る論理回路を有する。
空間的配列は、当該の結合モジュール内のメモリに対
応付けられている論理回路により発生される。
応付けられている論理回路により発生される。
相異なるパケット位相で入力導線に到着するパケット
は、それらの処理の前に当該の結合モジュールのなかで
共通のパケット位相位置にもたらされる。
は、それらの処理の前に当該の結合モジュールのなかで
共通のパケット位相位置にもたらされる。
第１図は本発明による拡張コンセプトを示すブロック回
路図、第２図は従来の技術によるＮ×Ｎ結合モジュール
を示す図、第３図は従来の技術によるＮ×Ｎ拡張モジュ
ールを示す図、第４図は１つの公知の拡張コンセプトを
示すブロック回路図である。 KF……ヘッド情報フィルタ SP……メモリ
路図、第２図は従来の技術によるＮ×Ｎ結合モジュール
を示す図、第３図は従来の技術によるＮ×Ｎ拡張モジュ
ールを示す図、第４図は１つの公知の拡張コンセプトを
示すブロック回路図である。 KF……ヘッド情報フィルタ SP……メモリ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−86938（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28
Claims (4)
- 【請求項１】高速のパケット交換される情報伝達のため
のATM（非同期トランスファモード）技術によるモジュ
ラーに拡張可能なディジタルの一段の結合回路網であっ
て、２種類の作動モード（M1、M2）により予交換モジュ
ールとして又は最終交換モジュールとして作動可能であ
り、Ｎ個の初入力端、Ｎ個の拡張入力端、Ｎ個の初出力
端およびＮ個の拡張出力端を有するメモリ機能を有する
単一の形式の結合モジュールが設けられており、第１の
作動モード（M1）がＮ個の初入力導線およびＮ個の拡張
入力導線をＮ個の初出力導線に交換するための最終交換
モジュールとしての結合モジュールの機能を実現し、ま
た第２の作動モード（M2）がＮ個の初入力導線の予交換
およびＮ個の拡張入力導線の通過接続のための予交換モ
ジュールとしての結合モジュールの機能を実現し、予交
換モジュールとして動作する結合モジュールが2Nのパケ
ットを同時に読み入れ、またＮのパケットを同時に読み
出すことができ、また予交換モジュールとして動作する
結合モジュールはそのヘッド情報フィルタ（KF）により
当該の結合マトリックス列へのパケットの交換のために
ヘッド情報の一部分のみを処理し、マトリックス列の導
線はこのマトリックス列に対するパケットから共通に利
用され、またいわゆるパケットオーバーホーリングの回
避のために、予交換モジュールとして動作する結合モジ
ュールのＮ本の初入力導線の１つにそれぞれ到来するパ
ケットの時間的順序が場合に応じて予交換モジュールと
して動作する結合モジュールのＮ本の初出力導線の空間
的配列により置換され、最終交換モジュールとして動作
する結合モジュールが2Nのパケットを同時に読入れるこ
とができ、また最終交換モジュールとして動作する結合
モジュールがそのヘッド情報フィルタ（KF）によりヘッ
ド情報の１つの他の部分を１つのマトリックス出力への
最終的な交換のために処理し、結合モジュールが少なく
とも１つの外部制御端子を介して第１の作動モード（M
1）又は第２の作動モード（M2）を設定し得る論理回路
を有することを特徴とするディジタル一段結合回路網。 - 【請求項２】パケットが単一のパケットクロック内で予
交換モジュールとして動作する結合モジュールのメモリ
（SP）から読出される場合に失われるパケットの時間的
順序が、最初にメモリ内に読入れられるパケットが最高
の優先順位を有する初出力導線、即ち当該の結合モジュ
ールのメモリにより結合回路網のすぐ次の当該の行のな
かですべてのＮ個の拡張入力導線のうちで最初のものと
して処理される導線を介して読出されるように、空間的
配列により置換され、第２のパケットが第２の高い優先
順位を有する初出力導線を経て出力され（以下同様）、
それによってパケットの時間的順序が再び得られること
を特徴とする請求項１記載の結合回路網。 - 【請求項３】空間的配列が、当該の結合モジュール内の
メモリに対応付けられている論理回路により発生される
ことを特徴とする請求項２記載の結合回路網。 - 【請求項４】相異なるパケット位相で入力導線に到着す
るパケットが、それらの処理の前に当該の結合モジュー
ルのなかで共通のパケット位相位置にもたらされること
を特徴とする請求項１記載の結合回路網。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3843726 | 1988-12-23 | ||
| DE3843726.0 | 1988-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224550A JPH02224550A (ja) | 1990-09-06 |
| JP2954246B2 true JP2954246B2 (ja) | 1999-09-27 |
Family
ID=6370143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33094289A Expired - Fee Related JP2954246B2 (ja) | 1988-12-23 | 1989-12-20 | ディジタル一段結合回路網 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0374574B1 (ja) |
| JP (1) | JP2954246B2 (ja) |
| AT (1) | ATE103442T1 (ja) |
| AU (1) | AU4722989A (ja) |
| CA (1) | CA2006392C (ja) |
| DE (1) | DE58907294D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU630728B2 (en) * | 1989-08-09 | 1992-11-05 | Alcatel N.V. | Switching network for an atm system |
| SE470039B (sv) * | 1992-03-17 | 1993-10-25 | Ellemtel Utvecklings Ab | Sätt att i en paketväljare åstadkomma länkgruppering |
| SE515177C2 (sv) * | 1992-06-01 | 2001-06-25 | Ericsson Telefon Ab L M | Kvadratisk väljararkitektur |
| CA2185303A1 (en) * | 1996-09-11 | 1998-03-12 | Eric Fankhauser | Crosspoint switch with improved pin-outs and expansion inputs |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760570A (en) * | 1986-08-06 | 1988-07-26 | American Telephone & Telegraph Company, At&T Bell Laboratories | N-by-N "knockout" switch for a high-performance packet switching system |
| JPH0683261B2 (ja) * | 1987-05-26 | 1994-10-19 | 富士通株式会社 | ヘッダ駆動形パケット交換機 |
-
1989
- 1989-12-05 EP EP89122365A patent/EP0374574B1/de not_active Expired - Lifetime
- 1989-12-05 DE DE89122365T patent/DE58907294D1/de not_active Expired - Fee Related
- 1989-12-05 AT AT89122365T patent/ATE103442T1/de not_active IP Right Cessation
- 1989-12-20 JP JP33094289A patent/JP2954246B2/ja not_active Expired - Fee Related
- 1989-12-21 CA CA002006392A patent/CA2006392C/en not_active Expired - Fee Related
- 1989-12-22 AU AU47229/89A patent/AU4722989A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| AU4722989A (en) | 1990-06-28 |
| DE58907294D1 (de) | 1994-04-28 |
| EP0374574A3 (de) | 1991-06-12 |
| EP0374574B1 (de) | 1994-03-23 |
| EP0374574A2 (de) | 1990-06-27 |
| JPH02224550A (ja) | 1990-09-06 |
| CA2006392C (en) | 1999-11-16 |
| ATE103442T1 (de) | 1994-04-15 |
| CA2006392A1 (en) | 1990-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2954245B2 (ja) | デイジタル一段結合回路網 | |
| EP0761071B1 (en) | Optical telecommunications network | |
| JP2595025B2 (ja) | 空間分割形スイッチを用いた高速パケット交換装置 | |
| JP2996353B2 (ja) | 非同期時分割多重セルのスイッチングのための多重路自己経路選択交換網 | |
| JPS62501045A (ja) | ステ−ジ アドレス同定フィ−ルドを含む自己経路指定パケット | |
| JPH11266273A (ja) | スイッチ構造及びそのアップグレード方法 | |
| JPH0583292A (ja) | 光スイツチおよびスイツチングモジユール | |
| US5602844A (en) | Self routing crossbar switch suitable for use as a switching fabric in an ATM switch | |
| JPH01151395A (ja) | 電気通信ディジタル交換方法及びその変換機 | |
| US5487062A (en) | Looped bus system for connecting plural nodes or plural circuit cards | |
| JP3073534B2 (ja) | セルスイッチ結合網およびその試験方法 | |
| US4905224A (en) | Sorting unit for a switching node comprising a plurality of digital switching matrix networks for fast, asynchronous packet switching networks | |
| US5365358A (en) | Optical switching equipment for the through-connection of optical message cells | |
| JPH02224550A (ja) | ディジタル一段結合回路網 | |
| JP3167974B2 (ja) | 循環構造を有する光スイッチ装置のスイッチング方法 | |
| US5633864A (en) | Communication system comprising an ATM network and a demultiplexing device | |
| EP0446492B1 (en) | Communication switching module | |
| EP0369116B1 (en) | TDM switching matrix controller | |
| KR0150622B1 (ko) | 대용량화에 적합한 비동기 전송모드 스위칭 시스템 | |
| JP2585864B2 (ja) | 分配接続方式 | |
| JP3075276B2 (ja) | ファイバーチャネルファブリックおよびファブリックポート | |
| JP2756604B2 (ja) | 自己ルーチングスイッチ網 | |
| JP3012313B2 (ja) | コピースイッチ網 | |
| JPH0367380B2 (ja) | ||
| JPH11205326A (ja) | Ａｔｍスイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |