JP2995414B2 - バッファされたデータパケットを通信ネットワーク上に送信する方法及びシステム - Google Patents
バッファされたデータパケットを通信ネットワーク上に送信する方法及びシステムInfo
- Publication number
- JP2995414B2 JP2995414B2 JP29943789A JP29943789A JP2995414B2 JP 2995414 B2 JP2995414 B2 JP 2995414B2 JP 29943789 A JP29943789 A JP 29943789A JP 29943789 A JP29943789 A JP 29943789A JP 2995414 B2 JP2995414 B2 JP 2995414B2
- Authority
- JP
- Japan
- Prior art keywords
- data packet
- access unit
- request
- bus
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 33
- 238000000034 method Methods 0.000 title claims description 33
- 238000011144 upstream manufacturing Methods 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2852—Metropolitan area networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔発明の背景〕 この発明は、バッファされたデータパケットを通信ネ
ットワーク上に送信する方法及びシステムに関する。
ットワーク上に送信する方法及びシステムに関する。
更に詳述すると、この発明は、反対方向に向く第１及
び第２の単一方向バスとこれらの間に結合された複数の
アクセスユニットとを有する通信ネットワーク上のタイ
ムスロット内でデータパケットを送信するような方法及
びシステムであって、上記方法が、各アクセスユニット
において受信された前記第１の単一方向バス上に送信す
べきデータパケットを待ち行列状に並べることによりデ
ータパケットの分散された待ち行列を形成するステップ
と、各アクセスユニットによりこれら各アクセスユニッ
トの待ち行列内の各データパケットに関して前記第２の
単一方向バス上に要求フラグを送信するステップと、各
アクセスユニットにおいてそのアクセスユニットを前記
第２の単一方向バスを介して通過する全ての要求フラグ
を監視するステップと、あるアクセスユニットにおいて
前記第１のバスを介して所定の数の空のタイムスロット
が通過した場合に前記待ち行列からデータパケットを送
信するステップとを有しているような方法及びシステム
に関する。
び第２の単一方向バスとこれらの間に結合された複数の
アクセスユニットとを有する通信ネットワーク上のタイ
ムスロット内でデータパケットを送信するような方法及
びシステムであって、上記方法が、各アクセスユニット
において受信された前記第１の単一方向バス上に送信す
べきデータパケットを待ち行列状に並べることによりデ
ータパケットの分散された待ち行列を形成するステップ
と、各アクセスユニットによりこれら各アクセスユニッ
トの待ち行列内の各データパケットに関して前記第２の
単一方向バス上に要求フラグを送信するステップと、各
アクセスユニットにおいてそのアクセスユニットを前記
第２の単一方向バスを介して通過する全ての要求フラグ
を監視するステップと、あるアクセスユニットにおいて
前記第１のバスを介して所定の数の空のタイムスロット
が通過した場合に前記待ち行列からデータパケットを送
信するステップとを有しているような方法及びシステム
に関する。
この種の方法は、国際特許出願公開第WO 86/03639号
に記載されている。この従来の方法によれば、アクセス
ユニットにおいては、あるデータパケットがその待ち行
列（キュー）の先頭に到達すると該データパケットの要
求フラグが第２のバス上に送信されるようになってい
る。そして、これと同時に、その時点の要求カウンタの
値が減算カウンタ（ダウンカウンタ）に設定（ロード）
され、その後該要求カウンタはリセットされる。またそ
の後、上記要求カウンタは第２のバス上を通過する要求
フラグの数を再び積算開始する一方、アクセスユニット
は空のタイムスロットが第１のバス上で検出される毎に
前記減算カウンタに対してデクリメント信号（減算計数
信号）を発生する。そして、前記減算カウンタが所定の
終了値（零）に到達したのちに該アクセスユニットによ
り最初に検出された空のタイムスロットは、該アクセス
ユニットにより前記データパケットを第１のバス上に送
信するために用いられる。また、アクセスユニット内の
待ち行列が、送信すべき更に少なくとも１個以上のデー
タパケットを有している場合は、その時点の要求カウン
タの新たな値が減算カウンタに設定され、上記待ち行列
中の最後のデータパケットが送信されるまで上述の全て
の手順が繰り返される。また、もし待ち行列中に最早デ
ータパケットが無い場合は、要求カウンタは下流側のア
クセスユニットにより送信された通過要求フラグを依然
として積算するが、同時に第１のバスを下流方向に通過
する各空タイムスロットによりデクリメントされる。こ
れにより、アクセスユニットは、下流側のアクセスユニ
ットにより送信された要求フラグであって未だ応答され
ず依然として未処理のものを監視する。
に記載されている。この従来の方法によれば、アクセス
ユニットにおいては、あるデータパケットがその待ち行
列（キュー）の先頭に到達すると該データパケットの要
求フラグが第２のバス上に送信されるようになってい
る。そして、これと同時に、その時点の要求カウンタの
値が減算カウンタ（ダウンカウンタ）に設定（ロード）
され、その後該要求カウンタはリセットされる。またそ
の後、上記要求カウンタは第２のバス上を通過する要求
フラグの数を再び積算開始する一方、アクセスユニット
は空のタイムスロットが第１のバス上で検出される毎に
前記減算カウンタに対してデクリメント信号（減算計数
信号）を発生する。そして、前記減算カウンタが所定の
終了値（零）に到達したのちに該アクセスユニットによ
り最初に検出された空のタイムスロットは、該アクセス
ユニットにより前記データパケットを第１のバス上に送
信するために用いられる。また、アクセスユニット内の
待ち行列が、送信すべき更に少なくとも１個以上のデー
タパケットを有している場合は、その時点の要求カウン
タの新たな値が減算カウンタに設定され、上記待ち行列
中の最後のデータパケットが送信されるまで上述の全て
の手順が繰り返される。また、もし待ち行列中に最早デ
ータパケットが無い場合は、要求カウンタは下流側のア
クセスユニットにより送信された通過要求フラグを依然
として積算するが、同時に第１のバスを下流方向に通過
する各空タイムスロットによりデクリメントされる。こ
れにより、アクセスユニットは、下流側のアクセスユニ
ットにより送信された要求フラグであって未だ応答され
ず依然として未処理のものを監視する。
上記の方法によれば、各データパケットは先ずアクセ
スユニット内の待ち行列中を移動しなければならない。
また、上記データパケットが待ち行列の先頭に到達して
も、該データパケットは、それが送信される前に下流側
のアクセスユニットにより要求された多数の空のタイム
スロットが通過するのを更に待たなければならない。ま
た、アクセスユニットの待ち行列の長さについても考慮
されていない。このことは、あるデータパケットのアク
セスユニットへの到達時点と該データパケットが実際に
送信される時点との間の期間が、比較的通信が忙しいア
クセスユニットにとってよりも比較的通信が暇なアクセ
スユニットにとっての方がかなり短くなることを意味す
る。更に、実際には、タイムスロット発生器から比較的
短い距離にあるアクセスユニットに到達するデータパケ
ットの待ち時間の方が、タイムスロット発生器からより
離れたアクセスユニットに到達するデータパケットの待
ち時間よりも、平均的にかなり短くなることがわかって
いる。
スユニット内の待ち行列中を移動しなければならない。
また、上記データパケットが待ち行列の先頭に到達して
も、該データパケットは、それが送信される前に下流側
のアクセスユニットにより要求された多数の空のタイム
スロットが通過するのを更に待たなければならない。ま
た、アクセスユニットの待ち行列の長さについても考慮
されていない。このことは、あるデータパケットのアク
セスユニットへの到達時点と該データパケットが実際に
送信される時点との間の期間が、比較的通信が忙しいア
クセスユニットにとってよりも比較的通信が暇なアクセ
スユニットにとっての方がかなり短くなることを意味す
る。更に、実際には、タイムスロット発生器から比較的
短い距離にあるアクセスユニットに到達するデータパケ
ットの待ち時間の方が、タイムスロット発生器からより
離れたアクセスユニットに到達するデータパケットの待
ち時間よりも、平均的にかなり短くなることがわかって
いる。
上記のように、各アクセスユニットにおける通信密度
およびアクセスユニットの物理的な位置に依存して、デ
ータパケットのアクセスユニットへの到達時点とその送
信時点との間の待ち時間が大きく変動することは、問題
である。さらに、多くの用途においては、ジッタ、すな
わち同一のアクセスユニットに到達する２つの連続する
データパケットの待ち時間の差、は最小にすることが望
ましい。従って多くの場合、このようなシステムにとっ
ては、送信方法が“先入／先出”原理に合致して動作す
るのが有利であると考えられる。厳格に先入／先出を維
持するということは、各データパケットの待ち時間が、
該パケットが供給されるアクセスユニットの物理的な位
置に依存するのではなく、システムの全体としての通信
密度のみに依存するということを、意味する。すなわ
ち、もし上記通信密度が増加した場合は、各データパケ
ットの待ち時間もそれに比例して増加する。更に、厳格
な先入／先出原理は、前述したジッタの最小化への対策
でもある。
およびアクセスユニットの物理的な位置に依存して、デ
ータパケットのアクセスユニットへの到達時点とその送
信時点との間の待ち時間が大きく変動することは、問題
である。さらに、多くの用途においては、ジッタ、すな
わち同一のアクセスユニットに到達する２つの連続する
データパケットの待ち時間の差、は最小にすることが望
ましい。従って多くの場合、このようなシステムにとっ
ては、送信方法が“先入／先出”原理に合致して動作す
るのが有利であると考えられる。厳格に先入／先出を維
持するということは、各データパケットの待ち時間が、
該パケットが供給されるアクセスユニットの物理的な位
置に依存するのではなく、システムの全体としての通信
密度のみに依存するということを、意味する。すなわ
ち、もし上記通信密度が増加した場合は、各データパケ
ットの待ち時間もそれに比例して増加する。更に、厳格
な先入／先出原理は、前述したジッタの最小化への対策
でもある。
したがって、本発明の目的は、本明細書の冒頭で述べ
た形式の方法を、厳格な先入／先出原理が維持されるよ
うに具体化することにある。
た形式の方法を、厳格な先入／先出原理が維持されるよ
うに具体化することにある。
上記目的を達成するため、本発明は冒頭に述べたよう
な通信ネットワーク上のタイムスロット内でデータパケ
ットを送信する方法において、他のデータパケットがア
クセスユニットに到来し、かつその待ち行列に加えられ
た時点で、当該アクセスユニットにより前記第２のバス
上に要求フラグが送信され、前記他のデータパケット
は、複数の空のタイムスロットが前記第１のバスを介し
て当該アクセスユニットを通過したのち、該アクセスユ
ニットにより第１のバス上の最初の空のタイムスロット
において送信され、上記複数の空のタイムスロットの数
は、前記他のデータパケットが当該アクセスユニットに
到達した時点での分散された待ち行列中のデータパケッ
トの合計数に等しく、これによりそれらのデータパケッ
トのみが前記他のデータパケット以前に送信されるよう
にした（先入／先出原理）ことを特徴としている。
な通信ネットワーク上のタイムスロット内でデータパケ
ットを送信する方法において、他のデータパケットがア
クセスユニットに到来し、かつその待ち行列に加えられ
た時点で、当該アクセスユニットにより前記第２のバス
上に要求フラグが送信され、前記他のデータパケット
は、複数の空のタイムスロットが前記第１のバスを介し
て当該アクセスユニットを通過したのち、該アクセスユ
ニットにより第１のバス上の最初の空のタイムスロット
において送信され、上記複数の空のタイムスロットの数
は、前記他のデータパケットが当該アクセスユニットに
到達した時点での分散された待ち行列中のデータパケッ
トの合計数に等しく、これによりそれらのデータパケッ
トのみが前記他のデータパケット以前に送信されるよう
にした（先入／先出原理）ことを特徴としている。
アクセスユニットにおいて他のデータパケットが待ち
行列に加えられた時にこの他のデータパケットに関する
要求フラグを送信することによって、いずれかのアクセ
スユニットの待ち行列に既に存在する全てのデータパケ
ットが上記他のデータパケットに対して高い優先権を持
つことになるが、該他のデータパケットよりも後にいず
れかのアクセスユニットに到達する全てのデータパケッ
トはより低い優先権を持つことになる。言い換えると、
先入／先出原理が厳格に維持される。
行列に加えられた時にこの他のデータパケットに関する
要求フラグを送信することによって、いずれかのアクセ
スユニットの待ち行列に既に存在する全てのデータパケ
ットが上記他のデータパケットに対して高い優先権を持
つことになるが、該他のデータパケットよりも後にいず
れかのアクセスユニットに到達する全てのデータパケッ
トはより低い優先権を持つことになる。言い換えると、
先入／先出原理が厳格に維持される。
他のデータパケットが到達した時点に、分散された待
ち行列中に既にある全てのデータパケットを上記他のパ
ケットの各々に対して監視するために、上記他のデータ
パケットが当該アクセスユニットに到達しかつその待ち
行列に加えられた時に、該他のデータパケットに、ある
値を加える必要がある。すなわちこの値とは、最後のデ
ータパケットの到達から上記他のデータパケットより前
に上記アクセスユニットにより検出された要求フラグの
数に等しい数である。
ち行列中に既にある全てのデータパケットを上記他のパ
ケットの各々に対して監視するために、上記他のデータ
パケットが当該アクセスユニットに到達しかつその待ち
行列に加えられた時に、該他のデータパケットに、ある
値を加える必要がある。すなわちこの値とは、最後のデ
ータパケットの到達から上記他のデータパケットより前
に上記アクセスユニットにより検出された要求フラグの
数に等しい数である。
また、本発明はデータパケットを送信する方法に関す
るのみでなく、そのような方法を実行するためのシステ
ムにも関する。この発明によれば、反対方向に向く第１
及び第２の単一方向バスとこれらの間に結合された複数
のアクセスユニットとを有する通信ネットワーク上のタ
イムスロットでデータパケットを送信するシステムであ
って、該システムが、各アクセスユニット内に、前記第
２のバス上を通過する各要求フラグによりインクリメン
ト（加算計数）されるように接続された要求フラグカウ
ンタと、前記第１のバス上を通過する各空のタイムスロ
ットにより、初期設定値から所定の終了値に向かってデ
クリメント（減算計数）されるように接続された減算カ
ウンタと、当該アクセスユニットで受信されたデータパ
ケットを待ち行列状にならべるキューバッファ（Queue
Buffer）と、上記キューバッファ中の各データパケット
に関して要求フラグを送信し、前記減算カウンタが前記
所定の終了値に到達した後に待ち行列の先頭のデータパ
ケットの送信を開始し、かつ前記減算カウンタを前記要
求カウンタ中に積算された値に基づいて再設定するよう
に構成された論理インターフェースとを有するシステム
において、 前記キューバッファが、各データパケットと組で付加
値を記憶すると共に該バッファ中をシフトすることがで
きるように構成され、 前記論理インターフェースが、当該アクセスユニット
に他のデータパケットが到達した時点で第２のバス上に
要求フラグを送信し、上記他のデータパケットを前記要
求カウンタ中の現在の積算値と組で前記キューバッファ
に記憶し、その後に上記要求カウンタをリセットし、か
つ、当該アクセスユニットにおけるキューバッファの先
頭にデータパケットが到達するやいなや前記キューバッ
ファにおける該データパケットに付加された値を前記減
算カウンタに再設定するように構成されている、 ことを特徴としている。
るのみでなく、そのような方法を実行するためのシステ
ムにも関する。この発明によれば、反対方向に向く第１
及び第２の単一方向バスとこれらの間に結合された複数
のアクセスユニットとを有する通信ネットワーク上のタ
イムスロットでデータパケットを送信するシステムであ
って、該システムが、各アクセスユニット内に、前記第
２のバス上を通過する各要求フラグによりインクリメン
ト（加算計数）されるように接続された要求フラグカウ
ンタと、前記第１のバス上を通過する各空のタイムスロ
ットにより、初期設定値から所定の終了値に向かってデ
クリメント（減算計数）されるように接続された減算カ
ウンタと、当該アクセスユニットで受信されたデータパ
ケットを待ち行列状にならべるキューバッファ（Queue
Buffer）と、上記キューバッファ中の各データパケット
に関して要求フラグを送信し、前記減算カウンタが前記
所定の終了値に到達した後に待ち行列の先頭のデータパ
ケットの送信を開始し、かつ前記減算カウンタを前記要
求カウンタ中に積算された値に基づいて再設定するよう
に構成された論理インターフェースとを有するシステム
において、 前記キューバッファが、各データパケットと組で付加
値を記憶すると共に該バッファ中をシフトすることがで
きるように構成され、 前記論理インターフェースが、当該アクセスユニット
に他のデータパケットが到達した時点で第２のバス上に
要求フラグを送信し、上記他のデータパケットを前記要
求カウンタ中の現在の積算値と組で前記キューバッファ
に記憶し、その後に上記要求カウンタをリセットし、か
つ、当該アクセスユニットにおけるキューバッファの先
頭にデータパケットが到達するやいなや前記キューバッ
ファにおける該データパケットに付加された値を前記減
算カウンタに再設定するように構成されている、 ことを特徴としている。
以下、本発明を図面を参照して詳細に説明する。
第１図は、符号１、２及び３で示す多数の入力接続部
を持つ通信ネットワークを示し、これら入力接続部はア
クセスユニット12、14及び16に各々接続されている。こ
れらアクセスユニットは、互いに反対方向に向いた２つ
の単一方向バスＡ及びＢに接続されている。上記バスＡ
の一端は、タイムスロット発生器10に接続され、この発
生器は前記バスＡ上の連続したタイムスロットを規定す
る。当該システムにおいて使用されるタイムスロットの
寸法に適合された所定のフォーマットを持つデータパケ
ットを前記入力接続部１、２及び３の一つに供給するこ
とができ、更に以下に図面を参照して説明するような方
法でこれらタイムスロットの一つでバスＡ上を送信する
ことができる。一方、バスＢは、要求信号（要求フラ
グ）を下流側のアクセスユニットから上流側のアクセス
ユニットに送り、これによりこれら後者のユニットに対
して下流側のあるアクセスユニットがデータパケットを
挿入するための空きのタイムスロットを待っていること
を示す。
を持つ通信ネットワークを示し、これら入力接続部はア
クセスユニット12、14及び16に各々接続されている。こ
れらアクセスユニットは、互いに反対方向に向いた２つ
の単一方向バスＡ及びＢに接続されている。上記バスＡ
の一端は、タイムスロット発生器10に接続され、この発
生器は前記バスＡ上の連続したタイムスロットを規定す
る。当該システムにおいて使用されるタイムスロットの
寸法に適合された所定のフォーマットを持つデータパケ
ットを前記入力接続部１、２及び３の一つに供給するこ
とができ、更に以下に図面を参照して説明するような方
法でこれらタイムスロットの一つでバスＡ上を送信する
ことができる。一方、バスＢは、要求信号（要求フラ
グ）を下流側のアクセスユニットから上流側のアクセス
ユニットに送り、これによりこれら後者のユニットに対
して下流側のあるアクセスユニットがデータパケットを
挿入するための空きのタイムスロットを待っていること
を示す。
次に、第２図を参照して、国際特許出願公開第86/036
39号公報に詳細に述べられている従来の方法による動作
を簡単に説明する。なお、この第２図においては、アク
セスユニットの内の一つにおけるハードウェア部分の内
のいくつかのみが示されており、これらの部分は当該ア
クセスユニットの動作を詳細に説明するに必要である。
39号公報に詳細に述べられている従来の方法による動作
を簡単に説明する。なお、この第２図においては、アク
セスユニットの内の一つにおけるハードウェア部分の内
のいくつかのみが示されており、これらの部分は当該ア
クセスユニットの動作を詳細に説明するに必要である。
第２図に示すように、当該アクセスユニットは、前記
２つのバスＡ及びＢの間に図示のように接続された、要
求カウンタ（要求フラグカウンタ）20と、減算カウンタ
22と、アクセスユニット論理インターフェース24とを有
している。上記バスＡは、データパケットを予め定めら
れたタイムスロット内で下流方向に伝送するために使用
され、一方、前記バスＢは要求信号を上流方向に伝送す
るために使用される。この場合、データパケットは、図
示せぬ手段により上記アクセスユニット論理インターフ
ェース24に供給される。
２つのバスＡ及びＢの間に図示のように接続された、要
求カウンタ（要求フラグカウンタ）20と、減算カウンタ
22と、アクセスユニット論理インターフェース24とを有
している。上記バスＡは、データパケットを予め定めら
れたタイムスロット内で下流方向に伝送するために使用
され、一方、前記バスＢは要求信号を上流方向に伝送す
るために使用される。この場合、データパケットは、図
示せぬ手段により上記アクセスユニット論理インターフ
ェース24に供給される。
受信されたデータパケットは、上記論理インターフェ
ース24により、当該アクセスユニットに受信された順番
で、キューバッファ26に待ち行列状に詰め込まれる。そ
の後、当該アクセスユニットはこれら待ち行列のデータ
パケットを以下のようにして次から次へと送信しようと
する。すなわち、あるデータパケットが該待ち行列の先
頭に到達するごとに、論理インターフェース24は要求信
号をバスＢの上流に向かって上流側に位置する他の全て
のアクセスユニットに対して送出する。これら上流側の
アクセスユニットの各々においては、この要求信号が受
信され、その要求カウンタ20をインクリメント（加算計
数）するために用いられる。また、前記タイムスロット
発生器10の制御のもとに、連続したタイムスロットがバ
スＡ上に送信され、空のタイムスロットがあるアクセス
ユニットを通過する毎にそのユニット内の要求カウンタ
20がデクリメント（減算計数）される。このように上記
カウンタをデクリメントすることによって、その通過す
るタイムスロットが、データパケットの送信を待ってい
る下流側のアクセスユニットの一つに供されるであろう
ことが、分る。また、要求カウンタ20内の現在値が、空
のタイムスロットがバスＡを通過するのを待っている下
流側のアクセスユニットを源とする要求信号の数を示す
ことは明らかである。対応する数だけの空のタイムスロ
ットをバスＡ上を通過させた後は、当該アクセスユニッ
トがその待ち行列の先頭のデータパケットを送信する番
である。上記目的のため、要求信号が送信されると同時
に、要求カウンタ20中の現在値が、アクセスユニット論
理インターフェース24からの信号の制御のもとに減算カ
ウンタ22にロードされる。その後、要求カウンタは零に
リセットされ、再び要求フラグの積算を始める。そし
て、上記減算カウンタは各空のタイムスロットがバスＡ
を通過する毎にデクリメントされ、また要求カウンタ20
は要求信号がバスＢ上を上流に向かって通過する毎にイ
ンクリメントされる。この場合、減算カウンタが動作中
は、要求カウンタはインクリメントされる。また、減算
カウンタが零に到達すると、アクセスユニット論理イン
ターフェース24は下流側のバスＡにアクセスし、そのキ
ューバッファ26の先頭位置からデータパケットを送信す
るため次の空きのタイムスロットを使用する。もし、そ
の後に当該アクセスユニットが他の送出すべきデータパ
ケットを持ったなら、上記手順が要求カウンタ20内の現
在の値を用いて繰り返される。
ース24により、当該アクセスユニットに受信された順番
で、キューバッファ26に待ち行列状に詰め込まれる。そ
の後、当該アクセスユニットはこれら待ち行列のデータ
パケットを以下のようにして次から次へと送信しようと
する。すなわち、あるデータパケットが該待ち行列の先
頭に到達するごとに、論理インターフェース24は要求信
号をバスＢの上流に向かって上流側に位置する他の全て
のアクセスユニットに対して送出する。これら上流側の
アクセスユニットの各々においては、この要求信号が受
信され、その要求カウンタ20をインクリメント（加算計
数）するために用いられる。また、前記タイムスロット
発生器10の制御のもとに、連続したタイムスロットがバ
スＡ上に送信され、空のタイムスロットがあるアクセス
ユニットを通過する毎にそのユニット内の要求カウンタ
20がデクリメント（減算計数）される。このように上記
カウンタをデクリメントすることによって、その通過す
るタイムスロットが、データパケットの送信を待ってい
る下流側のアクセスユニットの一つに供されるであろう
ことが、分る。また、要求カウンタ20内の現在値が、空
のタイムスロットがバスＡを通過するのを待っている下
流側のアクセスユニットを源とする要求信号の数を示す
ことは明らかである。対応する数だけの空のタイムスロ
ットをバスＡ上を通過させた後は、当該アクセスユニッ
トがその待ち行列の先頭のデータパケットを送信する番
である。上記目的のため、要求信号が送信されると同時
に、要求カウンタ20中の現在値が、アクセスユニット論
理インターフェース24からの信号の制御のもとに減算カ
ウンタ22にロードされる。その後、要求カウンタは零に
リセットされ、再び要求フラグの積算を始める。そし
て、上記減算カウンタは各空のタイムスロットがバスＡ
を通過する毎にデクリメントされ、また要求カウンタ20
は要求信号がバスＢ上を上流に向かって通過する毎にイ
ンクリメントされる。この場合、減算カウンタが動作中
は、要求カウンタはインクリメントされる。また、減算
カウンタが零に到達すると、アクセスユニット論理イン
ターフェース24は下流側のバスＡにアクセスし、そのキ
ューバッファ26の先頭位置からデータパケットを送信す
るため次の空きのタイムスロットを使用する。もし、そ
の後に当該アクセスユニットが他の送出すべきデータパ
ケットを持ったなら、上記手順が要求カウンタ20内の現
在の値を用いて繰り返される。
既に説明したように、多数の入力接続部を介して供給
される入力データパケットの送信バスに対する上記の従
来の処理方法は多くの欠点を有している。すなわち、第
１の欠点は、アクセスユニットへのデータパケットの到
着とバスＡ上への該パケットの実際の送信との間の遅れ
が、異なるアクセスユニットにおける相対的な待ち行列
の長さに依存して、すなわち異なるアクセスユニットに
おいて待ち行列の先頭に到達するに要する相対時間に依
存して、個々の入力接続部毎にかなりの変化を呈すると
いうことである。更に、同一のアクセスユニットに到着
する２つの連続したデータパケットにより掛かる遅れ
（ジッタ）も、これらデータパケットが待ち行列の先頭
に到達する２つの時点の間に下流側のアクセスユニット
により発生される要求信号の数に依存して、それら自体
の間でかなりの変動を呈する。
される入力データパケットの送信バスに対する上記の従
来の処理方法は多くの欠点を有している。すなわち、第
１の欠点は、アクセスユニットへのデータパケットの到
着とバスＡ上への該パケットの実際の送信との間の遅れ
が、異なるアクセスユニットにおける相対的な待ち行列
の長さに依存して、すなわち異なるアクセスユニットに
おいて待ち行列の先頭に到達するに要する相対時間に依
存して、個々の入力接続部毎にかなりの変化を呈すると
いうことである。更に、同一のアクセスユニットに到着
する２つの連続したデータパケットにより掛かる遅れ
（ジッタ）も、これらデータパケットが待ち行列の先頭
に到達する２つの時点の間に下流側のアクセスユニット
により発生される要求信号の数に依存して、それら自体
の間でかなりの変動を呈する。
多くの場合に、上述したような欠点を持たない厳格な
先入／先出（FIFO）通信手順を維持することが望まれて
おり、本発明は、データパケットがいずれかのアクセス
ユニットに到達した順に出力バス上に送信されるような
厳格なFIFO手順をなすことができるような方法を示す。
先入／先出（FIFO）通信手順を維持することが望まれて
おり、本発明は、データパケットがいずれかのアクセス
ユニットに到達した順に出力バス上に送信されるような
厳格なFIFO手順をなすことができるような方法を示す。
次に、本発明を第３図を参照して詳細に説明する。
本発明を実施するに必要な当該システムの構成要素
は、部分的には、第２図に示したシステムの構成要素と
同一である。第３図に示すアクセスユニットは、要求カ
ウンタ（要求フラグカウンタ）30と、減算カウンタ32
と、アクセスユニット論理インターフェース34とを有し
ている。また、この第３図においては、キューバッファ
36が上記要求カウンタ30と減算カウンタ32との間に示さ
れている。上記キューバッファ36の各アドレスは、送信
すべきデータパケットを一時的に記憶するのみならず各
データパケットと共に以下に述べるような付加値を一緒
に記憶するに充分な、増加された容量を有している。
は、部分的には、第２図に示したシステムの構成要素と
同一である。第３図に示すアクセスユニットは、要求カ
ウンタ（要求フラグカウンタ）30と、減算カウンタ32
と、アクセスユニット論理インターフェース34とを有し
ている。また、この第３図においては、キューバッファ
36が上記要求カウンタ30と減算カウンタ32との間に示さ
れている。上記キューバッファ36の各アドレスは、送信
すべきデータパケットを一時的に記憶するのみならず各
データパケットと共に以下に述べるような付加値を一緒
に記憶するに充分な、増加された容量を有している。
第２図に示したのと同様の方法で、要求カウンタ30
は、下流側アクセスユニットによりバスＢ上に上流方向
に送信された各要求フラグによりインクリメントされ、
タイムスロット発生器（第３図においては、図示略）か
らバスＡ上を下流方向に通過する各空タイムスロットに
よりデクリメントされる。
は、下流側アクセスユニットによりバスＢ上に上流方向
に送信された各要求フラグによりインクリメントされ、
タイムスロット発生器（第３図においては、図示略）か
らバスＡ上を下流方向に通過する各空タイムスロットに
よりデクリメントされる。
送信すべきデータパケットがアクセスユニットに到来
すると、論理インターフェース34はこのデータパケット
が一時的にキューバッファ36に記憶されるようにする。
また、上記データパケットと共に、要求カウンタ30内の
現在値もキューバッファ36に記憶され、その後、論理イ
ンターフェース34は要求カウンタ30を零にリセットす
る。更に、要求フラグが発生され、バスＢ上に沿って上
流方向に送出される。この手順は、このアクセスユニッ
トを介してバスＡ上に送信されるべき後続する如何なる
他のデータパケットに関しても繰り返される。
すると、論理インターフェース34はこのデータパケット
が一時的にキューバッファ36に記憶されるようにする。
また、上記データパケットと共に、要求カウンタ30内の
現在値もキューバッファ36に記憶され、その後、論理イ
ンターフェース34は要求カウンタ30を零にリセットす
る。更に、要求フラグが発生され、バスＢ上に沿って上
流方向に送出される。この手順は、このアクセスユニッ
トを介してバスＡ上に送信されるべき後続する如何なる
他のデータパケットに関しても繰り返される。
あるデータパケットがキューバッファ36の先頭に到達
すると、このデータパケットに付加されかつ該データパ
ケットと組で記憶された値が、該データバッファ（キュ
ーバッファ）から読み出されて減算カウンタ32をプリロ
ード（初期設定）するために用いられる。その時点以降
は、バスＡ上を通過する空のタイムスロットは要求カウ
ンタ30に最早なんの影響も与えないが、減算カウンタ32
のデクリメントだけには使用される。そして、減算カウ
ンタ32が零なる値に到達するやいなや、ある信号が論理
インターフェース34に供給され、該インターフェースが
キューバッファ36の先頭にあるデータパケットをバスＡ
上に送信開始させる。
すると、このデータパケットに付加されかつ該データパ
ケットと組で記憶された値が、該データバッファ（キュ
ーバッファ）から読み出されて減算カウンタ32をプリロ
ード（初期設定）するために用いられる。その時点以降
は、バスＡ上を通過する空のタイムスロットは要求カウ
ンタ30に最早なんの影響も与えないが、減算カウンタ32
のデクリメントだけには使用される。そして、減算カウ
ンタ32が零なる値に到達するやいなや、ある信号が論理
インターフェース34に供給され、該インターフェースが
キューバッファ36の先頭にあるデータパケットをバスＡ
上に送信開始させる。
また、キューバッファ36がそれ以外に送信すべきデー
タパケットを持っていた場合は、これらデータパケット
は、該キューバッファ中をシフトされるか、また循環ポ
インタが更新され、待ち行列の今度の先頭パケットと組
の付加値が減算カウンタの初期設定用に使用される等の
処理がなされる。
タパケットを持っていた場合は、これらデータパケット
は、該キューバッファ中をシフトされるか、また循環ポ
インタが更新され、待ち行列の今度の先頭パケットと組
の付加値が減算カウンタの初期設定用に使用される等の
処理がなされる。
一方、キューバッファ36がそれ以外に送信すべきデー
タパケットを持っていない場合は、バスＡ上を通過する
空のタイムスロットは、要求カウンタ30に対するデクリ
メント信号を再び発生するために使用される。
タパケットを持っていない場合は、バスＡ上を通過する
空のタイムスロットは、要求カウンタ30に対するデクリ
メント信号を再び発生するために使用される。
本発明による方法を適用すると、各データパケットに
関して、該パケットが当該システムにおけるアクセスユ
ニットの一つに到達する時点で要求信号が発生される結
果となることが明らかである。このことは、アクセスユ
ニットのいずれかにおける待ち行列内に既にある全ての
データパケットは高い優先権を有するが、その後に到達
する如何なる他のデータパケットも低い優先権を持つで
あろうことを意味する。言い換えると、厳格な先入／先
出体制が維持される。
関して、該パケットが当該システムにおけるアクセスユ
ニットの一つに到達する時点で要求信号が発生される結
果となることが明らかである。このことは、アクセスユ
ニットのいずれかにおける待ち行列内に既にある全ての
データパケットは高い優先権を有するが、その後に到達
する如何なる他のデータパケットも低い優先権を持つで
あろうことを意味する。言い換えると、厳格な先入／先
出体制が維持される。
各アクセスユニットにおいてキューバッファ36内の種
々のデータに付加された値の和は、最後のデータパケッ
トの到達前に送られた要求フラグの合計数に等しい。こ
のことは、最後に受信されたデータパケットが、アクセ
スユニットのいずれかにおいて既に待ち行列に入ってい
る他の全てのデータパケットが送信されるまで、確かに
待たなければならないことを意味する。このことは、更
に、データパケットの各々に要求カウンタの現在値を付
加するだけで、あるアクセスユニットにいずれかのデー
タパケットが到達する前に既に送信された全ての数の要
求フラグを監視する（追跡する）非常に簡素なシステム
が作り出されることを意味する。
々のデータに付加された値の和は、最後のデータパケッ
トの到達前に送られた要求フラグの合計数に等しい。こ
のことは、最後に受信されたデータパケットが、アクセ
スユニットのいずれかにおいて既に待ち行列に入ってい
る他の全てのデータパケットが送信されるまで、確かに
待たなければならないことを意味する。このことは、更
に、データパケットの各々に要求カウンタの現在値を付
加するだけで、あるアクセスユニットにいずれかのデー
タパケットが到達する前に既に送信された全ての数の要
求フラグを監視する（追跡する）非常に簡素なシステム
が作り出されることを意味する。
次に、第４図は前記論理インターフェース34の更に詳
細な実施例を示し、前記バスＡと、バスＢと、要求カウ
ンタ30と、減算カウンタ32と、キューバッファ36を相互
に接続する多数のゲートを主として有してなっている。
また、この第４図に示す信号は各々以下のように定義さ
れる。
細な実施例を示し、前記バスＡと、バスＢと、要求カウ
ンタ30と、減算カウンタ32と、キューバッファ36を相互
に接続する多数のゲートを主として有してなっている。
また、この第４図に示す信号は各々以下のように定義さ
れる。
AH……パケットがキューバッファの先頭にある ES……空のタイムスロット NP……新しいパケット CZ……減算カウンタ＝０ RZ……要求カウンタ＝０ 新しいパケットは、回路40により当該アクセスユニッ
トに供給されるが、該回路はここでは概念的にしか示さ
れていない。上記回路40によるこの新しいパケットの供
給と共に、新しいパケットの到来を告げる信号NPが発生
され、この信号NPは前述した各種の目的のために使用さ
れる。すなわち、先ず最初に、該信号NPは、要求カウン
タ30の現在値を上記の新たなデータパケットと組でキュ
ーバッファ36に記憶し、その後該要求カウンタ30を零に
リセットするために使用される。更に、この信号NPは、
要求フラグ受信機41によりバスＢ上の下流側のアクセス
ユニットから受信された要求フラグの入力数を１だけイ
ンクリメントするために使用され、これにより、増加さ
れた数の要求フラグがバスＢに沿って上流方向に送信さ
れる。
トに供給されるが、該回路はここでは概念的にしか示さ
れていない。上記回路40によるこの新しいパケットの供
給と共に、新しいパケットの到来を告げる信号NPが発生
され、この信号NPは前述した各種の目的のために使用さ
れる。すなわち、先ず最初に、該信号NPは、要求カウン
タ30の現在値を上記の新たなデータパケットと組でキュ
ーバッファ36に記憶し、その後該要求カウンタ30を零に
リセットするために使用される。更に、この信号NPは、
要求フラグ受信機41によりバスＢ上の下流側のアクセス
ユニットから受信された要求フラグの入力数を１だけイ
ンクリメントするために使用され、これにより、増加さ
れた数の要求フラグがバスＢに沿って上流方向に送信さ
れる。
前記キューバッファ36中のデータパケットは、該キュ
ーバッファの先頭に向かって第４図において右から左へ
と徐々に移動する。あるデータパケットがキューバッフ
ァ36の先頭に到達すると、信号AHが発生され、この信号
は、このパケットがキューバッファにより受信された時
に当該パケットに付加された要求カウンタ値を減算カウ
ンタ32にロードさせる。この時点から、減算カウンタ32
はバスＡを通過する空のタイムスロットにより信号ESの
影響のもとにデクリメントされる。この信号ESは、空の
タイムスロットがバスＡを通過する毎に発生される信号
であり、ゲート42を介して減算カウンタ32に供給され
る。上記ゲート42は、当該減算カウンタ32が零の値に到
達するやいなやその減算動作を停止するために使用され
る。上記減算カウンタ32が零の値に到達するやいなや、
当該減算カウンタ32は信号CZを出力し、この信号は前記
ゲート42に供給されて上記減算動作を停止させるのみな
らず、他の２つのゲート43および44にも供給される。ゲ
ート44においては、上記信号CZは前述した信号AH（この
信号は、各パケットがキューバッファの先頭に到達した
ときに発生された）と組み合わされて同ゲート44からの
出力信号となり、この信号に基づいてパケットが次の空
のタイムスロット中に回路45により挿入される。また、
ゲート43においては、前記信号CZは要求カウンタ30から
の信号RZと空タイムスロット信号ESとに組み合わされ、
これにより、信号RZが存在しないで信号CZが存在するか
ぎり空タイムスロット信号ESが要求カウンタ30をデクリ
メントするために使用される。しかしながら、キューバ
ッファが他の送信すべきデータパケットを有しているか
ぎり、減算カウンタ32は送信すべき次のデータパケット
に付加された値により直接再設定（リロード）される。
そして、これにより信号CZが消滅するので、ゲート43が
閉じられ、要求カウンタ30にはデクリメント信号が供給
されなくなる。
ーバッファの先頭に向かって第４図において右から左へ
と徐々に移動する。あるデータパケットがキューバッフ
ァ36の先頭に到達すると、信号AHが発生され、この信号
は、このパケットがキューバッファにより受信された時
に当該パケットに付加された要求カウンタ値を減算カウ
ンタ32にロードさせる。この時点から、減算カウンタ32
はバスＡを通過する空のタイムスロットにより信号ESの
影響のもとにデクリメントされる。この信号ESは、空の
タイムスロットがバスＡを通過する毎に発生される信号
であり、ゲート42を介して減算カウンタ32に供給され
る。上記ゲート42は、当該減算カウンタ32が零の値に到
達するやいなやその減算動作を停止するために使用され
る。上記減算カウンタ32が零の値に到達するやいなや、
当該減算カウンタ32は信号CZを出力し、この信号は前記
ゲート42に供給されて上記減算動作を停止させるのみな
らず、他の２つのゲート43および44にも供給される。ゲ
ート44においては、上記信号CZは前述した信号AH（この
信号は、各パケットがキューバッファの先頭に到達した
ときに発生された）と組み合わされて同ゲート44からの
出力信号となり、この信号に基づいてパケットが次の空
のタイムスロット中に回路45により挿入される。また、
ゲート43においては、前記信号CZは要求カウンタ30から
の信号RZと空タイムスロット信号ESとに組み合わされ、
これにより、信号RZが存在しないで信号CZが存在するか
ぎり空タイムスロット信号ESが要求カウンタ30をデクリ
メントするために使用される。しかしながら、キューバ
ッファが他の送信すべきデータパケットを有しているか
ぎり、減算カウンタ32は送信すべき次のデータパケット
に付加された値により直接再設定（リロード）される。
そして、これにより信号CZが消滅するので、ゲート43が
閉じられ、要求カウンタ30にはデクリメント信号が供給
されなくなる。
第３図及び第４図を参照して説明した上記方法は第２
図に示した従来の方法よりも実施するのが多少複雑であ
るが、厳格な先入／先出（FIFO）通信手順を維持するこ
とによりデータパケット当たりの最短の最大遅れが保証
される。更に、この厳格なFIFO通信手順によれば、いず
れの入力接続部上の通信のバーストも出力接続部上でバ
ーストとして送信される。ところが、第２図を参照して
説明した従来の方法によれば、バーストはバスの割り振
りメカニズムによって均され、遅れの大きな変化となっ
てしまう。
図に示した従来の方法よりも実施するのが多少複雑であ
るが、厳格な先入／先出（FIFO）通信手順を維持するこ
とによりデータパケット当たりの最短の最大遅れが保証
される。更に、この厳格なFIFO通信手順によれば、いず
れの入力接続部上の通信のバーストも出力接続部上でバ
ーストとして送信される。ところが、第２図を参照して
説明した従来の方法によれば、バーストはバスの割り振
りメカニズムによって均され、遅れの大きな変化となっ
てしまう。
厳格なFIFO構成を実現するためには、要求信号のビッ
ト（要求ビット）がバス上を上流方向に送信される速度
を以下の要件を満たすようにするのが望ましい。
ト（要求ビット）がバス上を上流方向に送信される速度
を以下の要件を満たすようにするのが望ましい。
（１）要求ビットの送信速度は、出力容量をフルに利用
する為に下流方向へのバスＡ上の空のタイムスロットの
あり得る最高の流れと少なくとも同等に高くなければな
らない。これより高い要求ビットの送信速度を選択する
必要はない。何故なら、前記タイムスロット発生器によ
り発生され得る空のタイムスロットの速度よりも速度で
空のタイムスロットを要求する点はないからである。
する為に下流方向へのバスＡ上の空のタイムスロットの
あり得る最高の流れと少なくとも同等に高くなければな
らない。これより高い要求ビットの送信速度を選択する
必要はない。何故なら、前記タイムスロット発生器によ
り発生され得る空のタイムスロットの速度よりも速度で
空のタイムスロットを要求する点はないからである。
（２）ｎ個の入力接続部を持つ通信ネットワークにおけ
る要求ビットの密度は、（ｎ−１）個の下流側の入力接
続部の通信密度に依存する。言い換えると、要求ビット
の密度は、最大の瞬間的合計データパケット到達速度に
依存する。勿論、上流側のバスＢへの要求ビット送信速
度を、（ｎ−１）個の下流側の入力接続部の最大の瞬間
的合計データパケット到達速度の予測値に合わせるよう
にすれば充分である。
る要求ビットの密度は、（ｎ−１）個の下流側の入力接
続部の通信密度に依存する。言い換えると、要求ビット
の密度は、最大の瞬間的合計データパケット到達速度に
依存する。勿論、上流側のバスＢへの要求ビット送信速
度を、（ｎ−１）個の下流側の入力接続部の最大の瞬間
的合計データパケット到達速度の予測値に合わせるよう
にすれば充分である。
今、各々が1gigabit/secの帯域幅を持ちかつ一つのデ
ータパケットが100ビット長である16個の入力接続部を
持つ通信ネットワークを再び仮定すると、空タイムスロ
ットの最大の流れは10空スロット/microsecondの程度で
あり、また最大の瞬間的合計入力データパケット速度は
悪くて160パケット/microsecondである。したがって、
上流側のバスＢ上で必要とされる最大の要求ビット速度
は、もし厳格なFIFO構成を維持するのに要求される如く
入力待ち行列にデータパケットが到達すると即座に要求
ビットが送出されるとすれば、悪くて150 Mbit/secであ
る。
ータパケットが100ビット長である16個の入力接続部を
持つ通信ネットワークを再び仮定すると、空タイムスロ
ットの最大の流れは10空スロット/microsecondの程度で
あり、また最大の瞬間的合計入力データパケット速度は
悪くて160パケット/microsecondである。したがって、
上流側のバスＢ上で必要とされる最大の要求ビット速度
は、もし厳格なFIFO構成を維持するのに要求される如く
入力待ち行列にデータパケットが到達すると即座に要求
ビットが送出されるとすれば、悪くて150 Mbit/secであ
る。
また、前記減算カウンタ32は100nsec毎のデクリメン
ト（減算計数）を取り扱い得る必要があり、前記要求カ
ウンタ30は最悪の場合でも100nsec毎のデクリメントと6
ns毎のインクリメントを取り扱い得る必要がある。
ト（減算計数）を取り扱い得る必要があり、前記要求カ
ウンタ30は最悪の場合でも100nsec毎のデクリメントと6
ns毎のインクリメントを取り扱い得る必要がある。
複数のアクセスユニットが上流側のバスＢ上に要求ビ
ットを同時に送信しなければならない場合がある。しか
しながら、このバス上の書込み及び読出は単一方向性で
なければならない。これを実施する第１の方法は、上流
側のバスＢに関してタイムビットスロット構造（time b
it slotted structure）を使用する方法である。
ットを同時に送信しなければならない場合がある。しか
しながら、このバス上の書込み及び読出は単一方向性で
なければならない。これを実施する第１の方法は、上流
側のバスＢに関してタイムビットスロット構造（time b
it slotted structure）を使用する方法である。
要求ビットのバスＢにアクセスする他の形式の方法
は、バスＢ上の多数の要求ビットを組み合わせるパケッ
トを用いる方法である。例えば、16個のアクセスユニッ
トの場合、４ビットの一連のビットが発生される最下流
のアクセスユニットから上流側に向けて該４ビットの一
連のビットを同期して送出することができる。この場
合、各一連のビットは上流側の各アクセスユニットによ
り読み取られる。もし、そのアクセスユニットにおいて
要求ビットが待ちとなっていない場合は、上記一連のビ
ットは変化されない。一方、要求ビットが未処理となっ
ていたら、その一連のビットの値は、次のアクセスユニ
ットに送られる前に、１だけ増加される。この方法にお
いては帯域幅の多少の損失（重いロードの場合を除く）
の犠牲だけで公平さを達成することができる。しかしな
がら、要求カウンタにおけるインクリメントの最大周波
数は、前述した上流方向のバスＢに対するビットスロッ
ト構造の場合よりも４倍小さくなる。
は、バスＢ上の多数の要求ビットを組み合わせるパケッ
トを用いる方法である。例えば、16個のアクセスユニッ
トの場合、４ビットの一連のビットが発生される最下流
のアクセスユニットから上流側に向けて該４ビットの一
連のビットを同期して送出することができる。この場
合、各一連のビットは上流側の各アクセスユニットによ
り読み取られる。もし、そのアクセスユニットにおいて
要求ビットが待ちとなっていない場合は、上記一連のビ
ットは変化されない。一方、要求ビットが未処理となっ
ていたら、その一連のビットの値は、次のアクセスユニ
ットに送られる前に、１だけ増加される。この方法にお
いては帯域幅の多少の損失（重いロードの場合を除く）
の犠牲だけで公平さを達成することができる。しかしな
がら、要求カウンタにおけるインクリメントの最大周波
数は、前述した上流方向のバスＢに対するビットスロッ
ト構造の場合よりも４倍小さくなる。
第１図は、本発明を適用することができる通信ネットワ
ークの概略構成を示すブロック図、 第２図は、第１図におけるアクセスユニットの一つであ
って、従来の送信方法により動作するアクセスユニット
の概略構成を示すブロック図、 第３図は、本発明に基づいて動作するアクセスユニット
の一実施例のブロック図、 第４図は、第３図における論理インターフェースの一実
施例の詳細を示す回路図である。 １、２、３……入力接続部、10……タイムスロット発生
器、12、14、16……アクセスユニット、20、30……要求
カウンタ、22、32……減算カウンタ、24、34……アクセ
スユニット論理インターフェース、26、36……キューバ
ッファ、Ａ……第１のバス、Ｂ……第２のバス。
ークの概略構成を示すブロック図、 第２図は、第１図におけるアクセスユニットの一つであ
って、従来の送信方法により動作するアクセスユニット
の概略構成を示すブロック図、 第３図は、本発明に基づいて動作するアクセスユニット
の一実施例のブロック図、 第４図は、第３図における論理インターフェースの一実
施例の詳細を示す回路図である。 １、２、３……入力接続部、10……タイムスロット発生
器、12、14、16……アクセスユニット、20、30……要求
カウンタ、22、32……減算カウンタ、24、34……アクセ
スユニット論理インターフェース、26、36……キューバ
ッファ、Ａ……第１のバス、Ｂ……第２のバス。
フロントページの続き (56)参考文献 特表 昭60−501932（ＪＰ，Ａ) Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈ ｅ ｅｉｇｈｔｈ ｉｎｔｅｒｎａｔｉ ｏｎａｌ ｃｏｎｆｅｒｅｎｃｅ ｏｎ ｃｏｍｐｕｔｅｒ ｃｏｍｍｕｎｉｃ ａｔｉｏｎ（15−19 Ｓｅｐ 1986）ｐ 294−299 ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏ ｎｓ ｍａｇａｚｉｎｅ Ｖｏｌ．26 Ｎｏ．４（Ａｐｒ．1988）ｐ15−19 ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏ ｎｓ ｍａｇａｚｉｎｅ Ｖｏｌ．26 Ｎｏ．４（Ａｐｒ．1988）ｐ20−28 (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/56 H04L 12/427 - 12/433
Claims (7)
- 【請求項１】反対方向に向く第１及び第２の単一方向バ
スとこれらのバスの間に結合された複数のアクセスユニ
ットとを有する通信ネットワーク上のタイムスロット内
でデータパケットを送信する方法であって、上記方法
は、各アクセスユニットにおいて、受信された前記第１
の単一方向バス上に送信すべきデータパケットを待ち行
列状に並べることによりデータパケットの分散された待
ち行列を形成するステップと、各アクセスユニットによ
りこれら各アクセスユニットの待ち行列内の各データパ
ケットに関して前記第２の単一方向バス上に要求フラグ
を送信するステップと、各アクセスユニットにおいてそ
のアクセスユニットを前記第２の単一方向バスを介して
通過する全ての要求フラグを監視するステップと、ある
アクセスユニットにおいて前記第１のバスを介して所定
の数の空のタイムスロットが通過した場合にその待ち行
列からデータパケットを送信するステップとを有してい
る方法において、 他のデータパケットがあるアクセスユニットに到来し、
かつその待ち行列に加えられた時点で、当該アクセスユ
ニットにより前記第２のバス上に要求フラグが送信され
る一方、前記他のデータパケットは、複数の空のタイム
スロットが前記第１のバスを介して当該アクセスユニッ
トを通過した後、該アクセスユニットにより前記第１の
バス上の最初の空のタイムスロットにおいて送信され、
上記複数の空のタイムスロットの数は、前記他のデータ
パケットが当該アクセスユニットに到達した時点での分
散された待ち行列中のデータパケットの合計数に等し
く、これによりこれらのデータパケットのみが前記他の
データパケット以前に送信されるようにした（先入／先
出原理）ことを特徴とする通信ネットワーク上のタイム
スロット内でデータパケットを送信する方法。 - 【請求項２】請求項１に記載の通信ネットワーク上のタ
イムスロット内でデータパケットを送信する方法におい
て、前記の分散された待ち行列中のデータパケットの合
計数は、前記他のデータパケットが当該アクセスユニッ
トに到着しかつその待ち行列に加えられる時にこの他の
データパケットに値を付加することにより決定され、該
値は当該アクセスユニットにより最後のデータパケット
の到達から前記他のデータパケットより前に検出された
要求フラグの数に等しく、かつ、各アクセスユニット内
の待ち行列におけるデータパケットに付加された全ての
値の和が当該アクセスユニットの下流側のアクセスユニ
ットにおけるデータパケットの合計数に等しいことを特
徴とする通信ネットワーク上のタイムスロット内でデー
タパケットを送信する方法。 - 【請求項３】請求項１または請求項２に記載の通信ネッ
トワーク上のタイムスロット内でデータパケットを送信
する方法において、あるデータパケットが前記アクセス
ユニットにおける待ち行列の先頭に到達したのちに、該
データパケットが当該アクセスユニットにより、同デー
タパケットに付加された値に等しい数の空のタイムスロ
ットが通過した後の最初の空のタイムスロット内で前記
第１のバス上に送信されることを特徴とする通信ネット
ワーク上のタイムスロット内でデータパケットを送信す
る方法。 - 【請求項４】請求項１ないし３のいずれかの項に記載の
通信ネットワーク上のタイムスロット内でデータパケッ
トを送信する方法において、前記要求フラグが要求ビッ
トの形で送信され、これら要求ビットが前記第２のバス
上に送信される速度が、前記第１のバス上のタイムスロ
ットの最大送信速度と少なくとも同等の速度であること
を特徴とする通信ネットワーク上のタイムスロット内で
データパケットを送信する方法。 - 【請求項５】請求項１ないし４のいずれかの項に記載の
通信ネットワーク上のタイムスロット内でデータパケッ
トを送信する方法において、前記要求フラグが一連の要
求ビットにより前記第２のバス上に送信され、当該一連
の要求ビットの値は要求フラグの数を表し、また前記一
連の要求ビットは、前記第２のバスを介して上流側の各
アクセスユニットにより順次受信され、かつ、該一連の
要求ビットを受信するアクセスユニットが送信すべき要
求フラグを持たない場合は該一連の要求ビットは変化さ
れずに再送信され、上記受信するアクセスユニットが送
信すべき要求フラグを有する場合は該一連の要求ビット
は１増加された後再送信されることを特徴とする通信ネ
ットワーク上のタイムスロット内でデータパケットを送
信する方法。 - 【請求項６】請求項５に記載の通信ネットワーク上のタ
イムスロット内でデータパケットを送信する方法におい
て、他のデータパケットが前記待ち行列に加えられたた
めに転送可能な要求フラグを有しているアクセスユニッ
トにより前記一連の要求ビットが受信された時に、当該
一連の要求ビットにより表される値が、前記の付加値の
態様で前記他のデータパケットに付加されることを特徴
とする通信ネットワーク上のタイムスロット内でデータ
パケットを送信する方法。 - 【請求項７】反対方向に向く第１及び第２の単一方向バ
スとこれらのバスの間に結合された複数のアクセスユニ
ットとを有する通信ネットワーク上のタイムスロット内
でデータパケットを送信するシステムであって、該シス
テムが各アクセスユニット内に、前記第２のバス上を通
過する各要求フラグによりインクリメントされるように
接続された要求フラグカウンタと、前記第１のバス上を
通過する各空のタイムスロットにより初期設定値から所
定の終了値に向かってデクリメントされるように接続さ
れた減算カウンタと、前記第１のバス上に転送すべく当
該アクセスユニットで受信されたデータパケットを待ち
行列状にならべるキューバッファと、前記キューバッフ
ァ中の各データパケットに関して要求フラグを送信し、
前記減算カウンタが前記所定の終了値に到達した後に前
記待ち行列の先頭のデータパケットの送信を開始し、か
つ前記減算カウンタを前記要求カウンタ中に積算された
値に基づいて再設定するように構成された論理インター
フェースとを有するシステムにおいて、 前記キューバッファが、各データパケットと組で付加値
を記憶すると共に該バッファ中をシフトするように構成
され、 前記論理インターフェースが、当該アクセスユニットに
他のデータパケットが到来した時点で前記第２のバス上
に要求フラグを送信し、前記他のデータパケットを前記
要求カウンタ中の現在の積算値と組で前記キューバッフ
ァに記憶し、その後に前記要求カウンタをリセットし、
かつ、あるデータパケットが当該アクセスユニットにお
ける前記キューバッファの先頭に到達するやいなや前記
キューバッファにおける該データパケットに付加されて
いる値を前記減算カウンタに再設定するように構成され
ている、 ことを特徴とする通信ネットワーク上のタイムスロット
内でデータパケットを送信するシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8802884 | 1988-11-22 | ||
| NL8802884A NL8802884A (nl) | 1988-11-22 | 1988-11-22 | Werkwijze en stelsel voor het overdragen van gebufferde datapakketten via een communicatienetwerk. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02188046A JPH02188046A (ja) | 1990-07-24 |
| JP2995414B2 true JP2995414B2 (ja) | 1999-12-27 |
Family
ID=19853275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29943789A Expired - Fee Related JP2995414B2 (ja) | 1988-11-22 | 1989-11-17 | バッファされたデータパケットを通信ネットワーク上に送信する方法及びシステム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5038346A (ja) |
| EP (1) | EP0370568B1 (ja) |
| JP (1) | JP2995414B2 (ja) |
| CA (1) | CA2003219C (ja) |
| DE (1) | DE68917562T2 (ja) |
| NL (1) | NL8802884A (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2833796B2 (ja) * | 1989-10-11 | 1998-12-09 | 日本電気株式会社 | バス調停装置 |
| US5214645A (en) * | 1990-06-06 | 1993-05-25 | At&T Bell Laboratories | TDM system and method having time slot request signaling |
| US5420572A (en) * | 1990-12-03 | 1995-05-30 | Echelon Corporation | Configuration device for use in a networked communication system |
| US5297143A (en) * | 1990-12-03 | 1994-03-22 | Echelon Systems, Corp. | Network communication protocol including a reliable multicasting technique |
| US5319641A (en) * | 1990-12-03 | 1994-06-07 | Echelon Systems Corp. | Multiaccess carrier sensing network communication protocol with priority messages |
| DE69117487T2 (de) * | 1991-03-27 | 1996-10-02 | Ibm | Verfahren zum Zugriff auf den Übertragungsweg lokaler Netze |
| US5128937A (en) * | 1991-04-17 | 1992-07-07 | Bell Communications Research, Inc. | Adaptive bandwidth balancing for distributed queue dual bus networks |
| US5450547A (en) * | 1992-10-01 | 1995-09-12 | Xerox Corporation | Bus interface using pending channel information stored in single circular queue for controlling channels of data transfer within multiple FIFO devices |
| US5832310A (en) * | 1993-12-30 | 1998-11-03 | Unisys Corporation | Serial I/O channel having dependent and synchronous sources of control data and user defined data |
| US5475754A (en) * | 1994-04-22 | 1995-12-12 | Thomson Consumer Electronics, Inc. | Packet video signal inverse transport processor memory address circuitry |
| US6049541A (en) * | 1997-12-04 | 2000-04-11 | Alcatel Usa Sourcing, L.P. | Distributed telecommunications switching system and method |
| US6279044B1 (en) * | 1998-09-10 | 2001-08-21 | Advanced Micro Devices, Inc. | Network interface for changing byte alignment transferring on a host bus according to master and slave mode memory and I/O mapping requests |
| US6253260B1 (en) * | 1998-10-22 | 2001-06-26 | International Business Machines Corporation | Input/output data access request with assigned priority handling |
| US7330925B2 (en) * | 2005-02-24 | 2008-02-12 | International Business Machines Corporation | Transaction flow control mechanism for a bus bridge |
| US7275124B2 (en) * | 2005-02-24 | 2007-09-25 | International Business Machines Corporation | Method and system for controlling forwarding or terminating of a request at a bus interface based on buffer availability |
| US7194567B2 (en) * | 2005-02-24 | 2007-03-20 | International Business Machines Corporation | Method and system for ordering requests at a bus interface |
| US7275125B2 (en) * | 2005-02-24 | 2007-09-25 | International Business Machines Corporation | Pipeline bit handling circuit and method for a bus bridge |
| US7234017B2 (en) * | 2005-02-24 | 2007-06-19 | International Business Machines Corporation | Computer system architecture for a processor connected to a high speed bus transceiver |
| US7206886B2 (en) * | 2005-02-24 | 2007-04-17 | International Business Machines Corporation | Data ordering translation between linear and interleaved domains at a bus interface |
| US20060190655A1 (en) * | 2005-02-24 | 2006-08-24 | International Business Machines Corporation | Apparatus and method for transaction tag mapping between bus domains |
| US7694005B2 (en) | 2005-11-04 | 2010-04-06 | Intermatic Incorporated | Remote device management in a home automation data transfer system |
| US7640351B2 (en) | 2005-11-04 | 2009-12-29 | Intermatic Incorporated | Application updating in a home automation data transfer system |
| US7870232B2 (en) | 2005-11-04 | 2011-01-11 | Intermatic Incorporated | Messaging in a home automation data transfer system |
| US7698448B2 (en) | 2005-11-04 | 2010-04-13 | Intermatic Incorporated | Proxy commands and devices for a home automation data transfer system |
| US7657611B2 (en) * | 2006-10-30 | 2010-02-02 | Google Inc. | Content request optimization |
| US8775684B1 (en) * | 2006-10-30 | 2014-07-08 | Google Inc. | Content request optimization |
| US8306858B2 (en) | 2010-07-14 | 2012-11-06 | Google Inc. | Consolidated content item request for multiple environments |
| CN107273053A (zh) * | 2017-06-22 | 2017-10-20 | 郑州云海信息技术有限公司 | 一种数据读取的方法与装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4320502A (en) * | 1978-02-22 | 1982-03-16 | International Business Machines Corp. | Distributed priority resolution system |
| US4560985B1 (en) * | 1982-05-07 | 1994-04-12 | Digital Equipment Corp | Dual-count, round-robin ditributed arbitration technique for serial buses |
| US4532626A (en) * | 1982-07-19 | 1985-07-30 | At&T Bell Laboratories | Collision avoiding system and protocol for a two path multiple access digital communications system |
| US4569044A (en) * | 1983-05-25 | 1986-02-04 | Case Western Reserve University | Distributed data communication system |
| US4581735A (en) * | 1983-05-31 | 1986-04-08 | At&T Bell Laboratories | Local area network packet protocol for combined voice and data transmission |
| US4542502A (en) * | 1983-12-30 | 1985-09-17 | At&T Bell Laboratories | Reconfigurable collision avoiding system, station and protocol for a two path multiple access digital communications system |
| CA1252549A (en) * | 1984-12-03 | 1989-04-11 | Robert M. Newman | Queueing protocol |
| GB8525591D0 (en) * | 1985-10-17 | 1985-11-20 | British Telecomm | Communications network |
| GB8529369D0 (en) * | 1985-11-29 | 1986-01-08 | Mark Jon W | Integrated voice/data networking |
| US4774707A (en) * | 1986-09-10 | 1988-09-27 | General Electric Company | Random access communication system with scheduled data transmission and asynchronous contention scheduling |
| US4926418A (en) * | 1989-04-11 | 1990-05-15 | International Business Machines Corporation | Fairness algorithm for full-duplex buffer insertion ring |
-
1988
- 1988-11-22 NL NL8802884A patent/NL8802884A/nl not_active Application Discontinuation
-
1989
- 1989-11-08 US US07/433,637 patent/US5038346A/en not_active Expired - Lifetime
- 1989-11-16 DE DE68917562T patent/DE68917562T2/de not_active Expired - Fee Related
- 1989-11-16 EP EP89202902A patent/EP0370568B1/en not_active Expired - Lifetime
- 1989-11-17 JP JP29943789A patent/JP2995414B2/ja not_active Expired - Fee Related
- 1989-11-17 CA CA002003219A patent/CA2003219C/en not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｍａｇａｚｉｎｅ Ｖｏｌ．２６ Ｎｏ．４（Ａｐｒ．１９８８）ｐ１５−１９ |
| ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｍａｇａｚｉｎｅ Ｖｏｌ．２６ Ｎｏ．４（Ａｐｒ．１９８８）ｐ２０−２８ |
| Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ｅｉｇｈｔｈ ｉｎｔｅｒｎａｔｉｏｎａｌ ｃｏｎｆｅｒｅｎｃｅ ｏｎ ｃｏｍｐｕｔｅｒ ｃｏｍｍｕｎｉｃａｔｉｏｎ（１５−１９ Ｓｅｐ １９８６）ｐ２９４−２９９ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68917562D1 (de) | 1994-09-22 |
| EP0370568A1 (en) | 1990-05-30 |
| CA2003219C (en) | 1999-10-05 |
| NL8802884A (nl) | 1990-06-18 |
| US5038346A (en) | 1991-08-06 |
| DE68917562T2 (de) | 1995-03-02 |
| EP0370568B1 (en) | 1994-08-17 |
| CA2003219A1 (en) | 1990-05-22 |
| JPH02188046A (ja) | 1990-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2995414B2 (ja) | バッファされたデータパケットを通信ネットワーク上に送信する方法及びシステム | |
| US5157657A (en) | Communications method for a shared-medium communications method | |
| US5193090A (en) | Access protection and priority control in distributed queueing | |
| US6246692B1 (en) | Packet switching fabric using the segmented ring with resource reservation control | |
| US5875175A (en) | Method and apparatus for time-based download control | |
| US7352765B2 (en) | Packet switching fabric having a segmented ring with token based resource control protocol and output queuing control | |
| JP2610115B2 (ja) | 等時接続処理方法及びパケット交換ネットワーク | |
| US5014265A (en) | Method and apparatus for congestion control in a data network | |
| US5124981A (en) | Access control method for dqdb network | |
| JP2916508B2 (ja) | バッファーされたデータパケットを通信回線網に伝送する方法と装置 | |
| JPH04227146A (ja) | 分散待ち行列二重バス網への複数優先トラヒックの公平なアクセス | |
| US5128937A (en) | Adaptive bandwidth balancing for distributed queue dual bus networks | |
| US7626993B2 (en) | Transmission device and method, recording medium, program, and control device | |
| US8930557B2 (en) | Data transmission with constant data rate | |
| JPH02170645A (ja) | パケット送信方式及びパケット送信装置 | |
| US6473801B1 (en) | System and method for arbitrating bandwidth on segmented network topologies | |
| Potter et al. | Request control-for provision of guaranteed band width within the dqdb framework | |
| Cheung | Controlled request DQDB: Achieving fairness and maximum throughput in the DQDB network | |
| JP3313203B2 (ja) | パケット交換網における空き帯域通知方式 | |
| Karvelas et al. | DQDB: a fast converging bandwidth balancing mechanism that requires no bandwidth loss | |
| JPH0556063A (ja) | スイツチングシステム | |
| JP3414349B2 (ja) | スイッチングシステム | |
| JPH07123101A (ja) | Ａｔｍ多重化装置 | |
| JP2899609B2 (ja) | セル送出装置 | |
| KR950009433B1 (ko) | 적응 소거노드 기능을 갖는 분산큐 이중버스 통신시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |