JP3044835B2 - 磁電変換素子 - Google Patents
磁電変換素子Info
- Publication number
- JP3044835B2 JP3044835B2 JP3145419A JP14541991A JP3044835B2 JP 3044835 B2 JP3044835 B2 JP 3044835B2 JP 3145419 A JP3145419 A JP 3145419A JP 14541991 A JP14541991 A JP 14541991A JP 3044835 B2 JP3044835 B2 JP 3044835B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- inp
- layer
- hall element
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hall/Mr Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体材料を用い
た磁電変換素子に関する。
た磁電変換素子に関する。
【０００２】
【従来の技術】磁界の測定や磁界の変化を検知し、電気
信号に変換する素子としてホール素子が知られている。
ホール素子は半導体に電流Ｉを流し、これに垂直に磁界
Ｂを加えた場合に電流Ｉに直角方向に生ずるいわゆるホ
ール電圧ＶH を検知するものであり、回転角検出用の磁
気センサー等に多用されている。
信号に変換する素子としてホール素子が知られている。
ホール素子は半導体に電流Ｉを流し、これに垂直に磁界
Ｂを加えた場合に電流Ｉに直角方向に生ずるいわゆるホ
ール電圧ＶH を検知するものであり、回転角検出用の磁
気センサー等に多用されている。
【０００３】ホール素子に使用される半導体としてはＳ
ｉ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ等が知られ
ている。ホール素子用半導体に要求される特性として
は、微小な磁界の変化を高感度に検知できるように大き
なホール出力電圧を有することである。すなわちホール
係数が大きいことがまず要求される。ホール係数は電子
移動度（Electron Mobility ）によって決まり、電子移
動度が高いほど大きなホール電圧が発生し、高感度のホ
ール素子が得られる。電子移動度が高い半導体としては
ＩｎＳｂ、ＩｎＡｓが知られており、室温での電子移動
度はそれぞれ３０，０００、２８，０００ｃｍ2 ／Ｖ・
ｓ程度である。
ｉ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ等が知られ
ている。ホール素子用半導体に要求される特性として
は、微小な磁界の変化を高感度に検知できるように大き
なホール出力電圧を有することである。すなわちホール
係数が大きいことがまず要求される。ホール係数は電子
移動度（Electron Mobility ）によって決まり、電子移
動度が高いほど大きなホール電圧が発生し、高感度のホ
ール素子が得られる。電子移動度が高い半導体としては
ＩｎＳｂ、ＩｎＡｓが知られており、室温での電子移動
度はそれぞれ３０，０００、２８，０００ｃｍ2 ／Ｖ・
ｓ程度である。
【０００４】一方、性能の安定化したホール素子として
はホール電圧の温度依存性が小さいことが要求される。
ホール電圧の温度依存性を小さくするためにはバンドギ
ャップエネルギーの大きな材料を使用すれば良く、前記
のＩｎＳｂ、ＩｎＡｓのバンドギャップがそれぞれ０．
１７２ｅＶ、０．３６ｅＶ（at 300Ｋ）であるのに対し
て、ＩｎＰ、ＧａＡｓではそれぞれ１．３５ｅＶ、１．
４２ｅＶ（at 300Ｋ）である。しかし電子移動度は４３
００cm2 ／Ｖ・ｓ、６０００cm2 ／Ｖ・ｓと低い。
はホール電圧の温度依存性が小さいことが要求される。
ホール電圧の温度依存性を小さくするためにはバンドギ
ャップエネルギーの大きな材料を使用すれば良く、前記
のＩｎＳｂ、ＩｎＡｓのバンドギャップがそれぞれ０．
１７２ｅＶ、０．３６ｅＶ（at 300Ｋ）であるのに対し
て、ＩｎＰ、ＧａＡｓではそれぞれ１．３５ｅＶ、１．
４２ｅＶ（at 300Ｋ）である。しかし電子移動度は４３
００cm2 ／Ｖ・ｓ、６０００cm2 ／Ｖ・ｓと低い。
【０００５】上記のような半導体の性質を利用した高感
度のホール素子としては、たとえばＩｎＳｂやＩｎＡｓ
を使用したものが提案されている（特開昭59-13385参
照) 。また、温度依存性が小さく信頼性の高いホール素
子としてはＧａＡｓを使用したものが知られている（特
開昭53- 20782 参照）。さらに電子移動度が高く、バン
ドギャップエネルギーの大きなＩｎＡｓＳｂ、ＩｎＧａ
Ｓｂ，ＩｎＧａＡｓ等の３元系混晶III-Ｖ族化合物半導
体を応用しようすることも提案されている（特開昭61-
20378 参照）。これらの半導体は混晶比を調整すること
によって電子移動度８０００〜２００００cm2 ／Ｖ・
ｓ、バンドギャップ０．２〜２．０ｅＶのものが得ら
れ、ホール素子の感磁部として利用すれば高感度でかつ
高信頼性を備えたものが得られると期待されている。
度のホール素子としては、たとえばＩｎＳｂやＩｎＡｓ
を使用したものが提案されている（特開昭59-13385参
照) 。また、温度依存性が小さく信頼性の高いホール素
子としてはＧａＡｓを使用したものが知られている（特
開昭53- 20782 参照）。さらに電子移動度が高く、バン
ドギャップエネルギーの大きなＩｎＡｓＳｂ、ＩｎＧａ
Ｓｂ，ＩｎＧａＡｓ等の３元系混晶III-Ｖ族化合物半導
体を応用しようすることも提案されている（特開昭61-
20378 参照）。これらの半導体は混晶比を調整すること
によって電子移動度８０００〜２００００cm2 ／Ｖ・
ｓ、バンドギャップ０．２〜２．０ｅＶのものが得ら
れ、ホール素子の感磁部として利用すれば高感度でかつ
高信頼性を備えたものが得られると期待されている。
【０００６】
【発明が解決しようとする課題】近年、自動車等の高度
な電装化に見られるように、温度変化の激しい環境下で
精密な回転制御の必要性が高まり、高出力、高信頼性を
備えたホール素子の開発が要望されるようになってき
た。高感度の磁電変換素子用として大きなホール電圧を
示すＩｎＳｂ、ＩｎＡｓはバンドギャップエネルギーが
小さく、温度依存性が大きいため、自動車のエンジンル
ーム内のように高温になる環境下では信頼性に乏しい欠
点があった。従来、温度依存性を問題にするような高信
頼性のホール素子用にはＧａＡｓ半導体が使用されてき
た。しかしＧａＡｓ半導体は電子移動度が小さく、ホー
ル電圧が低いので計器用やオーディオ用のブラシレスマ
イクロモーターの制御用には使用できない欠点があっ
た。
な電装化に見られるように、温度変化の激しい環境下で
精密な回転制御の必要性が高まり、高出力、高信頼性を
備えたホール素子の開発が要望されるようになってき
た。高感度の磁電変換素子用として大きなホール電圧を
示すＩｎＳｂ、ＩｎＡｓはバンドギャップエネルギーが
小さく、温度依存性が大きいため、自動車のエンジンル
ーム内のように高温になる環境下では信頼性に乏しい欠
点があった。従来、温度依存性を問題にするような高信
頼性のホール素子用にはＧａＡｓ半導体が使用されてき
た。しかしＧａＡｓ半導体は電子移動度が小さく、ホー
ル電圧が低いので計器用やオーディオ用のブラシレスマ
イクロモーターの制御用には使用できない欠点があっ
た。
【０００７】通常、ホール素子用の半導体は半導体単結
晶基板上にエピタキシャル成長させたものを使用する。
基板として利用できるのはＧａＰ、ＧａＡｓ、ＩｎＰ等
である。これらは良質の単結晶基板が量産されている。
しかし、混晶III-Ｖ族３元系化合物半導体の多くは前記
基板単結晶とは格子定数が異なり、混晶比によっても格
子定数が変化するため、結晶性の良いエピタキシャル成
長結晶を得るのは困難をともなっていた。
晶基板上にエピタキシャル成長させたものを使用する。
基板として利用できるのはＧａＰ、ＧａＡｓ、ＩｎＰ等
である。これらは良質の単結晶基板が量産されている。
しかし、混晶III-Ｖ族３元系化合物半導体の多くは前記
基板単結晶とは格子定数が異なり、混晶比によっても格
子定数が変化するため、結晶性の良いエピタキシャル成
長結晶を得るのは困難をともなっていた。
【０００８】たとえば、特開昭61-20378ではＧａＡｓ基
板上に３元混晶化合物をエピタキシャル成長させること
を提案している。しかし、ＧａＡｓ基板の格子定数は
５．６５３Åであるのに対して、III 族のＧａをＩｎに
置換していくと格子定数は大きくなり、ＩｎＡｓの６．
０５８Åに近付く。格子定数の違い（格子ミスマッチ）
が大きくなるほどエピタキシャル成長させた結晶は不完
全なものとなり、高い電子移動度は得られなかった。
板上に３元混晶化合物をエピタキシャル成長させること
を提案している。しかし、ＧａＡｓ基板の格子定数は
５．６５３Åであるのに対して、III 族のＧａをＩｎに
置換していくと格子定数は大きくなり、ＩｎＡｓの６．
０５８Åに近付く。格子定数の違い（格子ミスマッチ）
が大きくなるほどエピタキシャル成長させた結晶は不完
全なものとなり、高い電子移動度は得られなかった。
【０００９】
【課題を解決するための手段】本発明者はＩｎＰ基板上
にエピタキシャル成長させた結晶性の良いＧａx Ｉｎ
(1-x) Ａｓを感磁部として使用することにより、高感度
で高信頼性のホール素子を提供することを目的としてい
る。そのために本発明ではＩｎＰエピタキシャル成長層
とＧａx Ｉｎ(1-x) Ａｓエピタキシャル成長層とでヘテ
ロ接合を構成し、ＩｎＰエピタキシャル成長層とＧａx
Ｉｎ(1-x) Ａｓエピタキシャル成長層との厚さとキャリ
ア濃度とを特定範囲に限定することにより目的が達成さ
れることを見出し、発明に至ったものである。
にエピタキシャル成長させた結晶性の良いＧａx Ｉｎ
(1-x) Ａｓを感磁部として使用することにより、高感度
で高信頼性のホール素子を提供することを目的としてい
る。そのために本発明ではＩｎＰエピタキシャル成長層
とＧａx Ｉｎ(1-x) Ａｓエピタキシャル成長層とでヘテ
ロ接合を構成し、ＩｎＰエピタキシャル成長層とＧａx
Ｉｎ(1-x) Ａｓエピタキシャル成長層との厚さとキャリ
ア濃度とを特定範囲に限定することにより目的が達成さ
れることを見出し、発明に至ったものである。
【００１０】基板に使用するＩｎＰ単結晶はできるだけ
結晶欠陥の少ないものが好ましいことは言うまでもな
い。たとえばＥＰＤ（Etch Pit Density) は５×１０4
ｃｍ-2が好ましい。また、絶縁性が高いことが好まし
く、Ｆｅドープまたはアンドープで、比抵抗が１０4 Ω
・ｃｍ以上のものが使用できる。通常はＬＥＣ法により
得られたインゴットをスライスして表面を研磨したもの
を使用する。面方位は特に制限はなく、通常（１ ０
０ ）面もしくはこれより１０°以内で傾斜した方位を
使用する。
結晶欠陥の少ないものが好ましいことは言うまでもな
い。たとえばＥＰＤ（Etch Pit Density) は５×１０4
ｃｍ-2が好ましい。また、絶縁性が高いことが好まし
く、Ｆｅドープまたはアンドープで、比抵抗が１０4 Ω
・ｃｍ以上のものが使用できる。通常はＬＥＣ法により
得られたインゴットをスライスして表面を研磨したもの
を使用する。面方位は特に制限はなく、通常（１ ０
０ ）面もしくはこれより１０°以内で傾斜した方位を
使用する。
【００１１】ＩｎＰ基板上にＩｎＰエピタキシャル成長
層とＧａx Ｉｎ(1-x) Ａｓエピタキシャル成長層とによ
りヘテロ接合を作る。このヘテロ接合構造を設けること
により、たとえば基板からの不純物のエピタキシャル成
長層領域への拡散を抑制する効果が得られる。かつま
た、基板に存在する格子欠陥のエピタキシャル成長層へ
の伝播等を抑制する効果を生じるため、電子移動度が向
上する結果となる。また、通常ではホール素子の高感度
化による入力抵抗の増大を伴うが、このようなヘテロ接
合を複数個設けることにより高い電子移動度を維持しな
がら、しかも入力抵抗をホール素子の実用的な範囲に保
持したまま高感度化が得られる利点がある。
層とＧａx Ｉｎ(1-x) Ａｓエピタキシャル成長層とによ
りヘテロ接合を作る。このヘテロ接合構造を設けること
により、たとえば基板からの不純物のエピタキシャル成
長層領域への拡散を抑制する効果が得られる。かつま
た、基板に存在する格子欠陥のエピタキシャル成長層へ
の伝播等を抑制する効果を生じるため、電子移動度が向
上する結果となる。また、通常ではホール素子の高感度
化による入力抵抗の増大を伴うが、このようなヘテロ接
合を複数個設けることにより高い電子移動度を維持しな
がら、しかも入力抵抗をホール素子の実用的な範囲に保
持したまま高感度化が得られる利点がある。
【００１２】ＩｎＰエピタキシャル成長層とＧａx Ｉｎ
(1-x) Ａｓエピタキシャル層の順序に特に制限は無い
が、高品質のＧａx Ｉｎ(1-x) Ａｓエピタキシャル層を
得るためには、通常ＩｎＰ基板上にＩｎＰエピタキシャ
ル成長層をバッファ層として積載する。ＩｎＰバッファ
層は通常アンドープのものを厚さ（ｄ1 ）０．１μｍ以
上積載する。０．１μｍ以下では基板の格子欠陥等の影
響を排除することができず、良好なＧａx Ｉｎ(1-x) Ａ
ｓエピタキシャル成長層は期待出来ない。ＩｎＰエピタ
キシャル成長層のキャリア濃度（ｎ1 ）は１×１０15〜
１×１０17ｃｍ-3が適当である。
(1-x) Ａｓエピタキシャル層の順序に特に制限は無い
が、高品質のＧａx Ｉｎ(1-x) Ａｓエピタキシャル層を
得るためには、通常ＩｎＰ基板上にＩｎＰエピタキシャ
ル成長層をバッファ層として積載する。ＩｎＰバッファ
層は通常アンドープのものを厚さ（ｄ1 ）０．１μｍ以
上積載する。０．１μｍ以下では基板の格子欠陥等の影
響を排除することができず、良好なＧａx Ｉｎ(1-x) Ａ
ｓエピタキシャル成長層は期待出来ない。ＩｎＰエピタ
キシャル成長層のキャリア濃度（ｎ1 ）は１×１０15〜
１×１０17ｃｍ-3が適当である。
【００１３】ＩｎＰエピタキシャル層の上に目的とする
Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル成長層を載置し、
ヘテロ接合を形成する。Ｇａx Ｉｎ(1-x) Ａｓエピタキ
シャル成長層の厚さ（ｄ2 ）はホール素子の入力抵抗の
実用的範囲である数百Ω〜数ｋΩを得るために、０．１
〜１．０μｍが適当であり、さらにＩｎＰエピタキシャ
ル層の厚さｄ1 とｄ2 との関係はｄ1 ≦ｄ2 とする必要
がある。ＩｎＰの電子移動度はＧａx Ｉｎ(1-x) Ａｓの
電子移動度より低いためｄ1 を厚くするのは得策ではな
い。ｄ1 はｄ2 よりも小さくとどめ、ｄ2 は０．１〜
１．０μｍとするのが適当である。
Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル成長層を載置し、
ヘテロ接合を形成する。Ｇａx Ｉｎ(1-x) Ａｓエピタキ
シャル成長層の厚さ（ｄ2 ）はホール素子の入力抵抗の
実用的範囲である数百Ω〜数ｋΩを得るために、０．１
〜１．０μｍが適当であり、さらにＩｎＰエピタキシャ
ル層の厚さｄ1 とｄ2 との関係はｄ1 ≦ｄ2 とする必要
がある。ＩｎＰの電子移動度はＧａx Ｉｎ(1-x) Ａｓの
電子移動度より低いためｄ1 を厚くするのは得策ではな
い。ｄ1 はｄ2 よりも小さくとどめ、ｄ2 は０．１〜
１．０μｍとするのが適当である。
【００１４】ホール素子の入力抵抗の実用的範囲とする
ためには、Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル成長層
のキャリア濃度（ｎ2 ）は５×１０15〜１×１０17ｃｍ
-3が適当である。キャリア濃度が１×１０17ｃｍ-3以上
になるとかえって電子移動度が低下する。また、Ｇａx
Ｉｎ(1-x) Ａｓエピタキシャル成長層のキャリア濃度ｎ
2 はＩｎＰエピタキシャル層のキャリア濃度ｎ1 よりも
大きくするか、すくなくとも同じとすることが必要であ
る。
ためには、Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル成長層
のキャリア濃度（ｎ2 ）は５×１０15〜１×１０17ｃｍ
-3が適当である。キャリア濃度が１×１０17ｃｍ-3以上
になるとかえって電子移動度が低下する。また、Ｇａx
Ｉｎ(1-x) Ａｓエピタキシャル成長層のキャリア濃度ｎ
2 はＩｎＰエピタキシャル層のキャリア濃度ｎ1 よりも
大きくするか、すくなくとも同じとすることが必要であ
る。
【００１５】Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル層の
混晶比ｘは０．３７≦ｘ≦０．５７とする。ｘ＝０．４
７の場合の格子定数は５．８６９Åであり、ＩｎＰ基板
の格子定数と一致し、大幅な格子ミスマッチは生じない
ので好ましい。しかし、混晶比をｘ＝０．４７に維持す
るのは困難を伴う。ｘが０．４７からずれるに従って格
子ミスマッチも大きくなり、結晶欠陥が発生しやすくな
って電子移動度が低くなる。電子移動度が６０００ｃｍ
2 ／Ｖ・ｓとなる格子ミスマッチの許容範囲はおよそ±
０．７％以内である。ｘ＝０．３７の場合の格子定数は
５．９０８６Åで格子ミスマッチは＋０．６８％、ｘ＝
０．５７の場合の格子定数は５．８２７５Åで格子ミス
マッチは−０．７０％である。
混晶比ｘは０．３７≦ｘ≦０．５７とする。ｘ＝０．４
７の場合の格子定数は５．８６９Åであり、ＩｎＰ基板
の格子定数と一致し、大幅な格子ミスマッチは生じない
ので好ましい。しかし、混晶比をｘ＝０．４７に維持す
るのは困難を伴う。ｘが０．４７からずれるに従って格
子ミスマッチも大きくなり、結晶欠陥が発生しやすくな
って電子移動度が低くなる。電子移動度が６０００ｃｍ
2 ／Ｖ・ｓとなる格子ミスマッチの許容範囲はおよそ±
０．７％以内である。ｘ＝０．３７の場合の格子定数は
５．９０８６Åで格子ミスマッチは＋０．６８％、ｘ＝
０．５７の場合の格子定数は５．８２７５Åで格子ミス
マッチは−０．７０％である。
【００１６】また、混晶比ｘに対するバンドギャップエ
ネルギーＥｇ（ｅＶ）の関係はＥｇ＝０．３６＋１．０
６４ｘとなり、混晶比ｘが大きくなるほどバンドギャッ
プエネルギーは大きくなる。その結果、混晶比ｘが大き
くなるほどホール電圧の温度依存性も低くなる。混晶比
ｘが０．３７≦ｘ≦０．５７の範囲ではホール電圧の温
度係数は０．０３〜０．０８％と非常に小さい。
ネルギーＥｇ（ｅＶ）の関係はＥｇ＝０．３６＋１．０
６４ｘとなり、混晶比ｘが大きくなるほどバンドギャッ
プエネルギーは大きくなる。その結果、混晶比ｘが大き
くなるほどホール電圧の温度依存性も低くなる。混晶比
ｘが０．３７≦ｘ≦０．５７の範囲ではホール電圧の温
度係数は０．０３〜０．０８％と非常に小さい。
【００１７】Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル層は
液相成長法でも気相成長法で作ってもよい。特にIII 族
原料化合物としてシクロペンタンジエニルインジウム
（Ｃ5Ｈ5 Ｉｎ）を使用した常圧のＭＯ−ＶＰＥ法によ
る場合は良好なＧａx Ｉｎ(1-x ) Ａｓエピタキシャル成
長膜が得られる。
液相成長法でも気相成長法で作ってもよい。特にIII 族
原料化合物としてシクロペンタンジエニルインジウム
（Ｃ5Ｈ5 Ｉｎ）を使用した常圧のＭＯ−ＶＰＥ法によ
る場合は良好なＧａx Ｉｎ(1-x ) Ａｓエピタキシャル成
長膜が得られる。
【００１８】上記のようにして得られたＩｎＰ基板上の
Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル成長結晶を利用し
て、公知のフォトリソグラフィー法、真空蒸着法、リフ
トオフ、メサエッチング法等を駆使してホール素子を得
る。Ｇａx Ｉｎ(1-x) Ａｓ上に良好なオーミック電極を
形成するにはＡｕ−１２％Ｇｅ合金を使用する。通常の
フォトリソグラフィー工程に従ってオーミック電極用パ
ターンを形成した後、真空蒸着装置を使用して約１２０
０ÅのＡｕ−１２％Ｇｅ合金と、約４００ÅのＮｉを連
続的に蒸着する。次いでリフトオフ法により電極パター
ンを形成した後、ホール素子の活性層に相当する部分だ
けを残して他の部分をメサエッチングにより除去して感
磁部のパターンを形成し、フォトレジストを除去する。
さらに、Ｇａx Ｉｎ(1-x) ＡｓとＡｕ−１２％Ｇｅ電極
材料とを合金化するために、窒素雰囲気中で４２０℃前
後で１〜２分間熱処理を施す。
Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル成長結晶を利用し
て、公知のフォトリソグラフィー法、真空蒸着法、リフ
トオフ、メサエッチング法等を駆使してホール素子を得
る。Ｇａx Ｉｎ(1-x) Ａｓ上に良好なオーミック電極を
形成するにはＡｕ−１２％Ｇｅ合金を使用する。通常の
フォトリソグラフィー工程に従ってオーミック電極用パ
ターンを形成した後、真空蒸着装置を使用して約１２０
０ÅのＡｕ−１２％Ｇｅ合金と、約４００ÅのＮｉを連
続的に蒸着する。次いでリフトオフ法により電極パター
ンを形成した後、ホール素子の活性層に相当する部分だ
けを残して他の部分をメサエッチングにより除去して感
磁部のパターンを形成し、フォトレジストを除去する。
さらに、Ｇａx Ｉｎ(1-x) ＡｓとＡｕ−１２％Ｇｅ電極
材料とを合金化するために、窒素雰囲気中で４２０℃前
後で１〜２分間熱処理を施す。
【００１９】
【作用】磁電変換素子の基本特性を決定する感磁部の材
質を、物理的に優れた良質のＧａx Ｉｎ(1-x) Ａｓ結晶
とし、ＩｎＰエピタキシャル層とヘテロ接合を形成し、
Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル層の厚さをＩｎＰ
エピタキシャル層の厚さよりも大きくし、かつ、Ｇａx
Ｉｎ(1-x) Ａｓエピタキシャル層のキャリア濃度をＩｎ
Ｐエピタキシャル層のキャリア濃度よりも高くすること
により、磁電変換素子の高感度、高信頼性を実現させる
ようにした。
質を、物理的に優れた良質のＧａx Ｉｎ(1-x) Ａｓ結晶
とし、ＩｎＰエピタキシャル層とヘテロ接合を形成し、
Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル層の厚さをＩｎＰ
エピタキシャル層の厚さよりも大きくし、かつ、Ｇａx
Ｉｎ(1-x) Ａｓエピタキシャル層のキャリア濃度をＩｎ
Ｐエピタキシャル層のキャリア濃度よりも高くすること
により、磁電変換素子の高感度、高信頼性を実現させる
ようにした。
【００２０】
【実施例】以下、本発明の磁電変換素子について実施例
にて詳しく説明する。 （実施例１） 比抵抗１×１０7 Ω・ｃｍの半絶縁性ＦｅドープＩｎＰ
単結晶ミラーウェーハを、通常の常圧ＭＯ−ＶＰＥ装置
内にセットし、真空置換後アルシン（ＡｓＨ3）、ホス
フィン（ＰＨ3 ）および水素（Ｈ2 ）をそれぞれ５０ｃ
ｃ／ｍｉｎ、６０ｃｃ／ｍｉｎ、６ｌ／ｍｉｎの割合で
混合したガスを流通し、Ｖ族元素の蒸発を防止しながら
６００℃迄加熱した。加熱後、ＩｎＰ成長用原料ガスと
してシクロペンタンジエニルインジウム（ＣｐＩｎ：Ｃ
5 Ｈ5 Ｉｎ）、ホスフィン（ＰＨ3 ）及びドーパントガ
スとして硫化水素ガス（Ｈ2 Ｓ）の混合ガスを、それぞ
れ１００ｃｃ／ｍｉｎ、５００ｃｃ／ｍｉｎ、２ｃｃ／
ｍｉｎの割合でキャリアガスとして水素ガス６ｌ／ｍｉ
ｎと共に、前述のガスと瞬時に切り替えて装置内へ導入
し、３０分間ＩｎＰをエピタキシャル成長させた。次い
で、Ｇａx Ｉｎ(1-x) Ａｓ成長用原料ガスとしてＣｐＩ
ｎ、トリメチルガリウム（ＴＭＧ：（ＣＨ3 ）3 Ｇ
ａ）、アルシン（ＡｓＨ3 ）、及びドーパントガスであ
る硫化水素、キャリアガスである水素（Ｈ2 ）からなる
混合ガスを、１００ｃｃ／ｍｉｎ、５ｃｃ／ｍｉｎ、３
００ｃｃ／ｍｉｎ、５ｃｃ／ｍｉｎ、６ｌ／ｍｉｎの割
合で前述のガスと瞬時に切替えて装置内に導入し、６０
分間にわたりＧａx Ｉｎ(1-x) Ａｓをエピタキシャル成
長させた。
にて詳しく説明する。 （実施例１） 比抵抗１×１０7 Ω・ｃｍの半絶縁性ＦｅドープＩｎＰ
単結晶ミラーウェーハを、通常の常圧ＭＯ−ＶＰＥ装置
内にセットし、真空置換後アルシン（ＡｓＨ3）、ホス
フィン（ＰＨ3 ）および水素（Ｈ2 ）をそれぞれ５０ｃ
ｃ／ｍｉｎ、６０ｃｃ／ｍｉｎ、６ｌ／ｍｉｎの割合で
混合したガスを流通し、Ｖ族元素の蒸発を防止しながら
６００℃迄加熱した。加熱後、ＩｎＰ成長用原料ガスと
してシクロペンタンジエニルインジウム（ＣｐＩｎ：Ｃ
5 Ｈ5 Ｉｎ）、ホスフィン（ＰＨ3 ）及びドーパントガ
スとして硫化水素ガス（Ｈ2 Ｓ）の混合ガスを、それぞ
れ１００ｃｃ／ｍｉｎ、５００ｃｃ／ｍｉｎ、２ｃｃ／
ｍｉｎの割合でキャリアガスとして水素ガス６ｌ／ｍｉ
ｎと共に、前述のガスと瞬時に切り替えて装置内へ導入
し、３０分間ＩｎＰをエピタキシャル成長させた。次い
で、Ｇａx Ｉｎ(1-x) Ａｓ成長用原料ガスとしてＣｐＩ
ｎ、トリメチルガリウム（ＴＭＧ：（ＣＨ3 ）3 Ｇ
ａ）、アルシン（ＡｓＨ3 ）、及びドーパントガスであ
る硫化水素、キャリアガスである水素（Ｈ2 ）からなる
混合ガスを、１００ｃｃ／ｍｉｎ、５ｃｃ／ｍｉｎ、３
００ｃｃ／ｍｉｎ、５ｃｃ／ｍｉｎ、６ｌ／ｍｉｎの割
合で前述のガスと瞬時に切替えて装置内に導入し、６０
分間にわたりＧａx Ｉｎ(1-x) Ａｓをエピタキシャル成
長させた。
【００２１】このＩｎＰ、Ｇａx Ｉｎ(1-x) Ａｓエピタ
キシャル成長層の諸特性を測定したところ、以下のとお
りであった。ＩｎＰエピタキシャル層はｎ形で厚さは
０．２μｍ、キャリア濃度は通常のホール効果測定によ
り（１±０．１）×１０16ｃｍ-3、３００Ｋにおける電
子移動度は３２００±２００ｃｍ2 ／Ｖ・ｓであった。
Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル成長層はｎ形で厚
さは０．４μｍ、キャリア濃度は（２±０．１）×１０
16ｃｍ-3、混晶比ｘはｘ＝０．４７±０．０３、３００
Ｋにおける電子移動度は１１０００±５００ｃｍ2 ／Ｖ
・ｓ、バンドギャップエネルギーＥｇはＥｇ＝０．８６
ｅＶで、ホール電圧の温度係数は０．０５％／℃であっ
た。これらの結果を表１に整理する。
キシャル成長層の諸特性を測定したところ、以下のとお
りであった。ＩｎＰエピタキシャル層はｎ形で厚さは
０．２μｍ、キャリア濃度は通常のホール効果測定によ
り（１±０．１）×１０16ｃｍ-3、３００Ｋにおける電
子移動度は３２００±２００ｃｍ2 ／Ｖ・ｓであった。
Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル成長層はｎ形で厚
さは０．４μｍ、キャリア濃度は（２±０．１）×１０
16ｃｍ-3、混晶比ｘはｘ＝０．４７±０．０３、３００
Ｋにおける電子移動度は１１０００±５００ｃｍ2 ／Ｖ
・ｓ、バンドギャップエネルギーＥｇはＥｇ＝０．８６
ｅＶで、ホール電圧の温度係数は０．０５％／℃であっ
た。これらの結果を表１に整理する。
【００２２】
【表１】
【００２３】次に、このＩｎＰ、Ｇａx Ｉｎ(1-x) Ａｓ
エピタキシャル成長層により構成されたヘテロ接合を、
磁電変換素子の一つであるホール素子に適用した例を示
す。まず、通常のフォトリソグラフィー工程によりオー
ミック電極用のパターンを形成し真空蒸着装置によりＡ
ｕ−Ｇｅ（Ｇｅ：１２％）を１２００Å、Ｎｉを４００
Åの厚さに連続的に蒸着した。電極材料を蒸着後、通常
のフォトリソ法により電極パターンを形成した。
エピタキシャル成長層により構成されたヘテロ接合を、
磁電変換素子の一つであるホール素子に適用した例を示
す。まず、通常のフォトリソグラフィー工程によりオー
ミック電極用のパターンを形成し真空蒸着装置によりＡ
ｕ−Ｇｅ（Ｇｅ：１２％）を１２００Å、Ｎｉを４００
Åの厚さに連続的に蒸着した。電極材料を蒸着後、通常
のフォトリソ法により電極パターンを形成した。
【００２４】次に、ホール素子の活性層に相当する部分
だけを残し、メサエッチングにより感磁部のパターンを
形成し、フォトレジストを除去した。さらにオーミック
電極材料とＧａx Ｉｎ(1-x) Ａｓを合金化するため、Ｎ
2 雰囲気中で４２０℃で１分間熱処理を施した。この熱
処理により良好なオーミック電極が形成された。以上の
ようなプロセスで作成されたＧａx Ｉｎ(1-x) Ａｓホー
ル素子と従来のＩｎＳｂホール素子およびＧａＡｓホー
ル素子の特性を比較し、結果を表２に示す。
だけを残し、メサエッチングにより感磁部のパターンを
形成し、フォトレジストを除去した。さらにオーミック
電極材料とＧａx Ｉｎ(1-x) Ａｓを合金化するため、Ｎ
2 雰囲気中で４２０℃で１分間熱処理を施した。この熱
処理により良好なオーミック電極が形成された。以上の
ようなプロセスで作成されたＧａx Ｉｎ(1-x) Ａｓホー
ル素子と従来のＩｎＳｂホール素子およびＧａＡｓホー
ル素子の特性を比較し、結果を表２に示す。
【００２５】
【表２】
【００２６】表２より明らかなように、本発明のホール
素子は感度が７０ｍＶ／ｍＡ・ＫＧと高く、従来のホー
ル素子に無い高感度で温度特性に優れた性能を示してい
る。
素子は感度が７０ｍＶ／ｍＡ・ＫＧと高く、従来のホー
ル素子に無い高感度で温度特性に優れた性能を示してい
る。
【００２７】（実施例２〜３、比較例１〜２）ＩｎＰ、
Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル成長層の厚さ（ｄ
1 、ｄ2 ）及びキャリア濃度（ｎ1 、ｎ2 ）を変更した
以外は実施例１と同様にしてホール素子を作成し、特性
を測定した。厚さの制御はエピタキシャル成長する時間
を調節することにより行った。キャリア濃度はドーピン
グガスである硫化水素の流量を調節することによって行
った。これらの結果を表３にまとめて示す。
Ｇａx Ｉｎ(1-x) Ａｓエピタキシャル成長層の厚さ（ｄ
1 、ｄ2 ）及びキャリア濃度（ｎ1 、ｎ2 ）を変更した
以外は実施例１と同様にしてホール素子を作成し、特性
を測定した。厚さの制御はエピタキシャル成長する時間
を調節することにより行った。キャリア濃度はドーピン
グガスである硫化水素の流量を調節することによって行
った。これらの結果を表３にまとめて示す。
【００２８】
【表３】
【００２９】表３より感磁部の電子移動度が６０００ｃ
ｍ2 ／Ｖ・ｓ以上となり感度が６０ｍＶ／ｍＡ・ｋＧ以
上で、しかもホール電圧の温度係数が０．０８％／℃以
下となるのは、明細書特許請求の範囲の条件を満たす必
要があることがわかる。この条件を満足しない場合には
ホール素子の感度に著しい低下が認められた。
ｍ2 ／Ｖ・ｓ以上となり感度が６０ｍＶ／ｍＡ・ｋＧ以
上で、しかもホール電圧の温度係数が０．０８％／℃以
下となるのは、明細書特許請求の範囲の条件を満たす必
要があることがわかる。この条件を満足しない場合には
ホール素子の感度に著しい低下が認められた。
【００３０】（実施例４〜５、比較例３〜４）Ｇａx Ｉ
ｎ(1-x) Ａｓエピタキシャル成長層のＧａ混晶比ｘの値
を変えた以外は実施例１と同様にしてホール素子を作成
した。混晶比ｘの変更はＧａx Ｉｎ(1 -x) Ａｓエピタキ
シャル成長工程でＴＭＧ及びＣｐＩｎの流量を変更する
ことにより行った。結果を表４に示す。
ｎ(1-x) Ａｓエピタキシャル成長層のＧａ混晶比ｘの値
を変えた以外は実施例１と同様にしてホール素子を作成
した。混晶比ｘの変更はＧａx Ｉｎ(1 -x) Ａｓエピタキ
シャル成長工程でＴＭＧ及びＣｐＩｎの流量を変更する
ことにより行った。結果を表４に示す。
【００３１】
【表４】
【００３２】表４よりＧａ混晶比ｘは０．３７≦ｘ≦
０．５７の範囲で電子移動度が高くなることがわかっ
た。ホール電圧の温度係数は混晶比ｘの増加と共に減少
する傾向にあり、上記範囲では０．０３〜０．０８％／
℃と良好な結果を示すことがわかった。
０．５７の範囲で電子移動度が高くなることがわかっ
た。ホール電圧の温度係数は混晶比ｘの増加と共に減少
する傾向にあり、上記範囲では０．０３〜０．０８％／
℃と良好な結果を示すことがわかった。
【００３３】（実施例６）実施例１で作成したＧａx Ｉ
ｎ(1-x) Ａｓエピタキシャル成長層の上に、さらにＩｎ
Ｐエピタキシャル成長層を実施例１と同様の条件で形成
した。このＩｎＰエピタキシャル成長層のキャリア濃度
は１．０×１０16ｃｍ-3であった。このようにして得ら
れたヘテロ界面を２個有するエピタキシャルウエーハを
用いて、実施例１を同様にしてホール素子を作成した。
このホール素子の感度は６０ｍＶ／ｍＡ・ＫＧ、ホール
電圧の温度係数は０．０４５％／℃であり、感度は従来
のホール素子並であったが、ホール電圧の温度依存性は
極めて小さく、信頼性の高いホール素子を得ることがで
きた。
ｎ(1-x) Ａｓエピタキシャル成長層の上に、さらにＩｎ
Ｐエピタキシャル成長層を実施例１と同様の条件で形成
した。このＩｎＰエピタキシャル成長層のキャリア濃度
は１．０×１０16ｃｍ-3であった。このようにして得ら
れたヘテロ界面を２個有するエピタキシャルウエーハを
用いて、実施例１を同様にしてホール素子を作成した。
このホール素子の感度は６０ｍＶ／ｍＡ・ＫＧ、ホール
電圧の温度係数は０．０４５％／℃であり、感度は従来
のホール素子並であったが、ホール電圧の温度依存性は
極めて小さく、信頼性の高いホール素子を得ることがで
きた。
【００３４】
【発明の効果】以上述べた様に、本発明の磁電変換素子
により温度変化の大きい環境で低磁束密度の微小な変化
を検出できるようになる。その結果、たとえば温度環境
の厳しい自動車用や高出力の電動機を備えた産業機械で
の回転制御用として用途が広がる。
により温度変化の大きい環境で低磁束密度の微小な変化
を検出できるようになる。その結果、たとえば温度環境
の厳しい自動車用や高出力の電動機を備えた産業機械で
の回転制御用として用途が広がる。
フロントページの続き (72)発明者 臼田 雅彦 埼玉県秩父市大字下影森1505番地 昭和 電工株式会社秩父工場内 (56)参考文献 特開 昭60−198877（ＪＰ，Ａ) Ｒｅｖｕｅ Ｐｈｙｓ．Ａｐｐｌ．18 （1983）ｐｐ．757−761 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 43/00 - 43/14 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】 半絶縁性リン化インジウム（ＩｎＰ）単
結晶基板上に形成されたＩｎＰエピタキシャル成長層と
ヒ化ガリウムインジウム（ＧａxＩｎ(1-x)Ａｓただし、
０．３７≦ｘ≦０．５７）エピタキシャル成長層よりな
るヘテロ界面を具備し、該ＩｎＰエピタキシャル成長層
の厚さｄ1（μｍ）と該ＧａxＩｎ(1-x)Ａｓエピタキシ
ャル成長層の厚さｄ2（μｍ）との関係が ０．１≦ｄ1≦ｄ2≦１ ・・・・・・（１） を満足し、かつ該ＩｎＰエピタキシャル成長層のキャリ
ア濃度ｎ1（ｃｍ-3）と該ＧａxＩｎ(1-x)Ａｓエピタキ
シャル成長層のキャリア濃度ｎ2（ｃｍ-3）との関係が ｎ1≦ｎ2 ・・・・・・（２） ５×１０15≦ｎ2≦１×１０17 ・・・・・・（３） を満足する半導体材料を感磁部として有することを特徴
とする磁電変換素子。 - 【請求項２】 ヘテロ界面を少なくとも２個以上有する
ことを特徴とする請求項第１項記載の磁電変換素子。 - 【請求項３】 感磁部のＧａxＩｎ(1-x)Ａｓエピタキシ
ャル成長層の電子移動度が、６０００ｃｍ2／Ｖ・ｓ以
上であることを特徴とする請求項第１項記載の磁電変換
素子。 - 【請求項４】 ホール電圧の温度係数が、０．０３〜
０．０８％／℃であることを特徴とする請求項第１項記
載の磁電変換素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145419A JP3044835B2 (ja) | 1991-05-21 | 1991-05-21 | 磁電変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145419A JP3044835B2 (ja) | 1991-05-21 | 1991-05-21 | 磁電変換素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275767A JPH05275767A (ja) | 1993-10-22 |
| JP3044835B2 true JP3044835B2 (ja) | 2000-05-22 |
Family
ID=15384818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145419A Expired - Fee Related JP3044835B2 (ja) | 1991-05-21 | 1991-05-21 | 磁電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3044835B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3399046B2 (ja) * | 1993-10-12 | 2003-04-21 | 昭和電工株式会社 | ホール素子 |
| JP3399053B2 (ja) * | 1993-12-01 | 2003-04-21 | 昭和電工株式会社 | ヘテロ接合ホール素子 |
-
1991
- 1991-05-21 JP JP3145419A patent/JP3044835B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｒｅｖｕｅ Ｐｈｙｓ．Ａｐｐｌ．１８（１９８３）ｐｐ．７５７−７６１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05275767A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5883564A (en) | Magnetic field sensor having high mobility thin indium antimonide active layer on thin aluminum indium antimonide buffer layer | |
| US4926154A (en) | Indium arsenide magnetoresistor | |
| JPH0677556A (ja) | 半導体センサおよびその製造方法 | |
| US4839708A (en) | Electromechanical semiconductor transducer | |
| JP3044835B2 (ja) | 磁電変換素子 | |
| EP0678925A1 (en) | Magnetic field sensor | |
| JPH10233539A (ja) | 化合物半導体を含む積層体およびその製造方法 | |
| JP3404815B2 (ja) | ＧａＩｎＡｓ２次元電子ホール素子 | |
| JP3399044B2 (ja) | ホール素子及びその製造方法 | |
| JPH06232475A (ja) | 磁電変換素子 | |
| JP3456254B2 (ja) | ホール素子用エピタキシャルウェーハ及びその製造方法 | |
| Partin et al. | Effect of an In 1− x Al x Sb buffer layer on InSb thin film mobility | |
| JP3567500B2 (ja) | ホール素子 | |
| JP2597105Y2 (ja) | ホール素子 | |
| JP3289371B2 (ja) | ヘテロ接合ホール素子 | |
| JP3417014B2 (ja) | ヘテロ接合ホール素子 | |
| Cohen et al. | p‐and n‐type carbon doping of In x Ga1− x As y P1− y alloys lattice matched to InP | |
| JP3438294B2 (ja) | ホール素子 | |
| JP3399046B2 (ja) | ホール素子 | |
| JP2597774Y2 (ja) | ホール素子 | |
| JP3399057B2 (ja) | 磁電変換素子 | |
| JP3220879B2 (ja) | 磁電変換素子 | |
| Giani et al. | Growth and Characterization of n‐Type (Te) Doped Metal Organic Vapor Phase Epitaxy GaInSb | |
| JPH05172672A (ja) | 半導体圧電素子 | |
| JPH0621106A (ja) | 化合物半導体エピタキシャルウェハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |